JP6375586B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6375586B2
JP6375586B2 JP2014130104A JP2014130104A JP6375586B2 JP 6375586 B2 JP6375586 B2 JP 6375586B2 JP 2014130104 A JP2014130104 A JP 2014130104A JP 2014130104 A JP2014130104 A JP 2014130104A JP 6375586 B2 JP6375586 B2 JP 6375586B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
film
positive photosensitive
orientation flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014130104A
Other languages
Japanese (ja)
Other versions
JP2016009784A (en
Inventor
鈴木 賢二
賢二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2014130104A priority Critical patent/JP6375586B2/en
Publication of JP2016009784A publication Critical patent/JP2016009784A/en
Application granted granted Critical
Publication of JP6375586B2 publication Critical patent/JP6375586B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、半導体デバイスの製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体デバイスにおいて、半導体表面からの劣化を防止するためにパッシベーション膜を設け、信頼性を向上させることが行われる。そのため、半導体製造の最終プロセスとして、パッシベーション膜を半導体デバイスの最表面に形成することが一般に行われている。パッシベーション膜は、外部環境から半導体デバイスを隔離保護し、半導体デバイスの表面を機械的、化学的に保護することができる。さらに、パッシベーション効果を高めるために、酸化物からなる膜と、ポリイミド等の有機膜を組わせることが行われる。   In a semiconductor device, in order to prevent deterioration from the semiconductor surface, a passivation film is provided to improve reliability. Therefore, a passivation film is generally formed on the outermost surface of a semiconductor device as a final process of semiconductor manufacturing. The passivation film can isolate and protect the semiconductor device from the external environment, and can mechanically and chemically protect the surface of the semiconductor device. Further, in order to enhance the passivation effect, a film made of an oxide and an organic film such as polyimide are combined.

例えば、特許文献1および特許文献2では、半導体デバイスの表面保護層(パッシベーション膜)として、酸化物膜(SiO)膜とポリイミド膜が組わせて用いられている。ポリイミド膜は保護膜として熱的、化学的性質に優れ、かつ誘電率も低く(通常3.2〜3.4)、伸び特性に富み、熱膨張係数にも優れている。その為、単独でパッシベーション膜として用いられる他、酸化膜と組み合わせる方法でも、様々なエレクトロニクス関連分野で応用が進んでいる。 For example, in Patent Document 1 and Patent Document 2, an oxide film (SiO 2 ) film and a polyimide film are used in combination as a surface protective layer (passivation film) of a semiconductor device. A polyimide film is excellent in thermal and chemical properties as a protective film, has a low dielectric constant (usually 3.2 to 3.4), is rich in elongation characteristics, and is excellent in thermal expansion coefficient. Therefore, in addition to being used alone as a passivation film, a method of combining with an oxide film has been applied in various fields related to electronics.

通常、半導体デバイスは、生産効率を向上させるために、一枚の基板に複数形成される。このように、基板上に複数形成された半導体デバイスにポリイミドの様な有機物の膜をパッシベーション膜として形成する場合、スピンコート等で基板全体に形成することが一般的である。これは、各半導体デバイスは非常に小さく、半導体デバイスごとにパッシベーション膜を形成することは常識的に不可能なためである。   Usually, a plurality of semiconductor devices are formed on a single substrate in order to improve production efficiency. As described above, when an organic film such as polyimide is formed as a passivation film on a plurality of semiconductor devices formed on the substrate, it is generally formed on the entire substrate by spin coating or the like. This is because each semiconductor device is very small, and it is common sense that it is impossible to form a passivation film for each semiconductor device.

しかしながら、スピンコート等で基板に有機物のパッシベーション膜を塗布すると、基板の周辺部のパッシベーション膜の膜厚が表面張力により厚くなるという問題がある。パッシベーション膜の厚みが一部で厚くなってしまうと、複数の半導体デバイスを分断するダイシング工程において、ダイシングブレードを摩耗させるという問題を生じる。
そのため、スピンコート等で有機物のパッシベーション膜を塗布した後に、基板の周囲をエッジリンスすることが一般に行われている。このときエッジリンスは、リンス液が基板の外周端から数百μm程度の位置に当るように調整し、その状態で基板を回転させ、基板の周囲に渡ってエッジリンスすることが行われている。
However, when an organic passivation film is applied to the substrate by spin coating or the like, there is a problem that the thickness of the passivation film on the periphery of the substrate becomes thick due to surface tension. If the thickness of the passivation film is increased in part, there arises a problem that the dicing blade is worn in a dicing process for dividing a plurality of semiconductor devices.
For this reason, an edge rinse is generally performed around the substrate after applying an organic passivation film by spin coating or the like. At this time, the edge rinse is carried out by adjusting the rinse liquid so as to hit a position of about several hundred μm from the outer peripheral edge of the substrate, rotating the substrate in this state, and performing edge rinse over the periphery of the substrate. .

特開2002−203851号公報JP 2002-203851 A 特開平8−293492号公報JP-A-8-293492

しかしながら、オリフラ(オリエンテーションフラット:OF)が形成された基板の場合、上述のエッジリンス方法ではリンス液がオリフラ部に届かず、オリフラ部上のパッシベーション膜を除去することができなかった。このオリフラ部上に残存する有機物のパッシベーション膜は厚みが厚いため、ダイシングブレードを摩耗するという問題があった。また、摩耗が酷くなると、ダイシングブレードの交換頻度が高くなり、コストや生産性を著しく悪化させるという問題があった。なお、オリフラ部は、オリフラ部分の基板の外周端から数百μm程度の幅を持つ領域である。   However, in the case of a substrate on which orientation flat (orientation flat: OF) is formed, the rinsing liquid does not reach the orientation flat portion by the above-described edge rinsing method, and the passivation film on the orientation flat portion cannot be removed. Since the organic passivation film remaining on the orientation flat portion is thick, there is a problem that the dicing blade is worn. Further, when the wear becomes severe, there is a problem that the frequency of replacement of the dicing blade is increased and the cost and productivity are remarkably deteriorated. The orientation flat portion is a region having a width of about several hundred μm from the outer peripheral edge of the orientation flat portion substrate.

これに対し、リンス液の吐出口を可動式にし、基板の周囲に沿うようにリンス液を流すようにシステムを設計することが考えられる。しかしながら、この場合、基板の円弧の部分とオリフラの直線部分に合せて、リンス液の吐出口を動かす必要がある。このように、リンス吐出口を複雑に駆動させるためには、駆動制御設備が必要となりコストがかかる。また反対に、吐出口を固定して、基板をオリフラに対応するように駆動させる場合も、基板の回転駆動の制御が必要となりコストがかかる。   On the other hand, it is conceivable to design the system so that the discharge port of the rinse liquid is movable and the rinse liquid flows along the periphery of the substrate. However, in this case, it is necessary to move the discharge port of the rinse liquid in accordance with the arc portion of the substrate and the linear portion of the orientation flat. As described above, in order to drive the rinse outlet in a complicated manner, a drive control facility is required, which is expensive. Conversely, when the discharge port is fixed and the substrate is driven so as to correspond to the orientation flat, it is necessary to control the rotation of the substrate, which is costly.

またダイシング速度を遅くすることで、ダイシングブレードへのダメージを軽減することも考えられる。しかしながら、ダイシング速度を遅くすると、スループットが下がり、生産効率が著しく悪くなってしまう。
さらに、複数形成された半導体デバイスの内、オリフラに沿って形成された一列分の半導体デバイスをカットし除去することで、有機物のパッシベーション膜が残存堆積する領域を除去することも考えられる。しかしながら、当該方法では本来使えるはずであった半導体デバイスを同時に除去することとなり、歩留りが低下してしまう。
It is also conceivable to reduce damage to the dicing blade by reducing the dicing speed. However, if the dicing speed is lowered, the throughput is lowered and the production efficiency is remarkably deteriorated.
Further, it is conceivable to remove a region where the organic passivation film remains and deposits by cutting and removing one row of semiconductor devices formed along the orientation flat among the plurality of formed semiconductor devices. However, in this method, semiconductor devices that should originally be usable are removed at the same time, resulting in a decrease in yield.

上述のように、従来、半導体デバイス上に形成された有機物のパッシベーション膜を、オリフラが形成された基板の周囲全周に渡って、簡便かつ安価に除去できる半導体デバイスの製造方法については、何ら提案されていないのが実情であった。そのため、オリフラ部に残存するポジ感光体膜(パッシベーション膜)によるダイシングブレードの摩耗を抑制した半導体デバイスの製造方法が切に求められていた。   As described above, there is no proposal for a method for manufacturing a semiconductor device that can easily and inexpensively remove an organic passivation film formed on a semiconductor device over the entire circumference of the substrate on which the orientation flat is formed. The fact was not. Therefore, there has been a strong demand for a method of manufacturing a semiconductor device that suppresses the wear of the dicing blade due to the positive photosensitive film (passivation film) remaining in the orientation flat portion.

本発明は上記問題に鑑みてなされたものであり、オリフラが形成された基板の周囲全周に渡って、パッシベーション膜を簡便にかつ安価に除去できる半導体デバイスの製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device that can easily and inexpensively remove a passivation film over the entire circumference of a substrate on which an orientation flat is formed. To do.

本発明者らは、鋭意検討の結果、オリフラ部に形成されたポジ感光体膜を部分露光し、現像時にパターン露光を行った部分と同時に除去できることを見出し、本発明を完成させた。
即ち、本発明は、上記課題を解決するため、以下の手段を提供する。
As a result of intensive studies, the present inventors have found that the positive photosensitive film formed on the orientation flat part can be partially exposed and removed at the same time as the part subjected to pattern exposure during development, thereby completing the present invention.
That is, the present invention provides the following means in order to solve the above problems.

(1)本発明の半導体デバイスの製造方法は、オリフラが形成された基板上に半導体デバイスを形成する工程と、前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、前記基板の周囲をエッジリンスする工程と、前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、前記ポジ感光体膜を現像、キュアする工程とを有する。 (1) A method of manufacturing a semiconductor device of the present invention includes a step of forming a semiconductor device on a substrate on which an orientation flat is formed, a step of forming a positive photosensitive film so as to cover the semiconductor device, and a periphery of the substrate Edge rinsing, pattern exposing a positive photosensitive film formed on the pad electrode of the semiconductor device, partially exposing a depositing portion of the positive photosensitive member accumulated in the orientation flat portion of the substrate, Developing and curing the positive photosensitive film.

(2)(1)に記載された半導体デバイスの製造方法は、前記堆積部に露光焦点を合わせてもよい。 (2) In the semiconductor device manufacturing method described in (1), an exposure focus may be set on the deposition portion.

(3)(1)または(2)のいずれかに記載された半導体デバイスの製造方法は、前記部分露光をマスクアライナーで行ってもよい。 (3) In the method of manufacturing a semiconductor device described in either (1) or (2), the partial exposure may be performed with a mask aligner.

(4)(1)または(2)のいずれかに記載された半導体デバイスの製造方法は、前記部分露光をステッパーで行ってもよい。 (4) In the method for manufacturing a semiconductor device described in either (1) or (2), the partial exposure may be performed with a stepper.

本発明の半導体デバイスの製造方法は、基板のオリフラ部に溜まったポジ感光体の堆積部に部分露光する工程を有する。基板のオリフラ部に溜まったポジ感光体膜の堆積部を部分露光することで、現像時にパターン露光を行った部分と同時に、ポジ感光体膜の堆積部を簡便かつ安価に除去することができる。   The method for manufacturing a semiconductor device of the present invention includes a step of partially exposing a depositing portion of a positive photosensitive member accumulated in an orientation flat portion of a substrate. By partially exposing the depositing portion of the positive photosensitive film accumulated in the orientation flat portion of the substrate, the depositing portion of the positive photosensitive film can be easily and inexpensively removed at the same time as the pattern exposure at the time of development.

また本発明の半導体デバイスの製造方法は、部分露光において、基板のオリフラ部に溜まったポジ感光体膜の堆積部に露光焦点を合わせてもよい。ポジ感光体の堆積部は、その他の平坦化されたポジ感光体膜(平坦部)と比較しても厚みが2倍程度厚い。そのため、部分露光において、基板のオリフラ部に溜まったポジ感光体の堆積部に露光焦点を合わせることにより、ポジ感光体膜を十分露光することができ、現像により完全にオリフラ部に溜まったポジ感光体を除去することができる。   In the method of manufacturing a semiconductor device according to the present invention, the exposure focus may be adjusted to the deposited portion of the positive photosensitive film accumulated in the orientation flat portion of the substrate in the partial exposure. The deposited portion of the positive photoconductor is about twice as thick as other flattened positive photoconductor films (flat portions). Therefore, in the partial exposure, the positive photoconductor film can be sufficiently exposed by focusing the exposure focus on the positive photoconductor accumulation portion accumulated in the orientation flat portion of the substrate, and the positive photosensitivity layer completely accumulated in the orientation flat portion by development. The body can be removed.

本発明の半導体デバイスの製造方法は、部分露光をマスクアライナーで行ってもよい。
オリフラ部は直線状であり、特に複雑な形状を有していない。そのため、当該オリフラ部以外の部分を遮光したマスクアライナーを用いることで、非常に簡単にオリフラ部に溜まったポジ感光体を一度に露光することができる。
In the method for manufacturing a semiconductor device of the present invention, partial exposure may be performed with a mask aligner.
The orientation flat portion is linear and does not have a particularly complicated shape. For this reason, by using a mask aligner that shields the portion other than the orientation flat portion, the positive photosensitive member accumulated in the orientation flat portion can be exposed at once.

本発明の半導体デバイスの製造方法は、部分露光をステッパーで行ってもよい。部分露光の前工程であるパターン露光工程は、ステッパーで行うことが一般的である。部分露光工程もステッパーを用いることで、工程ごとに装置を変更する必要が無く、生産効率を高くすることができる。またオリフラ部に部分露光する際には、遮光マスクが不要である。そのため、高価なマスクを必要とせず、安価にオリフラ部に溜まったポジ感光体を露光することができる。   In the method for manufacturing a semiconductor device of the present invention, partial exposure may be performed with a stepper. The pattern exposure process, which is a pre-process of partial exposure, is generally performed with a stepper. By using a stepper for the partial exposure process, it is not necessary to change the apparatus for each process, and the production efficiency can be increased. Further, when partially exposing the orientation flat portion, a light shielding mask is not necessary. Therefore, it is possible to expose the positive photosensitive member accumulated in the orientation flat portion at a low cost without requiring an expensive mask.

オリフラが形成された基板の平面模式図である。It is a plane schematic diagram of the board | substrate with which the orientation flat was formed. ショットキーバリアダイオードの断面模式図を示す。The cross-sectional schematic diagram of a Schottky barrier diode is shown. ポジ感光体膜塗布後の最もオリフラ側に形成されたショットキーバリアダイオードのオリフラ端部を拡大した断面模式図である。It is the cross-sectional schematic diagram which expanded the orientation flat edge part of the Schottky barrier diode formed in the most orientation flat side after positive photoconductor film application | coating. 基板の周囲をエッジリンスする工程を模式的に示した平面図である。It is the top view which showed typically the process of carrying out the edge rinse of the circumference | surroundings of a board | substrate. パターン露光工程を模式的に図示した模式図である。It is the schematic diagram which illustrated the pattern exposure process typically. ステッパーによる部分露光を模式的に示した図である。It is the figure which showed the partial exposure by a stepper typically. マスクアライナーによる部分露光を模式的に示した図である。It is the figure which showed typically the partial exposure by a mask aligner. 実施例1の場合のオリフラ部の平面写真である。2 is a plan photograph of an orientation flat portion in the case of Example 1. FIG. 実施例3の場合のオリフラ部の平面写真である。6 is a plane photograph of an orientation flat portion in the case of Example 3. FIG. 比較例1の場合のオリフラ部の平面写真である。3 is a plane photograph of an orientation flat portion in the case of Comparative Example 1.

以下、本発明を適用した半導体デバイスの製造方法について、図を適宜参照しながら詳細に説明する。
なお、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
尚、前述の様にパッシベーション膜としては、SiOなどの酸化膜やSiの様な窒化膜も用いられ、ポリイミドなどの有機物の膜と併用されることがある。以下の説明においては、SiO膜をパッシベーション膜の一つとして用いた構造を例示している。このパッシベーション膜のうち、有機物の膜ではないSiO膜は、本発明で注目している有機物の膜であるポジ感光体膜と区別する。
Hereinafter, a semiconductor device manufacturing method to which the present invention is applied will be described in detail with reference to the drawings as appropriate.
In the drawings used in the following description, in order to make the characteristics of the present invention easier to understand, the characteristic parts may be shown in an enlarged manner for the sake of convenience, and the dimensional ratios of the respective components are different from actual ones. Sometimes. In addition, the materials, dimensions, and the like exemplified in the following description are examples, and the present invention is not limited to them, and can be appropriately changed and implemented without changing the gist thereof.
As described above, an oxide film such as SiO 2 or a nitride film such as Si 3 N 4 is also used as the passivation film, and may be used in combination with an organic film such as polyimide. In the following description, a structure using an SiO 2 film as one of the passivation films is illustrated. Among these passivation films, the SiO 2 film that is not an organic film is distinguished from a positive photosensitive film that is an organic film of interest in the present invention.

本発明の半導体デバイスの製造方法は、オリフラが形成された基板上に複数の半導体デバイスを形成する工程と、前記半導体デバイスを覆うようにポジ感光体膜を形成する工程と、前記基板の周囲をエッジリンスする工程と、前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、前記ポジ感光体膜を現像、キュアする工程とを有する。また現像、キュア後の基板は、分断により各半導体デバイスが作製される。   A method of manufacturing a semiconductor device according to the present invention includes a step of forming a plurality of semiconductor devices on a substrate on which an orientation flat is formed, a step of forming a positive photosensitive film so as to cover the semiconductor device, and a periphery of the substrate. Edge rinsing, pattern exposure of a positive photosensitive film formed on the pad electrode of the semiconductor device, partial exposure of a positive photosensitive accumulation portion accumulated in the orientation flat portion of the substrate, Developing and curing the positive photosensitive film. Each semiconductor device is produced by dividing the substrate after development and curing.

[半導体デバイス形成工程]
図1は、オリフラが形成された基板の平面模式図である。基板1は、その外周部にオリフラ(オリエンテーションフラット)1aと称するへいたん直線部が設けられている。また第2オリフラ(インデックスフラット)1bと称する直線部が設けられていてもよい。オリフラ1aは、結晶軸の方向が分かるように設けられている。また、第2オリフラ1bとの位置関係により、基板1の結晶方位や表裏を判断することができる。
近年、シリコン基板では、ノッチと呼ばれる切欠き部を形成することも行われているが、SiC基板ではオリフラ1aが形成されているものが一般的である。
[Semiconductor device formation process]
FIG. 1 is a schematic plan view of a substrate on which an orientation flat is formed. The substrate 1 is provided with a straight line portion called an orientation flat (orientation flat) 1a on the outer peripheral portion thereof. Moreover, the linear part called the 2nd orientation flat (index flat) 1b may be provided. The orientation flat 1a is provided so that the direction of the crystal axis can be seen. Further, the crystal orientation and front and back of the substrate 1 can be determined from the positional relationship with the second orientation flat 1b.
In recent years, a notch called a notch is also formed on a silicon substrate, but an SiC substrate having an orientation flat 1a is generally used.

この基板1上に複数の半導体デバイスを作製する。図1では、縦線1Lと横線1Lに囲まれた各領域に、半導体デバイスを作製し、縦線1Lおよび横線1Lに沿って、基板を分断することで複数の半導体デバイスを作製することができる。
ここで、半導体デバイスは特に限定されるものではなく、発光ダイオード素子、太陽電池素子、トランジスタ素子等を作製することができる。以下では、SiC基板上に形成されたショットキーバリアダイオード(SBD)を例に説明する。
A plurality of semiconductor devices are fabricated on the substrate 1. In Figure 1, each region surrounded by the vertical line 1L 1 and horizontal 1L 2, to prepare a semiconductor device, along a vertical line 1L 1 and horizontal line 1L 2, producing a plurality of semiconductor devices by cutting the substrate can do.
Here, the semiconductor device is not particularly limited, and a light-emitting diode element, a solar cell element, a transistor element, or the like can be manufactured. Hereinafter, a Schottky barrier diode (SBD) formed on a SiC substrate will be described as an example.

図2は、ショットキーバリアダイオードの断面模式図を示す。ショットキーバリアダイオード10は、基板1と、基板1の一面(表面)に形成されたn型SiCエピタキシャル層2と、n型Siエピタキシャル層2の表層に形成された複数のp型不純物拡散領域3と、p型不純物拡散領域3の面上に形成された複数のp型オーミック電極4と、複数のp型不純物拡散領域3及びp型オーミック電極4を覆うようにn型SiCエピタキシャル層2の面上に形成されたショットキー電極5と、ショットキー電極5の上に形成された表面パッド電極6を備える。また基板1の裏面には、n型オーミック電極7とn型オーミック電極7を覆うように形成された裏面パッド電極8が形成されている。
またp型不純物拡散領域3は、p型不純物のドープ量(濃度)の違いによって、高濃度p型不純物拡散領域3aと、この高濃度p型不純物拡散領域3aを囲繞する低濃度p型不純物拡散領域3bとから構成されている。
FIG. 2 is a schematic cross-sectional view of a Schottky barrier diode. The Schottky barrier diode 10 includes a substrate 1, an n-type SiC epitaxial layer 2 formed on one surface (surface) of the substrate 1, and a plurality of p-type impurity diffusion regions 3 formed in a surface layer of the n-type Si epitaxial layer 2. A plurality of p-type ohmic electrodes 4 formed on the surface of the p-type impurity diffusion region 3, and a surface of the n-type SiC epitaxial layer 2 so as to cover the plurality of p-type impurity diffusion regions 3 and the p-type ohmic electrode 4 A Schottky electrode 5 formed thereon and a surface pad electrode 6 formed on the Schottky electrode 5 are provided. Further, an n-type ohmic electrode 7 and a back-side pad electrode 8 formed so as to cover the n-type ohmic electrode 7 are formed on the back surface of the substrate 1.
The p-type impurity diffusion region 3 has a high-concentration p-type impurity diffusion region 3a and a low-concentration p-type impurity diffusion region surrounding the high-concentration p-type impurity diffusion region 3a depending on the doping amount (concentration) of the p-type impurity. It is comprised from the area | region 3b.

ショットキーバリアダイオード10は、以下の手順で作製する。
まず、基板1上に基板1の一面にCVD法等を用いてn型SiCエピタキシャル層2をエピタキシャル成長させる。次に、n型SiCエピタキシャル層2の一部にイオン注入を行うことで、高濃度p型不純物拡散領域3aと、この高濃度p型不純物拡散領域3aを囲繞する低濃度p型不純物拡散領域3bとを形成する。このとき、所定の位置にのみイオン注入を行うのは、レジストパターンにより所定の形状が作製された酸化膜を介してイオン注入することで実現することができる。
次に、p型不純物領域3の面上に複数のp型オーミック電極4を並べて形成する。p型オーミック電極4は、レジストパターン等を介してスパッタすることで、形成することができる。p型オーミック電極4としては、Ti、Alまたはこれらの積層体等を用いることができる。
さらに、この複数のp型オーミック電極4を覆うように、スパッタ法または蒸着法でショットキー電極5及び表面パッド電極6を積層する。このとき、レジストパターン等を用いて所定の領域のみに積層を行う。ショットキー電極5としては、例えばMoを用いることができ、表面パッド電極6としては、例えばNi,Ti,Al膜の積層体等を用いることができる。
n型オーミック電極7は、p型オーミック電極4を形成する前に形成することが一般的である。具体的には、基板1の裏面に、例えば、スパッタ法または蒸着法によりNi膜を形成し、熱処理を不活性ガス又は真空雰囲気中で行うことで形成することができる。
また、裏面パッド電極8は、後述するポジ感光体膜を形成した後に、スパッタ法によりAgなどからなる金属層を成膜することで形成することができる。
The Schottky barrier diode 10 is manufactured by the following procedure.
First, an n-type SiC epitaxial layer 2 is epitaxially grown on one surface of the substrate 1 using the CVD method or the like. Next, by ion-implanting a part of the n-type SiC epitaxial layer 2, the high-concentration p-type impurity diffusion region 3a and the low-concentration p-type impurity diffusion region 3b surrounding the high-concentration p-type impurity diffusion region 3a. And form. At this time, ion implantation only at a predetermined position can be realized by ion implantation through an oxide film having a predetermined shape formed by a resist pattern.
Next, a plurality of p-type ohmic electrodes 4 are formed side by side on the surface of the p-type impurity region 3. The p-type ohmic electrode 4 can be formed by sputtering through a resist pattern or the like. As the p-type ohmic electrode 4, Ti, Al, or a laminate thereof can be used.
Further, the Schottky electrode 5 and the surface pad electrode 6 are laminated by sputtering or vapor deposition so as to cover the plurality of p-type ohmic electrodes 4. At this time, lamination is performed only in a predetermined region using a resist pattern or the like. As the Schottky electrode 5, for example, Mo can be used, and as the surface pad electrode 6, for example, a stacked body of Ni, Ti, and Al films can be used.
The n-type ohmic electrode 7 is generally formed before the p-type ohmic electrode 4 is formed. Specifically, it can be formed by forming a Ni film on the back surface of the substrate 1 by, for example, sputtering or vapor deposition and performing heat treatment in an inert gas or vacuum atmosphere.
Further, the back pad electrode 8 can be formed by forming a metal layer made of Ag or the like by sputtering after forming a positive photosensitive film to be described later.

[SiO膜形成工程]
ポジ感光体膜に加えて、SiO膜のパッシベーション膜11を形成してもよい。SiO膜は、SiCエピタキシャル膜の表面に接するように、SiCエピタキシャル膜とポジ感光体膜の間に形成することができる。SiO膜は、耐湿性に優れるため、ポジ感光体膜と合わせて、パッシベーション効果をより高めることができる。
SiO膜は、公知のフォトレジスト工程によるマスクの形成とCVDによるSiO膜の成膜、マスクの除去により作成することができる。SiO膜はSiCエピタキシャル層の表面を覆う様にもうけられる。図2では、SiO膜の厚さは、p型オーミック電極と表面パッド電極を合わせた厚さと同じ厚さの場合を示したが、これよりも薄くてもよく、また厚くして表面パッド電極の端の部分を一部被覆する形状としてもよい。
[SiO 2 film forming step]
In addition to the positive photosensitive film, a passivation film 11 of an SiO 2 film may be formed. The SiO 2 film can be formed between the SiC epitaxial film and the positive photosensitive film so as to be in contact with the surface of the SiC epitaxial film. Since the SiO 2 film has excellent moisture resistance, the passivation effect can be further enhanced in combination with the positive photosensitive film.
The SiO 2 film can be formed by forming a mask by a known photoresist process, forming a SiO 2 film by CVD, and removing the mask. The SiO 2 film is provided so as to cover the surface of the SiC epitaxial layer. In FIG. 2, the thickness of the SiO 2 film is the same as the total thickness of the p-type ohmic electrode and the surface pad electrode, but it may be thinner or thicker than the surface pad electrode. It is good also as a shape which covers a part of edge part of this.

[ポジ感光体膜形成工程]
次に、半導体デバイス(ショットキーバリアダイオード)10を覆うようにポジ感光体膜20を形成する。
ポジ感光体膜20は、スピンコート等を用いて基板1上全面に塗布することができる。図3は、ポジ感光体膜塗布後の最もオリフラ側に形成されたショットキーバリアダイオードのオリフラ端部を拡大した断面模式図である。図示、右側がオリフラ1a側である。基板1の基板1外周部には、表面張力によってポジ感光体が溜まる。中でも図3に示すように、オリフラ部1cは平面視で直線部が形成されているため、その他の円弧を有する外周部よりもポジ感光体膜20が基板1の外へ流れにくい。そのため、ポジ感光体が溜まり堆積部20bが形成されやすい。堆積部20b以外の場所は、スピンコートによりほぼ平坦に形成されており、平坦部20aとなる。
オリフラ部1cに形成された堆積部20bの厚さは、平坦部20aの2倍程度の厚さになる。たとえば、ポジ感光体膜の平坦部の厚さを8〜9μmで設計しスピンコートを行うと、基板1の外周端から0.8mmの幅でポジ感光体膜が溜まり、その頂部の高さが16〜18μm程度となる。ポジ感光体膜の厚さは、4〜12μmとすることができ、6から10μmが好ましく、7〜9μmがさらに好ましい。
ここで、「オリフラ部」とはオリフラ部分の基板の外周端から数百μm幅を有する領域であって、ポジ感光体が溜まって堆積部が形成された領域を意味する。また、「堆積部」とは、基板中央部の膜厚に対して1.5倍以上の厚みとなる領域を意味する。
[Positive photoconductor film forming process]
Next, a positive photosensitive film 20 is formed so as to cover the semiconductor device (Schottky barrier diode) 10.
The positive photosensitive film 20 can be applied to the entire surface of the substrate 1 using spin coating or the like. FIG. 3 is an enlarged cross-sectional schematic view of the orientation flat end of the Schottky barrier diode formed on the most orientation flat side after the positive photosensitive film is applied. In the figure, the right side is the orientation flat 1a side. A positive photosensitive member accumulates on the outer periphery of the substrate 1 due to surface tension. In particular, as shown in FIG. 3, since the orientation flat portion 1 c is formed with a straight portion in plan view, the positive photosensitive film 20 is less likely to flow out of the substrate 1 than the outer peripheral portion having other arcs. For this reason, the positive photosensitive member accumulates and the accumulation portion 20b is easily formed. The place other than the deposition part 20b is formed almost flat by spin coating, and becomes a flat part 20a.
The thickness of the deposition part 20b formed in the orientation flat part 1c is about twice as thick as the flat part 20a. For example, when the thickness of the flat portion of the positive photosensitive film is designed to be 8 to 9 μm and spin coating is performed, the positive photosensitive film is accumulated with a width of 0.8 mm from the outer peripheral edge of the substrate 1, and the height of the top portion is increased. It becomes about 16-18 μm. The thickness of the positive photosensitive film can be 4 to 12 μm, preferably 6 to 10 μm, and more preferably 7 to 9 μm.
Here, the “orientation flat portion” is a region having a width of several hundred μm from the outer peripheral edge of the substrate of the orientation flat portion, and means a region where a positive photosensitive member is accumulated and a deposition portion is formed. Further, the “deposition portion” means a region having a thickness of 1.5 times or more with respect to the film thickness at the central portion of the substrate.

ポジ感光体膜は、特に制限されるものではないが、ポリイミド、ポリベンゾオキサゾール等を用いたものを利用することができる。ポジポリイミド膜が、一般的であり容易に入手できることから好ましい。   The positive photosensitive film is not particularly limited, but a film using polyimide, polybenzoxazole, or the like can be used. A positive polyimide film is preferable because it is common and easily available.

スピンコートの条件は、粘度2000cP〜4000cPの場合、2000rpm〜2500rpmとすることが好ましい。当該範囲とすることで、外周部及びオリフラ部に溜まるポジ感光体の厚さを抑えることができる。   The conditions for spin coating are preferably 2000 rpm to 2500 rpm when the viscosity is 2000 cP to 4000 cP. By setting this range, it is possible to suppress the thickness of the positive photosensitive member accumulated in the outer peripheral portion and the orientation flat portion.

またポジ感光体膜20を形成する前には、半導体デバイスが形成された基板1を脱水ベークすることが好ましい。これは、水分は半導体デバイスを劣化させる原因となるため、極力除去することが好ましいためである。特に、有機半導体層等は水分による劣化が顕著であるため、脱水ベークすることが好ましい。
脱水ベークを行うことで、半導体デバイス内部に残存する水分を除去することができ、さらに脱水ベーク後にポジ感光体膜20を形成することで、外部環境からの水分も遮断することができる。
Before forming the positive photosensitive film 20, it is preferable to dehydrate and bake the substrate 1 on which the semiconductor device is formed. This is because moisture causes deterioration of the semiconductor device and is preferably removed as much as possible. In particular, since the organic semiconductor layer and the like are significantly deteriorated by moisture, it is preferable to perform dehydration baking.
By performing dehydration baking, moisture remaining inside the semiconductor device can be removed, and by forming the positive photosensitive film 20 after dehydration baking, moisture from the external environment can also be blocked.

脱水ベークの条件は特に制限されるものではないが、100℃〜200℃で30秒〜5分行うことが好ましい。また130℃〜170℃で30秒〜2分行うことがより好ましい。これにより、有機層にダメージを与えずに水分を除去することができる。   The conditions for the dehydration baking are not particularly limited, but it is preferably performed at 100 ° C. to 200 ° C. for 30 seconds to 5 minutes. Moreover, it is more preferable to carry out at 130 to 170 degreeC for 30 second-2 minutes. Thereby, moisture can be removed without damaging the organic layer.

またポジ感光体膜20を塗布後に、わずかにベークすることが好ましい。ベークは、100℃〜150℃で1秒〜10秒の条件で行うことが好ましい。塗布後のポジ感光体膜20は流動性を有しているため、わずかにベークすることでその流動性を抑制することができ、後述する後半工程の制御性を高めることができる。   Further, it is preferable to slightly bake after coating the positive photosensitive film 20. The baking is preferably performed at 100 ° C. to 150 ° C. for 1 second to 10 seconds. Since the positive photosensitive film 20 after coating has fluidity, the fluidity can be suppressed by slightly baking, and the controllability of the latter half process described later can be improved.

[エッジリンス工程]
次に基板1の周囲をエッジリンスする。図4は、基板の周囲をエッジリンスする工程を模式的に示した平面図である。エッジリンスは、前述のポジ感光体膜20の塗布工程によって外周部に溜まったポジ感光体を除去するために行う。
図4に示すように、基板1の外周部にリンス液を吐出する吐出口30が備えられ、リンス液は、吐出口30から基板1の外周端から所定の幅に吐出される。リンス液が外周端から所定の幅に吐出された状態で基板1を回転させることで、基板1の外周端に溜まったポジ感光体を除去することができる。
ここで、「所定の幅」とはポジ感光体が溜まって膜厚が厚くなっている部分の幅をカバーできる幅であり、ポジ感光体膜の膜厚が基板中央部に対して1.5倍以上の厚みとなる場合を「ポジ感光体が溜まった状態」とする。
[Edge rinse process]
Next, edge rinsing is performed around the substrate 1. FIG. 4 is a plan view schematically showing the step of edge rinsing around the substrate. The edge rinse is performed in order to remove the positive photosensitive member accumulated on the outer peripheral portion in the coating process of the positive photosensitive member film 20 described above.
As shown in FIG. 4, a discharge port 30 for discharging a rinsing liquid is provided on the outer peripheral portion of the substrate 1, and the rinsing liquid is discharged from the discharge port 30 to a predetermined width from the outer peripheral end of the substrate 1. By rotating the substrate 1 in a state where the rinse liquid is discharged to a predetermined width from the outer peripheral end, the positive photosensitive member accumulated at the outer peripheral end of the substrate 1 can be removed.
Here, the “predetermined width” is a width that can cover the width of the portion where the positive photoconductor is accumulated and the film thickness is thick, and the film thickness of the positive photoconductor film is 1.5% with respect to the central portion of the substrate. A case where the thickness is twice or more is defined as “a state where the positive photosensitive member is accumulated”.

このとき、オリフラ1aおよび第2オリフラ1bは基板1の外周端より内側に存在する。そのため、オリフラ1aのオリフラ部1cおよび第2オリフラ1bのオリフラ部1dに溜まったポジ感光体膜20を全て除去しようとすると、オリフラ1aの中央部の基板端部からオリフラ部1c分だけ内側に入った領域に、リンス液が吐出されるようにする必要がある(第1オリフラの方が第2オリフラより内側に形成されることが一般的であるため)。このような構成で、基板1を回転させると、その他の領域(円弧の外周端部等)では除去する必要がないポジ感光体膜20まで除去することとなる。すなわち、本来使用することができる半導体デバイスが使用できなくなり、歩留りが下がってしまう。   At this time, the orientation flat 1 a and the second orientation flat 1 b exist inside the outer peripheral end of the substrate 1. Therefore, when all the positive photosensitive film 20 accumulated in the orientation flat portion 1c of the orientation flat 1a and the orientation flat portion 1d of the second orientation flat 1b is to be removed, the orientation flat portion 1c enters the inside from the end of the substrate at the center of the orientation flat 1a. It is necessary to discharge the rinsing liquid to the remaining area (since the first orientation flat is generally formed inside the second orientation flat). When the substrate 1 is rotated in such a configuration, the positive photosensitive film 20 that does not need to be removed in other regions (such as the outer peripheral edge of the arc) is removed. That is, a semiconductor device that can be used originally cannot be used, and the yield decreases.

歩留りを維持するためには、外周端部から所定の幅にリンス液が吐出されるような構成とする必要がある。しかしながら、この場合オリフラ部1cにリンス液が届かず、オリフラ部1c上のポジ感光体膜20を除去することができない。そのため、本発明では当該部分のポリイミド膜20を後述する部分露光工程を設けることで、簡易に除去することができる。   In order to maintain the yield, it is necessary to have a configuration in which the rinsing liquid is discharged to a predetermined width from the outer peripheral end. However, in this case, the rinse solution does not reach the orientation flat portion 1c, and the positive photosensitive film 20 on the orientation flat portion 1c cannot be removed. Therefore, in this invention, the polyimide film 20 of the said part can be easily removed by providing the partial exposure process mentioned later.

リンス液は、ポジ感光体膜20を溶解するができれば特に限定されないが、シンナー等を用いることができる。   The rinse liquid is not particularly limited as long as it can dissolve the positive photosensitive film 20, but thinner or the like can be used.

〔プリベーク工程〕
塗布したポジ感光体膜は、パターン露光前の工程の前にプリベークする。プリベークの条件は、100℃〜150℃の温度で5分〜20分間行うことが好ましい。プリベークを行うことで、塗布後のポジ感光体が十分に固化される。また当該条件範囲内で行うことでポジ感光体中に残っている溶媒を蒸発させて膜を緻密にすることができる。
[Pre-baking process]
The applied positive photosensitive film is pre-baked before the step before pattern exposure. The pre-baking conditions are preferably performed at a temperature of 100 ° C. to 150 ° C. for 5 minutes to 20 minutes. By performing pre-baking, the positive photoreceptor after application is sufficiently solidified. Further, by carrying out within the above condition range, the solvent remaining in the positive photosensitive member can be evaporated to make the film dense.

[パターン露光工程]
次に、半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する。半導体デバイス10のパッド電極(表面パッド電極)6上に形成されたポジ感光体膜20を除去することは、半導体デバイス10に配線を接続するために行われる。当該工程を行わないと、半導体デバイスとして機能しないため、必須の工程である。
図5は、パターン露光工程を模式的に図示した模式図である。図5に示すように、パッド電極(表面パッド電極)6上に形成されたポジ感光体膜20をパターン露光する。パターン露光は、遮光部が形成された露光マスクを用いて行うことができる。また基板1上に形成された複数の半導体デバイス10に対しては、ステッパーを用いて半導体デバイス10毎にショットすることで、基板1全面に渡って所定の領域をパターン露光することができる。このとき、露光焦点はポジ感光体膜の平坦部の基板1と反対側の面に合せている。遮光部は、一般にCr等が用いられる。
[Pattern exposure process]
Next, the positive photosensitive film formed on the pad electrode of the semiconductor device is subjected to pattern exposure. The removal of the positive photosensitive film 20 formed on the pad electrode (surface pad electrode) 6 of the semiconductor device 10 is performed in order to connect the wiring to the semiconductor device 10. If this process is not performed, it does not function as a semiconductor device, so it is an essential process.
FIG. 5 is a schematic view schematically showing the pattern exposure process. As shown in FIG. 5, pattern exposure is performed on the positive photosensitive film 20 formed on the pad electrode (surface pad electrode) 6. The pattern exposure can be performed using an exposure mask in which a light shielding portion is formed. In addition, a plurality of semiconductor devices 10 formed on the substrate 1 can be subjected to pattern exposure on a predetermined region over the entire surface of the substrate 1 by performing shots for each semiconductor device 10 using a stepper. At this time, the exposure focus is set to the surface of the flat portion of the positive photosensitive film opposite to the substrate 1. Generally, Cr or the like is used for the light shielding portion.

またパターン露光工程では、各半導体デバイス間にあるスクライブライン上のポジ感光体膜20を同時に露光することが好ましい。スクライブラインは、図1における縦線1Lと横線1Lに対応する。当該部分にもパターン露光を行っておくことで、後述する現像工程でスクライブライン上のポジ感光体膜20を除去することができる。当該部分のポジ感光体膜を除去しておくことで、ダイシング時にダイシングブレードにダメージを与えることを抑制することができる。 In the pattern exposure step, it is preferable to simultaneously expose the positive photosensitive film 20 on the scribe line between the semiconductor devices. The scribe line corresponds to the vertical line 1L 1 and the horizontal line 1L 2 in FIG. By performing pattern exposure on this portion as well, the positive photosensitive film 20 on the scribe line can be removed in a development process described later. By removing the positive photosensitive film in this portion, it is possible to suppress damage to the dicing blade during dicing.

[部分露光工程]
次に、基板1のオリフラ部に溜まったポジ感光体の堆積部を部分露光する。部分露光は、マスクアライナーを用いて行ってもよく、ステッパーでブランクマスクを用いて行ってもよい。
[Partial exposure process]
Next, the positive photosensitive member accumulation portion accumulated in the orientation flat portion of the substrate 1 is partially exposed. The partial exposure may be performed using a mask aligner, or may be performed using a blank mask with a stepper.

まず、ステッパーで行う場合について説明する。図6は、ステッパーによる部分露光を模式的に示した図である。光は、ブランクマスク40を介し、レンズ41で集光されて、基板1に照射される。この集光された光は、図4におけるオリフラ部1c、1dに照射される。そのため、オリフラ部1c、1dを部分的に露光することができる。
このとき、ステッパーを用いると、所定の領域毎にショットすることができるため、オリフラ部1c、1dのみを限定してショットすることができる。すなわち、高価な遮光マスクを必要とせず、安価にオリフラ部に溜まったポジ感光体膜を部分露光することができる。また部分露光の前の工程のパターン露光工程は、ステッパーで行うことが一般的なので、部分露光工程もステッパーを用いることで、工程ごとに装置を変更する必要が無い。さらに、パターン露光工程における露光マスクを除去するだけで、部分露光を行うことができるため、工程を簡略化することができる。
First, the case where it is performed by a stepper will be described. FIG. 6 is a diagram schematically showing partial exposure by a stepper. The light is collected by the lens 41 through the blank mask 40 and irradiated onto the substrate 1. The condensed light is applied to the orientation flat portions 1c and 1d in FIG. Therefore, the orientation flat portions 1c and 1d can be partially exposed.
At this time, if a stepper is used, a shot can be made for each predetermined region, so that only the orientation flat portions 1c and 1d can be shot. That is, an expensive light-shielding mask is not required, and the positive photoreceptor film accumulated in the orientation flat portion can be partially exposed at a low cost. Moreover, since the pattern exposure process of the process before partial exposure is generally performed by a stepper, the partial exposure process also uses a stepper, so that it is not necessary to change the apparatus for each process. Furthermore, since partial exposure can be performed only by removing the exposure mask in the pattern exposure process, the process can be simplified.

次にマスクアライナーを用いる場合について説明する。図7は、マスクアライナーによる部分露光を模式的に示した図である。マスクアライナーは、レンズ等を用いないため、照射された光がダイレクトに基板1で露光される。そのため、遮光部51が形成された露光マスク50を用いると、その遮光部51が形成されていない部分のみ露光される。そのため、オリフラ部1c、1dにのみ露光されるように遮光部51を形成することで、部分露光を一度に行うことができる。オリフラ部1c、1dは直線状であり、特に複雑な形状を有していない。当該遮光部51の設計は非常に簡単にできる。そのため、マスクアライナーを用いることで、非常に簡単に一度にオリフラ部に溜まったポジ感光体を露光することができる。   Next, a case where a mask aligner is used will be described. FIG. 7 is a diagram schematically showing partial exposure by a mask aligner. Since the mask aligner does not use a lens or the like, the irradiated light is directly exposed on the substrate 1. Therefore, when the exposure mask 50 in which the light shielding part 51 is formed is used, only a part where the light shielding part 51 is not formed is exposed. Therefore, partial exposure can be performed at a time by forming the light-shielding portion 51 so that only the orientation flat portions 1c and 1d are exposed. The orientation flat portions 1c and 1d are linear and do not have a particularly complicated shape. The design of the light shielding part 51 can be very simple. Therefore, by using the mask aligner, it is possible to expose the positive photosensitive member accumulated in the orientation flat portion at once very easily.

また部分露光は、基板1のオリフラ部1cに溜まったポジ感光体の堆積部20b(図3参照)に露光焦点を合わせることが好ましい。また堆積部20bの頂部20cに焦点を合わせることがより好ましい。堆積部20bは、その他の平坦部20aのポジ感光体膜と比較しても厚みが2倍程度厚い。そのため、焦点をパターン露光と同等の高さ(平坦部20aの基板1と反対側の表面)に合わせると、十分に堆積部20bのポジ感光体を露光することができない。基板1のオリフラ部1cに溜まった堆積部20bに露光焦点を合わせることにより、ポジ感光体膜20を十分露光することができ、現像により完全にオリフラ部1cに溜まったポジ感光体膜20を除去することができる。なお、ここで「頂部」とは、堆積部20bにおいて基板1から最も離れた位置を意味し、堆積部20bの頂部20cに平坦面が形成されている場合は、この平坦面のいずれの位置でもよい。   Further, in the partial exposure, it is preferable to focus the exposure on the positive photosensitive member deposition portion 20b (see FIG. 3) accumulated in the orientation flat portion 1c of the substrate 1. It is more preferable to focus on the top portion 20c of the deposition portion 20b. The deposited portion 20b is about twice as thick as the positive photosensitive film of the other flat portion 20a. Therefore, when the focal point is adjusted to the same height as the pattern exposure (the surface of the flat portion 20a opposite to the substrate 1), the positive photosensitive member of the deposition portion 20b cannot be sufficiently exposed. By focusing the exposure on the deposition portion 20b accumulated in the orientation flat portion 1c of the substrate 1, the positive photoreceptor film 20 can be sufficiently exposed, and the positive photoreceptor film 20 completely accumulated in the orientation flat portion 1c is removed by development. can do. Here, the “top portion” means a position farthest from the substrate 1 in the deposition portion 20b, and when a flat surface is formed on the top portion 20c of the deposition portion 20b, any position of the flat surface is used. Good.

[現像、キュア工程]
上記のように露光されたポジ感光体膜を現像、キュアする。現像を行うことで、ポジ感光体膜のパターン露光および部分露光で露光された部分を除去することができる。現像後は純水リンスすることが好ましい。また純水リンス後の半導体デバイスは、ブロー乾燥することがより好ましい。純水リンスすることで、現像液では流れ落ちなかった不純物を除去することができる。また、ブロー乾燥で水分を除去することで、キュア工程におけるポジ感光体膜の加熱を均一に行うことができる。
また現像後のポジ感光体膜をキュアすることで、完全にポジ感光体膜を硬化させる。当該工程により、外部環境からの半導体デバイスの影響を抑制することができる。
[Development and curing process]
The positive photosensitive film exposed as described above is developed and cured. By performing development, it is possible to remove a portion exposed by pattern exposure and partial exposure of the positive photosensitive film. It is preferable to rinse with pure water after development. The semiconductor device after rinsing with pure water is more preferably blow-dried. By rinsing with pure water, impurities that did not flow down with the developer can be removed. Further, by removing moisture by blow drying, the positive photosensitive film can be uniformly heated in the curing process.
Further, the positive photosensitive film is cured completely by curing the developed positive photosensitive film. By this step, the influence of the semiconductor device from the external environment can be suppressed.

現像、キュア工程は、通常のポジ感光体膜の現像、キュア条件と同一のものを用いることができる。例えば、現像液としてAZ300MF(Clariant社製)を用い、窒素雰囲気中で140℃30分加熱後、350℃60分加熱する等の処理を行うことができる。   In the development and curing steps, the same development and curing conditions as those for normal positive photosensitive film can be used. For example, AZ300MF (manufactured by Clariant) can be used as a developing solution, and a treatment such as heating at 140 ° C. for 30 minutes and then heating at 350 ° C. for 60 minutes can be performed.

[ダイシング工程]
最後に、複数の半導体デバイスをダイシングにより各半導体デバイスを分断する。各半導体デバイスのダイシングは、一般に用いられる方法を用いることができ、ダイシングブレードを高速回転させながら、純水で冷却および切削屑の除去を行いながら行うことができる。
[Dicing process]
Finally, a plurality of semiconductor devices are divided by dicing. The dicing of each semiconductor device can be performed by a commonly used method, while cooling with pure water and removing cutting waste while rotating the dicing blade at a high speed.

本発明では、部分露光と現像によりオリフラ部1c上に溜まったポジ感光体を除去している。そのため、ダイシングブレードが摩耗によるダメージを受けることを抑制することができる。また、ダイシングブレードの摩耗が抑制されているため、ダイシング速度を速くすることができ、生産効率を高めることができる。   In the present invention, the positive photosensitive member accumulated on the orientation flat portion 1c is removed by partial exposure and development. Therefore, it is possible to suppress the dicing blade from being damaged by wear. Further, since the wear of the dicing blade is suppressed, the dicing speed can be increased and the production efficiency can be increased.

以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.

[実施例1]
4インチの基板上に、ショットキーダイオードの半導体デバイスを作製した。次に、このショットキーダイオードが作製された4インチ基板をホットプレートで150℃1分間脱水ベークを行った。脱水ベークされた4インチ基板上に、ポジ感光体として東レ社製のポジポリイミドをスピンコートで塗布した。スピンコートの条件は、2200rpmで40秒回転した後に、3000rpmで1秒間回転した。このスピンコートによりポジポリイミド膜が形成された基板を、ホットプレートと120℃5秒間加熱した後、エッジリンスを行った。
[Example 1]
A Schottky diode semiconductor device was fabricated on a 4-inch substrate. Next, the 4-inch substrate on which this Schottky diode was fabricated was dehydrated and baked at 150 ° C. for 1 minute on a hot plate. A positive polyimide (manufactured by Toray Industries, Inc.) was applied as a positive photosensitive member by spin coating onto a dehydrated and baked 4-inch substrate. The spin coating was performed at 2200 rpm for 40 seconds and then at 3000 rpm for 1 second. The substrate on which the positive polyimide film was formed by this spin coating was heated with a hot plate at 120 ° C. for 5 seconds, and then edge rinse was performed.

エッジリンスは、4インチ基板の外周(円弧を有する部分)から0.8mmの幅にリンス液が吐出されるようにした。またリンス液は、東京応化工業株式会社製のグリコール系溶剤、製品名称「OK73シンナー」(成分はプロピレン・グリコール・モノ・メチル・エーテル70%、プロピレン・グリコール・モノ・メチル・エーテル・アセテート)を用いた。エッジリンス後の基板は、プリベークとしてホットプレートで120℃10分間行った。   In the edge rinse, the rinse liquid was discharged to a width of 0.8 mm from the outer periphery (portion having an arc) of the 4-inch substrate. The rinsing liquid is a glycol solvent manufactured by Tokyo Ohka Kogyo Co., Ltd., with the product name “OK73 thinner” (Propylene / glycol / mono / methyl / ether / 70% propylene / glycol / mono / methyl / ether) Using. The substrate after the edge rinse was pre-baked on a hot plate at 120 ° C. for 10 minutes.

次に、クロムで遮光部が形成されたマスクを用いてステッパーにより、表面パッド電極部をパターン露光した。パターン露光の条件は1ショットの積算露光量を750mJ/cmとした。その後、ブランクマスクを用いてステッパーにより、基板のオリフラ部に堆積したポジポリイミド膜の堆積部のみを部分露光した。部分露光の条件は、1ショットの積算露光量を1499.5mJ/cmとし5ショット行った。またフォーカスは、オリフラ部に溜まったポジポリイミドの頂部に焦点が当たるように、パターン露光時のフォーカスに対して−8μm(基板とレンズの間隔を8μm離す)とした。 Next, the surface pad electrode portion was subjected to pattern exposure by a stepper using a mask having a light shielding portion formed of chrome. The pattern exposure conditions were such that the integrated exposure for one shot was 750 mJ / cm 2 . Then, only the deposit part of the positive polyimide film deposited on the orientation flat part of the substrate was partially exposed by a stepper using a blank mask. The partial exposure conditions were 5 shots with an integrated exposure amount per shot of 1499.5 mJ / cm 2 . The focus was set to -8 μm (the distance between the substrate and the lens was 8 μm apart) with respect to the focus at the time of pattern exposure so that the top of the positive polyimide accumulated in the orientation flat portion was focused.

パターン露光および部分露光後の基板を現像液としてAZ300MF(Clariant社製)を用いて、現像した。現像液は3回かけ流し、その後純水リンスを行った。純水リンス後の基板は、窒素ブローを行った。最後に、ポジポリイミド膜を140℃で30分加熱後に、350℃で60分加熱しキュアした。   The substrate after pattern exposure and partial exposure was developed using AZ300MF (manufactured by Clariant) as a developer. The developer was poured three times, and then rinsed with pure water. The substrate after rinsing with pure water was blown with nitrogen. Finally, the positive polyimide film was heated at 140 ° C. for 30 minutes and then cured at 350 ° C. for 60 minutes.

[実施例2]
実施例2は、部分露光をマスクアライナーで行った点のみが実施例1と異なる。このときの露光条件は、積算露光量7500mJ/cmで一回のみの照射とした。
[Example 2]
Example 2 differs from Example 1 only in that partial exposure was performed with a mask aligner. The exposure conditions at this time were an irradiation of only once with an integrated exposure amount of 7500 mJ / cm 2 .

[実施例3]
実施例3は、部分露光時に焦点位置を変更していない点が実施例1と異なる。すなわち、パターン露光工程の焦点と同一の焦点で部分露光工程を行った。
[Example 3]
The third embodiment is different from the first embodiment in that the focal position is not changed during partial exposure. That is, the partial exposure process was performed with the same focus as that of the pattern exposure process.

[比較例1]
比較例1は、部分露光工程を行っていない点が実施例1と異なる。
[Comparative Example 1]
Comparative Example 1 is different from Example 1 in that the partial exposure process is not performed.

図8は、実施例1の場合のオリフラ部の平面写真であり、図9は、実施例3の場合のオリフラ部の平面写真であり、図10は、比較例1の場合のオリフラ部の平面写真である。図9および図10において、破線で囲まれた領域がオリフラ部のスクライブラインである。図8では、オリフラ部のポジポリイミドが完全に除去されていることがわかる。一方、図9では、スクライブライン上に一部ポジポリイミド膜が残差として残っているが、図10の比較例1の場合と比較すると、図10ではスクライブライン上のポジポリイミド膜の濃いライン状の残渣があり、ポジポリイミド膜が薄くなっていることがわかる。
なお、実施例2の場合は、実施例1の場合(図8)と同様の写真が得られた(図示略)。
8 is a plane photograph of the orientation flat portion in the case of Example 1, FIG. 9 is a plan photograph of the orientation flat portion in the case of Example 3, and FIG. 10 is a plan view of the orientation flat portion in the case of Comparative Example 1. It is a photograph. 9 and 10, a region surrounded by a broken line is a scribe line of the orientation flat portion. In FIG. 8, it can be seen that the positive polyimide in the orientation flat portion is completely removed. On the other hand, in FIG. 9, a part of the positive polyimide film remains on the scribe line as a residual, but in FIG. 10, compared to the case of Comparative Example 1 in FIG. It can be seen that the positive polyimide film is thin.
In the case of Example 2, a photograph similar to that in Example 1 (FIG. 8) was obtained (not shown).

1…基板、1a…オリフラ、1b…第2オリフラ、1c、1d…オリフラ部、1L…縦線、1L…横線、2…n型SiCエピタキシャル層、3…p型不純物拡散領域、4…p型オーミック電極、5…ショットキー電極、6…表面パッド電極、7…n型オーミック電極、8…裏面パッド電極、10…半導体デバイス(ショットキーバリアダイオード)、20…ポジ感光体膜、11…SiO2膜、20a…平坦部、20b…堆積部、20c…頂部、30…吐出口、40…ブランクマスク、41…レンズ、50…露光マスク、51…遮光マスク 1 ... substrate, 1a ... orientation flat, 1b ... second orientation flat, 1c, 1d ... orientation flat portion, 1L 1 ... vertical line, 1L 2 ... horizontal lines, 2 ... n-type SiC epitaxial layer, 3 ... p-type impurity diffusion regions, 4 ... p-type ohmic electrode, 5 ... Schottky electrode, 6 ... surface pad electrode, 7 ... n-type ohmic electrode, 8 ... backside pad electrode, 10 ... semiconductor device (Schottky barrier diode), 20 ... positive photosensitive film, 11 ... SiO2 film, 20a ... flat part, 20b ... deposition part, 20c ... top part, 30 ... discharge port, 40 ... blank mask, 41 ... lens, 50 ... exposure mask, 51 ... light shielding mask

Claims (6)

オリフラ部が形成された基板上に半導体デバイスを形成する工程と、
前記半導体デバイスを覆うようにパッシベーション膜となるポリイミドのポジ感光体膜を形成する工程と、
前記基板の周囲をエッジリンスする工程と、
前記半導体デバイスのパッド電極上に形成されたポジ感光体膜をパターン露光する工程と、
前記基板のオリフラ部に溜まったポジ感光体の堆積部を部分露光する工程と、
前記ポジ感光体膜を現像、キュアする工程とを有する半導体デバイスの製造方法。
Forming a semiconductor device on the substrate on which the orientation flat portion is formed;
Forming a polyimide positive photosensitive film to be a passivation film so as to cover the semiconductor device;
Edge rinsing around the substrate;
Pattern exposing a positive photosensitive film formed on the pad electrode of the semiconductor device;
A step of partially exposing the depositing portion of the positive photosensitive member accumulated in the orientation flat portion of the substrate;
A method of manufacturing a semiconductor device, comprising: developing and curing the positive photosensitive film.
前記部分露光において、前記堆積部に露光焦点を合わせることを特徴とする請求項1に記載の半導体デバイスの製造方法。     The method of manufacturing a semiconductor device according to claim 1, wherein, in the partial exposure, the deposition focus is adjusted to an exposure focus. 前記部分露光をマスクアライナーで行うことを特徴とする請求項1または2のいずれかに記載の半導体デバイスの製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the partial exposure is performed with a mask aligner. 前記部分露光をステッパーで行うことを特徴とする請求項1または2のいずれかに記載の半導体デバイスの製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the partial exposure is performed by a stepper. 前記ポジ感光体膜を形成する工程において、ポジ感光体膜の平坦部の厚みを4〜12μmとする、請求項1から4のいずれか一項に記載の半導体デバイスの製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of forming the positive photosensitive film, a thickness of a flat portion of the positive photosensitive film is set to 4 to 12 μm. 前記半導体デバイスは、前記部分露光される前記ポジ感光体の下方の位置にSiOThe semiconductor device has a SiO 2 at a position below the positive photosensitive body to be partially exposed. 2 膜を備える、請求項1から5のいずれか一項に記載の半導体デバイスの製造方法。The manufacturing method of the semiconductor device as described in any one of Claim 1 to 5 provided with a film | membrane.
JP2014130104A 2014-06-25 2014-06-25 Manufacturing method of semiconductor device Expired - Fee Related JP6375586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014130104A JP6375586B2 (en) 2014-06-25 2014-06-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014130104A JP6375586B2 (en) 2014-06-25 2014-06-25 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016009784A JP2016009784A (en) 2016-01-18
JP6375586B2 true JP6375586B2 (en) 2018-08-22

Family

ID=55227148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014130104A Expired - Fee Related JP6375586B2 (en) 2014-06-25 2014-06-25 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6375586B2 (en)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07117744B2 (en) * 1988-04-12 1995-12-18 富士通株式会社 Dicing line formation method
JPH03237459A (en) * 1990-02-14 1991-10-23 Fujitsu Ltd Exposing method for semiconductor wafer and reticule for step exposing
JPH0697066A (en) * 1992-09-16 1994-04-08 Fuji Electric Co Ltd Photomask for manufacturing semiconductor device
JPH06310421A (en) * 1993-04-27 1994-11-04 Fuji Electric Co Ltd Semiconductor wafer treatment equipment
JP2817664B2 (en) * 1995-04-24 1998-10-30 日本電気株式会社 Method for manufacturing semiconductor device
JPH09186066A (en) * 1995-12-27 1997-07-15 Sony Corp Peripheral exposure method and equipment
JP2000232045A (en) * 1999-02-12 2000-08-22 Tokyo Electron Ltd Forming method of resist pattern
WO2001082001A1 (en) * 2000-04-26 2001-11-01 Advanced Micro Devices, Inc. Lithography system with device for exposing the periphery of a wafer
JP2002203851A (en) * 2001-01-05 2002-07-19 Mitsubishi Electric Corp Manufacturing method of semiconductor device
JP2002217084A (en) * 2001-01-15 2002-08-02 Semiconductor Leading Edge Technologies Inc System and method for exposing periphery of wafer
JP2014011283A (en) * 2012-06-29 2014-01-20 Kyocera Chemical Corp Method for manufacturing semiconductor device and positive photosensitive adhesive composition

Also Published As

Publication number Publication date
JP2016009784A (en) 2016-01-18

Similar Documents

Publication Publication Date Title
JP6164220B2 (en) Manufacturing method of semiconductor device
EP2629322B1 (en) Power device manufacture on the recessed side of a thinned wafer
JP6096442B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2018126636A1 (en) Manufacturing method of thin film transistor, array substrate, and display device
US7670868B2 (en) Complementary metal oxide silicon image sensor and method of fabricating the same
WO2011129234A1 (en) Semiconductor device and method for manufacturing same
KR20130078666A (en) Thin film transistor and manufacturing method thereof
KR102366801B1 (en) Method for manufacturing semiconductor device
JP6375586B2 (en) Manufacturing method of semiconductor device
US9613820B1 (en) Method of forming patterns
US8652965B2 (en) Production method for thick film metal electrode and production method for thick film resist
CN108054235A (en) A kind of autoregistration dual stage face device architecture production method
US20150017785A1 (en) Method of forming salicide block with reduced defects
JP2009059940A (en) Thin-film transistor, manufacturing method of the thin-film transistor, and electronic device
JP5899533B2 (en) Method for forming crystalline thin film and method for manufacturing thin film transistor
JP2010080797A (en) Method of manufacturing semiconductor device, and semiconductor device
KR100609805B1 (en) Manufacturing method of micro lens, manufacturing method of solide-state imaging device and solide-state imaging device
KR20020076859A (en) a method of fabricating a array substrate with poly-silicon TFT and a poly-silicon TFT
US20140273376A1 (en) Semiconductor arrangement and formation thereof
JP2017054940A (en) Semiconductor device manufacturing method
US11855015B2 (en) Polyimide profile control
TWI536627B (en) Method of forming top contact organic thin film transistor with passivation layer
US20130244140A1 (en) Non-Planar Lithography Mask and System and Methods
JP5125436B2 (en) Manufacturing method of semiconductor device
KR100913807B1 (en) Thin film transistor substrate and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180706

R150 Certificate of patent or registration of utility model

Ref document number: 6375586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees