JP6373901B2 - High efficiency module - Google Patents

High efficiency module Download PDF

Info

Publication number
JP6373901B2
JP6373901B2 JP2016118438A JP2016118438A JP6373901B2 JP 6373901 B2 JP6373901 B2 JP 6373901B2 JP 2016118438 A JP2016118438 A JP 2016118438A JP 2016118438 A JP2016118438 A JP 2016118438A JP 6373901 B2 JP6373901 B2 JP 6373901B2
Authority
JP
Japan
Prior art keywords
frame
functional element
module
electrode
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016118438A
Other languages
Japanese (ja)
Other versions
JP2016165017A (en
Inventor
賢一 吉持
賢一 吉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016118438A priority Critical patent/JP6373901B2/en
Publication of JP2016165017A publication Critical patent/JP2016165017A/en
Application granted granted Critical
Publication of JP6373901B2 publication Critical patent/JP6373901B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、複数の機能素子間の接続部における配線インダクタンス及び配線抵抗を抑制されたモジュールに関する。   The present invention relates to a module in which wiring inductance and wiring resistance in a connection portion between a plurality of functional elements are suppressed.

従来、ＤＣ−ＤＣコンバータにおける整流用のダイオードを、ＭＯＳＦＥＴに置き換えた同期整流方式ＤＣ−ＤＣコンバータが使用されている。一般的な同期整流方式ＤＣ−ＤＣコンバータ１００は、図１３に示すように、ハイサイドＭＯＳＦＥＴ(metal-oxide-semiconductor field-effect transistor)１１０、ローサイドＭＯＳＦＥＴ１２０、ＳＢＤ
（Schottky barrier diode）１３０、コイル１４０、コンデンサ１５０、及び、制御用ＩＣ１６０を備えている。同期整流方式ＤＣ−ＤＣコンバータ１００は、制御用ＩＣ１６０による制御でハイサイドＭＯＳＦＥＴ１１０とローサイドＭＯＳＦＥＴ１２０とを交互に導通させることにより、降圧を行う。同期整流方式ＤＣ−ＤＣコンバータ１００は、導通状態での電圧降下が低減できるため、回路の効率を向上できるという利点がある。 Conventionally, a synchronous rectification DC-DC converter in which a rectifying diode in a DC-DC converter is replaced with a MOSFET has been used. As shown in FIG. 13, a general synchronous rectification DC-DC converter 100 includes a high-side MOSFET (metal-oxide-semiconductor field-effect transistor) 110, a low-side MOSFET 120, and an SBD.
(Schottky barrier diode) 130, coil 140, capacitor 150, and control IC 160 are provided. The synchronous rectification DC-DC converter 100 performs step-down by alternately conducting the high-side MOSFET 110 and the low-side MOSFET 120 under the control of the control IC 160. The synchronous rectification DC-DC converter 100 has an advantage that the efficiency of the circuit can be improved because the voltage drop in the conductive state can be reduced.

従来、同期整流方式ＤＣ−ＤＣコンバータ１００は、これらの各機能素子をプリント基板に搭載し、各機能素子の電極間をプリント基板に形成された配線で電気的に接続することで、実現されていた。   Conventionally, the synchronous rectification DC-DC converter 100 is realized by mounting each of these functional elements on a printed circuit board and electrically connecting the electrodes of each functional element with wiring formed on the printed circuit board. It was.

また、ハイサイドＭＯＳＦＥＴ１１０及びローサイドＭＯＳＦＥＴ１２０の実装構造の一例として、特開２００２‐７６１９５号公報にＭＯＳＦＥＴの実装構造が記載されている。ハイサイドＭＯＳＦＥＴ１１０は、図１４に示すように、ＭＯＳＦＥＴチップ１１１、フレーム１１２、ゲート端子１１０ａ、ソース端子１１０ｂ、及び、ドレイン端子１１０ｃを備えている。ＭＯＳＦＥＴチップ１１１のゲート電極およびソース電極は、それぞれゲート端子１１０ａ及びソース端子１１０ｂに直接接続されている。ドレイン電極は、フレーム１１２により、ドレイン端子１１０ｃに接続されている。ローサイドＭＯＳＦＥＴ１２０も、同様の構造となっている。   As an example of the mounting structure of the high-side MOSFET 110 and the low-side MOSFET 120, a mounting structure of the MOSFET is described in Japanese Patent Application Laid-Open No. 2002-76195. As shown in FIG. 14, the high-side MOSFET 110 includes a MOSFET chip 111, a frame 112, a gate terminal 110a, a source terminal 110b, and a drain terminal 110c. The gate electrode and the source electrode of the MOSFET chip 111 are directly connected to the gate terminal 110a and the source terminal 110b, respectively. The drain electrode is connected to the drain terminal 110 c by the frame 112. The low-side MOSFET 120 has a similar structure.

特開２００２‐７６１９５号公報JP 2002-76195 A

ところで、プリント基板に形成された配線には配線抵抗と配線インダクタンスが存在する。配線抵抗の抵抗値は配線の長さに比例し、配線の断面積に反比例する。配線インダクタンスのインダクタンス値は配線の長さにほぼ比例する。プリント基板上でハイサイドＭＯＳＦＥＴ１１０とローサイドＭＯＳＦＥＴ１２０とを隣接するように搭載したとしても、ハイサイドＭＯＳＦＥＴ１１０のソース端子１１０ｂとローサイドＭＯＳＦＥＴ１２０のドレイン端子１２０ｃとの間の接続配線の配線抵抗値と配線インダクタンス値の低減には限度がある。   Incidentally, wiring resistance and wiring inductance exist in the wiring formed on the printed circuit board. The resistance value of the wiring resistance is proportional to the length of the wiring and inversely proportional to the cross-sectional area of the wiring. The inductance value of the wiring inductance is almost proportional to the length of the wiring. Even if the high-side MOSFET 110 and the low-side MOSFET 120 are mounted adjacent to each other on the printed circuit board, the wiring resistance value and wiring inductance value of the connection wiring between the source terminal 110b of the high-side MOSFET 110 and the drain terminal 120c of the low-side MOSFET 120 There is a limit to the reduction.

この配線抵抗は、配線に流れる電流を低減させ、同期整流方式ＤＣ−ＤＣコンバータ１００の低消費電力化を阻害する要因となる。配線インダクタンスは、電流を流れにくくするので、同期整流方式ＤＣ−ＤＣコンバータ１００のスイッチング性能を悪化させる。また、配線インダクタンスに発生する磁界の変化は、ＥＭＩ（Electro magnetic Interference：電磁干渉）雑音などを増加させ、同期整流方式ＤＣ−ＤＣコンバータ１００の高性
能化の妨げとなる。 This wiring resistance reduces the current flowing through the wiring and becomes a factor that hinders the reduction in power consumption of the synchronous rectification DC-DC converter 100. Since the wiring inductance makes it difficult for current to flow, the switching performance of the synchronous rectification DC-DC converter 100 is deteriorated. In addition, a change in the magnetic field generated in the wiring inductance increases EMI (Electro magnetic Interference) noise and the like, and hinders the high performance of the synchronous rectification DC-DC converter 100.

また、両ＭＯＳＦＥＴ１１０，１２０の内部に設けられたフレーム１１２，１２２にも、配線抵抗と配線インダクタンスが存在する。これらも、同期整流方式ＤＣ−ＤＣコンバータ１００の低消費電力化、高性能化を妨げ、スイッチング性能を悪化させる。特に、同期整流方式ＤＣ−ＤＣコンバータ１００の高周波化が進むと、配線インダクタンスの影響は大きいものとなる。   In addition, wiring resistance and wiring inductance are also present in the frames 112 and 122 provided inside the MOSFETs 110 and 120. These also hinder the low power consumption and high performance of the synchronous rectification DC-DC converter 100 and deteriorate the switching performance. In particular, as the frequency of the synchronous rectification DC-DC converter 100 increases, the influence of the wiring inductance becomes large.

本発明は上記した事情のもとで考え出されたものであって、配線抵抗と配線インダクタンスの影響が抑制されたモジュールを提供することをその目的としている。   The present invention has been conceived under the circumstances described above, and an object thereof is to provide a module in which the influence of wiring resistance and wiring inductance is suppressed.

上記課題を解決するため、本発明では、次の技術的手段を講じている。   In order to solve the above problems, the present invention takes the following technical means.

本発明によって提供されるモジュールは、第１の機能素子と第２の機能素子とを備えたモジュールであって、上記第１の機能素子は、ベース電極、エミッタ電極、およびコレクタ電極を備え、上記第１の機能素子のいずれかの電極と、上記第２の機能素子のいずれかの電極とに直接接続するフレームを備え、上記フレームの一部を端子とすることを特徴とする。   The module provided by the present invention is a module comprising a first functional element and a second functional element, wherein the first functional element comprises a base electrode, an emitter electrode, and a collector electrode, A frame directly connected to one of the electrodes of the first functional element and one of the electrodes of the second functional element is provided, and a part of the frame is used as a terminal.

この構成によると、第１の機能素子の電極と上記第２の機能素子の電極との間をプリント基板の配線で接続した場合と比べて、両電極間の配線抵抗値および配線インダクタンス値が低減される。したがって、上記モジュールを使用した回路の低消費電力化および高性能化を図ることができる。また、端子とされた上記フレームの一部を上記回路の他の素子と接続することができるので、回路設計の自由度が増加する。   According to this configuration, the wiring resistance value and the wiring inductance value between both electrodes are reduced as compared with the case where the electrode of the first functional element and the electrode of the second functional element are connected by the wiring of the printed circuit board. Is done. Therefore, low power consumption and high performance of a circuit using the module can be achieved. In addition, since a part of the frame serving as a terminal can be connected to other elements of the circuit, the degree of freedom in circuit design increases.

本発明の好ましい実施の形態においては、上記第２の機能素子は、ベース電極、エミッタ電極、およびコレクタ電極を備える。   In a preferred embodiment of the present invention, the second functional element includes a base electrode, an emitter electrode, and a collector electrode.

この構成によると、２つの機能素子がともにトランジスタの場合にも、上記フレームに直接接続された両電極間の配線抵抗値および配線インダクタンス値が低減される。したがって、上記モジュールを使用した回路の低消費電力化および高性能化を図ることができる。   According to this configuration, even when the two functional elements are both transistors, the wiring resistance value and the wiring inductance value between the two electrodes directly connected to the frame are reduced. Therefore, low power consumption and high performance of a circuit using the module can be achieved.

本発明の好ましい実施の形態においては、上記第１の機能素子と上記第２の機能素子とは、上記フレームをはさんで対向するように配置されている。   In a preferred embodiment of the present invention, the first functional element and the second functional element are arranged so as to face each other across the frame.

この構成によると、上記フレームに直接接続された両電極間の距離が最も短くなり、配線抵抗値および配線インダクタンス値がより低減される。したがって、上記モジュールを使用した回路の低消費電力化および高性能化をより一層図ることができる。   According to this configuration, the distance between the electrodes directly connected to the frame is the shortest, and the wiring resistance value and the wiring inductance value are further reduced. Therefore, it is possible to further reduce the power consumption and the performance of a circuit using the module.

本発明の好ましい実施の形態においては、上記第１の機能素子のコレクタ電極と上記第２の機能素子のエミッタ電極とが、上記フレームに直接接続されている。   In a preferred embodiment of the present invention, the collector electrode of the first functional element and the emitter electrode of the second functional element are directly connected to the frame.

この構成によると、上記第１の機能素子のコレクタ電極と上記第２の機能素子のエミッタ電極との間の配線抵抗値および配線インダクタンス値が低減される。したがって、上記モジュールを使用した回路の低消費電力化および高性能化を図ることができる。   According to this configuration, the wiring resistance value and the wiring inductance value between the collector electrode of the first functional element and the emitter electrode of the second functional element are reduced. Therefore, low power consumption and high performance of a circuit using the module can be achieved.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

図１〜図３は、本発明に係るモジュールの第１実施形態を示している。本実施形態では、図１３に示す同期整流方式ＤＣ−ＤＣコンバータ１００に用いられるハイサイドＭＯＳＦＥＴ１１０およびローサイドＭＯＳＦＥＴ１２０をモジュール化したものを説明する。   1 to 3 show a first embodiment of a module according to the present invention. In the present embodiment, a module in which the high-side MOSFET 110 and the low-side MOSFET 120 used in the synchronous rectification DC-DC converter 100 shown in FIG. 13 are modularized will be described.

本実施形態のモジュール１は、ハイサイド用ＭＯＳＦＥＴチップ２、ローサイド用ＭＯＳＦＥＴチップ３、フレーム４，５，６，７，８、樹脂パッケージ９を備えている。   The module 1 of this embodiment includes a high-side MOSFET chip 2, a low-side MOSFET chip 3, frames 4, 5, 6, 7, and 8, and a resin package 9.

ハイサイド用ＭＯＳＦＥＴチップ２は、同期整流方式ＤＣ−ＤＣコンバータ１００のハイサイド用ＭＯＳＦＥＴ１１０として用いるためのベアチップである。ハイサイド用ＭＯＳＦＥＴチップ２の上面（図３における上方の面）にはゲート電極２ａとソース電極２ｂとが設けられており、下面（図３における下方の面）にはドレイン電極２ｃが設けられている。なお、トランジスタチップにおいては３つの電極をベース電極、エミッタ電極、及び、コレクタ電極というが、ＭＯＳＦＥＴチップにおいては、それぞれゲート電極、ソース電極、及び、ドレイン電極という。ここでは後者で記載しているが、機能的には同じものである。   The high-side MOSFET chip 2 is a bare chip for use as the high-side MOSFET 110 of the synchronous rectification DC-DC converter 100. A gate electrode 2a and a source electrode 2b are provided on the upper surface (upper surface in FIG. 3) of the high-side MOSFET chip 2, and a drain electrode 2c is provided on the lower surface (lower surface in FIG. 3). Yes. In the transistor chip, the three electrodes are referred to as a base electrode, an emitter electrode, and a collector electrode. In the MOSFET chip, they are referred to as a gate electrode, a source electrode, and a drain electrode, respectively. Although the latter is described here, it is functionally the same.

ハイサイド用ＭＯＳＦＥＴチップ２のゲート電極２ａはフレーム７に接続し、ソース電極２ｂはフレーム４に接続し、ドレイン電極２ｃはフレーム６に接続している。すなわち、ハイサイド用ＭＯＳＦＥＴチップ２は、上面をフレーム４およびフレーム７で、下面をフレーム６で挟まれる様に配置される。   The gate electrode 2 a of the high-side MOSFET chip 2 is connected to the frame 7, the source electrode 2 b is connected to the frame 4, and the drain electrode 2 c is connected to the frame 6. That is, the high-side MOSFET chip 2 is disposed so that the upper surface is sandwiched between the frame 4 and the frame 7 and the lower surface is sandwiched between the frames 6.

ローサイド用ＭＯＳＦＥＴチップ３は、同期整流方式ＤＣ−ＤＣコンバータ１００のローサイド用ＭＯＳＦＥＴ１２０として用いるためのベアチップである。ローサイド用ＭＯＳＦＥＴチップ３の上面にはゲート電極３ａとソース電極３ｂとが設けられており、下面にはドレイン電極３ｃが設けられている。   The low-side MOSFET chip 3 is a bare chip for use as the low-side MOSFET 120 of the synchronous rectification DC-DC converter 100. A gate electrode 3a and a source electrode 3b are provided on the upper surface of the low-side MOSFET chip 3, and a drain electrode 3c is provided on the lower surface.

ローサイド用ＭＯＳＦＥＴチップ３のゲート電極３ａはフレーム８に接続し、ソース電極３ｂはフレーム５に接続し、ドレイン電極３ｃはフレーム４に接続している。すなわち、ローサイド用ＭＯＳＦＥＴチップ３は、上面をフレーム５およびフレーム８で、下面をフレーム４およびフレーム７で挟まれる様に配置される。ローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃは、フレーム７に接続しない位置に設けられている。各電極２ａ〜２ｃ、３ａ〜３ｃと各フレーム４〜８とは、半田や導電ペーストなどで固着されている。   The gate electrode 3 a of the low-side MOSFET chip 3 is connected to the frame 8, the source electrode 3 b is connected to the frame 5, and the drain electrode 3 c is connected to the frame 4. That is, the low-side MOSFET chip 3 is arranged so that the upper surface is sandwiched between the frame 5 and the frame 8 and the lower surface is sandwiched between the frame 4 and the frame 7. The drain electrode 3 c of the low-side MOSFET chip 3 is provided at a position not connected to the frame 7. The electrodes 2a to 2c, 3a to 3c and the frames 4 to 8 are fixed with solder, conductive paste, or the like.

フレーム４〜８は、例えば銅などの金属板であり、各チップ２，３の各電極と電気的に接続されている。図２に示すように、フレーム４，５は断面略Ｓ字形状とされており、その一方端部分はモジュール１の端子を成している。また、図３に示すように、フレーム４，５の他方端部分はＬ字形状とされている。フレーム７，８は、図２において図示されていないが、フレーム４，５と同様に、断面略Ｓ字形状とされおり、その一方端部分はモジュール１の端子を成している。フレーム６は、下面がモジュール１の端子を成している。   The frames 4 to 8 are metal plates such as copper, for example, and are electrically connected to the electrodes of the chips 2 and 3. As shown in FIG. 2, the frames 4 and 5 have a substantially S-shaped cross section, and one end portion thereof constitutes a terminal of the module 1. Further, as shown in FIG. 3, the other end portions of the frames 4 and 5 are L-shaped. Although not shown in FIG. 2, the frames 7 and 8 have a substantially S-shaped cross section like the frames 4 and 5, and one end portion thereof constitutes a terminal of the module 1. The lower surface of the frame 6 forms a terminal of the module 1.

以下、図３に示すように、フレーム４の他方端部分の下面は、ハイサイド用ＭＯＳＦＥＴチップ２のソース電極２ｂに接続している。また、フレーム４の他方端部分の上面は、ローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃに接続している。すなわち、フレーム４は、その他方端部分がハイサイド用ＭＯＳＦＥＴチップ２の上面とローサイド用ＭＯＳＦＥＴチップ３の下面とに挟まれる様に配置されている。   Hereinafter, as shown in FIG. 3, the lower surface of the other end portion of the frame 4 is connected to the source electrode 2 b of the high-side MOSFET chip 2. The upper surface of the other end portion of the frame 4 is connected to the drain electrode 3 c of the low-side MOSFET chip 3. That is, the frame 4 is disposed so that the other end portion is sandwiched between the upper surface of the high-side MOSFET chip 2 and the lower surface of the low-side MOSFET chip 3.

フレーム５の他方端部分の下面は、ローサイド用ＭＯＳＦＥＴチップ３のソース電極３
ａに接続している。フレーム６の上面は、ハイサイド用ＭＯＳＦＥＴチップ２のドレイン電極２ｃに接続している。フレーム７の他方端部分の下面は、ハイサイド用ＭＯＳＦＥＴチップ２のゲート電極２ａに接続している。フレーム８の他方端部分の下面は、ローサイド用ＭＯＳＦＥＴチップ３のゲート電極３ａに接続している。 The lower surface of the other end portion of the frame 5 is the source electrode 3 of the low-side MOSFET chip 3.
connected to a. The upper surface of the frame 6 is connected to the drain electrode 2 c of the high-side MOSFET chip 2. The lower surface of the other end portion of the frame 7 is connected to the gate electrode 2 a of the high-side MOSFET chip 2. The lower surface of the other end portion of the frame 8 is connected to the gate electrode 3 a of the low-side MOSFET chip 3.

以下、図１に示すように、フレーム４の一方端部分の下面は、モジュール１の出力端子４ａを成している。フレーム５の一方端部分の下面は、モジュール１のグランド端子５ａを成している。フレーム６の下面は、モジュール１の入力端子６ａを成している。フレーム７の一方端部分の下面は、モジュール１のハイサイド用ＭＯＳＦＥＴチップ２の制御用端子７ａを成している。フレーム８の一方端部分の下面は、モジュール１のローサイド用ＭＯＳＦＥＴチップ３の制御用端子８ａを成している。   Hereinafter, as shown in FIG. 1, the lower surface of one end portion of the frame 4 forms an output terminal 4 a of the module 1. The lower surface of one end portion of the frame 5 forms a ground terminal 5 a of the module 1. The lower surface of the frame 6 forms the input terminal 6 a of the module 1. The lower surface of one end portion of the frame 7 forms a control terminal 7 a of the high-side MOSFET chip 2 of the module 1. The lower surface of one end portion of the frame 8 forms a control terminal 8 a of the low-side MOSFET chip 3 of the module 1.

樹脂パッケージ９は、モジュール１の外形を形成するものであり、各チップ２，３、および、各フレーム４〜８を封止するものである。樹脂パッケージ９を形成する手段としては、モールド成形が用いられる。この際、各チップ２，３、および、各フレーム４〜８が上述した配置に固着されたものを、樹脂パッケージ９を成形するための金型に配置する。そして、この金型内に樹脂パッケージ９となる液状の樹脂材料を充填する。この樹脂材料を硬化させることにより、図１および図２に示した樹脂パッケージ９が得られる。   The resin package 9 forms the outer shape of the module 1 and seals the chips 2 and 3 and the frames 4 to 8. Molding is used as means for forming the resin package 9. At this time, the chips 2 and 3 and the frames 4 to 8 fixed in the above-described arrangement are placed in a mold for molding the resin package 9. Then, a liquid resin material to be the resin package 9 is filled in the mold. By curing this resin material, the resin package 9 shown in FIGS. 1 and 2 is obtained.

次に、モジュール１の動作について説明する。   Next, the operation of the module 1 will be described.

モジュール１の制御用端子７ａおよび制御用端子８ａには、制御用ＩＣ１６０からパルス信号が入力される。制御用端子８ａに入力されるパルス信号は、制御用端子７ａに入力されるパルス信号のハイレベルとローレベルとが反転したパルス信号となっている。これにより、制御用端子７ａにハイレベル電圧が入力されているときは制御用端子８ａにはローレベル電圧が入力され、制御用端子７ａにローレベル電圧が入力されているときは制御用端子８ａにはハイレベル電圧が入力される。   A pulse signal is input from the control IC 160 to the control terminal 7a and the control terminal 8a of the module 1. The pulse signal input to the control terminal 8a is a pulse signal obtained by inverting the high level and the low level of the pulse signal input to the control terminal 7a. Thus, when a high level voltage is input to the control terminal 7a, a low level voltage is input to the control terminal 8a, and when a low level voltage is input to the control terminal 7a, the control terminal 8a. Is supplied with a high level voltage.

制御用端子７ａにハイレベル電圧が入力されたときはハイサイド用ＭＯＳＦＥＴチップ２が導通され、ローサイド用ＭＯＳＦＥＴチップ３は導通されないので、入力端子６ａから入力される電流が出力端子４ａから出力される。なお、出力された電流は、コイル１４０に磁気エネルギーを、コンデンサ１５０に電気エネルギーを蓄えつつ、同期整流方式ＤＣ−ＤＣコンバータ１００から出力される。   When a high level voltage is input to the control terminal 7a, the high-side MOSFET chip 2 is turned on and the low-side MOSFET chip 3 is not turned on, so that the current input from the input terminal 6a is output from the output terminal 4a. . The output current is output from the synchronous rectification DC-DC converter 100 while storing magnetic energy in the coil 140 and electrical energy in the capacitor 150.

制御用端子７ａにローレベル電圧が入力されたときはローサイド用ＭＯＳＦＥＴチップ３が導通され、ハイサイド用ＭＯＳＦＥＴチップ２は導通されないので、入力端子６ａから入力される電流は出力端子４ａから出力されない。なお、このとき、コイル１４０に蓄えられた磁気エネルギーとコンデンサ１５０に蓄えられた電気エネルギーが放出されて、同期整流方式ＤＣ−ＤＣコンバータ１００から出力される。   When a low level voltage is input to the control terminal 7a, the low-side MOSFET chip 3 is turned on and the high-side MOSFET chip 2 is not turned on, so that the current input from the input terminal 6a is not output from the output terminal 4a. At this time, the magnetic energy stored in the coil 140 and the electrical energy stored in the capacitor 150 are released and output from the synchronous rectification DC-DC converter 100.

同期整流方式ＤＣ−ＤＣコンバータ１００は、制御用ＩＣ１６０が制御用端子７ａおよび８ａに入力するパルス信号のデューティ比（パルス信号の１周期におけるハイレベルの時間の割合）を調整することで、必要な電圧を出力することができる。   The synchronous rectification DC-DC converter 100 is necessary by adjusting the duty ratio of the pulse signal input to the control terminals 7a and 8a by the control IC 160 (the ratio of the high level time in one cycle of the pulse signal). A voltage can be output.

モジュール１の作用について説明する。   The operation of the module 1 will be described.

本実施形態では、ハイサイド用ＭＯＳＦＥＴチップ２のソース電極２ｂとローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃとが、フレーム４を介して対向する位置に接続されている。したがって、両電極２ｂ、３ｃの間は、長さがフレーム４の厚さであり、断面積が両電極２ｂ、３ｃの面積である配線により接続されていることになり、配線に発生
する配線抵抗および配線インダクタンスは抑制されている。 In the present embodiment, the source electrode 2 b of the high-side MOSFET chip 2 and the drain electrode 3 c of the low-side MOSFET chip 3 are connected to positions facing each other through the frame 4. Therefore, between the electrodes 2b and 3c, the length is the thickness of the frame 4, and the cross-sectional area is connected by the wiring which is the area of both the electrodes 2b and 3c, and the wiring resistance generated in the wiring And the wiring inductance is suppressed.

したがって、モジュール１を用いると、配線抵抗が抑制されているので同期整流方式ＤＣ−ＤＣコンバータ１００の低消費電力化を図ることができる。また、配線インダクタンスが抑制されているので、同期整流方式ＤＣ−ＤＣコンバータ１００のスイッチング性能を向上させることができる。更に、ＥＭＩを抑制して、同期整流方式ＤＣ−ＤＣコンバータ１００の高性能化を図ることができる。   Therefore, when the module 1 is used, since the wiring resistance is suppressed, the power consumption of the synchronous rectification DC-DC converter 100 can be reduced. Moreover, since the wiring inductance is suppressed, the switching performance of the synchronous rectification DC-DC converter 100 can be improved. Further, the EMI can be suppressed and the synchronous rectification DC-DC converter 100 can be improved in performance.

また、本実施形態では、フレーム４の一部が出力端子４ａとされているので、ハイサイド用ＭＯＳＦＥＴチップ２のソース電極２ｂとローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃとの接続点から電流を出力することができる。これにより、モジュール１を用いて同期整流方式ＤＣ−ＤＣコンバータ１００を構成することができる。   In this embodiment, since a part of the frame 4 is used as the output terminal 4a, a current is output from a connection point between the source electrode 2b of the high-side MOSFET chip 2 and the drain electrode 3c of the low-side MOSFET chip 3. can do. Thus, the synchronous rectification DC-DC converter 100 can be configured using the module 1.

本実施形態では、モジュール１を同期整流方式ＤＣ−ＤＣコンバータに使用した場合を例にして説明したが、他の回路（例えば、電源回路やモータ駆動回路など）に使用する場合でも、同様の効果を奏することができる。また、モジュールの構成は上記に限られない。以下に、他の構成のモジュールを第２実施形態ないし第５実施形態として説明する。   In the present embodiment, the case where the module 1 is used for a synchronous rectification DC-DC converter has been described as an example. However, the same effect can be obtained even when the module 1 is used for other circuits (for example, a power supply circuit, a motor drive circuit, etc.). Can be played. The module configuration is not limited to the above. Hereinafter, modules having other configurations will be described as second to fifth embodiments.

図４は、本発明に係るモジュールの第２実施形態を示している。本実施形態のモジュール１Ａは、フレーム５Ａをモジュール１Ａの上面から露出させた点、ハイサイド用ＭＯＳＦＥＴチップ２のドレイン電極２ｃをモジュール１Ａの下面から露出させて入力端子を兼用させた点、フレーム４Ａとフレーム５Ａとの間にＳＢＤチップ１０が配置された点において、上述した第１実施形態と異なっている。ＳＢＤチップ１０は、アノード電極とカソード電極とが対向する面に設けられており、図４における上面がアノード電極、下面がカソード電極となっている。ＳＢＤチップ１０のアノード電極はフレーム５Ａの下面に、カソード電極はフレーム４Ａの上面に、それぞれ電気的に接続されている。   FIG. 4 shows a second embodiment of the module according to the invention. The module 1A of the present embodiment has the frame 5A exposed from the top surface of the module 1A, the drain electrode 2c of the high-side MOSFET chip 2 exposed from the bottom surface of the module 1A, and also used as an input terminal, the frame 4A This is different from the first embodiment described above in that the SBD chip 10 is disposed between the first embodiment and the frame 5A. The SBD chip 10 is provided on the surface where the anode electrode and the cathode electrode face each other, and the upper surface in FIG. 4 is the anode electrode and the lower surface is the cathode electrode. The anode electrode of the SBD chip 10 is electrically connected to the lower surface of the frame 5A, and the cathode electrode is electrically connected to the upper surface of the frame 4A.

本実施形態においても第１実施形態と同様の効果を奏する。更に、本実施形態では、フレーム５Ａの露出面で図示しない放熱板と接続することにより、効率良く放熱することができる。また、本実施形態では、第１実施形態のフレーム６を必要としないので、部品を削減することができ生産コストを抑制することができる。また、本実施形態では、図１３におけるＳＢＤ１３０を、モジュール１ＡにＳＢＤチップ１０として備えているので、同期整流方式ＤＣ−ＤＣコンバータ１００を構成するために必要な部品を削減することができる。   In this embodiment, the same effect as that of the first embodiment is obtained. Furthermore, in this embodiment, it is possible to efficiently dissipate heat by connecting to the heat sink (not shown) on the exposed surface of the frame 5A. Moreover, in this embodiment, since the flame | frame 6 of 1st Embodiment is not required, components can be reduced and production cost can be suppressed. Further, in the present embodiment, since the SBD 130 in FIG. 13 is provided as the SBD chip 10 in the module 1A, the components necessary for configuring the synchronous rectification DC-DC converter 100 can be reduced.

モジュール１Ａにおいて、フレーム４Ａとフレーム５Ａとの間に配置されるチップはＳＢＤチップに限られず、他のダイオードチップや、抵抗等の受動素子チップであってもよい。また、ダイオードチップや受動素子チップがフレーム４Ａの下面に配置され、チップの一方の電極がフレーム４Ａと接続されてもよい。この場合、他方の電極がモジュール１Ａの下面から露出された端子とされてもよい。また、モジュール１のようにフレーム６が設けられて（図２参照）、他方の電極がフレーム６の上面に接続されてもよい。   In the module 1A, the chip disposed between the frame 4A and the frame 5A is not limited to the SBD chip, and may be another diode chip or a passive element chip such as a resistor. Further, a diode chip or a passive element chip may be disposed on the lower surface of the frame 4A, and one electrode of the chip may be connected to the frame 4A. In this case, the other electrode may be a terminal exposed from the lower surface of the module 1A. Moreover, the frame 6 may be provided like the module 1 (refer FIG. 2), and the other electrode may be connected to the upper surface of the frame 6.

図５ないし図７は、本発明に係るモジュールの第３実施形態を示している。本実施形態のモジュール１Ｂは、図６および図7に示すように、フレーム４Ｂの上面にハイサイド用
ＭＯＳＦＥＴチップ２とローサイド用ＭＯＳＦＥＴチップ３とが並べて配置されている点で第１実施形態とは異なる。また、モジュール１Ｂにおいては、両チップ２，３が並べて配置されているため、フレーム４Ｂないし８Ｂの配置および形状（図７参照）と、モジュール１Ｂの下面に設けられている各端子４Ｂａないし８Ｂａの配置および形状（図５参照）とが第１実施形態とは異なる。 5 to 7 show a third embodiment of the module according to the present invention. As shown in FIGS. 6 and 7, the module 1B of the present embodiment is different from the first embodiment in that the high-side MOSFET chip 2 and the low-side MOSFET chip 3 are arranged side by side on the upper surface of the frame 4B. Different. In the module 1B, since the chips 2 and 3 are arranged side by side, the arrangement and shape of the frames 4B to 8B (see FIG. 7) and the terminals 4Ba to 8Ba provided on the lower surface of the module 1B. The arrangement and shape (see FIG. 5) are different from those of the first embodiment.

本実施形態では、ハイサイド用ＭＯＳＦＥＴチップ２のソース電極２ｂとローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃとが、プリント基板に形成された配線と比べて、長さが短く断面積の広い配線で接続されている。したがって、フレーム４の厚さを配線の長さとする第１実施形態より劣るが同様の効果を奏することができる。また、本実施形態では、モジュール１Ｂの厚さ（図６における上下方向の長さ）を第１実施形態のモジュール１より薄くすることができる。したがって、モジュール１Ｂは薄型化する必要がある回路に用いる場合に適している。   In the present embodiment, the source electrode 2b of the high-side MOSFET chip 2 and the drain electrode 3c of the low-side MOSFET chip 3 are connected by a wiring having a short length and a wide cross-sectional area as compared with the wiring formed on the printed board. Has been. Accordingly, the same effect can be achieved although the thickness of the frame 4 is inferior to that of the first embodiment in which the length of the wiring is used. In the present embodiment, the thickness of the module 1B (the length in the vertical direction in FIG. 6) can be made thinner than the module 1 of the first embodiment. Therefore, the module 1B is suitable for use in a circuit that needs to be thinned.

上述した実施形態では、ハイサイド用ＭＯＳＦＥＴチップ２のソース電極２ｂとローサイド用ＭＯＳＦＥＴチップ３のドレイン電極３ｃとを接続した場合について説明したが、これに限られない。例えば、一方のＭＯＳＦＥＴチップのゲート電極と他方のＭＯＳＦＥＴチップのソース電極とを接続した構成であっても、両電極間の接続配線に発生する配線抵抗および配線インダクタンスは抑制されるので、上述した効果を奏することができる。   In the embodiment described above, the case where the source electrode 2b of the high-side MOSFET chip 2 and the drain electrode 3c of the low-side MOSFET chip 3 are connected has been described, but the present invention is not limited to this. For example, even in the configuration in which the gate electrode of one MOSFET chip and the source electrode of the other MOSFET chip are connected, the wiring resistance and wiring inductance generated in the connection wiring between the two electrodes are suppressed. Can be played.

上述した実施形態では、モジュールに備えられる機能素子をＭＯＳＦＥＴチップとした場合について説明したが、これに限られない。ＭＯＳＦＥＴ以外のトランジスタや、ダイオード等や、抵抗等の受動素子を組み合わせたものでも、同様の効果を奏することができる。   In the above-described embodiment, the case where the functional element provided in the module is a MOSFET chip has been described, but the present invention is not limited to this. A combination of transistors other than MOSFETs, diodes, and passive elements such as resistors can provide the same effect.

図８ないし図１０は、本発明に係るモジュールの第４実施形態を示している。本実施形態のモジュール１Ｃは、図９および図１０に示すように、第１実施形態のモジュール１（図２および図３参照）のローサイド用ＭＯＳＦＥＴチップ３をダイオードチップ１１に置き換えたものである。ダイオードチップ１１は、アノード電極とカソード電極とが対向する面に設けられており、図１０における上面がアノード電極１１ａ、下面がカソード電極１１ｂとなっている。モジュール１Ｃは、フレーム５Ｃの形状（図１０参照）と、モジュール１Ｃの下面に設けられている端子５Ｃａの形状（図５参照）とが第１実施形態とは異なる。   8 to 10 show a fourth embodiment of the module according to the present invention. As shown in FIGS. 9 and 10, the module 1 </ b> C of this embodiment is obtained by replacing the low-side MOSFET chip 3 of the module 1 of the first embodiment (see FIGS. 2 and 3) with a diode chip 11. The diode chip 11 is provided on the surface where the anode electrode and the cathode electrode face each other, and the upper surface in FIG. 10 is the anode electrode 11a and the lower surface is the cathode electrode 11b. The module 1C is different from the first embodiment in the shape of the frame 5C (see FIG. 10) and the shape of the terminal 5Ca (see FIG. 5) provided on the lower surface of the module 1C.

図１１は、一般的なステップダウンＤＣ−ＤＣコンバータの回路図である。ステップダウンＤＣ−ＤＣコンバータ２０は、ＭＯＳＦＥＴ２１、ダイオード２２、コイル２３、コンデンサ２４、及び、制御用ＩＣ２５を備えている。ステップダウンＤＣ−ＤＣコンバータ２０は、制御用ＩＣ２５による制御でＭＯＳＦＥＴ２１を断続的に導通させることにより、入力電圧を所定の電圧に降圧して出力する。   FIG. 11 is a circuit diagram of a general step-down DC-DC converter. The step-down DC-DC converter 20 includes a MOSFET 21, a diode 22, a coil 23, a capacitor 24, and a control IC 25. The step-down DC-DC converter 20 intermittently turns on the MOSFET 21 under the control of the control IC 25 to step down the input voltage to a predetermined voltage and output it.

第４実施形態のモジュール１Ｃを、図１１に示すステップダウンＤＣ−ＤＣコンバータ２０のＭＯＳＦＥＴ２１およびダイオード２２（図１１の点線部分）として使用すると、ＭＯＳＦＥＴ２１のソース電極とダイオード２２のカソード電極との間の配線抵抗値および配線インダクタンス値を低減することができる。これにより、ステップダウンＤＣ−ＤＣコンバータ２０の低消費電力化および高性能化を図ることができる。   When the module 1C according to the fourth embodiment is used as the MOSFET 21 and the diode 22 (dotted line portion in FIG. 11) of the step-down DC-DC converter 20 shown in FIG. 11, between the source electrode of the MOSFET 21 and the cathode electrode of the diode 22 The wiring resistance value and the wiring inductance value can be reduced. Thereby, low power consumption and high performance of the step-down DC-DC converter 20 can be achieved.

本発明に係るモジュールの第５実施形態であるモジュール１Ｄは、第１実施形態のモジュール１（図２参照）のハイサイド用ＭＯＳＦＥＴチップ２およびローサイド用ＭＯＳＦＥＴチップ３をそれぞれＮＰＮ型トランジスタおよびＰＮＰ型トランジスタに置き換えたものである。モジュール１Ｄを示す図は、図１ないし図３と同様の図となるので省略する。   A module 1D, which is a fifth embodiment of the module according to the present invention, includes a high-side MOSFET chip 2 and a low-side MOSFET chip 3 of the module 1 (see FIG. 2) of the first embodiment, respectively. It has been replaced with. The figure showing the module 1D is the same as that shown in FIGS.

図１２は、一般的なドライブ回路の回路図である。ドライブ回路３０は、ＮＰＮ型トランジスタ３１、ＰＮＰ型トランジスタ３２、コンデンサ３３，３４、ゲート抵抗３５、抵抗３６、高速フォトカプラ３７を備えている。ドライブ回路３０は、高速フォトカプラ３７に入力される信号に基づいて、スイッチング素子としてのＩＧＢＴ４０のゲート端子に
増幅された信号を供給することによりＩＧＢＴ４０を駆動する。 FIG. 12 is a circuit diagram of a general drive circuit. The drive circuit 30 includes an NPN transistor 31, a PNP transistor 32, capacitors 33 and 34, a gate resistor 35, a resistor 36, and a high-speed photocoupler 37. The drive circuit 30 drives the IGBT 40 by supplying an amplified signal to the gate terminal of the IGBT 40 as a switching element based on the signal input to the high-speed photocoupler 37.

すなわち、高速フォトカプラ３７に入力されるパルス信号がハイレベルのときは、ＮＰＮ型トランジスタ３１が導通されて、ＩＧＢＴ４０のゲート端子に＋ＶGEの電圧が印加される。一方、高速フォトカプラ３７に入力されるパルス信号がローレベルのときは、ＰＮＰ型トランジスタ３２が導通されて、ＩＧＢＴ４０のゲート端子に−ＶGEの電圧が印加される。これにより、高速フォトカプラ３７に入力される信号が増幅されてＩＧＢＴ４０のゲート端子に入力される。 That is, when the pulse signal input to the high-speed photocoupler 37 is at a high level, the NPN transistor 31 is turned on and a voltage of + V GE is applied to the gate terminal of the IGBT 40. On the other hand, when the pulse signal input to the high-speed photocoupler 37 is at a low level, the PNP transistor 32 is turned on and a voltage of −V GE is applied to the gate terminal of the IGBT 40. As a result, the signal input to the high-speed photocoupler 37 is amplified and input to the gate terminal of the IGBT 40.

第５実施形態のモジュール１Ｄを、図１２に示すドライブ回路３０のＮＰＮ型トランジスタ３１およびＰＮＰ型トランジスタ３２（図１２の太い点線部分）として使用すると、ＮＰＮ型トランジスタ３１のエミッタ電極とＰＮＰ型トランジスタ３２のエミッタ電極との間の配線抵抗値および配線インダクタンス値を低減することができる。これにより、ドライブ回路３０の低消費電力化および高性能化を図ることができる。   When the module 1D of the fifth embodiment is used as the NPN transistor 31 and the PNP transistor 32 (the thick dotted line portion in FIG. 12) of the drive circuit 30 shown in FIG. 12, the emitter electrode of the NPN transistor 31 and the PNP transistor 32 are used. It is possible to reduce the wiring resistance value and the wiring inductance value with respect to the emitter electrode. Thereby, low power consumption and high performance of the drive circuit 30 can be achieved.

本発明に係るモジュールは、上述した実施形態に限定されるものではない。本発明に係るモジュールの各部の具体的な構成は、種々に設計変更自在である。   The module according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the module according to the present invention can be changed in various ways.

本発明に係るモジュールの第１実施形態の斜視図である。1 is a perspective view of a first embodiment of a module according to the present invention. 図１のＩＩ−ＩＩ線に沿う断面図である。It is sectional drawing which follows the II-II line | wire of FIG. 本発明に係るモジュールの第１実施形態の要部分解図である。It is a principal part exploded view of 1st Embodiment of the module which concerns on this invention. 本発明に係るモジュールの第２実施形態の断面図である。It is sectional drawing of 2nd Embodiment of the module which concerns on this invention. 本発明に係るモジュールの第３実施形態の斜視図である。It is a perspective view of 3rd Embodiment of the module which concerns on this invention. 図５のＶＩ−ＶＩ線に沿う断面図である。It is sectional drawing which follows the VI-VI line of FIG. 本発明に係るモジュールの第３実施形態の要部分解図である。It is a principal part exploded view of 3rd Embodiment of the module which concerns on this invention. 本発明に係るモジュールの第４実施形態の斜視図である。It is a perspective view of 4th Embodiment of the module which concerns on this invention. 図８のＩＸ−ＩＸ線に沿う断面図である。It is sectional drawing which follows the IX-IX line of FIG. 本発明に係るモジュールの第４実施形態の要部分解図である。It is a principal part exploded view of 4th Embodiment of the module which concerns on this invention. 一般的なステップダウンＤＣ−ＤＣコンバータの回路図である。It is a circuit diagram of a general step-down DC-DC converter. 一般的なドライブ回路の回路図である。It is a circuit diagram of a general drive circuit. 一般的な同期整流方式ＤＣ−ＤＣコンバータの回路図である。It is a circuit diagram of a general synchronous rectification type DC-DC converter. 従来のＭＯＳＦＥＴの実装構造を説明するための断面図である。It is sectional drawing for demonstrating the mounting structure of the conventional MOSFET.

１，１Ａ，１Ｂ，１Ｃ，１Ｄ モジュール
２ ハイサイド用ＭＯＳＦＥＴチップ
２ａ ゲート電極
２ｂ ソース電極
２ｃ ドレイン電極
３ ローサイド用ＭＯＳＦＥＴチップ
３ａ ゲート電極
３ｂ ソース電極
３ｃ ドレイン電極
４，５，６，７，８ フレーム
４ａ 出力端子
５ａ グランド端子
６ａ 入力端子
７ａ ハイサイド用ＭＯＳＦＥＴチップ制御用端子
８ａ ローサイド用ＭＯＳＦＥＴチップ制御用端子
９ 樹脂パッケージ
１０ ＳＢＤチップ
１１ ダイオードチップ 1, 1A, 1B, 1C, 1D Module 2 High-side MOSFET chip 2a Gate electrode 2b Source electrode 2c Drain electrode 3 Low-side MOSFET chip 3a Gate electrode 3b Source electrode 3c Drain electrode 4, 5, 6, 7, 8 Frame 4a Output terminal 5a Ground terminal 6a Input terminal 7a High-side MOSFET chip control terminal 8a Low-side MOSFET chip control terminal 9 Resin package 10 SBD chip 11 Diode chip

Claims (7)

第１の機能素子と第２の機能素子とを備えたモジュールであって、
上記第１および上記第２の機能素子はそれぞれ、ベース電極、エミッタ電極、およびコレクタ電極を備え、
上記第１の機能素子のいずれかの電極と、上記第２の機能素子のいずれかの電極とに直接接続する第１のフレームと、
平面視において互いに対向する２辺を有する実装面を具備し、上記第１および上記第２の機能素子を覆うとともに、上記第１のフレームの少なくとも一部を覆う樹脂パッケージと、
上記第１の機能素子の上記エミッタ電極に接続された第２のフレームと、
上記第１のフレームの一部および上記第２のフレームの一部からなり、上記実装面内に露出する複数の端子と、を備えており、
上記第１の機能素子と上記第２の機能素子とは、上記第１のフレームを挟んで対向するとともに、上記樹脂パッケージの上記実装面に対して直角である方向に積層されており、
上記第１の機能素子の上記コレクタ電極と上記第２の機能素子の上記エミッタ電極とが、上記第１のフレームに直接接続されているとともに、
上記第１および上記第２のフレームは、いずれもが、上記樹脂パッケージの内部において、上記実装面に向けて屈曲しており、
上記第２の機能素子の上記ベース電極に接続された第３のフレームと上記第１の機能素子の上記ベース電極に接続された第４のフレームとをさらに備え、
上記第３のフレームは、上記実装面内に露出するハイサイド用制御端子を有し、
上記第４のフレームは、上記実装面内に露出するローサイド用制御端子を有し、
上記ハイサイド用制御端子および上記ローサイド用制御端子は、平面視において上記実
装面の上記２辺寄りに互いに離間して配置されており、
上記第１のフレームと上記第３のフレームとは、上記第１の機能素子および上記第２の機能素子が積層された積層方向において上記第１の機能素子と上記第２の機能素子との間に位置し且つ平面視において上記第１の機能素子および上記第２の機能素子と重なる部分をそれぞれ有し、
上記第２のフレームと上記第４のフレームとは、上記積層方向において上記第１の機能素子に対して上記実装面とは反対側に位置し且つ平面視において上記第１の機能素子と重なる部分をそれぞれ有することを特徴とするモジュール。 A module comprising a first functional element and a second functional element,
Each of the first and second functional elements includes a base electrode, an emitter electrode, and a collector electrode,
A first frame directly connected to any electrode of the first functional element and any electrode of the second functional element;
A resin package having a mounting surface having two sides facing each other in plan view, covering the first and second functional elements, and covering at least a part of the first frame;
A second frame connected to the emitter electrode of the first functional element;
A plurality of terminals comprising a part of the first frame and a part of the second frame and exposed in the mounting surface;
The first functional element and the second functional element are opposed to each other with the first frame interposed therebetween, and are stacked in a direction perpendicular to the mounting surface of the resin package,
The collector electrode of the first functional element and the emitter electrode of the second functional element are directly connected to the first frame,
Each of the first and second frames is bent toward the mounting surface inside the resin package,
A third frame connected to the base electrode of the second functional element; and a fourth frame connected to the base electrode of the first functional element;
The third frame has a high-side control terminal exposed in the mounting surface,
The fourth frame has a low-side control terminal exposed in the mounting surface,
The high-side control terminal and the low-side control terminal are spaced apart from each other near the two sides of the mounting surface in plan view,
The first frame and the third frame are between the first functional element and the second functional element in the stacking direction in which the first functional element and the second functional element are stacked. Each having a portion overlapping with the first functional element and the second functional element in plan view,
The second frame and the fourth frame are located on a side opposite to the mounting surface with respect to the first functional element in the stacking direction and overlap with the first functional element in plan view Each having a module. 上記第２のフレームのうち上記第１の機能素子に接続されていない側の面は、上記樹脂パッケージのうち上記実装面とは反対側の面から露出している
ことを特徴とする、請求項１に記載のモジュール。 The surface of the second frame that is not connected to the first functional element is exposed from a surface of the resin package that is opposite to the mounting surface. The module according to 1. 上記第２の機能素子の上記コレクタ電極が、上記樹脂パッケージの上記実装面から露出していることを特徴とする、請求項１または２に記載のモジュール。   The module according to claim 1, wherein the collector electrode of the second functional element is exposed from the mounting surface of the resin package. 厚さ方向において互いに反対側を向く２面を有し、一方の面に上記第２の機能素子の上記コレクタ電極が接続されており、他方の面が上記樹脂パッケージの上記実装面から露出している第５のフレームを備えることを特徴とする、請求項１または２に記載のモジュール。   There are two surfaces facing opposite sides in the thickness direction, the collector electrode of the second functional element is connected to one surface, and the other surface is exposed from the mounting surface of the resin package. The module according to claim 1, further comprising a fifth frame. 上記ハイサイド用制御端子および上記ローサイド用制御端子は、平面視において上記第２の機能素子の上記コレクタ電極を挟んで配置されている、請求項３に記載のモジュール。   4. The module according to claim 3, wherein the high-side control terminal and the low-side control terminal are arranged with the collector electrode of the second functional element interposed therebetween in a plan view. 上記ハイサイド用制御端子および上記ローサイド用制御端子は、平面視において上記第５のフレームを挟んで配置されている、請求項４に記載のモジュール。   The module according to claim 4, wherein the high-side control terminal and the low-side control terminal are arranged with the fifth frame interposed therebetween in a plan view. 上記第１の機能素子は、平面視において互いに反対側に位置する第１の端面および第２の端面を有し、
上記第２のフレームは、平面視において上記第１の端面および上記第２の端面の双方と重なる、請求項１に記載のモジュール。 The first functional element has a first end surface and a second end surface located on opposite sides in a plan view,
The module according to claim 1, wherein the second frame overlaps both the first end surface and the second end surface in a plan view .
JP2016118438A 2016-06-15 2016-06-15 High efficiency module Active JP6373901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016118438A JP6373901B2 (en) 2016-06-15 2016-06-15 High efficiency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016118438A JP6373901B2 (en) 2016-06-15 2016-06-15 High efficiency module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014095666A Division JP2014140080A (en) 2014-05-07 2014-05-07 High-efficiency module

Publications (2)

Publication Number Publication Date
JP2016165017A JP2016165017A (en) 2016-09-08
JP6373901B2 true JP6373901B2 (en) 2018-08-15

Family

ID=56876251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016118438A Active JP6373901B2 (en) 2016-06-15 2016-06-15 High efficiency module

Country Status (1)

Country Link
JP (1) JP6373901B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217416A (en) * 2001-01-16 2002-08-02 Hitachi Ltd Semiconductor device
JP4386239B2 (en) * 2003-03-12 2009-12-16 株式会社ルネサステクノロジ Semiconductor device and manufacturing method thereof
JP2005302951A (en) * 2004-04-09 2005-10-27 Toshiba Corp Semiconductor device package for power
JP2006216940A (en) * 2005-01-07 2006-08-17 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
JP2016165017A (en) 2016-09-08

Similar Documents

Publication Publication Date Title
JP2009043820A (en) High-efficiency module
JP6202094B2 (en) Semiconductor device
JP4010792B2 (en) Semiconductor device
JP7119842B2 (en) Substrate with built-in MOS transistor and switching power supply device using the same
KR101116203B1 (en) Semiconductor device and power supply system
JP6354845B2 (en) Semiconductor module
JP2013258321A (en) Semiconductor device
JP6836201B2 (en) Power converter
CN109995246B (en) Switching power supply device
WO2018131276A1 (en) Semiconductor device
JP4344776B2 (en) Semiconductor device
JP6892006B2 (en) Semiconductor device
JP6373901B2 (en) High efficiency module
JP2006253734A (en) Semiconductor device
WO2022004420A1 (en) Power supply module
JP6360865B2 (en) Snubber circuit, power semiconductor module, and induction heating power supply device
JP6488421B1 (en) Snubber circuit, power semiconductor module, and induction heating power supply device
JP2014140080A (en) High-efficiency module
CN113161308A (en) Power module
JP2005051109A (en) Power semiconductor module
JP2008130719A (en) Semiconductor device, and dc-dc converter
JP6365772B2 (en) Power module
JP2020098811A (en) Semiconductor device and electric power conversion apparatus
JP2010135612A (en) Semiconductor device and dc voltage converter
JP2012253217A (en) Semiconductor module and method of manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160714

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6373901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250