JP6372189B2 - Control device - Google Patents
Control device Download PDFInfo
- Publication number
- JP6372189B2 JP6372189B2 JP2014129573A JP2014129573A JP6372189B2 JP 6372189 B2 JP6372189 B2 JP 6372189B2 JP 2014129573 A JP2014129573 A JP 2014129573A JP 2014129573 A JP2014129573 A JP 2014129573A JP 6372189 B2 JP6372189 B2 JP 6372189B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply voltage
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
この発明は、制御装置に関し、より特定的には、複数の電源電圧を使用する制御装置における電源電圧の異常時処理に関する。 The present invention relates to a control device, and more particularly, to a power supply voltage abnormality process in a control device using a plurality of power supply voltages.
複数の電源電圧を使用する装置における電源電圧監視装置が、特開平4−276564号公報(特許文献1)および特開2002−82139号公報(特許文献2)に記載されている。 Japanese Patent Application Laid-Open No. 4-276564 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2002-82139 (Patent Document 2) describe a power supply voltage monitoring device in an apparatus using a plurality of power supply voltages.
特許文献1には、複数の電源電圧のうちの1つの電源電圧を用いて、他の電源電圧の異常を監視するための監視回路の構成が記載されている。特に、特許文献1では、当該1つの1つの電源電圧の分圧比が異なる分圧電圧を2個のコンパレータにそれぞれ入力することで、他の電源電圧の異常を検出する構成が開示されている。 Patent Document 1 describes a configuration of a monitoring circuit for monitoring an abnormality in another power supply voltage using one power supply voltage among a plurality of power supply voltages. In particular, Patent Document 1 discloses a configuration in which an abnormality of another power supply voltage is detected by inputting divided voltages having different voltage dividing ratios of the one power supply voltage to two comparators, respectively.
特許文献2には、2個のコンパレータに対して同一の負電圧を異なる極性の入力端子に入力する回路構成が開示されている。
複数の電源電圧を使用する制御装置において、特に、負荷を制御するためのマイクロコンピュータの電源電圧が変動すると、負荷制御に影響が生じる虞がある。 In a control device that uses a plurality of power supply voltages, particularly when the power supply voltage of a microcomputer for controlling a load varies, load control may be affected.
一般的に、マイクロコンピュータに対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。しかしながら、電源電圧の変動レベルによっては、電源電圧が動作保障電圧範囲外となっても、マイクロコンピュータが必ず動作を停止するとは限らない。このような動作時は、変動した電源電圧の下でのマイクロコンピュータによる制御によって、負荷の動作が通常と異なることが懸念される。 In general, for a microcomputer, an operation guarantee voltage range of a power supply voltage is preset as a specification value. However, depending on the fluctuation level of the power supply voltage, even if the power supply voltage falls outside the guaranteed operating voltage range, the microcomputer does not always stop operating. During such an operation, there is a concern that the operation of the load is different from the normal operation due to the control by the microcomputer under the varied power supply voltage.
この発明はこのような課題を解決するためになされたものであって、この発明の目的は、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータを確実に停止させるための電源構成を提供することである。 The present invention has been made to solve such a problem, and an object of the present invention is to reliably control a microcomputer when a power supply voltage of the microcomputer is abnormal in a control device using a plurality of power supply voltages. It is to provide a power supply configuration for stopping.
本発明による制御装置は、負荷を制御するためのマイクロコンピュータと、第1および第2の電源配線と、電圧調整回路と、異常検知部と、電圧低下回路を備える。第1の電源配線は、第1の電源電圧を伝達する。電圧調整回路は、第1の電源配線の第1の電源電圧を降圧して第2の電源電圧を生成する。第2の電源配線は、電圧調整回路によって生成された第2の電源電圧をマイクロコンピュータへ供給する。異常検知部は、第1の電源電圧に応じた電圧と第2の電源電圧に応じた電圧との比較に基づいて、第2の電源電圧の異常を検知する。電圧低下回路は、マイクロコンピュータからの指令に応じた作動時に、電圧調整回路に入力される第1の電源配線の電圧を低下させることによって、マイクロコンピュータが動作不可となる電圧領域まで第2の電源電圧を低下させる。マイクロコンピュータは、異常検知部が第2の電源電圧の異常を検知したときに、電圧低下回路を作動させる。 A control device according to the present invention includes a microcomputer for controlling a load, first and second power supply wirings, a voltage adjustment circuit, an abnormality detection unit, and a voltage drop circuit. The first power supply line transmits the first power supply voltage. The voltage adjustment circuit steps down the first power supply voltage of the first power supply wiring to generate a second power supply voltage. The second power supply wiring supplies the second power supply voltage generated by the voltage adjustment circuit to the microcomputer. The abnormality detection unit detects an abnormality in the second power supply voltage based on a comparison between a voltage according to the first power supply voltage and a voltage according to the second power supply voltage. The voltage reduction circuit lowers the voltage of the first power supply wiring input to the voltage adjustment circuit during operation in accordance with a command from the microcomputer, whereby the second power supply reaches a voltage range where the microcomputer becomes inoperable. Reduce voltage. The microcomputer activates the voltage drop circuit when the abnormality detection unit detects an abnormality in the second power supply voltage.
上記制御装置によれば、マイクロコンピュータの動作電源である第2の電源電圧の異常が異常検知部によって検知されると、マイクロコンピュータが電圧低下回路を作動することによって、電圧調整回路に入力される第1の電源電圧が低下される。これにより、電圧調整回路から出力される第2の電源電圧を、マイクロコンピュータが動作不可となる電圧領域まで低下させることができる。したがって、第2の電源電圧の異常時に、第1の電源電圧の低下を通じて、マイクロコンピュータの動作を確実に停止することができる。特に、マイクロコンピュータからの指令に応じて、電圧低下回路を作動する構成とすることにより、マイクロコンピュータ(たとえば、内蔵された不揮発性メモリ)に、第2の電源電圧の異常が発生したタイミングや当該タイミングでの回路状態などを記憶することができる。これにより、故障解析に有用な情報を収集することができる。 According to the above control device, when the abnormality of the second power supply voltage, which is the operating power supply of the microcomputer, is detected by the abnormality detection unit, the microcomputer operates the voltage drop circuit and is input to the voltage adjustment circuit. The first power supply voltage is lowered. As a result, the second power supply voltage output from the voltage adjustment circuit can be lowered to a voltage region where the microcomputer cannot operate. Therefore, when the second power supply voltage is abnormal, the operation of the microcomputer can be reliably stopped through a decrease in the first power supply voltage. In particular, by configuring the voltage reduction circuit to operate in response to a command from the microcomputer, the timing at which the abnormality of the second power supply voltage occurs in the microcomputer (for example, the built-in nonvolatile memory) The circuit state at the timing can be stored. Thereby, information useful for failure analysis can be collected.
好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力するように構成される。電圧低下回路は、電力変換回路と第1の電源配線との間に配置されて、作動時に電力変換回路と第1の電源配線の間の電流経路を遮断する一方で、非作動時に電力変換回路と第1の電源配線の間に電流経路を形成するように構成される。 Preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to convert a voltage from an external power supply into a first power supply voltage and output the first power supply wiring. The voltage reduction circuit is disposed between the power conversion circuit and the first power supply wiring, and cuts off a current path between the power conversion circuit and the first power supply wiring during operation, while being inactive. And a first power supply wiring are configured to form a current path.
このようにすると、第2の電源電圧の異常時には、電力変換回路からの電圧供給を遮断することにより、第1の電源配線から電圧調整回路に入力される電圧を低下することによって、第2の電源電圧を確実に低下させてマイクロコンピュータの動作を停止することができる。 In this way, when the second power supply voltage is abnormal, the voltage supplied from the first power supply wiring to the voltage adjustment circuit is reduced by cutting off the voltage supply from the power conversion circuit, so that the second The operation of the microcomputer can be stopped by reliably reducing the power supply voltage.
また好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電圧低下回路は、作動時に電力変換回路による電力変換動作を停止させるように構成される構成される。 Preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The voltage reduction circuit is configured to stop the power conversion operation by the power conversion circuit during operation.
このようにすると、第2の電源電圧の異常時には、電力変換回路による第1の電源電圧の出力を停止させることにより、第1の電源配線から電圧調整回路に入力される電圧が低下することを通じて、第2の電源電圧を低下することができる。これにより、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。 In this way, when the second power supply voltage is abnormal, by stopping the output of the first power supply voltage by the power conversion circuit, the voltage input from the first power supply wiring to the voltage adjustment circuit is reduced. The second power supply voltage can be lowered. Thus, the operation of the microcomputer can be reliably stopped when the second power supply voltage is abnormal without arranging an additional circuit for cutting off the voltage supply.
あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第1の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路の出力電圧を低下させるように変換する。 Alternatively, preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The power conversion circuit includes a control circuit for controlling the output voltage from the power conversion circuit based on the feedback signal of the first power supply voltage. The voltage reduction circuit converts the feedback signal input to the control circuit so as to reduce the output voltage of the power conversion circuit during operation.
このようにすると、第2の電源電圧の異常時には、電力変換回路による第1の電源電圧の制御のためのフィードバック信号の変換によって、第1の電源配線から電圧調整回路に入力される電圧を低下することを通じて、電圧供給を遮断するための追加回路を配置することなく第2の電源電圧を低下することができる。さらに、フィードバック信号の変換を停止すれば、電力変換回路による第1の電源電圧の通常制御が復帰できるため、第2の電源電圧の異常が一時的である場合に、マイクロピュータによる制御によって自動的な復帰が可能となる。 In this way, when the second power supply voltage is abnormal, the voltage input from the first power supply wiring to the voltage adjustment circuit is reduced by converting the feedback signal for controlling the first power supply voltage by the power conversion circuit. By doing so, the second power supply voltage can be lowered without providing an additional circuit for cutting off the voltage supply. Furthermore, if the conversion of the feedback signal is stopped, the normal control of the first power supply voltage by the power conversion circuit can be restored. Therefore, when the abnormality of the second power supply voltage is temporary, the control by the microcomputer automatically Recovery is possible.
あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第1の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。制御回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路内に過電流を発生させるように変換する。 Alternatively, preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The power conversion circuit includes a control circuit for controlling the output voltage from the power conversion circuit based on the feedback signal of the first power supply voltage. The control circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit. The voltage reduction circuit converts the feedback signal input to the control circuit so as to generate an overcurrent in the power conversion circuit when operating.
このようにすると、第2の電源電圧の異常時には、第1の電源電圧の制御のためのフィードバック信号を電圧上昇動作が継続されるように変換することによって、電力変換回路を過電流の発生によって停止することができる。これにより、第1の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第2の電源電圧を低下することができる。この結果、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。 In this way, when the second power supply voltage is abnormal, the feedback signal for controlling the first power supply voltage is converted so that the voltage rising operation is continued, so that the power conversion circuit is Can be stopped. As a result, the second power supply voltage can be reduced by reducing the voltage input to the voltage adjustment circuit from the first power supply wiring. As a result, it is possible to reliably stop the operation of the microcomputer when the second power supply voltage is abnormal without arranging an additional circuit for cutting off the voltage supply.
また好ましくは、制御装置は、昇圧回路および電力変換回路をさらに備える。昇圧開路は、外部電源からの交流電圧を直流電圧に変換して出力する。昇圧回路は、交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する。電力変換回路は、昇圧回路の出力電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。昇圧回路は、昇圧機能がオンされたときに第1の電圧を出力する一方で、昇圧機能がオフされたときには第1の電圧よりも低い第2の電圧を出力するように構成される。電力変換回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に昇圧回路の昇圧機能をオフするように構成される。 Preferably, the control device further includes a booster circuit and a power conversion circuit. The step-up circuit converts an AC voltage from an external power source into a DC voltage and outputs it. The boosting circuit has a boosting function for generating a DC voltage higher than the amplitude of the AC voltage. The power conversion circuit is configured to perform a power conversion operation that converts the output voltage of the booster circuit into a first power supply voltage and outputs the first power supply voltage to the first power supply wiring. The booster circuit is configured to output a first voltage when the boosting function is turned on, and to output a second voltage lower than the first voltage when the boosting function is turned off. The power conversion circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit. The voltage lowering circuit is configured to turn off the boosting function of the boosting circuit during operation.
このようにすると、昇圧回路を備えた構成の制御装置において、第2の電源電圧の異常時には、昇圧回路における昇圧を停止することによって、電力変換回路を過電流の発生により停止することができる。この結果、第1の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第2の電源電圧を低下することができる。これにより、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。 In this manner, in the control device having the booster circuit, when the second power supply voltage is abnormal, the booster in the booster circuit is stopped to stop the power conversion circuit due to the occurrence of an overcurrent. As a result, the second power supply voltage can be lowered by lowering the voltage input to the voltage adjustment circuit from the first power supply wiring. Thus, the operation of the microcomputer can be reliably stopped when the second power supply voltage is abnormal without arranging an additional circuit for cutting off the voltage supply.
この発明によれば、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータを確実に停止させることができる。 According to the present invention, in the control device using a plurality of power supply voltages, the microcomputer can be reliably stopped when the power supply voltage of the microcomputer is abnormal.
以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中の同一または相当部分には同一符号を伏し、その説明は原則的に繰返さないものとする。 Embodiments of the present invention will be described below in detail with reference to the drawings. In the following description, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.
[実施の形態1]
図1は、本発明の実施の形態1に従う制御装置の概略構成を説明するための回路図である。
[Embodiment 1]
FIG. 1 is a circuit diagram for illustrating a schematic configuration of a control device according to the first embodiment of the present invention.
図1を参照して、実施の形態1に従う制御装置1aは、電力変換回路2と、電圧レギュレータ40と、電圧遮断回路50と、マイクロコンピュータ300とを有する。制御装置1aは、図示しない負荷をマイクロコンピュータ300によって制御する。図1に示すように、制御装置1aは、電源基板および制御基板に分けて実装することができる。両基板に分割して実装する場合には、電源基板および制御基板の間での電気的コンタクトは、図示しないコネクタによって確保することができる。マイクロコンピュータ300には、通常、電源停止時にも記憶内容を保持できる不揮発性メモリが内蔵されている。
Referring to FIG. 1,
電力変換回路2は、ダイオードブリッジ12と、平滑コンデンサ14,24と、トランジスタ15と、トランス20と、ダイオードD1とを有する。ダイオードブリッジ12は、図示しないコンセント等を経由して、外部電源10と電気的に接続される。外部電源10は、代表的には100VACないし200VACの商用系統電源である。
The
ダイオードブリッジ12は、外部電源10からの交流電圧を整流する。平滑コンデンサ14は、ダイオードブリッジ12によって整流された電圧を平滑する。この結果、平滑コンデンサ14は、外部電源10による交流電圧の振幅相当の直流電圧(たとえば、140V程度)を保持する。
The
トランジスタ15は、周期的にオンオフされて、平滑コンデンサ14に保持された直流電圧を、パルス状の交流電圧に変換する。トランジスタ15によって生成された交流電圧は、トランス20の一次側巻線21に印加される。
The
二次側巻線23には、一次側巻線21および二次側巻線23の巻数比に従って振幅が変換された、一次側巻線21の交流電圧と同一周波数の交流電圧が出力される。トランジスタ15によってスイッチングされた交流電圧をトランス20によって伝達することにより、トランス20を小型化することができる。
The secondary side winding 23 outputs an AC voltage having the same frequency as the AC voltage of the primary side winding 21 whose amplitude is converted in accordance with the turn ratio of the primary side winding 21 and the secondary side winding 23. By transmitting the AC voltage switched by the
二次側巻線23に出力された交流電圧は、ダイオードD1および平滑コンデンサ24によって、電源配線100および接地配線120間の直流電圧Vsに変換される。以下では、直流電圧Vsを電源電圧Vsとも称する。電源電圧Vsは、たとえば、15V程度に制御される。トランジスタ15のオンオフ制御により、一次側巻線21に入力される交流電圧の実効値を調整することによって、電源電圧Vsを制御することができる。
The AC voltage output to the secondary winding 23 is converted into a DC voltage Vs between the
電源配線100は、電圧遮断回路50を経由して、電源配線110と接続される。後述するように、電圧遮断回路50は、マイクロコンピュータ300からの指令(制御信号Sct)に応じて、作動ないし非作動とされる。制御信号Sctについても、図示しないコネクタを経由して、制御基板上のマイクロコンピュータ300から電源基板上の電圧遮断回路50へ伝達することができる。
The
また、電源基板の二次側巻線23および制御基板の間では、接地配線120(接地電圧GND)は電気的に共通である。一方で、一次側巻線21と接続された回路群の接地配線19(接地電圧GND♯)は、接地配線120と電気的に絶縁されている。
Further, the ground wiring 120 (ground voltage GND) is electrically common between the secondary winding 23 of the power supply board and the control board. On the other hand, the ground wiring 19 (ground voltage GND #) of the circuit group connected to the primary winding 21 is electrically insulated from the
電圧遮断回路50の非作動時(通常時)には、トランジスタ53のオンにより、電源配線100および110は電気的に接続される。これにより、電源配線110によって電源電圧Vsが伝達される。すなわち、電源電圧Vsは、電源配線100,110によって、制御装置1aの素子または回路に電源電圧として供給される。
When the
一方で、電圧遮断回路50の作動時には、トランジスタ53のオフにより、電源配線100および110は電気的に切り離される。このとき、電源配線110に対する電源電圧Vs供給は停止される。
On the other hand, when the
制御基板において、電源配線110は、電流制限抵抗R0を経由して、電圧レギュレータ40の入力(IN)ノードと接続される。電圧レギュレータ40は、入力(IN)ノードの直流電圧を降圧して、出力(OUT)ノードから電源電圧Vccを出力する。電源電圧Vccは、電圧レギュレータ40によって、たとえば5Vに制御される。電圧レギュレータ40の出力(OUT)ノードは、電源配線200と接続される。電源配線200は、電源電圧Vccを、マイクロコンピュータ300を始めとする、制御装置1aの回路ないし素子へ供給する。なお、図示を省略しているが、電源配線110と接地配線120との間および電源配線200と接地配線120との間には、それぞれ平滑コンデンサが配置されている。
In the control board, the
このように、電源電圧Vsが「第1の電源電圧」に対応し、電源配線110は「第1の電源配線」に対応する。また、マイクロコンピュータ300に供給される電源電圧Vccは「第2の電源電圧」に対応し、電源配線200は「第2の電源配線」に対応する。また、電圧遮断回路50は「電圧低下回路」の一態様に対応する。
As described above, the power supply voltage Vs corresponds to the “first power supply voltage”, and the
ここで、電源電圧Vccが変動した場合におけるマイクロコンピュータ300による負荷(図示せず)の制御について考える。たとえば、図1の構成において、電圧レギュレータ40の入出力ノード間が短絡すると、マイクロコンピュータ300の電源である電源電圧Vccが上昇してしまう。
Here, consider the control of a load (not shown) by the
一般的に、マイクロコンピュータ300に対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。したがって、電源電圧Vccが動作保障電圧範囲を外れたときには、マイクロコンピュータ300が動作を停止することによって負荷の動作も停止される。
Generally, for the
しかしながら、電源電圧Vccが動作保障電圧範囲外となっても、マイクロコンピュータ300が必ず動作を停止するとは限らない。このような場合には、電源電圧Vccの変動により,マイクロコンピュータ300による負荷の制御に影響を与える虞がある。
However, even if the power supply voltage Vcc falls outside the operation guaranteed voltage range, the
したがって、電源電圧Vccの異常を検知するための監視機能を設ける必要がある。こにため、制御装置1aは、さらに、電圧異常検知回路400を備える。電圧異常検知回路400は、分圧回路410と、コンパレータ430とを有する。電圧異常検知回路400は、「異常検知部」の一態様に対応する。
Therefore, it is necessary to provide a monitoring function for detecting an abnormality in the power supply voltage Vcc. Therefore, the
分圧回路410は、電源配線110および接地配線120の間に直列接続された抵抗素子RaおよびRbを有する。抵抗素子Ra,Rbの電気抵抗値についてもRa,Rbで表記すると、分圧回路410による分圧比Dk(Vdv/Vs)は、Dk=Ra/(Ra+Rb)で示される。
The
分圧回路410による分圧電圧Vdv(Vdv=Vs×Dk)は、抵抗素子Rcを経由して、コンパレータ430に入力される。一方、コンパレータ430のもう一方の入力端子は、抵抗素子Rdを経由して、電源配線200と接続される。さらに、コンパレータ430は、電源配線200および接地配線120と接続されて、電源電圧Vccにより動作する。
A divided voltage Vdv (Vdv = Vs × Dk) by the
この結果、コンパレータ430は、分圧電圧Vdvと電源電圧Vccとを比較して、電圧比較結果に基づく検知信号Fvcを出力する。検知信号Fvcは、論理ハイレベル(以下、「Hレベル」とも表記する)または、論理ローレベル(以下、「Lレベル」とも表記する)のいずれかに設定される。検知信号FvcのHレベルは電源電圧Vccであり、Lレベルは接地電圧GNDである。
As a result, the
コンパレータ430は、Vcc>Vdvのときには、検知信号FvcをHレベルに設定する。一方で、Vcc<Vdvのときには、コンパレータ430は、検知信号FvcをLレベルに設定する。たとえば、抵抗素子Ra,Rbの抵抗値に応じて、電源電圧Vccが所定の判定電圧Vt(Vt=Vdv)よりも上昇したときに、検知信号FvcをHレベルに設定する。
マイクロコンピュータ300は、電圧異常検知回路400からの検知信号FvcがHレベルに設定されると、電源電圧Vccの異常(以下、単に「Vcc異常」とも称する)を検知する。一方で、マイクロコンピュータ300は、検知信号FvcがLレベルのときには、電源電圧Vccは正常であると認識する。すなわち、Vcc異常は検知されない。
When detection signal Fvc from voltage
以下では、図1の電圧異常検知回路400のように、電源電圧Vccが上昇したとき(Vcc>Vt)にVcc異常を検知する構成を例示する。ただし、この例とは反対に、電源電圧Vccが判定電圧よりも低下したときにVcc異常を検出するようにしてもよい。あるいは、コンパレータ430を複数個設けることにより、電源電圧Vccが一定範囲から上昇または低下したときにVcc異常を検出する構成とすることも可能である。
In the following, a configuration for detecting a Vcc abnormality when the power supply voltage Vcc rises (Vcc> Vt) as in the voltage
マイクロコンピュータ300は、Vcc異常を検知すると、電源電圧Vccの低下動作をオンするための制御信号SctをHレベルに設定する。一方で、制御信号Sctは、Vcc異常が検知されないときには、Lレベルに維持される。実施の形態1に従う制御装置1aでは、制御信号Sctは電圧遮断回路50へ入力される。
When the
次に、電圧遮断回路50の構成および動作を説明する。
電圧遮断回路50は、サイリスタ51と、トランジスタ52,53と、抵抗素子55〜58を有する。
Next, the configuration and operation of the
The
P型のトランジスタ53は、電源配線100および110の間に電気的に接続される。トランジスタ53のゲート(制御電極)は、ノードN2と接続される。抵抗素子58は、電源配線100およびノードN2の間に接続される。
P-
N型のトランジスタ52は、ノードN2およびN3の間に接続される。トランジスタ52のゲート(制御電極)は、ノードN1と接続される。抵抗素子55は、電源配線100およびノードN1の間に接続され、抵抗素子56はノードN1およびN3の間に接続される。抵抗素子57は、接地配線120とノードN3の間に接続される。
N-
サイリスタ51は、ノードN1および接地配線120の間に、ノードN1から接地配線120に向かう順方向として接続される。サイリスタ51のゲートには、マイクロコンピュータ300からの制御信号Sctが入力される。
Vcc異常の非検知時には、制御信号SctがLレベルに維持されるので、電圧遮断回路50は非作動となる。電圧遮断回路50の非作動時には、サイリスタ51はオフ状態を維持する。このとき、トランジスタ52がオンされるように、抵抗素子55〜57の抵抗値は設計される。さらに、抵抗素子57,58の抵抗値は、トランジスタ52のオン時に、ノードN2(トランジスタ53のゲート)の電圧が、電源電圧Vsからしきい値電圧を超えて低下するように設計される。これにより、トランジスタ52のオンに応じてトランジスタ53がオンすることにより、電源配線100および110の間に電流経路が形成される。これにより、制御基板の電源配線110に対して電源電圧Vsが供給される。
When the Vcc abnormality is not detected, the control signal Sct is maintained at the L level, so that the
電圧レギュレータ40は、電圧遮断回路50の非作動時には、電源配線110に供給された電源電圧Vsを降圧して、マイクロコンピュータ300の電源電圧Vccを所定の電圧レベル(たとえば、5V程度)に制御することができる。
The
これに対して、Vcc異常が検知されて制御信号SctがHレベルに設定されると、電圧遮断回路50が作動されて、サイリスタ51はオンする。抵抗素子55の抵抗値は、サイリスタ51のオン時に、ノードN1の電圧がトランジスタ52をオフする電圧となるように設計される。これにより、サイリスタ51がオンするとともにトランジスタ52がオフする。これに応じて、ノードN2は、抵抗素子58を経由して電源配線100(電源電圧Vs)と接続されるので、トランジスタ53はオフされる。
On the other hand, when the Vcc abnormality is detected and the control signal Sct is set to the H level, the
この結果、電圧遮断回路50の作動時、すなわち、Vcc異常の検知時には、サイリスタ51のオンおよびトランジスタ52のオフに応じてトランジスタ53がオフすることにより、電源配線100および110の間の電流経路が遮断される。これにより、制御基板の電源配線110に対する電源電圧Vsの供給が停止される。
As a result, when the
サイリスタ51は、一旦オンすると通過電流が0になるまでオン状態を維持する。したがって、制御信号Sctが一旦Hレベルに設定されると、電源電圧Vsが低下するまでの間、サイリスタ51はオン状態に維持されて、トランジスタ53による電流経路の遮断が維持される。
Once turned on, the
したがって、マイクロコンピュータ300によってVcc異常が検知されると、電圧遮断回路50の作動によって電源配線110への電圧供給が停止されることにより、電圧レギュレータ40から出力される電源電圧Vccが低下する。最終的には、電圧レギュレータ40の出力電圧が0(接地電圧GND)となることにより、電源電圧Vccを0(接地電圧GND)まで低下することができる。すなわち、電圧遮断回路50は、制御信号Sctに応じて、電源電圧Vsの低下を通じて電源電圧Vsを低下させるように動作する。
Therefore, when the Vcc abnormality is detected by the
このように、実施の形態1に従う制御装置1aによれば、マイクロコンピュータ300がVcc異常を検知すると、マイクロコンピュータ300からの制御信号Sctに応じて、電圧遮断回路50を作動させることにより、電源配線110の電圧を低下させることを通じて、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。この結果、Vcc異常検知時に、マイクロコンピュータ300の動作を確実に停止することができる。
Thus, according to
また、マイクロコンピュータ300からの制御信号に応じて、電源電圧Vccを低下させる動作を起動する構成としているので、マイクロコンピュータ300に内蔵された不揮発性メモリには、Vcc異常が発生したタイミングや当該タイミングでの回路状態などを記憶することができる。したがって、電源電圧Vccを低下させることによってマイクロコンピュータ300の動作を確実に停止させるとともに、故障解析に有用な情報を収集することができる。
In addition, since the operation for lowering the power supply voltage Vcc is started in accordance with a control signal from the
[実施の形態1の変形例]
実施の形態1では、電圧異常検知回路400を、マイクロコンピュータ300の外部回路として設ける構成を例示した。一方、マイクロコンピュータ300における電源電圧Vccのアナログ/デジタル変換(A/D変換)値に基づいて、Vcc異常を検知することも可能である。実施の形態1の変形例では、マイクロコンピュータ300内のソフトウェア処理によってVcc異常を検知するためのバリエーションを説明する。
[Modification of Embodiment 1]
In the first embodiment, the configuration in which the voltage
図2は、実施の形態1の変形例に従うVcc異常の検知を説明するための概略的な回路図である。 FIG. 2 is a schematic circuit diagram for explaining detection of a Vcc abnormality according to the modification of the first embodiment.
図2を参照して、分圧回路410は、図1と同様に構成されて、電源電圧Vsを分圧した分圧電圧VdvをノードN0に出力する。分圧回路410における分圧比Dkは、図1と同様であり、分圧電圧Vdvは、Vdv=Vs×Dkで示される。
Referring to FIG. 2,
分圧回路410の出力ノードN0は、抵抗素子Rcを経由して、マイクロコンピュータ300の入力端子310と電気的に接続される。なお、入力端子310および電源配線200との間には、電源電圧Vccを超える電圧から入力端子310を保護するためのダイオードDpが接続されている。
The output node N0 of the
マイクロコンピュータ300は、A/D変換器320を有する。A/D変換器320は、入力端子310への入力電圧(分圧電圧Vdv)をデジタル値Dvに変換する。デジタル値Dvは、nビット信号(n:複数)を用いて、2のn乗個の段階に分圧電圧Vdvを量子化することによって得られる。
The
A/D変換器320は、電源電圧Vccに従う基準電圧Vrefを受ける。基準電圧Vrefは、マイクロコンピュータ300の内部において、電源電圧Vccから生成される。このため、電源電圧Vccが上昇ないし低下すると、これに応じて、基準電圧Vrefも上昇ないし低下する。
A /
CPU(Central Processing Unit)330は、A/D(アナログ/デジタル)変換
器320からのデジタル値Dvに基づいて、電源電圧Vccの変動を検知する制御処理を有する。CPU330は、デジタル値Dvに基づく判定結果に従って、制御信号Sct(図1)を出力する。
The CPU (Central Processing Unit) 330 has a control process for detecting fluctuations in the power supply voltage Vcc based on the digital value Dv from the A / D (analog / digital)
図3は、A/D変換器320の動作に対するVcc異常の影響を説明するための概念図である。以下では、A/D変換器320が8ビット信号(n=8)を用いてデジタル値Dvを生成する例を説明する(n=8)。
FIG. 3 is a conceptual diagram for explaining the influence of Vcc abnormality on the operation of the A /
図3を参照して、A/D変換器320は、接地電圧GNDから基準電圧Vrefまでの電圧範囲を256段階に分解することによって、入力された分圧電圧Vdvを量子化する。したがって、デジタル値Dvの最小値Dmin=0であり、最大値Dmax=255である。
Referring to FIG. 3, A /
図3の右側には、電源電圧Vccが正常である場合のA/D変換動作が示される。電源電圧Vccが正常であるとき、分圧電圧Vdv(Vdv=Vs×Dk)に従って、Dv=Dv1に変換されるものとする。 The right side of FIG. 3 shows an A / D conversion operation when the power supply voltage Vcc is normal. When the power supply voltage Vcc is normal, it is assumed that Dv = Dv1 is converted according to the divided voltage Vdv (Vdv = Vs × Dk).
一方で、図3の左側には、電圧レギュレータ40での入出力間短絡の発生等によって電源電圧Vccが上昇したとき(以下、「Vcc上昇時」とも称する)のA/D変換動作が示される。電源電圧Vccが上昇すると、これに伴ってA/D変換の基準電圧Vrefも上昇する。この結果、Dmin〜Dmaxに対応する電圧範囲が拡大される。これにより、Dv=Dv1に対応する入力電圧が上昇する。具体的には、電源電圧Vccの上昇比率に応じて、デジタル値Dvに対応する入力電圧(アナログ電圧)が高くなることが理解される。 On the other hand, the left side of FIG. 3 shows an A / D conversion operation when the power supply voltage Vcc increases due to the occurrence of a short circuit between input and output in the voltage regulator 40 (hereinafter also referred to as “when Vcc increases”). . When the power supply voltage Vcc increases, the A / D conversion reference voltage Vref also increases accordingly. As a result, the voltage range corresponding to Dmin to Dmax is expanded. As a result, the input voltage corresponding to Dv = Dv1 increases. Specifically, it is understood that the input voltage (analog voltage) corresponding to the digital value Dv increases according to the increase rate of the power supply voltage Vcc.
一方で、電圧レギュレータ40で入出力間短絡が発生しても、電源電圧Vsは変化しない。このため、Vcc上昇時にも、分圧回路410の分圧電圧Vdvは、Vccの正常時から変化しない。一方で、基準電圧Vrefが上昇しているため、分圧電圧VdvをA/D変換したデジタル値Dvは、Dv=Dv2に低下する。
On the other hand, even if a short circuit between input and output occurs in the
したがって、デジタル値Dvが、Dv1から判定値Dthを超えて低下することに応じて、電源電圧Vccの上昇を検知することが可能である。 Therefore, it is possible to detect an increase in the power supply voltage Vcc in response to the digital value Dv decreasing from Dv1 exceeding the determination value Dth.
図示は省略するが、電源電圧Vccが低下したときには、反対に、分圧電圧VdvをA/D変換したデジタル値Dvは、Vcc正常時のDv1から上昇する。したがって、デジタル値Dvの上昇に応じて、電源電圧Vccの低下を検知することも可能である。 Although illustration is omitted, when the power supply voltage Vcc decreases, the digital value Dv obtained by A / D converting the divided voltage Vdv increases from Dv1 when Vcc is normal. Therefore, it is possible to detect a decrease in the power supply voltage Vcc in accordance with an increase in the digital value Dv.
ここで、A/D変換器320に、電源配線200の電源電圧Vccを入力して、電源電圧Vccを直接監視したときの動作を比較例として考える。この場合には、電源電圧Vccの上昇に応じて、A/D変換器320への入力電圧が上昇するとともに、A/D変換の基準電圧Vrefも上昇する。この結果、基準電圧Vrefに対する入力電圧(Vcc)の比は変わらないので、A/D変換器320が出力するデジタル値Dvはほぼ変化しない。したがって、デジタル値Dvに基づいて、電源電圧Vccの異常を検知することが困難である。
Here, an operation when the power supply voltage Vcc of the
これに対して、図2に示したVcc異常の検知構成によれば、A/D変換器320によって、電源電圧Vccの異常時にも安定する電源電圧Vsの分圧電圧Vdvと、電源電圧Vccに応じて変化する基準電圧Vrefとの比較結果を得ることができる。すなわち、A/D変換を通じて電源電圧VsおよびVccを比較することによって、電源電圧Vsが安定している下での電源電圧Vccの変動を検知することができる。
On the other hand, according to the Vcc abnormality detection configuration shown in FIG. 2, the A /
次に、Vcc異常検知に必要となる分圧回路410の配置例について説明する。
制御装置1aでは、スタンバイ時の消費電力を削減するために、省電力モードを適用することが一般的である。省電力モードでは、電源電圧Vsが低下される。たとえば、電源電圧Vsは、省電力モードでは、15Vから9Vに低下される。このため、マイクロコンピュータ300は、省電力モードが適用されているか否かを確認するために、電源電圧Vsを監視することが必要である。したがって、Vcc異常検知の分圧回路410(図2)は、省電力モード検知用との兼用で配置することが可能である。
Next, an arrangement example of the
In the
図4には、省電力モード検知用の分圧回路をVcc異常検知に利用した場合の判定手法を説明するための概念図が示される。 FIG. 4 is a conceptual diagram for explaining a determination method when the voltage dividing circuit for detecting the power saving mode is used for Vcc abnormality detection.
図4を参照して、省電力モードでは、電源電圧Vsの低下に応じて、A/D変換器320のデジタル値Dvが低下する。したがって、省電力モードでの電源電圧Vsにおける分圧電圧Vdvと対応させて、省電力モードを検知するための判定値Dt1を設定することができる。そして、分圧電圧VdvをA/D変換したデジタル値Dvが判定値Dt1よりも小さいときに、マイクロコンピュータ300は、省電力モードの適用による電源電圧Vsの低下を検知することができる。
Referring to FIG. 4, in the power saving mode, the digital value Dv of the A /
これに対して、通常時(省電力モードの非適用時)には、電源電圧Vsが15Vに制御されるため、デジタル値Dvは判定値Dt1も高い範囲の値となる。さらに、電源電圧Vccの正常値(規格値)に対応する基準電圧Vrefを用いて、電源電圧Vs(15V)がA/D変換されたときのデジタル値(図3におけるDv1)を含む、Dt2≦Dv≦Dt3の範囲を、Vcc正常範囲とすることができる。 On the other hand, since the power supply voltage Vs is controlled to 15 V during normal times (when the power saving mode is not applied), the digital value Dv is a value in the range where the determination value Dt1 is also high. Further, using a reference voltage Vref corresponding to a normal value (standard value) of the power supply voltage Vcc, a digital value (Dv1 in FIG. 3) when the power supply voltage Vs (15V) is A / D converted is included. The range of Dv ≦ Dt3 can be the normal Vcc range.
逆に言えば、上記Dt2およびDt3を判定値として、Dt1<Dv<Dt2のときに、電源電圧Vccの上昇を検知する一方で、Dv>Dt3のときに電源電圧Vccの低下を検知することができる。判定値Dt1〜Dt3は、分圧回路410による分圧比Dkによって調整することができる。
In other words, using Dt2 and Dt3 as determination values, when Dt1 <Dv <Dt2, an increase in the power supply voltage Vcc is detected, while a decrease in the power supply voltage Vcc is detected when Dv> Dt3. it can. The determination values Dt1 to Dt3 can be adjusted by the voltage dividing ratio Dk by the
マイクロコンピュータ300は、Dt1<Dv<Dt2または、Dv>Dt3のときに、Vcc異常を検知して、制御信号SctをHレベルに設定する。一方で、Dt2≦Dv≦Dt3のときには、制御信号SctをLレベルに設定する(Vcc異常非検知)。
The
次に、図2に示したVcc異常の検知構成の変形例をさらに説明する。
図5は、図2に示したVcc検知構成の変形例を説明するための回路図である。
Next, a modified example of the Vcc abnormality detection configuration shown in FIG. 2 will be further described.
FIG. 5 is a circuit diagram for explaining a modification of the Vcc detection configuration shown in FIG.
図5を図2と比較して、図5の回路構成では、分圧回路410は、電源配線100ではなく、配線115と接地配線120との間に接続される。すなわち、分圧回路410は、電圧レギュレータ40の入力電圧を分圧する。
5 is compared with FIG. 2, in the circuit configuration of FIG. 5, the
分圧回路410の出力ノードN0は、図2の構成と同様に、抵抗素子Rcを経由して、マイクロコンピュータ300の入力端子310と接続される。その他の部分の構成は、図示を省略したダイオードDpの配置およびマイクロコンピュータ300内の構成を含めて、図2と同様である。
The output node N0 of the
図5の回路構成によれば、電圧レギュレータ40の入出力間が短絡されると、電源電圧Vccが、配線115の電圧と同等レベルまで上昇する。一方で、A/D変換器320の基準電圧Vrefも配線115の電圧に従って上昇する。このため、A/D変換器320から出力されるデジタル値Dvは、分圧回路410での分圧比Dkに従った値となる。
According to the circuit configuration of FIG. 5, when the input / output of the
図6は、図5に示されたVcc異常検知構成における短絡検出のための判定を説明するための概念図である。 FIG. 6 is a conceptual diagram for explaining determination for short circuit detection in the Vcc abnormality detection configuration shown in FIG.
図6を参照して、電圧レギュレータ40の入出力間が短絡された場合には、A/D変換器320からのデジタル値Dvは、分圧比Dkによって定まる、一定値D*に近づく。たとえば、Vref=Vccである場合には、D*=Dmax×Dkである。
Referring to FIG. 6, when the input / output of
これに対して、電圧レギュレータ40の入出力間での短絡が発生していない場合には、電源電圧Vsと基準電圧Vrefとは大きく異なるので(Vs>Vref)、デジタル値Dvは、短絡発生時のD*よりも上昇することが理解される。
On the other hand, when the short circuit between the input and output of the
したがって、図5の回路構成では、デジタル値Dvが、判定値Dta〜Dtbの範囲内となったときに、電圧レギュレータ40の入出力間の短絡が発生したことによるVcc異常を検知することができる。判定値Dta,Dtbは、分圧比Dkに従う一定電圧に対応する一定値D*を含む電圧範囲に対応させて予め定められる。この結果、電圧レギュレータ40の入出力間の短絡の検知のための判定値の設定が容易になるメリットがある。
Therefore, in the circuit configuration of FIG. 5, when the digital value Dv falls within the range of the determination values Dta to Dtb, it is possible to detect a Vcc abnormality due to a short circuit between the input and output of the
実施の形態1の変形例(図2および図5)では、分圧回路410、A/D変換器320および、CPU430での判定処理によって、Vcc異常を検知するための「異常検知部」の機能が実現される。
In the modification of the first embodiment (FIGS. 2 and 5), the function of the “abnormality detection unit” for detecting the Vcc abnormality by the
[実施の形態2]
以下では、実施の形態1で説明した、電源電圧Vccの異常検知時にマイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させるための電源構成のバリエーションを説明する。以下の実施の形態においても、マイクロコンピュータ300による制御信号Sctは、実施の形態1またはその変形例と同様に生成することができる。
[Embodiment 2]
In the following, a variation of the power supply configuration for reducing the power supply voltage Vcc to the voltage range in which the
図7は、本実施の形態2に従う制御装置の構成を説明するための概略的な回路図である。 FIG. 7 is a schematic circuit diagram for illustrating the configuration of the control device according to the second embodiment.
図7を図1と比較して、実施の形態2に従う制御装置1bでは、実施の形態1に従う制御装置1aに対して、電源基板側の構成が異なる。具体的には、トランス20の二次側巻線23において、図1に示した電圧遮断回路50の配置が省略されている。なお、電圧遮断回路50が配置されない構成では、図1における電源配線100および110を区別する必要がない。したがって、以下では、電力変換回路2は、電源配線110に対して電源電圧Vsを供給するものとする。
Compared with FIG. 1 in FIG. 7, the
さらに、制御装置1bでは、電圧遮断回路50に代えて、制御信号Sctに応じて電源電圧Vsの低下を通じて電源電圧Vccを低下させるための電圧低下回路70が配置されている。
Further, in the
また、図7では、電力変換回路2について、図1では省略された、トランジスタ15のオンオフを制御するための構成が記載されている。まず、この構成について説明する。
In FIG. 7, a configuration for controlling on / off of the
トランス20には、一次側巻線22がさらに設けられている。一次側巻線22には、一次側巻線21および22の巻数比に従って振幅が変換された、一次側巻線21の交流電圧と同一周波数の交流電圧が出力される。一次側巻線21および22の間では、接地配線19(接地電圧GND♯)は共通である。一次側巻線22に出力された交流電圧は、ダイオードD2および平滑コンデンサ62によって、電源配線65および接地配線19間の直流電圧Vdに変換される。直流電圧Vdは、トランジスタ15のオンオフによる電力変換回路2の電力変換動作を制御するための制御IC(integrated Circuit)の電源電圧として用いられる。
The
制御IC60は、電源電圧Vsを制御するために、トランジスタ15のオンオフを制御するための制御信号を発生する。この制御信号は、トランジスタ15のゲートへ入力される。
The
たとえば、制御IC60は、電源電圧Vsが目標値(たとえば、15V)よりも低下したときには、一次側巻線21に入力される交流電圧の実効値を増加するように、トランジスタ15のオンオフを制御する。反対に、制御IC60は、電源電圧Vsが目標値よりも上昇したときには、一次側巻線21に入力される交流電圧の実効値を減少させるように、トランジスタ15のオンオフを制御する。たとえば、トランジスタ15による交流電圧を発生するための周期的なオンオフ制御において、オン期間の幅を増減することによって、交流電圧の実効値を増減することができる。
For example, the
また、トランジスタ15の通過電流を検出するための電流検出抵抗16が、トランジスタ15および接地配線19の間に接続される。制御IC60は、電流検出抵抗16における電圧降下量に基づいて、トランジスタ15の通過電流を検出することができる。
A
さらに、制御IC60は、ラッチ端子61を有する。ラッチ端子61に所定以上の電圧が印加されると、制御IC60は、トランジスタ15のスイッチング動作を停止する。すなわち、トランジスタ15がオフに維持される。一旦、ラッチ端子61に所定以上の電圧が印加されると、制御IC60は、ラッチ機能により、電源電圧Vdの低下によってリセットされるまでの間、トランジスタ15をオフに維持する動作を継続するように構成されている。
Further, the
トランジスタ15がオフ状態に維持されると、一次側巻線21には、平滑コンデンサ14によって保持された直流電圧が印可される。これにより、一次側巻線22および二次側巻線23には、電圧が生じなくなる。したがって、電力変換回路2による電力変換が停止されて、電源電圧Vsの生成が停止される。
When the
電圧低下回路70は、電圧遮断回路50と同様に、マイクロコンピュータ300からの制御信号Sctに応じて作動する。電圧低下回路70は、トランジスタ71と、抵抗素子72と、フォトカプラ75とを有する。フォトカプラ75は、電流通流時に発光するフォトダイオード75aと、フォトダイオード75aの発光に応じてオンするフォトトランジスタ75bとを有する。
The
抵抗素子72、フォトダイオード75aおよびトランジスタ71は、電源配線110および接地配線120の間に直列に接続されている。トランジスタ71のベース(制御電極)には、制御信号Sctが入力される。フォトトランジスタ75bは、電源配線65およびラッチ端子61の間に接続される。
The
制御信号SctがLレベルのとき(Vcc正常時)には、トランジスタ71がオフされるので、フォトダイオード75aには電流が流れないため、フォトトランジスタ75bはオフ状態に維持される。このため、ラッチ端子61は、電源配線65から電気的に切り離されるので、ラッチ機能はオンされない。したがって、トランジスタ15は、電源電圧Vsを目標値に制御するようにオンオフを制御される。
When the control signal Sct is at L level (when Vcc is normal), the
これに対して、Vcc異常が検知されて、制御信号SctがHレベルに設定されると、電圧低下回路70が作動する。電圧低下回路70の作動時には、トランジスタ71がオンされることにより、フォトダイオード75aに電流が流れる。このため、フォトダイオード75aの発光に応じて、フォトトランジスタ75bがオンする。このため、ラッチ端子61は、電源配線65と電気的に接続されることによって、所定以上の電圧を印可される。
In contrast, when a Vcc abnormality is detected and control signal Sct is set to H level,
これにより、制御IC60のラッチ機能がオンされて、トランジスタ15をオフ状態に維持する動作、すなわち、電力変換回路2での電力変換を停止する動作が継続的に実行される。この結果、電力変換回路2による電源電圧Vsの生成が停止されるので、電源電圧Vsおよび電源電圧Vccは低下し続けることになり、最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
Thereby, the latch function of the
このように、実施の形態2に従う制御装置1bにおいては、マイクロコンピュータ300からの制御信号Sctに応じて電圧低下回路70を作動させて、制御IC60のラッチ機能により、電源配線110に対する電力変換回路2からの電源電圧Vsの供給を停止することができる。この結果、実施の形態1と同様に、制御信号Sctに応じて電源配線110の電圧を低下させることにより、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。すなわち、マイクロコンピュータ300の動作を確実に停止することができる。
Thus, in
なお、実施の形態2に従う制御装置1bでは、電圧遮断回路50(図1)よりも構成素子数の少ない電圧低下回路70の配置によって、実施の形態1に従う制御装置1aと同様に、Vcc異常の検知時にマイクロコンピュータ300の動作を確実に停止することができるので、装置の小型化の点で有利である。
In the
[実施の形態3]
実施の形態3では、Vcc異常が一時的なものであったときの自動復帰機能を有するような、制御装置の構成について説明する。
[Embodiment 3]
In the third embodiment, a configuration of a control device that has an automatic return function when the Vcc abnormality is temporary will be described.
図8は、本発明の実施の形態3に従う制御装置の概略構成を説明するための回路図である。 FIG. 8 is a circuit diagram for illustrating a schematic configuration of a control device according to the third embodiment of the present invention.
図8を図7と比較して、実施の形態3に従う制御装置1cは、実施の形態2に従う制御装置1bと比較して、電圧低下回路70に代えて電圧低下回路90を含む。また、電力変換回路2について、図7では記載を省略した、トランジスタ15のオンオフによって電源電圧Vsを制御するための詳細な構成が記載されている。具体的には、制御IC60の制御入力端子63に接続されたVs検出回路80が示されている。
Comparing FIG. 8 with FIG. 7, control device 1 c according to the third embodiment includes a
Vs検出回路80は、シャントレギュレータ82と、抵抗素子83,84と、フォトカプラ85とを有する。フォトカプラ85は、電流通流時に発光するフォトダイオード85aと、フォトダイオード85aの発光に応じてオンするフォトトランジスタ85bとを有する。
The
抵抗素子83および84は、電源配線110および接地配線120の間に直列に接続される。抵抗素子83および84による電源電圧Vsの分圧電圧が、シャントレギュレータ82のリファレンス(R)端子に入力される。フォトダイオード85aは、電源配線110および接地配線120の間に、シャントレギュレータ82と直列に接続される。
制御IC60側において、フォトカプラ85のフォトトランジスタ85bは、電源配線65および接地配線19の間に、抵抗素子64と直列に接続される。抵抗素子64は、制御IC60の制御入力端子63と接地配線19の間に接続される。制御IC60は、制御入力端子63の電圧に基づいて、フォトトランジスタ85bのオン/オフを検出することができる。
On the
Vs検出回路80において、電源配線110の電圧(電源電圧Vs)が基準よりも上昇すると、シャントレギュレータ82によって、カソード(K)端子およびアノード(A)端子間に電流が生じる。これに応じて、フォトダイオード85aが発光することにより、フォトトランジスタ85bがオンする。
In the
一方で、電源配線110の電圧(電源電圧Vs)が基準よりも低下すると、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子間に電流は生じない。したがって、フォトダイオード85aは発光せず、フォトトランジスタ85bはオンされる。このように、Vs検出回路80の動作によって、制御入力端子63には、Vs上昇時にはHレベル電圧(Vd)が入力される一方で、Vs低下時にはLレベル電圧(GND♯)が入力される。このように、Vs検出回路80は、電源電圧Vsのフィードバック信号を制御IC60へ入力する機能を有する。
On the other hand, when the voltage of the power supply wiring 110 (power supply voltage Vs) is lower than the reference, no current is generated between the cathode (K) terminal and the anode (A) terminal of the
制御IC60は、制御入力端子63にLレベル電圧が入力されると、一次側巻線21に入力される交流電圧の実効値を増加するように、トランジスタ15のオンオフを制御する。一方で、制御入力端子63にHレベル電圧が入力されると、トランジスタ15のオンオフは、一次側巻線21に入力される交流電圧の実効値を低下するように制御される。このようにして、制御IC60は、トランジスタ15のオンオフ制御によって、電源電圧Vsをフィードバック制御することができる。すなわち、電力変換回路2は、Vs検出回路80からのフィードバック信号に基づいて、電源電圧Vsを制御する。
When the L level voltage is input to the
なお、Vs検出回路80を用いた制御IC60による電源電圧Vsのフィードバック制御は、Vcc異常検知時の制御動作と直接的に関係がないため、実施の形態1,2では説明を省略したが、他の実施の形態に従う制御装置においても、同様の構成が具備されているものとする。
The feedback control of the power supply voltage Vs by the
電圧低下回路90は、電圧低下回路70と同様に、マイクロコンピュータ300からの制御信号Sctに応じて作動する。電圧低下回路90は、N型のトランジスタ92と、抵抗素子94とを有する。トランジスタ92は、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子の間に接続される。
The
トランジスタ92のゲート(制御電極)には、マイクロコンピュータ300からの、Vcc異常検知時にHレベルに設定される制御信号Sctが入力される。抵抗素子94は、トランジスタ92のゲート(制御電極)を接地電圧GNDにプルダウンする。
A control signal Sct set to H level when a Vcc abnormality is detected is input from the
電源電圧Vccの正常時には、制御信号SctがLレベルに設定されるので、トランジスタ92はオフされる。したがって、Vs検出回路80は、上述した、電源電圧Vsを目標値に制御するためのフィードバック信号を生成するように動作する。
When power supply voltage Vcc is normal, control signal Sct is set to L level, and
これに対して、Vcc異常発生時には、制御信号SctがHレベルに設定されることにより、トランジスタ92がオンされる。これにより、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子が短絡されるので、フォトダイオード85aには電流が流れ続ける。
In contrast, when Vcc abnormality occurs, the control signal Sct is set to the H level, whereby the
したがって、制御信号SctのHレベル期間では、フォトトランジスタ85bも継続的にオンされるため、制御IC60の制御入力端子63に対して、Vs検出回路80からのフィードバック信号としては、電源電圧Vsの上昇を示すHレベル電圧が継続的に入力される。この結果、トランジスタ15は、一次側巻線21に入力される交流電圧の実効値を制御上の最小値に維持するように制御される。このとき、電源電圧Vsは、たとえば、通常時の15Vに対して、2〜3V程度まで低下する。
Accordingly, since the
電源電圧Vsの低下により、電圧レギュレータ40の出力電圧も低下するので、電源電圧Vccも低下する。これにより、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
As the power supply voltage Vs decreases, the output voltage of the
このように、実施の形態3に従う制御装置1cにおいては、マイクロコンピュータ300からの制御信号Sctに応じて電圧低下回路90を作動させて、Vs検出回路80から制御IC60へのフィードバック信号を変換することによって、電力変換回路2によって供給される電源電圧Vsを制御上の最小レベルまで低下することができる。この結果、実施の形態1と同様に、制御信号Sctに応じて、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。すなわち、マイクロコンピュータ300の動作を確実に停止することができる。
Thus, in control device 1c according to the third embodiment,
さらに、図8に示された制御装置1cでは、Vcc異常が一時的なものであり、たとえば、検知信号FvcがHレベルに変化してから所定時間内にLレベルに復帰した場合には、マイクロコンピュータ300が制御信号SctをHレベルからLレベルに復帰させることにより、電源電圧VsおよびVccを自動的に復帰することができる。なお、当該所定時間は、電圧低下回路90の作動に対応して電源電圧Vccが低下するまでに通常要する時間よりも短くなるように、マージンを持って設定することが必要である。反対に、上記所定時間内に検知信号FvcがHレベルからLレベルに変化しなかったときには、マイクロコンピュータ300は、電源電圧Vccの低下に応じて検知信号FvcがLレベルに変化しても、検知信号FvcをHレベルに保持する。
Further, in the control device 1c shown in FIG. 8, the Vcc abnormality is temporary. For example, when the detection signal Fvc changes to H level and returns to L level within a predetermined time, When the
制御信号SctがLレベルに戻されると、シャントレギュレータ82は、リファレンス(R)端子には、抵抗素子83および84による電源電圧Vsの分圧電圧が再び入力されるようになる。これにより、Vs検出回路80は、再び、電源電圧Vsを制御するためのフィードバック信号を制御IC60へ入力することができる。
When the control signal Sct is returned to the L level, the
したがって、実施の形態3に従う制御装置1cでは、実施の形態1のような電圧遮断回路50の配置が不要であることに加えて、Vcc異常が一時的なものである場合には、制御信号SctをLレベルに復帰させることにより、電源電圧Vsおよび電源電圧Vccを自動的に復帰させることが可能となる。
Therefore, control device 1c according to the third embodiment does not require the arrangement of
[実施の形態3の変形例]
図9は、本発明の実施の形態3の変形例に従う制御装置の概略構成を説明するための回路図である。
[Modification of Embodiment 3]
FIG. 9 is a circuit diagram for illustrating a schematic configuration of a control device according to a modification of the third embodiment of the present invention.
図9および図8を参照して、実施の形態3の変形例に従う制御装置1dでは、実施の形態3に従う制御装置1cと比較して、電圧低下回路90(図8)に代えて、電圧低下回路90♯が配置される。制御装置1dのその他の部分の構成は、図8に示した制御装置1cと同様である。
9 and 8, control device 1d according to the modification of the third embodiment replaces voltage drop circuit 90 (FIG. 8) with a voltage drop as compared with control device 1c according to the third embodiment.
電圧低下回路90♯は、電圧低下回路90と同様に、マイクロコンピュータ300からの制御信号Sctに応じて作動する。電圧低下回路90♯は、N型のトランジスタ92と、抵抗素子94とを有する。トランジスタ92は、シャントレギュレータ82のリファレンス(R)端子およびアノード(A)端子の間に接続される。抵抗素子94は、電圧低下回路90(図8)と同様に、トランジスタ92のゲート(制御電極)を接地電圧GNDにプルダウンする。
電圧低下回路90♯は、Vcc異常発生時に制御信号SctがHレベルに設定されると、トランジスタ92のオンにより、シャントレギュレータ82のリファレンス(R)端子およびアノード(A)端子を短絡する。これにより、シャントレギュレータ82は、リファレンス(R)端子の入力電圧が低下したことを検知するので、カソード(K)端子およびアノード(A)端子間には電流が発生されない。
このため、フォトダイオード85aに電流が流れない状態が維持されるので、フォトトランジスタ85bも継続的にオフされる。この結果、制御IC60の制御入力端子63には、Vs検出回路80からのフィードバック信号として、電源電圧Vsの低下を示すLレベル電圧が継続的に入力される。この結果、トランジスタ15は、一次側巻線21に入力される交流電圧の実効値を上昇するように制御され続ける。
For this reason, a state in which no current flows through the
通常、制御IC60には、電力変換回路2内の素子の過電流や過高温の発生を検知して、電力変換回路2の動作を自動的に停止する安全機能が具備されている。したがって、実施の形態3の変形例3に従う制御装置1dでは、Vcc異常発生時に制御信号SctがHレベルに維持されると、電源電圧Vsを上昇させるための制御動作が強制的に継続されることにより、電力変換回路2内で過電流や過高温が発生することになる。これにより、制御IC60による既存の安全機能を作動させることによって、電力変換回路2による電力変換が停止される。
Normally, the
この結果、電力変換回路2による電源電圧Vsの生成が停止されるので、電源電圧Vsおよび電源電圧Vccは低下し続けることになり、最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
As a result, the generation of the power supply voltage Vs by the
このように、実施の形態3に変形例に従う制御装置1dにおいても、実施の形態3に従う制御装置1cと同様に、制御信号Sctに応じて電圧低下回路90♯を作動させて、Vs検出回路80から制御IC60へのフィードバック信号を変換することによって、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
Thus, in control device 1d according to the modification of the third embodiment, similarly to control device 1c according to the third embodiment,
なお、制御装置1dにおいても、制御信号Sctは、制御装置1cと同様に設定することができる。すなわち、Vcc異常が一時的なものであり、たとえば、検知信号FvcがHレベルに変化してから所定時間内に、検知信号FvcがLレベルに復帰した場合には、マイクロコンピュータ300が制御信号SctをHレベルからLレベルに復帰させることにより、電源電圧VsおよびVccを自動的に復帰することができる。
Also in the control device 1d, the control signal Sct can be set similarly to the control device 1c. In other words, when the Vcc abnormality is temporary, for example, when the detection signal Fvc returns to the L level within a predetermined time after the detection signal Fvc changes to the H level, the
[実施の形態4]
実施の形態4では、昇圧回路が設けられた構成を有する制御装置における、Vcc異常検知時に電源電圧Vccを低下させるための電源構成について説明する。
[Embodiment 4]
In the fourth embodiment, a power supply configuration for reducing the power supply voltage Vcc when a Vcc abnormality is detected in a control device having a configuration provided with a booster circuit will be described.
図10は、本発明の実施の形態4に従う制御装置の回路構成図である。
図10を参照して、実施の形態4に従う制御装置1eは、昇圧回路500を含む。昇圧回路500は、高圧負荷600に対して、外部電源10の交流電圧の振幅相当の直流電圧よりも高い直流電圧Vdcを供給できるように構成されている。たとえば、外部電源10の交流電圧振幅が140V程度である場合に、昇圧回路500がVdc=280V程度の直流電圧を発生することにより、高圧負荷600の動作電源が供給される。
FIG. 10 is a circuit configuration diagram of the control device according to the fourth embodiment of the present invention.
Referring to FIG. 10, control device 1 e according to the fourth embodiment includes a
実施の形態4に従う制御装置1eでは、外部電源10と、実施の形態1〜3と同様の構成を有する電力変換回路2との間に昇圧回路500が配置される。したがって、電力変換回路2には、ダイオードブリッジ12の出力電圧ではなく、昇圧回路500から出力された直流電圧Vdcが入力される。電力変換回路2は、実施の形態1〜3と同様に、昇圧回路500が出力する直流電圧VdcをDC/AC変換(トランジスタ15)およびAC/DC変換(ダイオードD1および平滑コンデンサ24)することによって電源電圧Vsを供給する。電源電圧Vsを、マイクロコンピュータ300に供給される電源電圧Vccに変換するための構成は、実施の形態1〜3およびそれらの変形例と同様である。
In control device 1e according to the fourth embodiment,
次に、昇圧回路500の構成および動作について説明する。
昇圧回路500は、電源配線501と、平滑コンデンサ502と、リアクトル506と、ダイオード508と、トランジスタ510と、電流検出抵抗512と、平滑コンデンサ515と、制御IC550とを有する。制御IC550の動作電源は、制御IC60と共通に、電源配線65から供給される。
Next, the configuration and operation of the
The
電源配線501は、ダイオードブリッジ12によって整流された交流電圧を受ける。平滑コンデンサ502は、電源配線401および接地配線19の間に接続される。すなわち平滑コンデンサ502は、外部電源10の交流電圧の振幅相当の直流電圧(たとえば、約140V)を保持する。
The
リアクトル506およびダイオード508は、電源配線501および520の間に直列に接続される。トランジスタ510は、リアクトル506およびダイオード508の接続ノードと接地配線19との間に、電流検出抵抗512と直列に接続される。電流検出抵抗512は、制御IC550の入力端子と接地配線19の間に接続される。制御IC550は、当該入力端子の電圧、すなわち、電流検出抵抗512の電圧降下量に基づいて、トランジスタ510の通過電流を検出することができる。
トランジスタ510のオン期間およびオフ期間を周期的に設けることによって、いわゆる昇圧チョッパ回路の機能が実現されて、電源配線501の電圧よりも高い直流電圧を電源配線520に発生することができる。特に、トランジスタ510を周期的にオンオフ(スイッチング)するとともに、スイッチング周期に対するオン期間の時間比(デューティ比)を制御することによって、電源配線520に出力される直流電圧Vdcを制御することができる。
By periodically providing an ON period and an OFF period of the
また、昇圧回路500では、リアクトル506の電流波形を、ダイオードブリッジ12からの出力電圧(全波整流電圧)と同一周波数かつ同一位相の電流に制御することによって、力率を高めることができる。この場合には、リアクトル506を流れる全波整流波形の電流波高値の制御によって、直流電圧Vdcを制御することができる。このように、昇圧回路500は、昇圧機能のオン時には、制御IC550によるトランジスタ510のオンオフ制御により、昇圧された直流電圧Vdcを目標電圧(たとえば、280V)に制御する。
In
一方で、昇圧機能オフ時には、トランジスタ510がオフに維持されるので、直流電圧Vdcは、平滑コンデンサ502に保持された直流電圧と同等となる。すなわち、昇圧機能オフには、電源電圧Vdcは、昇圧機能オン時よりも低下する。
On the other hand, since the
昇圧回路500における昇圧機能のオンオフは、マイクロコンピュータ300からの昇圧停止信号Sbsによって制御される。昇圧停止信号Sbsは、フォトカプラ560を経由して制御IC550に伝達される。フォトカプラ560は、フォトダイオード560aおよびフォトトランジスタ560bを有する。フォトダイオード560aは、電源配線110および接地配線120の間に、N型のトランジスタ570と直列に接続される。トランジスタ570のベース(制御電極)には、マイクロコンピュータ300からの昇圧停止信号Sbsが入力される。
On / off of the boost function in the
マイクロコンピュータ300は、昇圧回路500の昇圧機能をオフする際に昇圧停止信号SbsをHレベルに設定する。たとえば、制御装置1eが搭載された機器の待機動作時(スタンバイモード)において、昇圧停止信号SbsはHレベルに設定される。通常時には、昇圧停止信号Sbsは、Lレベルに設定される。
The
昇圧停止信号SbsのLレベル時には、トランジスタ570がオフされるため、フォトダイオード560aには電流が流れず、フォトトランジスタ560bはオフされる。これにより、制御IC550の入力端子552の電圧は、接地電圧GND♯から上昇する。これに応じて、制御IC550は、昇圧回路500の昇圧機能をオンする。
When the boost stop signal Sbs is at the L level, the
一方で、昇圧停止信号SbsがHレベルに設定されると、トランジスタ570がオンされることにより、フォトダイオード560aに電流が流れるのに応じて、フォトトランジスタ560bがオンする。これにより、制御IC550の入力端子552には、接地配線19によって、接地電圧GND♯が入力される。これに応じて、制御IC550は、昇圧回路500の昇圧機能をオフする。
On the other hand, when the boost stop signal Sbs is set to the H level, the
さらに、制御装置1eには、制御信号Sctに応じて作動する電圧低下回路91が設けられる。電圧低下回路91は、電源配線110および接地配線120の間に、トランジスタ570に対して並列に接続されたN型のトランジスタ580を有する。トランジスタ580のベース(制御電極)には、マイクロコンピュータ300からの制御信号Sctが入力される。なお、制御装置1eにおいても、制御信号Sctは、実施の形態3に従う制御装置1cと同様に設定することができる。すなわち、Vcc異常が一時的なものであり、たとえば、検知信号FvcがHレベルに変化してから所定時間内に、検知信号FvcがLレベルに復帰した場合には、マイクロコンピュータ300が制御信号SctをLレベルに復帰することができる。
Furthermore, the control device 1e is provided with a
したがって、マイクロコンピュータ300がVcc異常を検知すると、制御信号SctをHレベルに設定することにより、トランジスタ580がオンする。すなわち、電圧低下回路91の作動時には、昇圧停止信号SbsをHレベルに設定したときと同様に、制御IC550の入力端子552には、接地配線19によって接地電圧GND♯が入力される。これにより、Vcc異常検知時には、昇圧回路500の昇圧機能をオフすることができる。
Therefore, when
図11には、本発明の実施の形態4に従う制御装置1eのVcc異常検知時における動作を説明するためのフローチャートが示される。 FIG. 11 shows a flowchart for illustrating the operation at the time of Vcc abnormality detection of control device 1e according to the fourth embodiment of the present invention.
図11を参照して、マイクロコンピュータ300は、Vcc異常を検知すると(S100のYES判定時)、制御信号SctをHレベルに設定して電圧低下回路91を作動することによって、昇圧回路500の昇圧機能をオフする(S110)。
Referring to FIG. 11, when
昇圧回路500の昇圧機能がオフされて、電力変換回路2の入力電圧に相当する直流電圧Vdcが低下すると、同一電力を供給するために要する電流値が増加するため、トランジスタ15を流れる電流Icが増大する(S120)。たとえば、電源電圧Vdcが280Vから140Vに低下すると、Icは約2倍に増加する。
When the boosting function of the
これにより、電力変換回路2の制御IC60が、Ic>Ith(Ith:基準値)を検出することにより、過電流を検知して、電力変換動作を停止する(S130)。これにより、電力変換回路2による電源電圧Vsの生成が停止されるので、電源電圧Vsおよび電源電圧Vccは低下し続けることになる。この結果、最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
Accordingly, the
なお、スタンバイ動作時に昇圧停止信号SbsがHレベルに設定される際には、電源配線110,200からの消費電力が小さい。このため、電源電圧Vdcが低下しても、電流Icが過電流検知レベルまで上昇することはなく、電力変換回路2による電力変換動作は継続される。
Note that when the boost stop signal Sbs is set to the H level during the standby operation, the power consumption from the
このように、実施の形態4に従う制御装置1eでは、昇圧回路を具備する構成において、Vcc異常検知時には、昇圧回路の昇圧機能を停止させることにより、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。
As described above, in the control device 1e according to the fourth embodiment, in the configuration including the booster circuit, when the Vcc abnormality is detected, the booster function of the booster circuit is stopped to supply power to the voltage region where the
また、図10では、昇圧停止信号Sbsに応じてオンするトランジスタ570とは別個に、制御信号Sctに応じてオンするトランジスタ580を配置する構成を例示したが、トランジスタ570を、昇圧停止信号Sbsおよび制御信号Sctの論理和(OR)信号に応じてオンオフする構成とすれば、トランジスタ580の配置を省略することも可能である。このように、実施の形態4に従う制御装置1eでは、昇圧回路を具備する構成において、追加される回路素子を抑制した上で、Vcc異常検知時に電源電圧Vccを低下させるための電源構成を実現することができる。
10 illustrates a configuration in which the
なお、本実施の形態1〜4を通じて、Vcc異常を検知するための構成は特に限定されるものではなく、マイクロコンピュータ300が電源電圧Vccの異常(上昇または低下)を検知可能であれば、任意の構成を適用することができる。すなわち、図1の構成のように、マイクロコンピュータ300の外部回路によってVcc異常が検知されてもよく、図2または図5の構成のようにマイクロコンピュータ300による処理を組み合わせてVcc異常が検知されてもよい。
Note that the configuration for detecting a Vcc abnormality is not particularly limited through the first to fourth embodiments, and any configuration is possible as long as the
また、本実施の形態の形態に従う制御装置は、複数の電源電圧が用いられる制御装置であれば、制御装置によって制御される負荷を特に限定することなく、電源電圧異常に対応してマイクロコンピュータを確実に停止させるための電源構成を適用することが可能である。 In addition, if the control device according to the present embodiment is a control device that uses a plurality of power supply voltages, the microcomputer is not limited to a load controlled by the control device, and the microcomputer is adapted to the power supply voltage abnormality. It is possible to apply a power supply configuration for surely stopping.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1a,1b,1c,1d,1e 制御装置、2 電力変換回路、10 外部電源、12 ダイオードブリッジ、14,22,24,62,502,515 平滑コンデンサ、15,52,53,71,92,470,510,570,580 トランジスタ、16,412,512 電流検出抵抗、19,120 接地配線、20 トランス、21,22 一次側巻線、23 二次側巻線、40 電圧レギュレータ、50 電圧遮断回路、51 サイリスタ、55〜58,64,72,83,84,94,Ra〜Rd 抵抗素子、60 制御IC、61 ラッチ端子、63 制御入力端子、65,100,110,200,401,501,520 電源配線、70,90,90♯,91 電圧低下回路、75,85,560 フォトカプラ、75a,85a,560a フォトダイオード、75b,85b,560b フォトトランジスタ、80 Vs検出回路、82 シャントレギュレータ、115 配線、300 マイクロコンピュータ、310,552 入力端子、320 A/D変換器、400 電圧異常検知回路、410 分圧回路、430 コンパレータ、500 昇圧回路、506 リアクトル、508 ダイオード(昇圧回路)、510 トランジスタ(昇圧回路)、550 制御IC(昇圧回路)、570,580 トランジスタ(昇圧機能停止用)、600 高圧負荷、D1,D2 ダイオード(電力変換回路)、Dk 分圧比、Dmax 最大値、Dt1〜Dt3,Dta,Dtb,Dth 判定値、Dv デジタル値、Fvc 検知信号、GND,GND♯ 接地電圧、N0〜N3 ノード、R0 電流制限抵抗、Sbs 昇圧停止信号、Sct 制御信号(Vcc異常検知時)、Vcc,Vd,Vdc,Vs 電源電圧、Vdv 分圧電圧、Vref 基準電圧、Vt 判定電圧。 1a, 1b, 1c, 1d, 1e Control device, 2 Power conversion circuit, 10 External power supply, 12 Diode bridge, 14, 22, 24, 62, 502, 515 Smoothing capacitor, 15, 52, 53, 71, 92, 470 , 510, 570, 580 transistor, 16, 412, 512 current detection resistor, 19, 120 ground wiring, 20 transformer, 21, 22 primary winding, 23 secondary winding, 40 voltage regulator, 50 voltage cutoff circuit, 51 Thyristor, 55 to 58, 64, 72, 83, 84, 94, Ra to Rd Resistive element, 60 Control IC, 61 Latch terminal, 63 Control input terminal, 65, 100, 110, 200, 401, 501, 520 Power supply Wiring, 70, 90, 90 #, 91 Voltage drop circuit, 75, 85, 560 Photocoupler, 75a, 85 , 560a Photodiode, 75b, 85b, 560b Phototransistor, 80 Vs detection circuit, 82 shunt regulator, 115 wiring, 300 microcomputer, 310,552 input terminal, 320 A / D converter, 400 voltage abnormality detection circuit, 410 minutes Voltage circuit, 430 comparator, 500 boost circuit, 506 reactor, 508 diode (boost circuit), 510 transistor (boost circuit), 550 control IC (boost circuit), 570, 580 transistor (for boost function stop), 600 high voltage load, D1, D2 diode (power conversion circuit), Dk voltage division ratio, Dmax maximum value, Dt1 to Dt3, Dta, Dtb, Dth judgment value, Dv digital value, Fvc detection signal, GND, GND # ground voltage, N0 to N3 No , R0 current limiting resistor, Sbs boost stop signal, Sct control signal (at Vcc abnormality detection), Vcc, Vd, Vdc, Vs the power supply voltage, Vdv divided voltage, Vref reference voltage, Vt determination voltage.
Claims (1)
第1の電源電圧を伝達するための第1の電源配線と、
前記第1の電源配線の前記第1の電源電圧を降圧して第2の電源電圧を生成する電圧調整回路と、
前記電圧調整回路によって生成された前記第2の電源電圧を前記マイクロコンピュータへ供給するための第2の電源配線と、
前記第1の電源電圧に応じた電圧と前記第2の電源電圧に応じた電圧との比較に基づいて、前記第2の電源電圧の異常を検知するための異常検知部と、
前記マイクロコンピュータからの指令に応じた作動時に、前記電圧調整回路に入力される前記第1の電源配線の電圧を低下させることによって、前記マイクロコンピュータが動作不可となる電圧領域まで前記第2の電源電圧を低下させるための電圧低下回路とを備え、
前記マイクロコンピュータは、前記異常検知部が前記第2の電源電圧の異常を検知したときに、前記電圧低下回路を作動させ、
外部電源からの交流電圧を直流電圧に変換して出力するための、前記交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する昇圧回路と、
前記昇圧回路の出力電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力する電力変換動作を実行するための電力変換回路とをさらに備え、
前記昇圧回路は、前記昇圧機能がオンされたときに第1の電圧を出力する一方で、前記昇圧機能がオフされたときには前記第1の電圧よりも低い第2の電圧を出力するように構成され、
前記電力変換回路は、回路内の過電流発生時に前記電力変換動作を停止する機能を有し、
前記電圧低下回路は、作動時に前記昇圧回路の前記昇圧機能をオフするように構成される、制御装置。 A microcomputer for controlling the load;
A first power supply wiring for transmitting a first power supply voltage;
A voltage adjustment circuit for generating a second power supply voltage by stepping down the first power supply voltage of the first power supply wiring;
A second power supply wiring for supplying the second power supply voltage generated by the voltage adjustment circuit to the microcomputer;
An abnormality detection unit for detecting an abnormality of the second power supply voltage based on a comparison between a voltage according to the first power supply voltage and a voltage according to the second power supply voltage;
When operating in accordance with a command from the microcomputer, the voltage of the first power supply wiring input to the voltage adjustment circuit is reduced to reduce the second power supply to a voltage range where the microcomputer becomes inoperable. A voltage drop circuit for reducing the voltage,
The microcomputer activates the voltage drop circuit when the abnormality detection unit detects an abnormality in the second power supply voltage ,
A step-up circuit having a step-up function for generating a DC voltage higher than the amplitude of the AC voltage, for converting an AC voltage from an external power source into a DC voltage and outputting the DC voltage;
A power conversion circuit for performing a power conversion operation for converting the output voltage of the booster circuit into the first power supply voltage and outputting the converted voltage to the first power supply wiring;
The booster circuit is configured to output a first voltage when the booster function is turned on, and to output a second voltage lower than the first voltage when the booster function is turned off. And
The power conversion circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit,
The control device , wherein the voltage drop circuit is configured to turn off the boost function of the boost circuit when activated .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129573A JP6372189B2 (en) | 2014-06-24 | 2014-06-24 | Control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014129573A JP6372189B2 (en) | 2014-06-24 | 2014-06-24 | Control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016008888A JP2016008888A (en) | 2016-01-18 |
JP6372189B2 true JP6372189B2 (en) | 2018-08-15 |
Family
ID=55226534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014129573A Active JP6372189B2 (en) | 2014-06-24 | 2014-06-24 | Control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6372189B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114152897A (en) * | 2020-09-08 | 2022-03-08 | 瑞昱半导体股份有限公司 | Power failure detection device and method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3473032B2 (en) * | 1992-10-23 | 2003-12-02 | ソニー株式会社 | Charger protection circuit |
JPH08251915A (en) * | 1995-03-15 | 1996-09-27 | Hitachi Ltd | Switching regulator |
JPH09284994A (en) * | 1996-04-05 | 1997-10-31 | Nec Corp | Overvoltage protection circuit |
-
2014
- 2014-06-24 JP JP2014129573A patent/JP6372189B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016008888A (en) | 2016-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7471070B2 (en) | Switching power supply unit for generating an output voltage stepped up from an input voltage | |
US8659282B2 (en) | Constant time controller and controlling method for switching regulator | |
JP5056395B2 (en) | Switching power supply | |
JP6723038B2 (en) | Insulated synchronous rectification type DC/DC converter, synchronous rectification circuit, power supply adapter and electronic device, control method | |
KR102049372B1 (en) | Switch control circuit, switch control method, and power supply device using the same | |
KR101422959B1 (en) | Power factor correction apparatus and power supplying apparatus | |
KR20110017784A (en) | Led light emitting device | |
JP2007186039A (en) | Headlamp device for vehicle | |
JP2010273447A (en) | Switching power supply device | |
JP5978489B2 (en) | DC power supply unit and DC power supply system | |
JP2018019589A (en) | Isolation synchronous rectification type dc/dc converter, synchronous rectification controller, shunt regulator circuit, power supply adapter, and electronic device | |
JP6249167B2 (en) | LED lighting device and LED lighting device | |
JP6842252B2 (en) | Insulation synchronous rectification type DC / DC converter, its protection method, power adapter and electronic equipment | |
JP6372189B2 (en) | Control device | |
US8492993B2 (en) | LED driving circuit and power converting circuit | |
KR102502208B1 (en) | Dc-dc converter and driving method thereof | |
JP6344086B2 (en) | Control device | |
JP6902719B2 (en) | Converter system | |
JP6053155B2 (en) | Power converter, inrush current suppression method | |
KR20170064385A (en) | Power Supply System | |
JP5338159B2 (en) | Flyback switching power supply | |
JP2017016919A (en) | LED lighting circuit and LED lighting device | |
JP6613938B2 (en) | LED power supply device and LED lighting device | |
JP6593927B2 (en) | Switching power supply | |
JP2006325281A (en) | Switching power supply circuit and switching power supply control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180702 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6372189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |