JP6344086B2 - Control device - Google Patents

Control device Download PDF

Info

Publication number
JP6344086B2
JP6344086B2 JP2014129574A JP2014129574A JP6344086B2 JP 6344086 B2 JP6344086 B2 JP 6344086B2 JP 2014129574 A JP2014129574 A JP 2014129574A JP 2014129574 A JP2014129574 A JP 2014129574A JP 6344086 B2 JP6344086 B2 JP 6344086B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
power conversion
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014129574A
Other languages
Japanese (ja)
Other versions
JP2016010236A (en
Inventor
智也 ▲崎▼石
智也 ▲崎▼石
崇 八島
崇 八島
長谷川 敏明
敏明 長谷川
長野 克則
克則 長野
池田 亮
亮 池田
昌樹 ▲高▼田
昌樹 ▲高▼田
隆志 久保
隆志 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noritz Corp
Original Assignee
Noritz Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noritz Corp filed Critical Noritz Corp
Priority to JP2014129574A priority Critical patent/JP6344086B2/en
Publication of JP2016010236A publication Critical patent/JP2016010236A/en
Application granted granted Critical
Publication of JP6344086B2 publication Critical patent/JP6344086B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Description

この発明は、制御装置に関し、より特定的には、複数の電源電圧を使用する制御装置における電源電圧の異常時処理に関する。   The present invention relates to a control device, and more particularly, to a power supply voltage abnormality process in a control device using a plurality of power supply voltages.

複数の電源電圧を使用する装置における電源電圧監視装置が、特開平4−276564号公報(特許文献1)および特開2002−82139号公報(特許文献2)に記載されている。   Japanese Patent Application Laid-Open No. 4-276564 (Patent Document 1) and Japanese Patent Application Laid-Open No. 2002-82139 (Patent Document 2) describe a power supply voltage monitoring device in an apparatus using a plurality of power supply voltages.

特許文献1には、複数の電源電圧のうちの1つの電源電圧を用いて、他の電源電圧の異常を監視するための監視回路の構成が記載されている。特に、特許文献1では、当該1つの1つの電源電圧の分圧比が異なる分圧電圧を2個のコンパレータにそれぞれ入力することで、他の電源電圧の異常を検出する構成が開示されている。   Patent Document 1 describes a configuration of a monitoring circuit for monitoring an abnormality in another power supply voltage using one power supply voltage among a plurality of power supply voltages. In particular, Patent Document 1 discloses a configuration in which an abnormality of another power supply voltage is detected by inputting divided voltages having different voltage dividing ratios of the one power supply voltage to two comparators, respectively.

特許文献2には、2個のコンパレータに対して同一の負電圧を異なる極性の入力端子に入力する回路構成が開示されている。   Patent Document 2 discloses a circuit configuration in which the same negative voltage is input to input terminals having different polarities for two comparators.

特開平4−276564号公報JP-A-4-276564 特開2002−82139号公報JP 2002-82139 A

複数の電源電圧を使用する制御装置において、特に、負荷を制御するためのマイクロコンピュータの電源電圧が変動すると、負荷制御に影響が生じる虞がある。   In a control device that uses a plurality of power supply voltages, particularly when the power supply voltage of a microcomputer for controlling a load varies, load control may be affected.

一般的に、マイクロコンピュータに対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。しかしながら、電源電圧の変動レベルによっては、電源電圧が動作保障電圧範囲外となっても、マイクロコンピュータが必ず動作を停止するとは限らない。このような動作時は、変動した電源電圧の下でのマイクロコンピュータによる制御によって、負荷の動作が通常と異なることが懸念される。   In general, for a microcomputer, an operation guarantee voltage range of a power supply voltage is preset as a specification value. However, depending on the fluctuation level of the power supply voltage, even if the power supply voltage falls outside the guaranteed operating voltage range, the microcomputer does not always stop operating. During such an operation, there is a concern that the operation of the load is different from the normal operation due to the control by the microcomputer under the varied power supply voltage.

この発明はこのような課題を解決するためになされたものであって、この発明の目的は、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータを確実に停止させるための電源構成を提供することである。   The present invention has been made to solve such a problem, and an object of the present invention is to reliably control a microcomputer when a power supply voltage of the microcomputer is abnormal in a control device using a plurality of power supply voltages. It is to provide a power supply configuration for stopping.

本発明による制御装置は、負荷を制御するためのマイクロコンピュータと、第1および第2の電源配線と、電圧調整回路と、異常検知回路と、電圧低下回路を備える。第1の電源配線は、第1の電源電圧を伝達する。電圧調整回路は、第1の電源配線の第1の電源電圧を降圧して第2の電源電圧を生成する。第2の電源配線は、電圧調整回路によって生成された第2の電源電圧をマイクロコンピュータへ供給する。異常検知回路は、第1の電源電圧に応じて変化する電圧と第2の電源電圧に応じて変化する電圧との比較に基づいて、第2の電源電圧の異常を検知する。電圧低下回路は、異常検知回路が第2の電源電圧の異常を検知したときに、マイクロコンピュータによる処理を伴うことなく作動するように構成される。電圧低下回路は、作動時に、電圧調整回路に入力される第1の電源配線の電圧を低下させることによって、マイクロコンピュータが動作不可となる電圧領域まで第2の電源電圧を低下させる。   A control device according to the present invention includes a microcomputer for controlling a load, first and second power supply wirings, a voltage adjustment circuit, an abnormality detection circuit, and a voltage reduction circuit. The first power supply line transmits the first power supply voltage. The voltage adjustment circuit steps down the first power supply voltage of the first power supply wiring to generate a second power supply voltage. The second power supply wiring supplies the second power supply voltage generated by the voltage adjustment circuit to the microcomputer. The abnormality detection circuit detects an abnormality of the second power supply voltage based on a comparison between a voltage that changes according to the first power supply voltage and a voltage that changes according to the second power supply voltage. The voltage drop circuit is configured to operate without processing by the microcomputer when the abnormality detection circuit detects an abnormality in the second power supply voltage. The voltage lowering circuit lowers the second power supply voltage to a voltage region where the microcomputer becomes inoperable by lowering the voltage of the first power supply wiring input to the voltage adjusting circuit during operation.

上記制御装置によれば、マイクロコンピュータの動作電源である第2の電源電圧の異常が異常検知回路によって検知されると、マイクロコンピュータによる処理を伴うことなく電圧低下回路を作動することによって、電圧調整回路に入力される第1の電源電圧が低下される。これにより、電圧調整回路から出力される第2の電源電圧を、マイクロコンピュータが動作不可となる電圧領域まで低下させることができる。したがって、第2の電源電圧の異常時に、第1の電源電圧の低下を通じて、マイクロコンピュータの動作を確実に停止することができる。特に、マイクロコンピュータによる処理を伴うことなく、電圧低下回路を作動することができるので、マイクロコンピュータの動作が不安定となっていても、マイクロコンピュータの動作を確実に停止させるように第2の電源電圧を低下することができる。   According to the above control device, when the abnormality of the second power supply voltage, which is the operating power supply of the microcomputer, is detected by the abnormality detection circuit, the voltage adjustment is performed by operating the voltage reduction circuit without processing by the microcomputer. The first power supply voltage input to the circuit is reduced. As a result, the second power supply voltage output from the voltage adjustment circuit can be lowered to a voltage region where the microcomputer cannot operate. Therefore, when the second power supply voltage is abnormal, the operation of the microcomputer can be reliably stopped through a decrease in the first power supply voltage. In particular, since the voltage drop circuit can be operated without processing by the microcomputer, the second power source is used to surely stop the operation of the microcomputer even if the operation of the microcomputer is unstable. The voltage can be lowered.

好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力するように構成される。電圧低下回路は、電力変換回路と第1の電源配線との間に配置されて、作動時に電力変換回路と第1の電源配線の間の電流経路を遮断する一方で、非作動時に電力変換回路と第1の電源配線の間に電流経路を形成するように構成される。   Preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to convert a voltage from an external power supply into a first power supply voltage and output the first power supply wiring. The voltage reduction circuit is disposed between the power conversion circuit and the first power supply wiring, and cuts off a current path between the power conversion circuit and the first power supply wiring during operation, while being inactive. And a first power supply wiring are configured to form a current path.

このようにすると、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、電力変換回路からの電圧供給を遮断することができる。この結果、第1の電源配線から電圧調整回路に入力される電圧を低下することによって、第2の電源電圧を確実に低下させてマイクロコンピュータの動作を停止することができる。   In this way, when the second power supply voltage is abnormal, the voltage supply from the power conversion circuit can be cut off without being accompanied by processing by the microcomputer. As a result, by reducing the voltage input to the voltage adjustment circuit from the first power supply wiring, it is possible to reliably reduce the second power supply voltage and stop the operation of the microcomputer.

また好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電圧低下回路は、作動時に電力変換回路による電力変換動作を停止させるように構成される構成される。   Preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The voltage reduction circuit is configured to stop the power conversion operation by the power conversion circuit during operation.

このようにすると、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、電力変換回路による第1の電源電圧の出力を停止させることができる。これにより、第1の電源配線から電圧調整回路に入力される電圧が低下することを通じて、第2の電源電圧を低下することができるので、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。   In this way, when the second power supply voltage is abnormal, the output of the first power supply voltage by the power conversion circuit can be stopped without being accompanied by processing by the microcomputer. As a result, the second power supply voltage can be reduced through a reduction in the voltage input from the first power supply wiring to the voltage adjustment circuit, so that an additional circuit for cutting off the voltage supply is not arranged. The operation of the microcomputer can be surely stopped when the second power supply voltage is abnormal.

あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第1の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路の出力電圧を低下させるように変換する。   Alternatively, preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The power conversion circuit includes a control circuit for controlling the output voltage from the power conversion circuit based on the feedback signal of the first power supply voltage. The voltage reduction circuit converts the feedback signal input to the control circuit so as to reduce the output voltage of the power conversion circuit during operation.

このようにすると、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、電力変換回路による第1の電源電圧の制御のためのフィードバック信号の変換によって、電力変換回路の出力電圧を低下することができる。これにより、第1の電源配線から電圧調整回路に入力される電圧を低下することができるので、電圧供給を遮断するための追加回路を配置することなく第2の電源電圧を低下することができる。   In this case, when the second power supply voltage is abnormal, the output voltage of the power conversion circuit is changed by converting the feedback signal for controlling the first power supply voltage by the power conversion circuit without processing by the microcomputer. Can be lowered. As a result, the voltage input from the first power supply wiring to the voltage adjustment circuit can be reduced, so that the second power supply voltage can be reduced without providing an additional circuit for cutting off the voltage supply. .

あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第1の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。制御回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路内に過電流を発生させるように変換する。   Alternatively, preferably, the control device further includes a power conversion circuit. The power conversion circuit is configured to execute a power conversion operation of converting a voltage from an external power supply into a first power supply voltage and outputting the first power supply voltage to the first power supply wiring. The power conversion circuit includes a control circuit for controlling the output voltage from the power conversion circuit based on the feedback signal of the first power supply voltage. The control circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit. The voltage reduction circuit converts the feedback signal input to the control circuit so as to generate an overcurrent in the power conversion circuit when operating.

このようにすると、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、第1の電源電圧の制御のためのフィードバック信号を電圧上昇動作が継続されるように変換することによって、電力変換回路を過電流の発生によって停止することができる。これにより、第1の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第2の電源電圧を低下することができる。この結果、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。   In this way, when the second power supply voltage is abnormal, by converting the feedback signal for controlling the first power supply voltage so that the voltage rising operation is continued without involving processing by the microcomputer, The power conversion circuit can be stopped by the occurrence of an overcurrent. As a result, the second power supply voltage can be reduced by reducing the voltage input to the voltage adjustment circuit from the first power supply wiring. As a result, it is possible to reliably stop the operation of the microcomputer when the second power supply voltage is abnormal without arranging an additional circuit for cutting off the voltage supply.

また好ましくは、制御装置は、昇圧回路および電力変換回路をさらに備える。昇圧開路は、外部電源からの交流電圧を直流電圧に変換して出力する。昇圧回路は、交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する。電力変換回路は、昇圧回路の出力電圧を第1の電源電圧に変換して第1の電源配線に出力する電力変換動作を実行するように構成される。昇圧回路は、昇圧機能がオンされたときに第1の電圧を出力する一方で、昇圧機能がオフされたときには第1の電圧よりも低い第2の電圧を出力するように構成される。電力変換回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に昇圧回路の昇圧機能をオフするように構成される。   Preferably, the control device further includes a booster circuit and a power conversion circuit. The step-up circuit converts an AC voltage from an external power source into a DC voltage and outputs it. The boosting circuit has a boosting function for generating a DC voltage higher than the amplitude of the AC voltage. The power conversion circuit is configured to perform a power conversion operation that converts the output voltage of the booster circuit into a first power supply voltage and outputs the first power supply voltage to the first power supply wiring. The booster circuit is configured to output a first voltage when the boosting function is turned on, and to output a second voltage lower than the first voltage when the boosting function is turned off. The power conversion circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit. The voltage lowering circuit is configured to turn off the boosting function of the boosting circuit during operation.

このようにすると、昇圧回路を備えた構成の制御装置において、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、昇圧回路における昇圧を停止することによって、電力変換回路を過電流の発生により停止することができる。この結果、第1の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第2の電源電圧を低下することができる。これにより、電圧供給を遮断するための追加回路を配置することなく、第2の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。   With this configuration, in the control device having the booster circuit, when the second power supply voltage is abnormal, the booster in the booster circuit is stopped without causing the microcomputer to process the power conversion circuit. Can be stopped by the occurrence of As a result, the second power supply voltage can be lowered by lowering the voltage input to the voltage adjustment circuit from the first power supply wiring. Thus, the operation of the microcomputer can be reliably stopped when the second power supply voltage is abnormal without arranging an additional circuit for cutting off the voltage supply.

好ましくは、制御装置は、第1の電源配線に介挿接続されたヒューズ素子をさらに備える。電圧低下回路は、作動時に、ヒューズ素子の溶断電流をヒューズ素子に通流させるように動作する。   Preferably, the control device further includes a fuse element inserted and connected to the first power supply wiring. The voltage lowering circuit operates so as to allow the fusing current of the fuse element to flow through the fuse element during operation.

このようにすると、第2の電源電圧の異常時には、マイクロコンピュータによる処理を伴うことなく、ヒューズ素子を溶断することによって、第1の電源配線から電圧調整回路への電圧供給を遮断することができる。この結果、電圧調整回路から出力される第2の電源電圧を低下することができるので、より確実に第2の電源電圧の異常時にマイクロコンピュータの動作を停止することができる。   In this way, when the second power supply voltage is abnormal, it is possible to cut off the voltage supply from the first power supply wiring to the voltage adjustment circuit by fusing the fuse element without any processing by the microcomputer. . As a result, since the second power supply voltage output from the voltage adjustment circuit can be lowered, the operation of the microcomputer can be stopped more reliably when the second power supply voltage is abnormal.

この発明によれば、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータによる処理を伴うことなく、マイクロコンピュータを確実に停止させることができる。   According to the present invention, in a control device that uses a plurality of power supply voltages, when the power supply voltage of the microcomputer is abnormal, the microcomputer can be reliably stopped without being accompanied by processing by the microcomputer.

本発明の実施の形態1に従う制御装置の概略構成を説明するための回路図である。It is a circuit diagram for demonstrating schematic structure of the control apparatus according to Embodiment 1 of this invention. 本実施の形態2に従う制御装置の構成を説明するための概略的な回路図である。It is a schematic circuit diagram for demonstrating the structure of the control apparatus according to this Embodiment 2. FIG. 本実施の形態3に従う制御装置の構成を説明するための概略的な回路図である。It is a schematic circuit diagram for demonstrating the structure of the control apparatus according to this Embodiment 3. FIG. 本実施の形態3の変形例に従う制御装置の構成を説明するための概略的な回路図である。It is a schematic circuit diagram for demonstrating the structure of the control apparatus according to the modification of this Embodiment 3. FIG. 本実施の形態4に従う制御装置の構成を説明するための概略的な回路図である。It is a schematic circuit diagram for demonstrating the structure of the control apparatus according to this Embodiment 4. FIG. 本発明の実施の形態5に従う制御装置の主要部の構成を説明するための回路図である。It is a circuit diagram for demonstrating the structure of the principal part of the control apparatus according to Embodiment 5 of this invention. 本発明の実施の形態5の変形例に従う制御装置の主要部の構成を説明するための回路図である。It is a circuit diagram for demonstrating the structure of the principal part of the control apparatus according to the modification of Embodiment 5 of this invention.

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中の同一または相当部分には同一符号を伏し、その説明は原則的に繰返さないものとする。   Embodiments of the present invention will be described below in detail with reference to the drawings. In the following description, the same or corresponding parts in the drawings are denoted by the same reference numerals, and the description thereof will not be repeated in principle.

[実施の形態1]
図1は、本発明の実施の形態1に従う制御装置の概略構成を説明するための回路図である。
[Embodiment 1]
FIG. 1 is a circuit diagram for illustrating a schematic configuration of a control device according to the first embodiment of the present invention.

図1を参照して、実施の形態1に従う制御装置1aは、電力変換回路2と、電圧レギュレータ40と、電圧遮断回路50と、マイクロコンピュータ300とを有する。制御装置1aは、図示しない負荷をマイクロコンピュータ300によって制御する。図1に示すように、制御装置1aは、電源基板および制御基板に分けて実装することができる。両基板に分割して実装する場合には、電源基板および制御基板の間での電気的コンタクトは、図示しないコネクタによって確保することができる。   Referring to FIG. 1, control device 1 a according to the first embodiment includes a power conversion circuit 2, a voltage regulator 40, a voltage cutoff circuit 50, and a microcomputer 300. The control device 1a controls a load (not shown) by the microcomputer 300. As shown in FIG. 1, the control device 1a can be mounted separately on a power supply board and a control board. When mounting separately on both boards, electrical contact between the power supply board and the control board can be secured by a connector (not shown).

電力変換回路2は、ダイオードブリッジ12と、平滑コンデンサ14,24と、トランジスタ15と、トランス20と、ダイオードD1とを有する。ダイオードブリッジ12は、図示しないコンセント等を経由して、外部電源10と電気的に接続される。外部電源10は、代表的には100VACないし200VACの商用系統電源である。   The power conversion circuit 2 includes a diode bridge 12, smoothing capacitors 14 and 24, a transistor 15, a transformer 20, and a diode D1. The diode bridge 12 is electrically connected to the external power supply 10 via a not-shown outlet or the like. The external power supply 10 is typically a commercial system power supply of 100 VAC to 200 VAC.

ダイオードブリッジ12は、外部電源10からの交流電圧を整流する。平滑コンデンサ14は、ダイオードブリッジ12によって整流された電圧を平滑する。この結果、平滑コンデンサ14は、外部電源10による交流電圧の振幅相当の直流電圧(たとえば、140V程度)を保持する。   The diode bridge 12 rectifies the AC voltage from the external power supply 10. The smoothing capacitor 14 smoothes the voltage rectified by the diode bridge 12. As a result, the smoothing capacitor 14 holds a DC voltage (for example, about 140 V) corresponding to the amplitude of the AC voltage from the external power supply 10.

トランジスタ15は、周期的にオンオフされて、平滑コンデンサ14に保持された直流電圧を、パルス状の交流電圧に変換する。トランジスタ15によって生成された交流電圧は、トランス20の一次側巻線21に印加される。   The transistor 15 is periodically turned on / off to convert the DC voltage held in the smoothing capacitor 14 into a pulsed AC voltage. The AC voltage generated by the transistor 15 is applied to the primary winding 21 of the transformer 20.

二次側巻線23には、一次側巻線21および二次側巻線23の巻数比に従って振幅が変換された、一次側巻線21の交流電圧と同一周波数の交流電圧が出力される。トランジスタ15によってスイッチングされた交流電圧をトランス20によって伝達することにより、トランス20を小型化することができる。   The secondary side winding 23 outputs an AC voltage having the same frequency as the AC voltage of the primary side winding 21 whose amplitude is converted in accordance with the turn ratio of the primary side winding 21 and the secondary side winding 23. By transmitting the AC voltage switched by the transistor 15 through the transformer 20, the transformer 20 can be reduced in size.

二次側巻線23に出力された交流電圧は、ダイオードD1および平滑コンデンサ24によって、電源配線100および接地配線120間の直流電圧Vsに変換される。以下では、直流電圧Vsを電源電圧Vsとも称する。電源電圧Vsは、たとえば、15V程度に制御される。トランジスタ15のオンオフ制御により、一次側巻線21に入力される交流電圧の実効値を調整することによって、電源電圧Vsを制御することができる。   The AC voltage output to the secondary winding 23 is converted into a DC voltage Vs between the power supply wiring 100 and the ground wiring 120 by the diode D1 and the smoothing capacitor 24. Hereinafter, the DC voltage Vs is also referred to as a power supply voltage Vs. The power supply voltage Vs is controlled to about 15V, for example. The power supply voltage Vs can be controlled by adjusting the effective value of the AC voltage input to the primary winding 21 by the on / off control of the transistor 15.

電源電圧Vsを供給するための電源配線100は、電圧遮断回路50を経由して、電源配線110と接続される。後述するように、電圧遮断回路50は、電圧異常検知回路400からの検知信号Fvcによって直接制御されて、作動ないし非作動とされる。電圧異常検知回路400は、電源基板および制御基板のいずれに搭載することも可能である。電圧異常検知回路400を制御基板に搭載した場合には、図示しないコネクタを経由して、電源基板上の電圧遮断回路50へ検知信号Fvc伝達することができる。   The power supply wiring 100 for supplying the power supply voltage Vs is connected to the power supply wiring 110 via the voltage cutoff circuit 50. As will be described later, the voltage cutoff circuit 50 is directly controlled by the detection signal Fvc from the voltage abnormality detection circuit 400 to be activated or deactivated. The voltage abnormality detection circuit 400 can be mounted on either the power supply board or the control board. When the voltage abnormality detection circuit 400 is mounted on the control board, the detection signal Fvc can be transmitted to the voltage cutoff circuit 50 on the power supply board via a connector (not shown).

また、電源基板の二次側巻線23および制御基板の間では、接地配線120(接地電圧GND)は電気的に共通である。一方で、一次側巻線21と接続された回路群の接地配線19(接地電圧GND♯)は、接地配線120と電気的に絶縁されている。   Further, the ground wiring 120 (ground voltage GND) is electrically common between the secondary winding 23 of the power supply board and the control board. On the other hand, the ground wiring 19 (ground voltage GND #) of the circuit group connected to the primary winding 21 is electrically insulated from the ground wiring 120.

電圧遮断回路50の非作動時(通常時)には、トランジスタ53のオンにより、電源配線100および110は電気的に接続される。これにより、電源配線110によって電源電圧Vsが伝達される。すなわち、電源電圧Vsは、電源配線100,110によって、制御装置1aの素子または回路に電源電圧として供給される。   When the voltage cutoff circuit 50 is not in operation (normal time), the power supply wirings 100 and 110 are electrically connected by turning on the transistor 53. Thereby, the power supply voltage Vs is transmitted by the power supply wiring 110. That is, the power supply voltage Vs is supplied as a power supply voltage to the elements or circuits of the control device 1a by the power supply wirings 100 and 110.

一方で、電圧遮断回路50の作動時には、トランジスタ53のオフにより、電源配線100および110は電気的に切り離される。このとき、電源配線110に対する電源電圧Vs供給は停止される。   On the other hand, when the voltage cutoff circuit 50 operates, the power supply wirings 100 and 110 are electrically disconnected by turning off the transistor 53. At this time, the supply of the power supply voltage Vs to the power supply wiring 110 is stopped.

制御基板において、電源配線110は、電流制限抵抗R0を経由して、電圧レギュレータ40の入力(IN)ノードと接続される。電圧レギュレータ40は、入力(IN)ノードの直流電圧を降圧して、出力(OUT)ノードから電源電圧Vccを出力する。電源電圧Vccは、電圧レギュレータ40によって、たとえば5Vに制御される。電圧レギュレータ40の出力(OUT)ノードは、電源配線200と接続される。電源配線200は、電源電圧Vccを、マイクロコンピュータ300を始めとする、制御装置1aの回路ないし素子へ供給する。なお、図示を省略しているが、電源配線110と接地配線120との間および電源配線200と接地配線120との間には平滑コンデンサが配置されている。   In the control board, the power supply wiring 110 is connected to the input (IN) node of the voltage regulator 40 via the current limiting resistor R0. The voltage regulator 40 steps down the DC voltage at the input (IN) node and outputs the power supply voltage Vcc from the output (OUT) node. Power supply voltage Vcc is controlled to, for example, 5 V by voltage regulator 40. An output (OUT) node of the voltage regulator 40 is connected to the power supply wiring 200. The power supply wiring 200 supplies the power supply voltage Vcc to the circuits or elements of the control device 1a including the microcomputer 300. Although not shown, smoothing capacitors are arranged between the power supply wiring 110 and the ground wiring 120 and between the power supply wiring 200 and the ground wiring 120.

このように、電源電圧Vsが「第1の電源電圧」に対応し、電源配線110は「第1の電源配線」に対応する。また、マイクロコンピュータ300に供給される電源電圧Vccは「第2の電源電圧」に対応し、電源配線200は「第2の電源配線」に対応する。また、電圧遮断回路50は「電圧低下回路」の一態様に対応する。   As described above, the power supply voltage Vs corresponds to the “first power supply voltage”, and the power supply wiring 110 corresponds to the “first power supply wiring”. The power supply voltage Vcc supplied to the microcomputer 300 corresponds to the “second power supply voltage”, and the power supply wiring 200 corresponds to the “second power supply wiring”. Further, the voltage cutoff circuit 50 corresponds to an aspect of a “voltage drop circuit”.

ここで、電源電圧Vccが変動した場合におけるマイクロコンピュータ300による負荷(図示せず)の制御について考える。たとえば、図1の構成において、電圧レギュレータ40の入出力ノード間が短絡すると、マイクロコンピュータ300の電源である電源電圧Vccが上昇してしまう。   Here, consider the control of a load (not shown) by the microcomputer 300 when the power supply voltage Vcc fluctuates. For example, in the configuration of FIG. 1, when the input / output nodes of the voltage regulator 40 are short-circuited, the power supply voltage Vcc that is the power supply of the microcomputer 300 increases.

一般的に、マイクロコンピュータ300に対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。したがって、電源電圧Vccが動作保障電圧範囲を外れたときには、マイクロコンピュータ300が動作を停止することによって負荷の動作も停止される。   Generally, for the microcomputer 300, the operation guarantee voltage range of the power supply voltage is preset as a specification value. Therefore, when the power supply voltage Vcc is out of the guaranteed operating voltage range, the microcomputer 300 stops its operation, and the operation of the load is also stopped.

しかしながら、電源電圧Vccが動作保障電圧範囲外となっても、マイクロコンピュータ300が必ず動作を停止するとは限らない。このような場合には、電源電圧Vccの変動により,マイクロコンピュータ300による負荷の制御に影響を与える虞がある。   However, even if the power supply voltage Vcc falls outside the operation guaranteed voltage range, the microcomputer 300 does not always stop operating. In such a case, the control of the load by the microcomputer 300 may be affected by fluctuations in the power supply voltage Vcc.

したがって、電源電圧Vccの異常を検知するための監視機能を設ける必要がある。こにため、制御装置1aは、さらに、電圧異常検知回路400を備える。電圧異常検知回路400は、分圧回路410と、コンパレータ430とを有する。電圧異常検知回路400は、「異常検知回路」に対応する。   Therefore, it is necessary to provide a monitoring function for detecting an abnormality in the power supply voltage Vcc. Therefore, the control device 1a further includes a voltage abnormality detection circuit 400. The voltage abnormality detection circuit 400 includes a voltage dividing circuit 410 and a comparator 430. The voltage abnormality detection circuit 400 corresponds to an “abnormality detection circuit”.

分圧回路410は、電源配線110および接地配線120の間に直列接続された抵抗素子RaおよびRbを有する。抵抗素子Ra,Rbの電気抵抗値についてもRa,Rbで表記すると、分圧回路410による分圧比Dk(Vdv/Vs)は、Dk=Ra/(Ra+Rb)で示される。   The voltage dividing circuit 410 includes resistance elements Ra and Rb connected in series between the power supply wiring 110 and the ground wiring 120. When the electric resistance values of the resistance elements Ra and Rb are also expressed by Ra and Rb, the voltage dividing ratio Dk (Vdv / Vs) by the voltage dividing circuit 410 is expressed by Dk = Ra / (Ra + Rb).

分圧回路410による分圧電圧Vdv(Vdv=Vs×Dk)は、抵抗素子Rcを経由して、コンパレータ430に入力される。一方、コンパレータ430のもう一方の入力端子は、抵抗素子Rdを経由して、電源配線200と接続される。さらに、コンパレータ430は、電源配線110および接地配線120と接続されて、電源電圧Vsにより動作する。   A divided voltage Vdv (Vdv = Vs × Dk) by the voltage dividing circuit 410 is input to the comparator 430 via the resistance element Rc. On the other hand, the other input terminal of the comparator 430 is connected to the power supply wiring 200 via the resistance element Rd. Further, the comparator 430 is connected to the power supply wiring 110 and the ground wiring 120 and operates by the power supply voltage Vs.

この結果、コンパレータ430は、分圧電圧Vdvと電源電圧Vccとを比較して、電圧比較結果に基づく検知信号Fvcを出力する。検知信号Fvcは、論理ハイレベル(以下、「Hレベル」とも表記する)または、論理ローレベル(以下、「Lレベル」とも表記する)のいずれかに設定される。検知信号FvcのHレベルは電源電圧Vsであり、Lレベルは接地電圧GNDである。   As a result, the comparator 430 compares the divided voltage Vdv and the power supply voltage Vcc, and outputs a detection signal Fvc based on the voltage comparison result. The detection signal Fvc is set to either a logic high level (hereinafter also referred to as “H level”) or a logic low level (hereinafter also referred to as “L level”). The H level of the detection signal Fvc is the power supply voltage Vs, and the L level is the ground voltage GND.

コンパレータ430は、Vcc>Vdvのときには、検知信号FvcをHレベルに設定する。一方で、Vcc<Vdvのときには、コンパレータ430は、検知信号FvcをLレベルに設定する。たとえば、抵抗素子Ra,Rbの抵抗値に応じて、電源電圧Vccが所定の判定電圧Vt(Vt=Vdv)よりも上昇したときに、検知信号FvcをHレベルに設定する。   Comparator 430 sets detection signal Fvc to the H level when Vcc> Vdv. On the other hand, when Vcc <Vdv, comparator 430 sets detection signal Fvc to the L level. For example, the detection signal Fvc is set to H level when the power supply voltage Vcc rises above a predetermined determination voltage Vt (Vt = Vdv) according to the resistance values of the resistance elements Ra and Rb.

このように、電圧異常検知回路400は、電源電圧Vccの異常(以下、単に「Vcc異常」とも称する)を検知すると、検知信号FvcをHレベルに設定する。一方で、Vcc異常が検知されないときには、検知信号FvcはLレベルに維持される。   Thus, voltage abnormality detection circuit 400 sets detection signal Fvc to the H level when it detects an abnormality in power supply voltage Vcc (hereinafter also simply referred to as “Vcc abnormality”). On the other hand, when no Vcc abnormality is detected, detection signal Fvc is maintained at the L level.

以下では、図1の電圧異常検知回路400のように、電源電圧Vccが上昇したとき(Vcc>Vt)にVcc異常を検知する構成を例示する。ただし、この例とは反対に、電源電圧Vccが判定電圧よりも低下したときに、検知信号FvcをHレベルに設定するようにしてもよい。あるいは、コンパレータ430を複数個設けることにより、電源電圧Vccが一定範囲から上昇または低下したときに、検知信号FvcをHレベルに設定してVcc異常を検出する構成とすることも可能である。実施の形態1に従う制御装置1aでは、電圧異常検知回路400からの検知信号Fvcは、電圧遮断回路50へ入力される。   In the following, a configuration for detecting a Vcc abnormality when the power supply voltage Vcc rises (Vcc> Vt) as in the voltage abnormality detection circuit 400 of FIG. 1 will be exemplified. However, contrary to this example, the detection signal Fvc may be set to the H level when the power supply voltage Vcc drops below the determination voltage. Alternatively, by providing a plurality of comparators 430, when the power supply voltage Vcc rises or falls from a certain range, the detection signal Fvc is set to H level to detect a Vcc abnormality. In control device 1 a according to the first embodiment, detection signal Fvc from voltage abnormality detection circuit 400 is input to voltage cutoff circuit 50.

次に、電圧遮断回路50の構成および動作を説明する。
電圧遮断回路50は、サイリスタ51と、トランジスタ52,53と、抵抗素子55〜58を有する。
Next, the configuration and operation of the voltage cutoff circuit 50 will be described.
The voltage cutoff circuit 50 includes a thyristor 51, transistors 52 and 53, and resistance elements 55 to 58.

P型のトランジスタ53は、電源配線100および110の間に電気的に接続される。トランジスタ53のゲート(制御電極)は、ノードN2と接続される。抵抗素子58は、電源配線100およびノードN2の間に接続される。   P-type transistor 53 is electrically connected between power supply wirings 100 and 110. The gate (control electrode) of transistor 53 is connected to node N2. Resistance element 58 is connected between power supply line 100 and node N2.

N型のトランジスタ52は、ノードN2およびN3の間に接続される。トランジスタ52のゲート(制御電極)は、ノードN1と接続される。抵抗素子55は、電源配線100およびノードN1の間に接続され、抵抗素子56はノードN1およびN3の間に接続される。抵抗素子57は、接地配線120とノードN3の間に接続される。   N-type transistor 52 is connected between nodes N2 and N3. The gate (control electrode) of transistor 52 is connected to node N1. Resistance element 55 is connected between power supply line 100 and node N1, and resistance element 56 is connected between nodes N1 and N3. Resistance element 57 is connected between ground line 120 and node N3.

サイリスタ51は、ノードN1および接地配線120の間に、ノードN1から接地配線120に向かう順方向として接続される。サイリスタ51のゲートには、電圧異常検知回路400からの検知信号Fvcが入力される。   Thyristor 51 is connected between node N1 and ground wiring 120 as a forward direction from node N1 to ground wiring 120. A detection signal Fvc from the voltage abnormality detection circuit 400 is input to the gate of the thyristor 51.

Vcc異常の非検知時には、検知信号FvcがLレベルに維持されるので、電圧遮断回路50は非作動となる。電圧遮断回路50の非作動時には、サイリスタ51はオフ状態を維持する。このとき、トランジスタ52がオンされるように、抵抗素子55〜57の抵抗値は設計される。さらに、抵抗素子57,58の抵抗値は、トランジスタ52のオン時に、ノードN2(トランジスタ53のゲート)の電圧が、電源電圧Vsからしきい値電圧を超えて低下するように設計される。これにより、トランジスタ52のオンに応じてトランジスタ53がオンすることにより、電源配線100および110の間に電流経路が形成される。これにより、制御基板の電源配線110に対して電源電圧Vsが供給される。   When the Vcc abnormality is not detected, the detection signal Fvc is maintained at the L level, so that the voltage cutoff circuit 50 is inactivated. When the voltage cut-off circuit 50 is not operated, the thyristor 51 is kept off. At this time, the resistance values of the resistance elements 55 to 57 are designed so that the transistor 52 is turned on. Further, the resistance values of the resistance elements 57 and 58 are designed such that when the transistor 52 is turned on, the voltage at the node N2 (the gate of the transistor 53) drops from the power supply voltage Vs beyond the threshold voltage. Thus, the transistor 53 is turned on in response to the transistor 52 being turned on, so that a current path is formed between the power supply wirings 100 and 110. As a result, the power supply voltage Vs is supplied to the power supply wiring 110 of the control board.

電圧レギュレータ40は、電圧遮断回路50の非作動時には、電源配線110に供給された電源電圧Vsを降圧して、マイクロコンピュータ300の電源電圧Vccを所定の電圧レベル(たとえば、5V程度)に制御することができる。   The voltage regulator 40 steps down the power supply voltage Vs supplied to the power supply wiring 110 and controls the power supply voltage Vcc of the microcomputer 300 to a predetermined voltage level (for example, about 5 V) when the voltage cutoff circuit 50 is not in operation. be able to.

これに対して、Vcc異常が検知されて検知信号FvcがHレベルに設定されると電圧遮断回路50が作動されて、サイリスタ51はオンする。抵抗素子55の抵抗値は、サイリスタ51のオン時に、ノードN1の電圧がトランジスタ52をオフする電圧となるように設計される。これにより、サイリスタ51がオンするとともにトランジスタ52がオフする。これに応じて、ノードN2は、抵抗素子58を経由して電源配線100(電源電圧Vs)と接続されるので、トランジスタ53はオフされる。   On the other hand, when a Vcc abnormality is detected and the detection signal Fvc is set to the H level, the voltage cutoff circuit 50 is activated and the thyristor 51 is turned on. The resistance value of the resistance element 55 is designed so that the voltage at the node N1 becomes a voltage for turning off the transistor 52 when the thyristor 51 is on. Thereby, the thyristor 51 is turned on and the transistor 52 is turned off. Accordingly, the node N2 is connected to the power supply wiring 100 (power supply voltage Vs) via the resistance element 58, so that the transistor 53 is turned off.

この結果、電圧遮断回路50の作動時、すなわち、Vcc異常の検知時には、サイリスタ51のオンおよびトランジスタ52のオフに応じてトランジスタ53がオフすることにより、電源配線100および110の間の電流経路が遮断される。これにより、制御基板の電源配線110に対する電源電圧Vsの供給が停止される。   As a result, when the voltage cutoff circuit 50 is operated, that is, when a Vcc abnormality is detected, the transistor 53 is turned off in response to the thyristor 51 being turned on and the transistor 52 being turned off, so that the current path between the power supply wirings 100 and 110 is changed. Blocked. Thereby, the supply of the power supply voltage Vs to the power supply wiring 110 of the control board is stopped.

サイリスタ51は、一旦オンすると通過電流が0になるまでオン状態を維持する。したがって、検知信号Fvcが一旦Hレベルに設定されると、電源電圧Vsが低下するまでの間、サイリスタ51はオン状態に維持されて、トランジスタ53による電流経路の遮断が維持される。   Once turned on, the thyristor 51 remains on until the passing current becomes zero. Therefore, once the detection signal Fvc is set to the H level, the thyristor 51 is maintained in the ON state until the power supply voltage Vs decreases, and the current path cut off by the transistor 53 is maintained.

したがって、電圧異常検知回路400によってVcc異常が検知されると、電圧遮断回路50の作動によって電源配線110への電圧供給が停止される。これにより、電源配線110から電圧レギュレータ40へ入力電圧が低下するので、電圧レギュレータ40から出力される電源電圧Vccが低下する。最終的には、電圧レギュレータ40の出力電圧が0(接地電圧GND)となることにより、電源電圧Vccを0(接地電圧GND)まで低下することができる。すなわち、電圧遮断回路50は、電源電圧Vsの低下を通じて電源電圧Vsを低下させるように動作する。   Therefore, when the Vcc abnormality is detected by the voltage abnormality detection circuit 400, the voltage supply to the power supply wiring 110 is stopped by the operation of the voltage cutoff circuit 50. As a result, the input voltage from the power supply wiring 110 to the voltage regulator 40 decreases, so the power supply voltage Vcc output from the voltage regulator 40 decreases. Finally, the output voltage of the voltage regulator 40 becomes 0 (ground voltage GND), so that the power supply voltage Vcc can be lowered to 0 (ground voltage GND). That is, the voltage cutoff circuit 50 operates so as to lower the power supply voltage Vs through a decrease in the power supply voltage Vs.

このように、実施の形態1に従う制御装置1aによれば、電圧異常検知回路400がVcc異常を検知すると、マイクロコンピュータ300による処理を伴うことなく、検知信号Fvcに応じて電圧遮断回路50を作動させることにより、電源配線110に対する電源配線100からの電源電圧Vsの供給を遮断することができる。この結果、電源配線110の電圧を低下させることにより、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることにより、マイクロコンピュータ300の動作を確実に停止することができる。   As described above, according to the control device 1a according to the first embodiment, when the voltage abnormality detection circuit 400 detects the Vcc abnormality, the voltage cutoff circuit 50 is operated according to the detection signal Fvc without being processed by the microcomputer 300. By doing so, the supply of the power supply voltage Vs from the power supply wiring 100 to the power supply wiring 110 can be cut off. As a result, by reducing the voltage of the power supply wiring 110, the power supply voltage Vcc is lowered to a voltage region where the microcomputer 300 cannot operate, so that the operation of the microcomputer 300 can be stopped reliably.

特に、マイクロコンピュータ300による処理を伴うことなく、電源電圧Vccを低下させる動作を起動することができるので、マイクロコンピュータ300の動作が暴走等によって不安定となっていても、マイクロコンピュータ300の動作を確実に停止させることができる。   In particular, since the operation of lowering the power supply voltage Vcc can be started without being accompanied by processing by the microcomputer 300, the operation of the microcomputer 300 can be performed even if the operation of the microcomputer 300 becomes unstable due to runaway or the like. It can be stopped reliably.

[実施の形態2]
以下では、実施の形態1で説明した、電源電圧Vccの異常検知時にマイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させるための電源構成のバリエーションを説明する。
[Embodiment 2]
In the following, a variation of the power supply configuration for reducing the power supply voltage Vcc to the voltage range in which the microcomputer 300 cannot operate when the abnormality of the power supply voltage Vcc is detected as described in the first embodiment will be described.

図2は、本実施の形態2に従う制御装置の構成を説明するための概略的な回路図である。   FIG. 2 is a schematic circuit diagram for illustrating the configuration of the control device according to the second embodiment.

図2を図1と比較して、実施の形態2に従う制御装置1bでは、実施の形態1に従う制御装置1aに対して、電源基板側の構成が異なる。具体的には、トランス20の二次側巻線23において、図1に示した電圧遮断回路50の配置が省略されている。なお、電圧遮断回路50が配置されない構成では、図1における電源配線100および110を区別する必要がない。したがって、以下では、電力変換回路2は、電源配線110に対して電源電圧Vsを供給するものとする。   2 is compared with FIG. 1, the control device 1b according to the second embodiment is different from the control device 1a according to the first embodiment in the configuration on the power supply board side. Specifically, in the secondary winding 23 of the transformer 20, the arrangement of the voltage cutoff circuit 50 shown in FIG. 1 is omitted. In the configuration in which the voltage cutoff circuit 50 is not disposed, it is not necessary to distinguish between the power supply wirings 100 and 110 in FIG. Therefore, in the following, it is assumed that the power conversion circuit 2 supplies the power supply voltage Vs to the power supply wiring 110.

さらに、制御装置1bでは、電圧遮断回路50に代えて、検知信号Fvcに応じて、電源電圧Vsの低下を通じて電源電圧Vsを低下させるための電圧低下回路70が配置されている。   Further, in the control device 1b, a voltage reduction circuit 70 for reducing the power supply voltage Vs through the reduction of the power supply voltage Vs according to the detection signal Fvc is arranged instead of the voltage cutoff circuit 50.

また、図2では、電力変換回路2について、図1では省略された、トランジスタ15のオンオフを制御するための構成が記載されている。まず、この構成について説明する。   In FIG. 2, a configuration for controlling on / off of the transistor 15, which is omitted in FIG. 1, is described for the power conversion circuit 2. First, this configuration will be described.

トランス20には、一次側巻線22がさらに設けられている。一次側巻線22には、一次側巻線21および22の巻数比に従って振幅が変換された、一次側巻線21の交流電圧と同一周波数の交流電圧が出力される。一次側巻線21および22の間では、接地配線19(接地電圧GND♯)は共通である。一次側巻線22に出力された交流電圧は、ダイオードD2および平滑コンデンサ62によって、電源配線65および接地配線19間の直流電圧Vdに変換される。直流電圧Vdは、トランジスタ15のオンオフによる電力変換回路2の電力変換動作を制御するための制御IC(integrated Circuit)の電源電圧として用いられる。   The transformer 20 is further provided with a primary winding 22. An AC voltage having the same frequency as the AC voltage of the primary side winding 21 whose amplitude is converted according to the turn ratio of the primary side windings 21 and 22 is output to the primary side winding 22. Between the primary windings 21 and 22, the ground wiring 19 (ground voltage GND #) is common. The AC voltage output to the primary winding 22 is converted into a DC voltage Vd between the power supply wiring 65 and the ground wiring 19 by the diode D2 and the smoothing capacitor 62. The DC voltage Vd is used as a power supply voltage of a control IC (integrated circuit) for controlling the power conversion operation of the power conversion circuit 2 by turning on / off the transistor 15.

制御IC60は、電源電圧Vsを制御するために、トランジスタ15のオンオフを制御するための制御信号を発生する。この制御信号は、トランジスタ15のゲートへ入力される。   The control IC 60 generates a control signal for controlling on / off of the transistor 15 in order to control the power supply voltage Vs. This control signal is input to the gate of the transistor 15.

たとえば、制御IC60は、電源電圧Vsが目標値(たとえば、15V)よりも低下したときには、一次側巻線21に入力される交流電圧の実効値を増加するように、トランジスタ15のオンオフを制御する。反対に、制御IC60は、電源電圧Vsが目標値(たとえば、15V)よりも上昇したときには、一次側巻線21に入力される交流電圧の実効値を減少させるように、トランジスタ15のオンオフを制御する。たとえば、トランジスタ15による交流電圧を発生するための周期的なオンオフ制御において、オン期間の幅を増減することによって、交流電圧の実効値を増減することができる。   For example, the control IC 60 controls on / off of the transistor 15 so as to increase the effective value of the AC voltage input to the primary winding 21 when the power supply voltage Vs falls below a target value (for example, 15 V). . On the other hand, the control IC 60 controls on / off of the transistor 15 so as to decrease the effective value of the AC voltage input to the primary winding 21 when the power supply voltage Vs rises above a target value (for example, 15 V). To do. For example, in the periodic on / off control for generating an alternating voltage by the transistor 15, the effective value of the alternating voltage can be increased or decreased by increasing or decreasing the width of the on period.

また、トランジスタ15の通過電流を検出するための電流検出抵抗16が、トランジスタ15および接地配線19の間に接続される。制御IC60は、電流検出抵抗16における電圧降下量に基づいて、トランジスタ15の通過電流を検出することができる。   A current detection resistor 16 for detecting the passing current of the transistor 15 is connected between the transistor 15 and the ground wiring 19. The control IC 60 can detect the passing current of the transistor 15 based on the voltage drop amount in the current detection resistor 16.

さらに、制御IC60は、ラッチ端子61を有する。ラッチ端子61に所定以上の電圧が印加されると、制御IC60は、トランジスタ15のスイッチング動作を停止する。すなわち、トランジスタ15がオフに維持される。一旦、ラッチ端子61に所定以上の電圧が印加されると、制御IC60は、ラッチ機能により、電源電圧Vdの低下によってリセットされるまでの間、トランジスタ15をオフに維持する動作を継続するように構成されている。   Further, the control IC 60 has a latch terminal 61. When a predetermined voltage or higher is applied to the latch terminal 61, the control IC 60 stops the switching operation of the transistor 15. That is, the transistor 15 is kept off. Once a voltage equal to or higher than a predetermined voltage is applied to the latch terminal 61, the control IC 60 continues the operation of maintaining the transistor 15 off by the latch function until it is reset due to a decrease in the power supply voltage Vd. It is configured.

トランジスタ15がオフ状態に維持されると、一次側巻線21には、平滑コンデンサ14によって保持された直流電圧が印可される。これにより、一次側巻線22および二次側巻線23には、電圧が生じなくなる。したがって、電力変換回路2による電力変換が停止されて、電源電圧Vsの生成が停止される。   When the transistor 15 is maintained in the OFF state, the DC voltage held by the smoothing capacitor 14 is applied to the primary side winding 21. As a result, no voltage is generated in the primary side winding 22 and the secondary side winding 23. Therefore, the power conversion by the power conversion circuit 2 is stopped, and the generation of the power supply voltage Vs is stopped.

電圧低下回路70は、電圧遮断回路50と同様に、電圧異常検知回路400からの検知信号Fvcに応じて、マイクロコンピュータ300による処理を伴うことなく作動する。電圧低下回路70は、トランジスタ71と、抵抗素子72と、フォトカプラ75とを有する。フォトカプラ75は、電流通流時に発光するフォトダイオード75aと、フォトダイオード75aの発光に応じてオンするフォトトランジスタ75bとを有する。   Similar to the voltage cut-off circuit 50, the voltage drop circuit 70 operates without any processing by the microcomputer 300 in response to the detection signal Fvc from the voltage abnormality detection circuit 400. The voltage drop circuit 70 includes a transistor 71, a resistance element 72, and a photocoupler 75. The photocoupler 75 includes a photodiode 75a that emits light when a current flows and a phototransistor 75b that is turned on in response to light emission of the photodiode 75a.

抵抗素子72、フォトダイオード75aおよびトランジスタ71は、電源配線110および接地配線120の間に直列に接続されている。トランジスタ71のベース(制御電極)には、検知信号Fvcが入力される。フォトトランジスタ75bは、電源配線65およびラッチ端子61の間に接続される。   The resistance element 72, the photodiode 75a, and the transistor 71 are connected in series between the power supply wiring 110 and the ground wiring 120. The detection signal Fvc is input to the base (control electrode) of the transistor 71. The phototransistor 75 b is connected between the power supply wiring 65 and the latch terminal 61.

検知信号FvcがLレベルのとき(Vcc正常時)には、トランジスタ71がオフされるので、フォトダイオード75aには電流が流れないため、フォトトランジスタ75bはオフ状態に維持される。このため、ラッチ端子61は、電源配線65から電気的に切り離されるので、ラッチ機能はオンされない。したがって、トランジスタ15は、電源電圧Vsを目標値に制御するようにオンオフを制御される。   When the detection signal Fvc is at L level (when Vcc is normal), the transistor 71 is turned off, so that no current flows through the photodiode 75a, so that the phototransistor 75b is maintained in the off state. For this reason, since the latch terminal 61 is electrically disconnected from the power supply wiring 65, the latch function is not turned on. Therefore, the transistor 15 is controlled to be turned on / off so as to control the power supply voltage Vs to a target value.

これに対して、Vcc異常が検知されて、検知信号FvcがHレベルに設定されると、電圧低下回路70が作動する。電圧低下回路70の作動時には、トランジスタ71がオンされることにより、フォトダイオード75aに電流が流れる。このため、フォトダイオード75aの発光に応じて、フォトトランジスタ75bがオンする。ラッチ端子61は、電源配線65と電気的に接続されることによって、所定以上の電圧を印可される。   On the other hand, when a Vcc abnormality is detected and detection signal Fvc is set to H level, voltage drop circuit 70 is activated. When the voltage drop circuit 70 is activated, the transistor 71 is turned on, so that a current flows through the photodiode 75a. Therefore, the phototransistor 75b is turned on in response to the light emission of the photodiode 75a. The latch terminal 61 is electrically connected to the power supply wiring 65 to apply a voltage higher than a predetermined voltage.

これにより、制御IC60のラッチ機能がオンされて、トランジスタ15をオフ状態に維持する動作、すなわち、電力変換回路2での電力変換を停止する動作が継続的に実行される。この結果、電力変換回路2による電源電圧Vsの生成が停止されることにより、電源配線110から電圧レギュレータ40へ入力電圧が低下するので、電圧レギュレータ40から出力される電源電圧Vccが低下する。最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   Thereby, the latch function of the control IC 60 is turned on, and the operation of maintaining the transistor 15 in the off state, that is, the operation of stopping the power conversion in the power conversion circuit 2 is continuously executed. As a result, since the generation of the power supply voltage Vs by the power conversion circuit 2 is stopped, the input voltage from the power supply wiring 110 to the voltage regulator 40 is reduced, and thus the power supply voltage Vcc output from the voltage regulator 40 is reduced. Finally, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 cannot operate.

このように、実施の形態2に従う制御装置1bにおいては、電圧異常検知回路400からの検知信号Fvcに応じて電圧低下回路70を作動させて、制御IC60のラッチ機能により、電源配線110に対する電力変換回路2からの電源電圧Vsの供給を停止することができる。この結果、実施の形態1と同様に、検知信号Fvcに応じて電源配線110の電圧を低下させることにより、マイクロコンピュータ300による処理を伴うことなく、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。すなわち、マイクロコンピュータ300の動作を確実に停止することができる。   As described above, in control device 1b according to the second embodiment, voltage conversion circuit 70 is operated according to detection signal Fvc from voltage abnormality detection circuit 400, and power conversion for power supply wiring 110 is performed by the latch function of control IC 60. The supply of the power supply voltage Vs from the circuit 2 can be stopped. As a result, as in the first embodiment, by reducing the voltage of the power supply wiring 110 in accordance with the detection signal Fvc, the power is supplied to a voltage region where the microcomputer 300 becomes inoperable without being processed by the microcomputer 300. The voltage Vcc can be reduced. That is, the operation of the microcomputer 300 can be stopped reliably.

なお、実施の形態2に従う制御装置1bでは、電圧遮断回路50(図1)よりも構成素子数の少ない電圧低下回路70の配置によって、実施の形態1に従う制御装置1aと同様に、Vcc異常の検知時にマイクロコンピュータ300の動作を確実に停止することができるので、装置の小型化の点で有利である。   In the control device 1b according to the second embodiment, the arrangement of the voltage drop circuit 70 having a smaller number of components than the voltage cutoff circuit 50 (FIG. 1) causes the Vcc abnormality to occur as in the control device 1a according to the first embodiment. Since the operation of the microcomputer 300 can be surely stopped at the time of detection, it is advantageous in terms of downsizing the apparatus.

[実施の形態3]
図3は、本発明の実施の形態3に従う制御装置の概略構成を説明するための回路図である。
[Embodiment 3]
FIG. 3 is a circuit diagram for illustrating a schematic configuration of a control device according to the third embodiment of the present invention.

図3および図2を参照して、実施の形態3に従う制御装置1cは、実施の形態2に従う制御装置1bと比較して、電圧低下回路70に代えて電圧低下回路90を含む。また、電力変換回路2について、図7では記載を省略した、トランジスタ15のオンオフによって電源電圧Vsを制御するための詳細な構成が記載されている。具体的には、制御IC60の制御入力端子63に接続されたVs検出回路80が示されている。   3 and 2, control device 1c according to the third embodiment includes a voltage reduction circuit 90 instead of voltage reduction circuit 70, as compared with control device 1b according to the second embodiment. Further, the power conversion circuit 2 has a detailed configuration for controlling the power supply voltage Vs by turning on and off the transistor 15, which is not shown in FIG. Specifically, a Vs detection circuit 80 connected to the control input terminal 63 of the control IC 60 is shown.

Vs検出回路80は、シャントレギュレータ82と、抵抗素子83,84と、フォトカプラ85とを有する。フォトカプラ85は、電流通流時に発光するフォトダイオード85aと、フォトダイオード85aの発光に応じてオンするフォトトランジスタ85bとを有する。   The Vs detection circuit 80 includes a shunt regulator 82, resistance elements 83 and 84, and a photocoupler 85. The photocoupler 85 includes a photodiode 85a that emits light when a current flows and a phototransistor 85b that is turned on in response to light emission of the photodiode 85a.

抵抗素子83および84は、電源配線110および接地配線120の間に直列に接続される。抵抗素子83および84による電源電圧Vsの分圧電圧が、シャントレギュレータ82のリファレンス(R)端子に入力される。フォトダイオード85aは、電源配線110および接地配線120の間に、シャントレギュレータ82と直列に接続される。   Resistance elements 83 and 84 are connected in series between power supply wiring 110 and ground wiring 120. A divided voltage of the power supply voltage Vs by the resistance elements 83 and 84 is input to the reference (R) terminal of the shunt regulator 82. The photodiode 85 a is connected in series with the shunt regulator 82 between the power supply wiring 110 and the ground wiring 120.

制御IC60側において、フォトカプラ85のフォトトランジスタ85bは、電源配線65および接地配線19の間に、抵抗素子64と直列に接続される。抵抗素子64は、制御IC60の制御入力端子63と接地配線19の間に接続される。制御IC60は、制御入力端子63の電圧に基づいて、フォトトランジスタ85bのオン/オフを検出することができる。   On the control IC 60 side, the phototransistor 85 b of the photocoupler 85 is connected in series with the resistance element 64 between the power supply wiring 65 and the ground wiring 19. The resistance element 64 is connected between the control input terminal 63 of the control IC 60 and the ground wiring 19. The control IC 60 can detect on / off of the phototransistor 85 b based on the voltage of the control input terminal 63.

Vs検出回路80において、電源配線110の電圧(電源電圧Vs)が基準よりも上昇すると、シャントレギュレータ82によって、カソード(K)端子およびアノード(A)端子間に電流が生じる。これに応じて、フォトダイオード85aが発光することにより、フォトトランジスタ85bがオンする。   In the Vs detection circuit 80, when the voltage of the power supply wiring 110 (power supply voltage Vs) rises above the reference, a current is generated between the cathode (K) terminal and the anode (A) terminal by the shunt regulator 82. Accordingly, the phototransistor 85b is turned on when the photodiode 85a emits light.

一方で、電源配線110の電圧(電源電圧Vs)が基準よりも低下すると、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子間に電流は生じない。したがって、フォトダイオード85aは発光せず、フォトトランジスタ85bはオンされる。このように、Vs検出回路80の動作によって、制御入力端子63には、Vs上昇時にはHレベル電圧(Vd)が入力される一方で、Vs低下時にはLレベル電圧(GND♯)が入力される。このように、Vs検出回路80は、電源電圧Vsのフィードバック信号を制御IC60へ入力する機能を有する。   On the other hand, when the voltage of the power supply wiring 110 (power supply voltage Vs) is lower than the reference, no current is generated between the cathode (K) terminal and the anode (A) terminal of the shunt regulator 82. Therefore, the photodiode 85a does not emit light, and the phototransistor 85b is turned on. As described above, by the operation of the Vs detection circuit 80, the control input terminal 63 is supplied with the H level voltage (Vd) when Vs increases, and with the L level voltage (GND #) when Vs decreases. As described above, the Vs detection circuit 80 has a function of inputting the feedback signal of the power supply voltage Vs to the control IC 60.

制御IC60は、制御入力端子63にLレベル電圧が入力されると、一次側巻線21に入力される交流電圧の実効値を増加するように、トランジスタ15のオンオフを制御する。一方で、制御入力端子63にHレベル電圧が入力されると、トランジスタ15のオンオフは、一次側巻線21に入力される交流電圧の実効値を低下するように制御される。このようにして、制御IC60は、トランジスタ15のオンオフ制御によって、電源電圧Vsをフィードバック制御することができる。すなわち、電力変換回路2は、Vs検出回路80からのフィードバック信号に基づいて、電源電圧Vsを制御する。   When the L level voltage is input to the control input terminal 63, the control IC 60 controls the on / off of the transistor 15 so as to increase the effective value of the AC voltage input to the primary winding 21. On the other hand, when the H level voltage is input to the control input terminal 63, the on / off of the transistor 15 is controlled so as to reduce the effective value of the AC voltage input to the primary winding 21. In this way, the control IC 60 can perform feedback control of the power supply voltage Vs by on / off control of the transistor 15. That is, the power conversion circuit 2 controls the power supply voltage Vs based on the feedback signal from the Vs detection circuit 80.

なお、Vs検出回路80を用いた制御IC60による電源電圧Vsのフィードバック制御は、Vcc異常検知時の制御動作と直接的に関係がないため、実施の形態1,2では説明を省略したが、他の実施の形態に従う制御装置においても、同様の構成が具備されているものとする。   The feedback control of the power supply voltage Vs by the control IC 60 using the Vs detection circuit 80 is not directly related to the control operation at the time of detecting the Vcc abnormality, and thus the description thereof is omitted in the first and second embodiments. The control device according to the embodiment also has the same configuration.

電圧異常検知回路400は、図1および図2の構成と比較して、コンパレータ430からの検知信号Fvcを保持するためのラッチ回路440をさらに有する。ラッチ回路440は、検知信号FvcがLレベルからHレベルに変化したときに、検知信号FvcをHレベルに維持するように構成される。ラッチ回路440による保持動作は、電源電圧Vsが低下するまでの間継続される。   The voltage abnormality detection circuit 400 further includes a latch circuit 440 for holding the detection signal Fvc from the comparator 430 as compared with the configuration of FIGS. 1 and 2. Latch circuit 440 is configured to maintain detection signal Fvc at the H level when detection signal Fvc changes from the L level to the H level. The holding operation by the latch circuit 440 is continued until the power supply voltage Vs decreases.

電圧低下回路90は、電圧異常検知回路400からの検知信号Fvcに応じて作動する。電圧低下回路90は、N型のトランジスタ92と、抵抗素子94とを有する。トランジスタ92は、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子の間に接続される。   The voltage drop circuit 90 operates according to the detection signal Fvc from the voltage abnormality detection circuit 400. The voltage reduction circuit 90 includes an N-type transistor 92 and a resistance element 94. The transistor 92 is connected between the cathode (K) terminal and the anode (A) terminal of the shunt regulator 82.

トランジスタ92のゲート(制御電極)には、ラッチ回路440を通過した検知信号Fvcが入力される。抵抗素子94は、トランジスタ92のゲート(制御電極)を接地電圧GNDにプルダウンする。   The detection signal Fvc that has passed through the latch circuit 440 is input to the gate (control electrode) of the transistor 92. The resistance element 94 pulls down the gate (control electrode) of the transistor 92 to the ground voltage GND.

電源電圧Vccの正常時(Vcc異常非発生時)には、検知信号FvcがLレベルに設定されるので、トランジスタ92はオフされる。したがって、Vs検出回路80は、上述した、電源電圧Vsを目標値に制御するためのフィードバック信号を生成するように動作する。   When power supply voltage Vcc is normal (when Vcc abnormality does not occur), detection signal Fvc is set to L level, and transistor 92 is turned off. Therefore, the Vs detection circuit 80 operates to generate the feedback signal for controlling the power supply voltage Vs to the target value as described above.

これに対して、Vcc異常発生時には、検知信号FvcがHレベルに設定されるので、トランジスタ92がオンされる。これにより、シャントレギュレータ82のカソード(K)端子およびアノード(A)端子が短絡されるので、フォトダイオード85aには電流が流れ続ける。   On the other hand, when Vcc abnormality occurs, the detection signal Fvc is set to the H level, so that the transistor 92 is turned on. As a result, the cathode (K) terminal and the anode (A) terminal of the shunt regulator 82 are short-circuited, so that a current continues to flow through the photodiode 85a.

したがって、フォトトランジスタ85bも継続的にオンされるため、制御IC60の制御入力端子63に対して、Vs検出回路80からのフィードバック信号としては、電源電圧Vsの上昇を示すHレベル電圧が継続的に入力される。この結果、トランジスタ15は、一次側巻線21に入力される交流電圧の実効値を制御上の最小値に維持するように制御される。このとき、電源電圧Vsは、たとえば、通常時の15Vに対して、2〜3V程度まで低下する。   Accordingly, since the phototransistor 85b is also continuously turned on, an H level voltage indicating an increase in the power supply voltage Vs is continuously applied to the control input terminal 63 of the control IC 60 as a feedback signal from the Vs detection circuit 80. Entered. As a result, the transistor 15 is controlled to maintain the effective value of the AC voltage input to the primary winding 21 at the minimum value in terms of control. At this time, the power supply voltage Vs drops to about 2 to 3 V, for example, with respect to 15 V at normal time.

これにより、電源配線110から電圧レギュレータ40へ入力電圧が低下するので、電圧レギュレータ40から出力される電源電圧Vccが低下する。この結果、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   As a result, the input voltage from the power supply wiring 110 to the voltage regulator 40 decreases, so the power supply voltage Vcc output from the voltage regulator 40 decreases. As a result, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 cannot operate.

このように、実施の形態3に従う制御装置1cにおいては、ラッチ回路440を通過した検知信号Fvcに応じて電圧低下回路90を作動させて、Vs検出回路80から制御IC60へのフィードバック信号を変換することによって、電力変換回路2によって供給される電源電圧Vsを制御上の最小レベルまで低下することができる。この結果、実施の形態1と同様に、電圧異常検知回路400からの検知信号Fvcに応じて、マイクロコンピュータ300による処理を伴うことなく、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。すなわち、マイクロコンピュータ300の動作を確実に停止することができる。   Thus, in control device 1c according to the third embodiment, voltage drop circuit 90 is operated in accordance with detection signal Fvc that has passed through latch circuit 440 to convert the feedback signal from Vs detection circuit 80 to control IC 60. As a result, the power supply voltage Vs supplied by the power conversion circuit 2 can be lowered to the minimum level for control. As a result, in the same manner as in the first embodiment, the power supply voltage Vcc is reduced to a voltage region where the microcomputer 300 becomes inoperable without being processed by the microcomputer 300 in accordance with the detection signal Fvc from the voltage abnormality detection circuit 400. Can be reduced. That is, the operation of the microcomputer 300 can be stopped reliably.

[実施の形態3の変形例]
図4は、本発明の実施の形態3の変形例に従う制御装置の概略構成を説明するための回路図である。
[Modification of Embodiment 3]
FIG. 4 is a circuit diagram for illustrating a schematic configuration of a control device according to a modification of the third embodiment of the present invention.

図4および図3を参照して、実施の形態3の変形例に従う制御装置1dでは、実施の形態3に従う制御装置1cと比較して、電圧低下回路90(図3)に代えて、電圧低下回路90♯が配置される。制御装置1dのその他の部分の構成は、図3に示した制御装置1cと同様である。すなわち、制御装置1eにおいても、電圧異常検知回路400はラッチ回路440を有するように構成される。   Referring to FIGS. 4 and 3, control device 1 d according to the modification of the third embodiment replaces voltage drop circuit 90 (FIG. 3) with a voltage drop as compared with control device 1 c according to the third embodiment. Circuit 90 # is arranged. The configuration of other parts of the control device 1d is the same as that of the control device 1c shown in FIG. That is, also in the control device 1e, the voltage abnormality detection circuit 400 is configured to include the latch circuit 440.

電圧低下回路90♯は、電圧低下回路90と同様に、電圧異常検知回路400からの検知信号Fvcに応じて作動する。電圧低下回路90♯は、N型のトランジスタ92と、抵抗素子94とを有する。トランジスタ92は、シャントレギュレータ82のリファレンス(R)端子およびアノード(A)端子の間に接続される。抵抗素子94は、電圧低下回路90(図3)と同様に、トランジスタ92のゲート(制御電極)を接地電圧GNDにプルダウンする。   Voltage drop circuit 90 # operates in response to detection signal Fvc from voltage abnormality detection circuit 400, similarly to voltage drop circuit 90. Voltage reduction circuit 90 # includes an N-type transistor 92 and a resistance element 94. The transistor 92 is connected between the reference (R) terminal and the anode (A) terminal of the shunt regulator 82. The resistance element 94 pulls down the gate (control electrode) of the transistor 92 to the ground voltage GND, similarly to the voltage drop circuit 90 (FIG. 3).

電圧低下回路90♯は、Vcc異常発生時に検知信号FvcがHレベルに設定されると、トランジスタ92のオンにより、シャントレギュレータ82のリファレンス(R)端子およびアノード(A)端子を短絡する。これにより、シャントレギュレータ82は、リファレンス(R)端子の入力電圧が低下したことを検知するので、カソード(K)端子およびアノード(A)端子間には電流が発生されない。   Voltage drop circuit 90 # short-circuits the reference (R) terminal and anode (A) terminal of shunt regulator 82 by turning on transistor 92 when detection signal Fvc is set to H level when Vcc abnormality occurs. As a result, the shunt regulator 82 detects that the input voltage of the reference (R) terminal has dropped, so that no current is generated between the cathode (K) terminal and the anode (A) terminal.

このため、フォトダイオード85aに電流が流れない状態が維持されるので、フォトトランジスタ85bも継続的にオフされる。この結果、制御IC60の制御入力端子63には、Vs検出回路80からのフィードバック信号として、電源電圧Vsの低下を示すLレベル電圧が継続的に入力される。この結果、トランジスタ15は、一次側巻線21に入力される交流電圧の実効値を上昇するように制御され続ける。   For this reason, a state in which no current flows through the photodiode 85a is maintained, so that the phototransistor 85b is also continuously turned off. As a result, an L level voltage indicating a decrease in the power supply voltage Vs is continuously input as a feedback signal from the Vs detection circuit 80 to the control input terminal 63 of the control IC 60. As a result, the transistor 15 continues to be controlled so as to increase the effective value of the AC voltage input to the primary side winding 21.

通常、制御IC60には、電力変換回路2内の素子の過電流や過高温の発生を検知して、電力変換回路2の動作を自動的に停止する安全機能が具備されている。したがって、実施の形態3の変形例3に従う制御装置1dでは、Vcc異常発生時に検知信号FvcがHレベルに設定されると、電源電圧Vsを上昇させるための制御動作が強制的に継続されることにより、電力変換回路2内で過電流や過高温が発生することになる。これにより、制御IC60による既存の安全機能を作動させることによって、電力変換回路2による電力変換が停止される。   Normally, the control IC 60 is provided with a safety function that automatically detects the occurrence of an overcurrent or an excessively high temperature of an element in the power conversion circuit 2 and automatically stops the operation of the power conversion circuit 2. Therefore, in control device 1d according to the third modification of the third embodiment, when detection signal Fvc is set to H level when a Vcc abnormality occurs, control operation for increasing power supply voltage Vs is forcibly continued. As a result, an overcurrent or an excessively high temperature occurs in the power conversion circuit 2. Thereby, the power conversion by the power conversion circuit 2 is stopped by operating the existing safety function by the control IC 60.

この結果、電力変換回路2による電源電圧Vsの生成が停止されることにより、電圧レギュレータ40への入力電圧が低下するので、電圧レギュレータ40が出力する電源電圧Vccは低下する。最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   As a result, since the generation of the power supply voltage Vs by the power conversion circuit 2 is stopped, the input voltage to the voltage regulator 40 is lowered, so that the power supply voltage Vcc output from the voltage regulator 40 is lowered. Finally, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 cannot operate.

このように、実施の形態3に変形例に従う制御装置1dにおいても、実施の形態3に従う制御装置1cと同様に、マイクロコンピュータ300による処理を伴うことなく、電圧異常検知回路400からの検知信号Fvcに応じて電圧低下回路90♯を作動させることにより、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   Thus, in control device 1d according to the modification of the third embodiment, similarly to control device 1c according to the third embodiment, detection signal Fvc from voltage abnormality detection circuit 400 is not accompanied by processing by microcomputer 300. By operating voltage reduction circuit 90 # accordingly, power supply voltage Vcc can be reduced to a voltage region where microcomputer 300 cannot operate.

[実施の形態4]
実施の形態4では、昇圧回路が設けられた構成を有する制御装置における、Vcc異常検知時に電源電圧Vccを低下させるための電源構成について説明する。
[Embodiment 4]
In the fourth embodiment, a power supply configuration for reducing the power supply voltage Vcc when a Vcc abnormality is detected in a control device having a configuration provided with a booster circuit will be described.

図5は、本発明の実施の形態4に従う制御装置の回路構成図である。
図5を参照して、実施の形態4に従う制御装置1eは、昇圧回路500を含む。昇圧回路500は、高圧負荷600に対して、外部電源10の交流電圧の振幅相当の直流電圧よりも高い直流電圧Vdcを供給できるように構成されている。たとえば、外部電源10の交流電圧振幅が140V程度である場合に、昇圧回路500がVdc=280V程度の直流電圧を発生することにより、高圧負荷600の動作電源が供給される。
FIG. 5 is a circuit configuration diagram of the control device according to the fourth embodiment of the present invention.
Referring to FIG. 5, control device 1 e according to the fourth embodiment includes a booster circuit 500. The booster circuit 500 is configured to supply a high-voltage load 600 with a DC voltage Vdc higher than a DC voltage corresponding to the amplitude of the AC voltage of the external power supply 10. For example, when the AC voltage amplitude of the external power supply 10 is about 140V, the booster circuit 500 generates a DC voltage of about Vdc = 280V, so that the operating power of the high voltage load 600 is supplied.

実施の形態4に従う制御装置1eでは、外部電源10と、実施の形態1〜3と同様の構成を有する電力変換回路2との間に昇圧回路500が配置される。したがって、電力変換回路2には、ダイオードブリッジ12の出力電圧ではなく、昇圧回路500から出力された直流電圧Vdcが入力される。電力変換回路2は、実施の形態1〜3と同様に、昇圧回路500が出力する直流電圧VdcをDC/AC変換(トランジスタ15)およびAC/DC変換(ダイオードD1および平滑コンデンサ24)することによって電源電圧Vsを供給する。電源電圧Vsを、マイクロコンピュータ300に供給される電源電圧Vccに変換するための構成は、実施の形態1〜3およびそれらの変形例と同様である。   In control device 1e according to the fourth embodiment, booster circuit 500 is arranged between external power supply 10 and power conversion circuit 2 having the same configuration as in the first to third embodiments. Therefore, not the output voltage of the diode bridge 12 but the DC voltage Vdc output from the booster circuit 500 is input to the power conversion circuit 2. Similarly to the first to third embodiments, power conversion circuit 2 performs DC / AC conversion (transistor 15) and AC / DC conversion (diode D1 and smoothing capacitor 24) on DC voltage Vdc output from booster circuit 500. A power supply voltage Vs is supplied. The configuration for converting power supply voltage Vs into power supply voltage Vcc supplied to microcomputer 300 is the same as in the first to third embodiments and their modifications.

次に、昇圧回路500の構成および動作について説明する。
昇圧回路500は、電源配線501と、平滑コンデンサ502と、リアクトル506と、ダイオード508と、トランジスタ510と、電流検出抵抗512と、平滑コンデンサ515と、制御IC550とを有する。制御IC550の動作電源は、制御IC60と共通に、電源配線65から供給される。
Next, the configuration and operation of the booster circuit 500 will be described.
The booster circuit 500 includes a power supply wiring 501, a smoothing capacitor 502, a reactor 506, a diode 508, a transistor 510, a current detection resistor 512, a smoothing capacitor 515, and a control IC 550. The operation power of the control IC 550 is supplied from the power supply wiring 65 in common with the control IC 60.

電源配線501は、ダイオードブリッジ12によって整流された交流電圧を受ける。平滑コンデンサ502は、電源配線401および接地配線19の間に接続される。すなわち平滑コンデンサ502は、外部電源10の交流電圧の振幅相当の直流電圧(たとえば、約140V)を保持する。   The power supply wiring 501 receives the AC voltage rectified by the diode bridge 12. Smoothing capacitor 502 is connected between power supply wiring 401 and ground wiring 19. That is, smoothing capacitor 502 holds a DC voltage (for example, about 140 V) corresponding to the amplitude of the AC voltage of external power supply 10.

リアクトル506およびダイオード508は、電源配線501および520の間に直列に接続される。トランジスタ510は、リアクトル506およびダイオード508の接続ノードと接地配線19との間に、電流検出抵抗512と直列に接続される。電流検出抵抗512は、制御IC550の入力端子と接地配線19の間に接続される。制御IC550は、当該入力端子の電圧、すなわち、電流検出抵抗512の電圧降下量に基づいて、トランジスタ510の通過電流を検出することができる。   Reactor 506 and diode 508 are connected in series between power supply lines 501 and 520. Transistor 510 is connected in series with current detection resistor 512 between a connection node of reactor 506 and diode 508 and ground wiring 19. The current detection resistor 512 is connected between the input terminal of the control IC 550 and the ground wiring 19. The control IC 550 can detect the passing current of the transistor 510 based on the voltage of the input terminal, that is, the voltage drop amount of the current detection resistor 512.

トランジスタ510のオン期間およびオフ期間を周期的に設けることによって、いわゆる昇圧チョッパ回路の機能が実現されて、電源配線501の電圧よりも高い直流電圧を電源配線520に発生することができる。   By periodically providing an ON period and an OFF period of the transistor 510, a function of a so-called boost chopper circuit is realized, and a DC voltage higher than the voltage of the power supply wiring 501 can be generated in the power supply wiring 520.

昇圧チョッパ回路では、トランジスタ510を周期的にオンオフ(スイッチング)するとともに、スイッチング周期に対するオン期間の時間比(デューティ比)を制御することによって、電源配線520に出力される直流電圧Vdcを制御することができる。また、昇圧回路500では、リアクトル506の電流波形を、ダイオードブリッジ12からの出力電圧(全波整流電圧)と同一周波数かつ同一位相の電流に制御することによって、力率を高めることができる。この場合には、全波整流波形の電流波高値の制御によって、直流電圧Vdcを制御することができる。このように、昇圧回路500は、昇圧機能のオン時には、制御IC550によるトランジスタ510のオンオフ制御により、昇圧された直流電圧Vdcを目標電圧(たとえば、280V)に制御する。   In the step-up chopper circuit, the transistor 510 is periodically turned on / off (switched), and the DC voltage Vdc output to the power supply wiring 520 is controlled by controlling the time ratio (duty ratio) of the on period with respect to the switching cycle. Can do. In booster circuit 500, the power factor can be increased by controlling the current waveform of reactor 506 to a current having the same frequency and the same phase as the output voltage (full-wave rectified voltage) from diode bridge 12. In this case, the DC voltage Vdc can be controlled by controlling the current peak value of the full-wave rectified waveform. As described above, the booster circuit 500 controls the boosted DC voltage Vdc to the target voltage (for example, 280 V) by the on / off control of the transistor 510 by the control IC 550 when the boost function is on.

一方で、昇圧機能オフ時には、トランジスタ510がオフに維持されるので、直流電圧Vdcは、平滑コンデンサ502に保持された直流電圧と同等となる。すなわち、昇圧機能オフには、電源電圧Vdcは、昇圧機能オン時よりも低下する。   On the other hand, since the transistor 510 is kept off when the boosting function is off, the DC voltage Vdc is equivalent to the DC voltage held in the smoothing capacitor 502. That is, when the boosting function is off, the power supply voltage Vdc is lower than when the boosting function is on.

昇圧回路500における昇圧機能のオンオフは、マイクロコンピュータ300からの昇圧停止信号Sbsによって制御される。昇圧停止信号Sbsは、フォトカプラ560を経由して制御IC550に伝達される。フォトカプラ560は、フォトダイオード560aおよびフォトトランジスタ560bを有する。フォトダイオード560aは、電源配線110および接地配線120の間に、N型のトランジスタ570と直列に接続される。トランジスタ570のベース(制御電極)には、マイクロコンピュータ300からの昇圧停止信号Sbsが入力される。   On / off of the boost function in the boost circuit 500 is controlled by a boost stop signal Sbs from the microcomputer 300. The boost stop signal Sbs is transmitted to the control IC 550 via the photocoupler 560. The photocoupler 560 includes a photodiode 560a and a phototransistor 560b. The photodiode 560 a is connected in series with the N-type transistor 570 between the power supply wiring 110 and the ground wiring 120. A boost stop signal Sbs from the microcomputer 300 is input to the base (control electrode) of the transistor 570.

マイクロコンピュータ300は、昇圧回路500の昇圧機能をオフする際に昇圧停止信号SbsをHレベルに設定する。たとえば、制御装置1eが搭載された機器の待機動作時(スタンバイモード)において、昇圧停止信号SbsはHレベルに設定される。通常時には、昇圧停止信号Sbsは、Lレベルに設定される。   The microcomputer 300 sets the boost stop signal Sbs to the H level when the boost function of the boost circuit 500 is turned off. For example, during the standby operation (standby mode) of the device on which control device 1e is mounted, boost stop signal Sbs is set to the H level. Normally, the boost stop signal Sbs is set to L level.

昇圧停止信号SbsのLレベル時には、トランジスタ570がオフされるため、フォトダイオード560aには電流が流れず、フォトトランジスタ560bはオフされる。これにより、制御IC550の入力端子552の電圧は、接地電圧GND♯から上昇する。これに応じて、制御IC550は、昇圧回路500の昇圧機能をオンする。   When the boost stop signal Sbs is at the L level, the transistor 570 is turned off, so that no current flows through the photodiode 560a, and the phototransistor 560b is turned off. As a result, the voltage at input terminal 552 of control IC 550 rises from ground voltage GND #. In response to this, the control IC 550 turns on the boost function of the boost circuit 500.

一方で、昇圧停止信号SbsがHレベルに設定されると、トランジスタ570がオンされることにより、フォトダイオード560aに電流が流れるのに応じて、フォトトランジスタ560bがオンする。これにより、制御IC550の入力端子552には、接地配線19によって、接地電圧GND♯が入力される。これに応じて、制御IC550は、昇圧回路500の昇圧機能をオフする。   On the other hand, when the boost stop signal Sbs is set to the H level, the transistor 570 is turned on, so that the phototransistor 560b is turned on in response to the current flowing through the photodiode 560a. As a result, the ground voltage GND # is input to the input terminal 552 of the control IC 550 through the ground wiring 19. In response to this, the control IC 550 turns off the boosting function of the boosting circuit 500.

さらに、制御装置1eには、電圧異常検知回路400からの検知信号Fvcに応じて作動する電圧低下回路91が設けられる。電圧低下回路91は、電源配線110および接地配線120の間に、トランジスタ570に対して並列に接続されたN型のトランジスタ580を有する。トランジスタ580のベース(制御電極)には、検知信号Fvcが入力される。なお、制御装置1eにおいても、電圧異常検知回路400はラッチ回路440を有するように構成される。   Further, the control device 1e is provided with a voltage lowering circuit 91 that operates in response to the detection signal Fvc from the voltage abnormality detection circuit 400. The voltage reduction circuit 91 includes an N-type transistor 580 connected in parallel to the transistor 570 between the power supply wiring 110 and the ground wiring 120. The detection signal Fvc is input to the base (control electrode) of the transistor 580. Also in the control device 1e, the voltage abnormality detection circuit 400 is configured to include the latch circuit 440.

電圧異常検知回路400がVcc異常を検知すると、検知信号FvcをHレベルに設定することにより、トランジスタ580がオンする。すなわち、電圧低下回路91の作動時には、昇圧停止信号SbsをHレベルに設定したときと同様に、制御IC550の入力端子552には、接地配線19によって接地電圧GND♯が入力される。これにより、Vcc異常検知時には、昇圧回路500の昇圧機能をオフすることができる。   When voltage abnormality detection circuit 400 detects Vcc abnormality, transistor 580 is turned on by setting detection signal Fvc to H level. That is, when the voltage drop circuit 91 operates, the ground voltage GND # is input to the input terminal 552 of the control IC 550 through the ground wiring 19 in the same manner as when the boost stop signal Sbs is set to the H level. Thereby, the boosting function of booster circuit 500 can be turned off when Vcc abnormality is detected.

昇圧回路500の昇圧機能がオフされて、電力変換回路2の入力電圧に相当する直流電圧Vdcが低下すると、同一電力を供給するために要する電流値が増加するため、トランジスタ15を流れる電流Icが増大する。たとえば、電源電圧Vdcが280Vから140Vに低下すると、Icは約2倍に増加する。   When the boosting function of the booster circuit 500 is turned off and the DC voltage Vdc corresponding to the input voltage of the power conversion circuit 2 decreases, the current value required to supply the same power increases, so that the current Ic flowing through the transistor 15 Increase. For example, when the power supply voltage Vdc drops from 280V to 140V, Ic increases about twice.

これにより、電力変換回路2の制御IC60が、トランジスタ15を通過する電流Icの過電流を検知して、電力変換動作を停止する。この結果、電力変換回路2による電源電圧Vsの生成が停止されることにより、電源配線110から電圧レギュレータ40へ入力電圧が低下するので、電圧レギュレータ40から出力される電源電圧Vccが低下する。最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   As a result, the control IC 60 of the power conversion circuit 2 detects an overcurrent of the current Ic passing through the transistor 15 and stops the power conversion operation. As a result, since the generation of the power supply voltage Vs by the power conversion circuit 2 is stopped, the input voltage from the power supply wiring 110 to the voltage regulator 40 is reduced, and thus the power supply voltage Vcc output from the voltage regulator 40 is reduced. Finally, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 cannot operate.

なお、スタンバイ動作時に昇圧停止信号SbsがHレベルに設定される際には、制御装置1eでの消費電力が小さい。このため、電源電圧Vdcが低下しても、電流Icが過電流検知レベルまで上昇することはなく、電力変換回路2による電力変換動作は継続される。   Note that when the boost stop signal Sbs is set to the H level during the standby operation, the power consumption in the control device 1e is small. For this reason, even if the power supply voltage Vdc decreases, the current Ic does not increase to the overcurrent detection level, and the power conversion operation by the power conversion circuit 2 is continued.

このように、実施の形態4に従う制御装置1eでは、昇圧回路を具備する構成において、Vcc異常検知時には、電圧異常検知回路400からの検知信号Fvcに応じて昇圧回路500の昇圧機能を停止させることにより、マイクロコンピュータ300による処理を伴うことなく、マイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   Thus, in control device 1e according to the fourth embodiment, in the configuration provided with the booster circuit, when the Vcc abnormality is detected, the boosting function of booster circuit 500 is stopped according to detection signal Fvc from voltage abnormality detection circuit 400. Thus, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 becomes inoperable without being accompanied by processing by the microcomputer 300.

なお、図6では、昇圧停止信号Sbsに応じてオンするトランジスタ570とは別個に、検知信号Fvcに応じてオンするトランジスタ580を配置する構成を例示したが、昇圧停止信号Sbsおよび検知信号Fvcの論理和(OR)信号をトランジスタ570のベース(制御電極)に入力する回路構成とすれば、トランジスタ580の配置を省略することも可能である。このように、実施の形態4に従う制御装置1eでは、昇圧回路を具備する構成において、追加される回路素子を抑制した上で、Vcc異常検知時にマイクロコンピュータ300が動作不可となる電圧領域まで電源電圧Vccを低下させることができる。   6 illustrates the configuration in which the transistor 580 that is turned on in response to the detection signal Fvc is disposed separately from the transistor 570 that is turned on in response to the boost stop signal Sbs. However, the boost stop signal Sbs and the detection signal Fvc If the circuit configuration is such that a logical sum (OR) signal is input to the base (control electrode) of the transistor 570, the arrangement of the transistor 580 can be omitted. As described above, in the control device 1e according to the fourth embodiment, in the configuration including the booster circuit, the circuit elements to be added are suppressed, and the power supply voltage is increased to the voltage region where the microcomputer 300 cannot operate when the Vcc abnormality is detected. Vcc can be lowered.

[実施の形態5]
実施の形態5では、ヒューズ素子を用いて電源電圧Vccを確実に低下させる回路構成について説明する。
[Embodiment 5]
In the fifth embodiment, a circuit configuration for reliably reducing the power supply voltage Vcc using a fuse element will be described.

図6は、本発明の実施の形態5に従う制御装置の主要部の構成を説明するための回路図である。図6には、トランス20の二次側巻線23に接続される、電源配線110よりも後段側の構成が示される。なお、実施の形態5に従う制御装置において、電源配線110に対して電源電圧Vsを供給するための構成は任意である。たとえば、図1〜図5と同様の電力変換回路2(または、電力変換器2および昇圧回路500)によって、電源電圧Vsを供給することができる。   FIG. 6 is a circuit diagram illustrating a configuration of a main part of the control device according to the fifth embodiment of the present invention. FIG. 6 shows a configuration downstream of the power supply wiring 110 connected to the secondary winding 23 of the transformer 20. In the control device according to the fifth embodiment, the configuration for supplying power supply voltage Vs to power supply wiring 110 is arbitrary. For example, the power supply voltage Vs can be supplied by the power conversion circuit 2 (or the power converter 2 and the booster circuit 500) similar to those shown in FIGS.

図6を参照して、実施の形態5に従う制御装置では、ヒューズ素子FSが、電源配線110に介挿接続される。すなわち、電力変換回路2によって電源配線110に出力された電源電圧Vsは、ヒューズ素子FSを経由して、電圧レギュレータ40の入力(N)ノードに供給される。   Referring to FIG. 6, in the control device according to the fifth embodiment, fuse element FS is inserted and connected to power supply wiring 110. That is, the power supply voltage Vs output to the power supply wiring 110 by the power conversion circuit 2 is supplied to the input (N) node of the voltage regulator 40 via the fuse element FS.

さらに、実施の形態5に従う制御装置には、ヒューズ素子FSを溶断するための通電回路350が配置される。通電回路350は、抵抗素子Rf0〜Rf2と、npn型トランジスタQf1とを有する。   Furthermore, in the control device according to the fifth embodiment, an energization circuit 350 for fusing fuse element FS is arranged. The energization circuit 350 includes resistance elements Rf0 to Rf2 and an npn transistor Qf1.

抵抗素子Rf1,Rf2は、電源配線200および接地配線120に直列に接続されて、電源電圧Vccの分圧回路を構成する。抵抗素子Rf0およびトランジスタQf1は、電源配線110および接地配線120の間に、ヒューズ素子FSに対して直列に接続される。   Resistance elements Rf1 and Rf2 are connected in series to power supply line 200 and ground line 120 to form a voltage dividing circuit for power supply voltage Vcc. Resistance element Rf0 and transistor Qf1 are connected in series with respect to fuse element FS between power supply wiring 110 and ground wiring 120.

トランジスタQf1は、npnトランジスタにより構成される。トランジスタQf1のベース(制御電極)には、抵抗素子Rf1およびRf2による電源電圧Vccの分圧電圧が入力される。したがって、電源電圧Vccの上昇に応じて、トランジスタQf1がオンする。   Transistor Qf1 is formed of an npn transistor. A divided voltage of the power supply voltage Vcc by the resistance elements Rf1 and Rf2 is input to the base (control electrode) of the transistor Qf1. Therefore, transistor Qf1 is turned on as power supply voltage Vcc rises.

トランジスタQf1がオンすると、電源配線110からヒューズ素子FSを経由して、接地配線120に至る通電経路が形成される。抵抗素子Rf0の電気抵抗は、当該通電経路の電流量がヒューズ素子FSを溶断するのに十分なレベルとなるように設計される。   When the transistor Qf1 is turned on, an energization path from the power supply wiring 110 to the ground wiring 120 through the fuse element FS is formed. The electrical resistance of the resistance element Rf0 is designed so that the amount of current in the current-carrying path is at a level sufficient to blow the fuse element FS.

したがって、図6に示された通電回路350によれば、電源電圧Vccが所定電圧よりも上昇したときに、Vcc異常を検知してヒューズ素子FSを溶断することができる。この所定電圧は、抵抗素子Rf1,Rf2による分圧比によって調整できる。このように、通電回路350は、「電圧異常検知回路」および「電圧低下回路」の機能を併せ持つように構成されている。   Therefore, according to the energization circuit 350 shown in FIG. 6, when the power supply voltage Vcc rises above a predetermined voltage, the Vcc abnormality can be detected and the fuse element FS can be blown. This predetermined voltage can be adjusted by the voltage division ratio by the resistance elements Rf1 and Rf2. As described above, the energization circuit 350 is configured to have the functions of the “voltage abnormality detection circuit” and the “voltage drop circuit”.

実施の形態5における制御装置では、電源電圧Vccが所定電圧よりも上昇したときに、通電回路350が、Vcc異常を検知してヒューズ素子FSを溶断する。これにより、電源電圧Vsの供給が遮断されることによって電源配線110から電圧レギュレータ40へ入力電圧が低下するので、電圧レギュレータ40が出力する電源電圧Vccは低下する。最終的には、マイクロコンピュータ300が動作不可となる電圧領域まで、電源電圧Vccを低下させることができる。特に、マイクロコンピュータ300による処理を伴うことなく、ヒューズ素子の溶断によってVcc異常検知時にマイクロコンピュータ300の動作を確実に停止することができる。   In the control device in the fifth embodiment, when power supply voltage Vcc rises above a predetermined voltage, energization circuit 350 detects Vcc abnormality and blows fuse element FS. As a result, the supply voltage of the power supply voltage Vs is cut off, so that the input voltage from the power supply wiring 110 to the voltage regulator 40 is lowered, so that the power supply voltage Vcc output from the voltage regulator 40 is lowered. Eventually, the power supply voltage Vcc can be lowered to a voltage region where the microcomputer 300 cannot operate. In particular, the operation of the microcomputer 300 can be surely stopped when the Vcc abnormality is detected by melting the fuse element without processing by the microcomputer 300.

[実施の形態5の変形例]
図7は、本発明の実施の形態5の変形例に従う制御装置の主要部の構成を示す回路図である。
[Modification of Embodiment 5]
FIG. 7 is a circuit diagram showing a configuration of a main part of the control device according to the modification of the fifth embodiment of the present invention.

図7を図6と比較して、実施の形態5の変形例では、電源電圧Vccが低下したときにヒューズ素子FSを溶断するための構成について説明する。   7 is compared with FIG. 6, in the modification of the fifth embodiment, a configuration for fusing fuse element FS when power supply voltage Vcc decreases will be described.

実施の形態5の変形例では、図6に示した構成と比較して、通電回路350に代えて通電回路350♯が設けられる。ヒューズ素子FSは、図6の構成と同様に、電源配線110に介挿接続されている。   In the modification of the fifth embodiment, an energization circuit 350 # is provided instead of the energization circuit 350, as compared with the configuration shown in FIG. The fuse element FS is inserted and connected to the power supply wiring 110 as in the configuration of FIG.

通電回路350♯は、トランジスタQf1,Qf2と、抵抗素子Rf1〜Rf6とを有する。抵抗素子Rf0およびnpn型トランジスタQf1は、図5の構成と同様に、電源配線110および接地配線120の間にヒューズ素子FSと直列に接続される。   Energization circuit 350 # includes transistors Qf1 and Qf2 and resistance elements Rf1 to Rf6. Resistance element Rf0 and npn-type transistor Qf1 are connected in series with fuse element FS between power supply wiring 110 and ground wiring 120, as in the configuration of FIG.

抵抗素子Rf1およびRf2は、電源配線200および接地配線120に直列に接続されて、電源電圧Vccの分圧電圧をノードNbに出力する。この分圧電圧は、抵抗素子Rf5を経由して、pnp型トランジスタQf2のベース(制御電極)に入力される。   Resistance elements Rf1 and Rf2 are connected in series to power supply line 200 and ground line 120, and output a divided voltage of power supply voltage Vcc to node Nb. This divided voltage is input to the base (control electrode) of the pnp transistor Qf2 via the resistance element Rf5.

抵抗素子Rf3およびRf4は、電源配線110および接地配線120に直列に接続されて、電源電圧Vccを分圧した基準電圧VsをノードNaに出力する。トランジスタQf2は、pnp型トランジスタで構成されて、ノードNaおよび抵抗素子Raの間に接続される。   Resistance elements Rf3 and Rf4 are connected in series to power supply wiring 110 and ground wiring 120, and output a reference voltage Vs obtained by dividing power supply voltage Vcc to node Na. Transistor Qf2 is formed of a pnp transistor, and is connected between node Na and resistance element Ra.

pnp型トランジスタQf2は、基準電圧Vsに対して、電源電圧Vccの分圧電圧が低下するとオンする。pnp型トランジスタQf2のオンに応じてnpn型トランジスタQf1がオンすることにより、ヒューズ素子FSを溶断するための通電経路が形成される。   The pnp transistor Qf2 is turned on when the divided voltage of the power supply voltage Vcc decreases with respect to the reference voltage Vs. When the npn transistor Qf1 is turned on in response to the pnp transistor Qf2 being turned on, an energization path for blowing the fuse element FS is formed.

したがって、通電回路350♯は、電源電圧Vccが所定電圧よりも低下したときに、ヒューズ素子FSを溶断することができる。この所定電圧は、抵抗素子Rf1,Rf2による分圧比および基準電圧Vsによって調整できる。このように、通電回路350♯についても、「電圧異常検知回路」および「電圧低下回路」の機能を併せ持つように構成されている。   Therefore, energization circuit 350 # can blow fuse element FS when power supply voltage Vcc drops below a predetermined voltage. This predetermined voltage can be adjusted by the voltage dividing ratio by the resistance elements Rf1 and Rf2 and the reference voltage Vs. Thus, energization circuit 350 # is also configured to have both the functions of “voltage abnormality detection circuit” and “voltage drop circuit”.

実施の形態5の変形例における制御装置では、電源電圧Vccが所定電圧よりも低下したときに、通電回路350♯が、Vcc異常を検知してヒューズ素子FSを溶断する。これにより、マイクロコンピュータ300による処理を伴うことなく、Vcc異常(低下)時に、マイクロコンピュータ300が動作不可となる電圧領域まで、電源電圧Vccを確実に低下させることができる。   In the control device in the modification of the fifth embodiment, when power supply voltage Vcc drops below a predetermined voltage, energization circuit 350 # detects Vcc abnormality and blows fuse element FS. As a result, the power supply voltage Vcc can be reliably lowered to a voltage region where the microcomputer 300 becomes inoperable when Vcc is abnormal (decreased) without being accompanied by processing by the microcomputer 300.

なお、通電回路350および350♯を、ヒューズ素子FSに対して並列に接続する構成とすれば、電源電圧Vccの上昇および低下の両方に対応してVcc異常を検知して、ヒューズ素子FSの溶断によってマイクロコンピュータ300の動作を確実に停止することが可能となる。   If energization circuits 350 and 350 # are configured to be connected in parallel to fuse element FS, Vcc abnormality is detected corresponding to both increase and decrease of power supply voltage Vcc, and fuse element FS is blown. Thus, the operation of the microcomputer 300 can be surely stopped.

なお、本実施の形態1〜4において、Vcc異常を検知するための構成は、例示した電圧異常検知回路400の構成に限定されるものではなく、電源電圧Vccの異常(上昇および/または低下)を検知可能であれば、任意の構成を適用することができる。   In the first to fourth embodiments, the configuration for detecting the Vcc abnormality is not limited to the configuration of the illustrated voltage abnormality detection circuit 400, and the abnormality (increase and / or decrease) in the power supply voltage Vcc. Any configuration can be applied as long as it can be detected.

また、本実施の形態の形態に従う制御装置は、複数の電源電圧が用いられる制御装置であれば、制御装置によって制御される負荷を特に限定することなく、電源電圧異常に対応してマイクロコンピュータを確実に停止させるための電源構成を適用することが可能である。   In addition, if the control device according to the present embodiment is a control device that uses a plurality of power supply voltages, the microcomputer is not limited to a load controlled by the control device, and the microcomputer is adapted to the power supply voltage abnormality. It is possible to apply a power supply configuration for surely stopping.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1a,1b,1c,1d,1e 制御装置、2 電力変換回路、10 外部電源、12 ダイオードブリッジ、14,24,62,502,515 平滑コンデンサ、15,52,53,71,92 トランジスタ、16,412,512 電流検出抵抗、19,120,190 接地配線、20 トランス、21,22 一次側巻線、23 二次側巻線、40 電圧レギュレータ、50 電圧遮断回路、51 サイリスタ、55〜58,64,72,83,84,94 抵抗素子、60 制御IC(電力変換回路)、61 ラッチ端子、63 制御入力端子、65,100,110,200,401,501,520 電源配線、70,90,91 電圧低下回路、75,85,560 フォトカプラ、75a,85a,560a フォトダイオード、75b,85b,560b フォトトランジスタ、80 Vs検出回路、82 シャントレギュレータ、300 マイクロコンピュータ、350,350♯ 通電回路、400 電圧異常検知回路、410 分圧回路、430 コンパレータ、440 ラッチ回路、500 昇圧回路、506 リアクトル、508 ダイオード(昇圧回路)、510 トランジスタ(昇圧回路)、550 制御IC(昇圧回路)、552 入力端子、570,580 トランジスタ(昇圧機能停止用)、600 高圧負荷、D1,D2 ダイオード(電力変換回路)、FS ヒューズ素子、Fvc 検知信号、GND,GND♯ 接地電圧、N1〜N3,Na,Nb ノード、Qf1,Qf2 トランジスタ(通電回路)、R0 電流制限抵抗、Ra,Rb,Rc,Rd 抵抗素子(電圧異常検知回路)、Rf0〜Rf6 抵抗素子(通電回路)、Sbs 昇圧停止信号、Vcc,Vd,Vdc,Vs 電源電圧、Vd,Vdc 直流電圧、Vdv 分圧電圧。   1a, 1b, 1c, 1d, 1e Control device, 2 Power conversion circuit, 10 External power supply, 12 Diode bridge, 14, 24, 62, 502, 515 Smoothing capacitor, 15, 52, 53, 71, 92 Transistor, 16, 412, 512 Current detection resistor, 19, 120, 190 Ground wiring, 20 transformer, 21, 22 Primary side winding, 23 Secondary side winding, 40 Voltage regulator, 50 Voltage cutoff circuit, 51 Thyristor, 55-58, 64 , 72, 83, 84, 94 resistance element, 60 control IC (power conversion circuit), 61 latch terminal, 63 control input terminal, 65, 100, 110, 200, 401, 501, 520 power supply wiring, 70, 90, 91 Voltage drop circuit, 75, 85, 560 photocoupler, 75a, 85a, 560a photodiode, 7 b, 85b, 560b Phototransistor, 80 Vs detection circuit, 82 shunt regulator, 300 microcomputer, 350, 350 # energization circuit, 400 voltage abnormality detection circuit, 410 voltage divider circuit, 430 comparator, 440 latch circuit, 500 booster circuit, 506 reactor, 508 diode (boost circuit), 510 transistor (boost circuit), 550 control IC (boost circuit), 552 input terminal, 570, 580 transistor (for boost function stop), 600 high voltage load, D1, D2 diode (power) Conversion circuit), FS fuse element, Fvc detection signal, GND, GND # ground voltage, N1-N3, Na, Nb node, Qf1, Qf2 transistor (conduction circuit), R0 current limiting resistor, Ra, Rb, Rc, Rd resistance Elementary (Voltage abnormality detection circuit), Rf0~Rf6 resistive element (conducting circuit), Sbs boost stop signal, Vcc, Vd, Vdc, Vs the power supply voltage, Vd, Vdc DC voltage, Vdv divided voltage.

Claims (7)

負荷を制御するためのマイクロコンピュータと、
第1の電源電圧を伝達するための第1の電源配線と、
前記第1の電源配線の前記第1の電源電圧を降圧して第2の電源電圧を生成する電圧調整回路と、
前記電圧調整回路によって生成された前記第2の電源電圧を前記マイクロコンピュータへ供給するための第2の電源配線と、
前記第1の電源電圧に応じて変化する電圧と前記第2の電源電圧に応じて変化する電圧との比較に基づいて、前記第2の電源電圧の異常を検知するための異常検知回路と、
前記異常検知回路が前記第2の電源電圧の異常を検知したときに、前記マイクロコンピュータによる処理を伴うことなく作動するように構成された電圧低下回路とを備え、
前記電圧低下回路は、作動時に、前記電圧調整回路に入力される前記第1の電源配線の電圧を低下させることによって、前記マイクロコンピュータが動作不可となる電圧領域まで前記第2の電源電圧を低下させる、制御装置。
A microcomputer for controlling the load;
A first power supply wiring for transmitting a first power supply voltage;
A voltage adjustment circuit for generating a second power supply voltage by stepping down the first power supply voltage of the first power supply wiring;
A second power supply wiring for supplying the second power supply voltage generated by the voltage adjustment circuit to the microcomputer;
An abnormality detection circuit for detecting an abnormality of the second power supply voltage based on a comparison between a voltage that changes according to the first power supply voltage and a voltage that changes according to the second power supply voltage;
A voltage drop circuit configured to operate without processing by the microcomputer when the abnormality detection circuit detects an abnormality in the second power supply voltage; and
The voltage reduction circuit reduces the second power supply voltage to a voltage range where the microcomputer becomes inoperable by reducing the voltage of the first power supply wiring input to the voltage adjustment circuit during operation. Let the control device.
外部電源からの電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力するための電力変換回路をさらに備え、
前記電圧低下回路は、前記電力変換回路と前記第1の電源配線との間に配置されて、作動時に前記電力変換回路と前記第1の電源配線の間の電流経路を遮断する一方で、非作動時に前記電力変換回路と前記第1の電源配線の間に電流経路を形成するように構成される、請求項1記載の制御装置。
A power conversion circuit for converting a voltage from an external power supply into the first power supply voltage and outputting the first power supply voltage to the first power supply wiring;
The voltage drop circuit is disposed between the power conversion circuit and the first power supply wiring, and cuts off a current path between the power conversion circuit and the first power supply wiring during operation. The control device according to claim 1, wherein the control device is configured to form a current path between the power conversion circuit and the first power supply wiring in operation.
外部電源からの電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力する電力変換動作を実行するための電力変換回路をさらに備え、
前記電圧低下回路は、作動時に前記電力変換回路による前記電力変換動作を停止させるように構成される、請求項1記載の制御装置。
A power conversion circuit for performing a power conversion operation for converting a voltage from an external power supply into the first power supply voltage and outputting the converted voltage to the first power supply wiring;
The control device according to claim 1, wherein the voltage reduction circuit is configured to stop the power conversion operation by the power conversion circuit when activated.
外部電源からの電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力する電力変換動作を実行するための電力変換回路をさらに備え、
前記電力変換回路は、
前記第1の電源電圧のフィードバック信号に基づいて前記電力変換回路からの出力電圧を制御するための制御回路を含み、
前記電圧低下回路は、作動時に、前記制御回路へ入力される前記フィードバック信号を、前記電力変換回路の出力電圧を低下させるように変換する、請求項1記載の制御装置。
A power conversion circuit for performing a power conversion operation for converting a voltage from an external power supply into the first power supply voltage and outputting the converted voltage to the first power supply wiring;
The power conversion circuit includes:
A control circuit for controlling an output voltage from the power conversion circuit based on a feedback signal of the first power supply voltage;
The control device according to claim 1, wherein the voltage reduction circuit converts the feedback signal input to the control circuit so as to reduce an output voltage of the power conversion circuit during operation.
外部電源からの電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力する電力変換動作を実行するための電力変換回路をさらに備え、
前記第1の電源電圧のフィードバック信号に基づいて前記電力変換回路からの出力電圧を制御するための制御回路を含み、
前記制御回路は、回路内の過電流発生時に前記電力変換動作を停止する機能を有し、
前記電圧低下回路は、作動時に、前記制御回路へ入力される前記フィードバック信号を、前記電力変換回路内に過電流を発生させるように変換する、請求項1記載の制御装置。
A power conversion circuit for performing a power conversion operation for converting a voltage from an external power supply into the first power supply voltage and outputting the converted voltage to the first power supply wiring;
A control circuit for controlling an output voltage from the power conversion circuit based on a feedback signal of the first power supply voltage;
The control circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit,
The control device according to claim 1, wherein the voltage reduction circuit converts the feedback signal input to the control circuit so as to generate an overcurrent in the power conversion circuit when operating.
外部電源からの交流電圧を直流電圧に変換して出力するための、前記交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する昇圧回路と、
前記昇圧回路の出力電圧を前記第1の電源電圧に変換して前記第1の電源配線に出力する電力変換動作を実行するための電力変換回路をさらに備え、
前記昇圧回路は、前記昇圧機能がオンされたときに第1の電圧を出力する一方で、前記昇圧機能がオフされたときには前記第1の電圧よりも低い第2の電圧を出力するように構成され、
前記電力変換回路は、回路内の過電流発生時に前記電力変換動作を停止する機能を有し、
前記電圧低下回路は、作動時に前記昇圧回路の前記昇圧機能をオフするように構成される、請求項1記載の制御装置。
A step-up circuit having a step-up function for generating a DC voltage higher than the amplitude of the AC voltage, for converting an AC voltage from an external power source into a DC voltage and outputting the DC voltage;
A power conversion circuit for performing a power conversion operation for converting the output voltage of the booster circuit into the first power supply voltage and outputting the converted voltage to the first power supply wiring;
The booster circuit is configured to output a first voltage when the booster function is turned on, and to output a second voltage lower than the first voltage when the booster function is turned off. And
The power conversion circuit has a function of stopping the power conversion operation when an overcurrent occurs in the circuit,
The control device according to claim 1, wherein the voltage drop circuit is configured to turn off the boosting function of the boosting circuit when activated.
前記第1の電源配線に介挿接続されたヒューズ素子をさらに備え、
前記電圧低下回路は、作動時に、前記ヒューズ素子の溶断電流を前記ヒューズ素子に通流させるように動作する、請求項1記載の制御装置。
A fuse element inserted and connected to the first power supply wiring;
2. The control device according to claim 1, wherein the voltage reduction circuit operates so as to allow a fusing current of the fuse element to flow through the fuse element during operation.
JP2014129574A 2014-06-24 2014-06-24 Control device Active JP6344086B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014129574A JP6344086B2 (en) 2014-06-24 2014-06-24 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014129574A JP6344086B2 (en) 2014-06-24 2014-06-24 Control device

Publications (2)

Publication Number Publication Date
JP2016010236A JP2016010236A (en) 2016-01-18
JP6344086B2 true JP6344086B2 (en) 2018-06-20

Family

ID=55227452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014129574A Active JP6344086B2 (en) 2014-06-24 2014-06-24 Control device

Country Status (1)

Country Link
JP (1) JP6344086B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6804892B2 (en) * 2016-08-09 2020-12-23 ボーンズ株式会社 Electrical equipment
CN111740382B (en) * 2020-05-18 2023-02-03 欣旺达电子股份有限公司 Load detection protection circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002186174A (en) * 2000-12-12 2002-06-28 Nec Kofu Ltd Protection circuit for power supply circuit
JP4479797B2 (en) * 2008-01-23 2010-06-09 株式会社デンソー Electronic control unit
JP2012029360A (en) * 2010-07-20 2012-02-09 Dsp Oyo Gijutsu Kenkyusho:Kk Power supply circuit and led lighting device
JP5534518B2 (en) * 2010-11-22 2014-07-02 ニチコン株式会社 Charger abnormality detection device

Also Published As

Publication number Publication date
JP2016010236A (en) 2016-01-18

Similar Documents

Publication Publication Date Title
JP5056395B2 (en) Switching power supply
KR20110017784A (en) Led light emitting device
US20080291709A1 (en) Switching power supply apparatus
JP4013162B2 (en) Switching power supply
US7161783B2 (en) Overcurrent protection circuit for switching power supply
US20080225559A1 (en) Switching-mode power supply
JP2015041571A (en) Led power supply and led illuminating device
JP6249167B2 (en) LED lighting device and LED lighting device
EP2690769B1 (en) Power supply circuit
JP6344086B2 (en) Control device
JP6332629B2 (en) LED power supply and LED lighting device
JP2009296790A (en) Switching regulator
JP2009189103A (en) Switching power supply device
JP2009195073A (en) Switching power supply unit
JP5545839B2 (en) Switching power supply
US8492993B2 (en) LED driving circuit and power converting circuit
JP6186918B2 (en) LED lighting circuit and LED lighting device
JP6109976B1 (en) Automatic voltage regulator
JP6550977B2 (en) LED lighting circuit and LED lighting device
JP2009081901A (en) Device for preventing excessive voltage
JP6372189B2 (en) Control device
JP5561827B2 (en) Switching power supply
JP2002199711A (en) Failure detector for dc-dc converter
JP2010016962A (en) Switching electric power unit
JP2009213261A (en) Switching power supply apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6344086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150