JP6053155B2 - Power converter, inrush current suppression method - Google Patents
Power converter, inrush current suppression method Download PDFInfo
- Publication number
- JP6053155B2 JP6053155B2 JP2013072303A JP2013072303A JP6053155B2 JP 6053155 B2 JP6053155 B2 JP 6053155B2 JP 2013072303 A JP2013072303 A JP 2013072303A JP 2013072303 A JP2013072303 A JP 2013072303A JP 6053155 B2 JP6053155 B2 JP 6053155B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- inrush current
- time
- power failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、電力変換装置及び突入電流抑制方法に関し、更に詳しくは、瞬時停電時に発生する突入電流を抑制するための技術に関する。 The present invention relates to a power conversion device and an inrush current suppression method, and more particularly to a technique for suppressing an inrush current that occurs during an instantaneous power failure.
スイッチング電源などの電力変換装置は、電源投入時の突入電流を抑制する突入電流抑制回路を備えている。また、電源投入時のみならず、瞬時停電時の突入電流を抑制するための技術も知られている（特許文献１）。この技術によれば、瞬時停電が発生した場合、突入電流抑制回路を構成する抵抗と並列接続された電界効果トランジスタ(FET; Field Effect Transistor)等を非導通状態に制御することにより、給電側が瞬時停電から復旧する際に発生する突入電流を上記抵抗に流し込んで抑制する。 A power conversion device such as a switching power supply includes an inrush current suppression circuit that suppresses an inrush current when the power is turned on. In addition, a technique for suppressing inrush current at the time of instantaneous power failure as well as when power is turned on is also known (Patent Document 1). According to this technology, when an instantaneous power failure occurs, the power supply side is instantaneously controlled by controlling a field effect transistor (FET) or the like connected in parallel with the resistor constituting the inrush current suppression circuit to a non-conductive state. The inrush current generated when recovering from a power failure is suppressed by flowing into the resistor.
ところで、近年、高電圧直流入力（例えば１９２Ｖ〜４１０Ｖ）仕様の電力変換装置に対する要請が高まっている。この種の電力変換装置は、電圧を安定化させるための昇圧コンバータを備えており、高電圧直流入力の電圧値が変動しても、昇圧コンバータにより高電圧直流入力が一定の目標電圧（例えば３８０Ｖ）に昇圧される。この昇圧された電圧を電力変換することにより、所望の出力電圧を安定的に得ることができる。この種の電力変換装置では、高電圧直流入力の電圧値が上述の電圧安定化用の昇圧コンバータの出力電圧に近づくと、その動作の原理上、昇圧コンバータが間欠発振を起こし、発振動作が不安定になる。このため、一般に、高電圧直流入力の電圧値が昇圧コンバータの出力電圧に近づいた場合、昇圧コンバータの発振動作を停止させている。 Incidentally, in recent years, there has been an increasing demand for power converters with high voltage DC input (for example, 192 to 410 V) specifications. This type of power conversion device includes a boost converter for stabilizing the voltage, and even if the voltage value of the high-voltage DC input fluctuates, the boost converter converts the high-voltage DC input to a target voltage (for example, 380 V). ). A desired output voltage can be stably obtained by power-converting the boosted voltage. In this type of power conversion device, when the voltage value of the high-voltage DC input approaches the output voltage of the above-described voltage stabilizing boost converter, the boost converter causes intermittent oscillation due to the principle of operation, and the oscillation operation is not performed. Become stable. For this reason, generally, when the voltage value of the high-voltage DC input approaches the output voltage of the boost converter, the oscillation operation of the boost converter is stopped.
上述の電圧安定化用の昇圧コンバータを備えた電力変換装置によれば、高電圧直流入力の電圧値が昇圧コンバータの出力電圧に近づいたために昇圧コンバータを停止させている状態で給電側の異常により瞬時停電が発生すると、この瞬時停電から給電側が復旧する際に、電力変換装置の入力インピーダンスを形成する例えば入力コンデンサの充電に伴って過大な突入電流が発生する場合がある。 According to the above-described power converter including the voltage stabilizing boost converter, the voltage value of the high-voltage DC input approaches the output voltage of the boost converter, and the boost converter is stopped due to an abnormality on the power supply side. When an instantaneous power failure occurs, when the power supply side recovers from the instantaneous power failure, an excessive inrush current may occur with charging of the input capacitor that forms the input impedance of the power converter.
上述の特許文献１の技術によれば、給電側が瞬時停電から復旧する際の突入電流を抑制することはできるが、昇圧コンバータの動作とは無関係に突入電流抑制回路が機能する。ここで、通常、昇圧コンバータはチョークコイルを備え、このチョークコイルをスイッチング駆動する過程で給電側からチョークコイルに電流が断続的に流し込まれる。このため、昇圧コンバータ自体も動作中は突入電流を吸収する機能を有していると言える。従って、昇圧コンバータが動作している状態で突入電流抑制回路が機能すると、双方の機能が相俟って入力電流が過剰に抑制される場合が起こり得る。この場合、電力変換動作が不安定になるおそれがある。 According to the technology of Patent Document 1 described above, the inrush current when the power supply side recovers from the instantaneous power failure can be suppressed, but the inrush current suppression circuit functions regardless of the operation of the boost converter. Here, the boost converter normally includes a choke coil, and current is intermittently supplied from the power feeding side to the choke coil in the process of switching the choke coil. For this reason, it can be said that the boost converter itself has a function of absorbing inrush current during operation. Therefore, when the inrush current suppression circuit functions in a state where the boost converter is operating, there is a possibility that the input current is excessively suppressed due to the combination of both functions. In this case, the power conversion operation may become unstable.
本発明は、電力変換動作に与える影響を抑制しつつ、瞬時停電から給電側が復旧する際に発生する突入電流を抑制することができる電力変換装置及び突入電流抑制方法を提供することを目的とする。 An object of the present invention is to provide a power conversion device and an inrush current suppression method capable of suppressing an inrush current generated when the power supply side recovers from an instantaneous power failure while suppressing an influence on the power conversion operation. .
本発明の一態様による電力変換装置は、直流入力電圧を所定電圧に昇圧するための昇圧コンバータと、前記昇圧コンバータを通して流れる突入電流を抑制するための突入電流抑制回路とを備え、前記昇圧コンバータから出力される電圧を電力変換するように構成された電力変換装置であって、前記直流入力電圧が前記直流入力電圧が昇圧コンバータから出力される直流電圧に接近したことによる前記昇圧コンバータの不安定動作を防止するために予め設定された所定電圧を示す値である規定値を上回った状態で、前記直流入力電圧を供給する給電側の停電が発生した場合、前記停電の時間が所定時間に達したときに、前記給電側が停電したことを検出する停電検出部と、前記停電検出部が前記給電側の停電を検出した場合、前記突入電流抑制回路の回路状態を初期化する初期化部と、を備え、前記停電検出部は、前記直流入力電圧が前記所定電圧以下に低下した時点から前記所定時間の計時を開始し、前記所定時間の計時を終了した後、前記計時が終了した旨の信号を発生させ、
前記初期化部は、前記停電検出部から前記計時が終了した旨の信号が入力されると、前記突入電流抑制回路の回路状態をオフ状態にし、前記突入電流抑制回路は、前記回路状態が前記初期化部によりオフ状態にされた後、前記直流入力電圧が上昇し、入力される入力電圧が電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記回路状態のオフ状態を維持する、電力変換装置の構成を有する。
A power converter according to an aspect of the present invention includes a boost converter for boosting a DC input voltage to a predetermined voltage, and an inrush current suppressing circuit for suppressing an inrush current flowing through the boost converter. An electric power converter configured to convert an output voltage into power, wherein the DC input voltage is unstable when the DC input voltage approaches a DC voltage output from the boost converter When a power failure occurs on the power supply side that supplies the DC input voltage in a state that exceeds a specified value that indicates a predetermined voltage set in advance , the time of the power failure reaches a predetermined time. When the power failure detection unit detects that the power supply side has a power failure, and the power failure detection unit detects the power failure on the power supply side, the inrush current suppression Comprising an initialization unit for initializing the circuit state of the road, and the power failure detecting section, the DC input voltage starts counting of the predetermined time from the time of drops below the predetermined voltage, the timing of the predetermined time After completing the above, a signal indicating that the timing has ended is generated,
The initialization unit turns off the circuit state of the inrush current suppression circuit when the signal indicating that the time measurement is completed is input from the power failure detection unit, and the inrush current suppression circuit has the circuit state of the circuit state. The circuit until the DC input voltage rises after being turned off by the initialization unit, and a predetermined delay time elapses until the input voltage to be input becomes a predetermined reference voltage from a low level at power-on. It has the structure of the power converter device which maintains the OFF state of a state .
例えば、前記停電検出部は、前記直流入力電圧が前記規定値を上回った状態から所定電圧以下に低下したことを検出する電圧検出部と、前記直流入力電圧が前記所定電圧以下に低下したことを前記電圧検出部が検出した場合に前記所定時間の計時を開始する計時部と、前記計時部が前記所定時間の計時を終了したときに、前記計時が終了した旨の信号を発生させる信号発生部と、を備える。
例えば、前記突入電流抑制回路は、前記給電側が停電から復旧したときに発生する突入電流の経路上に介挿された抵抗と、前記抵抗に対して並列接続されたスイッチ素子と、前記初期化部に並列に接続され、前記直流入力電圧を分圧して得られる分圧電圧を検出する検出部と、前記検出部の出力電圧が、電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記スイッチ素子をオフ状態に維持し、前記所定遅延時間が経過した後に、前記スイッチ素子をオン状態に制御する制御部と、を備えて構成され、前記初期化部は、前記停電検出部が前記給電側の停電を検出した場合、前記スイッチ素子がオフ状態となるように前記突入電流抑制回路の回路状態を初期化する。
例えば、前記直流入力電圧は、商用電源から供給される電力を整流して得られた電圧である。
For example, the power failure detecting section, a voltage detecting unit for detecting that the DC input voltage falls below a predetermined voltage from the state exceeds the predetermined value, that the DC input voltage falls below the predetermined voltage When the voltage detecting unit detects the time, a time measuring unit that starts measuring the predetermined time, and a signal generation that generates a signal indicating that the time measurement has ended when the time measuring unit finishes measuring the predetermined time A section.
For example, the inrush current suppression circuit includes a resistor inserted on a path of an inrush current generated when the power supply side recovers from a power failure, a switch element connected in parallel to the resistor, and the initialization unit Are connected in parallel and detect a divided voltage obtained by dividing the DC input voltage, and the output voltage of the detection unit from the low level when power is turned on to a predetermined reference voltage. A control unit that maintains the switch element in an off state until a delay time elapses and controls the switch element in an on state after the predetermined delay time elapses, and the initialization unit includes When the power failure detection unit detects a power failure on the power feeding side, the circuit state of the inrush current suppression circuit is initialized so that the switch element is turned off.
For example, the DC input voltage is a voltage obtained by rectifying power supplied from a commercial power source.
本発明の一態様による電力変換方法は、直流入力電圧を所定電圧に昇圧するための昇圧コンバータと、前記昇圧コンバータを通して流れる突入電流を抑制するための突入電流抑制回路とを備え、前記昇圧コンバータから出力される電圧を電力変換するように構成された電力変換装置において、前記突入電流を抑制する突入電流抑制方法であって、停電検出部が、前記直流入力電圧が前記直流入力電圧が昇圧コンバータから出力される直流電圧に接近したことによる前記昇圧コンバータの不安定動作を防止するために予め設定された所定電圧を示す値である規定値を上回った状態で、前記直流入力電圧を供給する給電側の停電が発生した場合、前記停電の時間が所定時間に達したときに、前記給電側が停電したことを検出する段階と、初期化部が、前記給電側の停電が検出された場合、前記突入電流抑制回路の回路状態を初期化する段階と、を含み、前記停電検出部が、前記直流入力電圧が前記所定電圧以下に低下した時点から前記所定時間の計時を開始し、前記所定時間の計時を終了した後、前記計時が終了した旨の信号を発生させる信号発生段階と、前記初期化部が、前記停電検出部から前記計時が終了した旨の信号が入力されると、前記突入電流抑制回路の回路状態をオフ状態にするオフ状態化段階と、前記突入電流抑制回路が、前記回路状態が前記初期化部によりオフ状態にされた後、前記直流入力電圧が上昇し、入力される入力電圧が電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記回路状態のオフ状態を維持するオフ状態維持段階とをさらに含む突入電流抑制方法の構成を有する。 A power conversion method according to an aspect of the present invention includes a boost converter for boosting a DC input voltage to a predetermined voltage, and an inrush current suppression circuit for suppressing an inrush current flowing through the boost converter. In the power conversion device configured to convert the output voltage to power, the inrush current suppressing method for suppressing the inrush current , wherein the power failure detection unit is configured such that the DC input voltage is converted from the DC input voltage from the boost converter. A power supply side that supplies the DC input voltage in a state that exceeds a specified value that is a value indicating a predetermined voltage that is set in advance to prevent unstable operation of the boost converter due to approaching the output DC voltage If the power failure occurs, when the time of the power outage has reached a predetermined time, the steps of detecting that the power supply side is a power failure, the initialization unit , The time when a power failure of the power supply side is detected, the viewing including the the steps of initializing the circuit state of the inrush current suppression circuit, the failure detection unit, the DC input voltage falls below the predetermined voltage The signal generation stage for generating a signal indicating that the time measurement has ended after the time measurement for the predetermined time is started and after the time measurement for the predetermined time is completed, and the initialization unit, the time measurement from the power failure detection unit When a signal indicating the completion is input, an off-state stage for turning off the circuit state of the inrush current suppression circuit, and the inrush current suppression circuit are turned off by the initialization unit. After that, the DC input voltage rises and the circuit state is kept off until a predetermined delay time elapses until the input voltage becomes a predetermined reference voltage from a low level at the time of power-on. State maintenance Having the configuration of the inrush current suppression method further comprising a floor.
本発明の一態様によれば、電力変換動作に与える影響を抑制しつつ、瞬時停電から給電側が復旧する際に発生する突入電流を抑制することができる。 According to one aspect of the present invention, it is possible to suppress an inrush current that occurs when the power supply side recovers from an instantaneous power failure while suppressing an influence on a power conversion operation.
（第１実施形態）
[構成の説明]
図１は、本発明の第１実施形態による電力変換装置１の構成の一例を示す。
電力変換装置１は、概略的には、外部の給電側の直流電源Ｅから供給される直流入力電圧Ｖｉｎを所定の直流電圧Ｖｐに昇圧するための昇圧コンバータ２０と、昇圧コンバータ２０を通して流れる突入電流Ｉｒｕｓｈを抑制するための突入電流抑制回路４０とを備え、昇圧コンバータ２０の出力（昇圧コンバータ２０から出力される直流電圧Ｖｐ）を電力変換するように構成される。
(First embodiment)
[Description of configuration]
FIG. 1 shows an example of the configuration of the power conversion device 1 according to the first embodiment of the present invention.
In general, the power conversion apparatus 1 includes a
詳細には、電力変換装置１は、入力端子ＴＩＨ，ＴＩＬ、ヒューズＦ１，Ｆ２、電源スイッチＳＷ、フィルタ１０、逆接防止用ダイオードＤ１，Ｄ２、昇圧コンバータ２０、入力コンデンサＣｉｎ、ＤＣ／ＤＣ変換部３０、突入電流抑制回路４０、停電検出部５０、初期化部６０、制御部７０、電圧検出用抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４、昇圧コンバータ発振停止回路８０、入力電圧監視回路９０、出力端子ＴＯＨ，ＴＯＬを備える。入力端子ＴＩＬはグランドＧＮＤに接地されている。
Specifically, the power conversion device 1 includes input terminals TIH and TIL, fuses F1 and F2, a power switch SW, a
入力端子ＴＩＨと入力端子ＴＩＬとの間には直流電源Ｅが接続され、この直流電源Ｅから直流入力電圧Ｖｉｎが電力変換装置１に入力される。本実施形態では、直流入力電圧Ｖｉｎは、例えば１９２Ｖ〜４１０Ｖの高電圧であり、電力変換装置１は、このような高電圧に対応した高電圧入力仕様となっている。ただし、直流入力電圧Ｖｉｎの電圧範囲は、このような例に限定されず、任意である。直流電源Ｅの正極が接続される入力端子ＴＩＨから入力コンデンサＣｉｎの正極端子に至る経路は電源ラインＤＨを形成する。また、直流電源Ｅの負極が接続される入力端子ＴＩＬから入力コンデンサＣｉｎの負極端子に至る経路はグランドラインＤＬを形成する。 A DC power supply E is connected between the input terminal TIH and the input terminal TIL, and a DC input voltage Vin is input from the DC power supply E to the power converter 1. In the present embodiment, the DC input voltage Vin is a high voltage of, for example, 192V to 410V, and the power conversion device 1 has a high voltage input specification corresponding to such a high voltage. However, the voltage range of the DC input voltage Vin is not limited to such an example and is arbitrary. A path from the input terminal TIH to which the positive electrode of the DC power supply E is connected to the positive electrode terminal of the input capacitor Cin forms a power supply line DH. A path from the input terminal TIL to which the negative electrode of the DC power supply E is connected to the negative electrode terminal of the input capacitor Cin forms a ground line DL.
入力端子ＴＩＨとフィルタ１０の一方の入力部との間の電源ラインＤＨ上には、ヒューズＦ１と電源スイッチＳＷとが直列接続されている。また、入力端子ＴＩＬとフィルタ１０の他方の入力部との間のグランドラインＤＬ上にはヒューズＦ２が接続されている。これらヒューズＦ１，Ｆ２は、電力変換装置１で短絡障害が発生した場合に発生する短絡電流を遮断して装置を短絡電流から保護するためのものである。また、電源スイッチＳＷは、電力変換装置１の電源を投入するためのものであり、電源スイッチＳＷが閉じられると、直流電源Ｅから直流入力電圧Ｖｉｎが電力変換装置１に供給され、電力変換装置１が電力変換動作を開始する。なお、本実施形態では、ヒューズＦ１，Ｆ２は必須の構成要素ではなく、必要に応じて省略してもよい。
On the power supply line DH between the input terminal TIH and one input part of the
図１において、ヒューズＦ２とフィルタ１０の他方の入力部との間に表記された入力インピーダンスＺｉｎは、入力端子ＴＩＨ，ＴＩＬから見た電力変換装置１の入力インピーダンスを表している。本実施形態では、入力インピーダンスＺｉｎは、主として、入力端子ＴＩＨから入力コンデンサＣｉｎを経由して第２入力端子ＴＩＬに至る入力コンデンサＣｉｎの充電経路のインピーダンスであり、この充電経路を構成する配線等のインピーダンスＺｓ（不図示）と、突入電流抑制回路４０内の抵抗４１の抵抗値ｒを含む。
In FIG. 1, an input impedance Zin written between the fuse F2 and the other input portion of the
フィルタ１０は、後段の昇圧コンバータ２０またはＤＣ／ＤＣ変換部３０のスイッチング動作によって発生するスイッチングノイズの漏洩を防止するためのものであり、例えばコモンモードチョークコイルから構成される。
なお、突入電流Ｉｒｕｓｈを抑制する本発明の課題との関係では、フィルタ１０は必須の構成要素ではなく、必要に応じて省略してもよい。
The
Note that the
フィルタ１０の一方の出力部は、電源ラインＤＨ上の逆接防止用ダイオードＤ１を通じて昇圧コンバータ部２０の一方の入力部に接続されている。また、フィルタ１０の他方の出力部は、グランドラインＤＬ上に介挿された突入電流抑制回路４０内の抵抗４１を通じて昇圧コンバータ部２０の他方の入力部に接続されている。
One output section of the
昇圧コンバータ部２０は、直流入力電圧Ｖｉｎを所定の直流電圧Ｖｐ（例えば３８０Ｖ）に昇圧するためのものである。
図２は、昇圧コンバータ２０の構成の一例を示す図である。同図に示すように、昇圧コンバータ２０は、チョークコイル（昇圧インダクタ）Ｌ２０、ｎチャネル型電界効果トランジスタＱ２０、ダイオードＤ２１，Ｄ２２、コンデンサＣ２０から構成されている。ここで、チョークコイルＬ２０の一端は昇圧コンバータ２０の一方の入力部をなし、上述の電源ラインＤＨ上のダイオードＤ１を通じてフィルタ１０の出力部に接続されている。また、チョークコイルＬ２０の他端は、ダイオードＤ２１のアノードに接続されている。このダイオードＤ２１のカソードは昇圧コンバータ２０の一方の出力部をなす。昇圧コンバータ２０の一方の入力部と一方の出力部との間にはバイパス用のダイオードＤ２２が接続されている。
The
FIG. 2 is a diagram illustrating an example of the configuration of
チョークコイルＬ２０の他端には、ｎチャネル型電界効果トランジスタＱ２０のドレインが接続され、そのソースは、昇圧コンバータ２０の他方の入力部および他方の出力部に接続されている。この昇圧コンバータ２０の他方の入力部は、上述のグランドラインＤＬ上の抵抗４１を通じてフィルタ１０の出力部に接続されている。ｎチャネル型電界効果トランジスタＱ２０のゲートには、後述する制御部７０から駆動信号ＳＤ（発振信号）が供給される。昇圧コンバータ２０の一方の出力部と他方の出力部との間にはコンデンサＣ２０が接続される。
なお、上述した昇圧コンバータ２０の構成は一例に過ぎず、昇圧インダクタを用いて入力電圧を昇圧する構成であれば、その回路形式は任意である。
The other end of the choke coil L20 is connected to the drain of an n-channel field effect transistor Q20, and its source is connected to the other input section and the other output section of the
Note that the above-described configuration of the
説明を図１に戻す。上述の昇圧コンバータ２０の後段に設けられた入力コンデンサＣｉｎは、昇圧コンバータ２０から出力される直流電圧Ｖｐを安定化させるためのものであり、例えば電解コンデンサが用いられる。入力コンデンサＣｉｎの正極端子は、昇圧コンバータ２０の一方の出力部に接続され、入力コンデンサＣｉｎの負極端子は、昇圧コンバータ２０の他方の出力部に接続されている。入力コンデンサＣｉｎは、上述のヒューズＦ１，Ｆ２、電源スイッチＳＷ、フィルタ１０、昇圧コンバータ２０等を介して、入力端子ＴＩＨと端子ＴＩＬとの間に接続されている。
Returning to FIG. The input capacitor Cin provided in the subsequent stage of the
ＤＣ／ＤＣ変換部３０は、昇圧コンバータ２０から供給される直流電圧Ｖｐを電力変換して所望の出力電圧Ｖｏｕｔを発生させるものである。本実施形態では、ＤＣ／ＤＣ変換部３０は、このＤＣ／ＤＣ変換部３０を構成するスイッチング素子（不図示）のスイッチング動作により直流電圧Ｖｐを交流電圧に一旦変換し、この交流電圧をトランス（不図示）により電圧変換して所望の出力電圧Ｖｏｕｔを得るように構成されている。ＤＣ／ＤＣ変換部３０により発生された出力電圧Ｖｏｕｔは出力端子ＴＯＨ，ＴＯＬを介して出力される。なお、ＤＣ／ＤＣ変換部３０の回路形式は任意である。
The DC /
突入電流抑制回路４０は、昇圧コンバータ２０を通して流れる突入電流Ｉｒｕｓｈを抑制するためのものであり、抵抗４１、ｎチャネル型電界効果トランジスタ４２（スイッチ素子）、抵抗４３，４４、コンパレータ４５、遅延部４６、駆動部４７から構成される。抵抗４１は、電源スイッチＳＷが閉じられて電力変換装置１の電源が投入された際、または、給電側の直流電源Ｅが瞬時停電から復旧する際に、入力コンデンサＣｉｎの充電経路に発生する突入電流Ｉｒｕｓｈを抑制するためのものである。抵抗４１の一端は、フィルタ１０の他方の出力部に接続され、このフィルタ１０およびヒューズＦ２を通じて入力端子ＴＩＬに接続されている。また、抵抗４１の他端は昇圧コンバータ２０の他方の入力部に接続され、この昇圧コンバータ２０を通じて入力コンデンサＣｉｎの負極端子に接続されている。即ち、抵抗４１は、入力端子ＴＩＨと入力端子ＴＩＬとの間に、昇圧コンバータ２０を介して入力コンデンサＣｉｎと直列に接続されている。
The inrush
また、抵抗４１は、給電側の直流電源Ｅが瞬時停電から復旧したときに発生する突入電流Ｉｒｕｓｈの経路上に介挿されている。図１の例では、抵抗４１は、入力端子ＴＩＬから入力コンデンサＣｉｎの負極端子に至るグランドラインＤＬ上に設けられているが、この例に限定されず、入力端子ＴＩＨから入力コンデンサＣｉｎの正極端子に至る電源ラインＤＨ上に設けられてもよく、入力コンデンサＣｉｎの充電経路上であれば、どこに設けられてもよい。 The resistor 41 is inserted on the path of the inrush current Irush that occurs when the DC power source E on the power supply side recovers from the instantaneous power failure. In the example of FIG. 1, the resistor 41 is provided on the ground line DL extending from the input terminal TIL to the negative terminal of the input capacitor Cin. However, the present invention is not limited to this example, and the positive terminal of the input capacitor Cin is connected from the input terminal TIH. May be provided on the power supply line DH leading to, and may be provided anywhere on the charging path of the input capacitor Cin.
ｎチャネル型電界効果トランジスタ４２は、通常の電力変換動作において抵抗４１による電力損失を抑制するために、抵抗４１の端子間を短絡するものである。ｎチャネル型電界効果トランジスタ４２は、抵抗４１に対して並列接続されている。具体的には、ｎチャネル型電界効果トランジスタ４２のソースは、フィルタ１０の出力部に接続された抵抗４１の一端に接続され、そのドレインは、昇圧コンバータの入力部に接続された抵抗４１の他端に接続されている。また、ｎチャネル型電界効果トランジスタ４２のゲートには、後述の駆動部４７から駆動信号ＳＧが供給される。
なお、ｎチャネル型電界効果トランジスタ４２に代えて、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)やサイリスタなど、他の任意の素子を用いることができる。
The n-channel
Instead of the n-channel
抵抗４３，４４、コンパレータ４５、遅延部４６、駆動部４７は、ｎチャネル型電界効果トランジスタ４２のオン・オフを制御するトランジスタ制御部を構成する。このトランジスタ制御部は、電源の投入から突入電流Ｉｒｕｓｈが消失した状態になるまでの所定時間Ｔｓが経過するまで、ｎチャネル型電界効果トランジスタ４２をオフ状態に維持し、所定時間Ｔｓの経過後にｎチャネル型電界効果トランジスタ４２をオン状態に制御する。所定時間Ｔｓは、突入電流Ｉｒｕｓｈに関する電源変換装置１の特性に応じて任意に設定し得る。
The
抵抗４３，４４およびコンパレータ４５は、電源スイッチＳＷが閉じられたことによる電源の投入を検知する検知部として機能する。ここで、抵抗４３，４４は、直流入力電圧Ｖｉｎを検出するためのものであり、入力端子ＴＩＨに繋がる電源ラインＤＨとグランドラインＤＬに繋がる配線ＧＬ（即ちグランドラインＤＬの一部）との間に直列接続されている。具体的には、抵抗４３の一端は、逆接防止用のダイオードＤ２を通じて電源ラインＤＨに接続されている。抵抗４３の他端には抵抗４４の一端が接続され、抵抗４４の他端は配線ＧＬに接続されている。抵抗４３と抵抗４４との間の接続ノードＮ４０には、電源ラインＤＬ上の直流入力電圧Ｖｉｎを抵抗４３，４４により分圧して得られる電圧Ｖ４０が発生する。
The
接続ノードＮ４０には、電圧Ｖ４０と所定の参照電圧Ｖｒｅｆとを比較するためのコンパレータ４５の入力部が接続されている。抵抗４３，４４の各抵抗値と参照電圧Ｖｒｅｆの値は、電源が投入された際の電源ラインＤＨの電圧上昇をコンパレータ４５で判別できるような適切な値に設定されている。コンパレータ４５は、電圧Ｖ４０が参照電圧Ｖｒｅｆを超えると、電源が投入されたことを示すハイレベルの信号を出力する。本実施形態では、コンパレータ４５の入出力特性は、検知動作の安定化のため、ヒステリシス特性を有するが、この例に限定されない。
The connection node N40 is connected to an input unit of a
遅延部４６は、電源の投入が検知されたときにコンパレータ４５から出力される信号を上記所定時間Ｔｓだけ遅延させるものである。換言すれば、遅延部４６は、電源の投入が検知されたときに所定時間Ｔｓの計時を開始し、所定時間Ｔｓが経過したときにコンパレータ４５の出力信号と同じ信号レベルを有する信号を出力する。本実施形態では、遅延部４６は、コンデンサＣｄの充放電時間を利用してコンパレータ４５の出力信号を所定時間Ｔｓだけ遅延させる遅延回路から構成され、コンデンサＣｄの容量値等により所定時間Ｔｓの調整が可能となっている。遅延部４６は、電源の投入が検知されない場合、ローレベルの信号を出力する。遅延部４６は、上述の遅延回路のほか、所定周波数のクロック信号をカウントすることにより所定時間Ｔｓを計時するカウンタ回路等、種々の形式の回路により実現可能である。
The
駆動部４７は、遅延部４６の出力信号に基づいてｎチャネル型電界効果トランジスタ４２のオン・オフを制御するための駆動信号ＳＧを発生させるものである。駆動部４７は、遅延部４６から出力される信号に応答して、ｎチャネル型電界効果トランジスタ４２をオン状態にする信号レベルを有する駆動信号ＳＧをｎチャネル型電界効果トランジスタ４２のゲートに出力する。
The
停電検出部５０は、直流入力電圧Ｖｉｎが第１規定値ＶＴ１を上回った状態で、直流入力電圧Ｖｉｎを供給する給電側の直流電源Ｅの瞬時停電が発生した場合、この瞬時停電の時間が所定時間Ｔ１に達したときに、給電側の直流電源Ｅが停電したことを検出するものである。ここで、第１規定値ＶＴ１は、直流入力電圧Ｖｉｎが昇圧コンバータ２０から出力される直流電圧Ｖｐに接近したことによる昇圧コンバータ２０の不安定動作（例えば間欠動作）を防止するために予め設定された所定電圧を示す値である。第１規定値ＶＴ１は、例えば、昇圧コンバータ２０から出力される直流電圧Ｖｐの目標値（例えば３８０Ｖ）よりも一定値（例えば２０Ｖ）だけ低い電圧値（例えば３６０Ｖ）に設定される。このような第１規定値ＶＴ１は、昇圧コンバータ２０の動作が不安定にならない電圧範囲の上限値を示すものとして定義される。ただし、このような定義に限定されず、第１規定値ＶＴ１は、昇圧コンバータ２０の動作が不安定になる電圧範囲の下限値を示すものとして定義してもよい。
The power
上述の所定時間Ｔ１は、給電側の直流電源Ｅが瞬時停電から復旧した際に発生する突入電流Ｉｒｕｓｈが許容範囲内の値となる瞬時停電時間の上限値を示す。瞬時停電時間が所定時間Ｔ１を超えた場合、許容範囲を超える突入電流Ｉｒｕｓｈが発生することとなる。本実施形態では、突入電流Ｉｒｕｓｈは、主として、入力コンデンサＣｉｎの充電電流によって形成される。停電検出部５０は、瞬時停電が発生したかどうかについて、直流入力電圧Ｖｉｎが第２規定値ＶＴ２を下回ったかどうかによって判定する。ここで、第２規定値ＶＴ２は、直流入力電圧Ｖｉｎの通常的な電圧範囲（例えば１９２Ｖ〜４１０Ｖ）よりも低い任意の所定電圧に設定され、例えば１００Ｖに設定される。
The predetermined time T1 indicates the upper limit value of the instantaneous power failure time at which the inrush current Irush generated when the DC power source E on the power supply side is recovered from the instantaneous power failure becomes a value within the allowable range. When the instantaneous power failure time exceeds the predetermined time T1, an inrush current Irush exceeding the allowable range is generated. In the present embodiment, the inrush current Irush is mainly formed by the charging current of the input capacitor Cin. The power
本実施形態では、直流入力電圧Ｖｉｎが第１規定値ＶＴ１で示される電圧値以上にある状態から低下し、直流入力電圧Ｖｉｎが第２規定値で示される電圧値を下回った場合の瞬時停電を検出の対象としている。このことは、前述したように、本発明が、昇圧コンバータ２０が停止状態にある場合に発生する瞬時停電による突入電流Ｉｒｕｓｈを抑制することを目的としていることに対応している。
In the present embodiment, an instantaneous power failure occurs when the DC input voltage Vin drops from a state equal to or higher than the voltage value indicated by the first specified value VT1, and the DC input voltage Vin falls below the voltage value indicated by the second specified value. The target of detection. As described above, this corresponds to the fact that the present invention aims to suppress the inrush current Irush due to the instantaneous power failure that occurs when the
停電検出部５０の構成を詳細に説明すると、停電検出部５０は、電圧検出部５１、計時部５２、信号発生部５３から構成される。ここで、電圧検出部５１は、直流入力電圧Ｖｉｎが上記規定値ＶＴ１で示される電圧（３６０Ｖ）を上回った状態から第２規定値ＶＴ２で示される所定電圧（１００Ｖ）以下に低下したことを検出するものである。計時部５２は、直流入力電圧Ｖｉｎが第２規定値ＶＴ２で示される所定電圧以下に低下したことを電圧検出部５１が検出した場合に上記所定時間Ｔ１の計時を開始するものである。この計時部５２は、上述の遅延部４６と同様に、遅延部として構成してもよい。信号発生部５３は、計時部５２が所定時間Ｔ１の計時を終了したときに、所定時間Ｔ１の計時が終了した旨の信号ＳＰを発生させるものである。本実施形態では、信号発生部５３は、パルス幅Ｔｓｐのワンショットパルスを信号ＳＰとして発生させる。以下では、信号ＳＰをワンショットパルス信号ＳＰと称す。
The configuration of the power
初期化部６０は、停電検出部５０が給電側の直流電源Ｅの瞬時停電を検出した場合、突入電流抑制回路４０の回路状態を初期化するものである。本実施形態では、初期化部６０は、停電検出部５０が給電側の瞬時停電を検出した場合、突入電流抑制回路４０を構成するｎチャネル型電界効果トランジスタ４２がオフ状態となるように突入電流抑制回路４０の回路状態を初期化する。初期化部６０は、突入電流抑制回路４０を構成する抵抗４４に対して並列接続されたｎチャネル型電界効果トランジスタ６１から構成される。このｎチャネル型電界効果トランジスタ６１のドレインは、突入電流抑制回路４０を構成する抵抗４３と抵抗４４との間の接続ノードＮ４０に接続され、そのソースは、配線ＧＬに接続されている。ｎチャネル型電界効果トランジスタ６１のゲートには、上述の停電検出部５０からワンショットパルス信号ＳＰが供給される。このワンショットパルス信号ＳＰに応答してｎチャネル型電界効果トランジスタ６１がオン状態になることによりコンパレータ４５の回路状態が初期化される。
The
また、図１には示されていないが、初期化部６０は、ワンショットパルス信号ＳＰに応答して遅延部４６および駆動部４７の各回路状態を初期化するためのｎチャネル型電界効果トランジスタを更に備えている。本実施形態では、適宜、ｎチャネル型電界効果トランジスタ６１が、コンパレータ４５、遅延部４６、駆動部４７の各回路状態を初期化するための複数のｎチャネル型電界効果トランジスタを代表しているものとして説明する。
Although not shown in FIG. 1, the
制御部７０は、昇圧コンバータ２０の昇圧動作（発振動作）を制御するためのものである。抵抗Ｒ１，Ｒ２は、昇圧コンバータ２０が出力する直流電圧Ｖｐの低下を検出するためのものであり、電源ラインＤＨと配線ＧＬとの間に直列接続されている。制御部７０は、抵抗Ｒ１，Ｒ２により検出された直流電圧Ｖｐを一定に維持するようにフィードバック動作を実施する。また、制御部７０は、上述の駆動信号ＳＧにより電源の投入が示された場合、または、直流入力電圧Ｖｉｎが昇圧コンバータ２０から出力される直流電圧Ｖｐに近づいた場合、昇圧コンバータ２０の昇圧動作を停止させる。
The
昇圧コンバータ発振停止回路８０は、直流入力電圧Ｖｉｎが昇圧コンバータ２０から出力される直流電圧Ｖｐに近づいた場合、昇圧コンバータ２０の昇圧動作の停止を指示する信号を制御部７０に出力するものである。制御部７０は、昇圧コンバータ発振停止回路８０からの信号に基づいて、直流入力電圧Ｖｉｎが直流電圧Ｖｐに近づいた場合に昇圧コンバータ２０の昇圧動作を停止させる。
The boost converter
抵抗Ｒ３，Ｒ４は、昇圧コンバータ２０が出力する直流電圧Ｖｐの上昇を検出するためのものであり、電源ラインＤＨと配線ＧＬとの間に直列接続されている。入力電圧監視回路９０は、電源投入時に、昇圧コンバータ２０から出力される直流電圧Ｖｐを抵抗Ｒ３，Ｒ４により分圧して得られる電圧Ｖ９０に基づいて直流電圧Ｖｐの電圧レベルを監視し、昇圧コンバータ２０から出力される直流電圧Ｖｐの電圧レベルが安定化した場合にＤＣ／ＤＣ変換部３０の電力変換動作を起動させるためのものである。本実施形態では、瞬時停電が発生した場合にも、停電検出部５０から出力されるワンショットパルス信号ＳＰに基づいて、昇圧コンバータ２０から出力される直流電圧Ｖｐの電圧レベルが安定化した場合にＤＣ／ＤＣ変換部３０の電力変換動作が起動される。
なお、上述した突入電流抑制回路４０、停電検出部５０、初期化部６０、制御部７０、昇圧コンバータ発振停止回路８０、入力電圧監視回路９０は、基本的には、グランドラインＤＬに繋がる配線ＧＬの電位（例えばグランド電位）を基準とした所定の電源電圧で動作するように構成されている。
The resistors R3 and R4 are for detecting an increase in the DC voltage Vp output from the
Note that the inrush
次に、本実施形態による電力変換装置１の動作について突入電流Ｉｒｕｓｈに着目して説明する。
最初に、図３を参照して、電源投入時の動作を説明する。図３は、電力変換装置１の電源投入時の動作を説明するための図である。図３において、時刻ｔ０１以前の電源投入前の初期状態では、図１の電源ラインＤＨおよびグランドラインＤＬは共にグランドレベルにあり、入力コンデンサＣｉｎは放電された状態にある。
Next, the operation of the power conversion apparatus 1 according to the present embodiment will be described by focusing on the inrush current Irush.
First, the operation at the time of power-on will be described with reference to FIG. FIG. 3 is a diagram for explaining the operation of the power conversion apparatus 1 when the power is turned on. In FIG. 3, in an initial state before power-on before time t01, both the power line DH and the ground line DL in FIG. 1 are at the ground level, and the input capacitor Cin is in a discharged state.
電源投入前の初期状態では、突入電流抑制回路４０を構成する抵抗４３と抵抗４４との間の接続ノードＮ４０の電圧Ｖ４０はローレベル（グランドレベル）となっており、これを入力するコンパレータ４５の出力信号もローレベルになっている。また、コンパレータ４５からローレベルが入力される遅延部４６の出力信号もローレベルになっており、駆動部４７から出力される駆動信号ＳＧもローレベルになっている。このため、時刻ｔ０１以前の電源投入前の状態では、ｎチャネル型電界効果トランジスタ４２はオフ状態になっている。
In the initial state before the power is turned on, the voltage V40 at the connection node N40 between the
このような初期状態から、時刻ｔ０１で電源スイッチＳＷが閉じられ、電源が投入されると、昇圧コンバータ２０から出力される直流電圧Ｖｐが直流入力電圧Ｖｉｎに追従して上昇を開始する。これにより、入力コンデンサＣｉｎの充電が開始される。このときの入力コンデンサＣｉｎの充電電流により、入力端子ＴＩＨから入力コンデンサＣｉｎを介して第２入力端子ＴＩＬに至る充電経路に突入電流Ｉｒｕｓｈが発生する。
From such an initial state, when the power switch SW is closed at time t01 and the power is turned on, the DC voltage Vp output from the
ここで、電源が投入されれば、突入電流抑制回路４０内の接続ノードＮ４０の電圧Ｖ４０も上昇を開始し、電圧Ｖ４０が参照電圧Ｖｒｅｆ以上になると、コンパレータ４５はハイレベルの信号を出力する。しかし、遅延部４６により、突入電流Ｉｒｕｓｈが消失した状態になるまで、所定期間Ｔｓにわたってコンパレータ４５の信号が遅延され、駆動信号ＳＧがローレベルに維持される。これにより、電源投入後も所定期間Ｔｓだけｎチャネル型電界効果トランジスタ４２がオフ状態に維持される。このため、電源投入時に、突入電流Ｉｒｕｓｈは、ｎチャネル型電界効果トランジスタ４２には流れ込まず、抵抗４１に流れ込み、この抵抗４１により突入電流Ｉｒｕｓｈのピーク値Ｉｐｅａｋが抑制される。
Here, when the power is turned on, the voltage V40 of the connection node N40 in the inrush
この後、所定期間Ｔｓが経過した時刻ｔ０２で、遅延部４６から出力される信号レベルがハイレベルに遷移し、これを受けて駆動部４７が駆動信号ＳＧとしてハイレベルを出力する。この駆動信号ＳＧによりｎチャネル型電界効果トランジスタ４２がオン状態になる。これにより、グランドラインＤＬ上に抵抗４１が顕在化しなくなるため、この後の電力変換動作において、抵抗４１による電力損失が防止される。
Thereafter, at time t02 when the predetermined period Ts has elapsed, the signal level output from the
また、駆動信号ＳＧを受けて、制御部７０が昇圧コンバータ２０の昇圧動作を起動させる。この結果、昇圧コンバータ２０から出力される直流電圧Ｖｐが上昇する。ここで、時刻ｔ０２でｎチャネル型電界効果トランジスタ４２がオン状態になると、グランドラインＤＬのインピーダンスが低下するので、電力変換装置１に流れ込む入力電流Ｉｉｎは瞬時的に上昇する。しかし、そのピーク値は突入電流ほどではないため、突入電流のような障害を引き起こすことはない。その後、昇圧コンバータ２０の動作が安定して直流電圧Ｖｐが目標値（３８０Ｖ）に安定すると、時刻ｔ０３で、入力電圧監視回路９０からの信号に基づいてＤＣ／ＤＣ変換部３０が電力変換動作を開始して所望の出力電圧Ｖｏｕｔを発生させる。
In response to the drive signal SG, the
次に、図４から図６を参照して、瞬時停電時の動作を説明する。
＜瞬時停電時間が短い場合＞
図４は、電力変換装置１の瞬時停電時の全体動作を説明するための図であり、瞬時停電時間Ｔｄｉｐが短い場合の説明図である。図４に示す時刻ｔ１で瞬時停電が発生すると、直流入力電圧Ｖｉｎの低下に伴って、昇圧コンバータ２０から出力される直流電圧Ｖｐも徐々に低下する。この例では、給電側が瞬時停電から復旧する時刻ｔ２で、昇圧コンバータ２０から出力される直流電圧Ｖｐは電圧ΔＶ１だけ低下した状態となっている。
Next, with reference to FIG. 4 to FIG.
<When the instantaneous power failure time is short>
FIG. 4 is a diagram for explaining the overall operation of the power conversion device 1 during an instantaneous power failure, and is an explanatory diagram when the instantaneous power failure time Tdip is short. When an instantaneous power failure occurs at time t1 shown in FIG. 4, the DC voltage Vp output from the
このように時停電の期間Ｔｄｉｐが所定時間Ｔ１よりも短い場合には、停電検出部５０を構成する計時部５２は所定時間Ｔ１の計時を終了しないので、停電検出部５０はワンショットパルス信号ＳＰを出力しない。このため、初期化部６０を構成するｎチャネル型電界効果トランジスタ６１はオフ状態に維持され、初期化部６０は、突入電流抑制回路４０の回路状態を初期化しない。従って、ｎチャネル型電界効果トランジスタ４２は瞬時停電の期間中、オン状態に維持される。
In this way, when the period Tdip of the power failure is shorter than the predetermined time T1, the
時刻ｔ２で給電側が復旧すると、このときの直流入力電圧Ｖｉｎの上昇に伴って、昇圧コンバータ２０から出力される直流電圧Ｖｐも目標値（３８０Ｖ）に復帰する。このとき、電圧ΔＶ１に応じて入力コンデンサＣｉｎの充電電流が発生し、この充電電流が突入電流Ｉｒｕｓｈとなる。ただし、この場合、電圧ΔＶ１は小さいため、突入電流Ｉｒｕｓｈのピーク値Ｉｐは許容範囲内となり、例えば１０Ａ程度である。
このように、時停電時間Ｔｄｉｐが所定時間Ｔ１よりも短い場合、瞬時停電の影響が顕在化することなく、電力変換装置１は通常の動作を継続する。
When the power supply side is restored at time t2, the DC voltage Vp output from the
Thus, when the hourly power failure time Tdip is shorter than the predetermined time T1, the power conversion device 1 continues normal operation without the influence of the instantaneous power failure becoming obvious.
＜瞬時停電時間が長い場合＞
次に、瞬時停電時間Ｔｄｉｐが所定時間Ｔ１よりも長い場合の動作を説明する。
図５は、電力変換装置１の瞬時停電時の全体動作を説明するための図であり、瞬時停電の期間Ｔｄｉｐが長い場合の説明図である。図５に示す時刻ｔ１で瞬時停電が発生すると、直流入力電圧Ｖｉｎの低下に伴って、昇圧コンバータ２０から出力される直流電圧Ｖｐも徐々に低下する。時刻ｔ３で瞬時停電時間Ｔｄｉｐが所定時間Ｔ１に達すると、停電検出部５０は、ワンショットパルス信号ＳＰを発生させる。これを受けて初期化部６０は突入電流抑制回路４０を初期化する。これにより、突入電流抑制回路４０を構成するｎチャネル型電界効果トランジスタ４２が時刻ｔ３で強制的にオフ状態に制御され、グランドラインＤＬ上に抵抗４１が顕在化する。その詳細については後述する。
<If the instantaneous power outage time is long>
Next, the operation when the instantaneous power failure time Tdip is longer than the predetermined time T1 will be described.
FIG. 5 is a diagram for explaining the overall operation of the power conversion device 1 during an instantaneous power failure, and is an explanatory diagram when the instantaneous power failure period Tdip is long. When an instantaneous power failure occurs at time t1 shown in FIG. 5, the DC voltage Vp output from the
この後、時刻ｔ４で給電側が瞬時停電から復旧する。時刻ｔ４では、昇圧コンバータ２０から出力されていた直流電圧Ｖｐは目標値（例えば３８０Ｖ）から電圧ΔＶ２だけ低下した状態にある。この電圧ΔＶ２は、瞬時停電時間Ｔｄｉｐが長い分だけ、上述の電圧ΔＶ１よりも大きくなる。このため、仮に突入電流抑制回路４０のｎチャネル型電界効果トランジスタ４２がオン状態に維持された状態で給電側が復旧すれば、電圧ΔＶ２に応じた入力コンデンサＣｉｎの充電電流が発生し、これが過大な突入電流Ｉｒｕｓｈとなる。しかしながら、本実施形態によれば、次に詳細に説明するように、瞬時停電時間Ｔｄｉｐが所定時間Ｔ１を超えると、突入電流抑制回路４０の回路状態が初期化される。これにより、突入電流抑制回路４０を構成するｎチャネル型電界効果トランジスタ４２が強制的にオフ状態に制御され、グランドラインＤＬ上に抵抗４１が顕在化する。このため、時刻ｔ４で給電側が復旧した際に発生する突入電流Ｉｒｕｓｈが抵抗４１により例えば１０Ａ程度に抑制される。
Thereafter, the power supply side recovers from the instantaneous power failure at time t4. At time t4, the DC voltage Vp output from the
図６を参照して、瞬時停電時間Ｔｄｉｐが所定時間Ｔ１を超えた場合の電力変換装置１の詳細動作を説明する。
図６は、電力変換装置１の瞬時停電時の詳細動作を説明するための図であり、瞬時停電時間Ｔｄｉｐが所定時間Ｔ１を超えた場合の動作を説明するための図である。
前述したように、電源投入後、電力変換装置１が通常の電力変換動作を実施し、直流入力電圧Ｖｉｎが規定値ＶＴ１で示される電圧値（例えば３６０Ｖ）よりも高い状態にあるときに、時刻ｔ１で瞬時停電が発生すると、直流入力電圧Ｖｉｎが低下を開始する。
With reference to FIG. 6, the detailed operation of the power converter 1 when the instantaneous power failure time Tdip exceeds the predetermined time T1 will be described.
FIG. 6 is a diagram for explaining the detailed operation at the time of the instantaneous power failure of the power conversion device 1, and is a diagram for explaining the operation when the instantaneous power failure time Tdip exceeds the predetermined time T1.
As described above, after the power is turned on, the power converter 1 performs a normal power conversion operation, and the time when the DC input voltage Vin is in a state higher than the voltage value (eg, 360 V) indicated by the specified value VT1. When an instantaneous power failure occurs at t1, the DC input voltage Vin starts to decrease.
そして、時刻ｔ１ａで直流入力電圧Ｖｉｎが第２規定値ＶＴ２で示される所定電圧（例えば１００Ｖ）以下に低下すると、停電検出部５０の電圧検出部５１は、その旨の信号を計時部５２に出力する。計時部５２は、停電検出部５０からの信号を受けて所定時間Ｔ１の計時を開始する。時刻ｔ３で瞬時停電時間Ｔｄｉｐが所定時間Ｔ１に到達すると、計時部５２が所定時間Ｔ１の計時を終了し、その旨の信号を信号発生部５３に出力する。信号発生部５３は、時刻ｔ３で計時部５２からの信号を受けてワンショットパルス信号ＳＰを発生させる。これにより、停電検出部５０は、瞬時停電を検出したことを初期化部６０に示す。
When the DC input voltage Vin falls below a predetermined voltage (for example, 100 V) indicated by the second specified value VT2 at time t1a, the
初期化部６０は、時刻ｔ３で停電検出部５０から出力されたワンショットパルス信号ＳＰに基づいて突入電流抑制回路４０の回路状態を初期化する。具体的には、初期化部６０を構成するｎチャネル型電界効果トランジスタ６１がワンショットパルス信号ＳＰにより、そのパルス幅に相当する時間Ｔｓｐだけオン状態となる。ｎチャネル型電界効果トランジスタ６１がオン状態になると、抵抗４３と抵抗４４との間の接続ノードＮ４０の電圧Ｖ４０がグランドレベル（０Ｖ）に引き落とされる。電圧Ｖ４０がグランドレベルになると、これが入力されるコンパレータ４５が即座に初期化され、コンパレータ４５の出力信号がローレベルになる。また、初期化部６０は、コンパレータ４５と共に、遅延部４６および駆動部４７の各回路状態も初期化する。
The
初期化部６０によりコンパレータ４５、遅延部４６、駆動部４７の各回路状態が初期化されると、駆動部４７からｎチャネル型電界効果トランジスタ４２のゲートに供給される駆動信号ＳＧがローレベルになる。駆動信号ＳＧがローレベルになると、ｎチャネル型電界効果トランジスタ４２がオフ状態になり、突入電流Ｉｒｕｓｈの経路となるグランドラインＤＬ上に抵抗４１が顕在化する。これにより、突入電流抑制回路４０が初期化された状態となる。初期化された突入電流抑制回路４０の回路状態は、電源投入前の回路状態に対応する。
When the circuit states of the
続いて、時刻ｔ３ａでワンショットパルス信号ＳＰがハイレベルからローレベルに遷移すると、接続ノードＮ４０の電圧Ｖ４０は、抵抗４３，４４により直流入力電圧Ｖｉｎを分圧して得られる電圧を示すようになる。ただし、時刻ｔ３ａでは、給電側が瞬時停電から復旧していないので、直流入力電圧Ｖｉｎは低下した状態にあり、電圧Ｖ４０は参照電圧Ｖｒｅｆを下回ったレベルのままである。この後、時刻ｔ４で給電側が瞬時停電から復旧すると、直流入力電圧Ｖｉｎが上昇を開始する。
Subsequently, when the one-shot pulse signal SP transitions from the high level to the low level at time t3a, the voltage V40 of the connection node N40 indicates a voltage obtained by dividing the DC input voltage Vin by the
時刻ｔ４で直流入力電圧Ｖｉｎが上昇すると、電源投入時と同様に突入電流抑制回路４０が機能する。即ち、直流入力電圧Ｖｉｎの上昇に伴って電圧Ｖ４０が参照電圧Ｖｒｅｆを超えると、コンパレータ４５の出力信号がハイレベルに遷移する。コンパレータ４５の出力信号がハイレベルに遷移してから所定時間Ｔｓだけ遅れて、時刻ｔ５で遅延部４６の出力信号がハイレベルに遷移し、駆動部４６がハイレベルの駆動信号ＳＧを出力する。駆動信号ＳＧがハイレベルになると、突入電流抑制回路４０のｎチャネル型電界効果トランジスタ４２がオフ状態からオン状態に復帰する。
When the DC input voltage Vin rises at time t4, the inrush
ここで、給電側が瞬時停電から復旧する時刻ｔ４から所定時間Ｔｓが経過する時刻ｔ５までの期間、ｎチャネル型電界効果トランジスタ４２はオフ状態に維持される。このため、時刻ｔ４で給電側が瞬時停電から復旧した際に発生する突入電流Ｉｒｕｓｈは、ｎチャネル型電界効果トランジスタ４２には流れ込まず、抵抗４１に流れ込む。これにより、突入電流Ｉｒｕｓｈは抵抗４１により許容範囲内の例えば１０Ａ程度に抑制される。
このように、本実施形態によれば、瞬時停電が発生した場合、突入電流抑制回路４０が電源投入前の状態に初期化されるため、給電側が瞬時停電から復旧した場合、突入電流抑制回路４０は、電源投入時と同様に動作して突入電流Ｉｒｕｓｈを抑制する。
Here, the n-channel
Thus, according to the present embodiment, when an instantaneous power failure occurs, the inrush
次に、参考までに、図７を参照して、本実施形態の主要な特徴部である上述の停電検出部５０および初期化部６０を備えない場合の従来装置に相当する動作を補足説明する。
図７は、電力変換装置１の動作を補足説明するための図であり、本実施形態による図１の構成において停電検出部５０および初期化部６０を備えない場合の動作を説明するための図である。
Next, for reference, with reference to FIG. 7, the operation corresponding to the conventional apparatus when the power
FIG. 7 is a diagram for supplementarily explaining the operation of the power converter 1, and is a diagram for explaining the operation when the power
停電検出部５０および初期化部６０を備えない場合、上述のワンショットパルス信号ＳＰは発生されず、初期化部６０により突入電流抑制回路４０の回路状態が初期化されることもなくなる。従ってこの場合、瞬時停電期間中も駆動信号ＳＧがハイレベルに維持され、給電側が瞬時停電から復旧する時刻ｔ４でｎチャネル型電界効果トランジスタ４２がオン状態となっている。このため、給電側が復旧する際に入力コンデンサＣｉｎの充電電流によって形成される突入電流Ｉｒｕｓｈはｎチャネル型電界効果トランジスタ４２を流れ、抵抗４１により抑制されない。図７の例では、給電側が瞬時停電から復旧する時刻ｔ４で直流電圧Ｖｐが電圧ΔＶ３だけ低下しているが、瞬時停電時間Ｔｄｉｐが上述の図４の例よりもながく、例えば上述の図５の例と同じであれば、電圧ΔＶ３は図４の例における電圧ΔＶ１よりも大きくなり、図５の例における電圧ΔＶ２と等しくなる。従って、時刻ｔ４で例えば３５Ａもの過大な突入電流Ｉｒｕｓｈが発生することになる。しかしながら、本実施形態によれば、上述したように、突入電流Ｉｒｕｓｈが発生する時刻ｔ４を含む時刻ｔ３から時刻ｔ５までの期間、突入電流抑制回路４０を構成するｎチャネル型電界効果トランジスタ４２がオフ状態に維持されるので、入力コンデンサＣｉｎの充電経路上に抵抗４１が顕在化し、突入電流Ｉｒｕｓｈが抵抗４１により抑制される。
When the power
なお、時刻ｔ５で電界効果トランジスタ４２がオン状態になると、抵抗４１の端子間がｎチャネル型電界効果トランジスタ４２により短絡されるため、この抵抗４１がグランドラインＤＬ上に顕在化しなくなる。このため、時刻ｔ５以降においてＤＣ／ＤＣ変換部３０がスイッチング動作を開始し、電力変換動作に伴う通常の動作電流がグランドラインＤＬに流れても、抵抗４１による電力損失は発生しない。
When the
上述した第１実施形態によれば、直流入力電圧Ｖｉｎが第１規定値ＶＴ１で示される電圧値を上回った状態で瞬時停電が発生した場合に突入電流抑制回路４０が初期化され、入力コンデンサＣｉｎの充電経路上に抵抗４１が顕在化する。これにより、昇圧コンバータ２０が停止した状態で発生する突入電流Ｉｒｕｓｈを抑制することができる。従って、入力電流を過剰に制限することなく、突入電流Ｉｒｕｓｈを有効に抑制することができ、突入電流Ｉｒｕｓｈを抑制する際に電力変換装置１の電力変換動作に与える影響を最小限に留めることができる。
According to the first embodiment described above, the inrush
（第２実施形態）
次に、本発明の第２実施形態を説明する。上述した第１実施形態では、直流電源Ｅから直流入力電圧Ｖｉｎが電力変換装置１に入力されるものとしたが、本実施形態では、電力変換装置１は、商用電源から供給される交流電力を上記の直流入力電圧Ｖｉｎに整流するための整流部（不図示）を更に備える。即ち、本実施形態では、直流入力電圧Ｖｉｎは、商用電源から供給される電力を整流して得られた電圧である。その他の構成および動作は、第１実施形態と同様である。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the first embodiment described above, the DC input voltage Vin is input to the power conversion device 1 from the DC power source E. However, in this embodiment, the power conversion device 1 uses AC power supplied from a commercial power source. A rectifier (not shown) for rectifying the DC input voltage Vin is further provided. That is, in this embodiment, the DC input voltage Vin is a voltage obtained by rectifying the power supplied from the commercial power source. Other configurations and operations are the same as those in the first embodiment.
上述した本発明の第１および第２実施形態では、本発明を電力変換装置として表現したが、本発明は、突入電流抑制方法として表現することもできる。この場合、本発明による突入電流抑制方法は、直流入力電圧を所定電圧に昇圧するための昇圧コンバータと、前記昇圧コンバータを通して流れる突入電流を抑制するための突入電流抑制回路とを備え、前記昇圧コンバータから出力される電圧を電力変換するように構成された電力変換装置において、前記突入電流を抑制する突入電流抑制方法であって、前記直流入力電圧が規定値を上回った状態で、前記直流入力電圧を供給する給電側の停電が発生した場合、前記停電の時間が所定時間に達したときに、前記給電側が停電したことを検出する段階（停電検出部５０の機能に相当する段階）と、前記給電側の停電が検出された場合、前記突入電流抑制回路の回路状態を初期化する段階（初期化部６０の機能に相当する段階）と、を含む突入電流抑制方法として表現することができる。 In the first and second embodiments of the present invention described above, the present invention is expressed as a power converter, but the present invention can also be expressed as an inrush current suppressing method. In this case, the inrush current suppression method according to the present invention includes a boost converter for boosting a DC input voltage to a predetermined voltage, and an inrush current suppression circuit for suppressing an inrush current flowing through the boost converter, and the boost converter In the power conversion device configured to convert the voltage output from the power, the inrush current suppressing method for suppressing the inrush current, wherein the DC input voltage exceeds a specified value, the DC input voltage When a power failure occurs on the power supply side that supplies power, when the time of the power failure reaches a predetermined time, a step of detecting that the power supply side has a power failure (a step corresponding to the function of the power failure detection unit 50), and An inrush current including a step of initializing a circuit state of the inrush current suppression circuit (a step corresponding to the function of the initialization unit 60) when a power failure on the power supply side is detected It can be expressed as a control method.
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形が可能である。
例えば、上述の実施形態では、電源検出部５０において、電源ラインＤＨ上の直流入力電圧Ｖｉｎが第１規定値ＶＴ１で示される電圧値（例えば３６０Ｖ）を上回った状態（昇圧コンバータ２０の昇圧動作が停止している状態）にあるかどうかを検出する必要があるが、昇圧コンバータ２０の昇圧動作を制御する制御部７０から昇圧コンバータ２０に出力される制御信号ＳＤを利用して、直流入力電圧Ｖｉｎが第１規定値ＶＴ１を上回った状態にあるかどうかを判定してもよい。この場合、制御信号ＳＤとして、クロック信号ではなく、一定の信号レベルが継続して出力されていれば、直流入力電圧Ｖｉｎが第１規定値ＶＴ１を上回った状態、即ち昇圧コンバータ２０の昇圧動作が停止している状態にある。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
For example, in the above-described embodiment, in the power
１…電力変換装置
１０…フィルタ
２０…昇圧コンバータ
３０…ＤＣ／ＤＣ変換部
４０…突入電流抑制回路
４１…抵抗
４２…ｎチャネル型電界効果トランジスタ
４３，４４…抵抗
４５…コンパレータ
４６…遅延部
４７…駆動部
５０…停電検出部
５１…電圧検出部
５２…計時部
５３…信号発生部
６０…初期化部
６１…ｎチャネル型電界効果トランジスタ
７０…制御部
８０…昇圧コンバータ発振停止回路
９０…入力電圧監視回路
ＤＨ…電源ライン
ＤＬ…グランドライン
Ｆ１，Ｆ２…ヒューズ
ＧＬ…配線
Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗
ＳＷ…電源スイッチ
ＴＩＨ，ＴＩＬ…入力端子
ＴＯＨ，ＴＯＬ…出力端子
DESCRIPTION OF SYMBOLS 1 ...
Claims (5)
前記直流入力電圧が前記直流入力電圧が昇圧コンバータから出力される直流電圧に接近したことによる前記昇圧コンバータの不安定動作を防止するために予め設定された所定電圧を示す値である規定値を上回った状態で、前記直流入力電圧を供給する給電側の停電が発生した場合、前記停電の時間が所定時間に達したときに、前記給電側が停電したことを検出する停電検出部と、
前記停電検出部が前記給電側の停電を検出した場合、前記突入電流抑制回路の回路状態を初期化する初期化部と、
を備え、
前記停電検出部は、前記直流入力電圧が前記所定電圧以下に低下した時点から前記所定時間の計時を開始し、前記所定時間の計時を終了した後、前記計時が終了した旨の信号を発生させ、
前記初期化部は、前記停電検出部から前記計時が終了した旨の信号が入力されると、前記突入電流抑制回路の回路状態をオフ状態にし、
前記突入電流抑制回路は、
前記回路状態が前記初期化部によりオフ状態にされた後、前記直流入力電圧が上昇し、入力される入力電圧が電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記回路状態のオフ状態を維持する、
電力変換装置。 A boost converter for boosting a DC input voltage to a predetermined voltage, and an inrush current suppression circuit for suppressing an inrush current flowing through the boost converter, and configured to convert power output from the boost converter A power conversion device,
The DC input voltage exceeds a specified value which is a value indicating a predetermined voltage set in advance to prevent unstable operation of the boost converter due to the DC input voltage approaching a DC voltage output from the boost converter. In a state where a power failure occurs on the power supply side that supplies the DC input voltage, when the time of the power failure reaches a predetermined time, a power failure detection unit that detects that the power supply side has failed,
When the power failure detection unit detects a power failure on the power supply side, an initialization unit that initializes the circuit state of the inrush current suppression circuit;
Equipped with a,
The power failure detection unit starts counting the predetermined time from the time when the DC input voltage drops below the predetermined voltage, and after the time counting for the predetermined time is finished, generates a signal indicating that the time measurement has ended. ,
When the initialization unit receives a signal indicating that the time measurement has been completed from the power failure detection unit, the initialization unit turns the circuit state of the inrush current suppression circuit off,
The inrush current suppression circuit is
After the circuit state is turned off by the initialization unit, the DC input voltage rises, and a predetermined delay time elapses until the input voltage to be input becomes a predetermined reference voltage from a low level at power-on. Until the circuit state is kept off,
Power conversion device.
前記直流入力電圧が前記規定値を上回った状態から所定電圧以下に低下したことを検出する電圧検出部と、
前記直流入力電圧が前記所定電圧以下に低下したことを前記電圧検出部が検出した場合に前記所定時間の計時を開始する計時部と、
前記計時部が前記所定時間の計時を終了したときに、前記計時が終了した旨の信号を発生させる信号発生部と、
を備えた、請求項１に記載の電力変換装置。 The power failure detection unit is
A voltage detector for detecting that the DC input voltage has dropped below a predetermined voltage from a state in which the DC input voltage has exceeded the specified value;
A timing unit that starts counting the predetermined time when the voltage detection unit detects that the DC input voltage has decreased below the predetermined voltage;
A signal generator for generating a signal indicating that the time measurement has been completed when the time measurement unit has finished measuring the predetermined time; and
The power conversion device according to claim 1 , comprising:
前記給電側が停電から復旧したときに発生する突入電流の経路上に介挿された抵抗と、前記抵抗に対して並列接続されたスイッチ素子と、
前記初期化部に並列に接続され、前記直流入力電圧を分圧して得られる分圧電圧を検出する検出部と、
前記検出部の出力電圧が、電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記スイッチ素子をオフ状態に維持し、前記所定遅延時間が経過した後に、前記スイッチ素子をオン状態に制御する制御部と、
を備えて構成され、
前記初期化部は、
前記停電検出部が前記給電側の停電を検出した場合、前記スイッチ素子がオフ状態となるように前記突入電流抑制回路の回路状態を初期化する、請求項１または請求項２に記載の電力変換装置。 The inrush current suppression circuit is
A resistor inserted on the path of an inrush current that occurs when the power supply side recovers from a power failure, and a switch element connected in parallel to the resistor ,
A detection unit connected in parallel to the initialization unit and detecting a divided voltage obtained by dividing the DC input voltage;
Until the predetermined delay time until the output voltage of the detection unit becomes a predetermined reference voltage from a low level at power-on, the switch element is maintained in an off state, and after the predetermined delay time has elapsed, A control unit for controlling the switch element to an ON state;
Configured with
The initialization unit includes:
The power conversion according to claim 1 or 2 , wherein when the power failure detection unit detects a power failure on the power feeding side, the circuit state of the inrush current suppression circuit is initialized so that the switch element is turned off. apparatus.
停電検出部が、前記直流入力電圧が前記直流入力電圧が昇圧コンバータから出力される直流電圧に接近したことによる前記昇圧コンバータの不安定動作を防止するために予め設定された所定電圧を示す値である規定値を上回った状態で、前記直流入力電圧を供給する給電側の停電が発生した場合、前記停電の時間が所定時間に達したときに、前記給電側が停電したことを検出する段階と、
初期化部が、前記給電側の停電が検出された場合、前記突入電流抑制回路の回路状態を初期化する段階と、
を含み、
前記停電検出部が、前記直流入力電圧が前記所定電圧以下に低下した時点から前記所定時間の計時を開始し、前記所定時間の計時を終了した後、前記計時が終了した旨の信号を発生させる信号発生段階と、
前記初期化部が、前記停電検出部から前記計時が終了した旨の信号が入力されると、前記突入電流抑制回路の回路状態をオフ状態にするオフ状態化段階と、
前記突入電流抑制回路が、
前記回路状態が前記初期化部によりオフ状態にされた後、前記直流入力電圧が上昇し、入力される入力電圧が電源投入時のローレベルから所定の参照電圧になるまでの所定遅延時間が経過するまで、前記回路状態のオフ状態を維持するオフ状態維持段階と
をさらに含む突入電流抑制方法。 A boost converter for boosting a DC input voltage to a predetermined voltage, and an inrush current suppression circuit for suppressing an inrush current flowing through the boost converter, and configured to convert power output from the boost converter In the power conversion device, the inrush current suppression method for suppressing the inrush current,
The power failure detection unit is a value indicating a predetermined voltage that is set in advance in order to prevent unstable operation of the boost converter due to the DC input voltage approaching the DC voltage output from the boost converter. When a power outage on the power supply side that supplies the DC input voltage occurs in a state that exceeds a specified value, when the time of the power outage reaches a predetermined time, detecting the power outage on the power supply side;
When the initialization unit detects a power failure on the power supply side, initializing the circuit state of the inrush current suppression circuit;
Only including,
The power failure detection unit starts counting the predetermined time from the time when the DC input voltage drops below the predetermined voltage, and after the time counting for the predetermined time is completed, generates a signal indicating that the time measurement has ended. A signal generation stage;
When the initialization unit receives a signal indicating that the time measurement has ended from the power failure detection unit, an off-state stage for turning off the circuit state of the inrush current suppression circuit;
The inrush current suppression circuit is
After the circuit state is turned off by the initialization unit, the DC input voltage rises, and a predetermined delay time elapses until the input voltage to be input becomes a predetermined reference voltage from a low level at power-on. An off-state maintaining step of maintaining the off-state of the circuit state until
An inrush current suppression method further comprising :
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013072303A JP6053155B2 (en) | 2013-03-29 | 2013-03-29 | Power converter, inrush current suppression method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013072303A JP6053155B2 (en) | 2013-03-29 | 2013-03-29 | Power converter, inrush current suppression method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014197941A JP2014197941A (en) | 2014-10-16 |
| JP6053155B2 true JP6053155B2 (en) | 2016-12-27 |
Family
ID=52358383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013072303A Active JP6053155B2 (en) | 2013-03-29 | 2013-03-29 | Power converter, inrush current suppression method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6053155B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6747163B2 (en) * | 2016-08-15 | 2020-08-26 | 株式会社リコー | Power supply |
| JP7145726B2 (en) * | 2018-10-19 | 2022-10-03 | 新電元工業株式会社 | Power supply and inrush current prevention circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196586U (en) * | 1982-06-22 | 1983-12-27 | 株式会社東芝 | Inrush current suppression circuit |
| JPH0622543A (en) * | 1992-07-01 | 1994-01-28 | Matsushita Electric Ind Co Ltd | Switching power supply |
| JP4793226B2 (en) * | 2006-11-09 | 2011-10-12 | 株式会社デンソー | Switching boost power supply circuit |
| JP5326551B2 (en) * | 2008-01-16 | 2013-10-30 | 富士通セミコンダクター株式会社 | Power supply device and control method of power supply device |
-
2013
- 2013-03-29 JP JP2013072303A patent/JP6053155B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014197941A (en) | 2014-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7389213B2 (en) | Controller IC, switching power supply | |
| JP4777730B2 (en) | DC-DC converter | |
| US7714556B2 (en) | Quick response switching regulator and control method thereof | |
| US7468877B2 (en) | Overcurrent detection circuit and power supply apparatus provided therewith | |
| JP4825632B2 (en) | DC-DC converter | |
| JP6393169B2 (en) | DC-DC converter | |
| CN104795989A (en) | Switched capacitor DC/DC converter with reduced in-rush current and fault protection | |
| JP2011142795A (en) | Semiconductor device and switching regulator using the same | |
| KR101812703B1 (en) | Over voltage repetition prevention circuit, method thereof, and power factor compensation circuit using the same | |
| JP6814219B2 (en) | Switching power supply and semiconductor device | |
| EP3038223B1 (en) | Load driving circuit | |
| JP2010213559A (en) | Dc power supply and dc-dc converter | |
| JP5282067B2 (en) | Power factor correction circuit and start-up operation control method thereof | |
| JP5228567B2 (en) | Boost DC-DC converter | |
| US8619439B2 (en) | Flyback boost circuit with current supplied to secondary side of transformer circuit prior to boost operation and strobe device using the same | |
| JP6842252B2 (en) | Insulation synchronous rectification type DC / DC converter, its protection method, power adapter and electronic equipment | |
| JP6053155B2 (en) | Power converter, inrush current suppression method | |
| US20180081385A1 (en) | Switching power converter with zero current at startup | |
| US20140375285A1 (en) | Dc-dc boost converter | |
| KR20170014066A (en) | Dc-dc converter and driving method thereof | |
| TWI489758B (en) | Power controller, power supply and control method capable of brownin and brownout detection | |
| JP7199913B2 (en) | switching power supply | |
| WO2021002233A1 (en) | Control circuit, control device, and system | |
| JP2006325281A (en) | Switching power supply circuit and switching power supply control method | |
| JP2009065771A (en) | Failure detection circuit for switching power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151027 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6053155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |