JP6371713B2 - Constant voltage device and reference voltage generation circuit - Google Patents
Constant voltage device and reference voltage generation circuit Download PDFInfo
- Publication number
- JP6371713B2 JP6371713B2 JP2015016450A JP2015016450A JP6371713B2 JP 6371713 B2 JP6371713 B2 JP 6371713B2 JP 2015016450 A JP2015016450 A JP 2015016450A JP 2015016450 A JP2015016450 A JP 2015016450A JP 6371713 B2 JP6371713 B2 JP 6371713B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- reference voltage
- source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、電圧値が一定の出力電圧を生成する定電圧装置、及びこの定電圧装置に含まれる基準電圧生成回路に関する。 The present invention relates to a constant voltage device that generates an output voltage having a constant voltage value, and a reference voltage generation circuit included in the constant voltage device.
現在、電源電圧に基づき、電圧値一定の出力電圧を生成することが可能な定電圧回路が提案されている(例えば特許文献1参照)。この定電圧回路には、自身のソース又はドレインを介して出力電圧を出力する電界効果トランジスタが設けられている。当該電界効果トランジスタのソース又はドレインには、第1のダイオード、第1及び第2の抵抗が直列に接続されている第1の回路と、第3の抵抗及び第2のダイオードが直列に接続されている第2の回路とが並列に接続されている。更に、かかる定電圧回路には、第1及び第2の抵抗同士の接続点の電圧と、第3の抵抗及び第2のダイオード同士の接続点の電圧とを大小比較して得られた比較結果信号を電界効果トランジスタのゲートに印加する比較手段が設けられている。 Currently, a constant voltage circuit capable of generating an output voltage with a constant voltage value based on a power supply voltage has been proposed (see, for example, Patent Document 1). This constant voltage circuit is provided with a field effect transistor that outputs an output voltage via its own source or drain. A first circuit in which a first diode, a first resistor and a second resistor are connected in series, and a third resistor and a second diode are connected in series to the source or drain of the field effect transistor. The second circuit is connected in parallel. Furthermore, in such a constant voltage circuit, the comparison result obtained by comparing the voltage at the connection point between the first and second resistors with the voltage at the connection point between the third resistor and the second diode. Comparing means is provided for applying a signal to the gate of the field effect transistor.
当該定電圧回路では、第2及び第3の抵抗を同一の抵抗値とし、電界効果トランジスタから出力される出力電圧が所望の電圧値と等しくなる場合に第1及び第2の回路に流れる電流が同一となるように第1の抵抗の抵抗値が設定されている。よって、出力電圧が所望の電圧値と一致していない場合には、第1及び第2の回路に夫々流れる電流量が変化し、それに伴い第1及び第2の抵抗同士の接続点の電圧と、第3の抵抗及びダイオード同士の接続点の電圧とに差異が生じる。この際、電界効果トランジスタが第1及び第2の抵抗同士の接続点の電圧と、第3の抵抗及びダイオード同士の接続点の電圧との差異をゼロにするように動作する。これにより、出力電圧が所望の一定電圧値に維持される。 In the constant voltage circuit, when the second and third resistors have the same resistance value and the output voltage output from the field effect transistor is equal to the desired voltage value, the current flowing through the first and second circuits is The resistance value of the first resistor is set to be the same. Therefore, when the output voltage does not match the desired voltage value, the amount of current flowing in each of the first and second circuits changes, and accordingly, the voltage at the connection point between the first and second resistors is There is a difference between the third resistor and the voltage at the connection point between the diodes. At this time, the field effect transistor operates so that the difference between the voltage at the connection point between the first and second resistors and the voltage at the connection point between the third resistor and the diode becomes zero. As a result, the output voltage is maintained at a desired constant voltage value.
しかしながら、上記した構成では、環境温度の変化に伴う出力電圧の変動を抑制することができないという問題があった。 However, the above-described configuration has a problem that fluctuations in output voltage due to changes in environmental temperature cannot be suppressed.
そこで、本発明は、温度変動に伴う出力電圧の変動を抑制することが可能な定電圧装置、及びこの定電圧装置に含まれる基準電圧生成回路を提供することを目的とする。 Therefore, an object of the present invention is to provide a constant voltage device that can suppress fluctuations in output voltage due to temperature fluctuations, and a reference voltage generation circuit included in the constant voltage device.
本発明に係る定電圧装置は、出力電圧を出力ラインを介して出力する定電圧装置であって、電源電圧がソース端及びドレイン端のうちの一端に印加されていると共に前記ソース端及びドレイン端のうちの他端に前記出力ラインが接続されている出力トランジスタと、前記出力ラインの電圧を分圧して分圧電圧を得る分圧回路と、ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタ、及び前記出力ラインの電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部を含む基準電圧生成回路と、前記分圧電圧の電圧値と前記基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号を前記出力トランジスタのゲート端に供給する差動増幅部と、を有し、前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有する。 A constant voltage device according to the present invention is a constant voltage device that outputs an output voltage via an output line, and a power supply voltage is applied to one end of a source end and a drain end, and the source end and the drain end An output transistor having the other end of the output line connected to the output line, a voltage dividing circuit for dividing the voltage of the output line to obtain a divided voltage, and a drain end having a gate end connected to the drain A reference voltage generating transistor in which a ground potential is applied to one of the end and the source end, and a source / drain in a boundary region between a saturated region and a non-saturated region of the reference voltage generating transistor based on a voltage of the output line A voltage application unit that applies a voltage having an inter-voltage value as a reference voltage to the other end of the drain end and the source end of the reference voltage generating transistor A reference voltage generation circuit including a differential amplifier that supplies an output voltage control signal having a level corresponding to a difference value between the voltage value of the divided voltage and the voltage value of the reference voltage to the gate terminal of the output transistor; The reference voltage generation transistor has a threshold voltage within a voltage range equal to the voltage range of the source-drain voltage in the boundary region.
また、本発明に係る基準電圧生成回路は、供給電圧に基づいて基準電圧を生成する基準電圧生成回路であって、ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタと、前記供給電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を前記基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部と、を含み、前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有する。 The reference voltage generation circuit according to the present invention is a reference voltage generation circuit that generates a reference voltage based on a supply voltage, and has a drain terminal connected to a gate terminal and a drain terminal and a source terminal. A reference voltage generating transistor having a ground potential applied to one end thereof, and a voltage having a source-drain voltage value in a boundary region between a saturated region and a non-saturated region of the reference voltage generating transistor based on the supply voltage. A voltage applying unit that applies a voltage to the other end of the drain end and the source end of the reference voltage generating transistor, and the reference voltage generating transistor has a voltage range of a source-drain voltage in the boundary region; Have a threshold voltage within an equal voltage range.
本発明では、ダイオード接続された基準電圧生成用のトランジスタとして、このトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有するものを用いる。そして、かかる基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧生成トランジスタに印加することにより基準電圧を生成する。 In the present invention, a diode-connected transistor for generating a reference voltage has a threshold voltage within a voltage range equal to the voltage range of the source-drain voltage in the boundary region between the saturation region and the non-saturation region of the transistor. Use. Then, a reference voltage is generated by applying a voltage having a source-drain voltage value in a boundary region between the saturated region and the non-saturated region of the reference voltage generating transistor to the reference voltage generating transistor.
よって、基準電圧生成トランジスタは、温度変化が生じても閾値電圧が変動しない電圧、つまりトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲内の電圧で動作するので、温度依存性を排除した電圧値一定の基準電圧及び出力電圧を得ることが可能となる。 Therefore, the reference voltage generation transistor operates at a voltage whose threshold voltage does not fluctuate even when a temperature change occurs, that is, a voltage within the voltage range of the source-drain voltage in the boundary region between the saturated region and the unsaturated region of the transistor. Thus, it is possible to obtain a reference voltage and an output voltage having a constant voltage value excluding temperature dependency.
以下、本発明の実施例を図面を参照しつつ詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明に係る定電圧装置100の一例を示す回路図である。定電圧装置100は、一定の電圧値CVを有する出力電圧VTを出力するものであり、図1に示すように、出力トランジスタ10、分圧回路11、基準電圧生成回路12、及び差動増幅器13を有する。
FIG. 1 is a circuit diagram showing an example of a
出力トランジスタ10は、例えばpチャネルMOS(Metal-Oxide-Semiconductor)型のトランジスタであり、そのソース端には電源電圧VDDが印加されている。出力トランジスタ10のドレイン端には、出力ラインLLを介して分圧回路11及び基準電圧生成回路12が夫々接続されている。出力トランジスタ10のゲート端には、差動増幅器13が出力した出力電圧制御信号CSが供給されている。出力トランジスタ10は、電源電圧VDDに基づいて上記した出力電圧VTを生成し、これを出力ラインLLを介して分圧回路11及び基準電圧生成回路12に夫々供給する。
The
分圧回路11は、直列に接続された抵抗Ra及びRbからなる。抵抗Raの一端は出力ラインLLに接続されており、その他端は抵抗Rbの一端に接続されている。抵抗Rbの他端には接地電位GNDが印加されている。 The voltage dividing circuit 11 includes resistors Ra and Rb connected in series. One end of the resistor Ra is connected to the output line LL, and the other end is connected to one end of the resistor Rb. A ground potential GND is applied to the other end of the resistor Rb.
かかる構成により、分圧回路11は、出力電圧VTを抵抗Ra及びRbにて分圧して得られた分圧電圧DVを差動増幅器13の反転入力端に供給する。
With this configuration, the voltage dividing circuit 11 supplies the divided voltage DV obtained by dividing the output voltage VT with the resistors Ra and Rb to the inverting input terminal of the
尚、抵抗Ra及びRb各々の抵抗値は、出力電圧VTの電圧値が電圧値CVと一致する場合に、分圧電圧DVの電圧値が、後述する基準電圧RVの電圧値と一致するような抵抗値に設定されている。 The resistance values of the resistors Ra and Rb are such that when the voltage value of the output voltage VT matches the voltage value CV, the voltage value of the divided voltage DV matches the voltage value of the reference voltage RV described later. The resistance value is set.
基準電圧生成回路12は、直列に接続された抵抗R1〜R4からなる直列抵抗群RGと、nチャネルMOS型の基準電圧生成トランジスタQRと、nチャネルMOS型の第1〜第3のトランジスタQ1〜Q3とを有する。
The reference
直列抵抗群RGの一端、つまり抵抗R1の一端は出力ラインLLに接続されている。抵抗R1の他端は抵抗R2の一端に接続されている。抵抗R2の他端は、抵抗R3の一端に接続されている。抵抗R3の他端は、抵抗R4の一端に接続されている。直列抵抗群RGの他端、つまり抵抗R4の他端には、差動増幅器13の非反転入力端と基準電圧生成トランジスタQRのドレイン端が夫々接続されている。
One end of the series resistor group RG, that is, one end of the resistor R1 is connected to the output line LL. The other end of the resistor R1 is connected to one end of the resistor R2. The other end of the resistor R2 is connected to one end of the resistor R3. The other end of the resistor R3 is connected to one end of the resistor R4. The other end of the series resistor group RG, that is, the other end of the resistor R4 is connected to the non-inverting input terminal of the
抵抗R1及びR2同士の接続点には、トランジスタQ1のドレイン端が接続されており、抵抗R2及びR3同士の接続点には、トランジスタQ2のドレイン端が接続されている。抵抗R2及びR3同士の接続点には、トランジスタQ3のドレイン端が接続されている。 The drain end of the transistor Q1 is connected to the connection point between the resistors R1 and R2, and the drain end of the transistor Q2 is connected to the connection point between the resistors R2 and R3. The drain end of the transistor Q3 is connected to the connection point between the resistors R2 and R3.
第1のトランジスタQ1のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位GNDが印加されている。第2のトランジスタQ2のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位GNDが印加されている。第3のトランジスタQ3のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位GNDが印加されている。 The drain end and the gate end of the first transistor Q1 are connected to each other, and the ground potential GND is applied to the source end. The drain terminal and gate terminal of the second transistor Q2 are connected to each other, and the ground potential GND is applied to the source terminal. The drain end and the gate end of the third transistor Q3 are connected to each other, and the ground potential GND is applied to the source end.
基準電圧生成トランジスタQRのドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位GNDが印加されている。 The drain end and the gate end of the reference voltage generating transistor QR are connected to each other, and the ground potential GND is applied to the source end.
すなわち、夫々がダイオード接続された基準電圧生成トランジスタQR及びトランジスタQ1〜Q3が、接地電位GNDを供給する接地ライン(図示せぬ)及び直列抵抗群RG間に設けられているのである。 That is, the reference voltage generating transistor QR and the transistors Q1 to Q3, each of which is diode-connected, are provided between a ground line (not shown) for supplying the ground potential GND and the series resistance group RG.
尚、基準電圧生成トランジスタQRとしては、図2に示すように、この基準電圧生成トランジスタQRの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧Vdsとして取り得る電圧範囲内の閾値電圧Vthを有するものを用いる。つまり、基準電圧生成トランジスタQRは、閾値電圧Vthが、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧値と等しくなるようにゲート幅又はゲート長が設定されているMOS形トランジスタである。 As shown in FIG. 2, the reference voltage generating transistor QR is a threshold voltage within a voltage range that can be taken as the drain-source voltage Vds in the boundary region between the saturated region and the non-saturated region of the reference voltage generating transistor QR. A material having Vth is used. That is, the reference voltage generating transistor QR has a gate width or a gate length so that the threshold voltage Vth is equal to a voltage value within a voltage range that can be taken as a drain-source voltage in the boundary region between the saturated region and the non-saturated region. This is a set MOS transistor.
かかる構成により、基準電圧生成回路12は、上記した抵抗R4と基準電圧生成トランジスタQRとの接続点の電圧を基準電圧RVとして差動増幅器13の非反転入力端に供給する。この際、基準電圧RVは、基準電圧生成トランジスタQRの閾値電圧Vth以上であり、且つ図2に示すように、基準電圧生成トランジスタQRの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧Vdsとして取り得る電圧範囲内の電圧値を有する。
With this configuration, the reference
差動増幅器13は、上記した分圧電圧DVの電圧値と、基準電圧RVの電圧値との差分値を求め、当該差分値に対応したレベルを有する出力電圧制御信号CSを出力トランジスタ10のゲート端に供給する。
The
以下に、図1に示す構成からなる定電圧装置100の動作について説明する。
The operation of the
先ず、電源電圧VDDの変動に伴い、例えば出力電圧VTの電圧値が電圧値CVよりも高くなった場合には、分圧電圧DVの電圧値が基準電圧RVの電圧値よりも高くなる。これにより、差動増幅器13から出力された出力電圧制御信号CSのレベルが所定レベルよりも高くなり、出力トランジスタ10のゲート電圧が高くなる。よって、この際、出力トランジスタ10のドレイン・ソース間抵抗が高くなり、出力電圧VTの電圧値が低下する。つまり、出力電圧VTの電圧値が電圧値CVに近づくように制御されるのである。
First, when the voltage value of the output voltage VT becomes higher than the voltage value CV, for example, with the fluctuation of the power supply voltage VDD, the voltage value of the divided voltage DV becomes higher than the voltage value of the reference voltage RV. As a result, the level of the output voltage control signal CS output from the
一方、出力電圧VTの電圧値が電圧値CVよりも低くなった場合には、分圧電圧DVの電圧値が基準電圧RVの電圧値よりも低くなる。これにより、差動増幅器13から出力された出力電圧制御信号CSのレベルが所定レベルよりも低くなり、出力トランジスタ10のゲート電圧が低くなる。よって、この際、出力トランジスタ10のドレイン・ソース間抵抗が低くなり、出力電圧VTの電圧値が増加する。つまり、出力電圧VTの電圧値が電圧値CVに近づくように制御されるのである。
On the other hand, when the voltage value of the output voltage VT becomes lower than the voltage value CV, the voltage value of the divided voltage DV becomes lower than the voltage value of the reference voltage RV. As a result, the level of the output voltage control signal CS output from the
上記した動作により、定電圧装置100では、電源電圧VDDの電圧値の変動に拘わらず、出力電圧VTの電圧値が電圧値CV一定に維持される。
With the above-described operation, in the
以下に、図1に示す定電圧装置100における分圧回路11及び基準電圧生成回路12各々での温度補償動作について説明する。
Hereinafter, temperature compensation operations in the voltage dividing circuit 11 and the reference
分圧回路11では、抵抗Ra及びRbの各々は温度変動に伴って抵抗値が変化するが、互いに同一の割合で抵抗値が変化する。したがって、抵抗Ra及びRbによって生成された分圧電圧DVには、温度変動に伴う電圧値の変動が生じない。 In the voltage dividing circuit 11, the resistance values of the resistors Ra and Rb change with temperature variation, but the resistance values change at the same rate. Therefore, the divided voltage DV generated by the resistors Ra and Rb does not vary in voltage value due to temperature variation.
一方、基準電圧生成回路12では、出力電圧VTが出力ラインLLに印加されると、トランジスタQ1〜Q3及び基準電圧生成トランジスタQRの各々がオン状態となり、抵抗R1〜R4を介してこれらトランジスタの各々(Q1〜Q3、QR)に電流が流れる。よって、抵抗R1と抵抗R2との接続点の電圧V1は、出力電圧VTよりも低い電圧となり、抵抗R2と抵抗R3との接続点の電圧V2が、電圧V1よりも低い電圧となる。更に、抵抗R3と抵抗R4との接続点の電圧V3は、電圧V2よりもが低い電圧となり、当該電圧V3よりも基準電圧RVが低電圧となる。
On the other hand, in the reference
すなわち、抵抗R1〜R4及びトランジスタQ1〜Q3からなる電圧印加部は、出力ラインLLの電圧(VT)を低下させることにより、基準電圧生成トランジスタQRの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧を生成し、これを基準電圧生成トランジスタQRに印加する。そして、この際、直列抵抗群RGと基準電圧生成トランジスタQRとの接続点に生じた電圧を、基準電圧RVとして得るのである。 That is, the voltage application unit including the resistors R1 to R4 and the transistors Q1 to Q3 reduces the voltage (VT) of the output line LL, thereby draining the boundary region between the saturation region and the non-saturation region of the reference voltage generation transistor QR. A voltage within a voltage range that can be taken as a source-to-source voltage is generated and applied to the reference voltage generating transistor QR. At this time, the voltage generated at the connection point between the series resistance group RG and the reference voltage generating transistor QR is obtained as the reference voltage RV.
ところで、MOS型トランジスタの閾値電圧は、トランジスタの飽和領域では温度が高くなるほど低くなるが、非飽和領域では温度が高くなるほど高くなる。この際、トランジスタの飽和領域及び非飽和領域間の境界領域では温度変化に伴う閾値電圧の変動は生じない。 By the way, the threshold voltage of the MOS transistor decreases as the temperature increases in the saturation region of the transistor, but increases as the temperature increases in the non-saturation region. At this time, the threshold voltage does not vary with the temperature change in the boundary region between the saturated region and the non-saturated region of the transistor.
そこで、基準電圧生成回路12では、基準電圧生成トランジスタQRとして、自身の閾値電圧Vthの電圧値が、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧値と等しくなるように構築されたものを採用している。そして、基準電圧生成トランジスタQRを、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧で動作させることにより、基準電圧RVを得るようにしている。
Therefore, in the reference
よって、基準電圧生成トランジスタは、温度変化が生じても閾値電圧が変動しない電圧、つまりトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲内の電圧で動作するので、温度依存性を排除した電圧値一定の基準電圧及び出力電圧を得ることが可能となる。 Therefore, the reference voltage generation transistor operates at a voltage whose threshold voltage does not fluctuate even when a temperature change occurs, that is, a voltage within the voltage range of the source-drain voltage in the boundary region between the saturated region and the unsaturated region of the transistor. Thus, it is possible to obtain a reference voltage and an output voltage having a constant voltage value excluding temperature dependency.
従って、図1に示す定電圧装置100によれば、電源電圧の変動のみならず温度変動が生じた場合であっても、一定の電圧値CVを有する出力電圧VTを出力することが可能となる。
Therefore, according to the
尚、上記実施例においては、出力トランジスタ10としてpチャネルMOS型のトランジスタを採用しているが、nチャネルMOS型のトランジスタを採用しても良い。
In the above embodiment, a p-channel MOS transistor is employed as the
また、基準電圧生成トランジスタQR及びトランジスタQ1〜Q3においても、nチャネルMOS型のトランジスタに代えて、図3に示すように、pチャネルMOS型のトランジスタを採用しても良い。 Further, in the reference voltage generating transistor QR and the transistors Q1 to Q3, a p-channel MOS type transistor may be employed as shown in FIG. 3 instead of the n-channel MOS type transistor.
この際、基準電圧生成トランジスタQR及びトランジスタQ1〜Q3として、pチャネルMOS型を採用した場合には、図3に示すように、トランジスタ各々(QR、Q1〜Q3)のドレイン端及びゲート端に接地電位を印加すると共に、夫々のソース端を直列抵抗群RGの各抵抗(R1〜R4)同士の接続点に接続する。尚、図3に示す構成では、基準電圧生成トランジスタQR及びトランジスタQ1〜Q3を除く他の構成については図1に示されるものと同一である。 At this time, when the p-channel MOS type is adopted as the reference voltage generating transistor QR and the transistors Q1 to Q3, as shown in FIG. 3, the drain end and the gate end of each transistor (QR, Q1 to Q3) are grounded. While applying a potential, each source end is connected to a connection point between the resistors (R1 to R4) of the series resistor group RG. The configuration shown in FIG. 3 is the same as that shown in FIG. 1 except for the reference voltage generation transistor QR and the transistors Q1 to Q3.
要するに、図1に示す定電圧装置100としては、以下の出力トランジスタ(10)、分圧回路(11)、基準電圧生成回路(12)、差動増幅部(13)を備えたものであれば良いのである。つまり、出力トランジスタのソース端及びドレイン端のうちの一端には電源電圧が印加されており、そのソース端及びドレイン端のうちの他端には出力ライン(LL)が接続されている。分圧回路は、出力ラインの電圧を分圧して分圧電圧(DV)を得る。基準電圧生成回路は、基準電圧生成トランジスタ(QR)及び電圧印加部(R1〜R4、Q1〜Q3)を含む。
In short, as the
基準電圧生成トランジスタのドレイン端及びゲート端は互いに接続されており、ドレイン端及びソース端のうちの一端には接地電位(GND)が印加されている。電圧印加部は、出力ラインの電圧に基づき基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧(Vds)を有する電圧を基準電圧(RV)として基準電圧生成トランジスタのドレイン端及びソース端のうちの他端に印加する。差動増幅部は、上記した分圧電圧の電圧値と基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号(CS)を出力トランジスタのゲート端に供給する。 The drain end and the gate end of the reference voltage generating transistor are connected to each other, and a ground potential (GND) is applied to one end of the drain end and the source end. The voltage application unit uses the voltage having the source-drain voltage (Vds) in the boundary region between the saturation region and the non-saturation region of the reference voltage generation transistor based on the voltage of the output line as a reference voltage (RV). Applied to the other end of the drain end and the source end. The differential amplifying unit supplies an output voltage control signal (CS) having a level corresponding to the difference value between the voltage value of the divided voltage and the voltage value of the reference voltage to the gate terminal of the output transistor.
そして、上記した基準電圧生成トランジスタとして、この基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有するものを採用するのである。 As the reference voltage generating transistor described above, a transistor having a threshold voltage within a voltage range equal to the voltage range of the source-drain voltage in the boundary region between the saturated region and the non-saturated region of the reference voltage generating transistor is adopted. is there.
また、上記実施例では、電圧印加部として、直列に接続された4つの抵抗R1〜R4からなる直列抵抗群RGと、3つのトランジスタQ1〜Q3とを用いてその動作を説明した。しかしながら、直列抵抗群RGにおいて直列に接続する抵抗の段数は4段に限定されず、また、これら抵抗同士の接続点に接続されるトランジスタの数も3個に限定されない。 Moreover, in the said Example, the operation | movement was demonstrated using the serial resistance group RG which consists of four resistance R1-R4 connected in series, and three transistors Q1-Q3 as a voltage application part. However, the number of stages of resistors connected in series in the series resistor group RG is not limited to four, and the number of transistors connected to the connection point between these resistors is not limited to three.
要するに、直列抵抗群としては、第1〜第n(nは2以上の整数)の抵抗が直列に接続されたものであれば良いのである。この際、第1〜第nの抵抗のうちの一端の抵抗には出力ラインが接続、又は供給電圧が印加されており、第1〜第nの抵抗のうちの他端の抵抗には、基準電圧生成トランジスタQRのドレイン端及びソース端のうちの他端が接続されている。更に、電圧印加部には、第1〜第nの抵抗の各接続点に夫々のドレイン端及びソース端のうちの一端が接続されている第1〜第(n−1)のトランジスタが設けられている。この際、第1〜第(n−1)のトランジスタの各々は、ドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ自身のドレイン端と自身のゲート端とが接続されている。 In short, the series resistor group may be any one in which the first to nth (n is an integer of 2 or more) resistors are connected in series. At this time, an output line is connected to one end of the first to nth resistors, or a supply voltage is applied, and the other end of the first to nth resistors has a reference The other end of the drain end and the source end of the voltage generating transistor QR is connected. Furthermore, the voltage application unit is provided with first to (n−1) th transistors in which one end of each drain end and source end is connected to each connection point of the first to nth resistors. ing. At this time, each of the first to (n-1) th transistors has the ground potential applied to the other end of the drain end and the source end, and the drain end and the gate end of the transistor are connected to each other. Has been.
10 出力トランジスタ
11 分圧回路
12 基準電圧生成回路
13 差動増幅器
Q1〜Q3 トランジスタ
Ra、Rb、R1〜R4 抵抗
10 output transistor 11
13 Differential amplifiers Q1-Q3 Transistors Ra, Rb, R1-R4 Resistance
Claims (4)
電源電圧がソース端及びドレイン端のうちの一端に印加されていると共に前記ソース端及びドレイン端のうちの他端に前記出力ラインが接続されている出力トランジスタと、
前記出力ラインの電圧を分圧して分圧電圧を得る分圧回路と、
ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタ、及び前記出力ラインの電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部を含む基準電圧生成回路と、
前記分圧電圧の電圧値と前記基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号を前記出力トランジスタのゲート端に供給する差動増幅部と、を有し、
前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有することを特徴とする定電圧装置。 A constant voltage device that outputs an output voltage via an output line,
An output transistor in which a power supply voltage is applied to one end of a source end and a drain end and the output line is connected to the other end of the source end and the drain end;
A voltage dividing circuit that divides the voltage of the output line to obtain a divided voltage;
A reference voltage generating transistor having a gate terminal connected to the drain terminal and a ground potential applied to one of the drain terminal and the source terminal; and a saturation region of the reference voltage generating transistor based on the voltage of the output line And a reference voltage including a voltage application unit that applies a voltage having a source-drain voltage value in a boundary region between the unsaturated regions to the other end of the drain end and the source end of the reference voltage generating transistor as a reference voltage A generation circuit;
A differential amplifier for supplying an output voltage control signal having a level corresponding to a difference value between the voltage value of the divided voltage and the voltage value of the reference voltage to the gate terminal of the output transistor;
The reference voltage generating transistor has a threshold voltage within a voltage range equal to a voltage range of a source-drain voltage in the boundary region.
第1〜第n(nは2以上の整数)の抵抗が直列に接続されており、前記第1〜第nの抵抗のうちの一端の抵抗には前記出力ラインが接続されていると共に前記第1〜第nの抵抗のうちの他端の抵抗には前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの前記他端が接続されている直列抵抗群と、
前記第1〜第nの抵抗の各接続点に、夫々のドレイン端及びソース端のうちの一端が接続されている第1〜第(n−1)のトランジスタと、を有し、
前記第1〜第(n−1)のトランジスタの各々は、前記ドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ前記ドレイン端とゲート端とが接続されていることを特徴とする請求項1記載の定電圧装置。 The voltage application unit includes:
First to nth (n is an integer of 2 or more) resistors are connected in series, and the output line is connected to one end of the first to nth resistors, and the first A series resistor group in which the other end of the drain end and the source end of the reference voltage generating transistor is connected to the other end of the first to nth resistors;
First to (n-1) th transistors, each having a drain end and a source end connected to each connection point of the first to nth resistors,
In each of the first to (n-1) th transistors, a ground potential is applied to the other end of the drain end and the source end, and the drain end and the gate end are connected. The constant voltage device according to claim 1.
ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタと、
前記供給電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を前記基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部と、を含み、
前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有することを特徴とする基準電圧生成回路。 A reference voltage generation circuit that generates a reference voltage based on a supply voltage,
A reference voltage generating transistor having a gate terminal connected to the drain terminal and a ground potential applied to one end of the drain terminal and the source terminal;
Based on the supply voltage, a voltage having a source-drain voltage value in a boundary region between a saturation region and a non-saturation region of the reference voltage generation transistor is used as the reference voltage, and the drain end and the source end of the reference voltage generation transistor A voltage application unit to be applied to the other end,
The reference voltage generation circuit, wherein the reference voltage generation transistor has a threshold voltage within a voltage range equal to a voltage range of a source-drain voltage in the boundary region.
第1〜第n(nは2以上の整数)の抵抗が直列に接続されており、前記第1〜第nの抵抗のうちの一端の抵抗には前記供給電圧が印加されていると共に、前記第1〜第nの抵抗のうちの他端の抵抗には前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの前記他端が接続されている直列抵抗群と、
前記第1〜第nの抵抗の各接続点に、夫々のドレイン端及びソース端のうちの一端が接続されている第1〜第(n−1)のトランジスタと、を有し、
前記第1〜第(n−1)のトランジスタの各々は、自身のドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ前記ドレイン端とゲート端とが接続されていることを特徴とする請求項3記載の基準電圧生成回路。 The voltage application unit includes:
First to nth (n is an integer of 2 or more) resistors are connected in series, and the supply voltage is applied to one end of the first to nth resistors. A series resistor group in which the other end of the drain end and the source end of the reference voltage generating transistor is connected to the other end of the first to nth resistors;
First to (n-1) th transistors, each having a drain end and a source end connected to each connection point of the first to nth resistors,
Each of the first to (n-1) th transistors has a ground potential applied to the other end of its drain end and source end, and the drain end and the gate end are connected. The reference voltage generation circuit according to claim 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016450A JP6371713B2 (en) | 2015-01-30 | 2015-01-30 | Constant voltage device and reference voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016450A JP6371713B2 (en) | 2015-01-30 | 2015-01-30 | Constant voltage device and reference voltage generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016143117A JP2016143117A (en) | 2016-08-08 |
JP6371713B2 true JP6371713B2 (en) | 2018-08-08 |
Family
ID=56570518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015016450A Active JP6371713B2 (en) | 2015-01-30 | 2015-01-30 | Constant voltage device and reference voltage generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6371713B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5663617A (en) * | 1980-03-06 | 1981-05-30 | Takeyasu Isaburo | Low stand-by low-loss constant-voltage electric power supply |
US5023543A (en) * | 1989-09-15 | 1991-06-11 | Gennum Corporation | Temperature compensated voltage regulator and reference circuit |
JP4397211B2 (en) * | 2003-10-06 | 2010-01-13 | 株式会社リコー | Reference voltage generation circuit and power supply device using the same |
JP4150326B2 (en) * | 2003-11-12 | 2008-09-17 | 株式会社リコー | Constant voltage circuit |
JP2008217203A (en) * | 2007-03-01 | 2008-09-18 | Sanyo Electric Co Ltd | Regulator circuit |
JP5447293B2 (en) * | 2010-08-20 | 2014-03-19 | 富士通株式会社 | Reference current generation circuit and information processing apparatus including the same |
-
2015
- 2015-01-30 JP JP2015016450A patent/JP6371713B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016143117A (en) | 2016-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204772B2 (en) | Cascode amplifier | |
US20140354249A1 (en) | Voltage regulator | |
US9240758B2 (en) | Voltage regulator and method of regulating voltage | |
US9722538B2 (en) | Constant voltage circuit and oscillation device | |
US9594390B2 (en) | Voltage reference circuit | |
KR101358930B1 (en) | Voltage divider and internal supply voltage generation circuit | |
US9665116B1 (en) | Low voltage current mode bandgap circuit and method | |
KR20150087807A (en) | Voltage regulatgor | |
US10503197B2 (en) | Current generation circuit | |
KR20160124672A (en) | Current detection circuit | |
US20170351290A1 (en) | Reference voltage generation circuit and method for driving the same | |
JP6027806B2 (en) | Output buffer and semiconductor device | |
US9740232B2 (en) | Current mirror with tunable mirror ratio | |
CN109491429B (en) | Band-gap reference voltage generating circuit and band-gap reference voltage generating system | |
JP6371713B2 (en) | Constant voltage device and reference voltage generation circuit | |
US20130154604A1 (en) | Reference current generation circuit and reference voltage generation circuit | |
JP6549008B2 (en) | Voltage regulator | |
US10873305B2 (en) | Voltage follower circuit | |
US10355648B2 (en) | Regulator amplifier circuit for outputting a fixed output voltage independent of a load current | |
JP5983552B2 (en) | Constant current constant voltage circuit | |
JPWO2016052042A1 (en) | Startup circuit | |
KR20170094683A (en) | Buffer Circuit | |
JP7240075B2 (en) | constant voltage circuit | |
US10338616B2 (en) | Reference generation circuit | |
JP5428259B2 (en) | Reference voltage generation circuit and power supply clamp circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171030 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180613 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6371713 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |