JP6369402B2 - 半導体基板の製造方法及び半導体基板 - Google Patents

半導体基板の製造方法及び半導体基板 Download PDF

Info

Publication number
JP6369402B2
JP6369402B2 JP2015132653A JP2015132653A JP6369402B2 JP 6369402 B2 JP6369402 B2 JP 6369402B2 JP 2015132653 A JP2015132653 A JP 2015132653A JP 2015132653 A JP2015132653 A JP 2015132653A JP 6369402 B2 JP6369402 B2 JP 6369402B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode
oxide film
mos structure
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015132653A
Other languages
English (en)
Other versions
JP2017017187A (ja
Inventor
大槻 剛
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2015132653A priority Critical patent/JP6369402B2/ja
Publication of JP2017017187A publication Critical patent/JP2017017187A/ja
Application granted granted Critical
Publication of JP6369402B2 publication Critical patent/JP6369402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体基板の製造方法及び半導体基板に関するものであり、特に、半導体基板と酸化膜との界面の界面準位密度を低減する技術に関するものである。
半導体素子には半導体基板と酸化膜との界面が必ず存在し、この界面には界面準位として知られるダングリングボンドが存在する。この界面準位は電子をトラップするため、キャリア移動度を低下させるなどの影響がある。そのため、通常、半導体基板と酸化膜との界面の界面準位密度の低減及び安定化を目的とした、水素アロイ、水素シンタリング、あるいは水素シンターと呼ばれる工程が行われている。
具体的には、デバイス形成工程の最終プロセスにおいて、フォーミングガス(例えばN:H=1:1)中で350〜450℃の熱処理を行い、半導体基板と酸化膜との界面の界面準位となるダングリングボンドを水素で終端する工程が行われている。
現在までに、より効果的にダングリングボンドを水素で終端するための方法が開発されており、特許文献1には、水素を含む窒化膜を半導体基板裏面に形成して、酸化膜/シリコン界面のダングリングボンドを水素で終端する方法が開示されている。
また、特許文献2では、水素プラズマ中で処理することにより、半導体基板表面から水素イオン(H)を酸化膜/シリコン界面に供給する方法が開示されている。
さらに、裏面(半導体基板のデバイス形成層が形成されている面とは反対の面)より水素をイオン注入することにより、酸化膜/シリコン界面をパッシベーションする方法が特許文献3にて開示されている。
種々の方法が提案されているが、水素によるパッシベーションは低温で行われるために、デバイス形成工程の後半で実施される。そのため、金属電極が形成された場合もある。この場合、金属電極が影響し、パッシベーションが均一にならないという問題が指摘されており(例えば特許文献3)、種々の改善が実施されている。
特開平07−066197号公報 特開2003−282856号公報 特開2010−10578号公報
D.K.Schroder, Semiconductor Material and Device Characterization, New Jersey, 2006.
前述のように、界面準位密度の低減化のために、種々の方法が開示されているが、熱処理炉やCVD装置、またはイオン注入装置とプロセス機器といった大掛かりな装置が必要とされるという問題がある。
本発明は前述のような問題に鑑みてなされたもので、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することができる半導体基板の製造方法及び半導体基板を提供することを目的とする。
上記目的を達成するために、本発明によれば、MOS構造を有する半導体基板の製造方法であって、
半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、水素を含有した窒素雰囲気中で、前記MOS構造の前記電極が形成された表面側又は、該表面と反対側の裏面側にコロナチャージを行うことを特徴とする半導体基板の製造方法を提供する。
このようにすれば、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することができる。
このとき、前記MOS構造の電極が金属電極の場合に、
前記裏面側に前記コロナチャージを行うことが好ましい。
このようにすれば、表面に形成された金属電極の影響を受けずに、半導体基板と酸化膜との界面の全体で均一に界面準位密度を低減することができる。
またこのとき、前記コロナチャージを行う際に、
前記水素を含有した窒素雰囲気中の水素含有量を4%未満とすることが好ましい。
このようにすれば、空気中であっても特別な容器を準備することなく、より安全にコロナチャージを行うことができる。
また本発明によれば、MOS構造を有する半導体基板であって、
半導体基板上に酸化膜と電極とがこの順で形成されたMOS構造において、前記電極が形成された表面側又は、該表面と反対側の裏面側に、水素を含有した窒素雰囲気中でコロナチャージが施されたものであることを特徴とする半導体基板を提供する。
このようなものであれば、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度が低減されたものとなる。
このとき、前記MOS構造の電極が金属電極であり、
前記裏面側に前記コロナチャージが施されたものとすることができる。
このようなものであれば、表面に形成された金属電極の影響を受けずに、半導体基板と酸化膜との界面の全体で均一に界面準位密度が低減されたものとなる。
またこのとき、前記コロナチャージが、
水素含有量が4%未満である前記水素を含有した窒素雰囲気中において施されたものとすることができる。
このようなものであれば、空気中であっても特別な容器を準備することなく、より安全にコロナチャージが施されたものとなる。
本発明の半導体基板の製造方法及び半導体基板であれば、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することができる。特には、実験室レベルで手軽に半導体基板と酸化膜との界面の界面準位密度を低減するのに有効である。
本発明の半導体基板の製造方法の一例を示した工程図である。 MOS構造の表側にコロナチャージを行う様子を示した概略図である。 MOS構造の裏側にコロナチャージを行う様子を示した概略図である。 実施例及び比較例において算出された半導体基板と酸化膜との界面の界面準位密度を示したグラフである。 本発明の半導体基板の一例を示した概略図である。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
上述したように、半導体基板と酸化膜との界面の界面準位密度を低減させるためには、大掛かりな装置が必要とされるという問題があり、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することが望まれていた。
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS(Metal Oxide Semiconductor)構造を作製した後、水素を含有した窒素雰囲気中で、MOS構造の電極が形成された表面側又は、該表面と反対側の裏面側にコロナチャージを行うことを見出した。これにより、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することができることを発見した。そして、これらを実施するための最良の形態について精査し、本発明を完成させた。
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。
まず、本発明の半導体基板の一例について、図5を参照して説明する。
ここでは、図5に示すように、半導体基板として半導体シリコン基板W(シリコンウェーハ)を用いた場合について説明する。ただし本発明はこれに限定されず、適宜、目的に応じた半導体基板を用いることができる。
本発明の半導体基板1は、図5に示すように、半導体シリコン基板W上に酸化膜2(ゲート酸化膜)と電極3とがこの順で形成されたMOS構造4において、MOS構造4の電極3が形成された表面側(又は、MOS構造4の表面と反対側の裏面側)に、水素を含有した窒素雰囲気中で、コロナチャージが施されたものである。
このようなものであれば、大掛かりな装置を必要としない簡便な方法で、半導体シリコン基板Wと酸化膜2との界面の界面準位密度が低減されたものとなる。
電極3の材料として、例えばポリシリコン(多結晶シリコン)を用いることができる。このようにポリシリコンを電極3の材料として選ぶのであれば、その加工や調達が容易であるとともに、従来と同様にして電極3を形成することができ簡便である。ただし、電極3の材料は特に限定されるものではなく、例えば、Al等の他の材料を選ぶこともでき、コスト等によって適宜決定することができる。
このとき、MOS構造4の電極3が例えば、Al等の金属電極であり、裏面側にコロナチャージが施されたものとすることができる。
このようなものであれば、MOS構造4の表面に形成された金属電極の影響を受けずに、半導体シリコン基板Wと酸化膜2との界面全体で均一に界面準位密度が低減されたものとなる。
またこのとき、コロナチャージが、水素含有量が4%未満である、水素を含有した窒素雰囲気中において施されたものであることが好ましい。
このようなものであれば、空気中であっても特別な容器を準備することなく、より安全にコロナチャージが施されたものとなる。
次に、図5に示すような半導体基板1を製造する本発明の製造方法の一例について図1及び図2、3を参照しながら説明するが、もちろんこれに限定されるものではない。
(半導体基板を準備する:図1のSP1)
最初に、半導体基板を準備する。ここでは、図2に示すように、半導体シリコン基板W(シリコンウェーハ)を用いた場合について説明する。ただし本発明はこれに限定されず、適宜、目的に応じた半導体基板を準備することができる。
(酸化膜を形成する:図1のSP2)
上記のような半導体シリコン基板Wに、酸化処理を行って酸化膜2(ゲート酸化膜)を形成する。この酸化膜2の形成は、例えば、半導体シリコン基板Wをボートに載置して横型熱処理炉もしくは縦型熱処理炉に投入し、酸素雰囲気下で熱処理を行うことにより容易に形成することができる。この酸化膜2の形成方法は特に限定されず、上記熱処理炉は例えば従来のものを用いることができるし、また、熱処理の条件等は目的に合わせてその都度決定することができる。
(電極を形成する:図1のSP3)
次に、半導体シリコン基板Wに形成した酸化膜2上に電極3を形成するが、この電極3の材料として、例えばポリシリコン(多結晶シリコン)を用いることができる。又はAl等の他の材料を選ぶこともでき、コスト等によって適宜決定することができる。
そして、このようなポリシリコンを用いて電極3を形成する。電極3の形成は例えば以下のようにして行うことができるが、この電極3の形成方法も特に限定されない。
まず、半導体シリコン基板Wに形成した酸化膜2上にポリシリコン膜を成長させる。このポリシリコン膜は、例えば、熱処理炉から取り出した半導体シリコン基板WをCVD装置に投入し、減圧下もしくは常圧下でモノシラン等の成長ガスを装置の反応容器内へ導入することにより成長させることができる。そして、上記のようにポリシリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いてポリシリコン層中にドープして、抵抗率の低いポリシリコン層を形成する。なお、ポリシリコン層の堆積時に、同時に不純物もドープするようにして低抵抗率のポリシリコン層を形成することもできる(Doped Poly−Si法)。
その後、上記のように形成した低抵抗率のポリシリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後、エッチング工程を行うことによって、酸化膜2上の所望の位置にポリシリコンの電極3を形成することができる。このようにして半導体シリコン基板W上に酸化膜2およびポリシリコンの電極3が形成されたMOS構造4(MOSキャパシタ)を作製することができる。
(コロナチャージを行う:図1のSP4)
以上のようにして、半導体シリコン基板WにMOS構造4を作製した後、コロナチャージを行う。
コロナチャージを行うためのコロナチャージ装置としては、例えば、正または負の高電圧を印可することにより、MOS構造4の表面又は裏面にプラス又はマイナスのコロナイオンを降り注ぐことができるコロナチャージプローブ5と、ガス導入口6と、MOS構造4を形成した半導体シリコン基板Wを載置するステージ7とを備えているものを用いることができる。
なお、上記のようなコロナチャージを行うためのコロナチャージ装置は特に限定されず、従来のものを使用することができる。
コロナチャージを行う際には、例えば、まず、コロナチャージ装置のステージ7に、MOS構造4を形成した半導体シリコン基板Wを載置する。次に、水素を含有した窒素雰囲気中で、コロナチャージプローブ5に正または負の高電圧を印加することにより、コロナチャージプローブ5からMOS構造4の表面側又は裏面側にプラスまたはマイナスのコロナイオンを降り注ぐ。具体的には例えば、ガス導入口6から水素を含有した窒素を流しながらコロナチャージを行うことができる。
このようにして、プラスもしくはマイナスのコロナイオンをコロナチャージプローブ5からMOS構造4の表面側又は裏面側に向かって降り注ぎ、プラスまたはマイナスイオンを載上させることができる。
このとき、例えば、電極3が上記したようなポリシリコンを用いたものの場合は、コロナチャージを行う面は、表面又は裏面のどちらでもよい。一方、MOS構造4の電極3が例えばAlのような、金属電極の場合には、図3に示すように、MOS構造4の裏面側にコロナチャージを行うことが好ましい。
このようにすれば、MOS構造4の表面に形成された金属電極の影響を受けずに、半導体シリコン基板Wと酸化膜2との界面の全体で均一に界面準位密度を低減することができる。
コロナチャージを行う際には、コロナチャージプローブ5の先端に比較的高電圧が印加される。そのため、コロナチャージをMOS構造4の裏面から行えば、酸化膜2の絶縁性が劣化することを抑制することができる。
また、余計な電界を素子に印加しない方が良いので、印加するコロナチャージ量は少ない方が好ましい。具体的には例えば、1C/cm程度で十分である。
また、窒素雰囲気中の水素含有量は限定されないが、水素は空気中での爆発下限が4.1%であるため、これよりも低い濃度であればより安全に使用することができる。このため、水素を含有した窒素雰囲気中の水素含有量の上限を4%未満に設定することが好ましい。
このようにすれば、空気中であっても特別な容器を準備することなく、より安全にコロナチャージを行うことができる。
また、水素含有量の下限については、半導体シリコン基板Wと酸化膜2との界面の界面準位が水素により終端されることから考えて、高濃度であることが望ましい。そのため2〜4%未満が好ましいと考えられる。もちろん水素含有量が1%程度あるいはそれ未満の低濃度であっても、コロナチャージを行う時間を長くすることで同一の効果を得ることができる。このように、窒素雰囲気中の水素の濃度とコロナチャージを行う時間については予め検討の上、ガスの入手のしやすさも勘案して、適宜決定することができる。
以上説明したような、本発明の半導体基板の製造方法であれば、大掛かりな装置を必要としない簡便な方法で、半導体基板と酸化膜との界面の界面準位密度を低減することができる。特には実験室レベルで手軽に半導体基板と酸化膜との界面の界面準位密度を低減する際に有効であるが、当然、用途はこれに限定されるものではない。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
(実施例)
まず、試料としてボロンをドープしたP型で直径が200mmのシリコンウェーハを準備した。シリコンウェーハの抵抗率は10Ω・cmであった。このシリコンウェーハに、900℃の乾燥雰囲気中で25nmの厚さのゲート酸化を行って、酸化膜を形成した。この際、乾燥酸素雰囲気からの取り出し温度を800℃、700℃、600℃と変化させることによって、界面準位密度を変化させたサンプルを作製した。なお、取り出し温度が800℃のサンプルを(a)、700℃のサンプルを(b)、600℃のサンプルを(c)とした。
その後、リンをドープしたポリシリコン(Poly−Si)層を570℃の条件で、CVD法により300nm堆積し、シート抵抗で30Ω/sq.の電極を形成した。これにフォトリソグラフィを行って電極パターンを形成し、シリコンウェーハ上に形成した酸化膜上に面積が1mmの電極を形成した。このようにして、MOS構造を作製した。
次にコロナチャージ装置を準備し、コロナチャージプローブを用いて、コロナチャージを行った。上記のように電極としてポリシリコン電極を採用したため、MOS構造の電極が形成された表面側からコロナチャージを行った。ガス導入口から水素含有量が3%の窒素を1l/minの流量で流し、コロナチャージ装置のステージにMOS構造を形成したシリコンウェーハを載せて、総電荷量が1C/cmとなるようにしてコロナチャージを実施した。
その後、半導体パラメータアナライザB1500(アジレント・テクノロジー株式会社製)を用いて、CV法によりサンプル(a)〜(c)の界面準位密度Ditをそれぞれ算出した。このときの算出結果を図4に示す。図4の縦軸が本実施例における界面準位密度Ditの算出結果である。また、図4の横軸は、後述の比較例で算出した値である。なお、界面準位密度の算出法は、非特許文献1などに示されている。
(比較例)
酸化膜を形成する際に、乾燥酸素雰囲気からの取り出し温度を変化させることによって、界面準位密度を変化させたサンプル(a)〜(c)を実施例と同様にして作製した。
次に、これらのサンプル(a)〜(c)に対して、水素含有量が3%の窒素雰囲気にて、400℃で30分間の水素シンタリングを行った。その後、比較例における界面準位密度Ditを実施例と同様にして算出した。このときの算出結果を、上述したように図4の横軸に基づいて示した。
その結果、図4の(a)〜(c)で示したように、実施例及び比較例で算出された界面準位密度は共に、取り出し温度が高い方が界面準位密度の値が小さく、取り出し温度が低くなるにつれて界面準位密度の値が大きくなる傾向を示した。そして、実施例と比較例のどちらの方法で処理したシリコンウェーハであっても同程度に界面準位密度が低減されていることが分かる。
このように、実施例では、比較例に比べて簡便な方法でありながら、比較例と同程度に界面準位密度が低減された半導体基板を製造することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…本発明の半導体基板、 2…酸化膜、 3…電極、 4…MOS構造、
5…コロナチャージプローブ、 6…ガス導入口、 7…ステージ、
W…半導体シリコン基板。

Claims (6)

  1. MOS構造を有する半導体基板の製造方法であって、
    半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、水素を含有した窒素雰囲気中で、前記MOS構造の前記電極が形成された表面側又は、該表面と反対側の裏面側にコロナチャージを行うことを特徴とする半導体基板の製造方法。
  2. 前記MOS構造の電極が金属電極の場合に、
    前記裏面側に前記コロナチャージを行うことを特徴とする請求項1に記載の半導体基板の製造方法。
  3. 前記コロナチャージを行う際に、
    前記水素を含有した窒素雰囲気中の水素含有量を4%未満とすることを特徴とする請求項1又は請求項2に記載の半導体基板の製造方法。
  4. MOS構造を有する半導体基板であって、
    半導体基板上に酸化膜と電極とがこの順で形成されたMOS構造において、前記電極が形成された表面側又は、該表面と反対側の裏面側に、水素を含有した窒素雰囲気中でコロナチャージが施されたものであることを特徴とする半導体基板。
  5. 前記MOS構造の電極が金属電極であり、
    前記裏面側に前記コロナチャージが施されたものであることを特徴とする請求項4に記載の半導体基板。
  6. 前記コロナチャージが、
    水素含有量が4%未満である前記水素を含有した窒素雰囲気中において施されたものであることを特徴とする請求項4又は請求項5に記載の半導体基板。
JP2015132653A 2015-07-01 2015-07-01 半導体基板の製造方法及び半導体基板 Active JP6369402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015132653A JP6369402B2 (ja) 2015-07-01 2015-07-01 半導体基板の製造方法及び半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015132653A JP6369402B2 (ja) 2015-07-01 2015-07-01 半導体基板の製造方法及び半導体基板

Publications (2)

Publication Number Publication Date
JP2017017187A JP2017017187A (ja) 2017-01-19
JP6369402B2 true JP6369402B2 (ja) 2018-08-08

Family

ID=57830986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015132653A Active JP6369402B2 (ja) 2015-07-01 2015-07-01 半導体基板の製造方法及び半導体基板

Country Status (1)

Country Link
JP (1) JP6369402B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2530117B2 (ja) * 1983-05-06 1996-09-04 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP3592226B2 (ja) * 2000-10-06 2004-11-24 松下電器産業株式会社 機能性有機薄膜の製造方法
JP3569257B2 (ja) * 2000-12-26 2004-09-22 松下電器産業株式会社 導電性有機薄膜とその製造方法、それを用いた電子デバイス、電気ケーブル及び電極

Also Published As

Publication number Publication date
JP2017017187A (ja) 2017-01-19

Similar Documents

Publication Publication Date Title
JP4521327B2 (ja) 半導体装置の製造方法
TW201230196A (en) Method for forming nitride film
JP5247619B2 (ja) 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP5780981B2 (ja) ゲルマニウム薄膜の成膜方法
JP4987189B2 (ja) 半導体装置を形成するためのプロセス
CN111354838A (zh) 太阳能电池及其制备方法、n型掺杂硅膜的处理方法
WO2002025718A1 (fr) Plaquette de recuit et son procede de fabrication
JP4655495B2 (ja) 成膜方法
JP2006073997A (ja) 成膜方法、成膜装置及び記憶媒体
JP6369402B2 (ja) 半導体基板の製造方法及び半導体基板
US7160818B2 (en) Semiconductor device and method for fabricating same
WO2024007495A1 (zh) 改性隧穿氧化层及制备方法、TOPCon结构及制备方法和太阳电池
JPH0245326B2 (ja)
US7358198B2 (en) Semiconductor device and method for fabricating same
CN105097570B (zh) 钝化层制造方法及高压半导体功率器件
JP6696247B2 (ja) 半導体装置の製造方法
TWI619149B (zh) 磊晶層的形成方法
CN105575988B (zh) 一种防止高k材料氧扩散的方法
CN105529372B (zh) Tmbs器件及其制造方法
JPH03132078A (ja) 半導体装置及びその製造方法
CN102810468B (zh) 一种高k栅介质界面优化方法
JPH08130259A (ja) 半導体記憶素子
JPH03266471A (ja) 半導体装置及びその製造方法
CN105070662A (zh) 一种碳化硅mosfet的制造方法
JP6372436B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180625

R150 Certificate of patent or registration of utility model

Ref document number: 6369402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250