JP6367607B2 - 低密度パリティチェック(ldpc)復号器での対数尤度比(llr)減衰 - Google Patents
低密度パリティチェック(ldpc)復号器での対数尤度比(llr)減衰 Download PDFInfo
- Publication number
- JP6367607B2 JP6367607B2 JP2014103075A JP2014103075A JP6367607B2 JP 6367607 B2 JP6367607 B2 JP 6367607B2 JP 2014103075 A JP2014103075 A JP 2014103075A JP 2014103075 A JP2014103075 A JP 2014103075A JP 6367607 B2 JP6367607 B2 JP 6367607B2
- Authority
- JP
- Japan
- Prior art keywords
- llr values
- shortened
- codeword
- llr
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1142—Decoding using trapping sets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3723—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using means or methods for the initialisation of the decoder
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/658—Scaling by multiplication or division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
- H03M13/6591—Truncation, saturation and clamping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
Claims (17)
- コントローラによって、記憶媒体と通信チャネルとのうちの少なくとも一方からデータを読み取る方法であって、
前記方法が、
読み出した前記データの短縮符号語の各ビットの値を決定するステップであって、前記短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応する、ステップと、
前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の第1の組に変換するステップと、
前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するステップと、
LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させる第1の減衰ステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第2の組を復号するステップ
を含み、
前記方法が、前記短縮符号語についてのLLR値の前記第1の組を復号する前に、LLR値の前記第1の組の1つ以上のLLR値を減衰させる第2の減衰ステップをさらに含み、
前記第1の減衰ステップは、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を、関連する最大のLLR値に設定することを含み、
前記第1の減衰ステップは、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行されることからなる、方法。 - 前記第1の減衰ステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、所定の量だけ減少させることを含む、請求項1に記載の方法。
- 前記第1の減衰ステップにおいて大きさが減少させられた前記1つ以上のLLR値が、最大のLLR値を有する、請求項2に記載の方法。
- 前記第1の減衰ステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、所定のスケールファクタによってスケーリングすることを含む、請求項1に記載の方法。
- 前記第1の減衰ステップが、前記符号語の全ての非短縮位置が最大のLLR値より小さい値を有するように、LLR値を減衰させることからなる、請求項1に記載の方法。
- 前記復号するステップにおける復号は、低密度パリティチェック(LDPC)復号である、請求項1に記載の方法。
- 前記復号するステップが、LLR値の前記第2の組からの前記短縮符号語に対応するデータの回復に失敗した場合に、
LLR値の第3の組を生成するために、LLR値の前記第2の組の1つ以上のLLR値を減衰させる第3の減衰ステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第3の組を復号するステップ
をさらに含む、請求項1に記載の方法。 - 前記第1の減衰ステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、第1の所定の量だけ減少させることによって行われ、
前記第3の減衰ステップが、LLR値の前記第2の組の1つ以上のLLR値の大きさを、第2の所定の量だけ減少させることによって行われる、請求項7に記載の方法。 - 前記第1の減衰ステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、第1のスケールファクタによってスケーリングすることによって行われ、
前記第3の減衰ステップが、LLR値の前記第2の組の1つ以上のLLR値の大きさを、第2のスケールファクタによってスケーリングすることによって行われる、請求項7に記載の方法。 - 前記決定された値が、バイナリデータとアナログ電圧レベルとのうちの少なくとも一方である、請求項1に記載の方法。
- 前記変換するステップが、第1のしきい値レベルを用いて実行される、請求項10に記載の方法。
- 減衰動作のしきい値数に達した場合に、前記コントローラの読み取り再試行限界に達しているかどうかを判定するステップをさらに含む請求項11に記載の方法であって、
前記読み取り再試行限界に達していない場合に、
前記記憶媒体から前記短縮符号語の各ビットの値を再読み取りするステップと、
1つ以上の後続のしきい値レベルを用いて、前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の後続の組に変換するステップと、
前記前記第1の減衰ステップおよび前記復号するステップを、LLR値の前記後続の組を用いて再実行するステップ
を含む方法。 - 前記読み取り再試行限界に達した場合に、LLR値の前記組に対するデータ回復をさらに実行するステップを含む、請求項12に記載の方法。
- 前記データ回復は、デジタル信号処理(DSP)によるデータ回復と、RAIDによるデータ回復とのうちの少なくとも一方である、請求項13に記載の方法。
- 符号化されたプログラムコードを格納している非一時的な機械可読記憶媒体であって、
前記プログラムコードが機械によって実行されると、該機械は、記憶媒体と通信チャネルとのうちの少なくとも一方からコントローラによってデータを読み取る方法を実施し、
前記方法が、
読み出した前記データの短縮符号語の各ビットの値を決定するステップであって、前記短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応する、ステップと、
前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の第1の組に変換するステップと、
前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するステップと、
LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させる第1の減衰ステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第2の組を復号するステップ
を含み、
前記方法が、前記短縮符号語についてのLLR値の前記第1の組を復号する前に、LLR値の前記第1の組の1つ以上のLLR値を減衰させる第2の減衰ステップをさらに含み、
前記第1の減衰ステップは、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を、関連する最大のLLR値に設定することを含み、
前記第1の減衰ステップは、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行される
ことからなる、機械可読記憶媒体。 - 記憶媒体と通信チャネルとの少なくとも一方とホストデバイスとに結合されたコントローラであって、
前記コントローラは、
記憶媒体と通信チャネルとの少なくとも一方から読み出したデータを格納するように構成されたバッファと、
低密度パリティチェック復号器
を備え、
前記低密度パリティチェック復号器は、前記読み出したデータの短縮符号語の各ビットの値を決定するように構成され、ここで、該短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応し、
前記低密度パリティチェック復号器は、前記決定された各ビットの値を、対数尤度比の値(LLR値)の第1の組に変換するように構成され、
前記低密度パリティチェック復号器は、前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するように構成され、
前記低密度パリティチェック復号器は、LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させるように構成され、ここで、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応し、該復号器は、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を関連する最大のLLR値に設定することによって、前記減衰を行うように構成され、
前記低密度パリティチェック復号器は、LLR値の前記第2の組を復号するように構成され、
前記減衰は、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行され、
前記低密度パリティチェック復号器は、前記短縮符号語についてのLLR値の前記第1の組を復号する前に、LLR値の前記第1の組の1つ以上のLLR値を減衰させるようにさらに構成されることからなる、コントローラ。 - 前記記憶媒体は、固体ディスク(SSD)と、ハードディスクドライブ(HDD)と、光記憶システムと、ハイブリッド固体及び磁気記憶システムとのうちの少なくとも1つを含み、
前記通信チャネルは、バックプレーンと、磁気記録システム内のドライブヘッドと、1以上の光ファイバと、1以上の同軸ケーブルと、1以上のより対銅線と、1以上の無線周波数(RF)チャネルとのうちの少なくとも1つを含み、
前記コントローラは、システムオンチップ(SoC)として実装されることからなる、請求項16に記載のコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/934,999 US9337865B2 (en) | 2012-05-04 | 2013-07-03 | Log-likelihood ratio (LLR) dampening in low-density parity-check (LDPC) decoders |
US13/934,999 | 2013-07-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015015701A JP2015015701A (ja) | 2015-01-22 |
JP2015015701A5 JP2015015701A5 (ja) | 2017-03-02 |
JP6367607B2 true JP6367607B2 (ja) | 2018-08-01 |
Family
ID=51167664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014103075A Expired - Fee Related JP6367607B2 (ja) | 2013-07-03 | 2014-05-19 | 低密度パリティチェック(ldpc)復号器での対数尤度比(llr)減衰 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2822184B1 (ja) |
JP (1) | JP6367607B2 (ja) |
KR (1) | KR102155795B1 (ja) |
CN (1) | CN104283570B (ja) |
TW (1) | TWI619353B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818488B2 (en) * | 2015-10-30 | 2017-11-14 | Seagate Technology Llc | Read threshold voltage adaptation using bit error rates based on decoded data |
KR102265220B1 (ko) * | 2015-03-09 | 2021-06-16 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
US9727416B2 (en) * | 2015-07-01 | 2017-08-08 | Xilinx, Inc. | Variable code rate solid-state drive |
US10268539B2 (en) * | 2015-12-28 | 2019-04-23 | Intel Corporation | Apparatus and method for multi-bit error detection and correction |
JP2018045387A (ja) | 2016-09-13 | 2018-03-22 | 東芝メモリ株式会社 | メモリシステム |
US10222996B2 (en) | 2017-02-07 | 2019-03-05 | Western Digital Technologies, Inc. | Read operation and soft decoding timing |
US10269422B2 (en) * | 2017-09-08 | 2019-04-23 | Cnex Labs, Inc. | Storage system with data reliability mechanism and method of operation thereof |
KR102543059B1 (ko) | 2017-11-22 | 2023-06-14 | 삼성전자주식회사 | 저밀도 패리티 체크 코드의 디코딩 방법, 이를 수행하는 디코더 및 시스템 |
US10884858B2 (en) * | 2018-03-16 | 2021-01-05 | SK Hynix Inc. | LDPC decoding device, memory system including the same and method thereof |
CN108683423B (zh) * | 2018-05-16 | 2022-04-19 | 广东工业大学 | 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置 |
US20190379399A1 (en) * | 2018-06-08 | 2019-12-12 | Goke Us Research Laboratory | Log-likelihood-ratio (llr) generation algorithm for low-density-parity-check (ldpc) codes used in flash memory |
US10715182B2 (en) * | 2018-07-27 | 2020-07-14 | Innogrit Technologies Co., Ltd. | Systems and methods for decoding error correcting codes with self-generated LLR |
KR20200019046A (ko) * | 2018-08-13 | 2020-02-21 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
US10778248B1 (en) * | 2020-01-30 | 2020-09-15 | TenaFe, Inc. | Low-density parity-check decoding with de-saturation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
JP2006238127A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 復号装置および方法、並びにプログラム |
TW200803341A (en) * | 2006-03-14 | 2008-01-01 | Qualcomm Inc | Log-likelihood ratio (LLR) computation using piecewise linear approximation of llr functions |
US8873671B2 (en) * | 2008-03-26 | 2014-10-28 | Qualcomm Incorporated | Method and system for LLR buffer reduction in a wireless communication modem |
US8239734B1 (en) * | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
EP2482464B1 (en) * | 2009-09-25 | 2019-01-23 | Panasonic Intellectual Property Corporation of America | Encoding apparatus, decoding apparatus, encoding method, decoding method, and communication system |
US8677218B2 (en) * | 2010-01-27 | 2014-03-18 | Sk Hynix Memory Solutions Inc. | LDPC decoding with on the fly error recovery |
US8458555B2 (en) * | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
KR20130012550A (ko) * | 2011-07-25 | 2013-02-04 | 한양대학교 산학협력단 | Ldpc 부호화 및 복호화 방법 및 그 방법을 사용하는 장치 |
-
2014
- 2014-01-22 TW TW103102358A patent/TWI619353B/zh not_active IP Right Cessation
- 2014-02-18 CN CN201410054740.3A patent/CN104283570B/zh not_active Expired - Fee Related
- 2014-03-06 KR KR1020140026669A patent/KR102155795B1/ko active IP Right Grant
- 2014-05-19 JP JP2014103075A patent/JP6367607B2/ja not_active Expired - Fee Related
- 2014-07-03 EP EP14175629.6A patent/EP2822184B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
JP2015015701A (ja) | 2015-01-22 |
KR20150004732A (ko) | 2015-01-13 |
CN104283570B (zh) | 2020-05-19 |
EP2822184A9 (en) | 2015-06-10 |
EP2822184A1 (en) | 2015-01-07 |
TWI619353B (zh) | 2018-03-21 |
KR102155795B1 (ko) | 2020-09-14 |
CN104283570A (zh) | 2015-01-14 |
EP2822184B1 (en) | 2017-03-15 |
TW201503604A (zh) | 2015-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6367607B2 (ja) | 低密度パリティチェック(ldpc)復号器での対数尤度比(llr)減衰 | |
US9337865B2 (en) | Log-likelihood ratio (LLR) dampening in low-density parity-check (LDPC) decoders | |
US8938659B2 (en) | Low-density parity-check decoder disparity preprocessing | |
US9319073B2 (en) | Mitigation of write errors in multi-level cell flash memory through adaptive error correction code decoding | |
KR101645906B1 (ko) | 계층적 반복 에러 교정을 위한 종료 기준 | |
US20200012561A1 (en) | System and method for adaptive multiple read of nand flash | |
US9471421B2 (en) | Data accessing method, memory storage device and memory controlling circuit unit | |
TWI514388B (zh) | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 | |
US20140026003A1 (en) | Flash memory read error rate reduction | |
US9553612B2 (en) | Decoding based on randomized hard decisions | |
US9935735B2 (en) | Multiuse data channel | |
TWI576847B (zh) | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 | |
US20140056067A1 (en) | Threshold optimization for flash memory | |
KR102606829B1 (ko) | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 | |
KR20200033688A (ko) | 에러 정정 회로 및 이의 동작 방법 | |
TWI514404B (zh) | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 | |
TWI721842B (zh) | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 | |
KR20230019573A (ko) | 컨트롤러 및 컨트롤러의 동작 방법 | |
CN110795268B (zh) | 比特判断方法、存储器控制电路单元以及存储器存储装置 | |
CN113496752B (zh) | 解码方法、存储器存储装置及存储器控制电路单元 | |
US11967970B2 (en) | Bit-flipping decoder and decoding method for irregular codes | |
US10628259B2 (en) | Bit determining method, memory control circuit unit and memory storage device | |
US11567828B2 (en) | Asymmetric LLR generation using assist-read | |
TW201601164A (zh) | 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與系統 | |
CN113138947A (zh) | 数据写入方法、存储器控制电路单元以及存储器存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180705 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6367607 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |