JP2015015701A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015015701A5 JP2015015701A5 JP2014103075A JP2014103075A JP2015015701A5 JP 2015015701 A5 JP2015015701 A5 JP 2015015701A5 JP 2014103075 A JP2014103075 A JP 2014103075A JP 2014103075 A JP2014103075 A JP 2014103075A JP 2015015701 A5 JP2015015701 A5 JP 2015015701A5
- Authority
- JP
- Japan
- Prior art keywords
- llr values
- shortened
- codeword
- llr
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 13
- 238000011084 recovery Methods 0.000 claims 4
- 239000007787 solid Substances 0.000 claims 2
- 230000002238 attenuated Effects 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000003365 glass fiber Substances 0.000 claims 1
- 230000003287 optical Effects 0.000 claims 1
Claims (18)
- コントローラによって、記憶媒体と通信チャネルとのうちの少なくとも一方からデータを読み取る方法であって、
読み出した前記データの短縮符号語の各ビットの値を決定するステップであって、前記短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応する、ステップと、
前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の第1の組に変換するステップと、
前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するステップと、
LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させるステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第2の組を復号するステップ
を含み、
前記減衰させるステップは、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を、関連する最大のLLR値に設定することを含み、
前記減衰させるステップは、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行されることからなる、方法。 - 前記減衰させるステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、所定の量だけ減少させることを含む、請求項1に記載の方法。
- 大きさが減少させられた前記1つ以上のLLR値が、最大のLLR値を有する、請求項2に記載の方法。
- 前記減衰させるステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、所定のスケールファクタによってスケーリングすることを含む、請求項1に記載の方法。
- 前記減衰させるステップが、前記符号語の全ての非短縮位置が最大のLLR値より小さい値を有するように、LLR値を減衰させることからなる、請求項1に記載の方法。
- 前記復号するステップにおける復号は、低密度パリティチェック(LDPC)復号である、請求項1に記載の方法。
- 前記短縮符号語についてのLLR値の前記第1の組を復号するステップの前に、LLR値の前記第1の組の1つ以上のLLR値を減衰させるステップをさらに含む、請求項1に記載の方法。
- 前記復号するステップが、LLR値の前記第2の組からの前記短縮符号語に対応するデータの回復に失敗した場合に、
LLR値の第3の組を生成するために、LLR値の前記第2の組の1つ以上のLLR値を減衰させるステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第3の組を復号するステップ
をさらに含む、請求項1に記載の方法。 - LLR値の前記第1の組を減衰させるステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、第1の所定の量だけ減少させることによって行われ、
LLR値の前記第2の組を減衰させるステップが、LLR値の前記第2の組の1つ以上のLLR値の大きさを、第2の所定の量だけ減少させることによって行われる、請求項8に記載の方法。 - LLR値の前記第1の組を減衰させるステップが、LLR値の前記第1の組の1つ以上のLLR値の大きさを、第1のスケールファクタによってスケーリングすることによって行われ、
LLR値の前記第2の組を減衰させるステップが、LLR値の前記第2の組の1つ以上のLLR値の大きさを、第2のスケールファクタによってスケーリングすることによって行われる、請求項8に記載の方法。 - 前記決定された値が、バイナリデータとアナログ電圧レベルとのうちの少なくとも一方である、請求項1に記載の方法。
- 前記変換するステップが、第1のしきい値レベルを用いて実行される、請求項11に記載の方法。
- 減衰動作のしきい値数に達した場合に、前記コントローラの読み取り再試行限界に達しているかどうかを判定するステップをさらに含む請求項12に記載の方法であって、
前記読み取り再試行限界に達していない場合に、
前記記憶媒体から前記短縮符号語の各ビットの値を再読み取りするステップと、
1つ以上の後続のしきい値レベルを用いて、前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の後続の組に変換するステップと、
前記減衰させるステップおよび前記復号するステップを、LLR値の前記後続の組を用いて再実行するステップ
を含む方法。 - 前記読み取り再試行限界に達した場合に、LLR値の前記組に対するデータ回復をさらに実行するステップを含む、請求項13に記載の方法。
- 前記データ回復は、デジタル信号処理(DSP)によるデータ回復と、RAIDによるデータ回復とのうちの少なくとも一方である、請求項14に記載の方法。
- 符号化されたプログラムコードを格納している非一時的な機械可読記憶媒体であって、
前記プログラムコードが機械によって実行されると、該機械は、記憶媒体と通信チャネルとのうちの少なくとも一方からコントローラによってデータを読み取る方法を実施し、
前記方法が、
読み出した前記データの短縮符号語の各ビットの値を決定するステップであって、前記短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応する、ステップと、
前記短縮符号語の各ビットについて決定された前記値を、対数尤度比の値(LLR値)の第1の組に変換するステップと、
前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するステップと、
LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させるステップであって、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応する、ステップと、
LLR値の前記第2の組を復号するステップ
を含み、
前記減衰させるステップは、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を、関連する最大のLLR値に設定することを含み、
前記減衰させるステップは、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行される
ことからなる、機械可読記憶媒体。 - 記憶媒体と通信チャネルとの少なくとも一方とホストデバイスとに結合されたコントローラであって、
前記コントローラは、
記憶媒体と通信チャネルとの少なくとも一方から読み出したデータを格納するように構成されたバッファと、
低密度パリティチェック復号器
を備え、
前記低密度パリティチェック復号器は、前記読み出したデータの短縮符号語の各ビットの値を決定するように構成され、ここで、該短縮符号語は、完全な符号語の複数の非短縮ビットを含み、前記完全な符号語は、前記複数の非短縮ビットおよび1つ以上の短縮ビットを含み、前記短縮ビットは、前記短縮符号語内の未使用ビットに対応し、
前記低密度パリティチェック復号器は、前記決定された各ビットの値を、対数尤度比の値(LLR値)の第1の組に変換するように構成され、
前記低密度パリティチェック復号器は、前記完全な符号語を、前記短縮符号語についてのLLR値の前記第1の組を用いて復号するように構成され、
前記低密度パリティチェック復号器は、LLR値の第2の組を生成するために、LLR値の前記第1の組の1つ以上のLLR値を減衰させるように構成され、ここで、前記1つ以上のLLR値は、前記符号語の非短縮ビットに対応し、該復号器は、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を関連する最大のLLR値に設定することによって、前記減衰を行うように構成され、
前記低密度パリティチェック復号器は、LLR値の前記第2の組を復号するように構成され、
前記減衰は、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ実行されることからなる、コントローラ。 - 前記コントローラは、LLR値の前記第1の組の復号が、前記短縮符号語に対応するデータを回復するのに失敗した場合にのみ、前記1つ以上のLLR値を減衰させるように構成され、
前記1つ以上のLLR値は、前記短縮符号語の短縮ビットに対応する1つ以上のLLR値を関連する最大のLLR値に設定することによって減衰させられ、
前記記憶媒体は、固体ディスク(SSD)と、ハードディスクドライブ(HDD)と、光記憶システムと、ハイブリッド固体及び磁気記憶システムとのうちの少なくとも1つを含み、
前記通信チャネルは、バックプレーンと、磁気記録システム内のドライブヘッドと、1以上の光ファイバと、1以上の同軸ケーブルと、1以上のより対銅線と、1以上の無線周波数(RF)チャネルとのうちの少なくとも1つを含み、
前記コントローラは、システムオンチップ(SoC)として実装されることからなる、請求項17に記載のコントローラ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/934,999 US9337865B2 (en) | 2012-05-04 | 2013-07-03 | Log-likelihood ratio (LLR) dampening in low-density parity-check (LDPC) decoders |
US13/934,999 | 2013-07-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015015701A JP2015015701A (ja) | 2015-01-22 |
JP2015015701A5 true JP2015015701A5 (ja) | 2017-03-02 |
JP6367607B2 JP6367607B2 (ja) | 2018-08-01 |
Family
ID=51167664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014103075A Expired - Fee Related JP6367607B2 (ja) | 2013-07-03 | 2014-05-19 | 低密度パリティチェック(ldpc)復号器での対数尤度比(llr)減衰 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP2822184B1 (ja) |
JP (1) | JP6367607B2 (ja) |
KR (1) | KR102155795B1 (ja) |
CN (1) | CN104283570B (ja) |
TW (1) | TWI619353B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818488B2 (en) * | 2015-10-30 | 2017-11-14 | Seagate Technology Llc | Read threshold voltage adaptation using bit error rates based on decoded data |
KR102265220B1 (ko) * | 2015-03-09 | 2021-06-16 | 에스케이하이닉스 주식회사 | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 |
US9727416B2 (en) * | 2015-07-01 | 2017-08-08 | Xilinx, Inc. | Variable code rate solid-state drive |
US10268539B2 (en) * | 2015-12-28 | 2019-04-23 | Intel Corporation | Apparatus and method for multi-bit error detection and correction |
JP2018045387A (ja) | 2016-09-13 | 2018-03-22 | 東芝メモリ株式会社 | メモリシステム |
US10222996B2 (en) | 2017-02-07 | 2019-03-05 | Western Digital Technologies, Inc. | Read operation and soft decoding timing |
US10269422B2 (en) * | 2017-09-08 | 2019-04-23 | Cnex Labs, Inc. | Storage system with data reliability mechanism and method of operation thereof |
KR102543059B1 (ko) | 2017-11-22 | 2023-06-14 | 삼성전자주식회사 | 저밀도 패리티 체크 코드의 디코딩 방법, 이를 수행하는 디코더 및 시스템 |
US10884858B2 (en) * | 2018-03-16 | 2021-01-05 | SK Hynix Inc. | LDPC decoding device, memory system including the same and method thereof |
CN108683423B (zh) * | 2018-05-16 | 2022-04-19 | 广东工业大学 | 一种多级闪存信道下的ldpc码动态串行调度译码算法及装置 |
US20190379399A1 (en) * | 2018-06-08 | 2019-12-12 | Goke Us Research Laboratory | Log-likelihood-ratio (llr) generation algorithm for low-density-parity-check (ldpc) codes used in flash memory |
US10715182B2 (en) * | 2018-07-27 | 2020-07-14 | Innogrit Technologies Co., Ltd. | Systems and methods for decoding error correcting codes with self-generated LLR |
KR20200019046A (ko) * | 2018-08-13 | 2020-02-21 | 에스케이하이닉스 주식회사 | 에러 정정 회로 및 이의 동작 방법 |
US10778248B1 (en) * | 2020-01-30 | 2020-09-15 | TenaFe, Inc. | Low-density parity-check decoding with de-saturation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7702986B2 (en) * | 2002-11-18 | 2010-04-20 | Qualcomm Incorporated | Rate-compatible LDPC codes |
JP2006238127A (ja) * | 2005-02-25 | 2006-09-07 | Sony Corp | 復号装置および方法、並びにプログラム |
TW200803341A (en) * | 2006-03-14 | 2008-01-01 | Qualcomm Inc | Log-likelihood ratio (LLR) computation using piecewise linear approximation of llr functions |
US8873671B2 (en) * | 2008-03-26 | 2014-10-28 | Qualcomm Incorporated | Method and system for LLR buffer reduction in a wireless communication modem |
US8239734B1 (en) * | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
EP2482464B1 (en) * | 2009-09-25 | 2019-01-23 | Panasonic Intellectual Property Corporation of America | Encoding apparatus, decoding apparatus, encoding method, decoding method, and communication system |
US8677218B2 (en) * | 2010-01-27 | 2014-03-18 | Sk Hynix Memory Solutions Inc. | LDPC decoding with on the fly error recovery |
US8458555B2 (en) * | 2010-06-30 | 2013-06-04 | Lsi Corporation | Breaking trapping sets using targeted bit adjustment |
KR20130012550A (ko) * | 2011-07-25 | 2013-02-04 | 한양대학교 산학협력단 | Ldpc 부호화 및 복호화 방법 및 그 방법을 사용하는 장치 |
-
2014
- 2014-01-22 TW TW103102358A patent/TWI619353B/zh not_active IP Right Cessation
- 2014-02-18 CN CN201410054740.3A patent/CN104283570B/zh not_active Expired - Fee Related
- 2014-03-06 KR KR1020140026669A patent/KR102155795B1/ko active IP Right Grant
- 2014-05-19 JP JP2014103075A patent/JP6367607B2/ja not_active Expired - Fee Related
- 2014-07-03 EP EP14175629.6A patent/EP2822184B1/en not_active Not-in-force
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015015701A5 (ja) | ||
US10417086B2 (en) | Data write method and memory storage device using the same | |
JP5794240B2 (ja) | 誤り検出訂正装置、誤り検出訂正方法、情報処理装置、および、プログラム | |
KR102155795B1 (ko) | 저밀도 패리티-검사(ldpc) 디코더들에서 로그-우도비(llr) 감쇠 | |
US8321746B2 (en) | Systems and methods for quasi-cyclic LDPC code production and decoding | |
US10164657B2 (en) | Systems and methods for differential message scaling in a decoding process | |
US9230596B2 (en) | Systems and methods for variable rate coding in a data processing system | |
JP2018147231A (ja) | メモリコントローラ、メモリシステムおよびメモリシステムの制御方法 | |
US8869011B2 (en) | Unequal error protection scheme for headerized sub data sets | |
CN102543149A (zh) | 使用混合解码器执行有效解码的系统和方法 | |
US9935735B2 (en) | Multiuse data channel | |
JP7039298B2 (ja) | メモリシステム | |
US8566665B2 (en) | Systems and methods for error correction using low density parity check codes using multiple layer check equations | |
US11042439B1 (en) | Efficient read and recovery with outer code | |
KR20120117763A (ko) | 범용 프로세서 상에서 신호 프로세싱을 갖는 메모리 판독 채널 | |
KR101385380B1 (ko) | 듀얼 이진 및 비이진 디코딩 프로세싱을 위한 시스템 및 방법 | |
US20180351577A1 (en) | Iteration-adaptive decoding for non-binary ldpc codes | |
US9214959B2 (en) | Systems and methods for skip layer data decoding | |
US9513989B2 (en) | Priori information based post-processing in low-density parity-check code decoders | |
US20150188576A1 (en) | Systems and Methods for Efficient Targeted Symbol Flipping | |
US20150303943A1 (en) | Systems and Methods for Puncture Based Data Protection | |
US20160080004A1 (en) | Memory controller and decoding method | |
US8443250B2 (en) | Systems and methods for error correction using irregular low density parity check codes | |
US9362954B1 (en) | Digital communications channel | |
US8959414B2 (en) | Systems and methods for hybrid layer data decoding |