JP6362419B2 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- JP6362419B2 JP6362419B2 JP2014107303A JP2014107303A JP6362419B2 JP 6362419 B2 JP6362419 B2 JP 6362419B2 JP 2014107303 A JP2014107303 A JP 2014107303A JP 2014107303 A JP2014107303 A JP 2014107303A JP 6362419 B2 JP6362419 B2 JP 6362419B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- printed circuit
- circuit board
- wiring
- filter component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Description
この発明は、配線とグラウンド面を有するプリント回路基板に関するものである。 The present invention relates to a printed circuit board having wiring and a ground surface.
従来、機器の状態設定等の制御回路において、基板上に電子部品及びその電子部品に接続した配線を実装したプリント回路基板が用いられている。また、静電気によって配線に流れる電流をアース側に逃がす機能を有するプリント回路基板も知られている(例えば、特許文献1及び特許文献2参照)。 2. Description of the Related Art Conventionally, printed circuit boards in which electronic components and wirings connected to the electronic components are mounted on a substrate are used in control circuits for setting the state of equipment. There is also known a printed circuit board having a function of letting a current flowing in the wiring due to static electricity escape to the ground side (see, for example, Patent Document 1 and Patent Document 2).
特許文献1のプリント基板は、基板上に成形したパターン(第1導体パターン)とアース(接地)側に接続したパターン(第2導体パターン)との間に設けたギャップ(間隙部)の幅を、一部だけ狭く(0.15mm幅に)形成している。これにより、ギャップを介して静電気をアース側に逃がし、第1導体パターンに接続したブロックの半導体が破壊されるのを防いでいる。また、特許文献2の配線基板も、同様に電子部品間に接続した導体パターンの一部をグラウンド(GND)導体パターンに近接させ、静電気をGND導体パターンに放電している。 In the printed circuit board of Patent Document 1, the width of the gap (gap portion) provided between the pattern (first conductor pattern) formed on the substrate and the pattern (second conductor pattern) connected to the ground (ground) side is set. , Only a part is formed narrow (0.15 mm width). Thereby, static electricity is released to the ground side through the gap, and the semiconductor of the block connected to the first conductor pattern is prevented from being destroyed. Similarly, in the wiring board of Patent Document 2, a part of a conductor pattern connected between electronic components is brought close to a ground (GND) conductor pattern to discharge static electricity to the GND conductor pattern.
従来のプリント回路基板は、静電気をギャップを介してアース側にそのまま逃がしているため、アース側の電流経路に大きな電流が流れる。そのため、アース側の電流経路から放射ノイズが発生する課題があった。また、静電気をアース側に逃がした後、配線を流れる状態設定信号や直流電源信号などの信号電圧に瞬間的な過電圧(いわゆる「スパイク」)が生じる課題があった。 In the conventional printed circuit board, since static electricity is directly released to the ground side through the gap, a large current flows in the current path on the ground side. Therefore, there has been a problem that radiation noise is generated from the current path on the ground side. Further, there is a problem that an instantaneous overvoltage (so-called “spike”) occurs in a signal voltage such as a state setting signal or a DC power supply signal flowing through the wiring after the static electricity is released to the ground side.
この発明は、上記のような課題を解決するためになされたものであり、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができるプリント回路基板を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can suppress radiation noise from the current path on the ground side, and can suppress spikes in the signal voltage of the signal flowing through the wiring. An object of the present invention is to provide a printed circuit board capable of performing
この発明のプリント回路基板は、基板の第1層に配置され、かつ部品に接続された配線と、第1層に配置され、かつ間隙部を介して配線に隣設された第1導体と、第1層に配置され、かつ電気的に接地された第2導体と、第1層に配置され、かつ第1導体と第2導体の間に介在されたフィルタ部品部と、を具備するものである。 The printed circuit board of the present invention includes a wiring disposed in the first layer of the substrate and connected to the component, a first conductor disposed in the first layer and adjacent to the wiring through the gap, A second conductor disposed on the first layer and electrically grounded; and a filter part disposed on the first layer and interposed between the first conductor and the second conductor. is there.
この発明のプリント回路基板によれば、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。 According to the printed circuit board of the present invention, the radiation noise from the current path on the ground side can be suppressed, and the spike of the signal voltage of the signal flowing through the wiring can be suppressed.
実施の形態1.
図1及び図2を参照して、この発明の実施の形態1のプリント回路基板について説明する。
図中、19は基板である。基板19は、板状の誘電体で構成されている。基板19の第1層191に、静電気からの保護対象となるトランジスタなどの電子部品(部品)20が実装されている。また、第1層191に、電子部品20に接続された導体からなる配線12が配置されている。
Embodiment 1 FIG.
A printed circuit board according to Embodiment 1 of the present invention will be described with reference to FIGS.
In the figure, 19 is a substrate. The
配線12に、間隙部22を介して第1導体13が隣設されている。第1導体13と第2導体16の間に、直列に接続したキャパシタ(容量素子)14及び抵抗素子15が介在されている。第1導体13、キャパシタ14、抵抗素子15及び第2導体16は、基板19の第1層191に配置されている。キャパシタ14及び抵抗素子15によってフィルタ部品部が構成されている。
A
基板19の第1層191と対向する第2層192に、接地導体からなるグラウンド面18が設けられている。第2導体16は、基板19を貫通する導体棒からなるビア17を介してグラウンド面18と接続され、電気的に接地されている。第1導体13、キャパシタ14、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、接地(アース)側の電流経路が構成されている。
A
このように構成されたプリント回路基板11の動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、キャパシタ14及び抵抗素子15を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。また、キャパシタ14及び抵抗素子15が過電圧からの保護回路(いわゆる「スナバー回路」)の機能を果たすことで、配線12を流れる信号の信号電圧のスパイクを抑制することができる。
At this time, since the
以上のように、この実施の形態1のプリント回路基板11は、第1導体13と第2導体16の間に、キャパシタ14及び抵抗素子15からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。
As described above, in the
Thereby, radiation noise from the current path on the ground side can be suppressed, and spikes in the signal voltage of the signal flowing through the wiring can be suppressed.
なお、プリント回路基板11は1枚の基板19からなる2層基板の構成としたが、層構成は何層であっても良い。多層基板のいずれかの層に配線、第1導体、第2導体及びフィルタ部品部を設け、他のいずれかの層に設けたグラウンド面と第2導体とを中空導体からなるスルーホールを介して接続したものとしても良い。
Although the printed
また、第1層191に配線12以外の他の導体パターンを設けたものとしても良い。さらに、電子部品20以外の他の半導体素子や電子部品が実装されているものとしても良い。
Further, a conductor pattern other than the
また、図1及び図2には、第1導体13及び第2導体16がいずれも直方体状の導体からなるものを示したが、この形状に限定されるものではない。
1 and 2 show that the
実施の形態2.
図3及び図4を参照して、フィルタ部品部に3つの素子を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 2. FIG.
A printed circuit board in which three elements are provided in the filter component section will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
図中、21はインダクタ(誘導素子)である。第1導体13と第2導体16の間に、直列に接続したキャパシタ14、抵抗素子15及びインダクタ21が介在されている。キャパシタ14、抵抗素子15及びインダクタ21によってフィルタ部品部が構成されている。
第1導体13、キャパシタ14、抵抗素子15、インダクタ21、第2導体16、ビア17及びグラウンド面18によって、アース側の電流経路が構成されている。
In the figure, 21 is an inductor (inductive element). Between the
The
このように構成されたプリント回路基板11aの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、キャパシタ14、抵抗素子15及びインダクタ21を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。また、キャパシタ14、抵抗素子15及びインダクタ21がスナバー回路の機能を果たすことで、配線12を流れる信号の信号電圧のスパイクを抑制することができる。
At this time, since the
以上のように、この実施の形態2のプリント回路基板11aは、第1導体13と第2導体16の間に、キャパシタ14、抵抗素子15及びインダクタ21からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクを抑制することができる。
As described above, in the printed
Thereby, radiation noise from the current path on the ground side can be suppressed, and spikes in the signal voltage of the signal flowing through the wiring can be suppressed.
なお、インダクタ21に代えて、内部に導体線を設けたフェライトビーズ(いわゆる「フェライトビーズインダクタ」)を実装した構成としても良い。
Instead of the
実施の形態3.
図5及び図6を参照して、フィルタ部品部に1つの素子を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 3 FIG.
A printed circuit board in which one element is provided in the filter component section will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
第1導体13と第2導体16の間に、抵抗素子15が介在されている。抵抗素子15によってフィルタ部品部が構成されている。第1導体13、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の電流経路が構成されている。
A
このように構成されたプリント回路基板11bの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、抵抗素子15を実装したことにより、アース側の電流経路を流れる放電電流が小さくなる。そのため、アース側の電流経路からの放射ノイズを抑制することができる。
At this time, since the
以上のように、この実施の形態3のプリント回路基板11bは、第1導体13と第2導体16の間に、抵抗素子15からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができる。
As described above, in the printed
Thereby, radiation noise from the current path on the ground side can be suppressed.
なお、抵抗素子15に代えてフェライトビーズインダクタを実装した構成としても良い。
A configuration in which a ferrite bead inductor is mounted instead of the
実施の形態4.
図7及び図8を参照して、配線の両側に第1導体、第2導体及びフィルタ部品部を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 4 FIG.
A printed circuit board provided with a first conductor, a second conductor, and a filter component portion on both sides of the wiring will be described with reference to FIGS. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
配線12の間隙部22と対向する側方部に、間隙部22aを介して第1導体13aが隣設されている。第1導体13aと第2導体16aの間に、直列に接続したキャパシタ(容量素子)14a及び抵抗素子15aが介在されている。第1導体13a、キャパシタ14a、抵抗素子15a及び第2導体16aは、基板19の第1層191に設けられている。
キャパシタ14a及び抵抗素子15aによってフィルタ部品部が構成されている。
A
A filter component section is constituted by the
第2導体16aは、基板19を貫通する導体棒からなるビア17aを介してグラウンド面18と接続され、電気的に接地されている。
ここで、第1導体13、キャパシタ14、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の第1電流経路が構成されている。同様に、第1導体13a、キャパシタ14a、抵抗素子15a、第2導体16a、ビア17a及びグラウンド面18によって、アース側の第2電流経路が構成されている。
The
Here, the
このように構成されたプリント回路基板11cの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の第1電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
また、静電気によって配線12に流れた電流は、間隙部22aを介して隣設された第1導体13aに放電される。放電電流は、第1導体13aからアース側の第2電流経路を順次流れ、最終的にビア17aを介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
In addition, the current flowing through the
このとき、キャパシタ14及び抵抗素子15を実装したことにより、アース側の第1電流経路を流れる放電電流が小さくなる。また、キャパシタ14a及び抵抗素子15aを実装したことにより、アース側の第2電流経路を流れる放電電流が小さくなる。そのため、アース側の第1電流経路及び第2電流経路からの放射ノイズを抑制することができる。
また、キャパシタ14及び抵抗素子15とキャパシタ14a及び抵抗素子15aとがそれぞれスナバー回路の機能を果たすことで、配線12を流れる信号の信号電圧のスパイクを抑制することができる。
At this time, since the
In addition, since the
以上のように、この実施の形態4のプリント回路基板11cは、第1導体13と第2導体16の間にキャパシタ14及び抵抗素子15からなるフィルタ部品部が介在している。
また、第1導体13aと第2導体16aの間にキャパシタ14a及び抵抗素子15aからなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができ、また配線を流れる信号の信号電圧のスパイクの発生を抑制することができる。
As described above, in the printed
In addition, a filter component portion including a
Thereby, radiation noise from the current path on the ground side can be suppressed, and the occurrence of spikes in the signal voltage of the signal flowing through the wiring can be suppressed.
なお、図7及び図8には、第1導体13a、キャパシタ14a、抵抗素子15a及び第2導体16aの配置が、配線12を対象軸として第1導体13、キャパシタ14、抵抗素子15及び第2導体16とそれぞれ線対称になっているものを示したが、この配置に限定されるものではない。
7 and 8, the arrangement of the
また、第1導体13と第1導体13aとは互いに異なる形状の導体を用いても良く、第2導体16と第2導体16aとは互いに異なる形状の導体を用いても良い。
The
また、配線12の両側のフィルタ部品部は、互いに異なる素子を用いたものとしても良い。それぞれのフィルタ部品部を、実施の形態2又は実施の形態3で示したフィルタ部品部のうちのいずれかの構成としても良い。
Also, the filter parts on both sides of the
実施の形態5.
図9を参照して、フィルタ部品部に2つの素子を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 5. FIG.
With reference to FIG. 9, a printed circuit board in which two elements are provided in the filter component section will be described. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
第1導体13と第2導体16の間に、並列に接続したキャパシタ14及び抵抗素子15が介在されている。キャパシタ14及び抵抗素子15によってフィルタ部品部が構成されている。
A
第1導体13、キャパシタ14、第2導体16、ビア17及びグラウンド面18によって、アース側の第1電流経路が構成されている。第1導体13、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の第2電流経路が構成されている。
The
このように構成されたプリント回路基板11dの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の第1電流経路及び第2電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、キャパシタ14を実装したことにより、アース側の第1電流経路を流れる放電電流が小さくなる。抵抗素子15を実装したことにより、アース側の第2電流経路を流れる放電電流が小さくなる。そのため、アース側の第1電流経路及び第2電流経路からの放射ノイズを抑制することができる。
At this time, since the
以上のように、この実施の形態5のプリント回路基板11dは、第1導体13と第2導体16の間に、キャパシタ14及び抵抗素子15からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制することができる。
As described above, in the printed
Thereby, radiation noise from the current path on the ground side can be suppressed.
なお、抵抗素子15に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。
Instead of the
実施の形態6.
図10を参照して、フィルタ部品部に3つの素子を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 6 FIG.
A printed circuit board in which three elements are provided in the filter component section will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
第1導体13と第2導体16の間に、キャパシタ14及びキャパシタ23が直列に接続されている。キャパシタ14及びキャパシタ23に対して、抵抗素子15が並列に接続されている。キャパシタ14、キャパシタ23及び抵抗素子15によってフィルタ部品部が構成されている。
A
第1導体13、キャパシタ14、キャパシタ23、第2導体16、ビア17及びグラウンド面18によって、アース側の第1電流経路が構成されている。第1導体13、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の第2電流経路が構成されている。
The
このように構成されたプリント回路基板11eの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の第1電流経路及び第2電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、キャパシタ14及びキャパシタ23を実装したことにより、アース側の第1電流経路を流れる放電電流が小さくなる。抵抗素子15を実装したことにより、アース側の第2電流経路を流れる放電電流が小さくなる。そのため、アース側の第1電流経路及び第2電流経路からの放射ノイズを抑制することができる。
At this time, since the
また、静電気が高電圧である場合、フィルタ部品部のキャパシタが電気的に短絡して、いわゆる「ショート故障」を起こす可能性がある。これに対し、複数個のキャパシタ14,23を直列に実装することで、高電圧に耐えてショート故障を防ぐことができる。
In addition, when the static electricity is at a high voltage, the capacitor of the filter component part may be electrically short-circuited to cause a so-called “short failure”. On the other hand, by mounting a plurality of
以上のように、この実施の形態6のプリント回路基板11eは、第1導体13と第2導体16の間に、直列に接続した複数個のキャパシタ14,23と、キャパシタ14,23に対して並列に接続した抵抗素子15とからなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制し、かつ高電圧によるキャパシタ14,23のショート故障を防ぐことができる。
As described above, the printed
Thereby, radiation noise from the current path on the ground side can be suppressed, and a short circuit failure of the
なお、抵抗素子15に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。また、2個のキャパシタ14,23に代えて、n個(nは3以上の自然数)のキャパシタを直列に実装した構成としても良い。
Instead of the
実施の形態7.
図11を参照して、フィルタ部品部に2つの素子を設けたプリント回路基板について説明する。なお、図1及び図2に示す実施の形態1のプリント回路基板11と同様の構成部材には同一符号を付して説明を省略する。
Embodiment 7 FIG.
A printed circuit board in which two elements are provided in the filter component section will be described with reference to FIG. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
第1導体13と第2導体16の間に、並列に接続した抵抗素子15及び抵抗素子24が介在されている。抵抗素子15及び抵抗素子24によってフィルタ部品部が構成されている。
A
第1導体13、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の第1電流経路が構成されている。第1導体13、抵抗素子24、第2導体16、ビア17及びグラウンド面18によって、アース側の第2電流経路が構成されている。
The
このように構成されたプリント回路基板11fの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の第1電流経路及び第2電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the printed
The electric current that has flowed through the
このとき、抵抗素子15を実装したことにより、アース側の第1電流経路を流れる放電電流が小さくなる。抵抗素子24を実装したことにより、アース側の第2電流経路を流れる放電電流が小さくなる。そのため、アース側の第1電流経路及び第2電流経路からの放射ノイズを抑制することができる。
At this time, since the
また、フィルタ部品部の抵抗素子にかかる電圧が高電圧である場合、抵抗素子が故障する可能性がある。これに対し、複数個の抵抗素子15,24を並列に実装することで、抵抗素子15,24に流れる電流を分流することができる。そのため、高電圧に耐えて抵抗素子15,24の故障を防ぐことができる。
Further, when the voltage applied to the resistance element of the filter part is a high voltage, the resistance element may fail. On the other hand, the current flowing through the
以上のように、この実施の形態7のプリント回路基板11fは、第1導体13と第2導体16の間に、抵抗素子15及び抵抗素子24からなるフィルタ部品部が介在している。
これにより、アース側の電流経路からの放射ノイズを抑制し、かつ高電圧による抵抗素子15,24の故障を防ぐことができる。
As described above, in the printed
Thereby, radiation noise from the current path on the ground side can be suppressed, and failure of the
なお、抵抗素子15,24に代えて、誘導素子又はフェライトビーズインダクタを実装した構成としても良い。また、2個の抵抗素子15,24に代えて、m個(mは3以上の自然数)の抵抗素子を並列に実装した構成としても良い。
Instead of the
実施の形態8.
図12を参照して、配線に部品保護用の素子を設けたプリント回路基板について説明する。なお、図11に示す実施の形態7のプリント回路基板11fと同様の構成部材には同一符号を付して説明を省略する。
Embodiment 8 FIG.
With reference to FIG. 12, a printed circuit board in which a component protecting element is provided on the wiring will be described. In addition, the same code | symbol is attached | subjected to the structural member similar to the printed
配線12に対して、抵抗素子(部品保護用抵抗素子)25が直列に実装されている。第1導体13と第2導体16の間には、並列に接続した抵抗素子15及び抵抗素子24からなるフィルタ部品部が介在されている。
A resistance element (component protection resistance element) 25 is mounted in series with the
第1導体13、抵抗素子15、第2導体16、ビア17及びグラウンド面18によって、アース側の第1電流経路が構成されている。第1導体13、抵抗素子24、第2導体16、ビア17及びグラウンド面18によって、アース側の第2電流経路が構成されている。
The
このように構成されたプリント回路基板11gの動作について説明する。
静電気によって配線12に流れた電流は、間隙部22を介して隣設された第1導体13に放電される。放電電流は、第1導体13からアース側の第1電流経路及び第2電流経路を順次流れ、最終的にビア17を介してグラウンド面18に流れる。
The operation of the thus configured printed
The electric current that has flowed through the
このとき、配線12に対して直列に抵抗素子25を実装したことにより、電子部品20を静電気による電流から保護することができる。
At this time, by mounting the
また、抵抗素子15を実装したことにより、アース側の第1電流経路を流れる放電電流が小さくなる。抵抗素子24を実装したことにより、アース側の第2電流経路を流れる放電電流が小さくなる。そのため、アース側の第1電流経路及び第2電流経路からの放射ノイズを抑制することができる。
In addition, since the
以上のように、この実施の形態8のプリント回路基板11gは、配線12に対して直列に抵抗素子25を実装している。第1導体13と第2導体16の間に、並列に接続した抵抗素子15及び抵抗素子24からなるフィルタ部品部が介在している。
これにより、電子部品20を静電気による電流から保護し、かつアース側の電流経路からの放射ノイズを抑制することができる。
As described above, the printed
Thereby, the
なお、抵抗素子25に代えて、誘導素子(部品保護用誘導素子)又はフェライトビーズインダクタ(部品保護用フェライトビーズ誘導素子)を実装した構成としても良い。
Instead of the
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
11,11a,11b,11c,11d,11e,11f,11g プリント回路基板、12 配線、13,13a 第1導体、14,14a キャパシタ(容量素子)、15,15a 抵抗素子、16,16a 第2導体、17,17a ビア、18 グラウンド面、19 基板、20 電子部品(部品)、21 インダクタ(誘導素子)、22,22a 間隙部、23 キャパシタ(容量素子)、24 抵抗素子、25 抵抗素子(部品保護用抵抗素子)。
11, 11a, 11b, 11c, 11d, 11e, 11f, 11g Printed circuit board, 12 wiring, 13, 13a first conductor, 14, 14a capacitor (capacitance element), 15, 15a resistance element, 16, 16a
Claims (16)
前記第1層に配置され、かつ間隙部を介して前記配線に隣設された第1導体と、
前記第1層に配置され、かつ電気的に接地された第2導体と、
前記第1層に配置され、かつ前記第1導体と前記第2導体の間に介在されたフィルタ部品部と、
を具備することを特徴とするプリント回路基板。 Wiring disposed on the first layer of the substrate and connected to the component;
A first conductor disposed in the first layer and adjacent to the wiring via a gap;
A second conductor disposed in the first layer and electrically grounded;
A filter part disposed in the first layer and interposed between the first conductor and the second conductor;
A printed circuit board comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014107303A JP6362419B2 (en) | 2013-12-11 | 2014-05-23 | Printed circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013256194 | 2013-12-11 | ||
JP2013256194 | 2013-12-11 | ||
JP2014107303A JP6362419B2 (en) | 2013-12-11 | 2014-05-23 | Printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015133468A JP2015133468A (en) | 2015-07-23 |
JP6362419B2 true JP6362419B2 (en) | 2018-07-25 |
Family
ID=53900446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014107303A Active JP6362419B2 (en) | 2013-12-11 | 2014-05-23 | Printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6362419B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200073643A (en) | 2018-12-14 | 2020-06-24 | 삼성전자주식회사 | Semiconductor package and method of manufacturing semiconductor package |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63249421A (en) * | 1987-04-02 | 1988-10-17 | 株式会社東芝 | Cr filter |
JPH0541221U (en) * | 1991-10-30 | 1993-06-01 | セイコーエプソン株式会社 | Noise filter |
JP3439160B2 (en) * | 1999-07-26 | 2003-08-25 | 株式会社ホンダエレシス | Printed circuit board device and method of manufacturing the same |
JP2012049117A (en) * | 2010-07-27 | 2012-03-08 | Fujitsu Ten Ltd | Electronic circuit board |
-
2014
- 2014-05-23 JP JP2014107303A patent/JP6362419B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015133468A (en) | 2015-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9570972B2 (en) | CR snubber circuit | |
JP5063529B2 (en) | Printed circuit board | |
JP5437558B2 (en) | Electromagnetic noise countermeasure structure for printed circuit boards | |
US20110211319A1 (en) | Electric discharge protection for surface mounted and embedded components | |
US10199400B2 (en) | Array substrate, display panel and display device | |
JP6672605B2 (en) | Power converter | |
US9748155B2 (en) | Printed circuit board | |
JP6362419B2 (en) | Printed circuit board | |
JP2005203789A (en) | High current feed-through device | |
JP6336278B2 (en) | Printed circuit board | |
WO2018142611A1 (en) | Noise filter | |
JP6373912B2 (en) | Noise filter and circuit board on which the noise filter is formed | |
US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
US20230422391A1 (en) | Vehicle-mounted electronic control device | |
JP4872877B2 (en) | Wiring board | |
JP5882001B2 (en) | Printed wiring board | |
JP2009283519A (en) | Connection structure of printed wiring board | |
JP4968299B2 (en) | Electrical equipment | |
JP2002313933A (en) | Layout structure of semiconductor integrated circuit | |
JP5397493B2 (en) | Electrical equipment | |
JP6520685B2 (en) | Noise filter | |
JP2017011080A (en) | Printed circuit board | |
JP2017076702A (en) | Printed wiring board | |
TWI403224B (en) | Circuit board structure | |
KR102480343B1 (en) | Electric shock protection device and mobile electronic device with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6362419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |