JP6358107B2 - Power monitoring circuit - Google Patents

Power monitoring circuit Download PDF

Info

Publication number
JP6358107B2
JP6358107B2 JP2015008566A JP2015008566A JP6358107B2 JP 6358107 B2 JP6358107 B2 JP 6358107B2 JP 2015008566 A JP2015008566 A JP 2015008566A JP 2015008566 A JP2015008566 A JP 2015008566A JP 6358107 B2 JP6358107 B2 JP 6358107B2
Authority
JP
Japan
Prior art keywords
power supply
input
inspection
control unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015008566A
Other languages
Japanese (ja)
Other versions
JP2016134010A (en
Inventor
田中　伸幸
伸幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015008566A priority Critical patent/JP6358107B2/en
Publication of JP2016134010A publication Critical patent/JP2016134010A/en
Application granted granted Critical
Publication of JP6358107B2 publication Critical patent/JP6358107B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、電源回路が、入力電源の電圧から生成した複数の電源電圧を常時監視対象とする電源監視回路に関する。   The present invention relates to a power supply monitoring circuit in which a power supply circuit constantly monitors a plurality of power supply voltages generated from a voltage of an input power supply.

所定の動作を実行する回路には、その動作を自己診断する機能（以下、自己診断機能をＢＩＳＴ（Built In Self Test）と称する場合がある）を備えているものがある。例えば特許文献１には、Ａ／Ｄ変換器及びＤ／Ａ変換器を搭載した半導体集積回路において、Ａ／Ｄ変換器の機能を自己診断するため、Ｄ／Ａ変換器をテスト信号生成器として用いることを可能にしたものが開示されている。   Some circuits that perform a predetermined operation have a function of self-diagnosis of the operation (hereinafter, the self-diagnosis function may be referred to as BIST (Built In Self Test)). For example, in Patent Document 1, in a semiconductor integrated circuit equipped with an A / D converter and a D / A converter, the D / A converter is used as a test signal generator for self-diagnosis of the function of the A / D converter. What is made possible to use is disclosed.

特開２０１２−１５１６６６号公報JP 2012-151666 A

ここで、１つ以上の入力電源から複数の電源電圧を生成する電源回路について、各電源電圧が正常に出力されているか否かを監視する電源監視回路にＢＩＳＴ機能を搭載することを想定する。電源監視回路には、各電源電圧の監視を極力継続することが望まれていることから、その監視機能に対してＢＩＳＴをどのようなタイミングで実施するかが問題となる。   Here, for a power supply circuit that generates a plurality of power supply voltages from one or more input power supplies, it is assumed that a BIST function is installed in a power supply monitoring circuit that monitors whether or not each power supply voltage is normally output. Since it is desired for the power supply monitoring circuit to continuously monitor each power supply voltage as much as possible, there is a problem of when to perform BIST for the monitoring function.

本発明は上記事情に鑑みてなされたものであり、その目的は、各電源電圧の監視を極力継続しつつ自己診断を行うことが可能な電源監視回路を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a power supply monitoring circuit capable of performing self-diagnosis while continuing to monitor each power supply voltage as much as possible.

請求項１記載の電源監視回路によれば、入力電源の電圧から電源回路が生成した複数の電源電圧に対応して、各電源電圧をそれぞれに対応した基準電圧と比較する複数の電源監視用のコンパレータを備え、検査電圧発生手段は、前記コンパレータの機能を検査するための検査電圧を発生する。前記コンパレータの入力端子には、複数のマルチプレクサを介して、対応する電源電圧及び検査電圧とが切替えられて入力され、電源検査制御部は前記マルチプレクサの入力切替えを制御し、その電源検査制御部には前記コンパレータの出力信号が入力される。   According to the power supply monitoring circuit according to claim 1, a plurality of power supply monitoring circuits for comparing each power supply voltage with a corresponding reference voltage corresponding to the plurality of power supply voltages generated by the power supply circuit from the voltage of the input power supply. A test voltage generator includes a comparator, and generates a test voltage for testing the function of the comparator. The corresponding power supply voltage and inspection voltage are switched and input to the input terminal of the comparator via a plurality of multiplexers, and the power supply inspection control unit controls the input switching of the multiplexer, and the power supply inspection control unit Is supplied with the output signal of the comparator.

そして、電源検査制御部は、起動した後に、全てのコンパレータの入力端子に対応する検査電圧が入力されるように各マルチプレクサの入力切替えを制御して、対応する検査電圧が入力されたコンパレータの出力信号が適切なレベルを示すか否かを判定する。その判定（検査）を実行する際に、前記マルチプレクサのうち少なくとも１つの入力を対応する電源電圧側にし、その他のマルチプレクサの入力を対応する検査電圧側にした状態を切替える。このように構成すれば、複数の電源電圧の全てを同時に検査対象とすることなく、それらのうち１つ以上の電源電圧を監視対象にすることができる。   Then, after starting, the power supply inspection control unit controls input switching of each multiplexer so that the inspection voltages corresponding to the input terminals of all the comparators are input, and outputs the comparators to which the corresponding inspection voltages are input. Determine whether the signal shows an appropriate level. When the determination (inspection) is performed, the state is switched in which at least one input of the multiplexers is set to the corresponding power supply voltage side and the inputs of the other multiplexers are set to the corresponding inspection voltage side. With this configuration, it is possible to set one or more power supply voltages to be monitored without simultaneously testing all of the plurality of power supply voltages.

請求項２記載の電源監視回路によれば、電源検査制御部は、起動した後に、複数のマルチプレクサのうち１つの入力だけを対応する検査電圧側にし、その他のマルチプレクサの入力を対応する電源電圧側にする。それ以降は、異なるマルチプレクサの１つの入力だけを検査電圧側にし、その他のマルチプレクサの入力を対応する電源電圧側にする状態を順次切替えて前記検査を実行する。このように構成すれば、常に１つの電源電圧だけを検査対象とし、その他の電源電圧は全て監視対象となるので、極力多くの電源電圧を同時に監視することができる。   According to the power supply monitoring circuit according to claim 2, after starting, the power supply inspection control unit sets only one input of the plurality of multiplexers to the corresponding inspection voltage side, and inputs the other multiplexers to the corresponding power supply voltage side. To. Thereafter, the test is executed by sequentially switching the state where only one input of a different multiplexer is set to the check voltage side and the other multiplexer inputs are set to the corresponding power supply voltage side. With this configuration, since only one power supply voltage is always an inspection target and all other power supply voltages are monitoring targets, as many power supply voltages as possible can be monitored simultaneously.

第１実施形態であり、電源監視回路の構成を示す機能ブロック図Functional block diagram showing the configuration of the power supply monitoring circuit according to the first embodiment 動作全体のタイミングチャートOverall operation timing chart ＡＢＩＳＴ動作の詳細を示すタイミングチャートTiming chart showing details of ABIST operation 第２実施形態であり、電源監視回路を含むシステム全体の構成を示す機能ブロック図Functional block diagram showing the configuration of the entire system including the power supply monitoring circuit according to the second embodiment ＡＢＩＳＴ動作を示すタイミングチャート（正常時）Timing chart showing ABIST operation (normal) ＡＢＩＳＴ動作を示すタイミングチャート（異常発生時）Timing chart showing ABIST operation (when an abnormality occurs) 第３実施形態であり、電源監視回路の構成を示す機能ブロック図Functional block diagram showing the configuration of the power supply monitoring circuit according to the third embodiment ＡＢＩＳＴ動作を示すタイミングチャートTiming chart showing ABIST operation

（第１実施形態）
図１に示すように、本実施形態の電源監視回路１は、電源監視部２，ロジック回路部３，ＢＩＳＴ制御部４（電源検査制御部，ロジック検査制御部），ＡＢＩＳＴ制御部５（検査電圧発生手段，電源検査制御部），ＬＢＳＩＴ制御部６（検査信号発生手段，ロジック検査制御部）及び出力スイッチ部７を備えている。電源監視部２は、図示しない電源回路により生成されたＮ個の電源（１，２，…，Ｎ）の電圧を監視するためのＮ個の電源監視コンパレータ１１（１，２，…，Ｎ）と、この電源監視コンパレータ１１への入力電圧をそれぞれ切り換えるためのＮ個の入力スイッチ（マルチプレクサ）１２（１，２，…，Ｎ）とを備えている。尚、Ｎ個の電源（１，２，…，Ｎ）は、前記電源回路において１つの入力電源（例えば、車両に搭載されているバッテリ）より生成されたものである。 (First embodiment)
As shown in FIG. 1, the power supply monitoring circuit 1 of this embodiment includes a power supply monitoring unit 2, a logic circuit unit 3, a BIST control unit 4 (power supply inspection control unit, logic inspection control unit), and an ABIST control unit 5 (inspection voltage). Generating means, power supply inspection control section), LBIT control section 6 (inspection signal generation means, logic inspection control section) and output switch section 7. The power supply monitoring unit 2 monitors N power supply monitoring comparators 11 (1, 2,..., N) for monitoring the voltages of N power supplies (1, 2,..., N) generated by a power supply circuit (not shown). And N input switches (multiplexers) 12 (1, 2,..., N) for switching the input voltages to the power supply monitoring comparator 11, respectively. N power sources (1, 2,..., N) are generated from one input power source (for example, a battery mounted on a vehicle) in the power circuit.

入力スイッチ１２の切り換え制御はＡＢＩＳＴ制御部５により行われ（ＡＢＩＳＴ入力切替ＳＷ信号）、各電源（１，２，…，Ｎ）の電圧の入力（‘０’側）と、ＡＢＩＳＴ制御部５が各電源監視コンパレータ１１（１，２，…，Ｎ）に対して共通に出力するＡＢＩＳＴ検査入力電圧の入力（‘１’側）とを切替える。尚、電源監視コンパレータ１１はヒステリシス付きであり、各電源監視コンパレータ１１（１，２，…，Ｎ）に設定される閾値電圧は、入力される各電源（１，２，…，Ｎ）の電圧に応じて異なる値に設定されている。   The switching control of the input switch 12 is performed by the ABIST control unit 5 (ABIST input switching SW signal). The input of the voltage ('0' side) of each power source (1, 2,..., N) and the ABIST control unit 5 It switches the input ('1' side) of the ABIST inspection input voltage that is commonly output to each power supply monitoring comparator 11 (1, 2,..., N). The power supply monitoring comparator 11 has hysteresis, and the threshold voltage set in each power supply monitoring comparator 11 (1, 2,..., N) is the voltage of each input power supply (1, 2,..., N). It is set to a different value depending on.

各コンパレータ１１（１，２，…，Ｎ）の出力端子は、それぞれロジック回路部３の入力段に配置されているＮ個の入力スイッチ（マルチプレクサ）１３（１，２，…，Ｎ）の‘０’側入力端子に接続されていると共に、ＢＩＳＴ制御部４の各入力端子に接続されている。入力スイッチ１３の切り換え制御はＬＢＩＳＴ制御部６により一括して行われ（ＬＢＩＳＴ入力切替ＳＷ信号）、各コンパレータ１１（１，２，…，Ｎ）の出力信号と、ＬＢＩＳＴ制御部６が出力するＬＢＩＳＴ検査入力電圧の入力（‘１’側）とを切替える。   The output terminals of the comparators 11 (1, 2,..., N) are respectively connected to the N input switches (multiplexers) 13 (1, 2,..., N) arranged in the input stage of the logic circuit unit 3. In addition to being connected to the 0 ′ side input terminal, it is connected to each input terminal of the BIST control unit 4. Switching control of the input switch 13 is collectively performed by the LBIST control unit 6 (LBIST input switching SW signal), the output signal of each comparator 11 (1, 2,..., N), and the LBIST output by the LBIST control unit 6 Switch the inspection input voltage input ('1' side).

入力スイッチ１３（１，２，…，Ｎ）の各出力端子は、それぞれ次段のＤフリップフロップ１４（１，２，…，Ｎ）の入力端子Ｄに接続されている。Ｄフリップフロップ１４は図示の都合上１つだけ示しているが、実際には２個のＤフリップフロップが直列に接続されている（2bit）。これは、電源監視コンパレータ１１の出力信号の変化が、Ｄフリップフロップ１４に供給されるクロック信号と非同期で変化するので、メタステーブル対策を目的としたものである。   Each output terminal of the input switch 13 (1, 2,..., N) is connected to an input terminal D of the next stage D flip-flop 14 (1, 2,..., N). Although only one D flip-flop 14 is shown for the sake of illustration, in reality, two D flip-flops are connected in series (2 bits). This is for the purpose of countermeasures against metastable because the change in the output signal of the power supply monitoring comparator 11 changes asynchronously with the clock signal supplied to the D flip-flop 14.

Ｄフリップフロップ１４（１，２，…，Ｎ）の出力端子Ｑは、それぞれ検出フィルタ１５（１，２，…，Ｎ）の入力端子に接続されていると共に、ＡＢＩＳＴ制御部５の各入力端子に接続されている。検出フィルタ１５は、Ｄフリップフロップ１４の出力信号が所定時間の間変化しない場合に、その信号レベルを確定させる機能を有している。検出フィルタ１５（１，２，…，Ｎ）の出力端子は、デジタル回路１６の各入力端子に接続されていると共に、ＬＢＩＳＴ制御部６の各入力端子に接続されている。デジタル回路１６は、電源監視部２より入力される各信号に応じてそれぞれ所定の論理演算を行い、その演算結果（ＬＢＩＳＴ検査出力）をそれぞれ出力スイッチ部７（１，２，…，Ｎ）に出力する。
The output terminals Q of the D flip-flops 14 (1, 2,..., N) are connected to the input terminals of the detection filters 15 (1, 2,..., N), respectively, and the input terminals of the ABIST control unit 5 are connected. It is connected to the. The detection filter 15 has a function of determining the signal level when the output signal of the D flip-flop 14 does not change for a predetermined time. Detection filter 15 (1,2, ..., N) output terminals of both if it is connected to the input terminals of the digital circuit 16, is connected to each of the input terminals of the LBIST controller 6. The digital circuit 16 performs a predetermined logical operation in accordance with each signal input from the power supply monitoring unit 2 and outputs the calculation result (LBIST test output) to the output switch unit 7 (1, 2,..., N), respectively. Output.

Ｎ個のマルチプレクサからなる出力スイッチ部７（１，２，…，Ｎ）の切り換え制御はＢＩＳＴ制御部４により行われ（ＢＩＳＴモード切替信号）、デジタル回路１６の演算結果の入力（‘０’側）と、ＢＩＳＴ制御部４が各出力スイッチ部７（１，２，…，Ｎ）に対して出力する初期値（１，２，…，Ｎ）の入力（‘１’側）とを切替える。出力スイッチ部７（１，２，…，Ｎ）の出力端子は、ＢＩＳＴ制御部４の各入力端子に接続されている。   Switching control of the output switch unit 7 (1, 2,..., N) composed of N multiplexers is performed by the BIST control unit 4 (BIST mode switching signal), and the calculation result input of the digital circuit 16 ('0' side) ) And the input ('1' side) of the initial values (1, 2,..., N) output to the output switch units 7 (1, 2,..., N) by the BIST control unit 4. The output terminals of the output switch unit 7 (1, 2,..., N) are connected to the input terminals of the BIST control unit 4.

ＢＩＳＴ制御部４は、ＡＢＩＳＴ制御部５に対してＡＢＩＳＴ開始信号を出力し、ＢＩＳＴ制御部４には、ＡＢＩＳＴ制御部５よりＡＢＩＳＴ完了信号及びＡＢＩＳＴ結果が入力される。また、ＢＩＳＴ制御部４は、ＬＢＩＳＴ制御部６に対してＬＢＩＳＴ開始信号を出力し、ＢＩＳＴ制御部４には、ＬＢＩＳＴ制御部６よりＬＢＩＳＴ完了信号及びＬＢＩＳＴ結果が入力される。   The BIST control unit 4 outputs an ABIST start signal to the ABIST control unit 5, and the ABIST completion signal and the ABIST result are input to the BIST control unit 4 from the ABIST control unit 5. Further, the BIST control unit 4 outputs an LBIST start signal to the LBIST control unit 6, and the LBIST completion signal and the LBIST result are input to the BIST control unit 4 from the LBIST control unit 6.

尚、ロジック回路部３におけるＤフリップフロップ１４及びフィルタ１５を併せたものを信号処理部１７Ｌとすると、ＢＩＳＴ制御部４の内部には、信号処理部１７Ｌと同じ構成の信号処理部１７Ａと、信号処理部１７Ａより出力される各信号の論理積をとるＡＮＤゲート１８との組が複数配置されている。そして、各ＡＮＤゲート１８の出力信号が出力スイッチ部７の入力端子に与えられている。   If the signal processing unit 17L is a combination of the D flip-flop 14 and the filter 15 in the logic circuit unit 3, the BIST control unit 4 includes a signal processing unit 17A having the same configuration as the signal processing unit 17L, A plurality of sets of AND gates 18 that take the logical product of the signals output from the processing unit 17A are arranged. The output signal of each AND gate 18 is applied to the input terminal of the output switch unit 7.

次に、本実施形態の作用について説明する。図２に示すように、初期状態では、入力スイッチ１２（１，２，…，Ｎ）は全て‘０’側（電源監視側）となっている。また、入力スイッチ１３（１，２，…，Ｎ）も全て‘０’側（電源監視コンパレータ１１側）となっている。電源回路が起動すると、各電源は（１，２，…，Ｎ）の順で立上る。また、各電源電圧の大小関係は（１＞２＞…＞Ｎ）になっているものとする。各電源の立上りに応じて、電源監視コンパレータ１１（１，２，…，Ｎ）の出力信号は順次ハイレベルに変化する。   Next, the operation of this embodiment will be described. As shown in FIG. 2, in the initial state, the input switches 12 (1, 2,..., N) are all on the “0” side (power supply monitoring side). The input switches 13 (1, 2,..., N) are all on the “0” side (power supply monitoring comparator 11 side). When the power supply circuit is activated, each power supply rises in the order of (1, 2,..., N). Further, it is assumed that the magnitude relationship between the power supply voltages is (1> 2>...> N). In response to the rise of each power supply, the output signal of the power supply monitoring comparator 11 (1, 2,..., N) sequentially changes to a high level.

ＢＩＳＴ制御部４は、ＢＩＳＴモード切替信号を‘１’（ハイレベル）にすることで、出力１〜Ｎが自身が出力した初期値となるようにし、同時にＡＢＩＳＴ開始信号を‘１’にする。すると、ＡＢＩＳＴ制御部５がＡ（アナログ）ＢＩＳＴ動作を開始し、図３に示すように、ＡＢＩＳＴ入力ＳＷ切替信号１，２，…，Ｎを一定時間だけ‘１’にするように順次切替える。   The BIST control unit 4 sets the BIST mode switching signal to “1” (high level) so that the outputs 1 to N become the initial values output by the BIST control unit 4 and simultaneously sets the ABIST start signal to “1”. Then, the ABIST control unit 5 starts an A (analog) BIST operation, and sequentially switches the ABIST input SW switching signals 1, 2,..., N to “1” for a predetermined time as shown in FIG.

ＡＢＩＳＴ制御部５は、ＡＢＩＳＴ入力ＳＷ切替信号を‘１’にしている時間内に、ＡＢＩＳＴ検査入力電圧をハイレベル（ABIST＿VIH）とローレベル（ABIST＿VIL）とに変化させる。尚、前記ハイレベル及びローレベルは、検査対象とする電源毎に異なる設定であり、本実施形態では、
ABIST＿VIH1＞ABIST＿VIH2＞…＞ABIST＿VIHN
ABIST＿VIL1＞ABIST＿VIL2＞…＞ABIST＿VILN
に設定されている。また、図３中に示すＶＲＨ，ＶＲＬは、それぞれ電源監視コンパレータ１１におけるハイレベル側閾値と、ローレベル側閾値である。 The ABIST control unit 5 changes the ABIST test input voltage between the high level (ABIST_VIH) and the low level (ABIST_VIL) within the time when the ABIST input SW switching signal is set to “1”. The high level and the low level are different settings for each power source to be inspected. In this embodiment,
ABIST_VIH1>ABIST_VIH2>…> ABIST_VIHN
ABIST_VIL1>ABIST_VIL2>…> ABIST_VILN
Is set to Further, VRH and VRL shown in FIG. 3 are a high level side threshold value and a low level side threshold value in the power supply monitoring comparator 11, respectively.

例えば電源監視コンパレータ１１（１）の出力信号が、ＡＢＩＳＴ検査入力電圧の変化に応じて適切に変化すると、Ｄフリップフロップ１４（１）より出力されるＡＢＩＳＴ検査出力１は、遅くともその２クロック後の立上りエッジに同期してハイ，ローレベルに変化する。この時、電源１以外の電源２〜Ｎについては、対応する電源監視コンパレータ１１（２）〜１１（Ｎ）により電圧が監視されている。   For example, when the output signal of the power monitoring comparator 11 (1) changes appropriately according to the change in the ABIST test input voltage, the ABIST test output 1 output from the D flip-flop 14 (1) It changes to high and low level in synchronization with the rising edge. At this time, the voltages of the power supplies 2 to N other than the power supply 1 are monitored by the corresponding power supply monitoring comparators 11 (2) to 11 (N).

以下同様にして、ＡＢＩＳＴ制御部５は、電源２〜Ｎについても順次ＡＢＩＳＴ入力ＳＷ切替信号を‘１’にしてＡＢＩＳＴ検査入力電圧をハイレベル（ABIST＿VIH）とローレベル（ABIST＿VIL）とに変化させる。尚、図２に示す例では、ＡＢＩＳＴ動作中に監視されていた電源Ｎの電圧が何らかの原因により一時的に低下して、電源監視コンパレータ１１（Ｎ）の出力信号がローレベルに変化している。この場合、ＢＩＳＴ制御部４は、ＡＢＩＳＴ開始信号を一旦‘０’に戻してＡＢＩＳＴ動作を停止させ、ＡＢＩＳＴ開始信号を再度‘１’にしてＡＢＩＳＴ制御部５にＡＢＩＳＴ動作を再実行させる。   Similarly, the ABIST control unit 5 sequentially changes the ABIST input SW switching signal to ‘1’ for the power sources 2 to N and changes the ABIST test input voltage between the high level (ABIST_VIH) and the low level (ABIST_VIL). In the example shown in FIG. 2, the voltage of the power supply N monitored during the ABIST operation temporarily decreases for some reason, and the output signal of the power supply monitoring comparator 11 (N) changes to a low level. . In this case, the BIST control unit 4 returns the ABIST start signal to “0” once to stop the ABIST operation, sets the ABIST start signal to “1” again, and causes the ABIST control unit 5 to re-execute the ABIST operation.

全ての電源監視コンパレータ１１（１，２，…，Ｎ）の出力信号がＡＢＩＳＴ検査入力電圧に応じて適切に変化したことで「正常」と判定すると、ＡＢＩＳＴ制御部５は、ＡＢＩＳＴ完了信号を‘１’にすると共に、ＡＢＩＳＴ結果を「初期値」から「正常」を示す所定の値に変化させる。この時点以降、全ての入力スイッチ１２（１，２，…，Ｎ）は電源監視側となる。   If it is determined that the output signals of all the power supply monitoring comparators 11 (1, 2,..., N) have changed properly according to the ABIST test input voltage and are “normal”, the ABIST control unit 5 sets the ABIST completion signal to “ At the same time, the ABIST result is changed from “initial value” to a predetermined value indicating “normal”. After this point, all the input switches 12 (1, 2,..., N) are on the power supply monitoring side.

次に、ＢＳＩＴ制御部４は、ＬＢＩＳＴ開始信号を‘１’にする。すると、ＬＢＩＳＴ制御部６がＬ（ロジック）ＢＩＳＴ動作を開始し、ＬＢＩＳＴ入力ＳＷ切替信号を一定時間だけ‘１’にする。そして、ＬＢＩＳＴ制御部６は、ＬＢＩＳＴ検査入力１〜Ｎを所定のテストパターンで変化させてパラレルに出力する。尚、図２に示す例では、ＬＢＩＳＴ動作中に監視されていた電源２の電圧が何らかの原因により一時的に低下して、電源監視コンパレータ１１（２）の出力信号がローレベルに変化している。この場合、ＢＩＳＴ制御部４は、ＬＢＩＳＴ開始信号を一旦‘０’に戻してＬＢＩＳＴ動作を停止させ、ＬＢＩＳＴ開始信号を再度‘１’にしてＬＢＩＳＴ制御部６にＬＢＩＳＴ動作を再実行させる。尚、この時点でＡＢＩＳＴ動作は正常に終了しているので、ＡＢＩＳＴ動作について再実行はしない。   Next, the BSIT control unit 4 sets the LBIST start signal to “1”. Then, the LBIST control unit 6 starts an L (logic) BIST operation and sets the LBIST input SW switching signal to ‘1’ for a predetermined time. Then, the LBIST control unit 6 changes the LBIST test inputs 1 to N with a predetermined test pattern and outputs the test patterns in parallel. In the example shown in FIG. 2, the voltage of the power supply 2 monitored during the LBIST operation temporarily decreases for some reason, and the output signal of the power supply monitoring comparator 11 (2) changes to a low level. . In this case, the BIST control unit 4 temporarily returns the LBIST start signal to “0” to stop the LBIST operation, sets the LBIST start signal to “1” again, and causes the LBIST control unit 6 to re-execute the LBIST operation. At this point, the ABIST operation has been completed normally, so the ABIST operation is not re-executed.

ＬＢＩＳＴ制御部６は、ロジック回路部３にＬＢＩＳＴ検査入力１〜Ｎを入力し、その結果がデジタル回路１６より得られると、ＬＢＩＳＴ開始信号及びＬＢＩＳＴ入力ＳＷ切替信号を‘０’にし、ＬＢＩＳＴ完了信号を‘１’にすると共にＬＢＩＳＴ結果を「初期値」から所定の値に変化させる。ここでは、ＢＩＳＴ制御部４に「異常」を示す値が入力されたため、ＢＩＳＴ制御部４は、ＬＢＩＳＴ開始信号を‘１’にして、ＬＢＩＳＴ制御部６にＬＢＩＳＴ動作を再実行させる。   The LBIST control unit 6 inputs LBIST test inputs 1 to N to the logic circuit unit 3, and when the result is obtained from the digital circuit 16, sets the LBIST start signal and the LBIST input SW switching signal to “0”, and sets the LBIST completion signal. Is set to “1” and the LBIST result is changed from the “initial value” to a predetermined value. Here, since a value indicating “abnormal” is input to the BIST control unit 4, the BIST control unit 4 sets the LBIST start signal to “1” and causes the LBIST control unit 6 to re-execute the LBIST operation.

そして、２回目のＬＢＩＳＴ動作の結果が「正常」であれば、ＢＩＳＴ制御部４は、ＢＩＳＴモード切替信号を‘０’にする。以降の出力１〜Ｎには、ロジック回路部３が実際に動作した結果が反映される。上述したように、ＢＩＳＴ制御部４は、１回だけ「異常」の結果が得られても直ちに異常対応処理は行わず、上述のようなＢＩＳＴ動作の再実行を複数回実行する事象が発生した場合に初めて異常対応処理を行う。   If the result of the second LBIST operation is “normal”, the BIST control unit 4 sets the BIST mode switching signal to “0”. The subsequent outputs 1 to N reflect the result of the actual operation of the logic circuit unit 3. As described above, even if the result of “abnormal” is obtained only once, the BIST control unit 4 does not immediately perform the abnormality handling process, and an event has occurred in which re-execution of the BIST operation as described above is performed a plurality of times. In this case, the abnormality handling process is performed for the first time.

以上のように本実施形態によれば、電源監視回路１に、入力電源の電圧から電源回路が生成した複数の電源電圧に対応し、各電源電圧をそれぞれに対応した基準電圧と比較する複数の電源監視コンパレータ１１（１，２，…，Ｎ）を備え、ＡＢＩＳＴ制御部５は、電源監視コンパレータ１１の機能を検査するための検査電圧を発生する。電源監視コンパレータ１１の入力端子には、マルチプレクサ１２（１，２，…，Ｎ）を介して、対応する電源電圧及び検査電圧とが切替えられて入力され、ＡＢＩＳＴ制御部５はマルチプレクサ１２の入力切替えを制御し、ＡＢＩＳＴ制御部５には電源監視コンパレータ１１の出力信号が入力される。   As described above, according to the present embodiment, the power supply monitoring circuit 1 corresponds to a plurality of power supply voltages generated by the power supply circuit from the voltage of the input power supply, and compares the power supply voltages with the corresponding reference voltages. The power supply monitoring comparator 11 (1, 2,..., N) is provided, and the ABIST control unit 5 generates a test voltage for testing the function of the power supply monitoring comparator 11. The corresponding power supply voltage and inspection voltage are switched and inputted to the input terminal of the power monitoring comparator 11 via the multiplexer 12 (1, 2,..., N), and the ABIST control unit 5 switches the input of the multiplexer 12. The ABIST controller 5 receives the output signal of the power supply monitoring comparator 11.

そして、ＡＢＩＳＴ制御部５は、起動した後、電源監視コンパレータ１１の検査を実行する際に、マルチプレクサ１２のうち少なくとも１つの入力を対応する電源電圧側にし、その他のマルチプレクサ１２の入力を対応する検査電圧側にした状態を切替えて検査を実行する。具体的には、マルチプレクサ１２のうち１つの入力だけを対応する検査電圧側にし、その他のマルチプレクサ１２の入力を対応する電源電圧側にして、以降は、異なるマルチプレクサ１２の１つの入力だけを検査電圧側にし、その他のマルチプレクサ１２の入力を対応する電源電圧側にする状態を順次切替えて検査を実行する。したがって、常に１つの電源電圧だけを検査対象とし、その他の電源電圧は全て監視対象となるので、極力多くの電源電圧を同時に監視することができる。   Then, when the ABIST control unit 5 starts up and executes the inspection of the power supply monitoring comparator 11, at least one input of the multiplexer 12 is set to the corresponding power supply voltage side, and the input of the other multiplexer 12 is set to the corresponding inspection. Switch to the voltage side and execute the test. Specifically, only one input of the multiplexers 12 is set to the corresponding test voltage side, the inputs of the other multiplexers 12 are set to the corresponding power supply voltage side, and thereafter, only one input of the different multiplexers 12 is set to the test voltage side. The inspection is executed by sequentially switching the state of the other multiplexer 12 to the corresponding power supply voltage side. Therefore, since only one power supply voltage is always subject to inspection and all other power supply voltages are subject to monitoring, as many power supply voltages as possible can be monitored simultaneously.

また、ロジック回路部３は、電源監視コンパレータ１１の出力信号がそれぞれ入力されて、所定の論理演算を行った結果を出力し、ＬＢＩＳＴ制御部６は、ロジック回路部３の機能を検査するための検査信号を発生する。そして、電源監視コンパレータ１１とロジック回路部３との間に、ロジック回路部３の入力端子に、電源監視コンパレータ１１の出力信号と対応する検査信号とを切替えて入力するためのマルチプレクサ１３（１，２，…，Ｎ）を備え、ＬＢＩＳＴ制御部６にはロジック回路部３の出力信号が入力される。これにより、ＬＢＩＳＴ制御部６はロジック回路部３の機能についても検査ができる。   Further, the logic circuit unit 3 receives the output signal of the power supply monitoring comparator 11 and outputs a result of performing a predetermined logical operation, and the LBIST control unit 6 tests the function of the logic circuit unit 3. Generate a test signal. A multiplexer 13 (1, 1, 2) for switching and inputting the output signal of the power monitoring comparator 11 and the corresponding inspection signal to the input terminal of the logic circuit 3 between the power monitoring comparator 11 and the logic circuit 3. 2,..., N), and the LBIST control unit 6 receives the output signal of the logic circuit unit 3. Thereby, the LBIST control unit 6 can also check the function of the logic circuit unit 3.

また、ＡＢＩＳＴ制御部５に、マルチプレクサ１３及びＤフリップフロップ１４を介して電源監視コンパレータ１１の出力信号を入力するようにした。これにより、ＡＢＩＳＴ動作を実行する際に、マルチプレクサ１３の切替えが正常に行われているか否かについても併せて確認できる。   In addition, the output signal of the power supply monitoring comparator 11 is input to the ABIST control unit 5 via the multiplexer 13 and the D flip-flop 14. As a result, when the ABIST operation is executed, it can also be confirmed whether or not the multiplexer 13 is normally switched.

加えて、ＬＢＩＳＴ制御部６は、起動した後に、ＡＢＩＳＴ制御部５による検査が終了すると、ロジック回路部３の各入力端子に検査信号が入力されるようにマルチプレクサ１３の入力切替えを制御して、ロジック回路部３の出力信号が適切な結果を示すか否かを判定する検査を実行する。すなわち、先に各電源電圧が正常か否かを確認してからロジック回路部３の検査を行うので、後続のＬＢＳＴ動作時においても電源電圧の監視を並行して行うことができる。   In addition, the LBIST control unit 6 controls the input switching of the multiplexer 13 so that a test signal is input to each input terminal of the logic circuit unit 3 when the test by the ABIST control unit 5 is completed after being activated. A test is performed to determine whether the output signal of the logic circuit unit 3 shows an appropriate result. That is, since the logic circuit unit 3 is inspected after confirming whether each power supply voltage is normal or not, the power supply voltage can be monitored in parallel even during the subsequent LBST operation.

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図４に示すように、電源監視回路１に入力されるＮ個の電源（１，２，…Ａ，Ｂ，Ｃ，…，Ｎ）は、Ｎ個の電源回路２１（１，２，…Ａ，Ｂ，Ｃ，…，Ｎ）により生成されている。これらのうち、電源回路２１（１，２，…Ａ）は入力電源２２（１）より電源電圧を生成し、電源回路２１（Ｂ，Ｃ，…Ａ）は入力電源２２（２）より電源電圧を生成する。そして、電源監視回路１に動作用電源として供給されているのは、電源Ｂであるとする。 (Second Embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described. As shown in FIG. 4, N power supplies (1, 2,... A, B, C,..., N) input to the power supply monitoring circuit 1 are N power supply circuits 21 (1, 2,... A , B, C,..., N). Among these, the power supply circuit 21 (1, 2,... A) generates a power supply voltage from the input power supply 22 (1), and the power supply circuit 21 (B, C,... A) supplies the power supply voltage from the input power supply 22 (2). Is generated. The power supply B is supplied to the power supply monitoring circuit 1 as an operation power supply.

電源監視回路１は、出力１をマイクロコンピュータ（マイコン）２３にリセット信号として与えており、出力２をその他の任意の機能に係る信号として与えている。また、電源監視回路１は、出力ｍをマイコン２３以外の周辺回路等に与えている。   The power supply monitoring circuit 1 gives an output 1 to a microcomputer 23 as a reset signal, and gives an output 2 as a signal related to any other function. In addition, the power supply monitoring circuit 1 provides the output m to peripheral circuits other than the microcomputer 23.

次に、第２実施形態の作用について説明する。図５に示すように、システムの仕様として、最初に入力電源２２（１）が立ち上がり、若干遅れて入力電源２２（２）が立ち上がるものとする。電源監視回路１は電源Ｂが立ち上がると起動し、直ちに電源１より順に監視を開始し、最後の電源Ｎが立ち上がった時点以降にＢＩＳＴ動作を開始する。出力１は初期状態でローレベルであり、マイコン２３はリセット状態となっている。   Next, the operation of the second embodiment will be described. As shown in FIG. 5, it is assumed that the input power supply 22 (1) starts up first, and the input power supply 22 (2) starts up with a slight delay, as a system specification. The power supply monitoring circuit 1 is activated when the power supply B rises, immediately starts monitoring sequentially from the power supply 1, and starts the BIST operation after the last power supply N rises. The output 1 is at a low level in the initial state, and the microcomputer 23 is in a reset state.

図中に示す「ＢＩＳＴ判定期間」は、図２においてＢＩＳＴモード切替信号がハイレベルとなっている期間に相当し、電源監視回路１がＡＢＩＳＴ動作及びＬＢＩＳＴ動作を実行している期間である。これらのＢＩＳＴ動作において異常が検出されなければ、電源監視回路１は出力１をハイレベルにしてマイコン２３のリセットを解除する。   The “BIST determination period” shown in the drawing corresponds to a period in which the BIST mode switching signal is at a high level in FIG. 2, and is a period in which the power supply monitoring circuit 1 is executing the ABIST operation and the LBIST operation. If no abnormality is detected in these BIST operations, the power supply monitoring circuit 1 sets the output 1 to a high level and releases the reset of the microcomputer 23.

図６に示すように、例えば、ＡＢＩＳＴ動作時で電源２を検査している期間に、入力電源２２（１）が低下して電源１〜３が正常判定レベルを下回ったとする。この場合、検査対象の電源２に係る電源監視コンパレータ１１（２）ではその異常を検出できない。しかし、電源１，Ａに係る電源監視コンパレータ１１（２），１１（Ａ）では異常を検出できる。ＢＩＳＴ制御部４は異常の発生を認識すると、ＡＢＩＳＴ動作を最初（電源１）から再実行する。そして、ＢＩＳＴ制御部４は、第１実施形態と同様に、このような再実行を複数回繰り返す事象が発生した際に初めて異常対応処理を行う。   As shown in FIG. 6, for example, it is assumed that the input power source 22 (1) decreases and the power sources 1 to 3 are below the normal determination level during the period when the power source 2 is inspected during the ABIST operation. In this case, the power monitoring comparator 11 (2) related to the power supply 2 to be inspected cannot detect the abnormality. However, the power monitoring comparators 11 (2) and 11 (A) related to the power sources 1 and A can detect an abnormality. When the BIST control unit 4 recognizes the occurrence of an abnormality, the BIST control unit 4 restarts the ABIST operation from the beginning (power supply 1). And the BIST control part 4 performs an abnormality handling process for the first time when the event which repeats such re-execution in multiple times generate | occur | produces similarly to 1st Embodiment.

以上のように第２実施形態によれば、２つの入力電源２２（１，２）がある場合に、電源監視回路１は、自身に動作用電源を供給する入力電源２２（Ｂ）が立上った後に検査を開始する。したがって、誤った検査結果が得られる機会を減少させることができる。   As described above, according to the second embodiment, when there are two input power supplies 22 (1, 2), the power supply monitoring circuit 1 starts up the input power supply 22 (B) that supplies power for operation to itself. The inspection will start after Therefore, opportunities for obtaining erroneous test results can be reduced.

（第３実施形態）
図７に示すように、第３実施形態の電源監視回路３１は、電源監視部２に替わる電源監視部３２を備えている。電源監視部３２は、電源監視コンパレータ１１（１〜Ｎ）とは別個にマスタコンパレータ３３（補助監視用コンパレータ）を備えている。マスタコンパレータ３３の各入力端子側にはマルチプレクサ３４（１），３４（２）が配置されている。マルチプレクサ３４（１）の入力端子には電源１〜Ｎが与えられており、マルチプレクサ３４（２）の入力端子には、電源監視コンパレータ１１の閾値（基準電圧）１〜Ｎが与えられている。 (Third embodiment)
As shown in FIG. 7, the power monitoring circuit 31 of the third embodiment includes a power monitoring unit 32 that replaces the power monitoring unit 2. The power monitoring unit 32 includes a master comparator 33 (auxiliary monitoring comparator) separately from the power monitoring comparators 11 (1 to N). Multiplexers 34 (1) and 34 (2) are arranged on each input terminal side of the master comparator 33. The power supplies 1 to N are supplied to the input terminal of the multiplexer 34 (1), and the threshold values (reference voltages) 1 to N of the power supply monitoring comparator 11 are supplied to the input terminal of the multiplexer 34 (2).

これらのマルチプレクサ３４（１），３４（２）の入力切替え制御は、ＡＢＩＳＴ制御部３５によって行われ、ＡＢＩＳＴ制御部３５（電源検査制御部，検査電圧発生手段）は、電源１〜Ｎと、それらに対応する閾値１〜Ｎとがマスタコンパレータ３３に連動して入力されるように制御する。そして、マスタコンパレータ３３の出力信号はＢＩＳＴ制御部３６（電源検査制御部）に入力されている。   The input switching control of these multiplexers 34 (1), 34 (2) is performed by the ABIST control unit 35, and the ABIST control unit 35 (power supply inspection control unit, inspection voltage generating means) Threshold values 1 to N corresponding to are controlled to be input in conjunction with the master comparator 33. The output signal of the master comparator 33 is input to the BIST control unit 36 (power supply inspection control unit).

次に、第３実施形態の作用について説明する。図５相当図である図８に示すように、ＡＢＩＳＴ制御部３５は、ＡＢＩＳＴ動作において電源１を検査している期間は、マスタコンパレータ３３に電源１と対応する閾値１とを入力する。これにより、ＢＩＳＴ制御部３６はマスタコンパレータ３３によって電源１を監視する。同様に、電源２を検査している期間は、マスタコンパレータ３３に電源２と対応する閾値２とを入力し、ＢＩＳＴ制御部３６はマスタコンパレータ３３によって電源２を監視する。以下同様に、検査対象となっている電源をマスタコンパレータ３３によって監視する。   Next, the operation of the third embodiment will be described. As shown in FIG. 8 corresponding to FIG. 5, the ABIST control unit 35 inputs the threshold 1 corresponding to the power supply 1 to the master comparator 33 during the period in which the power supply 1 is inspected in the ABIST operation. Thereby, the BIST control unit 36 monitors the power supply 1 by the master comparator 33. Similarly, during the period when the power source 2 is inspected, the threshold value 2 corresponding to the power source 2 is input to the master comparator 33, and the BIST control unit 36 monitors the power source 2 by the master comparator 33. Similarly, the power source to be inspected is monitored by the master comparator 33.

以上のように第３実施形態によれば、ＢＩＳＴ制御部３６は、検査を実行している電源の電圧と、その電源に対応する監視用コンパレータ１１の閾値とをマスタコンパレータ３３に入力して監視を行う。したがって、検査中の電源についても、マスタコンパレータ３３により並行して監視を行うことができる。   As described above, according to the third embodiment, the BIST control unit 36 monitors the master comparator 33 by inputting the voltage of the power source performing the inspection and the threshold value of the monitoring comparator 11 corresponding to the power source. I do. Therefore, the power source under inspection can be monitored in parallel by the master comparator 33.

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
検査対象とする電源電圧は必ずしも１つのみとする必要はなく、少なくとも１つの電源電圧を監視状態にして、その他の電源電圧を検査対象としても良い。
ＬＢＩＳＴ動作を先に実行し、その後にＡＢＩＳＴ動作を行っても良い。
また、ＬＢＩＳＴ動作を実行せずに、ＡＢＩＳＴ動作のみを行っても良い。
Ｄフリップフロップ１４は、検査結果をクロック同期で得る必要がある場合に設ければ良い。
また、検出フィルタ１５も必要に応じて設ければ良い。
入力電源が３つ以上であっても良い。 The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The number of power supply voltages to be inspected is not necessarily limited to one, but at least one power supply voltage may be in a monitoring state and other power supply voltages may be inspected.
The LBIST operation may be performed first and then the ABIST operation may be performed.
Further, only the ABIST operation may be performed without executing the LBIST operation.
The D flip-flop 14 may be provided when the inspection result needs to be obtained in clock synchronization.
Further, the detection filter 15 may be provided as necessary.
There may be three or more input power sources.

図面中、１は電源監視回路、２は電源監視部、３はロジック回路部、４はＢＩＳＴ制御部（電源検査制御部，ロジック検査制御部）、５はＡＢＩＳＴ制御部（検査電圧発生手段，電源検査制御部）、６はＬＢＳＩＴ制御部（ロジック検査制御部）、１１は電源監視コンパレータ、１２及び１３は入力スイッチ（マルチプレクサ）を示す。   In the drawings, 1 is a power supply monitoring circuit, 2 is a power supply monitoring unit, 3 is a logic circuit unit, 4 is a BIST control unit (power supply inspection control unit, logic inspection control unit), and 5 is an ABIST control unit (inspection voltage generating means, power supply) (Inspection control unit), 6 is an LBIT control unit (logic inspection control unit), 11 is a power supply monitoring comparator, and 12 and 13 are input switches (multiplexers).

Claims (7)

入力電源（２２）の電圧から電源回路（２１）が生成した複数の電源電圧を常時監視対象とするもので、
前記複数の電源電圧に対応して設けられ、各電源電圧をそれぞれに対応した基準電圧と比較する複数の電源監視用のコンパレータ（１１）と、
これら複数のコンパレータの機能を検査するための検査電圧を発生する検査電圧発生手段（４）と、
前記複数のコンパレータの入力端子に、対応する電源電圧と、対応する検査電圧とを切替えて入力するための複数のマルチプレクサ（１２）と、
これら複数のマルチプレクサの入力切替えを制御すると共に、前記複数のコンパレータの出力信号が入力される電源検査制御部（４，５，３５，３６）とを備え、
前記電源検査制御部は、起動した後に、全てのコンパレータの入力端子に対応する検査電圧が入力されるように各マルチプレクサの入力切替えを制御して、対応する検査電圧が入力されたコンパレータの出力信号が適切なレベルを示すか否かを判定する検査を実行する際に、
前記複数のマルチプレクサのうち少なくとも１つの入力を対応する電源電圧側にし、その他のマルチプレクサの入力を対応する検査電圧側にした状態を切替えて前記検査を実行することを特徴とする電源監視回路。 A plurality of power supply voltages generated by the power supply circuit (21) from the voltage of the input power supply (22) are always monitored.
A plurality of power supply monitoring comparators (11) that are provided corresponding to the plurality of power supply voltages and compare each power supply voltage with a corresponding reference voltage;
Inspection voltage generating means (4) for generating an inspection voltage for inspecting the functions of the plurality of comparators;
A plurality of multiplexers (12) for switching and inputting a corresponding power supply voltage and a corresponding inspection voltage to the input terminals of the plurality of comparators;
A power supply inspection control unit (4, 5, 35, 36) to which the input signals of the plurality of comparators are input, while controlling input switching of the plurality of multiplexers,
The power supply inspection control unit controls the input switching of each multiplexer so that the inspection voltages corresponding to the input terminals of all the comparators are input after activation, and the output signal of the comparator to which the corresponding inspection voltage is input When performing a test to determine if is an appropriate level,
A power supply monitoring circuit, wherein the inspection is executed by switching a state in which at least one input of the plurality of multiplexers is set to a corresponding power supply voltage side and the inputs of the other multiplexers are set to a corresponding check voltage side. 前記電源検査制御部は、起動した後に、前記複数のマルチプレクサのうち１つの入力だけを対応する検査電圧側にし、その他のマルチプレクサの入力を対応する電源電圧側にして、
以降は、異なるマルチプレクサの１つの入力だけを検査電圧側にし、その他のマルチプレクサの入力を対応する電源電圧側にする状態を順次切替えて前記検査を実行することを特徴とする請求項１記載の電源監視回路。 The power supply inspection control unit, after being activated, only one input of the plurality of multiplexers is set to the corresponding test voltage side, and the other multiplexer inputs are set to the corresponding power supply voltage side,
2. The power supply according to claim 1, wherein after that, only one input of a different multiplexer is set to the inspection voltage side, and the state of setting the other multiplexer inputs to the corresponding power supply voltage side is sequentially switched to execute the inspection. Supervisory circuit. 前記複数のコンパレータの出力信号がそれぞれ入力されて、所定の論理演算を行った結果を出力するロジック回路部（３）と、
前記ロジック回路部の機能を検査するための検査信号を発生する検査信号発生手段（６）と、
前記複数のコンパレータと前記ロジック回路部との間に配置され、前記ロジック回路部の入力端子に、前記複数のコンパレータの出力信号と、対応する検査信号とを切替えて入力するための複数のマルチプレクサ（１３）と、
これら複数のマルチプレクサの入力切替えを制御すると共に、前記ロジック回路部の出力信号が入力されるロジック検査制御部（４，６）とを備えることを特徴とする請求項１又は２記載の電源監視回路。 A logic circuit section (3) for receiving the output signals of the plurality of comparators and outputting a result of a predetermined logical operation;
Inspection signal generating means (6) for generating an inspection signal for inspecting the function of the logic circuit section;
A plurality of multiplexers (disposed between the plurality of comparators and the logic circuit unit) for switching and inputting the output signals of the plurality of comparators and the corresponding inspection signals to the input terminals of the logic circuit unit. 13)
The power supply monitoring circuit according to claim 1 or 2, further comprising a logic test control unit (4, 6) for controlling input switching of the plurality of multiplexers and receiving an output signal of the logic circuit unit. . 前記電源検査制御部には、前記複数のマルチプレクサを介して前記複数のコンパレータの出力信号が入力されることを特徴とする請求項３記載の電源監視回路。   4. The power supply monitoring circuit according to claim 3, wherein output signals of the plurality of comparators are input to the power supply inspection control unit through the plurality of multiplexers. 前記ロジック検査制御部は、起動した後に、前記電源検査制御部による検査が終了すると、前記ロジック回路部の各入力端子に対応する検査信号が入力されるように各マルチプレクサの入力切替えを制御して、対応する検査信号が入力されたロジック回路部の出力信号が適切な結果を示すか否かを判定する検査を実行することを特徴とする請求項３又は４記載の電源監視回路。   The logic test control unit controls input switching of each multiplexer so that a test signal corresponding to each input terminal of the logic circuit unit is input when the test by the power source test control unit is completed after being started. 5. The power supply monitoring circuit according to claim 3, wherein a test for determining whether or not an output signal of the logic circuit unit to which the corresponding test signal is input indicates an appropriate result is executed. 前記複数の電源電圧と前記複数のコンパレータにおけるそれぞれの基準電圧とを、それぞれ切替えて入力可能に構成され、出力信号が前記電源検査制御部に直接入力される補助監視用コンパレータ（３３）を備え、
前記電源検査制御部（３５，３６）は、前記検査を実行している電源電圧と、その電源電圧に対応するコンパレータの基準電圧とを前記補助監視用コンパレータに入力して監視を行うことを特徴とする請求項１から５の何れか一項に記載の電源監視回路。 An auxiliary monitoring comparator (33) configured to be able to switch and input the plurality of power supply voltages and the respective reference voltages in the plurality of comparators, and an output signal is directly input to the power supply inspection control unit,
The power supply inspection control unit (35, 36) performs monitoring by inputting a power supply voltage executing the inspection and a reference voltage of a comparator corresponding to the power supply voltage to the auxiliary monitoring comparator. The power supply monitoring circuit according to any one of claims 1 to 5. 前記入力電源が複数ある際に、
前記電源検査制御部は、自身に動作用電源を供給する入力電源が立上った後に検査を開始することを特徴とする請求項１から６の何れか一項に記載の電源監視回路。 When there are a plurality of the input power sources,
7. The power supply monitoring circuit according to claim 1, wherein the power supply inspection control unit starts an inspection after an input power supply for supplying operation power to the power supply inspection control unit rises.
JP2015008566A 2015-01-20 2015-01-20 Power monitoring circuit Active JP6358107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015008566A JP6358107B2 (en) 2015-01-20 2015-01-20 Power monitoring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015008566A JP6358107B2 (en) 2015-01-20 2015-01-20 Power monitoring circuit

Publications (2)

Publication Number Publication Date
JP2016134010A JP2016134010A (en) 2016-07-25
JP6358107B2 true JP6358107B2 (en) 2018-07-18

Family

ID=56438125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015008566A Active JP6358107B2 (en) 2015-01-20 2015-01-20 Power monitoring circuit

Country Status (1)

Country Link
JP (1) JP6358107B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7010663B2 (en) * 2017-10-27 2022-01-26 ローム株式会社 Monitoring device
JP6979413B2 (en) * 2017-10-27 2021-12-15 ローム株式会社 Monitoring device and power supply system using it
CN108700624A (en) * 2018-03-23 2018-10-23 深圳市锐明技术股份有限公司 A kind of automobile and its vehicle-mounted monitoring equipment, signals of vehicles detection circuit
JP7274999B2 (en) * 2019-10-09 2023-05-17 日清紡マイクロデバイス株式会社 Analog BIST circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150874A (en) * 1985-12-25 1987-07-04 Nec Corp Semiconductor integrated circuit device
JP3780977B2 (en) * 2002-05-27 2006-05-31 日産自動車株式会社 Failure diagnosis device and failure diagnosis method for cell voltage detection circuit
JP2004208390A (en) * 2002-12-25 2004-07-22 Hitachi Maxell Ltd Secondary battery dc power supply apparatus and power supply system
JP2006113699A (en) * 2004-10-13 2006-04-27 Hitachi Ltd Apparatus with diagnostic function for voltage measuring circuit
JP5390951B2 (en) * 2009-06-19 2014-01-15 矢崎総業株式会社 Voltage measurement device for multiple assembled batteries
JP5479270B2 (en) * 2010-08-25 2014-04-23 株式会社日本自動車部品総合研究所 Battery condition monitoring device

Also Published As

Publication number Publication date
JP2016134010A (en) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6358107B2 (en) Power monitoring circuit
CN108151901B (en) Temperature measuring circuit and method, and microcomputer unit
US10281525B2 (en) Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests
JP6088642B2 (en) Analog signal input circuit having a plurality of analog signal detection channels
US10749510B2 (en) Semiconductor device and control methods thereof
JP7334531B2 (en) semiconductor circuit device
JP2006292646A (en) Method for testing lsi
JP6191124B2 (en) Semiconductor integrated circuit
CN106896317B (en) Circuit debugging method and circuit debugging system executed by scan chain of scan test
JP2010109717A (en) Semiconductor integrated circuit, and method of controlling the same
US10578671B2 (en) Semiconductor device
JP2017059185A (en) Scan test circuit and scan test device
JP7135497B2 (en) data processor
JP2012160149A (en) Duplex circuit, semiconductor device and test method
JP2018071992A (en) Microcomputer, system, electronic control device, and functional test method of microcomputer
JP7083728B2 (en) Self-diagnosis device, semiconductor device and self-diagnosis method
JP2017045090A (en) Semiconductor integrated circuit and electronic apparatus
US20200300915A1 (en) Semiconductor device, method for diagnosing semiconductor device, and diagnosis program for semiconductor device
Kristofik et al. Generic self repair architecture with on-line fault diagnosis
KR101482941B1 (en) Semiconductor Device having Safty Built In Self Test Function and Built In Self Test Method using the same
JP2024064075A (en) Semiconductor device and startup control method for semiconductor device
JP2017058795A (en) Diagnostic circuit and semiconductor system
JP2016062219A (en) Electronic control device
JP2021099674A (en) Signal processing circuit, and failure diagnostic method for signal processing circuit
JPH1048296A (en) Ic inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R151 Written notification of patent or utility model registration

Ref document number: 6358107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250