JP6339697B2 - 無効化動作後のキャッシュメモリ内の有効インジケータにおけるビットフリップを検出するためのキャッシュメモリエラー検出回路、ならびに関連する方法およびプロセッサベースのシステム - Google Patents
無効化動作後のキャッシュメモリ内の有効インジケータにおけるビットフリップを検出するためのキャッシュメモリエラー検出回路、ならびに関連する方法およびプロセッサベースのシステム Download PDFInfo
- Publication number
- JP6339697B2 JP6339697B2 JP2016562524A JP2016562524A JP6339697B2 JP 6339697 B2 JP6339697 B2 JP 6339697B2 JP 2016562524 A JP2016562524 A JP 2016562524A JP 2016562524 A JP2016562524 A JP 2016562524A JP 6339697 B2 JP6339697 B2 JP 6339697B2
- Authority
- JP
- Japan
- Prior art keywords
- indicator
- cache
- invalidation
- cache memory
- information indicator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
Description
本出願は、その全体が参照により本明細書に組み込まれる、2014年4月18日に出願された「CACHE MEMORY ERROR DETECTION CIRCUITS FOR DETECTING BIT FLIPS IN VALID INDICATORS IN CACHE MEMORY FOLLOWING INVALIDATE OPERATIONS, AND RELATED METHODS AND PROCESSOR-BASED SYSTEMS」という名称の米国特許出願第14/256,360号の優先権を主張する。
12、12(1) キャッシュメモリ
14 タグアレイ
16、16(0)〜16(X) データアレイ
18、18(0)〜18(N) キャッシュエントリ
20(0)〜20(N) タグ
22(0)〜22(N) データエントリ
24(0)〜24(N) 有効インジケータ
26 無効化イネーブル信号
28 無効化イネーブル入力
30、30(1) 冗長情報インジケータ検証回路
32 キャッシュエントリエラーインジケータライン
34 キャッシュエントリエラーインジケータ
36 他の任意選択の入力
38 キャッシュヒット/ミスインジケータ回路
40 キャッシュヒット/ミスインジケータ
42 キャッシュヒット/ミスインジケータライン
44 表
46(0)〜46(N) 冗長情報インジケータ
46'(1)(0)〜46'(1)(N) 符号化冗長情報インジケータ
48、48(0)〜48(M) 現在の無効化インターバルカウント
50、50(0)〜50(M) 無効化インターバルカウンタ
52 確立イベント
54 無効化動作
56 放射線イベント
58 アクセスイベント
60、60(1) 冗長情報インジケータ生成回路
62 無効化インターバル構成設定
81 エラー検出コード
82 タグパリティ
84 タグエラー検出コード生成回路
86 表
90 確立イベント
92 無効化動作
96 アクセスイベント
98 現在の冗長情報インジケータ
100 冗長情報インジケータ比較回路
102 第2の冗長情報インジケータ生成回路
103 現在生成されたエラー検出コード
104 タグパリティ
106 タグエラー検出コード回路、タグパリティ回路
108 論理ゲート
110 第1のパリティ生成回路
112 第2のパリティ生成回路
114 タグパリティ[0]
116 タグパリティ[Y]
118 無効化インターバルカウント[0]
120 無効化インターバルカウント[Z]
122 キャッシュエントリエラーインジケータ
146 プロセッサベースのシステム
147 キャッシュメモリエラー検出回路
148 CPU
150 プロセッサ
152 キャッシュメモリ
154 システムバス
156 メモリコントローラ
158 メモリシステム
160 入力デバイス
162 出力デバイス
164 ネットワークインターフェースデバイス
166 ディスプレイコントローラ
168 ネットワーク
170(0〜N) メモリユニット
172 ディスプレイ
174 ビデオプロセッサ
Claims (15)
- キャッシュメモリ内の有効インジケータにおけるビットフリップを検出するためのキャッシュメモリエラー検出回路であって、
前記キャッシュメモリに対して実行された無効化動作に基づいて無効化インターバルステートを進めるための手段と、
少なくとも1つのキャッシュエントリの確立に応じて、前記無効化インターバルステートに基づいて前記キャッシュメモリ内の前記少なくとも1つのキャッシュエントリの各々について冗長情報インジケータを生成するための手段と、
前記キャッシュメモリ内のアクセスされたキャッシュエントリのための有効インジケータが有効状態を示すことに応じて、
前記キャッシュメモリ内の前記アクセスされたキャッシュエントリのための前記冗長情報インジケータを受信し、
前記無効化インターバルステートを受信し、
前記無効化インターバルステートに基づいて現在の冗長情報インジケータを生成し、
前記アクセスされたキャッシュエントリのための前記冗長情報インジケータを前記現在の冗長情報インジケータと比較する
ための手段と
を備えるキャッシュメモリエラー検出回路。 - 前記進めるための手段が、前記キャッシュメモリにおいて実行された前記無効化動作に基づいて前記無効化インターバルステートを進めるように構成された少なくとも1つの無効化インターバルインジケータであり、
前記生成するための手段が、前記キャッシュメモリ内の少なくとも1つのキャッシュエントリの確立に応じて、前記無効化インターバルステートに基づいて前記少なくとも1つのキャッシュエントリの各々について前記冗長情報インジケータを生成するように構成された冗長情報インジケータ生成回路であり、
前記有効インジケータに応じた手段が、前記キャッシュメモリ内の前記アクセスされたキャッシュエントリのための前記有効インジケータが前記有効状態を示すことに応じて、
前記キャッシュメモリ内の前記アクセスされたキャッシュエントリのための前記冗長情報インジケータを受信し、
前記少なくとも1つの無効化インターバルインジケータから前記無効化インターバルステートを受信し、
前記無効化インターバルステートに基づいて前記現在の冗長情報インジケータを生成し、
前記アクセスされたキャッシュエントリのための前記冗長情報インジケータを前記現在の冗長情報インジケータと比較する
ように構成された少なくとも1つの冗長情報インジケータ検証回路である、請求項1に記載のキャッシュメモリエラー検出回路。 - 前記少なくとも1つの冗長情報インジケータ検証回路が、前記冗長情報インジケータと前記現在の冗長情報インジケータの前記比較に基づいて、前記アクセスされたキャッシュエントリにおいてビットフリップが発生したかどうかを示すキャッシュエントリエラーインジケータを生成するようにさらに構成される、請求項2に記載のキャッシュメモリエラー検出回路。
- 前記少なくとも1つの無効化インターバルインジケータが、前記無効化インターバルステートを現在の無効化インターバルステートとして提供するようにさらに構成され、
前記冗長情報インジケータ生成回路が、前記キャッシュメモリ内の前記少なくとも1つのキャッシュエントリの確立に応じて、前記現在の無効化インターバルステートに基づいて前記少なくとも1つのキャッシュエントリの各々について前記冗長情報インジケータを生成するように構成され、
前記少なくとも1つの冗長情報インジケータ検証回路が、
前記少なくとも1つの無効化インターバルインジケータから前記無効化インターバルステートを前記現在の無効化インターバルステートとして受信し、
前記現在の無効化インターバルステートに基づいて前記現在の冗長情報インジケータを生成する
ように構成される、
請求項2に記載のキャッシュメモリエラー検出回路。 - 前記少なくとも1つの無効化インターバルインジケータが、前記現在の無効化インターバルステートに基づかずに前記無効化インターバルステートを提供するようにさらに構成される、請求項4に記載のキャッシュメモリエラー検出回路。
- 前記冗長情報インジケータ生成回路が、前記冗長情報インジケータを前記少なくとも1つのキャッシュエントリに記憶するようにさらに構成される、請求項2に記載のキャッシュメモリエラー検出回路。
- 前記少なくとも1つの冗長情報インジケータ検証回路が、前記冗長情報インジケータと前記現在の冗長情報インジケータの前記比較に基づいて、前記アクセスされたキャッシュエントリにおいて前記ビットフリップが発生したかどうかを示す前記キャッシュエントリエラーインジケータを生成するように構成される、請求項3に記載のキャッシュメモリエラー検出回路。
- 前記キャッシュエントリエラーインジケータを受信し、前記受信されたキャッシュエントリエラーインジケータに基づいてキャッシュヒット/ミスインジケータを生成するように構成されたキャッシュヒット/ミスインジケータ回路をさらに備える、請求項3に記載のキャッシュメモリエラー検出回路。
- 前記キャッシュヒット/ミスインジケータ回路が、
前記受信されたキャッシュエントリエラーインジケータが、前記アクセスされたキャッシュエントリにおいて前記ビットフリップが発生したことを示す場合、前記キャッシュヒット/ミスインジケータをキャッシュミスとして生成し、
前記受信されたキャッシュエントリエラーインジケータが、前記アクセスされたキャッシュエントリにおいて前記ビットフリップが発生したことを示さない場合、前記キャッシュヒット/ミスインジケータをキャッシュヒットとして生成する
ように構成される、請求項8に記載のキャッシュメモリエラー検出回路。 - 前記少なくとも1つの無効化インターバルインジケータが、前記キャッシュメモリに対する前記無効化動作を示す無効化イネーブル入力上で無効化イネーブル信号を受信するようにさらに構成される、
前記冗長情報インジケータが、前記無効化インターバルステートから成る、
前記少なくとも1つの冗長情報インジケータ検証回路が、前記少なくとも1つのキャッシュエントリのために生成されるエラー検出コードにおいて、前記冗長情報インジケータを符号化冗長情報インジケータとして生成するようにさらに構成される、
前記冗長情報インジケータ生成回路が、エラー検出コード生成回路に含まれる、または、
前記少なくとも1つの無効化インターバルインジケータが、無効化インターバル構成設定に基づいた無効化インターバルステート範囲にわたって、前記無効化インターバルステートを進めるようにさらに構成される、請求項2に記載のキャッシュメモリエラー検出回路。 - 前記少なくとも1つのキャッシュエントリが、複数のキャッシュエントリから成り、前記少なくとも1つの無効化インターバルインジケータが、各々が関連する無効化インターバルステートを有する複数の無効化インターバルインジケータから成り、前記複数の無効化インターバルインジケータの各々が、前記複数のキャッシュエントリの中の前記少なくとも1つのキャッシュエントリの選択的な群に関連付けられ、
前記複数の無効化インターバルインジケータがそれぞれ、前記複数の無効化インターバルインジケータのうちの対応する無効化インターバルインジケータに関連付けられた前記少なくとも1つのキャッシュエントリの前記選択的な群に対して実行された前記無効化動作に基づいて、前記関連する無効化インターバルステートを進めるように構成される、
請求項2に記載のキャッシュメモリエラー検出回路。 - 前記複数の無効化インターバルインジケータの各々が、前記キャッシュメモリに対して実行されたフラッシュ無効化動作に基づいて、前記関連する無効化インターバルステートを進めるように構成され、
前記複数の無効化インターバルインジケータの中の無効化インターバルインジケータが、前記複数の無効化インターバルインジケータのうちの前記対応する無効化インターバルインジケータに関連付けられた前記少なくとも1つのキャッシュエントリの前記選択的な群に対する選択的な無効化動作に基づいて、前記関連する無効化インターバルステートを進めるように構成される、請求項11に記載のキャッシュメモリエラー検出回路。 - 前記少なくとも1つの冗長情報インジケータ検証回路が、複数の冗長情報インジケータ検証回路から成り、前記少なくとも1つの無効化インターバルインジケータが、前記無効化インターバルステートを前記複数の冗長情報インジケータ検証回路に提供するように構成される、または、
前記少なくとも1つの冗長情報インジケータ検証回路が、前記少なくとも1つのキャッシュエントリのために生成されるエラー検出コードにおいて、前記冗長情報インジケータを符号化冗長情報インジケータとして生成するようにさらに構成され、
前記少なくとも1つの冗長情報インジケータ検証回路が、
前記キャッシュメモリ内の前記アクセスされたキャッシュエントリのための前記符号化冗長情報インジケータを受信し、
前記少なくとも1つの無効化インターバルインジケータから前記無効化インターバルステートを受信し、
前記無効化インターバルステートに基づいて前記現在の冗長情報インジケータを生成する
ように構成された前記冗長情報インジケータ生成回路と、
前記アクセスされたキャッシュエントリのための前記符号化冗長情報インジケータを前記現在の冗長情報インジケータと比較し、
前記符号化冗長情報インジケータと前記現在の冗長情報インジケータの前記比較に基づいて、前記アクセスされたキャッシュエントリにおいて前記ビットフリップが発生したかどうかを示すキャッシュエントリエラーインジケータを生成する
ように構成された冗長情報インジケータ比較回路と
を備える、または、
前記少なくとも1つの無効化インターバルインジケータが、前記キャッシュメモリ内の対象とされるキャッシュエントリに対して実行された前記無効化動作に基づいて、前記無効化インターバルステートを進めないようにさらに構成され、
前記冗長情報インジケータ生成回路が、前記キャッシュメモリ内の前記対象とされるキャッシュエントリの確立に応じて、前記無効化インターバルステートではない状態に基づいて、前記対象とされるキャッシュエントリのための冗長情報インジケータを生成するようにさらに構成される、
請求項2に記載のキャッシュメモリエラー検出回路。 - 無効化動作後のキャッシュメモリ内の有効インジケータにおけるビットフリップからキャッシュメモリエラーを検出する方法であって、
前記キャッシュメモリに対して実行された無効化動作に基づいて少なくとも1つの無効化インターバルインジケータの無効化インターバルステートを進めるステップと、
少なくとも1つのキャッシュエントリを確立したことに応じて、前記キャッシュメモリ内の前記少なくとも1つのキャッシュエントリの各々について冗長情報インジケータを生成するステップと、
前記キャッシュメモリ内のアクセスされたキャッシュエントリのための有効インジケータが有効状態を示すことに応じて、
前記キャッシュメモリ内のアクセスされたキャッシュエントリのための前記冗長情報インジケータを受信するステップと、
前記少なくとも1つの無効化インターバルインジケータから前記無効化インターバルステートを受信するステップと、
前記無効化インターバルステートに基づいて現在の冗長情報インジケータを生成するステップと、
前記アクセスされたキャッシュエントリのための前記冗長情報インジケータを前記現在の冗長情報インジケータと比較するステップと
を含む方法。 - プロセッサベースのキャッシュメモリエラー検出回路に、請求項14に記載の方法を実行させるコンピュータ実行可能命令を記憶したコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/256,360 US9329930B2 (en) | 2014-04-18 | 2014-04-18 | Cache memory error detection circuits for detecting bit flips in valid indicators in cache memory following invalidate operations, and related methods and processor-based systems |
US14/256,360 | 2014-04-18 | ||
PCT/US2015/023269 WO2015160493A1 (en) | 2014-04-18 | 2015-03-30 | Cache memory error detection circuits for detecting bit flips in valid indicators in cache memory following invalidate operations, and related methods and processor-based systems |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017511547A JP2017511547A (ja) | 2017-04-20 |
JP2017511547A5 JP2017511547A5 (ja) | 2018-05-17 |
JP6339697B2 true JP6339697B2 (ja) | 2018-06-06 |
Family
ID=52823876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016562524A Expired - Fee Related JP6339697B2 (ja) | 2014-04-18 | 2015-03-30 | 無効化動作後のキャッシュメモリ内の有効インジケータにおけるビットフリップを検出するためのキャッシュメモリエラー検出回路、ならびに関連する方法およびプロセッサベースのシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US9329930B2 (ja) |
EP (1) | EP3132351B1 (ja) |
JP (1) | JP6339697B2 (ja) |
KR (1) | KR20160146705A (ja) |
CN (1) | CN106170774A (ja) |
BR (1) | BR112016024255A2 (ja) |
WO (1) | WO2015160493A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102515417B1 (ko) * | 2016-03-02 | 2023-03-30 | 한국전자통신연구원 | 캐시 메모리 장치 및 그것의 동작 방법 |
KR20220104829A (ko) | 2019-12-23 | 2022-07-26 | 마이크론 테크놀로지, 인크. | 라인 캐시 실패의 효과적인 방지 |
US11057060B1 (en) * | 2020-03-23 | 2021-07-06 | Sage Microelectronics Corporation | Method and apparatus for matrix flipping error correction |
US11902323B2 (en) * | 2021-08-31 | 2024-02-13 | Oracle International Corporation | Dynamic cloud workload reallocation based on active security exploits in dynamic random access memory (DRAM) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06119245A (ja) * | 1992-10-01 | 1994-04-28 | Mitsubishi Electric Corp | キャッシュメモリ |
JPH086854A (ja) * | 1993-12-23 | 1996-01-12 | Unisys Corp | アウトボードファイルキャッシュ外部処理コンプレックス |
US20030131277A1 (en) * | 2002-01-09 | 2003-07-10 | Taylor Richard D. | Soft error recovery in microprocessor cache memories |
US7240277B2 (en) | 2003-09-26 | 2007-07-03 | Texas Instruments Incorporated | Memory error detection reporting |
GB2409301B (en) | 2003-12-18 | 2006-12-06 | Advanced Risc Mach Ltd | Error correction within a cache memory |
JP5008955B2 (ja) * | 2006-11-28 | 2012-08-22 | 株式会社日立製作所 | 節電機能を備えたストレージシステム |
JP2009059005A (ja) * | 2007-08-29 | 2009-03-19 | Panasonic Corp | デバッグシステム、デバッグ装置および方法 |
US7752505B2 (en) | 2007-09-13 | 2010-07-06 | International Business Machines Corporation | Method and apparatus for detection of data errors in tag arrays |
US8291305B2 (en) | 2008-09-05 | 2012-10-16 | Freescale Semiconductor, Inc. | Error detection schemes for a cache in a data processing system |
US8266498B2 (en) | 2009-03-31 | 2012-09-11 | Freescale Semiconductor, Inc. | Implementation of multiple error detection schemes for a cache |
US8924817B2 (en) | 2010-09-29 | 2014-12-30 | Advanced Micro Devices, Inc. | Method and apparatus for calculating error correction codes for selective data updates |
JP2012103826A (ja) | 2010-11-09 | 2012-05-31 | Fujitsu Ltd | キャッシュメモリシステム |
US8775863B2 (en) * | 2011-05-31 | 2014-07-08 | Freescale Semiconductor, Inc. | Cache locking control |
CN103631738B (zh) * | 2013-08-15 | 2016-08-10 | 中国科学院电子学研究所 | 一种片外配置和回读fpga装置 |
-
2014
- 2014-04-18 US US14/256,360 patent/US9329930B2/en active Active
-
2015
- 2015-03-30 WO PCT/US2015/023269 patent/WO2015160493A1/en active Application Filing
- 2015-03-30 EP EP15715620.9A patent/EP3132351B1/en not_active Not-in-force
- 2015-03-30 JP JP2016562524A patent/JP6339697B2/ja not_active Expired - Fee Related
- 2015-03-30 KR KR1020167028743A patent/KR20160146705A/ko unknown
- 2015-03-30 CN CN201580019492.1A patent/CN106170774A/zh active Pending
- 2015-03-30 BR BR112016024255A patent/BR112016024255A2/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
BR112016024255A2 (pt) | 2017-08-15 |
WO2015160493A1 (en) | 2015-10-22 |
CN106170774A (zh) | 2016-11-30 |
JP2017511547A (ja) | 2017-04-20 |
US20150301884A1 (en) | 2015-10-22 |
EP3132351A1 (en) | 2017-02-22 |
KR20160146705A (ko) | 2016-12-21 |
EP3132351B1 (en) | 2018-03-14 |
US9329930B2 (en) | 2016-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10802910B2 (en) | System for identifying and correcting data errors | |
US10019312B2 (en) | Error monitoring of a memory device containing embedded error correction | |
US10025649B2 (en) | Data error detection in computing systems | |
US8990670B2 (en) | Endurance aware error-correcting code (ECC) protection for non-volatile memories | |
US9940457B2 (en) | Detecting a cryogenic attack on a memory device with embedded error correction | |
US8806294B2 (en) | Error detection within a memory | |
JP6339697B2 (ja) | 無効化動作後のキャッシュメモリ内の有効インジケータにおけるビットフリップを検出するためのキャッシュメモリエラー検出回路、ならびに関連する方法およびプロセッサベースのシステム | |
CN111752743A (zh) | 通过使用利用多密钥域的加密奇偶校验的组合安全mac和设备校正 | |
US8799727B2 (en) | Arithmetic processing apparatus and method of controlling arithmetic processing apparatus | |
US20140040680A1 (en) | Memory control device and control method | |
KR102457671B1 (ko) | 동적 랜덤 액세스 메모리(dram) 캐시 태그들을 위한 공간 효율적인 저장소의 제공 | |
US11714725B2 (en) | System and method for ultra-low overhead and recovery time for secure non-volatile memories | |
CN110955916B (zh) | 一种数据完整性保护方法、系统及相关设备 | |
US8359528B2 (en) | Parity look-ahead scheme for tag cache memory | |
CN110543790B (zh) | 访问存储器的方法、装置、设备和计算机可读介质 | |
US11586537B2 (en) | Method, apparatus, and system for run-time checking of memory tags in a processor-based system | |
US20230274002A1 (en) | Firmware authenticity check | |
CN114756404A (zh) | 数据处理方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180330 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180330 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6339697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |