JP6338831B2 - 遊技機 - Google Patents

Description

本発明は、弾球遊技機（パチンコ機）や回胴式遊技機（スロットマシン）等の遊技機に関する。

特許文献１には、乱数ブロックの故障を監視する乱数異常監視処理を含む遊技制御プログラムを実行するパチンコ機が記載されている。乱数異常監視処理は、乱数発生回路の故障を検出すると、乱数異常検出フラグをセットする。遊技停止処理は、乱数異常検出フラグがセットされていることを条件として、乱数記憶手段に記憶した乱数値に基づく遊技処理を完了するまで行い、遊技処理完了後、ホットスタート情報を設定せずに何もしない状態を繰り返すというループ処理を行う。ループ処理中に、指定領域を外れてプログラムを実行すると、指定エリア外走行禁止回路がリセット信号を発生し、ＲＡＭにある遊技情報をクリアして再起動する。

特開２０１０−１４８８１４号公報

特許文献１では、指定領域を外れたプログラムの実行（いわゆるＩＡＴ）の発生時にＲＡＭにある遊技情報をクリアして再起動される。しかし、再起動（初期化処理）がＩＡＴ以外の開始要因によっても実行される場合、何れの要因によって初期化処理が実行されたかを認識することができない。

そこで、本発明は、初期化処理の開始要因がＩＡＴであることを認識することが可能な遊技機の提供を目的とする。

上記目的を達成するため、本発明の第１の態様は、メインループを開始するための準備処理としての初期化処理を、所定の複数の要因のうち何れかの要因の発生によって開始し、当該初期化処理の終了に続いてメインループを実行する制御装置を備えた遊技機であって、上記複数の要因は、所定の指定エリア外でユーザプログラムが実行されるＩＡＴの発生と、未使用の割込先へ割込処理が実行される割込異常の発生とを含み、制御装置は、初期化処理において、当該初期化処理の開始要因がＩＡＴであるか否かを最優先に判定し、初期化処理の開始要因が割込異常であるか否かをＩＡＴの次に優先して判定した後、ＩＡＴ及び割込異常以外の他の開始要因について予め設定された順序に従って順次判定する判定手段を備える。

制御装置は、前記判定手段の判定結果を当該制御装置の外部へ送信してもよい。

上記構成では、初期化処理の開始要因がＩＡＴであるか否かを判定手段が判定するので、その判定結果を取得することによって、パチンコ機の設計者やホールの管理者や従業員等は、ＩＡＴの発生を即時に又は事後的に認識することができる。

また、判定効率が良い順序を予め設定しておくことによって、初期化処理の開始要因を効率的に判定することができる。また、ＩＡＴ以外の開始要因についても、その判定結果を取得することによって、上記パチンコ機の設計者等は、初期化処理の各開始要因を即時に又は事後的に認識することができる。

また、初期化処理の開始要因が割込異常であるか否かを判定手段が判定するので、その判定結果を取得することによって、上記パチンコ機の設計者等は、割込異常の発生を即時に又は事後的に認識することができる。
本発明の第２の態様は、第１の態様の遊技機であって、制御装置は、判定手段の判定によって特定された開始要因を記憶する記憶手段を備え、記憶手段が記憶した開始要因を当該制御装置の外部へ送信する。

本発明によれば、初期化処理の開始要因がＩＡＴであることを認識することができる。

本発明の実施の形態例に係るパチンコ機の外観斜視図である。 図１のパチンコ機のガラス扉及び前面ボードを開放した斜視図である。 図１のパチンコ機の背面図である。 図２のパチンコ機の統合表示ユニットの拡大正面図である。 図１のパチンコ機の電気的構成を示すブロック図である。 図５の主制御装置が実行する割り込み処理を説明する図であり、（ａ）は各割り込み処理の内容を示し、（ｂ）はタイマ割り込み処理中の電源断による電源断時退避処理の割り込みを模式的に示す。 図５の主制御装置が実行するＣＰＵ初期化処理を示すフローチャートである。 図５の主制御装置が実行するＣＰＵ初期化処理を示すフローチャートである。 図５の主制御装置が実行するＣＰＵ初期化処理を示すフローチャートである。 図５の主制御装置が実行するメインループを示すフローチャートである。 図５の主制御装置が実行するシリアル通信受信割り込み処理を示すフローチャートである。 図５の主制御装置が実行するタイマ割り込み処理を示すフローチャートである。 図１２のポート入力処理の詳細を示すフローチャートである。 図５の主制御装置が実行する電源断時退避処理を示すフローチャートである。 図５の払出制御装置が実行する割り込み処理を説明する図であり、（ａ）は各割り込み処理の内容を示し、（ｂ）はタイマ割り込み処理中の電源断による電源断時退避処理の割り込みを模式的に示す。 図５の払出制御装置が実行するＣＰＵ初期化処理を示すフローチャートである。 図５の払出制御装置が実行するメインループを示すフローチャートである。 図５の払出制御装置が実行するシリアル通信受信割り込み処理を示すフローチャートである。 図５の払出制御装置が実行するタイマ割り込み処理を示すフローチャートである。 図１９のポート入力処理の詳細を示すフローチャートである。 図５の払出制御装置が実行する電源断時退避処理を示すフローチャートである。

以下、本発明の実施形態について、図面を参照しながら説明する。

図１に示すパチンコ遊技機（以下、「パチンコ機」と略称する）Ｐは、遊技球を遊技媒体として用いるものであり、遊技者は、遊技場運営者から遊技球を借り受けてパチンコ機Ｐによる遊技を行う。なお、パチンコ機Ｐにおける遊技において、遊技球はその１個１個が遊技価値を有した媒体であり、遊技の成果として遊技者が享受する特典（利益）は、例えば遊技者が獲得した遊技球の数に基づいて遊技価値に換算することができる。以下、図１〜図４を参照して遊技機の構成について説明する。また、遊技媒体としてメダルを使用し、遊技の成果の特典としてメダルが払い出される回胴式遊技機（スロットマシン）等の他の遊技機にも適用可能である。

［遊技機の全体構成］
図１〜図３に示すように、パチンコ機Ｐは、機枠（外枠）１と内枠扉（前面枠）２とガラス扉３と遊技盤５とを備える。機枠１は、縦長矩形状の木製枠体であり、遊技場内の島設備（図示省略）に対して締結固定される。内枠扉２は、機枠１に開閉自在に取り付けられ、ガラス扉３は、内枠扉２に開閉自在に取り付けられる。

遊技盤５は、内枠扉２の内側に収容され、内枠扉２に対して着脱可能に固定される。ガラス扉３の中央部には、縦長円形状の開口窓６が形成され、開口窓６には、遊技盤５の前方を覆う透明なガラス板７が取り付けられる。遊技盤５の前面（盤面）は、遊技者が開口窓６を介して前方から視認可能な遊技領域８を含み、ガラス扉３が閉じられると、ガラス板７の内面（後面）と遊技領域８との間に遊技球が流下可能な空間が形成される。

内枠扉２の一側（図１中の右側）の縁部には、シリンダ錠９が設けられている。機枠１に対して内枠扉２及びガラス扉３を閉じてシリンダ錠９を施錠すると、機枠１に対する内枠扉２及びガラス扉３の開放が禁止される。

ガラス扉３は、その下部に前面ボード４を一体的に有し、前面ボード４には、前方へ突出する上皿１０と下皿１１とが設けられる。上皿１０は前面ボード４の上部に配置され、下皿１１は上皿１０の下方に配置される。上皿１０には、遊技者に貸し出された遊技球（貸球）や入賞により獲得した遊技球（賞球）が貯留され、下皿１１には、上皿１０が満杯の状態でさらに払い出された遊技球が貯留される。なお、本実施形態のパチンコ機ＰはいわゆるＣＲ機（ＣＲユニット５０（図５に示す）に接続される機種）であり、遊技者が借り受けた遊技球は、賞球とは別に上皿１０に払い出される。

前面ボード４の上面には、貸出操作部１５と演出ボタン２３とが設けられている。貸出操作部１５は、球貸スイッチ１２と返却スイッチ１３と度数表示装置１４と球貸表示装置２４とを有し、遊技者がＣＲユニット５０（図５に示す）に残高がゼロではなく且つ適正な有価媒体（例えば磁気記録媒体や記憶ＩＣ内蔵媒体等）を投入すると、投入された有価媒体の残存度数が球貸表示装置２４に表示されるとともに、球貸表示装置２４の球貸可能ランプ（図示省略）が点灯する。係る状態で遊技者が球貸スイッチ１２を操作すると、予め決められた度数単位（例えば５００円分に相当する５度数）に対応する個数（例えば１２５個）分の遊技球が貸し出され、球貸表示装置２４に、貸出処理中であることが表示されるとともに、遊技球の貸出に応じて有価媒体の残高度数が減少する。なお、本実施形態ではＣＲ機を例に挙げているが、パチンコ機Ｐは、ＣＲ機以外の機種（ＣＲユニット５０に接続されない機種）であってもよい。また、演出ボタン２３は、演出に関する遊技者からの操作を受け付ける。

前面ボード４の前面には、上皿球抜き操作部１６と下皿球抜き操作部１７とが設けられている。上皿球抜き操作部１６が操作されると、上皿１０の遊技球が下皿１１へ流下し、下皿球抜き操作部１７が操作されると、下皿１１の遊技球が下方へ落下して排出される。下皿１１から排出された遊技球は、例えば球受け箱（図示省略）等に受け止められる。

前面ボード４の右下部には、発射ハンドル１８が回転自在に支持され、内枠扉２の下部には、発射装置１９が取り付けられている。上皿１の遊技球は発射装置１９に１個ずつ供給され、遊技者が発射ハンドル１８を回転操作すると、発射装置１９（発射モータ８６（図５に示す））が作動し、遊技領域８に向かって遊技球が発射される。遊技領域８は、ガイドレール２０及び遊技球規制レール２１によって略円形状に区画形成され、発射装置１９から発射された遊技球は、レール２０，２１に沿って滑走して遊技領域８に左上方から進入し、遊技釘や風車等に誘導及び案内されて流下する。

ガラス扉３の上部と内枠扉２の下部とには、スピーカ２２がそれぞれ取り付けら、ガラス扉３の前面には、複数の枠体ランプ２５が取り付けられている。スピーカ２２は、遊技に関する様々な効果音を発する。枠体ランプ２５は、例えば内蔵するＬＥＤの発光（点灯や点滅、輝度階調の変化、色調の変化等）により演出を実行する。

［盤面の構成］
遊技領域８内には、統合表示ユニット３０、演出表示装置（画像表示器）３１、スルーチャッカ３２、電動チューリップ（普通電動役物）３３、ステージ３４、第１始動入賞口（第１特図始動入賞口）３５、第２始動入賞口（第２特図始動入賞口）３６、一般入賞口３７、アウト口３８、アタッカー装置（特別電動役物）３９、複数の盤面ランプ６０、遊技釘（図示省略）、及び風車（図示省略）等が設けられている。第１始動入賞口３５と第２始動入賞口３６とは上下方向に間隔を空けて配置されている。盤面ランプ６０は、例えば内蔵するＬＥＤの発光（点灯や点滅、輝度階調の変化、色調の変化等）により演出を実行する。

統合表示ユニット３０は、演出表示装置３１を視認している遊技者の視界に同時に入らないように、遊技盤３の右下部分に配置されている。図４に示すように、統合表示ユニット３０は、第１特図表示装置（第１特別図柄表示装置）４０と、第２特図表示装置（第２特別図柄表示装置）４１と、普図表示装置（普通図柄表示装置）４２と、状態表示装置４３とを備え、これらの表示装置４０〜４３は、１つの統合表示基板４８に実装された状態で遊技盤５に取り付けられる。

第１特図表示装置４０は、第１始動入賞口３５への遊技球の入賞を契機に行われた第１特別図柄に係る電子抽選の結果を、第１特別図柄（数字や絵柄）を変動させた後に停止表示するものである。第２特図表示装置４１は、第２始動入賞口３６への遊技球の入賞を契機に行われた第２特別図柄に係る電子抽選の結果を、第２特別図柄（数字や絵柄）を変動させた後に停止表示するものである。本実施形態の第１特図表示装置４０及び第２特図表示装置４１は、７セグメントＬＥＤによって第１特別図柄及び第２特別図柄を変動後に停止表示する。なお、本実施形態では、第２始動入賞口３６への入賞に基づく遊技の方が第１始動入賞口３５への入賞に基づく遊技よりも優先して実行されるため、第１特別図柄と第２特別図柄とが同時に変動することはない。

普通図柄表示装置４２は、スルーチャッカ３２の遊技球の通過を契機に行われた普通図柄に係る電子抽選の結果を、普通図柄（数字や絵柄）を変動させた後に停止表示するものである。本実施形態の普通図柄表示装置４２は、７セグメントＬＥＤによって普通図柄を変動後に停止表示する。

状態表示装置４３は、ラウンド数表示部４４、第１特図保留数表示部４５、第２特図保留数表示部４６、及び普図保留数表示部４７を有する。ラウンド数表示部４４は、４つのランプ（ＬＥＤ）から構成され、ランプの消灯、点灯又は点滅の組合せによって現在の大当たりが何ラウンド継続するかを表示する。第１特図保留数表示部４５は、第１始動入賞口３５に遊技球が入賞し、当該入賞に応じて取得された第１特図当たり決定乱数（大当たり決定乱数）が第１特図保留乱数としてＲＡＭ７５の第１特図保留乱数記憶領域（図示省略）に記憶されると、その記憶数を現在の保留数として表示する。第２特図保留数表示部４６は、第２始動入賞口３６に遊技球が入賞し、当該入賞に応じて取得された第２特図当たり決定乱数（大当たり決定乱数）が第２特図保留乱数としてＲＡＭ７５の第２特図保留乱数記憶領域（図示省略）に記憶されると、その記憶数を現在の保留数を表示する。普図保留数表示部４７は、スルーチャッカ３２を遊技球が通過し、当該通過に応じて取得された普図当たり決定乱数（当たり決定乱数）が普図保留乱数としてＲＡＭ７５の普図保留乱数記憶領域（図示省略）に記憶されると、その記憶数を現在の保留数を表示する。これらの保留数表示部４５，４６，４７は、それぞれランプ（ＬＥＤ）から構成され、ランプの消灯、点灯又は点滅の組合せによって「０」個〜「４」個（保留球乱数の記憶数の上限）の間で保留数を表示する。

図２に示すように、演出表示装置３１は、液晶の画像表示器を有し、遊技盤３の略中央部に設けられ、第１始動入賞口３５及び第２始動入賞口３６への遊技球の入賞を契機に行われた特別図柄に係る電子抽選の結果に基づいて所定の演出画像を表示する。演出画像には、第１特図表示装置４０及び第２特図表示装置４１に変動表示される第１特別図柄及び第２特別図柄と同期をとって変動するダミー図柄（演出図柄）と、第１特図当たり決定乱数の保留数表示と、第２特図当たり決定乱数の保留数表示とが含まれる。

電動チューリップ３３は、１対の羽根部材４９と電動チューリップ駆動装置５１（図５に示す）とを備える。１対の羽根部材４９は、遊技盤３との直交軸を中心に回転自在であり、第２始動入賞口３６の入口の左右に配置される。電動チューリップ駆動装置５１のソレノイド（図示省略）が通電されると、１対の羽根部材が互いに離れる方向に回転し、電動チューリップ３３が開口して、第２始動入賞口３６の入口が拡大される。電動チューリップ３３が閉じた状態（通常状態）では、第２始動入賞口３６に遊技球は入賞できず、第２始動入賞口３６への入賞は、電動チューリップ３３の開口時に制限される。

ステージ３４は、遊技球が転動しながら一時的に滞在する構造物であり、演出表示装置３１の下方に配置される。ステージ３４の略中央の真下に第１始動入賞口３５が配され、ステージ３４の中央部分から落下した遊技球は、高い確率で第１始動入賞口３５へと導かれる。

アタッカー装置３９は、第１始動入賞口３５及び第２始動入賞口３６に遊技球が入賞することを契機に行われる特別図柄に係る電子抽選の結果、特図当たり（大当たり）となって大当たり遊技に移行した場合に所定回数（本実施形態では、２ラウンド又は１５ラウンド）開放される装置である。アタッカー装置３９は、横長矩形状の大入賞口５２と横長板状の蓋部材５３とアタッカー駆動装置５４（図５に示す）とを備える。蓋部材５３の下部は、水平な軸を中心として前後方向に開閉自在に支持され、アタッカー駆動装置５４のソレノイド（図示省略）が通電されると、蓋部材５３の上部が前下方へ傾動し、アタッカー装置３９が開口して大入賞口５２が露呈され、多量の遊技球が蓋部材５３の上面（裏面）に案内されて大入賞口５２へ入賞可能となる。アタッカー装置３９が閉じた状態（通常状態）では、蓋部材５４が大入賞口５４を閉止するため、大入賞口５２への入賞は、アタッカー装置３９の開口時に制限される。

各入賞口（第１始動入賞口３５、第２始動入賞口３６、一般入賞口３７、大入賞口５２）に遊技球が入賞すると、所定個数の遊技球が賞球として遊技者に払い出され、入賞した遊技球は、その入賞口３５，３６，３７，５２から遊技盤５の裏側へ回収される。また、何れの入賞口３５，３６，３７，５２にも入賞しなかった遊技球は、最終的にアウト口３８から遊技盤５の裏側へ回収される。回収された遊技球は、アウト通路アセンブリ（図示省略）を通じてパチンコ機Ｐの裏側から枠外へ排出され、さらに島設備の補給経路（図示省略）に合流する。

スルーチャッカ３２、第１始動入賞口３５、第２始動入賞口３６、一般入賞口３７、大入賞口５２の内部には、それぞれ遊技球の通過を検知するためのセンサ（図５に示すゲート通過球検知センサ５５、第１特図始動球検知センサ５６、第２特図始動球検知センサ５７、大入賞球検知センサ５８及び一般入賞球検知センサ５９）が設けられている。これらのセンサ５５，５６，５７，５８，５９は、遊技球の通過を検知する度に、主制御装置７０（図５に示す）に検知信号を送信する。なお、第１特図始動球検知センサ５６と第２特図始動球検知センサ５７と大入賞球検知センサ５８と一般入賞球検知センサ５９とは、遊技領域８に発射された遊技球の入賞を検知する入賞検知手段として機能する。また、以下の説明において、これらの検知信号のうち、センサ５６，５７，５８，５９が送信する検知信号を入賞球検知信号と称し、センサ５５が送信する検知信号を球通過検知信号と称して、両者を区別する場合がある。

［裏側の構成］
図３に示すように、パチンコ機Ｐの裏側には、電源供給装置６１、主制御基板ユニット６２、払出制御基板ユニット６３、サブ制御基板ユニット６４、外部情報端子基板６５、電源コード（電源プラグ）６６、アース線（アース端子）６７、パチンコ機Ｐの電源系統や制御系統を構成する各種の電子機器類（図示外の制御コンピュータを含む）等が設置されている。

外部情報端子基板６５は、パチンコ機Ｐを外部の電子機器（例えば、ホールコンピュータ６８（図５に示す）やデータ表示装置等）に接続するためのインタフェースであり、パチンコ機Ｐの遊技進行状態やメンテナンス状態等を表す各種の外部情報信号（例えば賞球情報、扉開放情報、図柄確定回数情報、大当たり情報、始動口情報等）は、外部情報端子基板６５から外部の電子機器に送信される。

電源コード６６は、遊技場の島設備に設置された電源装置（例えばＡＣ２４Ｖ）に接続されて、パチンコ機Ｐの動作に必要な電源（電力）を確保する。アース線６７は、島設備に設置されたアース端子に接続され、パチンコ機Ｐをアース（接地）する。

［制御に関する構成］
次に、パチンコ機Ｐの制御に関する構成について説明する。図５は、パチンコ機Ｐに装備された各種の電子機器類を示すブロック図である。

パチンコ機Ｐは、主制御装置７０と払出制御装置７１とサブ制御装置７２とを備える。主制御装置７０は、制御動作の中枢であり、主にパチンコ機Ｐにおける遊技処理の実行を制御する機能を有し、主制御基板ユニット６２に内蔵されている。払出制御装置７１は、主に遊技球の払い出しと発射とを制御する機能を有し、払出制御基板ユニット６３に内蔵されている。サブ制御装置７２は、主に演出を制御する機能を有し、サブ制御基板ユニット６４に内蔵されている。主制御装置７０と払出制御装置７１とは、主制御装置７０から払出制御装置７１に対して一方向にコマンドが送信される通信線と、払出制御装置７１から主制御装置７０に対して一方向にコマンドが送信される通信線とによって接続されている。

（電源供給装置６１）
電源供給装置６１は、電源コード６６を通じて島設備から外部電源（例えば、２４Ｖの交流電源）の供給を受け、この交流電源をパチンコ機Ｐで使用する複数の定電圧の直流電源や粗整流の直流電源に変換し、主制御装置７０、払出制御装置７１、サブ制御装置７２等に供給する。電源供給装置６１には、電源回路やコンデンサ等のバックアップ電源（図示省略）と、外部電源からの電源の供給が途絶えたとき（電源断の発生時）に電源断の発生時に電源断予告信号（電源断信号）を生成する電源断検出回路（電源断信号発生手段）９６とが設けられている。電源供給装置６１は、電源断の発生時に、主制御装置７０及び払出制御装置７１に対して、電源断予告信号を送信するとともに、バックアップ電源を供給する。なお、電源断検出回路９６は、電源供給装置６１以外（例えば、主制御装置７０や払出制御装置７１など）に設けてもよい。

ＲＷＭクリアスイッチ６９は、主制御装置７０及び払出制御装置７１に保存されている過去の遊技情報をクリアするために操作されるスイッチであり、電源供給装置６１に設けられ、ＲＷＭクリアスイッチ６９が操作されると、ＲＷＭクリア信号を主制御装置７０及び払出制御装置７１に送信する。

（主制御装置７０）
主制御装置７０には、中央演算処理装置（中央命令処理部）である主制御ＣＰＵ７３を実装した回路基板（主制御基板）が装備されており、主制御ＣＰＵ７３は、ＣＰＵコア、各種レジスタ（汎用レジスタ、フラグレジスタ、インデックスレジスタ、リフレッシュレジスタ、割込みレジスタ、命令レジスタなど）、スタックポインタ、プログラムカウンタ、命令レコーダ（何れも図示省略）等を含み、ＲＯＭ７４やＲＡＭ（ＲＷＭ）７５等の半導体メモリとともにＬＳＩとして構成されている。各レジスタは、演算結果、次に読み込む命令のアドレス、実行状態等を保持する。また主制御装置７０には、ハード乱数発生回路７６やサンプリング回路（図示省略）が装備されている。ハード乱数発生回路７６は、ハードウェア乱数（例えば１０進数表記で０〜６５５３５）を発生させるものであり、発生させた乱数は、サンプリング回路を通じて主制御ＣＰＵ７３に入力される。ハードウェア乱数は、大当たり判定用の第１特図当たり決定乱数及び第２特図当たり決定乱数や、当たり（普図当たり）判定用の普図当たり決定乱数として用いられる。主制御装置７０には、クロック（周波数発生回路部）７７、入出力（Ｉ／Ｏ）ポート、カウンタ／タイマ回路（ＣＴＣ）等の周辺ＩＣが装備されており、これらは主制御ＣＰＵ７３とともに回路基板上に実装されている。

ＲＡＭ７５には、各種フラグの記憶領域を含むワーク領域（図示省略）が設けられ、割込み発生時やサブルーチンや関数を呼び出す際に、処理中のデータや戻りアドレスなどがワーク領域のスタック領域（退避領域）に一時的に退避される。また、主制御ＣＰＵ７３は、ＲＯＭ７４に記憶されている遊技制御用プログラムに従って処理を実行することにより、電源断検知手段及び実行制御手段として機能する。

球検知センサ類５６〜５９の入賞検知信号は、入出力ドライバ（図示省略）を介して主制御ＣＰＵ７３に入力される。なお、本実施形態では、第１特図始動球検知センサ５６及び第２特図始動球検知センサ５７からの入賞検知信号は、主制御装置７０に直接送信され、ゲート通過球検知センサ５５、大入賞球検知センサ５８及び一般入賞球検知センサ５９からの入賞検知信号は、中継端子板（図示省略）を経由して主制御装置７０に送信される。

第１特図表示装置４０、第２特図表示装置４１、普図表示装置４２、及び状態表示装置４３の各表示は、主制御ＣＰＵ７３からの制御信号によって制御される。主制御ＣＰＵ７３は、遊技の進行状況に応じてこれら表示装置４０〜４３に対する制御信号を出力し、各ＬＥＤの点灯状態を制御する。

電動チューリップ駆動装置５１及びアタッカー駆動装置５４の駆動は、主制御ＣＰＵ７３からの制御信号によって制御される。各駆動装置５１，５４のソレノイドは、主制御ＣＰＵ７３からの制御信号に基づいて動作（励磁）し、電動チューリップ３３及びアタッカー装置３９を開閉動作（作動）させる。

内枠扉２には、ガラス扉開放スイッチ７８と内枠扉開放スイッチ７９とが設置されている。内枠扉２からガラス扉３が開放されると、ガラス扉開放スイッチ７８からの接点信号が払出制御装置７１を経由して主制御装置７０に入力される。また、機枠１から内枠扉２が開放されると、内枠扉開放スイッチ７９からの接点信号が払出制御装置７１を経由して主制御装置７０に入力される。スイッチ７８，７９から接点信号を受信した主制御ＣＰＵ７３は、扉が開放したことを音やＬＥＤや液晶などによって報知するため、これらの報知処理の実行を指示する制御信号をサブ制御装置７２に送信する。また、スイッチ７８，７９から接点信号を受信した払出制御装置７１は、扉開放を示す外部情報信号を出力する。

パチンコ機Ｐには磁気や電波等を検知するエラー検知センサ９８が設けられ、エラー検知センサ９８は、磁気や電波等を検知すると、主制御装置７０にエラー検知信号を送信する。エラー検知信号を受信した主制御ＣＰＵ７３は、所定のエラー処理を実行するとともに、エラー検知を示す外部情報信号を出力する。

（払出制御装置７１）
払出制御装置７１には、払出制御ＣＰＵ８０を実装した回路基板（払出制御基板）が装備されており、払出制御ＣＰＵ８０も、主制御ＣＰＵ７３と同様に、ＣＰＵコア（図示省略）を含み、ＲＯＭ８１、ＲＡＭ８２等の半導体メモリとともにＬＳＩとして構成されている。払出制御ＣＰＵ８０は、主制御ＣＰＵ７３から受信した賞球指示コマンド（払出コマンド送信信号）に基づいて遊技球の払い出し動作を制御し、指示された個数の遊技球の払出動作を実行させる。なお、主制御ＣＰＵ７３は、賞球指示コマンドとは別に、賞球情報信号を外部情報信号として生成し出力する。具体的には、主制御ＣＰＵ７３は、指示した個数の合計が所定個数（例えば、１０個）に達する毎に、賞球情報信号を外部情報信号として生成し出力する。また、払出制御ＣＰＵ８０も、払い出しを行った個数の合計が所定個数（例えば、１０個）に達する毎に、賞球情報信号を外部情報信号として生成し出力する。

遊技場の球補給経路（図示省略）から補給された遊技球は、賞球タンク（図示省略）に蓄えられ、賞球樋（図示省略）を流下して賞球ケース（図示省略）に導入され、賞球ケースから上皿１０に供給される。

賞球ケースには、払出モータ（例えばステッピングモータ）８３が設けられ、払出制御装置７１（払出制御基板ユニット６３）には、払出モータ８３の駆動回路（図示省略）が設けられている。払出制御装置７１は、払出モータ８３を回転駆動して遊技球を賞球ケースから払い出させる。払出モータ８３の１回の払出動作（所定量の回転駆動）によって１個の遊技球が払い出され、払い出された遊技球は、払出流路（図示省略）を通って前面ボード４へ流下する。

払出モータ８３の下流側には払出計数スイッチ８４が設置され、払出モータ８３の駆動によって実際に賞球が払い出されると、払出計数スイッチ８４からの払出計数信号（払出検知信号）が払出制御装置７１に送信される。払出計数信号は、１個の遊技球の払い出しを検出する度に送信され、払出制御ＣＰＵ８０は、受信した払出計数信号に基づき、実際の払出数や球切れ状態を検知して、遊技球の払い出しを管理する。

ＣＲユニット５０に残高がゼロではない適正な有価媒体が投入されると、ＣＲユニット５０は、貸出の処理中であること（球貸しが可能な状態であること）を示す貸出装置ＲＥＡＤＹ信号を、中継基板９１を経由して払出制御装置７１へ送信するとともに、貸出可ＬＥＤ信号及び度数表示ＬＥＤ信号を、中継基板９１を経由して球貸表示装置２４及び度数表示装置１４に送信する。球貸可ＬＥＤ信号を受信した球貸し表示装置２４では球貸可能ランプが点灯し、度数表示ＬＥＤ信号を受信した度数表示装置１４では、有価媒体の残高度数が表示される。係る状態で球貸スイッチ１２が操作されると、その操作信号（貸出スイッチ信号）が中継基板９１を経由してＣＲユニット５０に送信され、貸出スイッチ信号を受信したＣＲユニット５０は、有価媒体の残高の減算処理を実行するとともに、台端末貸出要求完了確認信号を、中継基板９１を経由して払出制御装置７１へ送信する。台端末貸出要求完了確認信号は、基本単位分（２５個）の遊技球の貸出を要求する信号であり、例えば球貸スイッチ１２の１回の操作が５度数分（１２５個）の貸出要求に対応するようにＣＲユニット５０側で設定されている場合には、球貸スイッチ１２が１回操作されると、台端末貸出要求完了確認信号は５回繰り返して送信される。

払出制御装置７１のＲＡＭ８２（払出残数記憶手段）には、遊技球の払出残数を記憶する払出残数記憶領域が設けられている。払出残数記憶領域は、賞球として払い出す予定の遊技球数（賞球残数）を記憶する賞球メモリ領域と、貸出として払い出す予定の遊技球数（貸出残数）を記憶する貸出メモリ領域とに区分されている。払出制御ＣＰＵ８０は、主制御ＣＰＵ７３から賞球指示コマンドを受信すると、受信した賞球指示コマンドが示す賞球数分だけ賞球残数を加算し、ＣＲユニット５０から台端末貸出要求完了確認信号を受信すると、基本単位分だけ貸出残数を加算する。遊技球の払出動作において、払出制御ＣＰＵ８０は、払出計数ＳＷ８４からの払出計数信号を受信する度に、賞球残数又は貸出残数の一方を１ずつ減算し、賞球残数及び貸出残数の双方がゼロになるまで払出動作を継続する。なお、本実施形態の払出制御ＣＰＵ８０は、貸出残数の払い出しを賞球残数よりも優先して実行する。すなわち、貸出残数がゼロではない場合には、貸出残数がゼロになるまで貸出残数を優先して減算し、貸出残数がゼロである場合に限り、賞球残数を減算し、賞球残数がゼロになったときに払い出しを終了する。なお、１回の賞球払出を所定単位個数（例えば２５個）を上限とした個数分まで連続して実行する処理（賞球連続払出処理）が設定されている場合には、連続賞球払出処理の途中に貸出残数がゼロから増加しても、実行中の連続賞球払出処理が完了するまではその処理（賞球払出）を中断せずに継続する。そして、１回の連続賞球払出処理が完了した後は、賞球残数が未だゼロに達していなくても、貸出残数がゼロではない場合には、賞球残数よりも貸出残数の払い出しを優先して実行する。払出制御ＣＰＵ８０は、払出動作が実行可能であるときにはこれを示す台ＲＥＡＤＹ信号を、基本単位分の貸出が終了したときにはこれを示す台端末貸出完了信号を、中継基板９１を経由してＣＲユニット５０へそれぞれ送信する。

上皿１０（図１に示す）への遊技球の供給経路には皿満タンスイッチ８５が設置され、下皿１１（図１に示す）が遊技球で満杯になると、皿満タンスイッチ８５がＯＮになり、満タン検出信号が払出制御装置７１に送信される。満タン検出信号を受信した払出制御ＣＰＵ８０は、主制御ＣＰＵ７３から受信した賞球指示コマンドに応じた賞球動作を一旦保留とし、未払出の賞球残数をＲＡＭ８２に記憶させておく。なお、ＲＡＭ８２の記憶は電源断時にもバックアップが可能であり、遊技中に停電（瞬間的な停電を含む）が発生しても、未払出の賞球残数情報が消失してしまうことはない。

発射装置１９（図２に示す）には、発射モータ８６と球送りソレノイド８７とが設けられ、発射ハンドル１８（図１に示す）には、発射ボリューム８８とタッチセンサ８９と発射停止スイッチ９０とが設けられている。球送りソレノイド８７は、上皿１０（図１に示す）から流下した遊技球を１個ずつ発射位置に送り出し、発射モータ８６は、発射位置に送り出された遊技球を打ち出す。なお遊技球の発射間隔は、例えば０．６秒程度（１分間で１００個以内）である。

発射ボリューム８８は、発射ハンドル１８（図１に示す）の回転操作量（ストローク）に比例した発射勢指示信号を払出制御装置７１に送信する。タッチセンサ８９は、静電容量の変化から遊技者の身体が発射ハンドル１８に触れていることを検出し、その検出信号を払出制御装置７１に送信する。発射停止スイッチ９０は、遊技者から操作されたときに発射停止信号（接点信号）を払出制御装置７１に送信する。

遊技者が発射ハンドル１８を回転操作すると、発射ボリューム８８から払出制御装置７１に回転操作量に応じた発射勢指示信号が送信される。払出制御ＣＰＵ８０は、受信した発射勢指示信号に基づいて発射モータ８６の駆動を制御する。これにより、遊技者の操作量に応じて遊技球の打ち出し強さが調整される。但し、払出制御ＣＰＵ８０は、タッチセンサ８９からの検出信号がオフ（ローレベル）の場合、及び発射停止スイッチ９０から発射停止信号が入力された場合には、発射モータ８６の駆動を停止する。この他、払出制御ＣＰＵ８０は、パチンコ機ＰにＣＲユニット５０が接続されていない場合、発射モータ８６の駆動を停止する。

払出制御装置７１の基板上には、状態ＬＥＤ（図示省略）が設けられている。状態ＬＥＤは、電源からの電力供給時に発光する電源ＬＥＤ、受け皿の満タン時に発光する受け皿満タンＬＥＤ、通信エラー時に発光する通信エラーＬＥＤ、扉開放時に発光する扉開放ＬＥＤ、払出動作の不良時に発光する払出動作不良ＬＥＤ、ＣＲユニット５０との未接続時に発光するＣＲ未接続ＬＥＤとを含む。状態ＬＥＤの発光制御は、対応する信号（コマンド）の受信に基づいて払出制御ＣＰＵ８０が実行する。

（サブ制御装置７２）
サブ制御装置７２には、演出制御ＣＰＵ９２を実装した回路基板（複合サブ制御基板）が装備されており、演出制御ＣＰＵ９２も、主制御ＣＰＵ７３と同様に、ＣＰＵコア（図示省略）を含み、ＲＯＭ９３、ＲＡＭ９４等の半導体メモリとともにＬＳＩとして構成されている。サブ制御装置７２には、入出力ドライバや各種の周辺ＩＣ（共に図示省略）が装備されている。

サブ制御装置７２のＲＯＭ９３には、演出の制御に関する演出制御プログラムが格納されており、演出制御ＣＰＵ９２は、格納された演出制御プログラムに従い、主制御ＣＰＵ７３から送信される演出用のコマンドに基づいて、演出表示装置３１、各種ランプ２５，６０、音発生装置９７及び可動役物による演出の制御を実行する。演出表示装置３１は、画像プロセッサや液晶等を含み、音発生装置９７は、サウンドプロセッサやスピーカ２２等を含む。演出の制御には、演出表示装置３１の画像の表示制御、各種ランプ２５，６０の発光制御、スピーカ２２からの音声発生制御、及び可動役物の駆動装置９５の駆動制御が含まれる。なお、画像プロセッサ及びサウンドプロセッサは、サブ制御基板ユニット６４に設けてもよい。

（外部への出力）
主制御装置７０及び払出制御装置７１において生成された各種の外部情報信号は、外部情報端子基板６５から外部に出力される。外部情報端子基板６５から出力される信号は、例えば遊技場のホールコンピュータ６８で集計される。

［主制御装置７０の入力ポートの説明］
主制御装置７０の入出力ポートには、複数のポート（本実施形態では、入力ポート０、入力ポート１及び入力ポート２の３つの入力ポートを含む）が設定されている。入力ポート０には、スイッチ異常信号（遊技盤５に搭載する検知センサ５５〜５９の断線信号）、扉開放信号（扉開放スイッチ７８，７９からの接点信号）、エラー検知信号（エラー検知センサ９８からの信号）、払出コマンド許可信号（払出制御装置７１からの信号）、及びＲＷＭクリア信号（電源供給装置６１からの信号）が割り当てられている。入力ポート１には、大入賞球検知センサ５８及び一般入賞球検知センサ５９からの入賞球検知信号が割り当てられている。入力ポート２には、第１特図始動球検知センサ５６からの入賞球検知信号、第２特図始動球検知センサ５７からの入賞球検知信号、ゲート通過球検知センサ５５からの球通過検知信号、及び電源供給装置６１からの電源断予告信号が割り当てられている。各入力ポートには、各信号の受信時に状態が切り替わる（１／０で切り替わる）１ビットの受信記憶領域が設けられ、各信号の入力の確認は、対応する受信記憶領域のビットチェックによって行われる。入力ポート２は、電源断の発生時に電源断予告信号を受信する電源断信号受信手段として機能し、入力ポート２に電源断予告信号が入力している間、対応する受信記憶領域の状態が切り替わる。

［主制御装置７０が実行するＣＰＵ初期化処理］
ＣＰＵ初期化処理とは、メインループを開始するための準備処理であり、ＣＰＵ初期化処理の終了後にメインループへ移行する。主制御装置７０（主制御ＣＰＵ７３）は、通常起動（電源をオフした後の復電行為による電源投入時）の他、瞬断、ＩＡＴ、割込異常、ＲＷＭクリア、及びシステムリセットの各発生時に、ＣＰＵ初期化処理を実行するとともに、ＣＰＵ初期化処理の実行中に、当該初期化処理の開始要因が何れであるかを判定する。また、主制御ＣＰＵ７３は、ＣＰＵ初期化処理中において、バックアップが不適正であった場合にバックアップ破損（異常）であると判定する。

主制御ＣＰＵ７３は、電源投入又は瞬断に起因したＣＰＵ初期化処理であって、バックアップ破損ではない場合、適正なバックアップ処理から移行したＣＰＵ初期化処理（正常起動）であると判定し、後述する電源復帰時クリア領域をクリアする。一方、ＩＡＴ発生、割込異常発生、ＲＷＭクリア、及びシステムリセットに起因する場合、並びにバックアップ破損の場合、適正なバックアップ処理からの移行ではないと判断し、全てのＲＷＭ領域をクリアする。ＣＰＵ初期化処理によって、処理の安定化及びシステム保護を図ることができる。

主制御ＣＰＵ７３は、主制御ＣＰＵ７３の内部レジスタに設定されたＩＡＴ信号（指定エリア外走行禁止信号）のビット（ＩＡＴ判定フラグ）がオンである場合、主制御ＣＰＵ７３の内部レジスタに設定されたリセット信号のビット（リセット判定フラグ）がオンである場合、割込異常が発生した場合、及び瞬断が発生した場合に、ＣＰＵ初期化処理を実行する。ＩＡＴ信号のビットは、ＩＡＴ発生時にオフからオンに設定され、それ以外の場合はオフに維持される。リセット信号のビットは、通常起動時（正常に電源をオフした際）及びＲＷＭクリア時にオフからオンに設定され、割込異常時及び瞬断時にはオフに維持される。また、リセット信号のビットは、システムエラー等により予期せずにオフからオンに設定されてしまう可能性があり、このような状態がシステムリセットである。

（ＩＡＴ）
主制御ＣＰＵ７３は、所定の指定エリア（ユーザプログラムを実行可能な範囲として予め指定されたアドレス範囲）内でユーザプログラムが適正に実行されているか否か（プログラムが暴走していないか否か）を監視し、指定エリア外でユーザプログラムが実行されるとＩＡＴ（Ｉｌｌｅｇａｌ Ａｄｄｒｅｓｓ Ｔｒａｐ）信号を発生する（ＩＡＴ信号のビットをオフからオンに設定する）機能を有する。主制御ＣＰＵ７３は、ＩＡＴ信号の発生を開始要因としてＣＰＵ初期化処理を実行し、ＩＡＴ信号の発生により指定エリア外でのユーザプログラムの実行が禁止される。

（割込異常）
主制御ＣＰＵ７３の割込レジスタには、ハードウェア構成上、所定のタイミングで割込処理を発生させるための回路が所定数（本実施形態では６箇所）設けられており、所定数の割込先が設定可能であり、複数の割込先の全てを使用せずに未使用（未設定）の割込先（割込用の回路）が存在する場合、その未使用の割込先への割込（割込異常）が予期せずに発生する可能性がある。主制御ＣＰＵ７３は、このような割込異常の発生を開始要因としてＣＰＵ初期化処理を実行する。本実施形態では、設定可能な６箇所の割込先のうち３箇所（タイマ割込用、ＩＮＴ端子割込用、及びシリアル受信用）が使用され、残りの３箇所が未使用であり、この未使用の割込先への割込が発生すると、主制御ＣＰＵ７３はＣＰＵ初期化処理を実行する。

（ＲＷＭクリア）
ＲＷＭクリアスイッチ６９が操作され、入力ポート０のＲＷＭクリア信号のビット（ラムクリア判定フラグ）がオフからオンになると、主制御ＣＰＵ７３は、ＲＷＭクリア（ＲＡＭクリア）を開始要因としてＣＰＵ初期化処理を実行する。

（システムリセット）
主制御ＣＰＵ７３は、電源断（電源断退避処理）を伴わない予期しないリセット入力が検知された場合、システムリセットの発生を開始要因としてＣＰＵ初期化処理を実行する。

（瞬断）
主制御ＣＰＵ７３は、後述するように、メインルーチンの割り込み許可中に電源断予告信号を受信すると、電源断時退避処理を割り込ませる。また、タイマ割り込み処理の実行中に電源断予告信号を受信すると、タイマ割り込み処理が終了してメインループに復帰した後に電源断時退避処理を割り込ませる。このように、主制御ＣＰＵ７３は、瞬間的な電源断（瞬断）の発生によって電源断退避処理を実行する。また、主制御ＣＰＵ７３は、電源断時退避処理が適正に終了すると、続けてＣＰＵ初期化処理を実行する。

（バックアップ破損）
主制御ＣＰＵ７３は、ＣＰＵ初期化処理において、ＣＰＵ初期化処理の開始要因がＩＡＴ、割込異常、ＲＷＭクリア及びシステムリセットの何れでもない場合、適正なバックアップ状態ではないバックアップ破損であるか否かを判定する。

（ＣＰＵ初期化処理の開始要因及びバックアップ破損の判定）
上述のように、ＣＰＵ初期化処理の開始要因は、正常起動（通常起動及び瞬断）、ＩＡＴ、割込異常、ＲＷＭクリア、及びシステムリセットである。主制御ＣＰＵ７３は、ＣＰＵ初期化処理において、何れの開始要因によってＣＰＵ初期化処理が開始されたか、及び開始要因がＩＡＴ、割込異常、ＲＷＭクリア、及びシステムリセットの何れでもない場合にバックアップ破損であるか否かを判定し、その判定結果（「正常起動」、「ＩＡＴ」、「ＲＷＭクリア」、「リセット発生」、及び「バックアップ破損」）を示すコマンド（判定結果コマンド）を起動用（電源復帰指定又はＲＡＭクリア指定）のサブコマンド（起動ＣＭＤ）に含めてサブ制御装置７２へ送信する。このように、主制御ＣＰＵ７３は、初期化処理において、当該初期化処理の開始要因がＩＡＴであるか否かを最優先に判定し、当該初期化処理の開始要因が割込異常であるか否かをＩＡＴの次に優先して判定した後、ＩＡＴ及び割込異常以外の他の開始要因について予め設定された順序に従って順次判定する判定手段として機能する。

起動用のサブコマンドを受信したサブ制御装置７２は、判定結果報知処理を実行する。判定結果報知処理では、受信した起動用のサブコマンドの判定結果コマンドが示す判定結果に応じた報知が行われる。この報知により、ホールの従業員等は正常起動であるかそれ以外であるかを認識することができる。

また、主制御ＣＰＵ７３は、判定結果をＲＡＭ７５に記録する。パチンコ機Ｐの設計者等は、この記録を取得することによってＣＰＵ初期化処理の開始要因の頻度等を把握することができる。

さらに、主制御ＣＰＵ７３は、上記判定結果を、外部情報端子基板６５を介してホールコンピュータ６８へ送信し、ホールコンピュータ６８では、各パチンコ機ＰについてＣＰＵ初期化処理の開始要因（バックアップ破損を含む）毎の発生情報や発生回数が記録される。ホールの管理者等は、ホールコンピュータ６８から上記情報や記録を取得することによって、各パチンコ機ＰにおけるＣＰＵ初期化処理の開始要因の頻度等を把握することができる。

主制御ＣＰＵ７３は、ＩＡＴ信号のビットの状態（オン／オフ）、リセット信号のビットの状態（オン／オフ）、ＲＷＭクリア信号のビットの状態（オン／オフ）、バックアップ判定記憶領域のデータ、及びＲＷＭチェックサム値を用いて上記判定を行う。なお、各信号のビットのオンとはビット値が「１」の状態であり、オフとはビット値が「０」の状態である。

ＩＡＴ信号のビットは、通常はオフであり、ＩＡＴの発生時にオンに設定される。リセット信号のビットは、通常はオフであり、通常起動時、ＲＷＭクリア時、及びシステムリセット時にオンに設定され、割込異常時及び瞬断時にはオフに維持される。ＲＷＭクリア信号のビットは、通常はオフであり、ＲＷＭクリアスイッチ６９が操作されることによってオンに設定される。バックアップ判定記憶領域には、通常はデフォルト値が記憶され、電源断時退避処理が適正に実行された場合（正常起動時）に所定のバックアップ有効判定値が上書き記憶され、その他の場合（ＩＡＴ、割込異常、ＲＷＭクリア、及びシステムリセット）には原則としてデフォルト値に維持される。なお、バックアップ判定記憶領域のデータが予期せずにこれらの値（バックアップ有効判定値及びデフォルト値）以外に書き換えられてしまった場合には、バックアップ破損と判定される。ＲＷＭチェックサム値は、ＲＡＭ７５のワーク領域（使用禁止領域及びスタック領域を含むユーザワーク領域）のうち、バックアップ判定記憶領域及びサムチェックバッファを除く領域について算出されるチェックサム値である。算出されたチェックサム値と電源断時退避処理で保存したチェックサム値とが比較され、両者が一致する場合には正常値であると判定され、相違する場合には正常値ではない（バックアップ破損）と判定される。

上記判定を効率的で且つより正確な判定を行うために、主制御ＣＰＵ７３は、予め設定された所定の順番に従って判定を行う。具体的には、ＩＡＴであるか否かを最優先に判定し、次に、割込異常であるか否かを判定した後、ＲＷＭクリアであるか否か、システムリセットであるか否か、及びバックアップ破損であるか否かを順次判定し、何れでもない場合に正常起動であると判定する。

ＩＡＴを最優先に判定するのは、ＩＡＴの発生はＩＡＴ信号のビットのオン／オフの参照のみによって判定可能（オンのときＩＡＴと判定）である一方、ＩＡＴの発生により他の判定要素（例えば、ＲＷＭクリア信号のビットやリセット信号のビット）が予期せずに書き換えられてしまう可能性があるためであり、他の判定に先立ってＩＡＴが最初に除外される。

割込異常であるか否かをＩＡＴの次に優先して判定するのは、ＩＡＴが未発生の場合において、リセット信号のビットがオフであり、且つバックアップ判定記憶領域のデータがバックアップ有効判定値ではない場合に、割込異常であるとの判定が可能である一方、ＩＡＴと割込異常とを優先的に除外することによって、後述するシステムリセットの判定を簡単に行うことができるためである。

次にＲＷＭクリアであるか否かを判定するのは、ＩＡＴ及び割込異常が未発生の場合において、ＲＷＭクリアの発生はＲＷＭクリア信号のビットのオン／オフの参照のみによって判定可能（オンのときＲＷＭクリアと判定）である一方、ＩＡＴと割込異常とＲＷＭクリアとを優先的に除外することによって、後述するシステムリセットの判定を簡単に行うことができるためである。

残るシステムリセットとバックアップ破損については、ＩＡＴ、割込異常及びＲＷＭクリアが未発生の場合において、システムリセットの発生はバックアップ判定記憶領域のデータのみによって判定可能（デフォルト値であるときシステムリセットと判定）であるのに対し、バックアップ破損の発生の判定にはバックアップ判定記憶領域のデータとＲＷＭチェックサム値との双方が必要であり、システムリセットを先に除外した方が効率的なため、システムリセットであるか否かを先に判定する。

最後にバックアップ破損であるか否かを判定する。バックアップ破損の判定では、バックアップ判定記憶領域のデータがバックアップ有効判定値及びデフォルト値の何れでもない場合、又はバックアップ判定記憶領域のデータがバックアップ有効判定値であってＲＷＭチェックサム値が正常値ではない場合に、バックアップ破損であると判定する。そして、バックアップ破損ではない場合に正常起動であると判定する。

［主制御装置７０が実行する制御処理］
次に、主制御装置７０の主制御ＣＰＵ７３がＲＯＭ７４に記憶されている遊技制御用プログラムに従って実行する制御処理について説明する。主制御ＣＰＵ７３が実行する制御処理は、メインルーチンとしてのＣＰＵ初期化処理及びメインループ、シリアル通信受信割り込み処理、タイマ割り込み処理（メイン割り込み処理）、並びに電源断時退避処理を含み、主制御ＣＰＵ７３は、これらの処理の実行を制御する。

図６（ａ）に示すように、シリアル通信受信割り込み処理の割り込み発生要因は主コマンドの受信によって成立し、タイマ割り込み処理の張り込み発生要因は、所定周期（本実施形態では４ｍｓ）毎に成立し、電源断時退避処理の割り込み発生要因は電源断予告信号の受信によるＩＮＴ割り込み発生によって成立する。シリアル通信受信割り込み処理とタイマ割り込み処理と電源断時退避処理とは、この順番で割り込み優先順位が高くなるように設定されている。また、シリアル通信受信割り込み処理と電源断時退避処理とは多重割り込みを禁止し、タイマ割り込み処理は多重割り込みを許可する。

すなわち、主制御装置７０では、図６（ｂ）に示すように、メインルーチンが基本処理として繰り返して実行され、タイマ割り込み処理が所定周期毎に起動してメインループに割り込む。メインルーチンの実行中又はタイマ割り込み処理の実行中に主コマンドを受信すると、シリアル通信受信割り込み処理が起動してメインループ又はタイマ割り込み処理に割り込む（図示省略）。メインルーチンの実行中（シリアル通信受信割り込み処理及びタイマ割り込み処理の実行中ではなく、主コマンドも受信していない）に電源断予告信号を受信すると、電源断時退避処理が起動してメインルーチンに割り込む。また、タイマ割り込み処理の実行中に電源断予告信号を受信すると、タイマ割り込み処理が終了してメインループに復帰した後に電源断時退避処理が起動する。但し、電源断時退避処理の実行中にはシリアル通信受信割り込み処理及びメイン割り込み処理は起動せず、電源断時退避処理の実行中に割り込み発生要因が成立した場合には、電源断時退避処理の終了を待って対応する割り込み処理が起動する。なお、割り込み処理は、割り込み先の処理（現在実行中の処理）が割り込み許可状態であることを条件として起動する。

また、メイン割り込み処理は、入力ポート１及び入力ポート２の内容を取得して保存する処理（図１３のステップＳ１２３、Ｓ１２６）と、ポート入力処理で取得した情報に基づいて遊技球が入賞したか否かを判定する入賞判定処理（入力ポート１のオンエッジ検出フラグを生成する処理（図１３のステップＳ１２５）、入力ポート２のオンエッジ検出フラグを生成する処理（図１３のステップＳ１２８））と、大当たり遊技状態を生成するか否かを判定するための電子的な当否抽選を入賞判定処理での判定結果に応じて実行する大当たり判定処理（図１２のスイッチ管理処理（ステップＳ６９）及び特別遊技管理処理（ステップＳ７０））と、入賞判定処理での判定結果に応じた払出コマンド送信信号を生成する払出制御管理処理（図１２のステップＳ７４）と、払出制御管理処理で生成した払出コマンド送信信号を払出制御装置７１に送信する出力処理（図１２のステップＳ７９）とを含む。メインＣＰＵ７３は、タイマ割り込み処理の実行中は電源断時退避処理の割り込みを禁止する一方、実行中のタイマ割り込み処理において入賞判定処理の実行前に電源断予告信号を受信した場合（図１３のステップＳ１２４：ＹＥＳ、ステップＳ１２７：ＹＥＳ）には、入賞判定処理を実行しない。

（ＣＰＵ初期化処理）
パチンコ機Ｐに電源が投入されると、主制御ＣＰＵ７３はＣＰＵ初期化処理を開始する。ＣＰＵ初期化処理によって、パチンコ機Ｐの安定した遊技動作が保証される。

図７〜図９は、主制御ＣＰＵ７３が実行するＣＰＵ初期化処理を示すフローチャートである。

ＣＰＵ初期化処理の開始により、スタックポインタにスタック領域の先頭アドレス（アドレス初期値）をセットし（ステップＳ１）、ベクタ方式の割込モード（割り込みモードモード２）に設定する（ステップＳ２）。これにより、主制御ＣＰＵ７３は、任意のアドレス（但し最下位ビットは０）を割込ベクタとして参照し、指定の割込ハンドラを実行することができる。

次に、割り込みベクタテーブルを設定し（ステップＳ３）、内蔵レジスタを設定し（ステップＳ４）、入力ポート０の内容を２回読み込み（ステップＳ５）、入力ポート０の結果を論理変換してＲＡＭ７５の退避領域に退避させる（ステップＳ６）。

次に、リセット時待機処理を実行する。この処理では、リセットスタート（例えば電源投入）時にある程度の待機時間（例えば数千ｍｓ程度）を確保し、その間に入力ポート２の電源断予告信号をチェックする。本実施形態では、サブ制御起動待ちとして２秒分のループカウンタをセットし（ステップＳ７）、ループカウンタの値をデクリメントしながら電源断予告信号の入力ポートをビットチェックする（ステップＳ８）。２秒間経過する前（ループカウンタが０になる前）に電源断予告信号が入力すると（ステップＳ９：ＹＥＳ）、リセット時待機処理の最初（ステップＳ７）に戻る。電源断予告信号が入力せずに２秒間が経過するまでこの処理を継続し（ステップＳ９：ＹＥＳ→ステップＳ７、又はステップＳ９：ＮＯ→ステップＳ１０：ＮＯ→ステップＳ８）、電源断予告信号が入力せずに２秒間が経過すると（ステップＳ９：ＮＯ→ステップＳ１０：ＹＥＳ）、この処理を終了する。これにより、例えばサブ制御装置７２の起動処理終了前の主制御装置７０からサブ制御装置７２への制御信号の送信を防止することができる。また、主電源スイッチ（図示省略）の投入と切断の操作が短時間（１〜２秒程度）内に繰り返し行われた場合のシステム保護を図ることができる。

次に、ＲＡＭ７５のワーク領域に対するアクセスを許可する（ステップＳ１１）。具体的には、ワーク領域のＲＡＭプロテクト設定値をリセットする。これにより、以後はＲＡＭ７５のワーク領域に対するアクセスが許可された状態となる。

次に、ステップＳ６で退避した入力ポート０の結果を復帰させる（ステップＳ１２）。

次に、ステップＳ３０１〜ステップＳ３１４の処理を実行することによって、ＣＰＵ初期化処理の開始要因がＩＡＴ、割込異常、ＲＷＭクリア及びシステムリセットであるか否かを順次判定し、開始要因がＩＡＴ、割込異常、ＲＷＭクリア及びシステムリセットの何れでもない場合にバックアップ破損であるか否かを判定し、バックアップ破損ではないと判定した場合に正常起動（通常起動及び瞬断）であると判定する。

先ず、起動用のサブコマンドに「ＩＡＴ」を示す判定結果コマンドを上書き設定し（ステップＳ３０１）、ＩＡＴ信号のビットがオンか否かを判定する（ステップＳ３０２）。

ＩＡＴ信号のビットがオンの場合（ステップＳ３０２：ＹＥＳ）、ＩＡＴが開始要因であると判定して、後述する初期化処理（ステップＳ１６〜ステップＳ１９）を実行する。

ＩＡＴ信号のビットがオフの場合（ステップＳ３０２：ＮＯ）は、ＩＡＴではない（正常起動（通常起動、瞬断）、割込異常、ＲＷＭクリア、システムリセット又はバックアップ破損の何れか）と判定し、起動用のサブコマンドに「割込異常」を示す判定結果コマンドを上書き設定する（ステップＳ３０３）。

次に、リセット信号のビットがオンか否かを判定し（ステップＳ３０４）、リセット信号のビットがオフの場合（ステップＳ３０４：ＮＯ）、続けてバックアップ判定記憶領域のデータがバックアップ有効判定値か否かを判定する（ステップＳ３０５）。ＩＡＴを除外した状態においてリセット信号のビットがオフとなる可能性があるのは、割込異常と瞬断の２つであり、割込異常と瞬断とではバックアップ判定記憶領域のデータが相違する（割込異常はデフォルト値であり、瞬断はバックアップ有効判定値である）ため、ステップＳ３０４とステップＳ３０５の判定を行うことによって、割込異常であるか否かの判定が可能となる。

バックアップ判定記憶領域のデータがバックアップ有効判定値ではない場合（ステップＳ３０５：ＮＯ）、割込異常が開始要因が割込異常であると判定して、初期化処理（ステップＳ１６〜ステップＳ１９）へ移行する。

リセット信号のビットがオンの場合（ステップＳ３０４：ＹＥＳ）、及びバックアップ判定記憶領域のデータがバックアップ有効判定値である場合（ステップＳ３０５：ＹＥＳ）、割込異常ではない（正常起動（通常起動、瞬断）、ＲＷＭクリア、システムリセット又はバックアップ破損の何れか）と判定し、起動用のサブコマンドに「ＲＷＭクリア」を示す判定結果コマンドを上書き設定する（ステップＳ３０６）。

次に、ステップＳ１２で復帰させた入力ポート０のＲＷＭクリア信号を参照し、ＲＷＭクリア信号のビットがオンか否かを判定する（ステップＳ３０７）。

ＲＷＭクリア信号のビットがオンの場合（ステップＳ３０７：ＹＥＳ）、ＣＰＵ初期化処理の開始要因がＲＷＭクリアであると判定して、初期化処理（ステップＳ１６〜ステップＳ１９）へ移行する。

ＲＷＭクリア信号のビットがオフの場合（ステップＳ３０７：ＮＯ）、ＲＷＭクリアではない（正常起動（通常起動、瞬断）、システムリセット又はバックアップ破損の何れか）と判定し、起動用のサブコマンドに「リセット発生」を示す判定結果コマンドを上書き設定する（ステップＳ３０８）。

次に、バックアップ判定記憶領域のデータがバックアップ有効判定値か否かを判定し（ステップＳ３０９）、バックアップ判定記憶領域のデータがバックアップ有効判定値ではない場合（ステップＳ３０９：ＮＯ）、続けてバックアップ判定記憶領域のデータがデフォルト値か否かを判定する（ステップＳ３１０）。ＩＡＴ、異常割込及びＲＷＭクリアを除外した状態においてバックアップ判定記憶領域のデータがバックアップ有効判定値ではない可能性があるのは、システムリセットとバックアップ破損の２つであり、システムリセットとバックアップ破損とではバックアップ判定記憶領域のデータが相違する（システムリセットはデフォルト値であり、バックアップ破損はデフォルト値ではない）ため、ステップＳ３０９とステップＳ３１０の判定を行うことによって、システムリセットであるか否かの判定が可能となる。

バックアップ判定記憶領域のデータがデフォルト値の場合（ステップＳ３１０：ＹＥＳ）、ＣＰＵ初期化処理の開始要因がシステムリセットであると判定して、初期化処理（ステップＳ１６〜ステップＳ１９）へ移行する。

バックアップ判定記憶領域のデータがバックアップ有効判定値ではなく（ステップＳ３０９：ＮＯ）、且つデフォルト値でもない場合（ステップＳ３１０：ＮＯ）、バックアップ破損であると判定し、起動用のサブコマンドに「バックアップ破損」を示す判定結果コマンドを上書き設定して（ステップＳ３１３）、初期化処理（ステップＳ１６〜ステップＳ１９）へ移行する。

また、バックアップ判定記憶領域のデータがバックアップ有効判定値の場合（ステップＳ３０９：ＹＥＳ）、正常起動（通常起動、瞬断）及びバックアップ破損の可能性があるため、ＲＡＭ７５のワーク領域（使用禁止領域及びスタック領域を含むユーザワーク領域）のうち、バックアップ判定記憶領域及びサムチェックバッファを除く領域について、チェックサム値を算出し（ステップＳ３１１）、算出したチェックサム値が正常値か否かを判定する（ステップＳ３１２）。具体的には、ステップＳ３１１で算出したチェックサム値と、後述する電源断時退避処理（ステップＳ１０８）で保存したチェックサム値とを比較し、両者が一致する場合には正常値であると判定し、相違する場合には正常値ではないと判定する。

チェックサム値が正常値ではない場合（ステップＳ３１２：ＮＯ）、バックアップ破損であると判定し、起動用のサブコマンドに「バックアップ破損」を示す判定結果コマンドを上書き設定して（ステップＳ３１３）、初期化処理（ステップＳ１６〜ステップＳ１９）へ移行する。

一方、チェックサム値が正常値の場合（ステップＳ３１２：ＹＥＳ）、ＣＰＵ初期化処理の開始要因が正常起動であると判定し、起動用のサブコマンドに「正常起動」を示す判定結果コマンドを上書き設定して（ステップＳ３１４）、復帰処理（ステップＳ１３〜ステップＳ１５）へ移行する。

復帰処理（ステップＳ１３〜ステップＳ１５）では、電源復帰時クリア領域（例えば、バックアップ判定記憶領域）をリセットした後（ステップＳ１３）、演出制御復帰処理（ステップＳ１４）及び払出制御復帰処理（ステップＳ１５）を実行する。

演出制御復帰処理（ステップＳ１４）では、サブ制御装置７２に対し、電源復帰指定のサブコマンド（例えば機種指定コマンド、特別図柄確率状態指定コマンド、作動記憶数コマンド、回数切りカウンタ残数コマンド、特別遊技状態指定コマンド等）を送信する。これを受けたサブ制御装置７２は、前回の電源遮断時に実行中であった演出状態（例えば、内部確率状態、演出図柄の表示態様、作動記憶数の演出表示態様、音響出力内容、各種ランプの発光状態等）を復帰させる。

また、電源復帰指定のサブコマンドには、ステップ３１４で設定された「正常起動」を示す判定結果コマンドが含まれる。「正常起動」を示す判定結果コマンドが含まれたサブコマンドを受信したサブ制御装置７２は、演出表示装置３１に「正常起動しています」等の文字を表示して正常起動である旨を報知する。なお、正常起動である旨の報知を省略し、後述するＲＷＭをクリアする起動である旨の報知のみを実行してもよい。また、各種ランプ２５，６０や音発生装置９７を制御して、所定の態様での発光や所定の音声（例えば「正常起動しています」等）の出力を行ってもよく、演出表示装置３１による報知を省略してもよい。

払出制御復帰処理（ステップＳ１５）では、払出制御装置７１に対し、電源復帰指定の払出コマンドを送信する。これを受けた払出制御装置７１は、前回の電源遮断時の状態を復帰させるとともに、払出禁止状態を解除する。

一方、初期化処理（ステップＳ１６〜ステップＳ１９）では、ＲＡＭ７５の使用禁止領域以外の記憶領域を全てクリアする（ステップＳ１６）。これにより、ＲＡＭ７５のワーク領域及びスタックエリアは全て初期化される。

次に、ＲＡＭ７５にクリア起動時の初期値をセットすることによりＲＡＭ７５の初期設定を行い（ステップＳ１７）、演出制御初期化処理（ステップＳ１８）及び払出制御初期化処理（ステップＳ１９）を実行する。

演出制御初期化処理（ステップＳ１８）では、サブ制御装置７２に対し、ＲＷＭクリア指定のサブコマンドを送信する。これを受けたサブ制御装置７２は、演出制御状態を初期化する。また、払出制御初期化処理（ステップＳ１９）では、払出制御装置７１に対し、ＲＷＭクリア指定の払出コマンドを送信する。これを受けた払出制御装置７１は、払出制御状態を初期化するとともに、払出禁止状態を解除する。

また、ＲＷＭクリア指定のサブコマンドには、ステップ３０１で設定された「ＩＡＴ」、ステップＳ３０３で設定された「割込異常」、ステップＳ３０６で設定された「ＲＷＭクリア」、Ｓ３０８で設定された「リセット発生」又はステップＳ３１３で設定された「バックアップ破損」の何れかを示す判定結果コマンドが含まれる。これらを示す判定結果コマンドが含まれたサブコマンドを受信したサブ制御装置７２は、演出表示装置３１に「ＲＷＭをクリアして起動しています」等の文字を表示してＲＷＭをクリアする起動である旨を報知する。なお、各種ランプ２５，６０や音発生装置９７を制御して、所定の態様での発光や所定の音声（例えば「ラムをクリアして起動しています」等）の出力を行ってもよく、演出表示装置３１による報知を省略してもよい。また、例えば「ＩＡＴ」を示す判定結果コマンドを受信した場合には「ＩＡＴのためＲＷＭをクリアして起動しています」の文字を表示するなどのように、報知の態様を、判定結果コマンドの種別に応じて相違させてもよい。

また、ステップＳ１４又はステップＳ１８におけるサブコマンドの送信に際し、判定結果（判定結果コマンド）をＲＡＭ７５に記録するとともに、外部情報端子基板６５を介してホールコンピュータ６８へ送信する。

払出制御復帰処理（ステップＳ１５）又は払出制御初期化処理（ステップＳ１９）が終了すると、演出制御装置７３に電源投入後のサブコマンドを送信した後（ステップＳ２０）、入力ポート１の内容を取得し（ステップＳ２１）、入力ポート２の内容を取得し（ステップＳ２２）、乱数ラッチレジスタをクリアし（ステップＳ２３）、主コマンド許可信号をセットし（ステップＳ２４）、タイマ割り込み用カウンタをセットし（ステップＳ２５）、割り込みデイジーチェンをリセットして（ステップＳ２６）、メインループへ移行する。割り込みデイジーチェンをリセット（ステップＳ２６）することにより、後述する電源断時退避処理におけるステップＳ１１３（図１４参照）の判定がＹＥＳでＣＰＵ初期化処理へ移行した際に、割り込み処理から抜ける際のＲＥＴＩ処理を行っていないために、後述するメインループにおけるステップＳ４５（図１０参照）で割り込み許可を行っても各割り込み処理に移行しないといったことを防止している。

（メインループ）
図１０は、主制御ＣＰＵ７３が実行するメインループを示すフローチャートである。

メインループでは、割り込みを禁止して（ステップＳ４１）、初期値乱数更新処理（ステップＳ４２）、主コマンド解析処理（ステップＳ４３）、サブコマンド送信処理（ステップＳ４４）を実行し、割り込みを許可した後（ステップＳ４５）、その他乱数更新処理（ステップＳ４６）を実行して、ステップＳ４１へ戻る。従って、メインループに対して電源断時退避処理の割り込みが許容される期間は、その他乱数更新処理（ステップＳ４６）の実行中となる。

初期値乱数更新処理（ステップＳ４２）では、当たり図柄乱数用初期値更新乱数を更新する。当たり図柄乱数用初期値更新乱数とは、当たり図柄乱数の初期値及び終了値を決定するためのソフトウェア乱数である。当たり図柄乱数とは、大当たりの当選種別の抽選に用いるソフトウェア乱数である。なお、割込を禁止した状態（ステップＳ４１）でステップＳ４２を実行するのは、タイマ割り込み処理（図１２のステップＳ６７）でも同様の処理を実行するため、これとの重複（競合）を防止するためである。また、本実施形態の当たり決定乱数（普図当選決定乱数）と大当たり決定乱数（特図当選決定乱数）とは、ハード乱数発生回路７６により発生されるハードウェア乱数であり、その更新周期はタイマ割込周期（例えば数ｍｓ）よりもさらに高速（例えば数μｓ）であるため、大当たり決定乱数の初期値を更新する必要はない。

主コマンド解析処理（ステップＳ４３）は、払出制御装置７１から受信したコマンド（各種エラー発生指定の払出コマンドやエラー解除指定の払出コマンドを含む）を解析する処理である。サブコマンド送信処理（ステップＳ４４）では、初期設定後に送信すべきサブコマンド（演出制御に必要なサブコマンド）を演出制御装置７２に送信する。その他乱数更新処理（ステップＳ４６）では、例えばリーチグループ決定乱数やリーチモード決定乱数や変動パターン乱数などを更新する。リーチグループ決定乱数とは、特別図柄変動パターンのリーチグループの抽選に用いるソフトウェア乱数であり、リーチモード決定乱数とは、特別図柄変動パターンのリーチモードの抽選に用いるソフトウェア乱数であり、変動パターン乱数とは、特別図柄変動パターンの抽選に用いるソフトウェア乱数である。

（シリアル通信受信割り込み処理）
図１１は、主制御ＣＰＵ７３が実行するシリアル通信受信割り込み処理を示すフローチャートである。主制御ＣＰＵ７３は、メインループの割り込み許可中又はタイマ割り込み処理の割り込み許可中において、主コマンド（例えば、払出制御装置７１から入力する各種の払出コマンド）を受信すると、受信した主コマンドを優先して処理するためにシリアル通信受信割り込み処理を割り込ませる。

図１１に示すように、シリアル通信受信割り込み処理では、ＡＦレジスタの値をＲＡＭ７５の退避領域に退避させ（ステップＳ５１）、チャンネルＡ（ＣＨＡ）のステータスレジスタの内容をロードし（ステップＳ５２）、受信ＦＩＦＯにデータがあるか否かをチェックし（ステップＳ５３）、ＣＨＡデータレジスタから受信値を取得し（ステップＳ５４）、受信ＦＩＦＯにデータが無いか否かを判定し（ステップＳ５５）、受信ＦＩＦＯにデータがない場合（ステップＳ５５：ＹＥＳ）には、ステップＳ５１で退避させたＡＦレジスタの値を復帰させ（ステップＳ５７）、割り込みを許可した後（ステップＳ５８）、シリアル通信受信割り込み処理を終了する。一方、受信ＦＩＦＯにデータがある場合（ステップＳ５５：ＮＯ）、主コマンドバッファに受信データを格納し（ステップＳ５６）、ステップＳ５１で退避させたＡＦレジスタの値を復帰させ（ステップＳ５７）、割り込みを許可した後（ステップＳ５８）、シリアル通信受信割り込み処理を終了する。シリアル通信受信割り込み処理の終了により、メインループ（スタックポインタで指示されるプログラムアドレス）に復帰する。

（タイマ割り込み処理）
図１２は、主制御ＣＰＵ７３が実行するタイマ割り込み処理を示すフローチャートである。主制御ＣＰＵ７３は、カウンタ／タイマ回路は所定周期毎に割込要求信号を発生し、割込要求信号の発生に基づき、割り込み許可中のメインループにタイマ割り込み処理を割り込ませる。

図１２に示すように、タイマ割り込み処理では、メインループの実行中に使用していた全てのレジスタの値をＲＡＭ７５の退避領域に退避させる（ステップＳ６１）。値を退避させた後のレジスタには、タイマ割り込み処理の中で別の値を書き込むことができる。

次に、割り込みフラグを初期化し（ステップＳ６２）、割り込みを許可し（ステップＳ６３）、ダイナミックポート出力処理を実行した後（ステップＳ６４）、ポート入力処理を実行する（ステップＳ６５）。割り込みフラグの初期化（ステップＳ６２）により、割り込みフラグが４ｍｓ毎にセットされ、タイマ割り込み処理が４ｍｓ毎に周期的に実行される。

ポート入力処理（ステップＳ６５）では、図１３に示すように、オンエッジ検出フラグをクリアし（ステップＳ１２１）、入力ポート０の内容を取得・保存し（ステップＳ１２２）、入力ポート１の内容を取得・保存した後（ステップＳ１２３）、電源断予告信号を受信しているか否かを判定する（ステップＳ１２４）。具体的には、電源断予告信号の入力ポートをビットチェックし、電源断予告信号が入力しているか否かを判定する。

電源断予告信号を受信していない場合（ステップＳ１２４：ＮＯ）には、入力ポート１のオンエッジ検出フラグを生成し（ステップ１２５）、電源断予告信号を受信している場合（ステップＳ１２４：ＹＥＳ）には、入力ポート１のオンエッジ検出フラグを生成しない。大入賞口５２及び一般入賞口３７への遊技球の入賞の検知は、大入賞球検知センサ５８及び一般入賞球検知センサ５９にそれぞれに対応する受信記憶領域（１ビット）の受信状態への変化（立ち上がり）を検出することによって行われ、例えば、一般入賞球検知センサ５９に対応する受信記憶領域が受信状態に切り替わっていた場合、対応するオンエッジ検出フラグを、電源断予告信号を受信していなければオンに設定し、電源断予告信号を受信していればオンに設定せずにオフのまま維持する。

次に、入力ポート１と同様に、入力ポート２の内容を取得・保存した後（ステップＳ１２６）、電源断予告信号を受信しているか否かを判定する（ステップＳ１２７）。

電源断予告信号を受信していない場合（ステップＳ１２７：ＮＯ）には、入力ポート２のオンエッジ検出フラグを生成して（ステップ１２８）、本処理を終了し、電源断予告信号を受信している場合（ステップＳ１２７：ＹＥＳ）には、入力ポート２のオンエッジ検出フラグを生成せずに、本処理を終了する。第１始動入賞口３５及び第２始動入賞口３６への遊技球の入賞の検知は、第１特図始動球検知センサ５６及び第２特図始動球検知センサ５７にそれぞれに対応する受信記憶領域（１ビット）の受信状態への変化（立ち上がり）を検出することによって行われ、例えば、第２特図始動球検知センサ５７に対応する受信記憶領域が受信状態に切り替わっていた場合、対応するオンエッジ検出フラグを、電源断予告信号を受信していなければオンに設定し、電源断予告信号を受信していればオンに設定せずにオフのまま維持する。また、スルーチャッカ３２への遊技球の通過の検知は、ゲート通過球検知センサ５５に対応する受信記憶領域（１ビット）の受信状態への変化（立ち上がり）を検出することによって行われ、ゲート通過球検知センサ５５に対応する受信記憶領域が受信状態に切り替わっていた場合、対応するオンエッジ検出フラグを、電源断予告信号を受信していなければオンに設定し、電源断予告信号を受信していればオンに設定せずにオフのまま維持する。

このように、ポート入力処理では、ゲート通過球検知センサ５５からの通過検知信号や、第１特図始動球検知センサ５６、第２特図始動球検知センサ５７、大入賞球検知センサ５８、及び一般入賞球検知センサ５９からの入賞検知信号の入力状態（オン／オフ）をリードする。電源断発生時ではない場合には、受信記憶領域の受信状態への変化を検出することによって遊技球の通過や入賞を検知し、通過や入賞を検知すると、対応するオンエッジ検出フラグをオンに設定した後、本処理を終了する。一方、電源断発生時の場合には、遊技球の通過や入賞を検知せずに、本処理を終了する。本処理を終了すると、図１２のタイマ更新処理（ステップＳ６６）及び初期値乱数更新処理（ステップＳ６７）を実行する。

タイマ更新処理（ステップＳ６６）では、カウンタ／タイマ回路のカウント値を初期値に更新して周期のカウントを再開する。初期値乱数更新処理（ステップＳ６７）では、メインループの初期値乱数更新処理（図１０のステップＳ４２）と同様の処理を実行する。

次に、当たり図柄乱数更新処理を実行する（ステップＳ６８）。当たり図柄乱数更新処理では、大当たり図柄抽選用の当たり図柄乱数を発生させるためのカウンタの値を更新する。カウンタの値は、ＲＡＭ７５のカウンタ領域にてインクリメントされ、それぞれ規定の範囲内でループする。

次に、スイッチ管理処理を実行する（ステップＳ６９）。スイッチ管理処理では、ポート入力処理（ステップＳ６５）で検知された第１始動入賞口３５への遊技球の入賞、第２始動入賞口３６への遊技球の入賞、及びスルーチャッカ３２への遊技球の通過に基づいて、各当否判定処理に用いるハード乱数を取得する。

具体的には、第１始動入賞口３５への遊技球の入賞を検知している場合（対応するオンエッジフラグがオンの場合）、ＲＡＭ７５の第１特図保留乱数記憶領域に記憶された第１特図保留乱数の数が上限数（４個）未満であるか否かを判定し、上限数に達していなければ、第１特図当たり決定乱数を取得し、第１特図保留乱数として第１特図保留乱数記憶領域に記憶する。一方、第１特図保留乱数の数が上限数に達している場合には、第１特図当たり決定乱数を取得しない。

同様に、第２始動入賞口３６への遊技球の入賞を検知している場合（対応するオンエッジフラグがオンの場合）、ＲＡＭ７５の第２特図保留乱数記憶領域に記憶された第２特図保留乱数の数が上限数（４個）未満であるか否かを判定し、上限数に達していなければ、第２特図当たり決定乱数を取得し、第２特図保留乱数として第２特図保留乱数記憶領域に記憶する。一方、第２特図保留乱数の数が上限数に達している場合には、第２特図当たり決定乱数を取得しない。

スルーチャッカ３２への遊技球の通過を検知している場合（対応するオンエッジフラグがオンの場合）、ＲＡＭ７５の普図保留乱数記憶領域に記憶された普図保留乱数の数が上限数（４個）未満であるか否かを判定し、上限数に達していなければ、普図当たり決定乱数を取得し、普図保留乱数として普図保留乱数記憶領域に記憶する。一方、普図保留乱数の数が上限数に達している場合には、普図当たり決定乱数を取得しない。

また、第１特図当たり決定乱数又は第２特図当たり決定乱数を取得する場合、図柄表示用乱数として用いるソフト乱数を取得する。図柄表示乱数は、独立する複数の乱数（当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、及び変動パターン乱数）から構成され、図柄表示乱数も、特図保留乱数と同様に、上限数（４個）までＲＡＭ７５に記憶される。なお、スルーチャッカ３２への遊技球の通過を検知している場合（普通図柄の場合）にも、特別図柄の場合と同様に図柄表示用乱数を取得して記憶するが、その内容は特別図柄と比較して簡素化されている。

このように、第１特図当たり決定乱数又は第２特図当たり決定乱数、及び対応する図柄表示用乱数（当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、及び変動パターン乱数）を取得するタイミングは、第１始動入賞口３５又は第２始動入賞口３６への遊技球の入賞時（第１特図始動球検知センサ５６又は第２特図始動検知センサ５６による遊技球の検知時）であり、普図当たり決定乱数及び対応する図柄表示用乱数を取得するタイミングは、スルーチャッカ３２への遊技球の通過時（ゲート通過球検知センサ５５による遊技球の検知時）である。

次に、特別遊技管理処理を実行する（ステップＳ７０）。特別遊技管理処理では、第１特別図柄又は第２特別図柄に関する内部抽選（特別図柄判定処理）や、第１特図表示装置４０及び第２特図表示装置４１による図柄の変動及び停止の表示態様の決定（図柄及び変動パターン決定処理）を実行する。

特別図柄判定処理では、第１特図保留乱数記憶領域に最先に記憶された第１特図保留乱数、又は第２特図保留乱数記憶領域に最先に記憶された第２特図保留乱数の何れか一方を読み出し、読み出した特図保留乱数（第１特図当たり決定乱数又は第２特図当たり決定乱数）が当選であるか否かを、予め設定された第１特図当否判定テーブル又は第２特図当否判定テーブルを参照して決定する（特図抽選）。第１特図保留乱数は、第１特図当たり決定乱数として読み出されることによって第１特図保留乱数記憶領域から消去され、第２特図保留乱数は、第２特図当たり決定乱数として読み出されることによって第２特図保留乱数記憶領域から消去される。第１特図保留乱数と第２特図保留乱数との双方が記憶されている場合、第２特図保留乱数を優先して読み出してもよく、記憶領域（第１特図であるか第２特図であるか）に関わらず最先に記憶された保留球乱数を読み出してもよい。

図柄及び変動パターン決定処理では、特図停止図柄及び変動パターン（変動パターンコマンド）を、上記読み出した第１特図当たり決定乱数又は第２特図当たり決定乱数と、この当たり決定用乱数に対応して最先に記憶された当たり図柄乱数、リーチグループ決定乱数、リーチモード決定乱数、及び変動パターン乱数との組合せに応じて、予め設定されたパターン決定テーブルを参照して決定し、決定した変動パターンコマンドをポート出力要求バッファに格納する。当たり図柄乱数は、特図の停止図柄を規定するとともに、特図抽選に当選している場合には生起する大当たり遊技状態の態様（種別）を規定する。変動パターンは、変動時間、リーチの発生の有無、リーチ発生時の基本演出パターン等を規定する。

特図抽選に当選すると、当たり図柄乱数に応じた態様の大当たり遊技状態を生起する。大当たりの態様として、例えば２Ｒ通常当たり、２Ｒ確変当たり、１５Ｒ通常当たり、１５Ｒ確変当たり等が設定されており、２Ｒ当たりでは、アタッカー装置３９を２ラウンド分開閉し、１５Ｒ当たりでは、アタッカー装置３９を１５ラウンド分開閉する。また、通常当たりでは、大当たり遊技終了（アタッカー装置３９の作動終了）後に通常遊技状態又は時短遊技状態へ移行する場合があり、確変当たりでは、大当たり遊技終了後に確変遊技状態へ移行する場合がある。

確変遊技状態では、特別図柄判定処理において参照する当否判定テーブルを、通常用の低確率判定テーブルから高確率判定テーブル（通常用よりも当選確率が高い判定テーブル）に変更する。確変遊技状態は、次回の特図当選まで継続するが、時短遊技状態は、特図抽選を所定回数実行することによって終了する。

また、特別遊技管理処理では、第１特別図柄及び第２特別図柄の変動の開始及び終了、大当たり遊技状態の開始及び終了、大当たり遊技状態におけるラウンド数、確変遊技状態の開始及び終了、時短遊技状態の開始及び終了などの管理を行い、これらの管理に関する演出関連コマンド（例えば、特別図柄の変動の開始を示す変動開始指示コマンドや終了を示す変動終了指示コマンドなど）をポート出力要求バッファに格納する。

次に、普通遊技管理処理を実行する（ステップＳ７１）。普通遊技管理処理では、普通図柄に対応する内部抽選（普通図柄判定処理）や、普図表示装置４２による図柄の変動及び停止の表示態様の決定（図柄及び変動パターン決定処理）などを実行する。

普通図柄判定処理では、普図保留乱数記憶領域に最先に記憶された普図保留乱数を読み出し、読み出した普図保留乱数（普図当たり決定乱数）が当選であるか否かを、予め設定された普図当否判定テーブルを参照して決定する（普図抽選）。普図保留乱数は、普図当たり決定乱数として読み出されることによって普図保留乱数記憶領域から消去される。

図柄及び変動パターン決定処理では、普図停止図柄及び変動パターン（変動パターンコマンド）を、上記読み出した普図当たり決定乱数と、この当たり決定用乱数に対応して最先に記憶された図柄表示用乱数の組合せに応じて、予め設定されたパターン決定テーブルを参照して決定する。

なお、普通図柄判定処理において普図抽選に当選すると、電動チューリップ３３が所定回数（本実施形態では１回）開放される。また、確変遊技状態及び時短遊技状態では、普通図柄判定処理において参照する普図当否判定テーブルを、通常用の低確率判定テーブルから高確率判定テーブル（通常用よりも当選確率が高い判定テーブル）に変更し、図柄及び変動パターン決定処理において参照するパターン決定テーブルを、通常用のパターン決定テーブルから時短用パターン決定テーブル（通常用よりも変動時間が短い決定テーブル）に変更する。

次に、エラー管理処理を実行する（ステップＳ７２）。エラー管理処理では、ポート入力処理（ステップＳ１２２）で保存した入力ポート０のエラー検知信号の入力が確認された場合、磁石等を使用した不正が行われている可能性があるため、以降の通常の処理を実行せずに所定のエラー処理を実行する。

次に、入賞口スイッチ処理を実行する（ステップＳ７３）。入賞口スイッチ処理では、ポート入力処理（ステップＳ６５）で検知された第１始動入賞口３５、第２始動入賞口３６、一般入賞口３７、及び大入賞口５２への遊技球の入賞情報（各オンエッジフラグのオン情報）を取得する。

次に、払出制御管理処理を実行する（ステップＳ７４）。払出制御管理処理では、入賞口スイッチ処理（ステップＳ７３）において取得した入賞情報に基づき、払出制御装置７１に対して賞球動作の実行及び賞球個数を指示する賞球指示コマンドを生成し、ポート出力要求バッファに格納する。

次に、外部情報処理を実行する（ステップＳ７５）。外部情報処理では、外部情報端子基板６５を介して遊技場のホールコンピュータ６８へ出力する外部情報信号（例えば賞球情報、扉開放情報、図柄確定回数情報、大当たり情報、始動口情報等）をポート出力要求バッファに格納する。

次に、試験信号管理処理を実行する（ステップＳ７６）。試験信号管理処理では、主制御ＣＰＵ７３が自己の内部状態（例えば、普通図柄遊技管理状態、特別図柄遊技管理状態、大当たり中、確率変動機能作動中、時間短縮機能作動中）を表す各種の試験信号を生成し、これらをポート出力要求バッファに格納する。この試験信号により、例えば主制御装置７０の外部で主制御ＣＰＵ７３の内部状態を試験することができる。

次に、ＬＥＤ表示設定処理を実行する（ステップＳ７７）。ＬＥＤ表示設定処理では、第１特図表示装置４０、第２特図表示装置４１、普図表示装置４２、状態表示装置４３等の点灯状態を制御するために各ＬＥＤに対して印加するバイトデータとしての駆動信号を、ポート出力要求バッファに格納する。

例えば、第１特図表示装置４０及び第２特図表示装置４１に対しては、特別遊技管理処理（ステップＳ７０）において決定した特図停止図柄及び変動パターンでの点灯表示を行わせる駆動信号を格納し、普図表示装置４２に対しては、普通遊技管理処理（ステップＳ７１）において決定した普図停止図柄及び変動パターンでの点灯表示を行わせる駆動信号を格納し、第２特図保留数表示部４６に対しては、第２特図保留乱数記憶領域に記憶された第２特図保留乱数の数を示す点灯表示を行わせる駆動信号を格納し、普図保留数表示部４７に対しては、普図保留乱数記憶領域に記憶された普図保留乱数の数を示す点灯表示を行わせる駆動信号を格納し、ラウンド数表示部４４に対しては、特別遊技管理処理（ステップＳ７０）において管理されている大当たり遊技中の現在のラウンド数を示す点灯表示を行わせる駆動信号を格納する。

次に、ソレノイド出力イメージ合成処理を実行する（ステップＳ７８）。ソレノイド出力イメージ合成処理では、アタッカー装置３９及び電動チューリップ３３を開閉制御するためにアタッカー駆動装置５４及び電動チューリップ駆動装置５１に対して出力する制御コマンドとしての駆動信号を、ポート出力要求バッファに格納する。

例えば、アタッカー駆動装置５４に対しては、特別遊技管理処理（ステップＳ７０）において管理されている大当たり遊技中のラウンドに基づいてアタッカー装置３９を開閉させる駆動信号を格納し、電動チューリップ駆動装置５１に対しては、普通遊技管理処理（ステップＳ７１）における普図抽選の当選に応じて電動チューリップ３３を所定回数開放させる駆動信号を格納する。

次に、ポート出力処理を実行する（ステップＳ７９）。ポート出力処理では、上述の各処理（ステップＳ７０、ステップＳ７４〜ステップＳ７８）においてポート出力要求バッファに格納された各信号を、対応する送信対象に対してポート出力する。

例えば、特別遊技管理処理（ステップＳ７０）において格納された変動パターンコマンドや演出関連コマンドをサブ制御装置７２に送信し、払出制御管理処理（ステップＳ７４）において格納された賞球指示コマンドを払出制御装置７１に送信し、外部情報処理（ステップＳ７５）において格納された外部情報信号を外部情報端子基板６５に送信し、ＬＥＤ表示設定処理（ステップＳ７７）において格納された駆動信号を各表示装置４０〜４３に送信し、ソレノイド出力イメージ合成処理（ステップＳ７８）において格納された駆動信号をアタッカー駆動装置５４や電動チューリップ駆動装置５１に送信する。

最後に、ステップＳ６１において退避させた全てのレジスタの値を復帰させ（ステップＳ８０）、タイマ割り込み処理を終了する。タイマ割り込み処理の終了により、メインループ（スタックポインタで指示されるプログラムアドレス）に復帰する。

（電源断時退避処理）
図１４は、主制御ＣＰＵ７３が実行する電源断時退避処理を示すフローチャートである。主制御ＣＰＵ７３は、メインルーチンの割り込み許可中に電源断予告信号を受信すると、電源断時退避処理を割り込ませる。また、タイマ割り込み処理の実行中に電源断予告信号を受信すると、タイマ割り込み処理が終了してメインループに復帰した後に電源断時退避処理を割り込ませる。

図１４に示すように、電源断時退避処理では、ＡＦレジスタの値をＲＡＭ７５の退避領域に退避させ（ステップＳ１０１）、電源断予告信号を受信しているか否かを判定する（ステップＳ１０２）。具体的には、電源断予告信号の入力ポートをビットチェックし、電源断予告信号が入力しているか否かを判定する。このように電源断時退避処理の開始直後に電源断予告信号を再度チェックすることによって、ノイズ等による誤検知に起因したステップＳ１０６以降の処理の実行を回避することができる。

電源断予告信号を受信していない場合（ステップＳ１０３：ＮＯ）には、ステップＳ１０１で退避させたＡＦレジスタの値を復帰させ（ステップＳ１０４）、割り込みを許可した後（ステップＳ１０５）、電源断時退避処理を終了する。電源断時退避処理の終了により、メインループ（スタックポインタで指示されるプログラムアドレス）に復帰する。

一方、電源断予告信号を受信している場合（ステップＳ１０３：ＹＥＳ）には、出力ポート（出力ポート要求バッファ）の全てにクリア値を出力する（ステップＳ１０６）。これにより、本処理以前に出力ポート要求バッファに格納された信号は全て削除され、送信されない。

次に、ＲＡＭ７５のワーク領域（使用禁止領域及びスタック領域を含むユーザワーク領域）のうち、バックアップ判定記憶領域及びサムチェックバッファを除く領域について、チェックサム値を算出し、算出したチェックサム値をサムチェックバッファに保存する（ステップＳ１０８）。

次に、バックアップ判定記憶領域にバックアップ有効判定値（バックアップ有効判定フラグ）を保存し（ステップＳ１０８）、ＲＡＭ７５のワーク領域に対するアクセスを禁止して（ステップＳ１０９）、電源断時待機処理を実行する。

電源断時待機処理では、電源断時にある程度の待機時間（例えば数十ｍｓ程度）を確保し、その間に入力ポート２の電源断予告信号をチェックする。本実施形態では、リセット信号待ちとして８０ｍｓ分のループカウンタをセットし（ステップＳ１１０）、ループカウンタの値をデクリメントしながら電源断予告信号の入力ポートをビットチェックする（ステップＳ１１１）。８０ｍｓ間経過する前（ループカウンタが０になる前）に電源断予告信号が入力すると（ステップＳ１１２：ＹＥＳ）、電源断時待機処理の最初（ステップＳ１１０）に戻る。電源断予告信号が入力せずに８０ｍｓ間が経過するまでこの処理を継続し（ステップＳ１１２：ＹＥＳ→ステップＳ１１０、又はステップＳ１１２：ＮＯ→ステップＳ１１３：ＮＯ→ステップＳ１１１）、電源断予告信号が入力せずに８０ｍｓ間が経過すると（ステップＳ１１２：ＮＯ→ステップＳ１１３：ＹＥＳ）、電源断時退避処理を終了し、ＣＰＵ初期化処理（図７のステップＳ１）へ移行する。電源断時待機処理によって、電源断予告信号が所定時間（８０ｍｓ）以上入力しない安定した状態となった後にＣＰＵ初期化処理へ移行させることができ、処理の安定化及びシステム保護を図ることができる。

このように主制御装置７０のタイマ割り込み処理は、電源断時退避処理に優先してメインループに割り込むので、タイマ割り込み処理の実行中に電源断が発生した場合であっても、タイマ割り込み処理は電源断時退避処理によって中断せず、電源断時退避処理はタイマ割り込み処理の終了を待って開始される。従って、電源断時退避処理において退避させるデータ量を最小限に抑えるとともに、復帰プログラムの複雑化を回避することができる。

すなわち、電源断時退避処理において、ＲＡＭ７５のワーク領域の内容をバックアップ情報としてＲＡＭ７５の退避領域に退避させるバックアップ情報退避処理や、退避させたバックアップ情報をＲＡＭ７５のワーク領域に復帰させて前回の電源断発生時に実行中であった遊技状態に復帰させる状態復帰処理を実行しないので、ＲＡＭ７５の退避領域の記憶量を低減させることができる。また、バックアップ情報退避処理や状態復帰処理を実行しないので、復帰プログラムの簡素化を図ることができる。

また、ポーリングによって電源断予告信号を監視していないので、主制御ＣＰＵ７３の処理負担を軽減することができる。

さらに、メイン割り込み処理において、入賞判定処理（ステップＳ１２５、ステップＳ１２８）の実行前に電源断予告信号を受信した場合（ステップＳ１２４：ＹＥＳ、ステップＳ１２７：ＹＥＳ）には入賞判定処理を実行しないので、電源断によるノイズ等に起因して入賞球検知信号が誤って主制御装置に入力しても、誤入力に基づく払出（ステップＳ７３、ステップＳ４）や当否抽選（ステップＳ６９〜ステップＳ７１）が実行されることはない。従って、例えば、故意に電源断を発生させるという遊技者の不正行為に起因して、賞球の払い出しや大当たり遊技状態の生成が行われることがなく、賞球の不正な取得を防止することができる。

［払出制御装置７１の入力ポートの説明］
払出制御装置７１の複数の入出力ポートのうち、入力ポート０には、払出計数スイッチ８４からの払出計数信号、ＣＲユニット５０からの貸出装置ＲＥＡＤＹ信号及び台端末貸出要求完了確認信号、主制御ＣＰＵ７３からの主コマンド許可信号、払出コマンド送信信号及び発射許可信号、及び電源供給装置６１からの電源断予告信号及びＲＷＭクリア信号が割り当てられている。入力ポートには、各信号の受信時に状態が切り替わる（１／０で切り替わる）１ビットの受信記憶領域が設けられ、各信号の入力の確認は、対応する受信記憶領域のビットチェックによって行われる。入力ポート０は、電源断の発生時に電源断予告信号を受信する電源断信号受信手段として機能し、入力ポート０に電源断予告信号が入力している間、対応する受信記憶領域の状態が切り替わる。

［払出制御装置７１が実行する制御処理］
次に、払出制御装置７１の払出制御ＣＰＵ８０がＲＯＭ８１に記憶されている遊技制御用プログラム（払出発射制御プログラム）に従って実行する制御処理について説明する。払出制御ＣＰＵ８０が実行する制御処理は、メインルーチンとしてのＣＰＵ初期化処理及びメインループ、シリアル通信受信割り込み処理、タイマ割り込み処理（メイン割り込み処理）、並びに電源断時退避処理を含み、払出制御ＣＰＵ８０は、これらの処理の実行を制御する。

図１５（ａ）に示すように、シリアル通信受信割り込み処理の割り込み発生要因は主コマンドの受信によって成立し、タイマ割り込み処理の張り込み発生要因は、所定周期（本実施形態では１．４ｍｓ）毎に成立し、電源断時退避処理の割り込み発生要因は電源断予告信号の受信によるＩＮＴ割り込み発生によって成立する。シリアル通信受信割り込み処理とタイマ割り込み処理と電源断時退避処理とは、この順番で割り込み優先順位が高くなるように設定されている。また、シリアル通信受信割り込み処理と電源断時退避処理とは多重割り込みを禁止し、タイマ割り込み処理は多重割り込みを許可する。

すなわち、払出制御装置７１では、図１５（ｂ）に示すように、メインルーチンが基本処理として繰り返して実行され、タイマ割り込み処理が所定周期毎に起動してメインループに割り込む。メインルーチンの実行中又はタイマ割り込み処理の実行中に主コマンドを受信すると、シリアル通信受信割り込み処理が起動してメインループ又はタイマ割り込み処理に割り込む（図示省略）。メインルーチンの実行中（シリアル通信受信割り込み処理及びタイマ割り込み処理の実行中ではなく、主コマンドも受信していない）に電源断予告信号を受信すると、電源断時退避処理が起動してメインルーチンに割り込む。また、タイマ割り込み処理の実行中に電源断予告信号を受信すると、タイマ割り込み処理が終了してメインループに復帰した後に電源断時退避処理が起動する。但し、電源断時退避処理の実行中にはシリアル通信受信割り込み処理及びメイン割り込み処理は起動せず、電源断時退避処理の実行中に割り込み発生要因が成立した場合には、電源断時退避処理の終了を待って対応する割り込み処理が起動する。なお、割り込み処理は、割り込み先の処理（現在実行中の処理）が割り込み許可状態であることを条件として起動する。

また、メイン割り込み処理は、入力ポート０の内容（払出計数信号を含む）を取得する処理（図２０のステップＳ２６２）と、入力ポート０の内容を更新して保存する処理（図２０のステップＳ２６４）と、払出モータ８３による１回の払出動作の完了を検出する払出検出処理（更新した入力ポート０の払出計数信号の立ち下がりを検出し、立ち下がりを検出したときに立ち下がりの検出（オンエッジ）を保存する処理（図２０のステップＳ２６５））と、払出検出処理において１回の払出動作の完了を検出したときにＲＡＭ８２に記憶された払出残数を１個減算する払出残数減算処理（図１９のステップＳ２４７）と、ＲＡＭ８２に記憶された払出残数が正数であるときに払出モータ８３に１回の払出動作を実行させるための払出駆動制御コマンドを生成し（図１９のステップＳ２４７）、生成した払出駆動制御コマンド送信信号を払出モータ８３に送信する払出指示処理（図１９のステップＳ２５２）とを含む。メインＣＰＵ７３は、タイマ割り込み処理の実行中は電源断時退避処理の割り込みを禁止する一方、実行中のタイマ割り込み処理において払出検出処理の実行前に電源断予告信号を受信した場合（図２０のステップＳ２６３：ＹＥＳ）には、払出検出処理を実行しない。

（ＣＰＵ初期化処理）
パチンコ機Ｐに電源が投入されると、払出制御ＣＰＵ８０はＣＰＵ初期化処理を開始する。ＣＰＵ初期化処理によって、払出制御装置７１の安定した払出動作及び発射動作が保証される。

図１６は、払出制御ＣＰＵ８０が実行するＣＰＵ初期化処理を示すフローチャートである。

ＣＰＵ初期化処理の開始により、スタックポインタにスタック領域の先頭アドレス（アドレス初期値）をセットし（ステップＳ２０１）、ベクタ方式の割込モード（割り込みモードモード２）に設定する（ステップＳ２０２）。これにより、払出制御ＣＰＵ８０は、任意のアドレス（但し最下位ビットは０）を割込ベクタとして参照し、指定の割込ハンドラを実行することができる。

次に、割り込みベクタテーブルを設定し（ステップＳ２０３）、内蔵レジスタを設定して（ステップＳ２０４）、リセット時待機処理を実行する。この処理では、リセットスタート（例えば電源投入）時にある程度の待機時間（例えば百ｍｓ程度）を確保し、その間に入力ポート０の電源断予告信号をチェックする。本実施形態では、供給電源安定待ち時間として１００ミリ秒分のループカウンタをセットし（ステップＳ２０５）、ループカウンタの値をデクリメントしながら電源断予告信号の入力ポートをビットチェックする（ステップＳ２０６）。１００ミリ秒間経過する前（ループカウンタが０になる前）に電源断予告信号が入力すると（ステップＳ２０７：ＹＥＳ）、リセット時待機処理の最初（ステップＳ２０５）に戻る。電源断予告信号が入力せずに１００ミリ秒間が経過するまでこの処理を継続し（ステップＳ２０７：ＹＥＳ→ステップＳ２０５、又はステップＳ２０７：ＮＯ→ステップＳ２０８：ＮＯ→ステップＳ２０６）、電源断予告信号が入力せずに１００ミリ秒間が経過すると（ステップＳ２０７：ＮＯ→ステップＳ２０８：ＹＥＳ）、この処理を終了する。

次に、ＲＡＭ８２のワーク領域に対するアクセスを許可する（ステップＳ２０９）。具体的には、ワーク領域のＲＡＭプロテクト設定値をリセットする。これにより、以後はＲＡＭ８２のワーク領域に対するアクセスが許可された状態となる。

次に、ＲＡＭ８２にバックアップ有効判定値（バックアップ有効判定フラグ）が保存されているか否かを判定する。具体的には、ＲＡＭ８２のバックアップ判定記憶領域のデータをバックアップ有効判定値と比較し（ステップＳ２１０）、両者が一致している場合（バックアップ有効判定フラグがセットされている場合）には、電源断時退避処理が適正に終了した後のＣＰＵ初期化処理であると判定し（ステップＳ２１１：ＮＯ）、不一致の場合（バックアップ有効判定フラグがセットされていない場合）には、電源断時退避処理が適正に終了した後のＣＰＵ初期化処理ではないと判定する（ステップＳ２１１：ＹＥＳ）。

電源断時退避処理が適正に終了した後のＣＰＵ初期化処理である場合（ステップＳ２１１：ＮＯ）、ＲＡＭ８２のバックアップ情報についてサムチェックを実行する。具体的には、ＲＡＭ８２のワーク領域（使用禁止領域及びスタック領域を含むユーザワーク領域）のうち、バックアップ判定記憶領域及びサムチェックバッファを除く領域について、チェックサム値を算出し（ステップＳ２１２）、算出したチェックサム値が正常値か否かを判定する（ステップＳ２１３）。具体的には、ステップＳ２１２で算出したチェックサム値と、後述する電源断時退避処理（ステップＳ２８０）で保存したチェックサム値とを比較し、両者が一致する場合には正常値であると判定し、相違する場合には正常値ではないと判定する。

チェックサム値が正常値の場合（ステップＳ２１３：ＹＥＳ）、復帰処理を実行する。復帰処理では、電源復帰時クリア領域（例えば、バックアップ判定記憶領域）をリセットする（ステップＳ２１４）。

一方、電源断時退避処理が適正に終了した後のＣＰＵ初期化処理ではない場合（ステップＳ２１１：ＹＥＳ）、又はチェックサム値が正常値でなかった場合（ステップＳ２１３：ＮＯ）、初期化処理（ステップＳ２１５、Ｓ２１６）を実行する。

初期化処理では、ＲＡＭ８２の使用禁止領域以外の記憶領域を全てクリアする（ステップＳ２１５）。これにより、ＲＡＭ８２のワーク領域及びスタックエリアは全て初期化される。次に、ＲＡＭ８２にクリア起動時の初期値をセットすることによりＲＡＭ８２の初期設定を行う（ステップＳ２１６）。

復帰処理（ステップＳ２１４）又は初期化処理（ステップＳ２１５、Ｓ２１６）が終了すると、起動時の設定値をセットし（ステップＳ２１７）、タイマ割り込み用カウンタをセットし（ステップＳ２１８）、割り込みデイジーチェンをリセットして（ステップＳ２１９）、メインループへ移行する。割り込みデイジーチェンをリセット（ステップＳ２１９）することにより、後述する電源断時退避処理におけるステップＳ２８６（図２１参照）の判定がＹＥＳでＣＰＵ初期化処理へ移行した際に、割り込み処理から抜ける際のＲＥＴＩ処理を行っていないために、後述するメインループにおけるステップＳ２２４（図１７参照）で割り込み許可を行っても各割り込み処理に移行しないといったことを防止している。

（メインループ）
図１７は、払出制御ＣＰＵ８０が実行するメインループを示すフローチャートである。

メインループでは、割り込みを禁止して（ステップＳ２２１）、受信コマンド解析処理（ステップＳ２２２）、コマンド送受信関連処理（ステップＳ２２３）を実行し、割り込みを許可した後（ステップＳ２２４）、ステップＳ２２１へ戻る。

受信コマンド解析処理（ステップＳ２２２）は、主制御装置７０から受信したコマンドを解析する処理である。主制御装置７０から受信するコマンドは、起動に関するコマンド、払出停止のコマンド（例えば、扉開放エラーが発生した場合に出力）、及び賞球に関するコマンド（主コマンド許可信号、払出コマンド送信信号）を含む。払出コマンド送信信号を受信した場合、払出制御ＣＰＵ８０は、受信した払出コマンド送信信号（賞球指示コマンド）が示す賞球数分だけ賞球メモリ領域の賞球残数を加算する。なお、払出制御ＣＰＵ８０は、起動に関するコマンドを受信した場合には起動処理を実行し、エラーに関するコマンドを受信した場合には、払出動作を中断する処理を実行する。コマンド送受信関連処理（ステップＳ２２３）では、受信したコマンドに関連する処理を実行する。例えば、皿満タンＳＷ８５からの受信に基づいて皿満タンエラーを検知した場合や、払出計数スイッチ８４からの受信に基づいて球切れエラーや球詰まりエラーを検知した場合には、発生したエラーを示すエラーコマンドを主制御装置７０へ送信する。

（シリアル通信受信割り込み処理）
図１８は、払出制御ＣＰＵ８０が実行するシリアル通信受信割り込み処理を示すフローチャートである。払出制御ＣＰＵ８０は、メインループの割り込み許可中又はタイマ割り込み処理の割り込み許可中において、主コマンド（主制御装置７０から入力する各種コマンド）を受信すると、受信した主コマンドを優先して処理するためにシリアル通信受信割り込み処理を割り込ませる。

図１８に示すように、シリアル通信受信割り込み処理では、ＡＦレジスタの値をＲＡＭ８２の退避領域に退避させ（ステップＳ２３１）、ＳＣＵのステータスレジスタの内容をロードし（ステップＳ２３２）、受信データがあるか否かをチェックし（ステップＳ２３３）、ＳＣＵデータレジスタから受信値を取得し（ステップＳ２３４）、受信データを確認したか否かを判定し（ステップＳ２３５）、受信データを確認しなかった場合（ステップＳ２３５：ＮＯ）には、ステップＳ２３１で退避させたＡＦレジスタの値を復帰させ（ステップＳ２３７）、割り込みを許可した後（ステップＳ２３８）、シリアル通信受信割り込み処理を終了する。一方、受信データを確認した場合（ステップＳ２３５：ＮＯ）、シリアル通信用バッファに受信データを格納し（ステップＳ２３６）、ステップＳ２３１で退避させたＡＦレジスタの値を復帰させ（ステップＳ２３７）、割り込みを許可した後（ステップＳ２３８）、シリアル通信受信割り込み処理を終了する。シリアル通信受信割り込み処理の終了により、メインループ又は、タイマ割り込み処理（スタックポインタで指示されるプログラムアドレス）に復帰する。

（タイマ割り込み処理）
図１９は、払出制御ＣＰＵ８０が実行するタイマ割り込み処理を示すフローチャートである。払出制御ＣＰＵ８０は、カウンタ／タイマ回路は所定周期毎に割込要求信号を発生し、割込要求信号の発生に基づき、割り込み許可中のメインループにタイマ割り込み処理を割り込ませる。

図１９に示すように、タイマ割り込み処理では、メインループの実行中に使用していた全てのレジスタの値をＲＡＭ８２の退避領域に退避させる（ステップＳ２４１）。値を退避させた後のレジスタには、タイマ割り込み処理の中で別の値を書き込むことができる。

次に、割り込みを許可し（ステップＳ２４２）、割り込みフラグを初期化した後（ステップＳ２４３）、ポート入力処理を実行する（ステップＳ２４４）。割り込みフラグの初期化（ステップＳ２４３）により、割り込みフラグが１．４ｍｓ毎にセットされ、タイマ割り込み処理が１．４ｍｓ毎に周期的に実行される。

ポート入力処理（ステップＳ２４４）では、図２０に示すように、オンエッジ検出フラグをクリアし（ステップＳ２６１）、入力ポート０の内容を取得した後（ステップＳ２６２）、電源断予告信号を受信しているか否かを判定する（ステップＳ２６３）。具体的には、電源断予告信号の入力ポートをビットチェックし、電源断予告信号が入力しているか否かを判定する。

電源断予告信号を受信していない場合（ステップＳ２６３：ＮＯ）には、入力ポート０の内容を更新して保存し（ステップＳ２６４）、入力ポート０の払出計数信号のオンエッジを保存して（ステップＳ２６５）、本処理を終了する。払出計数ＳＷ８４に対応する受信記憶領域（１ビット）の受信状態（レベル）は、通常はＨ（Ｈｉｇｈ）に設定され、払出計数信号の受信によってＬ（Ｌｏｗ）に変更されるため、電断予告信号を受信しておらず、且つ払出計数ＳＷ８４に対応する受信記憶領域（１ビット）の受信状態への変化（ＨからＬへの立ち下がり）を検出した場合に、ステップＳ２６５の処理によって払出計数信号のオンエッジが保存される。なお、払出計数信号のオンエッジは、ＨからＬへの変更（Ｈ→Ｌ）のみによって検出してもよく、ＨからＬへ変更された後のＬの維持（Ｈ→Ｌ→Ｌ）によって検出してもよい。一方、電源断予告信号を受信している場合（ステップＳ２６３：ＹＥＳ）には、入力ポート０の内容の更新、及び入力ポート０のオンエッジの保存を実行せずに、本処理を終了する。

このように、ポート入力処理において、払出計数ＳＷ８４からの払出計数信号の入力状態（Ｈ／Ｌ）をリードし、電源断発生時ではない場合には、受信記憶領域の受信状態への変化を検出することによって遊技球の払い出しを検知し、払出計数信号のオンエッジを保存した後、本処理を終了する。一方、電源断発生時の場合には、遊技球の払い出しを検知せずに、本処理を終了する。本処理を終了すると、図１９のタイマ更新処理（ステップＳ２４５）を実行する。

タイマ更新処理（ステップＳ２４５）では、各処理の実行間隔を規定するカウンタ／タイマ回路のカウント値を初期値に一括して更新して周期のカウントを再開する。

次に、ＣＲ通信処理を実行する（ステップＳ２４６）。ＣＲ通信処理では、ポート入力処理（ステップＳ２６４）でＣＲユニット５０から台端末貸出要求完了確認信号の受信を保存した場合に、基本単位分だけ貸出メモリ領域の貸出残数を加算する。

次に、払出モータ関連処理を実行する（ステップＳ２４７）。払出モータ関連処理では、ポート入力処理（ステップＳ２６５）で払出計数ＳＷ８４からの払出計数信号のオンエッジを保存した場合に、賞球残数及び貸出残数の一方を貸出残数を優先して１つ減算する。また、賞球残数及び貸出残数の一方がゼロではない場合には、遊技球１個分の払出動作を払出モータ８３に実行させるための払出駆動制御コマンドを生成し、ポート出力要求バッファに格納する。なお、１回の賞球払出を所定単位個数（例えば２５個）を上限とした個数分まで連続で行う処理（賞球連続払出処理）が設定されている場合には、連続賞球払出処理の途中に貸出残数がゼロから増加した場合であっても、実行中の連続賞球払出処理を中断せずに継続する。そして、１回の連続賞球払出処理が完了した後は、賞球残数が未だゼロに達していなくても、貸出残数がゼロではない場合には、賞球残数よりも貸出残数の払い出しを優先して実行する。

次に、発射制御処理２４８を実行する。発射制御処理では、発射ボリューム８８から受信した射勢指示信号に基づいて発射モータ８６の駆動を制御する。これにより、遊技者の操作量に応じて遊技球の打ち出し強さが調整される。但し、タッチセンサ８９からの検出信号がオフ（ローレベル）の場合、発射停止スイッチ９０から発射停止信号が入力された場合、及びパチンコ機ＰにＣＲユニット５０が接続されていない場合には、発射モータ８６の駆動を停止する。

次に、エラー関連処理を実行する（ステップＳ２４９）。エラー関連処理では、皿満タンエラー等のエラーを検知した場合に、エラーの内容を示すエラーコマンドをポート出力要求バッファに格納する。

次に、外部情報処理を実行する（ステップＳ２５０）。外部情報処理では、外部情報端子基板６５を介して遊技場のホールコンピュータ６８へ出力する外部情報信号（例えば賞球情報等）をポート出力要求バッファに格納する。

次に、試験信号管理処理を実行する（ステップＳ２５１）。試験信号管理処理では、払出制御ＣＰＵ８０が自己の内部状態を表す各種の試験信号を生成し、これらをポート出力要求バッファに格納する。この試験信号により、例えば払出制御装置７１の外部で払出制御ＣＰＵ８０の内部状態を試験することができる。

次に、ポート出力処理を実行する（ステップＳ２５２）。ポート出力処理では、上述の各処理においてポート出力要求バッファに格納された各信号を、対応する送信対象に対してポート出力する。本処理によって、払出モータ８３への払出駆動制御コマンドの送信やホールコンピュータ６８への賞球情報の送信の他、状態ＬＥＤの発光制御が実行される。

最後に、ステップＳ２４１において退避させた全てのレジスタの値を復帰させ（ステップＳ２５３）、タイマ割り込み処理を終了する。タイマ割り込み処理の終了により、メインループ（スタックポインタで指示されるプログラムアドレス）に復帰する。

（電源断時退避処理）
図２１は、払出制御ＣＰＵ８０が実行する電源断時退避処理を示すフローチャートである。払出制御ＣＰＵ８０は、メインルーチンの割り込み許可中に電源断予告信号を受信すると、電源断時退避処理を割り込ませる。また、タイマ割り込み処理の実行中に電源断予告信号を受信すると、タイマ割り込み処理が終了してメインループに復帰した後に電源断時退避処理を割り込ませる。

図２１に示すように、電源断時退避処理では、ＡＦレジスタの値をＲＡＭ８２の退避領域に退避させ（ステップＳ２７１）、電源断予告信号を受信しているか否かを判定する（ステップＳ２７２）。具体的には、電源断予告信号の入力ポートをビットチェックし、電源断予告信号が入力しているか否かを判定する。このように電源断時退避処理の開始直後に電源断予告信号を再度チェックすることによって、ノイズ等による誤検知に起因したステップＳ２７６以降の処理の実行を回避することができる。

電源断予告信号を受信していない場合（ステップＳ２７３：ＮＯ）には、ステップＳ２７１で退避させたＡＦレジスタの値を復帰させ（ステップＳ２７４）、割り込みを許可した後（ステップＳ２７５）、電源断時退避処理を終了する。電源断時退避処理の終了により、メインループ（スタックポインタで指示されるプログラムアドレス）に復帰する。

一方、電源断予告信号を受信している場合（ステップＳ２７３：ＹＥＳ）には、出力ポート（出力ポート要求バッファ）の全てにクリア値を出力する（ステップＳ２７６）。これにより、本処理以前に出力ポート要求バッファに格納された信号は全て削除され、送信されない。

次に、コマンド受信待ち時間として４．５ミリ秒分のループカウンタをセットし（ステップＳ２７７）、ループカウンタの値をデクリメントしながらその値がゼロに達したか否か（４．５ミリ秒が経過したか否か）を判定し（ステップＳ２７８）、４．５ミリ秒が経過すると（ステップＳ２７８：ＹＥＳ）、データ格納処理を実行する（ステップＳ２７９）。データ格納処理では、払出制御ＣＰＵ８０に入力したデータ（入力ポートの状態）を格納する。データ格納処理は、シリアル通信受信割り込み処理におけるステップＳ２３２〜Ｓ２３６（図１８参照）と同様の処理であり、ＳＣＵのステータスレジスタの内容をロードし、受信データがあるか否かをチェックし、ＳＣＵデータレジスタから受信値を取得し、受信データを確認したか否かを判定し、受信データを確認した場合にシリアル通信用バッファに受信データを格納する。データ格納処理までの待機時間は、４．５ミリ秒に限定されず、主制御装置７１が実行するタイマ割り込み処理の周期（４ミリ秒）を超えていればよく、タイマ割り込み処理の周期（４ミリ秒）にタイマ割り込み処理に要する時間を加えた時間以上が好適である。データ格納処理までの待機時間を上述のように設定することにより、この待機時間内に主制御ＣＰＵ７３がタイマ割り込み処理を必ず１回実行することになる。従って、待機時間内に、主制御ＣＰＵ７３が払出制御管理処理（図１２のステップＳ７４）及びポート出力処理（図１２のステップＳ７９）が１回以上実行され、データ格納処理（ステップＳ２７９）において、電源断時退避処理の開始後に主制御ＣＰＵ７３から送信された最新の賞球指示コマンドを受信して格納することができる。

次に、ＲＡＭ８２のワーク領域（使用禁止領域及びスタック領域を含むユーザワーク領域）のうち、バックアップ判定記憶領域及びサムチェックバッファを除く領域について、チェックサム値を算出し、算出したチェックサム値をサムチェックバッファに保存する（ステップＳ２８０）。

次に、バックアップ判定記憶領域にバックアップ有効判定値（バックアップ有効判定フラグ）を保存し（ステップＳ２８１）、ＲＡＭ８２のワーク領域に対するアクセスを禁止して（ステップＳ２８２）、電源断時待機処理を実行する。

電源断時待機処理では、電源断時にある程度の待機時間（例えば十ｍｓ程度）を確保し、その間に入力ポート０の電源断予告信号をチェックする。本実施形態では、リセット信号待ちとして１０ｍｓ分のループカウンタをセットし（ステップＳ２８３）、ループカウンタの値をデクリメントしながら電源断予告信号の入力ポートをビットチェックする（ステップＳ２８４）。１０ｍｓ間経過する前（ループカウンタが０になる前）に電源断予告信号が入力すると（ステップＳ２８５：ＹＥＳ）、電源断時待機処理の最初（ステップＳ２８３）に戻る。電源断予告信号が入力せずに１０ｍｓ間が経過するまでこの処理を継続し（ステップＳ２８５：ＹＥＳ→ステップＳ２８３、又はステップＳ２８５：ＮＯ→ステップＳ２８６：ＮＯ→ステップＳ２８４）、電源断予告信号が入力せずに１０ｍｓ間が経過すると（ステップＳ２８５：ＮＯ→ステップＳ２８６：ＹＥＳ）、電源断時退避処理を終了し、ＣＰＵ初期化処理（図１６のステップＳ２０１）へ移行する。電源断時待機処理によって、電源断予告信号が所定時間（１０ｍｓ）以上入力しない安定した状態となった後にＣＰＵ初期化処理へ移行させることができ、処理の安定化及びシステム保護を図ることができる。

本実施形態によれば、主制御装置７０の主制御ＣＰＵ７３は、初期化処理が何れの要因によって開始されたか、及びバックアップ破損であるか否かを判定するので、その判定結果を取得することによって、パチンコ機Ｐの設計者やホールの管理者や従業員等は、その判定結果を即時に又は事後的に認識することができる。

また、上記判定に際し、誤判定の排除及び判定効率を考慮した判定順序が予め設定されているので、効率的で且つ正確な判定を行うことができる。

また、払出御装置７１のタイマ割り込み処理も、主制御装置７０のタイマ割り込み処理と同様に、電源断時退避処理に優先してメインループに割り込むので、タイマ割り込み処理の実行中に電源断が発生した場合であっても、タイマ割り込み処理は電源断時退避処理によって中断せず、電源断時退避処理はタイマ割り込み処理の終了を待って開始される。従って、電源断時退避処理において退避させるデータ量を最小限に抑えるとともに、復帰プログラムの複雑化を回避することができる。

すなわち、電源断時退避処理において、ＲＡＭ８２のワーク領域の内容をバックアップ情報としてＲＡＭ８２の退避領域に退避させるバックアップ情報退避処理や、退避させたバックアップ情報をＲＡＭ８２のワーク領域に復帰させて前回の電源断発生時に実行中であった遊技状態に復帰させる状態復帰処理を実行しないので、ＲＡＭ８２の退避領域の記憶量を低減させることができる。また、バックアップ情報退避処理や状態復帰処理を実行しないので、復帰プログラムの簡素化を図ることができる。

また、ポーリングによって電源断予告信号を監視していないので、払出制御ＣＰＵ８０の処理負担を軽減することができる。

さらに、メイン割り込み処理において、払出検出処理（ステップＳ２６５）の実行前に電源断予告信号を受信した場合（ステップＳ２６３：ＹＥＳ）には払出検出処理を実行しないので、電源断によるノイズ等に起因して払出計数信号が誤って払出制御装置７１に入力しても、誤入力に基づいて遊技球の払出完了が誤検知されてしまうことがない。従って、電源断に起因して払出残数が不適正に減算されてしまうことがなく、賞球や貸し球の不当な損失の発生を未然に防止することができる。

なお、上記実施形態では、割込異常が初期化処理の開始要因に含まれる例を説明したが、未使用の割込先が存在しないなどのように割込異常が開始要因に含まれない場合などには、割込異常が判定対象から除外される。また、他の開始要因についても、必要に応じて適宜省略可能であるとともに、上記に例示していない開始要因を含めてもよく、それらの判定順序を変更して設定してもよい。

また、上記実施形態では、２種類の特別図柄を変動する例を説明したが、特別図柄は１種類でもよく、３種類以上であってもよい。また、特別図柄又は普通図柄の一方のみによる当否抽選を実行して大当たり遊技状態を生起してもよい。

以上、本発明者によってなされた発明を適用した実施形態について説明したが、この実施形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。すなわち、この実施形態に基づいて当業者等によりなされる他の実施形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。

６１：電源供給装置
７０：主制御装置（制御装置）
７３：主制御ＣＰＵ（判定手段）
７５：ＲＡＭ（ＲＷＭ）
７１：払出制御装置
７２：サブ制御装置
７３：主制御ＣＰＵ
８０：払出制御ＣＰＵ（電源断検知手段、実行制御手段）
Ｐ：パチンコ機（弾球遊技機）

Claims (1)

1. メインループを開始するための準備処理としての初期化処理を、所定の複数の要因のうち何れかの要因の発生によって開始し、当該初期化処理の終了に続いて前記メインループを実行する制御装置を備えた遊技機であって、
   前記複数の要因は、所定の指定エリア外でユーザプログラムが実行されるＩＡＴの発生と、未使用の割込先へ割込処理が実行される割込異常の発生とを含み、
   前記制御装置は、前記初期化処理において、当該初期化処理の開始要因が前記ＩＡＴであるか否かを最優先に判定し、前記割込異常であるか否かを前記ＩＡＴの次に優先して判定した後、前記ＩＡＴ及び前記割込異常以外の他の開始要因について予め設定された順序に従って順次判定する判定手段を備える
   ことを特徴とする遊技機。

Images