JP6337081B2 - 局部発振器生成のためのプログラマブル分周器 - Google Patents
局部発振器生成のためのプログラマブル分周器 Download PDFInfo
- Publication number
- JP6337081B2 JP6337081B2 JP2016501345A JP2016501345A JP6337081B2 JP 6337081 B2 JP6337081 B2 JP 6337081B2 JP 2016501345 A JP2016501345 A JP 2016501345A JP 2016501345 A JP2016501345 A JP 2016501345A JP 6337081 B2 JP6337081 B2 JP 6337081B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- coupled
- local oscillator
- injection
- injection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002347 injection Methods 0.000 claims description 462
- 239000007924 injection Substances 0.000 claims description 462
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 66
- 238000010586 diagram Methods 0.000 description 28
- 238000004891 communication Methods 0.000 description 11
- 230000006854 communication Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000001413 cellular effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000819 phase cycle Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000010363 phase shift Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
- H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
[0001] 本出願は、２０１３年３月１５日に出願された「ＰＲＯＧＲＡＭＭＡＢＬＥ ＦＲＥＱＵＥＮＣＹ ＤＩＶＩＤＥＲ ＦＯＲ ＬＯＣＡＬ ＯＳＣＩＬＬＡＴＯＲ ＧＥＮＥＲＡＴＩＯＮ」と題する米国非仮出願第１３／８３７，４６３号の優先権を主張するもので、その全てが参照により明記して本明細書に組み込まれる。
[0002] 本開示は一般に通信システムに関し、より詳細には、局部発振器生成のためのプログラマブル分周器に関する。
[0003] ワイヤレスデバイス（例えば、セルラーフォンまたはスマートフォン）は、ワイヤレス通信システムとの双方向通信のためのデータを送信および受信できる。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信の場合、送信機は送信局部発振器（ＬＯ）信号をデータで変調して被変調無線周波数（ＲＦ）信号を取得し、被変調ＲＦ信号を増幅して所望の出力電力レベルを有する出力ＲＦ信号を取得し、アンテナを介して出力ＲＦ信号を基地局に送信し得る。データ受信の場合、受信機はアンテナを介して受信ＲＦ信号を取得し、受信ＲＦ信号を受信ＬＯ信号で増幅し、ダウンコンバートし、ダウンコンバート信号を処理して基地局によって送られたデータを回復し得る。
[0004] ワイヤレスデバイスは、１つまたは複数の所望の周波数で１つまたは複数の発振器信号を生成するために１つまたは複数の発振器を含み得る。発振器信号（１つまたは複数）は、送信機のための送信ＬＯ信号と、受信機のための受信ＬＯ信号とを生成するために使用され得る。発振器（１つまたは複数）は、ワイヤレスデバイスが通信する先のワイヤレス通信システムの要求を満たすために、発振器信号（１つまたは複数）を生成することが必要とされ得る。
[0005] 分周器は、ＬＯ信号を生成するために広範囲にわたって使用される。一般に、分周器は１つの固定分割比を与えるだけである。従って、複数の分周器がマルチバンドトランシーバにおいて一般に必要とされる。既存のプログラマブル分周器は、セルラートランシーバにおける厳しいＬＯ要求（例えば、小さいチップ面積、良い位相雑音要求、直交出力）を満たさない。従って、マルチバンドセルラートランシーバにおいて複数のＬＯ信号を生成するためのプログラマブル分周器の必要性がある。
[0006] 本開示の一態様では、方法および装置が提供される。本装置はＬＯ信号を生成する。本装置は、ＬＯ生成モジュールと注入信号生成モジュールとを含む。ＬＯ生成モジュールは、複数のＬＯ出力と複数の注入信号入力とを有する。ＬＯモジュールは、注入信号入力上で受信された注入信号に基づいて、ＬＯ出力上でＬＯ信号を生成するように構成される。注入信号生成モジュールは、ＬＯ生成モジュールに結合される。注入信号生成モジュールは、複数のＬＯ入力と複数の注入信号出力とを有する。ＬＯ入力は、ＬＯ出力に結合される。注入信号出力は、注入信号入力に結合される。注入信号生成モジュールは、ＬＯ入力上で受信されたＬＯ信号に基づいて、および、受信された電圧制御発振器（ＶＣＯ）信号に基づいて、注入信号出力上で注入信号を生成するように構成される。
[0007] 本開示の一態様では、方法および装置が提供される。本装置はＬＯ信号を生成する。本装置は、ＬＯ生成モジュールにおいて、受信された注入信号に基づいてＬＯ信号を生成する。加えて、装置は、注入信号生成モジュールにおいて、ＬＯ信号と受信されたＶＣＯ信号とに基づいて、注入信号を生成する。
詳細な説明
[0021] 添付の図面に関連して以下に述べる詳細な説明は、様々な構成の説明を意図するもので、本明細書で述べた概念が実践され得る唯一の構成を表すことを意図しない。詳細な説明は、様々な概念の完全な理解を提供する目的のための具体的な詳細を含む。しかしながら、これら概念はこれら具体的な詳細なしに実践され得ることが当業者には明らかであろう。いくつかの事例では、よく知られた構造および構成要素がこうした概念を曖昧にすることを避けるためにブロック図の形式で示される。「例示的」という用語は、本明細書で、「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。
[0021] 添付の図面に関連して以下に述べる詳細な説明は、様々な構成の説明を意図するもので、本明細書で述べた概念が実践され得る唯一の構成を表すことを意図しない。詳細な説明は、様々な概念の完全な理解を提供する目的のための具体的な詳細を含む。しかしながら、これら概念はこれら具体的な詳細なしに実践され得ることが当業者には明らかであろう。いくつかの事例では、よく知られた構造および構成要素がこうした概念を曖昧にすることを避けるためにブロック図の形式で示される。「例示的」という用語は、本明細書で、「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明されるいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。
[0022] ここで、電気通信システムのいくつかの態様が様々な装置および方法を参照して提示される。これら装置および方法は、以下の詳細な説明で述べられ、様々なブロック、モジュール、構成要素、回路、ステップ、プロセス、アルゴリズムなど（「要素」と総称される）によって添付の図面に示される。これら要素は、電子ハードウェア、コンピュータソフトウェア、またはそれらの任意の組合せを使用して実施されてもよい。そのような要素がハードウェアとして実施されるかソフトウェアとして実施されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。
[0023] 例として、要素、または要素の任意の部分、または要素の任意の組合せは、１つまたは複数のプロセッサを含む「処理システム」で実施されてもよい。プロセッサの例は、マイクロプロセッサ、マイクロコントローラ、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブル論理デバイス（ＰＬＤ）、状態機械、ゲート論理、個別ハードウェア回路、および本開示全体にわたって説明される様々な機能を行うように構成された他の適切なハードウェアを含む。処理システムにおける１つまたは複数のプロセッサはソフトウェアを実行し得る。ソフトウェアは、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語と呼ばれようと、またはそうでなかろうと、命令、命令セット、コード、コードセグメント、プログラムコード、プログラム、サブプログラム、ソフトウェアモジュール、アプリケーション、ソフトウェアアプリケーション、ソフトウェアパッケージ、ルーチン、サブルーチン、オブジェクト、実行可能ファイル、実行スレッド、プロシージャ、機能、その他を意味すると広く解釈されるものとする。
[0024] 従って、１つまたは複数の例示的な実施形態では、述べられた機能がハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実施されてもよい。ソフトウェアで実施される場合、機能がコンピュータ可読媒体上で１つまたは複数の命令またはコードとして記憶または符号化され得る。コンピュータ可読媒体はコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る何らかの利用可能媒体であり得る。限定でなく、例として、そのようなコンピュータ可読媒体は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、電子的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、コンパクトディスク（ＣＤ）ＲＯＭ（ＣＤ−ＲＯＭ）または他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用でき、かつコンピュータによってアクセスされることができる何らかの他の媒体を備え得る。本明細書で使用されるディスク（disk）およびディスク（disc）は、ＣＤ、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、およびフロッピー（登録商標）ディスク（disk）を含み、ディスク（disk）は通常、磁気的にデータを再生し、ディスク（disc）はレーザで光学的にデータを再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるものとする。
[0025] 図１は、異なるワイヤレス通信システム１２０、１２２と通信するワイヤレスデバイス１１０を示す図１００である。ワイヤレスシステム１２０および１２２は、各々、符号分割多元接続（ＣＤＭＡ）システム、Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））システム、Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘまたはｃｄｍａ２０００、時分割同期符号分割多元接続（ＴＤ−ＳＣＤＭＡ）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。ＴＤ−ＳＣＤＭＡはまた、ユニバーサル地上波無線アクセス（ＵＴＲＡ）時分割複信（ＴＤＤ）１．２８Ｍｃｐｓオプションまたは低チップレート（ＬＣＲ）とも呼ばれる。ＬＴＥは、周波数分割複信（ＦＤＤ）と時分割複信（ＴＤＤ）の両方をサポートする。例えば、ワイヤレスシステム１２０はＧＳＭシステムであってよく、ワイヤレスシステム１２２はＷＣＤＭＡシステムであってよい。別の例として、ワイヤレスシステム１２０はＬＴＥシステムであってよく、ワイヤレスシステム１２２はＣＤＭＡシステムであってよい。
[0026] 簡潔さのために、図１００は、１つの基地局１３０と１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０と、１つの基地局１３２と１つのシステムコントローラ１４２とを含むワイヤレスシステム１２２とを示す。概ね、各ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。各基地局は、基地局のカバレージ内のワイヤレスデバイスのための通信をサポートし得る。基地局はまた、ノードＢ、発展型ノードＢ（ｅＮＢ）、アクセスポイント、トランシーバ基地局、無線基地局、無線トランシーバ、トランシーバ機能、基本サービスセット（ＢＳＳ：basic service set）、拡張サービスセット（ＥＳＳ：extended service set）、または何らかの他の適切な用語で呼ばれることもある。ワイヤレスデバイス１１０はまた、ユーザ機器（ＵＥ）、モバイルデバイス、リモートデバイス、ワイヤレスデバイス、ワイヤレス通信デバイス、局、移動局、加入者局、モバイル加入者局、端末、モバイル端末、リモート端末、ワイヤレス端末、アクセス端末、クライアント、モバイルクライアント、モバイルユニット、加入者ユニット、ワイヤレスユニット、リモートユニット、ハンドセット、ユーザエージェント、または何らかの他の適切な用語で呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、または何らかの他の同様の機能デバイスであり得る。
[0027] ワイヤレスデバイス１１０は、ワイヤレスシステム１２０および／または１２２と通信することが可能であり得る。ワイヤレスデバイス１１０はまた、放送局１３４などの放送局から信号を受信することも可能であり得る。ワイヤレスデバイス１１０はまた、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ）内の衛星１５０などの衛星から、信号を受信することも可能であり得る。ワイヤレスデバイス１１０は、ＧＳＭ、ＷＣＤＭＡ、ｃｄｍａ２０００、ＬＴＥ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。「無線技術」、「無線アクセス技術」、「エアインターフェース」、および「規格」という用語は、互換的に使用され得る。
[0028] ワイヤレスデバイス１１０は、ダウンリンクおよびアップリンクを介して、ワイヤレスシステム中の基地局と通信し得る。ダウンリンク（または順方向リンク）は基地局からワイヤレスデバイスへの通信リンクを指し、アップリンク（または逆方向リンク）はワイヤレスデバイスから基地局への通信リンクを指す。ワイヤレスシステムは、ＴＤＤおよび／またはＦＤＤを利用し得る。ＴＤＤの場合、ダウンリンクおよびアップリンクは同じ周波数を共有し、ダウンリンク送信およびアップリンク送信は、異なる時間期間において同じ周波数上で送られ得る。ＦＤＤの場合、ダウンリンクとアップリンクとは別々の周波数を割り振られる。ダウンリンク送信は１つの周波数上で送られ得、アップリンク送信は別の周波数上で送られ得る。ＴＤＤをサポートするいくつかの例示的な無線技術には、ＧＳＭ、ＬＴＥ、およびＴＤ−ＳＣＤＭＡがある。ＦＤＤをサポートするいくつかの例示的な無線技術には、ＷＣＤＭＡ、ｃｄｍａ２０００、およびＬＴＥがある。ワイヤレスデバイス１１０および／または基地局１３０、１３２は、例示的なプログラマブル分周器１６０を含み得る。例示的なプログラマブル分周器１６０は、以下で提供される。
[0029] 図２は、ワイヤレスデバイス１１０などの例示的なワイヤレスデバイスのブロック図２００である。ワイヤレスデバイスは、データプロセッサ／コントローラ２１０と、トランシーバ２１８と、アンテナ２９０とを含む。データプロセッサ／コントローラ２１０は、処理システムと呼ばれることがある。処理システムは、データプロセッサ／コントローラ２１０、または、データプロセッサ／コントローラ２１０とメモリ２１６の両方を含み得る。トランシーバ２１８は、双方向通信をサポートする送信機２２０と受信機２５０とを含む。送信機２２０および／または受信機２５０は、スーパーヘテロダイン(super-heterodyne)アーキテクチャまたはダイレクト変換(direct-conversion)アーキテクチャを用いて実施され得る。スーパーヘテロダインアーキテクチャでは、信号が、受信機のために、複数の段においてＲＦとベースバンドとの間で、例えば、１つの段でＲＦから中間周波数（ＩＦ：intermediate frequency）に、次いで別の段でＩＦからベースバンドに周波数変換される。ゼロＩＦ(zero-IF)アーキテクチャとも呼ばれるダイレクト変換アーキテクチャでは、信号が、１つの段においてＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインアーキテクチャおよびダイレクト変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要求を有し得る。図２に示された例示的な設計では、送信機２２０および受信機２５０が、ダイレクト変換アーキテクチャを用いて実施される。
[0030] 送信経路では、データプロセッサ／コントローラ２１０が、送信されるべきデータを処理（例えば、符号化および変調）し、デジタルアナログコンバータ（ＤＡＣ）２１６にそのデータを与え得る。ＤＡＣ２１６は、デジタル入力信号をアナログ出力信号に変換する。アナログ出力信号は送信（ＴＸ）ベースバンド（低域）フィルタ２３２に与えられ、送信（ＴＸ）ベースバンド（低域）フィルタ２３２は、ＤＡＣ２１６による事前のデジタルアナログ変換に起因する画像を除去するために、アナログ出力信号をフィルタ処理し得る。増幅器（ａｍｐ）２３４はＴＸベースバンドフィルタ２３２からの信号を増幅し、増幅されたベースバンド信号を与え得る。アップコンバータ（ミキサ）２３６は、増幅されたベースバンド信号と、ＴＸ ＬＯ信号生成器２７６からのＴＸ ＬＯ信号とを受け取り得る。アップコンバータ２３６は、ＴＸ ＬＯ信号で、増幅されたベースバンド信号をアップコンバートし、アップコンバートされた信号を与え得る。フィルタ２３８は、アップコンバートされた信号をフィルタ処理して周波数アップコンバージョンに起因する画像を除去し得る。電力増幅器（ＰＡ）２４０は、所望の出力電力レベルを取得するためにフィルタ２３８からのフィルタ処理されたＲＦ信号を増幅し、出力ＲＦ信号を与え得る。出力ＲＦ信号は、デュプレクサ／スイッチプレクサ２６４を通してルーティングされ得る。
[0031] ＦＤＤでは、送信機２２０および受信機２５０がデュプレクサ２６４に結合されてよく、デュプレクサ２６４は、送信機２２０のためのＴＸフィルタと、受信機２５０のための受信（ＲＸ）フィルタとを含み得る。ＴＸフィルタは送信帯域内の信号成分をパスし、出力ＲＦ信号をフィルタ処理して受信帯域内の信号成分を減衰させ得る。ＴＤＤでは、送信機２２０および受信機２５０が、スイッチプレクサ２６４に結合され得る。スイッチプレクサ２６４は、アップリンク時間間隔中に送信機２２０からアンテナ２９０へ出力ＲＦ信号をパスし得る。ＦＤＤとＴＤＤの両方で、デュプレクサ／スイッチプレクサ２６４は、ワイヤレスチャネルを介した送信のために、アンテナ２９０に出力ＲＦ信号を与え得る。
[0032] 受信経路において、アンテナ２９０は、基地局および／または他の送信機局によって送信された信号を受信することができ、受信ＲＦ信号を与え得る。受信ＲＦ信号は、デュプレクサ／スイッチプレクサ２６４を通してルーティングされ得る。ＦＤＤでは、デュプレクサ２６４内のＲＸフィルタが、受信帯域内の信号成分をパスし、受信ＲＦ信号をフィルタ処理して送信帯域内の信号成分を減衰させ得る。ＴＤＤでは、スイッチプレクサ２６４が、ダウンリンク時間間隔中にアンテナ２９０から受信機２５０へ受信ＲＦ信号をパスし得る。ＦＤＤとＴＤＤの両方で、デュプレクサ／スイッチプレクサ２６４は、受信機２５０に受信ＲＦ信号を与え得る。
[0033] 受信機２５０内で、受信ＲＦ信号は低雑音増幅器（ＬＮＡ）２５２によって増幅され、入力ＲＦ信号を取得するために、フィルタ２５４によってフィルタ処理され得る。ダウンコンバータ（ミキサ）２５６は、入力ＲＦ信号と、ＲＸ ＬＯ信号生成器２８６からのＲＸ ＬＯ信号とを受信し得る。ダウンコンバータ２５６は、ＲＸ ＬＯ信号で、入力ＲＦ信号をダウンコンバートし、ダウンコンバートされた信号を与え得る。ダウンコンバートされた信号は、増幅器２５８によって増幅され、アナログ入力信号を取得するために、ＲＸベースバンド（低域）フィルタ２６０によってさらにフィルタ処理され得る。アナログ入力信号は、アナログデジタルコンバータ（ＡＤＣ）２６２に与えられる。ＡＤＣ２６２は、アナログ入力信号をデジタル出力信号に変換する。デジタル出力信号は、データプロセッサ／コントローラ２１０に与えられる。
[0034] ＴＸ周波数合成器２７０は、ＴＸ位相ロックループ（ＰＬＬ）２７２とＶＣＯ２７４とを含み得る。ＶＣＯ２７４は所望の周波数でＴＸ ＶＣＯ信号を生成し得る。ＴＸ ＰＬＬ２７２は、データプロセッサ／コントローラ２１０からタイミング情報を受信し、ＶＣＯ２７４のための制御信号を生成し得る。制御信号は、ＴＸ ＶＣＯ信号のための所望の周波数を取得するために、ＶＣＯ２７４の周波数および／または位相を調節し得る。ＴＸ周波数合成器２７０は、ＴＸ ＬＯ信号生成器２７６にＴＸ ＶＣＯ信号を与える。ＴＸ ＬＯ信号生成器は、ＴＸ周波数合成器２７０から受信されたＴＸ ＶＣＯ信号に基づいて、ＴＸ ＬＯ信号を生成し得る。
[0035] ＲＸ周波数合成器２８０は、ＲＸ ＰＬＬ２８２とＶＣＯ２８４とを含み得る。ＶＣＯ２８４は所望の周波数でＲＸ ＶＣＯ信号を生成し得る。ＲＸ ＰＬＬ２８２は、データプロセッサ／コントローラ２１０からタイミング情報を受信し、ＶＣＯ２８４のための制御信号を生成し得る。制御信号は、ＲＸ ＶＣＯ信号のための所望の周波数を取得するために、ＶＣＯ２８４の周波数および／または位相を調節し得る。ＲＸ周波数合成器２８０は、ＲＸ ＬＯ信号生成器２８６にＲＸ ＶＣＯ信号を与える。ＲＸ ＬＯ信号生成器は、ＲＸ周波数合成器２８０から受信されたＲＸ ＶＣＯ信号に基づいて、ＲＸ ＬＯ信号を生成し得る。
[0036] ＬＯ信号生成器２７６、２８６は、それぞれ、分周器とバッファなどとを含み得る。ＬＯ信号生成器２７６、２８６は、それぞれＴＸ周波数合成器２７０およびＲＸ周波数合成器２８０によって与えられた周波数を分割する場合、分周器と呼ばれることがある。ＰＬＬ２７２、２８２は、それぞれ、位相／周波数検出器と、ループフィルタと、電荷ポンプと、分周器などとを含み得る。各ＶＣＯ信号および各ＬＯ信号は、特定の基本周波数をもつ周期信号であり得る。ＬＯ生成器２７６、２８６からのＴＸ ＬＯ信号およびＲＸ ＬＯ信号は、ＴＤＤでは同じ周波数、またはＦＤＤでは異なる周波数を有し得る。ＶＣＯ２７４、２８４からのＴＸ ＶＣＯ信号およびＲＸ ＶＣＯ信号は、（例えば、ＴＤＤでは）同じ周波数、または（例えば、ＦＤＤもしくはＴＤＤでは）異なる周波数を有し得る。
[0037] 送信機２２０および受信機２５０における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータなどの１つまたは複数の段によって行われ得る。これら回路は、図２に示される構成とは異なって構成され得る。さらに、図２に示されていない他の回路もまた、送信機２５０および受信機２２０において信号を調整するために使用され得る。例えば、インピーダンス整合回路は、ＰＡ２４０の出力に、ＬＮＡ２５２の入力に、アンテナ２９０とデュプレクサ／スイッチプレクサ２６４との間などに配置され得る。また、図２中のいくつかの回路が省略され得る。例えば、フィルタ２３８および／またはフィルタ２５４が省略され得る。トランシーバ２１８の全部または一部分は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。例えば、送信機２２０中のＴＸベースバンドフィルタ２３２からＰＡ２４０まで、受信機２５０中のＬＮＡ２５２からＲＸベースバンドフィルタ２６０まで、ＰＬＬ２７２、２８２、ＶＣＯ２７４、２８４、およびＬＯ信号生成器２７６、２８６は、ＲＦＩＣ上に実装され得る。ＰＡ２４０および場合によっては他の回路は、別個のＩＣまたは回路モジュール上にも実装され得る。
[0038] データプロセッサ／コントローラ２１０は、ワイヤレスデバイスのための様々な機能を行い得る。例えば、データプロセッサ／コントローラ２１０は、送信機２２０を介して送信され、受信機２５０を介して受信されるデータ用の処理を行い得る。データプロセッサ／コントローラ２１０は、送信機２２０および受信機２５０内の様々な回路の動作を制御し得る。メモリ２１２および／またはメモリ２１６は、データプロセッサ／コントローラ２１０のためのプログラムコードとデータとを記憶し得る。メモリは、データプロセッサ／コントローラ２１０の内部（例えば、メモリ２１２）であってよく、またはデータプロセッサ／コントローラ２１０の外部（例えば、メモリ２１６）であってよい。メモリは、コンピュータ可読媒体と呼ばれることがある。発振器２１４は、特定の周波数でＶＣＯ信号を生成し得る。クロック発生器２１６は、発振器２１４からＶＣＯ信号を受信することができ、データプロセッサ／コントローラ２１０内の様々なモジュールのためのクロック信号を生成し得る。データプロセッサ／コントローラ２１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。
[0039] 分周器２７６、２８６などの分周器は、ＬＯ信号を生成するために広範囲にわたって使用される。小さいチップ面積、良い位相雑音要求、および直交出力などの厳しいＬＯ要求を満たす、マルチバンドセルラートランシーバにおいてＬＯ信号を生成するためのプログラマブル分周器の必要がある。
[0040] 図３は、例示的なプログラマブル高調波発生器３１８と例示的なプログラマブルＬＯ分割器３１４とを使用した、ＬＯ信号生成を示すブロック図３００である。図３に示されるように、ＶＣＯ３１６は、プログラマブル高調波発生器３１８にＶＣＯ信号３３２を与える。ＶＣＯ３１６は、ＶＣＯ２７４および／またはＶＣＯ２８４に対応し得る。プログラマブル高調波発生器３１８は、分割比選択モジュール３２０から３、４、または５の分割比選択を受信する。プログラマブル高調波発生器３１８は、ＶＣＯ信号３３２と分割比選択とに基づいて、注入信号３２８を生成し、プログラマブルＬＯ分割器３１４に注入信号３２８を与える。プログラマブル高調波発生器３１８およびプログラマブルＬＯ分割器３１４は、ＴＸ ＬＯ信号生成器２７６および／またはＲＸ ＬＯ信号生成器２８６に対応し得る。注入信号３２８に基づいて、プログラマブルＬＯ分割器３１４は、選択された分割比に対応するＬＯ信号を生成する。プログラマブルＬＯ分割器３１４は、所望のターゲットＬＯ信号周波数に粗同調される。プログラマブルＬＯ分割器３１４の出力は、ミッドバンド（ＭＢ）ＬＯ信号生成とハイバンド（ＨＢ）ＬＯ信号生成とのために、ミキサ３２２に結合される。プログラマブルＬＯ分割器３１４の出力はまた、ローバンド（ＬＢ）ＬＯ信号生成のために、追加の２分割の分割比を与えるために、２分割分周器３２４にも結合される。ＶＣＯ３１６は、ＨＢ ＬＯ信号生成のために２分割の分割比を与えるために、２分割分周器３２４に直接、ＶＣＯ信号３３４を与え得る。２分割分周器３２４は、ミキサ３２６に結合される。
[0041] 図３００の装置は、２分割、３分割、４分割、５分割、６分割、８分割、および１０分割の分割比を与える。利用可能な分割比は、より低いＶＣＯ同調範囲の割合を見込むことができ、従って、ＶＣＯ３１６（また、ＶＣＯ２７６、２８６の各々も）がただ１つのＶＣＯを用いて実施されることを可能にし得る。例えば、利用可能な分割比を用いて、ＬＯ信号は、６．８ＧＨｚと８．６８ＧＨｚとの間のＶＣＯ信号に基づいて必須のキャリア周波数で生成され得る。６．８ＧＨｚから８．６８ＧＨｚのＶＣＯ同調範囲に対するＶＣＯ同調範囲の割合は、２４．２９％（すなわち、（８．６８ＧＨｚ−６．８ＧＨｚ）／（（８．６８ＧＨｚ＋６．８ＧＨｚ）／２））である。２４．２９％のＶＣＯ同調範囲は、１つのＶＣＯのみを用いて容易に実施され得る。従って、図３００の装置は、ＶＣＯ３１６がただ１つのＶＣＯを用いて実施されることを可能にし得る。
[0042] 以下でさらに説明されるプログラマブル高調波発生器３１８およびプログラマブルＬＯ分割器３１４は、ＶＣＯ同調範囲要求を著しく低減する。従って、複数のＶＣＯがＶＣＯ３１６のために必要でなくてよいので、利用されるダイ面積が低減される。さらに、プログラマブル高調波発生器３１８およびプログラマブルＬＯ分割器３１４は、ＶＣＯ位相雑音と電流消費とを低減する。ＶＣＯ３１６のために１つのＶＣＯを有することはまた、ルーティングのために必要とされる労力をも減らす。インジェクションロックリング発振器が、プログラマブルＬＯ分割器３１４のために提案される。インジェクションロックリング発振器は、オンチップインダクタを必要とせず、小さいチップ面積を必要とする。さらに、インジェクションロックリング発振器は、リング発振器の低いＱファクタ（Ｑ）のために、大きいロック範囲を有する。
[0043] 図４は、プログラマブル高調波発生器４１８およびプログラマブルＬＯ分割器４２０の概略的回路図４００である。プログラマブルＬＯ分割器４２０は、プログラマブルＬＯ分割器３１４に対応する。プログラマブルＬＯ分割器４２０は、局部発振器生成モジュールと呼ばれることがある。プログラマブルＬＯ分割器４２０は、リング発振器を含む。リング発振器は、出力Ｑpに結合された入力と、出力Ｑmに結合された反転入力と、反転出力Ｑp1と、出力Ｑm1とをもつ、第１のリング発振器遅延段４０２を含む。スイッチ４１０が、出力Ｑp1とＱm1との間に結合される。スイッチは、出力Ｑp1に結合されたドレインと、出力Ｑm1に結合されたソースと、第１の注入信号Ｖinj1に結合されたゲートとをもつ、ＮＭＯＳトランジスタであり得る。第２のリング発振器遅延段４０４は、出力Ｑp1に結合された入力と、出力Ｑm1に結合された反転入力と、反転出力Ｉpと、出力Ｉmとを有する。スイッチ４１２が、出力ＩpとＩmとの間に結合される。スイッチは、出力Ｉpに結合されたドレインと、出力Ｉmに結合されたソースと、第２の注入信号Ｖinj2に結合されたゲートとをもつ、ｎチャネル金属酸化物半導体（ＭＯＳ）（ＮＭＯＳ）電界効果トランジスタ（ＦＥＴ）トランジスタであり得る。第３のリング発振器遅延段４０６は、出力Ｉpに結合された入力と、出力Ｉmに結合された反転入力と、反転出力Ｉp1と、出力Ｉm1とを有する。スイッチ４１４が、出力Ｉp1とＩm1との間に結合される。スイッチは、出力Ｉp1に結合されたドレインと、出力Ｉm1に結合されたソースと、第３の注入信号Ｖinj3に結合されたゲートとをもつ、ＮＭＯＳトランジスタであり得る。第４のリング発振器遅延段４１６は、出力Ｉp1に結合された入力と、出力Ｉm1に結合された反転入力と、反転出力Ｑmと、出力Ｑpとを有する。スイッチ４１６が、出力ＱmとＱpとの間に結合される。スイッチは、出力Ｑmに結合されたドレインと、出力Ｑpに結合されたソースと、第４の注入信号Ｖinj4に結合されたゲートとをもつ、ＮＭＯＳトランジスタであり得る。
[0044] スイッチ４１０、４１２、４１６、４１８は、リング発振器をインジェクションロックするために必須の同期を与えるために、周期的に差動出力を強制的に同じにさせるために、差動出力Ｑp1およびＱm1、ＩpおよびＩm、Ｉp1およびＩm1、ならびに、ＱpおよびＱmに直接注入を与える。スイッチ４１０、４１２、４１６、４１８は、代替的に、ＢＪＴまたは任意のタイプのＦＥＴ（例えば、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタ）であってよい。リング発振器は、９０°位相シフトの直交ＬＯ出力信号を与えるために、偶数個の段を含む。ＬＯ信号出力ＱpおよびＩp、Ｑp1およびＩp1、ＱmおよびＩm、ならびに、Ｑm1およびＩm1の各々は、９０°位相シフト差を有する。ＬＯ信号差動出力Ｑp1およびＱm1、ＩpおよびＩm、Ｉp1およびＩm1、ならびに、ＱpおよびＱmの各々は、１８０°位相シフト差を有する。ＬＯ信号出力ＱpおよびＱp1、Ｑp1およびＩp、ＩpおよびＩp1、Ｉp1およびＱp、ＱmおよびＱm1、Ｑm1およびＩm、ＩmおよびＩm1、ならびに、Ｉm1およびＱmの各々は、４５°位相シフト差を有する。ＬＯ信号出力は、ＬＯ信号出力Ｉp、Ｉm、Ｑp、Ｑm、Ｉp1、Ｉm1、Ｑp1、Ｑm1のいずれかから取られ得る。
[0045] プログラマブル高調波発生器４１８は、プログラマブル高調波発生器３１８に対応する。プログラマブル高調波発生器４１８は、注入信号生成モジュールと呼ばれることがある。プログラマブル高調波発生モジュール４１８は、ＶＣＯからの差動入力ＶＣＯp、ＶＣＯnと、プログラマブルＬＯ分割器４２０からの差動入力ＩpおよびＩmと、分割比選択入力とを受信する。受信された入力に基づいて、プログラマブルＬＯ分割器４２０は、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4を出力する。入力Ｉp、Ｉmは、プログラマブルＬＯ分割器４２０からのＬＯ信号出力である。プログラマブル高調波発生器４１８は、入力Ｉp、Ｉmとともに示されるが、プログラマブル高調波発生器４１８は、代替的に、入力Ｉp1、Ｉm1、またはＱp1、Ｑm1、またはＱp、Ｑmを受信し得る。プログラマブル高調波発生モジュール４１８は、分割比選択を受信し、分割比選択に基づいて、受信されたＶＣＯ信号ＶＣＯp、ＶＣＯnと受信されたＬＯ信号Ｉp、Ｉmとに基づいて、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4を生成する。
[0046] 図５は、３分割、４分割、および５分割の分割比を生成するための方法を示す図５００である。３分割では、ミキサ５０２が、３ｆ0に等しい周波数ＦVCOにあるＶＣＯ信号と、ＬＯ信号生成器５０４からのＬＯ信号とを受信する。ＬＯ信号は、ｆ0に等しい周波数ＦLOにある。ミキサ５０２は、２ｆ0に等しいＦinjの周波数にある注入信号を与える。ＬＯ信号生成器５０４は、２ｆ0の周波数にある注入信号を受信し、ｆ0に等しい周波数ＦLOにあるＬＯ信号を与える。ＬＯ信号は、ミキサ５０２にフィードバックされる。従って、３分割がＦVCO／ＦLO＝３ｆ0／ｆ0＝３として得られる。
[0047] ４分割では、ミキサ５０６が、３ｆ0に等しい周波数ＦVCOにあるＶＣＯ信号と、直流電流（ＤＣ）入力とを受信する。ミキサ５０６は、４ｆ0に等しいＦinjの周波数にある注入信号を与える。ＬＯ信号生成器５０８は、４ｆ0の周波数にある注入信号を受信し、ｆ0に等しい周波数ＦLOにあるＬＯ信号を与える。従って、４分割がＦVCO／ＦLO＝４ｆ0／ｆ0＝４として得られる。
[0048] ５分割では、ミキサ５１０が、５ｆ0に等しい周波数ＦVCOにあるＶＣＯ信号と、ＬＯ信号生成器５１２からのＬＯ信号とを受信する。ＬＯ信号は、ｆ0に等しい周波数ＦLOにある。ミキサ５１０は、４ｆ0に等しいＦinjの周波数にある注入信号を与える。ＬＯ信号生成器５１２は、４ｆ0の周波数にある注入信号を受信し、ｆ0に等しい周波数ＦLOにあるＬＯ信号を与える。ＬＯ信号は、ミキサ５１０にフィードバックされる。従って、５分割がＦVCO／ＦLO＝５ｆ0／ｆ0＝５として得られる。
[0049] 図６は、３分割、４分割、および５分割の分割比の各々のための注入信号位相シーケンスを示す表６００である。３の分割比では、ＶＣＯ信号が３ｆ0の周波数を有し、ＬＯ信号はｆ0の周波数を有する。図５に関連して論じられたように、プログラマブル高調波発生器３１８、４１８から出力され、プログラマブルＬＯ分割器３１４、４２０に入力される注入信号は、２ｆ0の周波数を有する。３の分割比は、部分的に、注入信号Ｖinj1、Ｖinj2、Ｖinj3、およびＶinj4の位相をα、α、α＋π、およびα＋πにそれぞれ設定することによって、プログラマブルＬＯ分割器３１４、４２０において取得される。α＝０の場合、注入信号位相シーケンスは、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4について、０、０、π、πである。４の分割比では、ＶＣＯ信号が４ｆ0の周波数を有し、ＬＯ信号はｆ0の周波数を有する。図５に関連して論じられたように、プログラマブル高調波発生器３１８、４１８から出力され、プログラマブルＬＯ分割器３１４、４２０に入力される注入信号は、４ｆ0の周波数を有する。４の分割比は、部分的に、注入信号Ｖinj1、Ｖinj2、Ｖinj3、およびＶinj4の位相をα、α＋π、α、およびα＋πにそれぞれ設定することによって、プログラマブルＬＯ分割器３１４、４２０において取得される。α＝０の場合、注入信号位相シーケンスは、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4について、０、π、０、πである。５の分割比では、ＶＣＯ信号が５ｆ0の周波数を有し、ＬＯ信号はｆ0の周波数を有する。図５に関連して論じられたように、プログラマブル高調波発生器３１８、４１８から出力され、プログラマブルＬＯ分割器３１４、４２０に入力される注入信号は、４ｆ0の周波数を有する。５の分割比は、部分的に、注入信号Ｖinj1、Ｖinj2、Ｖinj3、およびＶinj4の位相をα、α＋π、α、およびα＋πにそれぞれ設定することによって、プログラマブルＬＯ分割器３１４、４２０において取得される。α＝０の場合、注入信号位相シーケンスは、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4について、０、π、０、πである。
[0050] 図７は、３分割の分割比を与えるプログラマブルＬＯ分割器７００のための概略的回路図である。プログラマブルＬＯ分割器７００は、プログラマブルＬＯ分割器３１４、４２０に対応する。図７に示されるように、プログラマブルＬＯ分割器７００内の３分割の分割比は、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4を通して取得され、但し、Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4は、それぞれ２ｆ0の周波数と、α、α、α＋π、およびα＋πの位相とをそれぞれ有する。
[0051] 図８は、４分割の分割比を与えるプログラマブルＬＯ分割器８００のための概略的回路図である。プログラマブルＬＯ分割器８００は、プログラマブルＬＯ分割器３１４、４２０に対応する。図８に示されるように、プログラマブルＬＯ分割器８００内の４分割の分割比は、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4を通して取得され、但し、Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4は、それぞれ４ｆ0の周波数と、α、α＋π、α、およびα＋πの位相とをそれぞれ有する。
[0052] 図９は、５分割の分割比を与えるプログラマブルＬＯ分割器９００のための概略的回路図である。プログラマブルＬＯ分割器９００は、プログラマブルＬＯ分割器３１４、４２０に対応する。図９に示されるように、プログラマブルＬＯ分割器９００内の５分割の分割比は、注入信号Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4を通して取得され、但し、Ｖinj1、Ｖinj2、Ｖinj3、Ｖinj4は、それぞれ４ｆ0の周波数と、α、α＋π、α、およびα＋πの位相とをそれぞれ有する。
[0053] 図１０Ａ〜図１０Ｈは、プログラマブル高調波発生器３１８、４１８において注入信号を生成するための概略的回路図である。図１０Ｅを参照すると、３の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ３）か、または５の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ５）ときスイッチ１０１８が閉じられ、他の場合は開かれる。スイッチ１０２０は、４の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ４）とき閉じられ、他の場合は開かれる。従って、信号Ｉip2は、３または５の分割比がイネーブルされるときＬＯ信号Ｉpに結合され、４の分割比がイネーブルされるとき電源電圧Ｖｄｄに結合される。図１０Ｆを参照すると、３の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ３）か、または５の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ５）ときスイッチ１０２２が閉じられ、他の場合は開かれる。スイッチ１０２４は、４の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ４）とき閉じられ、他の場合は開かれる。従って、信号Ｉim2は、３または５の分割比がイネーブルされるときＬＯ信号Ｉmに結合され、４の分割比がイネーブルされるとき回路接地（Ｇｎｄ）に結合される。図１０Ｇを参照すると、スイッチ１０２６は、３の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ３）とき閉じられ、他の場合は開かれる。スイッチ１０２８は、５の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ５）とき閉じられ、他の場合は開かれる。スイッチ１０３０は、４の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ４）とき閉じられ、他の場合は開かれる。従って、信号Ｉip1は、３の分割比がイネーブルされるときＬＯ信号Ｉpに結合され、５の分割比がイネーブルされるときＬＯ信号Ｉmに結合され、４の分割比がイネーブルされるとき回路接地に結合される。図１０Ｈを参照すると、スイッチ１０３２は、５の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ５）とき閉じられ、他の場合は開かれる。スイッチ１０３４は、３の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ３）とき閉じられ、他の場合は開かれる。スイッチ１０３６は、４の分割比がイネーブルされる（Ｅｎ＿ｄｉｖ４）とき閉じられ、他の場合は開かれる。従って、信号Ｉim1は、５の分割比がイネーブルされるときＬＯ信号Ｉpに結合され、３の分割比がイネーブルされるときＬＯ信号Ｉmに結合され、４の分割比がイネーブルされるとき電源電圧Ｖｄｄに結合される。
[0054] 図１０Ａを参照すると、第１のトランジスタ１００２は、第１の注入信号Ｖinj1ノードと第１のＶＣＯ信号ＶＣＯpとの間に結合され、第１のトランジスタ１００２のドレインは第１の注入信号Ｖinj1ノードに結合され、第１のトランジスタ１００２のソースは第１のＶＣＯ信号ＶＣＯpに結合される。第２のトランジスタ１００４は、第１の注入信号Ｖinj1ノードと第２のＶＣＯ信号ＶＣＯnとの間に結合され、第２のトランジスタ１００４のドレインは第１の注入信号Ｖinj1ノードに結合され、第２のトランジスタ１００４のソースは第２のＶＣＯ信号ＶＣＯnに結合される。第１のトランジスタ１００２のゲートは、信号Ｉip2に結合され、第２のトランジスタ１００４のゲートは、信号Ｉim2に結合される。第１および第２のトランジスタ１００２、１００４は、ＮＭＯＳトランジスタとして示されるが、第１および第２のトランジスタ１００２、１００４は、ＢＪＴまたは任意のタイプのＦＥＴ（例えば、ＰＭＯＳトランジスタ）であってよい。
[0055] 図１０Ｂを参照すると、第１のトランジスタ１００６は、第２の注入信号Ｖinj2ノードと第１のＶＣＯ信号ＶＣＯpとの間に結合され、第１のトランジスタ１００６のドレインは第２の注入信号Ｖinj2ノードに結合され、第１のトランジスタ１００６のソースは第１のＶＣＯ信号ＶＣＯpに結合される。第２のトランジスタ１００８は、第２の注入信号Ｖinj2ノードと第２のＶＣＯ信号ＶＣＯnとの間に結合され、第２のトランジスタ１００８のドレインは第２の注入信号Ｖinj2ノードに結合され、第２のトランジスタ１００８のソースは第２のＶＣＯ信号ＶＣＯnに結合される。第１のトランジスタ１００６のゲートは、信号Ｉip1に結合され、第２のトランジスタ１００８のゲートは、信号Ｉim1に結合される。第１および第２のトランジスタ１００６、１００８は、ＮＭＯＳトランジスタとして示されるが、第１および第２のトランジスタ１００６、１００８は、ＢＪＴまたは任意のタイプのＦＥＴ（例えば、ＰＭＯＳトランジスタ）であってよい。
[0056] 図１０Ｃを参照すると、第１のトランジスタ１０１０は、第３の注入信号Ｖinj3ノードと第１のＶＣＯ信号ＶＣＯpとの間に結合され、第１のトランジスタ１０１０のドレインは第３の注入信号Ｖinj3ノードに結合され、第１のトランジスタ１０１０のソースは第１のＶＣＯ信号ＶＣＯpに結合される。第２のトランジスタ１０１２は、第３の注入信号Ｖinj3ノードと第２のＶＣＯ信号ＶＣＯnとの間に結合され、第２のトランジスタ１０１２のドレインは第３の注入信号Ｖinj3ノードに結合され、第２のトランジスタ１０１２のソースは第２のＶＣＯ信号ＶＣＯnに結合される。第１のトランジスタ１０１０のゲートは、信号Ｉim1に結合され、第２のトランジスタ１０１２のゲートは、信号Ｉip1に結合される。第１および第２のトランジスタ１０１０、１０１２は、ＮＭＯＳトランジスタとして示されるが、第１および第２のトランジスタ１０１０、１０１２は、ＢＪＴまたは任意のタイプのＦＥＴ（例えば、ＰＭＯＳトランジスタ）であってよい。
[0057] 図１０Ｄを参照すると、第１のトランジスタ１０１４は、第４の注入信号Ｖinj4ノードと第１のＶＣＯ信号ＶＣＯpとの間に結合され、第１のトランジスタ１０１４のドレインは第４の注入信号Ｖinj4ノードに結合され、第１のトランジスタ１０１４のソースは第１のＶＣＯ信号ＶＣＯpに結合される。第２のトランジスタ１０１６は、第４の注入信号Ｖinj4ノードと第２のＶＣＯ信号ＶＣＯnとの間に結合され、第２のトランジスタ１０１６のドレインは第４の注入信号Ｖinj4ノードに結合され、第２のトランジスタ１０１６のソースは第２のＶＣＯ信号ＶＣＯnに結合される。第１のトランジスタ１０１４のゲートは、信号Ｉim2に結合され、第２のトランジスタ１０１６のゲートは、信号Ｉip2に結合される。第１および第２のトランジスタ１０１４、１０１６は、ＮＭＯＳトランジスタとして示されるが、第１および第２のトランジスタ１０１４、１０１６は、ＢＪＴまたは任意のタイプのＦＥＴ（例えば、ＰＭＯＳトランジスタ）であってよい。
[0058] 図１１は、プログラマブルＬＯ分割器３１４、４２０内のリング発振器遅延段の一例の概略的回路図１１００である。リング発振器遅延段４０２、４０４、４０６、４０８は、それぞれ、交差結合トランジスタ１１５０、１１５２など、差動対のトランジスタ１１５０、１１５２を含み得る。トランジスタ１１５０、１１５２のソースは、互いに、および電源電圧Ｖsに結合され得る。トランジスタ１１５２のゲートは、トランジスタ１１５０のドレインに結合されてよく、トランジスタ１１５０のゲートは、トランジスタ１１５２のドレインに結合されてよい。トランジスタ１１５０、１１５２は、ＰＭＯＳトランジスタであり得る。トランジスタ１１５０のドレインは、トランジスタ１１５４のドレインに結合されてよく、トランジスタ１１５２のドレインは、トランジスタ１１５６のドレインに結合されてよい。トランジスタ１１５４、１１５６のソースは、互いに、および回路接地に結合され得る。トランジスタ１１５４のゲートは、第１の入力Ｖｉｎpに結合されてよく、トランジスタ１１５６のゲートは、第２の入力Ｖｉｎnに結合されてよい。トランジスタ１１５４、１１５６は、ＮＭＯＳトランジスタであり得る。トランジスタ１１５２、１１５６のドレインは、第１の出力ノードＶＣＯpに結合され、トランジスタ１１５０、１１５４のドレインは、第２の出力ノードＶＣＯnに結合される。第１のキャパシタバンクは、第１の出力ノードＶＣＯpと回路接地との間に結合され得る。第２のキャパシタバンクは、第２の出力ノードＶＣＯnと回路接地との間に結合され得る。第１および第２のキャパシタバンクは、Ｃ、２Ｃ、．．．、２n-1Ｃのキャパシタンスユニットを用いて、ｎビットで構成されてよく、バイナリ加重されてよい。第１および第２のキャパシタバンクは、プログラマブルＬＯ分割器３１４、４２０を所望のターゲットＬＯ周波数に調節するために、コース同調（ＣＴ）手順を通して粗調整される。例えば、リング発振器遅延段は、５ビットバイナリ加重キャパシタバンクを含む。ＣＴ手順を通して、第１および第２のキャパシタバンクの各々における５つのバイナリ加重キャパシタの各々には、接続または切断のいずれかが行われる。
[0059] 図１２は、プログラマブル高調波発生器３１８と、プログラマブルＬＯ分割器３１４と、ＣＴモジュール１２０２とを使用した、ＬＯ信号生成を示すブロック図１２００である。ＣＴモジュール１２０２は、自走周波数を同調させ、プログラマブルＬＯ分割器３１４のＬＯ信号出力の位相雑音を最適化するために、ＣＴ手順を行う。ステップ１２０４では、ＣＴモジュール１２０２が、プログラマブルＬＯ分割器３１４の初期キャパシタンスを設定する。プログラマブルＬＯ分割器３１４が、図１１に示されるようなリング発振器遅延段を含むとき、ＣＴモジュール１２０２は、プログラマブルＬＯ分割器３１４のＬＯ信号出力の初期周波数を設定するために、リング発振器遅延段の第１および第２のキャパシタバンクの各々の初期キャパシタンスを調節する。ステップ１２０６では、ＣＴモジュール１２０２が、プログラマブルＬＯ分割器３１４のＬＯ信号出力の自走周波数を決定する。ステップ１２０８では、ＣＴモジュール１２０２が、ＬＯ信号出力の現在の自走周波数を所望のターゲットＬＯ周波数と比較する。差分または誤差がしきい値以上である場合、ステップ１２１０では、ＣＴモジュール１２０２がキャパシタンスをさらに調節し、ステップ１２０６に戻る。差分または誤差がしきい値未満であるとき、ＣＴモジュール１２０２がステップ１２１２でＣＴ手順を終了する。しきい値Ｔは、プログラマブルＬＯ分割器３１４のＬＯ信号出力の自走周波数における許容誤差Ｅである。ＬＯ信号出力が、ｆ0の周波数にあるべきであるが、ｆ1の周波数にあり、ｆ1が許容可能である場合、誤差はＥ＝｜ｆ1-ｆ0｜である。しきい値Ｔは、許容誤差Ｅに等しい。
[0060] 再び図２と図１２とを参照すると、分割比選択モジュール３２０は、複数の分割比のうちの分割比を選択する。データプロセッサ／コントローラ２１０は、選択された分割比に基づいて、注入信号生成モジュール３１８を構成し得る。注入信号生成モジュールは、局部発振器信号と、受信されたＶＣＯ信号と、構成とに基づいて、注入信号を生成するために、データプロセッサ／コントローラ２１０によって構成される。ＣＴモジュール１２０２は、データプロセッサ／コントローラ２１０によって実施され得るものであり、所望のターゲット周波数で局部発振器信号を与えるために、局部発振器生成モジュール３１４を同調させる。局部発振器生成モジュール３１４は、注入信号に基づいて、局部発振器信号を生成する。
[0061] 図１３は、ＬＯ信号を生成する方法のフローチャート１３００である。方法は、プログラマブル高調波発生モジュール３１８、プログラマブルＬＯ分割モジュール３１４、分割比選択モジュール３２０、ＶＣＯモジュール３１６、およびＣＴモジュール１２０２のうちの１つまたは複数などのような装置によって行われ得る。装置はＬＯ信号を生成する。ステップ１３０２では、装置が分割比選択モジュールにおいて複数の利用可能な分割比のうちの分割比を選択し、選択された分割比を注入信号生成モジュールに与え得る。ステップ１３０４では、装置が受信された注入信号に基づいてＬＯ信号をＬＯ生成モジュールにおいて生成し得る。ステップ１３０６では、装置が、ＬＯ信号と、受信されたＶＣＯ信号と、選択された分割比とに基づいて、注入信号を注入信号生成モジュールにおいて生成し得る。
[0062] ＬＯ生成モジュールは、複数のＬＯ出力と複数の注入信号入力とを有し得る。ＬＯモジュールは、注入信号入力上で受信された注入信号に基づいて、ＬＯ出力上でＬＯ信号を生成するように構成され得る。注入信号生成モジュールは、ＬＯ生成モジュールへのものであり得る。注入信号生成モジュールは、複数のＬＯ入力と複数の注入信号出力とを有し得る。ＬＯ入力は、ＬＯ出力に結合され得る。注入信号出力は、注入信号入力に結合され得る。注入信号生成モジュールは、ＬＯ入力上で受信されたＬＯ信号に基づいて、および、受信されたＶＣＯ信号に基づいて、注入信号出力上で注入信号を生成するように構成され得る。
[0063] ステップ１３０８では、装置が、注入信号生成モジュール内で、高調波電力と注入信号の注入信号シーケンスとを設定し得る。注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルであり得る。例えば、注入信号生成モジュールは、３、４、および５の分割比の各々に対応する注入信号のセットを与えるようにプログラマブルであり得る。ＬＯ生成モジュールは、複数の遅延段を含み、具体的に言うと、ｎ個の遅延段とｎ個の注入信号入力とを含み得る。例えば、図４を参照すると、リング発振器は４つの遅延段を含み、従って、ｎ＝４である。図４に示されるように、ｎ個の注入信号入力の各々は、異なる対の遅延段の間にあってよく、ｎ個の注入信号入力の各々は、注入信号生成モジュールによって独立して制御されてよい。ステップ１３１０では、装置が、ＬＯ生成モジュールに結合された同調モジュールにおいて、ＬＯ信号の周波数を同調させ得る。装置は、同調モジュールにおいて、ＬＯ信号の周波数を同調させるために、遅延段の各々のキャパシタンスを調節し得る。装置は、ＬＯ信号の周波数を決定することと、決定された周波数をＬＯ信号のターゲット周波数と比較することと、周波数とターゲット周波数との間の差分がしきい値未満になるまで、ＬＯ信号の周波数を段階的に調節することとによって、ＬＯ信号の周波数を同調させ得る。
[0064] ステップ１３０２では、分割比が少なくとも３つの利用可能な分割比のうちの１つから選択され得る。少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含み得る。ステップ１３０８では、装置が、注入信号生成モジュールおよびＬＯ生成モジュールにおいて、分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、受信されたＶＣＯ信号の周波数を分割し得る。装置は、分割比選択モジュールからの入力に基づいて、分割された周波数の各々にあるＬＯ信号を別個に与え得る。
[0065] 装置は、ＶＣＯモジュールにおいて、ＶＣＯ信号を注入信号生成モジュールに与え得る。３分割の分割比では、装置が、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の３倍にほぼ等しい周波数にあるＶＣＯ信号を受信し得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数−ＬＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与え得る。第１の注入信号は、αにほぼ等しい位相を有してよく、第２の注入信号は、αにほぼ等しい位相を有してよく、第３の注入信号は、α＋πにほぼ等しい位相を有してよく、第４の注入信号は、α＋πにほぼ等しい位相を有してよい。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／２にほぼ等しい周波数にあるＬＯ信号を生成し得る。ＬＯ生成モジュールは、直列に結合された４つの遅延段を含み得る。４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、第１の遅延段と第３の遅延段との間に直列に結合された第２の遅延段と、第２の遅延段と第４の遅延段との間に直列に結合された第３の遅延段と、第３の遅延段と第１の遅延段との間に直列に結合された第４の遅延段とを含み得る。第１の注入信号は、第１の遅延段と第２の遅延段との間の第１の注入信号入力に印加されてよく、第２の注入信号は、第２の遅延段と第３の遅延段との間の第２の注入信号入力に印加されてよく、第３の注入信号は、第３の遅延段と第４の遅延段との間の第３の注入信号入力に印加されてよく、第４の注入信号は、第４の遅延段と第１の遅延段との間の第４の注入信号入力に印加されてよい。
[0066] ４分割の分割比では、装置が、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の４倍にほぼ等しい周波数にあるＶＣＯ信号を受信し得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与え得る。第１の注入信号は、αにほぼ等しい位相を有してよく、第２の注入信号は、α＋πにほぼ等しい位相を有してよく、第３の注入信号は、αにほぼ等しい位相を有してよく、第４の注入信号は、α＋πにほぼ等しい位相を有してよい。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／４にほぼ等しい周波数にあるＬＯ信号を生成し得る。ＬＯ生成モジュールは、直列に結合された４つの遅延段を含み得る。４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、第１の遅延段と第３の遅延段との間に直列に結合された第２の遅延段と、第２の遅延段と第４の遅延段との間に直列に結合された第３の遅延段と、第３の遅延段と第１の遅延段との間に直列に結合された第４の遅延段とを含み得る。第１の注入信号は、第１の遅延段と第２の遅延段との間の第１の注入信号入力に印加されてよく、第２の注入信号は、第２の遅延段と第３の遅延段との間の第２の注入信号入力に印加されてよく、第３の注入信号は、第３の遅延段と第４の遅延段との間の第３の注入信号入力に印加されてよく、第４の注入信号は、第４の遅延段と第１の遅延段との間の第４の注入信号入力に印加されてよい。
[0067] ５分割の分割比では、装置が、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の５倍にほぼ等しい周波数にあるＶＣＯ信号を受信し得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数−ＬＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与え得る。第１の注入信号は、αにほぼ等しい位相を有してよく、第２の注入信号は、α＋πにほぼ等しい位相を有してよく、第３の注入信号は、αにほぼ等しい位相を有してよく、第４の注入信号は、α＋πにほぼ等しい位相を有してよい。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／４にほぼ等しい周波数にあるＬＯ信号を生成し得る。ＬＯ生成モジュールは、直列に結合された４つの遅延段を含み得る。４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、第１の遅延段と第３の遅延段との間に直列に結合された第２の遅延段と、第２の遅延段と第４の遅延段との間に直列に結合された第３の遅延段と、第３の遅延段と第１の遅延段との間に直列に結合された第４の遅延段とを含み得る。第１の注入信号は、第１の遅延段と第２の遅延段との間の第１の注入信号入力に印加されてよく、第２の注入信号は、第２の遅延段と第３の遅延段との間の第２の注入信号入力に印加されてよく、第３の注入信号は、第３の遅延段と第４の遅延段との間の第３の注入信号入力に印加されてよく、第４の注入信号は、第４の遅延段と第１の遅延段との間の第４の注入信号入力に印加されてよい。
[0068] １つの構成では、受信されたＶＣＯ信号が、第１のＶＣＯ信号と第２のＶＣＯ信号とを含み、ＬＯ生成モジュールは、複数のＬＯ出力を有し、注入信号生成モジュールは、複数の注入信号入力を有し、ＬＯ出力は、第１のＬＯ出力信号と第２のＬＯ出力信号とを含み、注入信号生成モジュールは、第１のトランジスタと第２のトランジスタとを含み、複数の注入信号出力のうちの注入信号出力は、第１のトランジスタのドレインに、および第２のトランジスタのドレインに結合され、第１のトランジスタのソースは、第１のＶＣＯ信号に結合され、第２のトランジスタのソースは、第２のＶＣＯ信号に結合される。第１の構成では、第１のトランジスタのゲートが、３の分割比が選択されるとき第１のＬＯ出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき第１のＬＯ出力信号に結合される。加えて、第２のトランジスタのゲートは、３の分割比が選択されるとき第２のＬＯ出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき第２のＬＯ出力信号に結合される。第２の構成では、第１のトランジスタのゲートが、３の分割比が選択されるとき第１のＬＯ出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき第２のＬＯ出力信号に結合される。加えて、第２のトランジスタのゲートは、３の分割比が選択されるとき第２のＬＯ出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき第１のＬＯ出力信号に結合される。第３の構成では、第１のトランジスタのゲートが、３の分割比が選択されるとき第２のＬＯ出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき第１のＬＯ出力信号に結合される。加えて、第２のトランジスタのゲートは、３の分割比が選択されるとき第１のＬＯ出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき第２のＬＯ出力信号に結合される。第４の構成では、第１のトランジスタのゲートが、３の分割比が選択されるとき第２のＬＯ出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき第２のＬＯ出力信号に結合される。加えて、第２のトランジスタのゲートは、３の分割比が選択されるとき第１のＬＯ出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき第１のＬＯ出力信号に結合される。
[0069] 再び図３を参照すると、装置は、プログラマブル高調波発生モジュール３１８と、プログラマブルＬＯ分割モジュール３１４と、ＶＣＯモジュール３１６と、分割比選択モジュール３２０と、および／またはデータプロセッサ／コントローラ２１０とを含み得る。装置はＬＯ信号を生成する。装置は、ＬＯ生成モジュールにおいて、受信された注入信号に基づいてＬＯ信号を生成するための手段を含む。装置は、注入信号生成モジュールにおいて、ＬＯ信号と受信されたＶＣＯ信号とに基づいて、注入信号を生成するための手段をさらに含む。１つの構成では、ＬＯ生成モジュールが、複数の遅延段を含む。そのような構成では、装置が、ＬＯ生成モジュールに結合された同調モジュールにおいて、ＬＯ信号の周波数を同調させるための手段をさらに含む。装置は、同調モジュールにおいて、ＬＯ信号の周波数を同調させるために、遅延段の各々のキャパシタンスを調節するための手段をさらに含み得る。同調させるための手段は、ＬＯ信号の周波数を決定することと、決定された周波数をＬＯ信号のターゲット周波数と比較することと、周波数とターゲット周波数との間の差分がしきい値未満になるまで、ＬＯ信号の周波数を段階的に調節することとを行うように構成され得る。装置は、分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択するための手段と、選択された分割比を注入信号生成モジュールに与えるための手段とをさらに含み得る。そのような構成では、注入信号が、受信された選択された分割比に基づいて生成される。装置は、注入信号生成モジュールおよびＬＯ生成モジュールにおいて、分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、受信されたＶＣＯ信号の周波数を分割するための手段と、分割比選択モジュールからの入力に基づいて、分割された周波数の各々にあるＬＯ信号を別個に与えるための手段とをさらに含み得る。装置は、ＶＣＯモジュールにおいて、ＶＣＯ信号を注入信号生成モジュールに与えるための手段をさらに含み得る。装置は、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の３倍にほぼ等しい周波数にあるＶＣＯ信号を受信するための手段をさらに含み得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数−ＬＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに含み得る。第１の注入信号は、αにほぼ等しい位相を有し、第２の注入信号は、αにほぼ等しい位相を有し、第３の注入信号は、α＋πにほぼ等しい位相を有し、第４の注入信号は、α＋πにほぼ等しい位相を有する。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／２にほぼ等しい周波数にあるＬＯ信号を生成するための手段をさらに含み得る。装置は、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の４倍にほぼ等しい周波数にあるＶＣＯ信号を受信するための手段をさらに含み得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに含み得る。第１の注入信号は、αにほぼ等しい位相を有し、第２の注入信号は、α＋πにほぼ等しい位相を有し、第３の注入信号は、αにほぼ等しい位相を有し、第４の注入信号は、α＋πにほぼ等しい位相を有する。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／４にほぼ等しい周波数にあるＬＯ信号を生成するための手段をさらに含み得る。装置は、注入信号生成モジュールにおいて、ＬＯ信号の所望の周波数の５倍にほぼ等しい周波数にあるＶＣＯ信号を受信するための手段をさらに含み得る。装置は、受信されたＶＣＯ信号に基づいて、および、注入信号生成モジュールにおいて、ＶＣＯ信号の周波数−ＬＯ信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに含み得る。第１の注入信号は、αにほぼ等しい位相を有し、第２の注入信号は、α＋πにほぼ等しい位相を有し、第３の注入信号は、αにほぼ等しい位相を有し、第４の注入信号は、α＋πにほぼ等しい位相を有する。装置は、受信された注入信号に基づいて、および、ＬＯ生成モジュールにおいて、注入信号の周波数の１／４にほぼ等しい周波数にあるＬＯ信号を生成するための手段をさらに含み得る。前述の手段は、前述の手段によって記載された機能を行うように構成された、プログラマブル高調波発生モジュール３１８、プログラマブルＬＯ分割モジュール３１４、ＶＣＯモジュール３１６、および分割比選択モジュール３２０、データプロセッサ／コントローラ２１０、コンピュータ可読媒体２１２、および／またはコンピュータ可読媒体２１６のうちの１つまたは複数であり得る。
[0070] 再び図３を参照すると、装置は、プログラマブル高調波発生モジュール３１８と、プログラマブルＬＯ分割モジュール３１４と、ＶＣＯモジュール３１６と、分割比選択モジュール３２０と、および／またはデータプロセッサ／コントローラ２１０とを含み得る。装置は、ＬＯ信号を生成する。装置は、複数の分割比のうちの分割比を選択するための手段を含む。装置は、選択された分割比に基づいて、注入信号生成モジュールを構成するための手段をさらに含む。注入信号生成モジュールは、ＬＯ信号と、受信されたＶＣＯ信号と、構成とに基づいて、注入信号を生成する。装置は、所望のターゲット周波数にあるＬＯ信号を与えるために、ＬＯ生成モジュールを同調させるための手段をさらに含む。ＬＯ生成モジュールは、注入信号に基づいて、ＬＯ信号を生成する。前述の手段は、前述の手段によって記載された機能を行うように構成された、プログラマブル高調波発生モジュール３１８、プログラマブルＬＯ分割モジュール３１４、ＶＣＯモジュール３１６、および分割比選択モジュール３２０、データプロセッサ／コントローラ２１０、コンピュータ可読媒体２１２、および／またはコンピュータ可読媒体２１６のうちの１つまたは複数であり得る。
[0071] 開示されたプロセス中のステップの特定の順序または階層は、例示的な手法の一例であることを理解されたい。設計上の選好に基づいて、プロセス中のステップの特定の順序または階層は、並べ替えられ得ることを理解されたい。さらに、いくつかのステップは、組み合わされてもよくまたは省略されてもよい。添付した方法の請求項は、様々なステップの要素を例示的な順序で提示したものであり、提示された特定の順序または階層に限定されるものではない。
[0072] 以上の説明は、当業者が本明細書で説明された様々な態様を実践することを可能にするために提供される。これら態様に対する様々な変更は当業者にとってすぐにわかることであり、本明細書で定義された一般原理は他の態様に適用され得る。従って、特許請求の範囲は、本明細書に示された態様に限定されるものではなく、特許請求の範囲の文言に矛盾しない最大限の範囲を与えられるべきであり、単数形の要素への言及は、そのように明記されていない限り、「ただ１つの」を意味するものではなく、「１つまたは複数の」を意味するものである。別段に明記されていない限り、「いくつかの」という語は１つまたは複数を指す。当業者に知られている、または後に知られることになる、本開示全体にわたって説明された様々な態様の要素の全ての構造的および機能的等価物は、参照により本明細書に明確に組み込まれ、特許請求の範囲に包含されるものである。さらに、本明細書で開示されいずれもが、そのような開示が特許請求の範囲にはっきりと記載されているかどうかにかかわらず、公に供することを意図されたものではない。いかなる請求項要素も、その要素が「のための手段」という語句を使用して明確に記載されていない限り、ミーンズプラスファンクションとして解釈されるべきではない。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
局部発振器信号を生成するための装置であって、
複数の局部発振器出力と複数の注入信号入力とを有する、局部発振器生成モジュールと、前記局部発振器モジュールは、前記注入信号入力上で受信された注入信号に基づいて、前記局部発振器出力上で前記局部発振器信号を生成するように構成される、
前記局部発振器生成モジュールに結合された注入信号生成モジュールと、前記注入信号生成モジュールは複数の局部発振器入力と複数の注入信号出力とを有し、前記局部発振器入力は前記局部発振器出力に結合され、前記注入信号出力は前記注入信号入力に結合され、前記注入信号生成モジュールは、前記局部発振器入力上で受信された前記局部発振器信号に基づいて、および、受信された電圧制御発振器（ＶＣＯ）信号に基づいて、前記注入信号出力上で注入信号を生成するように構成される、を備える装置。
［Ｃ２］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ１に記載の装置。
［Ｃ３］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ１に記載の装置。
［Ｃ４］
前記局部発振器生成モジュールは複数の遅延段を備え、前記装置は前記局部発振器生成モジュールに結合された同調モジュールをさらに備え、前記同調モジュールは前記局部発振器信号の周波数を同調させるように構成される、Ｃ１に記載の装置。
［Ｃ５］
前記同調モジュールは、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節するように構成される、Ｃ４に記載の装置。
［Ｃ６］
前記同調モジュールは、前記局部発振器信号の周波数を決定することと、前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで前記局部発振器信号の前記周波数を段階的に調節することとを行うように構成される、Ｃ４に記載の装置。
［Ｃ７］
複数の利用可能な分割比のうちの分割比を選択することと、前記選択された分割比を前記注入信号生成モジュールに与えることとを行うように構成された、分割比選択モジュールをさらに備え、ここにおいて、前記注入信号生成モジュールは、前記受信された選択された分割比に基づいて、前記注入信号を生成するようにさらに構成される、Ｃ１に記載の装置。
［Ｃ８］
前記分割比選択モジュールは、少なくとも３つの利用可能な分割比のうちの１つから前記分割比を選択するように構成される、Ｃ７に記載の装置。
［Ｃ９］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ８に記載の装置。
［Ｃ１０］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールは、共に前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割することと、前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えることとを行うように構成される、Ｃ８に記載の装置。
［Ｃ１１］
前記ＶＣＯ信号を前記注入信号生成モジュールに与えるように構成されたＶＣＯモジュールをさらに備える、Ｃ１に記載の装置。
［Ｃ１２］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ１３］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ１２に記載の装置。
［Ｃ１４］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ１３に記載の装置。
［Ｃ１５］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ１３に記載の装置。
［Ｃ１６］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ１７］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ１６に記載の装置。
［Ｃ１８］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ１７に記載の装置。
［Ｃ１９］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ１７に記載の装置。
［Ｃ２０］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ２１］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ２０に記載の装置。
［Ｃ２２］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ２１に記載の装置。
［Ｃ２３］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ２１に記載の装置。
［Ｃ２４］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインにおよび前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ１に記載の装置。
［Ｃ２５］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２６］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２７］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２８］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２９］
局部発振器信号を生成する方法であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成することと、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成することとを備える方法。
［Ｃ３０］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ２９に記載の方法。
［Ｃ３１］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ２９に記載の方法。
［Ｃ３２］
前記局部発振器生成モジュールは複数の遅延段を備え、前記方法は、前記局部発振器生成モジュールに結合された同調モジュールにおいて、前記局部発振器信号の周波数を同調させることをさらに備える、Ｃ２９に記載の方法。
［Ｃ３３］
前記同調モジュールにおいて、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節することをさらに備える、Ｃ３２に記載の方法。
［Ｃ３４］
前記同調させることは、
前記局部発振器信号の周波数を決定することと、
前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、
前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで前記局部発振器信号の前記周波数を段階的に調節することとを備える、Ｃ３２に記載の方法。
［Ｃ３５］
分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択することと、
前記選択された分割比を前記注入信号生成モジュールに与えることとをさらに備え、ここにおいて、前記注入信号は前記受信された選択された分割比に基づいて生成される、Ｃ２９に記載の方法。
［Ｃ３６］
前記分割比は、少なくとも３つの利用可能な分割比のうちの１つから選択される、Ｃ３５に記載の方法。
［Ｃ３７］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ３６に記載の方法。
［Ｃ３８］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールにおいて、前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割することと、
前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えることとをさらに備える、Ｃ３６に記載の方法。
［Ｃ３９］
ＶＣＯモジュールにおいて、前記ＶＣＯ信号を前記注入信号生成モジュールに与えることをさらに備える、Ｃ２９に記載の方法。
［Ｃ４０］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４１］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４０に記載の方法。
［Ｃ４２］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４１に記載の方法。
［Ｃ４３］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４１に記載の方法。
［Ｃ４４］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４５］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４４に記載の方法。
［Ｃ４６］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４５に記載の方法。
［Ｃ４７］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４５に記載の方法。
［Ｃ４８］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４９］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４８に記載の方法。
［Ｃ５０］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４９に記載の方法。
［Ｃ５１］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４９に記載の方法。
［Ｃ５２］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器生成モジュールは複数の局部発振器出力を有し、前記注入信号生成モジュールは複数の注入信号入力を有し、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインに、および前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ２９に記載の方法。
［Ｃ５３］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５４］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５５］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５６］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５７］
局部発振器信号を生成するための装置であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成するための手段と、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成するための手段とを備える装置。
［Ｃ５８］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ５７に記載の装置。
［Ｃ５９］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ５７に記載の装置。
［Ｃ６０］
前記局部発振器生成モジュールは複数の遅延段を備え、前記装置は、前記局部発振器生成モジュールに結合された同調モジュールにおいて、前記局部発振器信号の周波数を同調させるための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６１］
前記同調モジュールにおいて、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節するための手段をさらに備える、Ｃ６０に記載の装置。
［Ｃ６２］
同調させるための前記手段は、
前記局部発振器信号の周波数を決定することと、
前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、
前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで、前記局部発振器信号の前記周波数を段階的に調節することとを行うように構成される、Ｃ６０に記載の装置。
［Ｃ６３］
分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択するための手段と、
前記選択された分割比を前記注入信号生成モジュールに与えるための手段とをさらに備え、
ここにおいて、前記注入信号は前記受信された選択された分割比に基づいて生成される、Ｃ５７に記載の装置。
［Ｃ６４］
前記分割比は、少なくとも３つの利用可能な分割比のうちの１つから選択される、Ｃ６３に記載の装置。
［Ｃ６５］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ６４に記載の装置。
［Ｃ６６］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールにおいて、前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割するための手段と、
前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えるための手段とをさらに備える、Ｃ６４に記載の装置。
［Ｃ６７］
ＶＣＯモジュールにおいて、前記ＶＣＯ信号を前記注入信号生成モジュールに与えるための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６８］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６９］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ６８に記載の装置。
［Ｃ７０］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ６９に記載の装置。
［Ｃ７１］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ６９に記載の装置。
［Ｃ７２］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ７３］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ７２に記載の装置。
［Ｃ７４］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ７３に記載の装置。
［Ｃ７５］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ７３に記載の装置。
［Ｃ７６］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ７７］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ７６に記載の装置。
［Ｃ７８］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ７７に記載の装置。
［Ｃ７９］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ７７に記載の装置。
［Ｃ８０］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器生成モジュールは複数の局部発振器出力を有し、前記注入信号生成モジュールは複数の注入信号入力を有し、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインに、および前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ５７に記載の装置。
［Ｃ８１］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８２］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８３］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８４］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
局部発振器信号を生成するための装置であって、
複数の局部発振器出力と複数の注入信号入力とを有する、局部発振器生成モジュールと、前記局部発振器モジュールは、前記注入信号入力上で受信された注入信号に基づいて、前記局部発振器出力上で前記局部発振器信号を生成するように構成される、
前記局部発振器生成モジュールに結合された注入信号生成モジュールと、前記注入信号生成モジュールは複数の局部発振器入力と複数の注入信号出力とを有し、前記局部発振器入力は前記局部発振器出力に結合され、前記注入信号出力は前記注入信号入力に結合され、前記注入信号生成モジュールは、前記局部発振器入力上で受信された前記局部発振器信号に基づいて、および、受信された電圧制御発振器（ＶＣＯ）信号に基づいて、前記注入信号出力上で注入信号を生成するように構成される、を備える装置。
［Ｃ２］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ１に記載の装置。
［Ｃ３］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ１に記載の装置。
［Ｃ４］
前記局部発振器生成モジュールは複数の遅延段を備え、前記装置は前記局部発振器生成モジュールに結合された同調モジュールをさらに備え、前記同調モジュールは前記局部発振器信号の周波数を同調させるように構成される、Ｃ１に記載の装置。
［Ｃ５］
前記同調モジュールは、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節するように構成される、Ｃ４に記載の装置。
［Ｃ６］
前記同調モジュールは、前記局部発振器信号の周波数を決定することと、前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで前記局部発振器信号の前記周波数を段階的に調節することとを行うように構成される、Ｃ４に記載の装置。
［Ｃ７］
複数の利用可能な分割比のうちの分割比を選択することと、前記選択された分割比を前記注入信号生成モジュールに与えることとを行うように構成された、分割比選択モジュールをさらに備え、ここにおいて、前記注入信号生成モジュールは、前記受信された選択された分割比に基づいて、前記注入信号を生成するようにさらに構成される、Ｃ１に記載の装置。
［Ｃ８］
前記分割比選択モジュールは、少なくとも３つの利用可能な分割比のうちの１つから前記分割比を選択するように構成される、Ｃ７に記載の装置。
［Ｃ９］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ８に記載の装置。
［Ｃ１０］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールは、共に前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割することと、前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えることとを行うように構成される、Ｃ８に記載の装置。
［Ｃ１１］
前記ＶＣＯ信号を前記注入信号生成モジュールに与えるように構成されたＶＣＯモジュールをさらに備える、Ｃ１に記載の装置。
［Ｃ１２］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ１３］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ１２に記載の装置。
［Ｃ１４］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ１３に記載の装置。
［Ｃ１５］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ１３に記載の装置。
［Ｃ１６］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ１７］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ１６に記載の装置。
［Ｃ１８］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ１７に記載の装置。
［Ｃ１９］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ１７に記載の装置。
［Ｃ２０］
前記注入信号生成モジュールは、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するように構成される、Ｃ１に記載の装置。
［Ｃ２１］
前記受信されたＶＣＯ信号に基づいて、前記注入信号生成モジュールは、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるように構成され、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ２０に記載の装置。
［Ｃ２２］
前記受信された注入信号に基づいて、前記局部発振器生成モジュールは、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するように構成される、Ｃ２１に記載の装置。
［Ｃ２３］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ２１に記載の装置。
［Ｃ２４］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインにおよび前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ１に記載の装置。
［Ｃ２５］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２６］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２７］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２８］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ２４に記載の装置。
［Ｃ２９］
局部発振器信号を生成する方法であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成することと、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成することとを備える方法。
［Ｃ３０］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ２９に記載の方法。
［Ｃ３１］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ２９に記載の方法。
［Ｃ３２］
前記局部発振器生成モジュールは複数の遅延段を備え、前記方法は、前記局部発振器生成モジュールに結合された同調モジュールにおいて、前記局部発振器信号の周波数を同調させることをさらに備える、Ｃ２９に記載の方法。
［Ｃ３３］
前記同調モジュールにおいて、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節することをさらに備える、Ｃ３２に記載の方法。
［Ｃ３４］
前記同調させることは、
前記局部発振器信号の周波数を決定することと、
前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、
前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで前記局部発振器信号の前記周波数を段階的に調節することとを備える、Ｃ３２に記載の方法。
［Ｃ３５］
分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択することと、
前記選択された分割比を前記注入信号生成モジュールに与えることとをさらに備え、ここにおいて、前記注入信号は前記受信された選択された分割比に基づいて生成される、Ｃ２９に記載の方法。
［Ｃ３６］
前記分割比は、少なくとも３つの利用可能な分割比のうちの１つから選択される、Ｃ３５に記載の方法。
［Ｃ３７］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ３６に記載の方法。
［Ｃ３８］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールにおいて、前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割することと、
前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えることとをさらに備える、Ｃ３６に記載の方法。
［Ｃ３９］
ＶＣＯモジュールにおいて、前記ＶＣＯ信号を前記注入信号生成モジュールに与えることをさらに備える、Ｃ２９に記載の方法。
［Ｃ４０］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４１］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４０に記載の方法。
［Ｃ４２］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４１に記載の方法。
［Ｃ４３］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４１に記載の方法。
［Ｃ４４］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４５］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４４に記載の方法。
［Ｃ４６］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４５に記載の方法。
［Ｃ４７］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４５に記載の方法。
［Ｃ４８］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、Ｃ２９に記載の方法。
［Ｃ４９］
前記方法は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えることをさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ４８に記載の方法。
［Ｃ５０］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成することをさらに備える、Ｃ４９に記載の方法。
［Ｃ５１］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ４９に記載の方法。
［Ｃ５２］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器生成モジュールは複数の局部発振器出力を有し、前記注入信号生成モジュールは複数の注入信号入力を有し、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインに、および前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ２９に記載の方法。
［Ｃ５３］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５４］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５５］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５６］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ５２に記載の方法。
［Ｃ５７］
局部発振器信号を生成するための装置であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成するための手段と、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成するための手段とを備える装置。
［Ｃ５８］
前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を与えるようにプログラマブルである、Ｃ５７に記載の装置。
［Ｃ５９］
前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、Ｃ５７に記載の装置。
［Ｃ６０］
前記局部発振器生成モジュールは複数の遅延段を備え、前記装置は、前記局部発振器生成モジュールに結合された同調モジュールにおいて、前記局部発振器信号の周波数を同調させるための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６１］
前記同調モジュールにおいて、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節するための手段をさらに備える、Ｃ６０に記載の装置。
［Ｃ６２］
同調させるための前記手段は、
前記局部発振器信号の周波数を決定することと、
前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、
前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで、前記局部発振器信号の前記周波数を段階的に調節することとを行うように構成される、Ｃ６０に記載の装置。
［Ｃ６３］
分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択するための手段と、
前記選択された分割比を前記注入信号生成モジュールに与えるための手段とをさらに備え、
ここにおいて、前記注入信号は前記受信された選択された分割比に基づいて生成される、Ｃ５７に記載の装置。
［Ｃ６４］
前記分割比は、少なくとも３つの利用可能な分割比のうちの１つから選択される、Ｃ６３に記載の装置。
［Ｃ６５］
前記少なくとも３つの利用可能な分割比は、ほぼ３の分割比と、ほぼ４の分割比と、ほぼ５の分割比とを含む、Ｃ６４に記載の装置。
［Ｃ６６］
前記注入信号生成モジュールおよび前記局部発振器生成モジュールにおいて、前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割するための手段と、
前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えるための手段とをさらに備える、Ｃ６４に記載の装置。
［Ｃ６７］
ＶＣＯモジュールにおいて、前記ＶＣＯ信号を前記注入信号生成モジュールに与えるための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６８］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の３倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ６９］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はαにほぼ等しい位相を有し、前記第３の注入信号はα＋πにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ６８に記載の装置。
［Ｃ７０］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／２にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ６９に記載の装置。
［Ｃ７１］
前記局部発振器生成モジュールは、直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ６９に記載の装置。
［Ｃ７２］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の４倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ７３］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ７２に記載の装置。
［Ｃ７４］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ７３に記載の装置。
［Ｃ７５］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ７３に記載の装置。
［Ｃ７６］
前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信するための手段をさらに備える、Ｃ５７に記載の装置。
［Ｃ７７］
前記装置は、前記受信されたＶＣＯ信号に基づいて、および、前記注入信号生成モジュールにおいて、前記ＶＣＯ信号の前記周波数−前記局部発振器信号の周波数にほぼ等しい周波数にある、第１の注入信号と、第２の注入信号と、第３の注入信号と、第４の注入信号とを与えるための手段をさらに備え、前記第１の注入信号はαにほぼ等しい位相を有し、前記第２の注入信号はα＋πにほぼ等しい位相を有し、前記第３の注入信号はαにほぼ等しい位相を有し、前記第４の注入信号はα＋πにほぼ等しい位相を有する、Ｃ７６に記載の装置。
［Ｃ７８］
前記受信された注入信号に基づいて、および、前記局部発振器生成モジュールにおいて、前記注入信号の前記周波数の１／４にほぼ等しい周波数にある前記局部発振器信号を生成するための手段をさらに備える、Ｃ７７に記載の装置。
［Ｃ７９］
前記局部発振器生成モジュールは直列に結合された４つの遅延段を備え、前記４つの遅延段は、第２の遅延段と第４の遅延段との間に直列に結合された第１の遅延段と、前記第１の遅延段と第３の遅延段との間に直列に結合された前記第２の遅延段と、前記第２の遅延段と前記第４の遅延段との間に直列に結合された前記第３の遅延段と、前記第３の遅延段と前記第１の遅延段との間に直列に結合された前記第４の遅延段とを備え、ここにおいて、前記第１の注入信号は前記第１の遅延段と前記第２の遅延段との間の第１の注入信号入力に印加され、前記第２の注入信号は前記第２の遅延段と前記第３の遅延段との間の第２の注入信号入力に印加され、前記第３の注入信号は前記第３の遅延段と前記第４の遅延段との間の第３の注入信号入力に印加され、前記第４の注入信号は前記第４の遅延段と前記第１の遅延段との間の第４の注入信号入力に印加される、Ｃ７７に記載の装置。
［Ｃ８０］
前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器生成モジュールは複数の局部発振器出力を有し、前記注入信号生成モジュールは複数の注入信号入力を有し、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、前記複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインに、および前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、Ｃ５７に記載の装置。
［Ｃ８１］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８２］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８３］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
［Ｃ８４］
前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、Ｃ８０に記載の装置。
Claims (15)
- 局部発振器信号を生成する方法であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成することと、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成することと
を備え、前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を同時に与えるようにプログラマブルである、方法。 - 前記局部発振器生成モジュールはｎ個の遅延段とｎ個の注入信号入力とを備え、前記ｎ個の注入信号入力の各々は異なる対の遅延段の間にあり、前記ｎ個の注入信号入力の各々は前記注入信号生成モジュールによって独立して制御される、請求項１に記載の方法。
- 前記局部発振器生成モジュールは複数の遅延段を備え、前記方法は、前記局部発振器生成モジュールに結合された同調モジュールにおいて、前記局部発振器信号の周波数を同調させることをさらに備える、請求項１に記載の方法。
- 前記同調モジュールにおいて、前記局部発振器信号の前記周波数を同調させるために、前記遅延段の各々のキャパシタンスを調節することをさらに備える、請求項３に記載の方法。
- 前記同調させることは、
前記局部発振器信号の周波数を決定することと、
前記決定された周波数を前記局部発振器信号のターゲット周波数と比較することと、
前記周波数と前記ターゲット周波数との間の差分がしきい値未満になるまで前記局部発振器信号の前記周波数を段階的に調節することとを備える、請求項３に記載の方法。 - 分割比選択モジュールにおいて、複数の利用可能な分割比のうちの分割比を選択することと、
前記選択された分割比を前記注入信号生成モジュールに与えることとをさらに備え、ここにおいて、前記注入信号は前記受信された選択された分割比に基づいて生成される、請求項１に記載の方法。 - 前記分割比は、少なくとも３つの利用可能な分割比のうちの１つから選択される、請求項６に記載の方法。
- 前記注入信号生成モジュールおよび前記局部発振器生成モジュールにおいて、前記分割比選択モジュールからの入力に基づいて、３、４、または５にほぼ等しい分割比で、前記受信されたＶＣＯ信号の周波数を分割することと、
前記分割比選択モジュールからの前記入力に基づいて、前記分割された周波数の各々にある前記局部発振器信号を別個に与えることとをさらに備える、請求項７に記載の方法。 - ＶＣＯモジュールにおいて、前記ＶＣＯ信号を前記注入信号生成モジュールに与えることをさらに備える、請求項１に記載の方法。
- 前記注入信号生成モジュールにおいて、前記局部発振器信号の所望の周波数の３倍、４倍、または５倍にほぼ等しい周波数にある前記ＶＣＯ信号を受信することをさらに備える、請求項１に記載の方法。
- 前記受信されたＶＣＯ信号は第１のＶＣＯ信号と第２のＶＣＯ信号とを備え、前記局部発振器生成モジュールは複数の局部発振器出力を有し、前記注入信号生成モジュールは複数の注入信号入力を有し、前記局部発振器出力は第１の局部発振器出力信号と第２の局部発振器出力信号とを備え、前記注入信号生成モジュールは第１のトランジスタと第２のトランジスタとを備え、複数の注入信号出力のうちの注入信号出力は前記第１のトランジスタのドレインに、および前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのソースは前記第１のＶＣＯ信号に結合され、前記第２のトランジスタのソースは前記第２のＶＣＯ信号に結合される、請求項１に記載の方法。
- 前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、請求項１１に記載の方法。
- 前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、前記第２のトランジスタのゲートが、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合される、請求項１１に記載の方法。
- 前記第１のトランジスタのゲートは、３の分割比が選択されるとき前記第２の局部発振器出力信号に結合され、４の分割比が選択されるとき電源電圧に結合され、５の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、前記第２のトランジスタのゲートは、３の分割比が選択されるとき前記第１の局部発振器出力信号に結合され、４の分割比が選択されるとき回路接地に結合され、５の分割比が選択されるとき前記第２の局部発振器出力信号に結合される、請求項１１に記載の方法。
- 局部発振器信号を生成するための装置であって、
局部発振器生成モジュールにおいて、受信された注入信号に基づいて、前記局部発振器信号を生成するための手段と、
注入信号生成モジュールにおいて、前記局部発振器信号と受信された電圧制御発振器（ＶＣＯ）信号とに基づいて、前記注入信号を生成するための手段と
を備え、前記注入信号生成モジュールは、少なくとも３つの異なるセットの注入信号を同時に与えるようにプログラマブルである、装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/837,463 US9106234B2 (en) | 2013-03-15 | 2013-03-15 | Programmable frequency divider for local oscillator generation |
| US13/837,463 | 2013-03-15 | ||
| PCT/US2014/023792 WO2014150615A1 (en) | 2013-03-15 | 2014-03-11 | Programmable frequency divider for local oscillator generation |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016518734A JP2016518734A (ja) | 2016-06-23 |
| JP2016518734A5 JP2016518734A5 (ja) | 2017-03-23 |
| JP6337081B2 true JP6337081B2 (ja) | 2018-06-06 |
Family
ID=50440846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016501345A Expired - Fee Related JP6337081B2 (ja) | 2013-03-15 | 2014-03-11 | 局部発振器生成のためのプログラマブル分周器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9106234B2 (ja) |
| EP (1) | EP2974017A1 (ja) |
| JP (1) | JP6337081B2 (ja) |
| KR (1) | KR20150132347A (ja) |
| CN (1) | CN105191126B (ja) |
| WO (1) | WO2014150615A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9275690B2 (en) | 2012-05-30 | 2016-03-01 | Tahoe Rf Semiconductor, Inc. | Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof |
| US9509351B2 (en) | 2012-07-27 | 2016-11-29 | Tahoe Rf Semiconductor, Inc. | Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver |
| US9184498B2 (en) | 2013-03-15 | 2015-11-10 | Gigoptix, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof |
| US9722310B2 (en) | 2013-03-15 | 2017-08-01 | Gigpeak, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication |
| US9780449B2 (en) | 2013-03-15 | 2017-10-03 | Integrated Device Technology, Inc. | Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming |
| US9837714B2 (en) | 2013-03-15 | 2017-12-05 | Integrated Device Technology, Inc. | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof |
| US9666942B2 (en) | 2013-03-15 | 2017-05-30 | Gigpeak, Inc. | Adaptive transmit array for beam-steering |
| US9716315B2 (en) | 2013-03-15 | 2017-07-25 | Gigpeak, Inc. | Automatic high-resolution adaptive beam-steering |
| US9531070B2 (en) | 2013-03-15 | 2016-12-27 | Christopher T. Schiller | Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof |
| CN104935316B (zh) * | 2014-03-21 | 2018-08-31 | 博通集成电路（上海）股份有限公司 | 用于控制收发通路切换的射频开关、射频系统和操作方法 |
| CN105897170B (zh) * | 2016-04-27 | 2018-11-20 | 加驰（厦门）微电子股份有限公司 | 基于片上变压器的边缘组合式数字倍频器 |
| US10116290B1 (en) * | 2017-12-07 | 2018-10-30 | Speedlink Technology Inc. | RF frontend having a wideband mm wave frequency doubler |
| US10291242B1 (en) | 2018-05-30 | 2019-05-14 | Qualcomm Incorporated | Local oscillator (LO) phase continuity |
| US10715150B1 (en) * | 2019-02-12 | 2020-07-14 | Xilinx, Inc. | Inductor-less divide-by-3 injection locked frequency divider |
| US11677390B2 (en) | 2021-04-22 | 2023-06-13 | Qualcomm Incorporated | Multimode frequency multiplier |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188291B1 (en) * | 1999-06-30 | 2001-02-13 | Lucent Technologies, Inc. | Injection locked multi-phase signal generator |
| JP3762645B2 (ja) * | 2001-01-22 | 2006-04-05 | シャープ株式会社 | 注入同期発振器、発振器、およびそれらを用いた高周波通信装置 |
| WO2003107536A2 (en) * | 2002-06-17 | 2003-12-24 | California Institute Of Technology | Self-dividing oscillators |
| US7164901B2 (en) | 2003-12-24 | 2007-01-16 | Agency For Science, Technology And Research | DC offset-free RF front-end circuits and systems for direct conversion receivers |
| KR100555733B1 (ko) * | 2004-02-14 | 2006-03-03 | 삼성전자주식회사 | 차동 및 직교 고조파 신호를 발생하는 전압 제어 발진기 |
| JP2009508364A (ja) * | 2005-05-25 | 2009-02-26 | クゥアルコム・インコーポレイテッド | フィルタ較正 |
| KR100727898B1 (ko) | 2006-01-06 | 2007-06-14 | 삼성전자주식회사 | Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법 |
| TW200840226A (en) * | 2007-03-22 | 2008-10-01 | Univ Nat Taiwan Science Tech | Injection locked frequency divider |
| TWI339505B (en) * | 2007-08-01 | 2011-03-21 | Univ Nat Taiwan Science Tech | Injection-locked frequency divider |
| US8686799B2 (en) * | 2007-12-31 | 2014-04-01 | Texas Instruments Incorporated | Low noise wide range voltage-controlled oscillator with transistor feedback |
| US9374100B2 (en) | 2009-07-01 | 2016-06-21 | Qualcomm Incorporated | Low power LO distribution using a frequency-multiplying subharmonically injection-locked oscillator |
| US9054711B2 (en) * | 2009-07-02 | 2015-06-09 | Infineon Technologies Ag | Frequency divider |
| JP5446671B2 (ja) | 2009-09-29 | 2014-03-19 | ソニー株式会社 | 無線伝送システム及び無線通信方法 |
| US8466721B2 (en) | 2010-01-22 | 2013-06-18 | Panasonic Corporation | Injection locked frequency divider and PLL circuit |
| JP5174055B2 (ja) * | 2010-02-02 | 2013-04-03 | 株式会社半導体理工学研究センター | 広帯域発振回路 |
| EP2542827A4 (en) * | 2010-03-02 | 2014-08-20 | Glenn Bushee | COMPACT LIGHTING SYSTEM |
| US8339208B2 (en) * | 2010-06-08 | 2012-12-25 | The Hong Kong University Of Science And Technology | Method and apparatus for tuning frequency of LC-oscillators based on phase-tuning technique |
| TW201233048A (en) * | 2011-01-18 | 2012-08-01 | Nat Univ Chung Cheng | Quadrature phase voltage control oscillator |
| KR101651496B1 (ko) | 2011-02-17 | 2016-08-26 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 밀리미터파 대역 무선 송수신 장치 |
| US8754682B2 (en) | 2011-04-21 | 2014-06-17 | Stmicroelectronics (Canada) Inc. | Fractional divider for avoidance of LC-VCO interference and jitter |
| JP5701149B2 (ja) * | 2011-05-24 | 2015-04-15 | 三菱電機株式会社 | 高周波発振源 |
| US8643409B2 (en) | 2011-07-01 | 2014-02-04 | Rambus Inc. | Wide-range clock multiplier |
-
2013
- 2013-03-15 US US13/837,463 patent/US9106234B2/en not_active Expired - Fee Related
-
2014
- 2014-03-11 WO PCT/US2014/023792 patent/WO2014150615A1/en active Application Filing
- 2014-03-11 JP JP2016501345A patent/JP6337081B2/ja not_active Expired - Fee Related
- 2014-03-11 CN CN201480013637.2A patent/CN105191126B/zh active Active
- 2014-03-11 EP EP14715768.9A patent/EP2974017A1/en not_active Withdrawn
- 2014-03-11 KR KR1020157028948A patent/KR20150132347A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CN105191126B (zh) | 2018-06-12 |
| CN105191126A (zh) | 2015-12-23 |
| US20140266471A1 (en) | 2014-09-18 |
| WO2014150615A1 (en) | 2014-09-25 |
| KR20150132347A (ko) | 2015-11-25 |
| JP2016518734A (ja) | 2016-06-23 |
| US9106234B2 (en) | 2015-08-11 |
| EP2974017A1 (en) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6337081B2 (ja) | 局部発振器生成のためのプログラマブル分周器 | |
| US11726513B2 (en) | On-chip dual-supply multi-mode CMOS regulators | |
| JP6328862B1 (ja) | 電源電圧に対する感度が制御されるリング発振器アーキテクチャ | |
| US8988158B2 (en) | Hybrid voltage controlled oscillator | |
| US20140009236A1 (en) | Configurable multi-mode oscillators | |
| US9553573B2 (en) | Differential mode bandwidth extension technique with common mode compensation | |
| US20190028092A1 (en) | Feed-forward phase noise/spur cancellation | |
| US9024692B2 (en) | Voltage controlled oscillator band-select fast searching using predictive searching | |
| US9490784B2 (en) | Apparatus and method for generating quadrupled reference clock from single ended crystal oscillator | |
| US20150349712A1 (en) | Reconfigurable varactor bank for a voltage-controlled oscillator | |
| EP3127238A1 (en) | Em coupling shielding | |
| US9455716B2 (en) | Reconfigurable fractional divider | |
| US20160099729A1 (en) | Apparatus and method for quadrupling frequency of reference clock | |
| US10534025B2 (en) | Phase frequency detector linearization using switching supply | |
| US11677390B2 (en) | Multimode frequency multiplier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6337081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |