JP6323393B2 - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP6323393B2
JP6323393B2 JP2015108134A JP2015108134A JP6323393B2 JP 6323393 B2 JP6323393 B2 JP 6323393B2 JP 2015108134 A JP2015108134 A JP 2015108134A JP 2015108134 A JP2015108134 A JP 2015108134A JP 6323393 B2 JP6323393 B2 JP 6323393B2
Authority
JP
Japan
Prior art keywords
block
initialized
flash memory
data
flash rom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015108134A
Other languages
Japanese (ja)
Other versions
JP2016224581A (en
Inventor
渉 砂見
渉 砂見
諭 五島
諭 五島
明彦 伊ヶ崎
明彦 伊ヶ崎
秀平 小原
秀平 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2015108134A priority Critical patent/JP6323393B2/en
Publication of JP2016224581A publication Critical patent/JP2016224581A/en
Application granted granted Critical
Publication of JP6323393B2 publication Critical patent/JP6323393B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System (AREA)

Description

本発明は、フラッシュメモリーを備えた電子機器に関する。   The present invention relates to an electronic device including a flash memory.

従来、記録媒体にデータを記録している際に電源が断たれた場合、記録中のデータを読み出すことが出来なかった。そのため、記録中であったデータの喪失を低減させるために、様々な工夫が行われてきた。   Conventionally, when the power is turned off while recording data on a recording medium, the data being recorded cannot be read. Therefore, various ideas have been made to reduce the loss of data that was being recorded.

例えば、特許文献1において開示された技術では、ミニ・ディスクにデータを書き込む際に、全てのデータを書き込み終わってから最終的な書き込み終了アドレスをミニ・ディスクに書き込む代わりに、細かな記録単位ごとの書き込み終了アドレスをEEPROM(Electrically Erasable Programmable Read-Only Memory)に書き込む。   For example, in the technique disclosed in Patent Document 1, when writing data to a mini-disc, instead of writing the final write end address to the mini-disc after all the data has been written, each fine recording unit is written. Is written to an EEPROM (Electrically Erasable Programmable Read-Only Memory).

そして、EEPROMを2つ設け、交互に書き込み終了アドレスを記録することにより、書き込み終了アドレスを一方のEEPROMに書き込んでいる最中に電源断が発生しても、もう一方のEEPROMの内容は保護されるというものである。   By providing two EEPROMs and recording the write end address alternately, the contents of the other EEPROM are protected even if a power interruption occurs while the write end address is being written to one EEPROM. It is said that.

特開平11−167787号公報JP-A-11-167787

しかし、特許文献1の技術は、バイト単位でのデータ消去が可能なEEPROMを対象とした技術であり、ブロック単位でしか消去が出来ないフラッシュメモリーを考慮したものではなかった。   However, the technique of Patent Document 1 is a technique for an EEPROM capable of erasing data in units of bytes, and does not consider a flash memory that can be erased only in units of blocks.

フラッシュメモリーの場合、ブロック単位での消去を行ってから書き込みを行わなければならないため、初期化してから書き込む場合に必要な時間が長い。   In the case of a flash memory, since writing must be performed after erasing in units of blocks, the time required for writing after initialization is long.

そのため、書き込みに要する時間が短い場合に較べ、電源断に遭遇する確率が高まってしまうという問題があった。   For this reason, there is a problem that the probability of encountering a power interruption increases compared to the case where the time required for writing is short.

以上のような事情に鑑み、本発明の目的は、フラッシュメモリーへの書き込み時間を短縮し、電源断による不適切なデータ書き込みの発生確率を低減させる電子機器を提供することにある。   In view of the circumstances as described above, it is an object of the present invention to provide an electronic device that shortens the writing time to the flash memory and reduces the probability of inappropriate data writing due to power interruption.

上記目的を達成するため、本発明の一形態に係る電子機器は、初期化がブロック単位で行われる、複数のフラッシュメモリーと、前記フラッシュメモリーごとの、前記初期化およびデータの入出力を制御するフラッシュメモリー制御部とを備え、前記フラッシュメモリー制御部は、1つの前記フラッシュメモリーに前記データを書き込む処理と前記データを書き込んでいる前記フラッシュメモリーとは異なる前記フラッシュメモリーに対する前記初期化の処理とを並行して行う。そのため、フラッシュメモリーへの書き込み時間を短縮し、電源断による不適切なデータ書き込みの発生確率を低減させることが出来る。   In order to achieve the above object, an electronic device according to an aspect of the present invention controls a plurality of flash memories that are initialized in units of blocks, and the initialization and data input / output for each flash memory. A flash memory control unit, wherein the flash memory control unit performs a process of writing the data into one flash memory and a process of initializing the flash memory different from the flash memory in which the data is written. Do it in parallel. As a result, the writing time to the flash memory can be shortened, and the probability of inappropriate data writing due to power failure can be reduced.

上記目的を達成するため、本発明の一形態に係る電子機器では、前記フラッシュメモリー制御部は、前記データの書き込みを、毎回異なるフラッシュメモリーに対して行う構成でもよい。   In order to achieve the above object, in the electronic apparatus according to an aspect of the present invention, the flash memory control unit may be configured to write the data to a different flash memory each time.

上記目的を達成するため、本発明の一形態に係る電子機器では、前記フラッシュメモリーは、第1のフラッシュメモリーおよび第2のフラッシュメモリーからなり、前記フラッシュメモリー制御部は、前記第1のフラッシュメモリーへの前記データの書き込みと並行して、前記第2のフラッシュメモリーを初期化し、前記第2のフラッシュメモリーへの前記データを書き込みと並行して、前記第1のフラッシュメモリーを初期化する構成でもよい。   In order to achieve the above object, in the electronic device according to an aspect of the present invention, the flash memory includes a first flash memory and a second flash memory, and the flash memory control unit includes the first flash memory. The second flash memory is initialized in parallel with the writing of the data into the second flash memory, and the first flash memory is initialized in parallel with the writing of the data into the second flash memory. Good.

以上のように、本発明によれば、フラッシュメモリーへの書き込み時間を短縮し、電源断による不適切なデータ書き込みの発生確率を低減させることが出来る。   As described above, according to the present invention, it is possible to shorten the writing time to the flash memory and reduce the probability of inappropriate data writing due to power interruption.

本発明の一実施形態に係る画像形成装置20の構成図である。1 is a configuration diagram of an image forming apparatus 20 according to an embodiment of the present invention. フラッシュROM26aおよび26bにおける動作の例を示す図である。It is a figure which shows the example of operation | movement in flash ROM26a and 26b. フラッシュROM26aおよび26bに対する処理の流れを説明するためのフローチャートである。It is a flowchart for demonstrating the flow of a process with respect to flash ROM26a and 26b.

以下、図面を参照しながら、本発明の実施形態を説明する。なお、以下の説明では、本発明に係る電子機器の例として、画像形成装置(MFP、Multifunction Peripheral)を例に挙げて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, an image forming apparatus (MFP, Multifunction Peripheral) will be described as an example of the electronic apparatus according to the present invention.

画像形成装置をリース販売する場合など、画像形成装置が印刷した用紙の枚数をカウンター(図示せず)により数えて、カウンター値に基づいて課金することが行われているため、頻繁に更新されるカウンター値をフラッシュメモリーにより確実に保存することは重要である。   When the image forming apparatus is leased and sold, the number of sheets printed by the image forming apparatus is counted by a counter (not shown) and charged based on the counter value. It is important to securely store the counter value in the flash memory.

なお、以下の説明では、フラッシュメモリーをフラッシュROM(Read-Only Memory)と呼ぶ。   In the following description, the flash memory is referred to as a flash ROM (Read-Only Memory).

また、本発明は主にNOR型のフラッシュROMを対象としているが、記憶媒体上のデータを消去するために、ブロック単位の初期化(ブロックイレース)が必要なフラッシュROMであればNOR型に限らず適用することが出来る。   Although the present invention is mainly directed to a NOR type flash ROM, it is not limited to the NOR type as long as it is a flash ROM that requires initialization (block erase) in units of blocks in order to erase data on the storage medium. Can be applied.

[構成]
最初に、本発明の一実施形態に係る画像形成装置の構成について説明する。図1は、本発明の一実施形態に係る画像形成装置20の構成図である。
[Constitution]
First, the configuration of an image forming apparatus according to an embodiment of the present invention will be described. FIG. 1 is a configuration diagram of an image forming apparatus 20 according to an embodiment of the present invention.

画像形成装置20は、制御部21を備える。制御部21は、CPU(Central Processing Unit)、RAM(Random Access Memory)、ROM、および専用のハードウェア回路等から構成され、画像形成装置20の全体的な動作制御を司る。   The image forming apparatus 20 includes a control unit 21. The control unit 21 includes a central processing unit (CPU), a random access memory (RAM), a ROM, a dedicated hardware circuit, and the like, and controls overall operation of the image forming apparatus 20.

制御部21は、画像読取部22、画像処理部23、画像メモリー24、画像形成部25、フラッシュROM(フラッシュメモリー)26aおよび26b、操作部27、ファクシミリ通信部28、ネットワークインターフェイス部29、補助記憶部30等と接続されている。制御部21は、接続されている上記各部の動作制御や、各部との間での信号又はデータの送受信を行う。   The control unit 21 includes an image reading unit 22, an image processing unit 23, an image memory 24, an image forming unit 25, flash ROMs (flash memories) 26a and 26b, an operation unit 27, a facsimile communication unit 28, a network interface unit 29, and an auxiliary storage. Connected to the unit 30 and the like. The control unit 21 performs operation control of each of the above connected units, and transmission / reception of signals or data to / from each unit.

制御部21は、ユーザーから、操作部27またはネッワーク接続されたPC等を通じて入力されるジョブの実行指示に従って、スキャナ機能、印刷機能、コピー機能、およびファクシミリ送受信機能などの各機能についての動作制御を実行するために必要な機構の駆動及び処理を制御する。   The control unit 21 performs operation control on each function such as a scanner function, a print function, a copy function, and a facsimile transmission / reception function in accordance with a job execution instruction input from the user through the operation unit 27 or a network-connected PC. Controls the drive and processing of the mechanisms necessary to execute.

また、制御部21は、フラッシュROM制御部(フラッシュメモリー制御部)21aを有している。フラッシュROM制御部21aは、ROMなどからRAMにロードされたプログラムがCPUにより実行されることで実現される機能ブロックである。   Further, the control unit 21 has a flash ROM control unit (flash memory control unit) 21a. The flash ROM control unit 21a is a functional block realized by the CPU executing a program loaded from the ROM or the like to the RAM.

フラッシュROM制御部21aは、フラッシュROM(第1のフラッシュメモリー)26aおよびフラッシュROM(第2のフラッシュメモリー)26bに対して、ブロックごとの初期化とページごとのデータ入出力を制御する。   The flash ROM control unit 21a controls initialization for each block and data input / output for each page with respect to the flash ROM (first flash memory) 26a and the flash ROM (second flash memory) 26b.

画像読取部22は、原稿から画像を読み取る。   The image reading unit 22 reads an image from a document.

画像処理部23は、画像読取部22で読み取られた画像の画像データを必要に応じて画像処理する。例えば、画像処理部23は、画像読取部22により読み取られた画像が画像形成された後の品質を向上させるために、シェーディング補正等の画像処理を行う。   The image processing unit 23 performs image processing on the image data of the image read by the image reading unit 22 as necessary. For example, the image processing unit 23 performs image processing such as shading correction in order to improve the quality after the image read by the image reading unit 22 is formed.

画像メモリー24は、画像読取部22による読み取りで得られた原稿画像のデータを一時的に記憶したり、画像形成部25での印刷対象となるデータを一時的に記憶したりする領域である。   The image memory 24 is an area for temporarily storing document image data obtained by reading by the image reading unit 22 or temporarily storing data to be printed by the image forming unit 25.

画像形成部25は、画像読取部22で読み取られた画像データ等の画像形成を行う。   The image forming unit 25 forms an image of the image data read by the image reading unit 22.

フラッシュROM26aおよび26bは、頻繁に更新されるカウンター値を記憶する。   The flash ROMs 26a and 26b store counter values that are frequently updated.

操作部27は、画像形成装置20が実行可能な各種動作及び処理についてユーザーからの指示を受け付けるタッチパネル部および操作キー部を備える。タッチパネル部は、タッチパネルが設けられたLCD(Liquid Crystal Display)等の表示部27aを備えている。   The operation unit 27 includes a touch panel unit and operation key units that receive instructions from the user regarding various operations and processes that can be executed by the image forming apparatus 20. The touch panel unit includes a display unit 27a such as an LCD (Liquid Crystal Display) provided with a touch panel.

ファクシミリ通信部28は、図示しない符号化/復号化部、変復調部、およびNCU(Network Control Unit)を備え、公衆電話回線網を用いてのファクシミリの送信を行う。   The facsimile communication unit 28 includes an encoding / decoding unit, a modulation / demodulation unit, and an NCU (Network Control Unit) (not shown), and performs facsimile transmission using a public telephone line network.

ネットワークインターフェイス部29は、LANボード等の通信モジュールから構成され、ネットワークインターフェイス部29に接続されたLAN等を介して、ローカルエリア内の装置(PC等)と種々のデータの送受信を行う。   The network interface unit 29 includes a communication module such as a LAN board, and transmits and receives various data to and from a device (such as a PC) in the local area via a LAN or the like connected to the network interface unit 29.

補助記憶部30は、画像読取部22によって読み取られた原稿画像等を記憶する、HDD(Hard Disk Drive)などの大容量の記憶装置である。   The auxiliary storage unit 30 is a large-capacity storage device such as an HDD (Hard Disk Drive) that stores a document image read by the image reading unit 22.

以上、画像形成装置20の構成について説明した。   The configuration of the image forming apparatus 20 has been described above.

[動作例]
次に、フラッシュROM26aおよび26bにおける動作の例を説明する。図2は、フラッシュROM26aおよび26bにおける動作の例を示す図である。なお、以下の説明の前提として、フラッシュROM26aのBlock1が初期化された状態であるとする。
[Operation example]
Next, an example of operation in the flash ROMs 26a and 26b will be described. FIG. 2 is a diagram showing an example of operations in the flash ROMs 26a and 26b. As a premise for the following description, it is assumed that Block 1 of the flash ROM 26a has been initialized.

カウンター値が更新されると、まず、フラッシュROM制御部21aは、フラッシュROM26aのBlock1内のページに対して更新されたカウンター値を書き込みつつ(1a)、フラッシュROM26bのBlock2の初期化を行う(1b)。   When the counter value is updated, the flash ROM control unit 21a first initializes Block2 of the flash ROM 26b while writing the updated counter value to the page in Block1 of the flash ROM 26a (1b). ).

再度、カウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26bのBlock2内のページに対して更新されたカウンター値を書き込みつつ(2a)、フラッシュROM26aのBlock2の初期化を行う(2b)。   When the counter value is updated again, the flash ROM control unit 21a initializes Block2 of the flash ROM 26a while writing the updated counter value to the page in Block2 of the flash ROM 26b (2b). ).

さらにカウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26aのBlock2内のページに対して更新されたカウンター値を書き込みつつ(3a)、フラッシュROM26bのBlock1の初期化を行う(3b)。   When the counter value is further updated, the flash ROM control unit 21a initializes Block1 of the flash ROM 26b while writing the updated counter value to the page in Block2 of the flash ROM 26a (3b). .

さらにカウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26bのBlock1内のページに対して更新されたカウンター値を書き込みつつ(4a)、フラッシュROM26aのBlock1の初期化を行う(4b)。   When the counter value is further updated, the flash ROM control unit 21a initializes Block1 of the flash ROM 26a while writing the updated counter value to the page in Block1 of the flash ROM 26b (4b). .

さらにカウンター値が更新されると、フラッシュROM制御部21aは、また、フラッシュROM26aのBlock1内のページに対して更新されたカウンター値を書き込むというように繰り返される。   When the counter value is further updated, the flash ROM control unit 21a is repeated so as to write the updated counter value to the page in Block 1 of the flash ROM 26a.

以上のように、フラッシュROM制御部21aは、カウンター値(データ)の書き込みを、毎回異なるフラッシュROMに対して行う。   As described above, the flash ROM control unit 21a writes the counter value (data) to a different flash ROM each time.

このように、一方のフラッシュROMへのデータ書き込み中に、並行して、もう一方のフラッシュROMのブロック消去を行うので、一つのフラッシュROMへデータ書き込む際に、書き込み要求が発生してからブロック消去を行う場合に較べて、書き込みに要する時間を短縮することが出来る。   In this way, while writing data to one flash ROM, the other flash ROM is erased in parallel, so when writing data to one flash ROM, block erase occurs after a write request occurs. The time required for writing can be shortened as compared with the case of performing.

以上、フラッシュROM26aおよび26bにおける動作の例を説明した。   The example of the operation in the flash ROMs 26a and 26b has been described above.

[処理の流れ]
次に、フラッシュROM26aおよび26bに対する処理の流れを説明する。図3は、フラッシュROM26aおよび26bに対する処理の流れを説明するためのフローチャートである。なお、以下の説明では、フラッシュROM26aのBlock1が初期化済みであることを前提として、1回の書き込みを表す、フローチャートの「スタート」から「エンド」までの処理が、連続して4回行われたものとして説明する。
[Process flow]
Next, the processing flow for the flash ROMs 26a and 26b will be described. FIG. 3 is a flowchart for explaining the flow of processing for the flash ROMs 26a and 26b. In the following description, assuming that Block 1 of the flash ROM 26a has been initialized, the process from “start” to “end” in the flowchart representing one writing is performed four times in succession. It will be described as

カウンター値が更新されると、まず、フラッシュROM制御部21aは、フラッシュROM26aのBlock1が初期化済みであるか否かを判断する(ステップS201)。   When the counter value is updated, the flash ROM control unit 21a first determines whether or not Block1 of the flash ROM 26a has been initialized (step S201).

フラッシュROM26aのBlock1が初期化済みである場合(ステップS201のYes)、フラッシュROM制御部21aは、フラッシュROM26aのBlock1内のページに対して更新されたカウンター値を書き込む処理(S202)と、フラッシュROM26bのBlock2の初期化処理(S203)を並行して行う。   When Block 1 of the flash ROM 26a has been initialized (Yes in step S201), the flash ROM control unit 21a writes the updated counter value to the page in Block 1 of the flash ROM 26a (S202), and the flash ROM 26b. Block 2 initialization processing (S203) is performed in parallel.

再度、カウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26aのBlock1が初期化済みであるか否かを判断する(ステップS201)。   When the counter value is updated again, the flash ROM control unit 21a determines whether or not Block1 of the flash ROM 26a has been initialized (step S201).

フラッシュROM26aのBlock1が初期化済みでない場合(ステップS201のNo)、フラッシュROM制御部21aは、フラッシュROM26bのBlock1が初期化済みであるか否かを判断する(ステップS204)。   When Block 1 of the flash ROM 26a has not been initialized (No in Step S201), the flash ROM control unit 21a determines whether or not Block 1 of the flash ROM 26b has been initialized (Step S204).

フラッシュROM26bのBlock1が初期化済みでない場合(ステップS204のNo)、フラッシュROM制御部21aは、フラッシュROM26aのBlock2が初期化済みであるか否かを判断する(ステップS207)。   When Block 1 of the flash ROM 26b has not been initialized (No in Step S204), the flash ROM control unit 21a determines whether or not Block 2 of the flash ROM 26a has been initialized (Step S207).

フラッシュROM26aのBlock2が初期化済みでない場合(ステップS207のNo)、フラッシュROM制御部21aは、フラッシュROM26bのBlock2が初期化済みであるか否かを判断する(ステップS210)。   When Block 2 of the flash ROM 26a has not been initialized (No at Step S207), the flash ROM control unit 21a determines whether Block 2 of the flash ROM 26b has been initialized (Step S210).

フラッシュROM26bのBlock2が初期化済みである場合(ステップS210のYes)、フラッシュROM制御部21aは、フラッシュROM26bのBlock2内のページに対して更新されたカウンター値を書き込む処理(S211)と、フラッシュROM26aのBlock2の初期化処理(S212)を並行して行う。   When Block 2 of the flash ROM 26b has been initialized (Yes in step S210), the flash ROM control unit 21a writes the updated counter value to the page in Block 2 of the flash ROM 26b (S211), and the flash ROM 26a. Block 2 initialization processing (S212) is performed in parallel.

再度、カウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26aのBlock1が初期化済みであるか否かを判断する(ステップS201)。   When the counter value is updated again, the flash ROM control unit 21a determines whether or not Block1 of the flash ROM 26a has been initialized (step S201).

フラッシュROM26aのBlock1が初期化済みでない場合(ステップS201のNo)、フラッシュROM制御部21aは、フラッシュROM26bのBlock1が初期化済みであるか否かを判断する(ステップS204)。   When Block 1 of the flash ROM 26a has not been initialized (No in Step S201), the flash ROM control unit 21a determines whether or not Block 1 of the flash ROM 26b has been initialized (Step S204).

フラッシュROM26bのBlock1が初期化済みでない場合(ステップS204のNo)、フラッシュROM制御部21aは、フラッシュROM26aのBlock2が初期化済みであるか否かを判断する(ステップS207)。   When Block 1 of the flash ROM 26b has not been initialized (No in Step S204), the flash ROM control unit 21a determines whether or not Block 2 of the flash ROM 26a has been initialized (Step S207).

フラッシュROM26aのBlock2が初期化済みである場合(ステップS207のYes)、フラッシュROM制御部21aは、フラッシュROM26aのBlock2内のページに対して更新されたカウンター値を書き込む処理(S208)と、フラッシュROM26bのBlock1の初期化処理(S209)を並行して行う。   When Block 2 of the flash ROM 26a has been initialized (Yes in step S207), the flash ROM control unit 21a writes the updated counter value to the page in Block 2 of the flash ROM 26a (S208), and the flash ROM 26b. Block 1 initialization processing (S209) is performed in parallel.

再度、カウンター値が更新されると、フラッシュROM制御部21aは、フラッシュROM26aのBlock1が初期化済みであるか否かを判断する(ステップS201)。   When the counter value is updated again, the flash ROM control unit 21a determines whether or not Block1 of the flash ROM 26a has been initialized (step S201).

フラッシュROM26aのBlock1が初期化済みでない場合(ステップS201のNo)、フラッシュROM制御部21aは、フラッシュROM26bのBlock1が初期化済みであるか否かを判断する(ステップS204)。   When Block 1 of the flash ROM 26a has not been initialized (No in Step S201), the flash ROM control unit 21a determines whether or not Block 1 of the flash ROM 26b has been initialized (Step S204).

フラッシュROM26bのBlock1が初期化済みである場合(ステップS204のYes)、フラッシュROM制御部21aは、フラッシュROM26bのBlock1内のページに対して更新されたカウンター値を書き込む処理(S205)と、フラッシュROM26aのBlock1の初期化処理(S206)を並行して行う。   When Block 1 of the flash ROM 26b has been initialized (Yes in Step S204), the flash ROM control unit 21a writes the updated counter value to the page in Block 1 of the flash ROM 26b (S205), and the flash ROM 26a. Block 1 initialization processing (S206) is performed in parallel.

ステップS206の処理を行った後、再度カウンター値の更新があると、フラッシュROM制御部21aは、また、ステップS201から処理を繰り返す。   If the counter value is updated again after the processing of step S206, the flash ROM control unit 21a repeats the processing from step S201.

以上、フラッシュROM26aおよび26bに対する処理の流れを説明した。   The processing flow for the flash ROMs 26a and 26b has been described above.

[補足事項]
その他、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
[Additional notes]
In addition, this invention is not limited only to the above-mentioned embodiment, Of course, various changes can be added within the range which does not deviate from the summary of this invention.

20 … 画像形成装置
21 … 制御部
21a… フラッシュROM制御部
22 … 画像読取部
23 … 画像処理部
24 … 画像メモリー
25 … 画像形成部
26a… フラッシュROM
26b… フラッシュROM
27 … 操作部
28 … ファクシミリ通信部
29 … ネットワークインターフェイス部
30 … 記憶部
DESCRIPTION OF SYMBOLS 20 ... Image forming apparatus 21 ... Control part 21a ... Flash ROM control part 22 ... Image reading part 23 ... Image processing part 24 ... Image memory 25 ... Image forming part 26a ... Flash ROM
26b ... Flash ROM
27 ... Operation unit 28 ... Facsimile communication unit 29 ... Network interface unit 30 ... Storage unit

Claims (3)

初期化がブロック単位で行われる、複数のフラッシュメモリーと、
前記フラッシュメモリーごとの、前記初期化およびデータの入出力を制御するフラッシュメモリー制御部と
を備えた画像形成装置であって、
前記フラッシュメモリー制御部は、
1つの前記フラッシュメモリーの1つの前記ブロックが初期化済みであるか否かを判断し、
前記ブロックが初期化済みであると判断すると、
1つの前記フラッシュメモリーの初期化済みの前記ブロックに前記データを書き込む処理と
前記データを書き込んでいる前記フラッシュメモリーとは異なる前記フラッシュメモリーに対する前記初期化の処理と
を並行して行い、
前記ブロックが初期化済みでないと判断すると、
初期化済みでない前記ブロックを有する前記フラッシュメモリーとは異なる前記フラッシュメモリーの1つの前記ブロックが初期化済みであることを判断するまで、1つの前記フラッシュメモリーの1つの前記ブロックが初期化済みであるか否かの判断処理を繰り返す
ことを特徴とする画像形成装置
Multiple flash memories that are initialized in blocks, and
An image forming apparatus comprising: a flash memory control unit that controls the initialization and data input / output for each flash memory ;
The flash memory control unit
Determining whether one block of one flash memory has been initialized;
If it is determined that the block has been initialized,
There line in parallel with the processing of the initialization for different the flash memory and the flash memory is being written one of said writing the data to the block of the already initialized the flash memory process and the data,
If it is determined that the block has not been initialized,
One block of one flash memory is initialized until it is determined that one block of the flash memory different from the flash memory having the uninitialized block has been initialized Repeat the process of determining whether or not
An image forming apparatus .
請求項1に記載の画像形成装置であって、The image forming apparatus according to claim 1,
前記複数のフラッシュメモリーは、少なくとも、第1フラッシュメモリーと第2フラッシュメモリーとから構成され、The plurality of flash memories include at least a first flash memory and a second flash memory,
前記第1フラッシュメモリーは、少なくとも、第1ブロックと第2ブロックとを有し、The first flash memory has at least a first block and a second block;
前記第2フラッシュメモリーは、少なくとも、第3ブロックと第4ブロックとを有し、The second flash memory has at least a third block and a fourth block,
前記フラッシュメモリー制御部は、The flash memory control unit
(1)前記データが更新されると、前記第1フラッシュメモリーの前記第1ブロックが初期化済みであるか否かを判断し、前記第1ブロックが初期化済みであると判断すると、前記第1ブロック内のページに対して更新されたデータを書き込む処理と、前記第2フラッシュメモリーの前記第4ブロックの初期化処理とを並行して行なう第1処理と、(1) When the data is updated, it is determined whether or not the first block of the first flash memory has been initialized. When it is determined that the first block has been initialized, A first process in which a process of writing updated data to a page in one block and an initialization process of the fourth block of the second flash memory are performed in parallel;
(2)再度、前記データが更新されると、前記第1ブロックが初期化済みであるか否かを判断し、前記第1ブロックが初期化済みでないと判断すると、前記第2フラッシュメモリーの前記第3ブロックが初期化済みであるか否かを判断し、前記第3ブロックが初期化済みでないと判断すると、前記第1フラッシュメモリーの前記第2ブロックが初期化済みであるか否かを判断し、前記第2ブロックが初期化済みでないと判断すると、前記第4ブロックが初期化済みであるか否かを判断し、前記第4ブロックが初期化済みであると判断すると、前記第4ブロック内のページに対して更新されたデータを書き込む処理と、前記第2ブロックの初期化処理とを並行して行なう第2処理と、(2) When the data is updated again, it is determined whether or not the first block has been initialized. If it is determined that the first block has not been initialized, the data in the second flash memory is determined. It is determined whether or not the third block has been initialized. If it is determined that the third block has not been initialized, it is determined whether or not the second block of the first flash memory has been initialized. If it is determined that the second block has not been initialized, it is determined whether the fourth block has been initialized, and if it is determined that the fourth block has been initialized, the fourth block A second process for performing in parallel the process of writing updated data to the page in the page and the initialization process of the second block;
(3)再度、前記データが更新されると、前記第1ブロックが初期化済みであるか否かを判断し、前記第1ブロックが初期化済みでないと判断すると、前記第3ブロックが初期化済みであるか否かを判断し、前記第3ブロックが初期化済みでないと判断すると、前記第2ブロックが初期化済みであるか否かを判断し、前記第2ブロックが初期化済みであると判断すると、前記第2ブロック内のページに対して更新されたデータを書き込む処理と、前記第3ブロックの初期化処理とを並行して行なう第3処理と、(3) When the data is updated again, it is determined whether or not the first block has been initialized. If it is determined that the first block has not been initialized, the third block is initialized. If the third block is not initialized, it is determined whether the second block has been initialized, and the second block has been initialized. The third process for performing the process of writing the updated data on the page in the second block and the initialization process of the third block in parallel,
(4)再度、前記データが更新されると、前記第1ブロックが初期化済みであるか否かを判断し、前記第1ブロックが初期化済みでないと判断すると、前記第3ブロックが初期化済みであるか否かを判断し、前記第3ブロックが初期化済みであると判断すると、前記第3ブロック内のページに対して更新されたデータを書き込む処理と、前記第1ブロックの初期化処理とを並行して行なう第4処理と、を実行し、(4) When the data is updated again, it is determined whether or not the first block has been initialized. If it is determined that the first block has not been initialized, the third block is initialized. If it is determined whether the third block has been initialized, a process of writing updated data to a page in the third block, and initialization of the first block And a fourth process that performs the process in parallel.
前記第4処理を実行後、再度、前記データの更新があると、前記第1処理からの処理を繰り返すWhen the data is updated again after executing the fourth process, the process from the first process is repeated.
ことを特徴とする画像形成装置。An image forming apparatus.
請求項2に記載の画像形成装置であって、The image forming apparatus according to claim 2,
前記画像形成装置が印刷した用紙の枚数を数えるカウンターをさらに備え、A counter for counting the number of sheets printed by the image forming apparatus;
前記フラッシュメモリーに書き込まれる前記データは、前記カウンターが数えた枚数としてのカウンター値であるThe data written to the flash memory is a counter value as the number counted by the counter.
ことを特徴とする画像形成装置。An image forming apparatus.
JP2015108134A 2015-05-28 2015-05-28 Image forming apparatus Active JP6323393B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015108134A JP6323393B2 (en) 2015-05-28 2015-05-28 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015108134A JP6323393B2 (en) 2015-05-28 2015-05-28 Image forming apparatus

Publications (2)

Publication Number Publication Date
JP2016224581A JP2016224581A (en) 2016-12-28
JP6323393B2 true JP6323393B2 (en) 2018-05-16

Family

ID=57748100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015108134A Active JP6323393B2 (en) 2015-05-28 2015-05-28 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP6323393B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308684B2 (en) * 1993-11-15 2002-07-29 株式会社日立国際電気 Voice flight data recorder
JPH113270A (en) * 1997-06-10 1999-01-06 Hitachi Ltd Flash memory unit and method for writing data to flash memory
JP3550293B2 (en) * 1997-12-26 2004-08-04 株式会社ルネサステクノロジ High-speed rewritable storage device using nonvolatile memory and data rewriting method of the storage device
JP5609683B2 (en) * 2011-01-31 2014-10-22 ソニー株式会社 Memory device and memory system

Also Published As

Publication number Publication date
JP2016224581A (en) 2016-12-28

Similar Documents

Publication Publication Date Title
US9507584B2 (en) Electronic device including a memory technology device
JP5982025B1 (en) Information processing apparatus and memory management program
US10289543B2 (en) Secure erasure of processed data in non-volatile memory by disabling distributed writing
JP6515799B2 (en) Electronic equipment and memory life warning program
US9684853B2 (en) Image forming apparatus that writes data from volatile memory to non-volatile memory
KR101339869B1 (en) Image forming apparatus and method of overwriting for storage unit in image forming apparatus
JP6323393B2 (en) Image forming apparatus
JP2007053735A (en) Image forming apparatus and image data storage region replacing method
JP6410055B2 (en) Image forming apparatus and data processing program
JP6579324B2 (en) Image forming apparatus and data processing program
JP6124836B2 (en) Electronic device and memory management method
US20200012455A1 (en) Memory system and electronic apparatus
JP2016048433A (en) History management device, electronic apparatus, history management method, program, and history management system
JP2020095396A (en) Electronic device, method for detecting abnormality, and program
JP6168660B2 (en) Electronics
US9641709B2 (en) Electronic apparatus with a display section on which screens are displayed and non-transitory computer readable storage medium that stores a display control program
JP6168661B2 (en) Electronics
JP2018207334A (en) System for managing image forming apparatus, method for managing image forming apparatus, program for managing image forming apparatus, and image forming system
JP2017107321A (en) Electronic apparatus and data access control program
JP2006344022A (en) Equipment and program starting method
JP6332129B2 (en) Image forming apparatus
JP2017074745A (en) Image formation apparatus, image formation system and setting takeover method of image formation apparatus
JP2017111717A (en) Electronic apparatus and memory life warning program
JP2022084311A (en) Image processing device and image processing program
JP2021124756A (en) Information processing device, information processing method, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180326

R150 Certificate of patent or registration of utility model

Ref document number: 6323393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150