JP6323235B2 - 電子制御装置 - Google Patents

Description

本発明は、記憶装置に記憶されているプログラムとデータの保護を解除する機能を備えた電子制御装置に関する。

従来、ＣＰＵで実行されるプログラムによる記憶装置へのアクセス許可を示す保護情報に基づいて、ＣＰＵによる記憶装置へのアクセスを許可するか否かを判定するように構成された電子制御装置が知られている（例えば、特許文献１を参照）。

特開２０１１−２２２０５５号公報

ところで、アクセスが許可されているプログラム（以下、アクセス許可プログラムという）をＣＰＵが実行している場合において、このアクセス許可プログラムが、アクセスが禁止されているプログラム（以下、アクセス禁止プログラムという）へアクセスすることが可能となるように電子制御装置を構成する場合がある。

そして、このようなアクセスを可能とするために、アクセス禁止プログラムと、アクセスが禁止されているデータ（以下、アクセス禁止データという）の全てを一括してアクセス可能となるように上記保護情報を書き換えてアクセス禁止プログラムとアクセス禁止データの保護を解除する方法が考えられる。

しかし、このように一括して保護を解除すると、アクセス禁止プログラムおよびアクセス禁止データに対して意図しないアクセスが発生した場合に、アクセス禁止プログラムが誤って実行されたり、アクセス禁止データが誤って書き換えられてしまったりするおそれがあった。

本発明は、こうした問題に鑑みてなされたものであり、記憶装置に記憶されているプログラムとデータの保護を解除する機能を備えた電子制御装置において、意図しないアクセスが実行されるのを抑制することを目的とする。

上記目的を達成するためになされた本発明の電子制御装置は、ＣＰＵと、記憶装置と、保護解除手段と、許可情報記憶手段と、アクセス実行手段とを備える。
ＣＰＵは、プログラムを実行することにより制御対象を制御するための処理を行う。

記憶装置は、複数のプログラムと、プログラムによって使用される複数のデータとを記憶する。
保護解除手段は、ＣＰＵが実行している非保護対象プログラムが保護対象プログラムへアクセスするときに、保護対象プログラムおよび保護対象データをアクセス禁止状態からアクセス許可状態に切り替える。なお、記憶装置に記憶されている複数のプログラムのうち、アクセスが許可されるアクセス許可状態とアクセスが禁止されるアクセス禁止状態との何れか一方に切り替わることが可能に設定されたプログラムを保護対象プログラムとする。また、記憶装置に記憶されている複数のプログラムのうち、保護対象プログラム以外のプログラムを非保護対象プログラムとする。また、記憶装置に記憶されている複数のデータのうち、アクセス許可状態とアクセス禁止状態との何れか一方に切り替わることが可能に設定されたデータを保護対象データとする。また、記憶装置に記憶されている複数のデータのうち、保護対象データ以外のデータを非保護対象データとする。

許可情報記憶手段は、保護解除後アクセスを実行する場合において、アクセス対象となるプログラムまたはデータへのアクセスが許可されているか禁止されているかを示すアクセス許可情報を予め記憶する。なお、非保護対象プログラムによってアクセスされることでＣＰＵにより実行される保護対象プログラムが、記憶装置に記憶されているプログラムまたはデータへアクセスすることを保護解除後アクセスとする。

アクセス実行手段は、保護解除後アクセスを実行する場合において、許可情報記憶手段に記憶されているアクセス許可情報に基づいて、保護解除後アクセスを許可するか否かを判断し、保護解除後アクセスを許可する場合には、保護解除後アクセスを実行し、保護解除後アクセスを許可しない場合には、保護解除後アクセスを禁止する。

このように構成された本発明の電子制御装置は、保護解除後アクセスを実行する場合において、アクセス許可情報に基づいて、保護解除後アクセスを許可するか否かを判断し、保護解除後アクセスが許可されている場合に、保護解除後アクセスを実行する。

このため、本発明の電子制御装置は、保護対象プログラムおよび保護対象データをアクセス許可状態に切り替える保護解除の後に、アクセス許可情報において許可されていないアクセス、すなわち、意図しないアクセスが実行されるのを抑制することができる。これにより、本発明の電子制御装置は、意図しないアクセスにより、プログラムが誤って実行されたり、データが誤って書き換えられてしまったりする事態の発生を抑制することができる。

電子制御装置１の構成を示すブロック図である。 第１実施形態のＱＭプログラム実行処理を示すフローチャートである。 ＱＭプログラムにおいてデータ書き込みを行うときの動作を示す図である。 第２実施形態のＱＭプログラム実行処理を示すフローチャートである。 第３実施形態のＱＭプログラム実行処理を示すフローチャートである。

（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
本実施形態の電子制御装置（Electronic Control Unit）１（以下、ＥＣＵ１という）は、車両に搭載され、車両に搭載された制御対象（本実施形態では、例えば車両のエンジン）を制御する。

ＥＣＵ１は、図１に示すように、マイクロコンピュータ（以下、マイコンという）２を備える。
マイコン２は、上記の制御対象を制御するための処理を実行し、車両に取り付けられた電気負荷を制御するための制御信号を出力する。

またマイコン２は、ＣＰＵ（Central Processing Unit）１１と、メモリ１２と、メモリコントローラ１３とを備える。
ＣＰＵ１１は、演算装置２１と内部レジスタ２２とを備える。

演算装置２１は、メモリ１２に記憶されたプログラムに基づいて各種処理を実行する。
内部レジスタ２２は、演算装置２１による演算で使用されるデータを一時的に記憶したり、演算装置２１による演算の状態を示したりするために用いられる。内部レジスタ２２内には、アクセス許可領域情報（後述）を記憶するためのアクセス許可記憶領域３０が設定されている。

メモリ１２は、ＣＰＵ１１によって実行される複数のプログラムと、ＣＰＵ１１がプログラムを実行するために使用する複数の定数データと、ＣＰＵ１１がプログラムを実行するために使用する複数の変数データとを記憶する。すなわちメモリ１２は、プログラムと定数データを記憶するための不揮発性メモリと、変数データを一時的に記憶するための揮発性メモリとを備える。

そしてメモリ１２には、ＱＭＲＯＭ領域４１、ＱＭＲＡＭ領域４２、ＱＭＰＲＧ領域４３、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６が設けられる。

ＱＭＲＯＭ領域４１は、ＩＳＯ２６２６２に基づいてＱＭ（Quality Management）に分類されたプログラム（以下、ＱＭプログラムという）を実行するために使用する定数データを記憶するための領域である。

ＱＭＲＡＭ領域４２は、ＱＭプログラムを実行するために使用する変数データを記憶するための領域である。
ＱＭＰＲＧ領域４３は、ＱＭプログラムを記憶するための領域である。

ＡＳＩＬＲＯＭ領域４４は、ＩＳＯ２６２６２に基づいてＡＳＩＬ（Automotive Safety Integrity Level）に分類されたプログラム（以下、ＡＳＩＬプログラムという）を実行するために使用する定数データを記憶するための領域である。

ＡＳＩＬＲＡＭ領域４５は、ＡＳＩＬプログラムを実行するために使用する変数データを記憶するための領域である。
ＡＳＩＬＰＲＧ領域４６は、ＡＳＩＬプログラムを記憶するための領域である。

なお、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６をまとめてＡＳＩＬメモリ領域４７という。
メモリコントローラ１３は、ＣＰＵ１１からの指示に基づいて、メモリ１２に対するデータの書き込みと読み込みを制御する。

このように構成されたＥＣＵ１において、マイコン２のＣＰＵ１１は、ＱＭプログラム実行処理を実行する。このＱＭプログラム実行処理は、ＣＰＵ１１がＱＭプログラムを実行するときに開始される。

このＱＭプログラム実行処理が実行されると、ＣＰＵ１１は、図２に示すように、まずＳ１０にて、ＱＭプログラムから命令を読み込む。
そしてＳ２０にて、Ｓ１０で読み込んだ命令が、メモリ１２への書き込みを要求するものであるか否かを判断する。ここで、読み込んだ命令が書き込みを要求するものではない場合には（Ｓ２０：ＮＯ）、Ｓ３０にて、Ｓ１０で読み込んだ命令を実行し、Ｓ１２０に移行する。

一方、読み込んだ命令が書き込みを要求するものである場合には（Ｓ２０：ＹＥＳ）、Ｓ４０にて、Ｓ１０で読み込んだ命令に対応して予め設けられている実行禁止フラグがセットされているか否かを判断する。ここで、実行禁止フラグがセットされている場合には（Ｓ４０：ＹＥＳ）、Ｓ１２０に移行する。

一方、実行禁止フラグがクリアされている場合には（Ｓ４０：ＮＯ）、Ｓ５０にて、特権モードに遷移しメモリ保護機能を解除し、解除後に特権モードを終了する。本実施形態におけるメモリ保護機能は、ＱＭプログラムが、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６へアクセスすることを禁止することである。したがって、Ｓ５０でメモリ保護機能が解除されることにより、ＱＭプログラムがＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６へアクセスすることが可能となる。

その後Ｓ６０にて、ＡＳＩＬＰＲＧ領域４６からデータ書込関数を読み出す。さらにＳ７０にて、内部レジスタ２２のアクセス許可記憶領域３０からアクセス許可領域情報を読み出す。アクセス許可領域情報は、ＱＭＰＲＧ領域４３に記憶されている複数のＱＭプログラム毎に、メモリ１２においてアクセスが許可されている記憶領域を指示する。このアクセス許可領域情報は、メモリ１２に記憶されており、ＥＣＵ１の起動時に、メモリ１２から読み出されて内部レジスタ２２のアクセス許可記憶領域３０に記憶される。

そしてＳ８０にて、Ｓ７０で読み出したアクセス許可領域情報に基づいて、Ｓ１０で読み込んだ命令で書き込みを要求しているアドレスへのアクセスが許可されているか否かを判断する。ここで、アクセスが許可されている場合には（Ｓ８０：ＹＥＳ）、Ｓ９０にて、Ｓ６０で読み出したデータ書込関数を用いて、Ｓ１０で読み込んだ命令で書き込みを要求しているアドレスへのデータ書き込みを実行し、Ｓ１１０に移行する。

一方、アクセスが許可されていない場合には（Ｓ８０：ＮＯ）、Ｓ１００にて、１０で読み込んだ命令に対応して予め設けられている実行禁止フラグをセットし、Ｓ１１０に移行する。これにより、Ｓ６０で読み出したデータ書込関数を用いてデータを書き込む処理は実行されない。

そしてＳ１１０に移行すると、特権モードに遷移しメモリ保護機能を再度設定し、設定後に特権モードを終了し、Ｓ１２０に移行する。これにより、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６へＱＭプログラムがアクセスすることが禁止される。

そしてＳ１２０に移行すると、実行中のＱＭプログラムを終了するか否かを判断する。ここで、実行中のＱＭプログラムを終了しない場合には（Ｓ１２０：ＮＯ）、Ｓ１０に移行して、次の命令を読み込む。一方、実行中のＱＭプログラムを終了する場合には（Ｓ１２０：ＹＥＳ）、ＱＭプログラム実行処理を終了する。

次に、ＱＭプログラムにおいてデータ書き込みを行うときの動作を説明する。
図３に示すように、まず、ＱＭＲＯＭ領域４１、ＱＭＲＡＭ領域４２およびＱＭＰＲＧ領域４３がアクセス許可領域に設定されているとする（矢印Ｒ１を参照）。そして、ＱＭプログラムにおいてデータの書き込みを行う場合に、メモリ保護機能が解除される。これにより、ＱＭＲＯＭ領域４１、ＱＭＲＡＭ領域４２、ＱＭＰＲＧ領域４３、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６がアクセス許可領域に設定されるとする（矢印Ｒ２を参照）。その後、ＱＭプログラムがＡＳＩＬＰＲＧ領域４６からデータ書込関数を読み出す（矢印ＡＣ１を参照）。そして、ＡＳＩＬＰＲＧ領域４６から読み出されたデータ書込関数が、アクセス許可記憶領域３０からアクセス許可領域情報を読み出す（矢印ＡＣ２を参照）。そして、例えば、書き込みを要求しているアドレスがＡＳＩＬＲＯＭ領域４４内にある場合には、書き込みを要求しているアドレスへのデータ書き込みが禁止される（矢印ＡＣ３を参照）。一方、書き込みを要求しているアドレスがＱＭＲＡＭ領域４２内にある場合には、書き込みを要求しているアドレスへのデータ書き込みが実行される（矢印ＡＣ４を参照）。

このように構成されたＥＣＵ１では、ＣＰＵ１１は、プログラムを実行することにより制御対象を制御するための処理を行う。
メモリ１２は、ＱＭプログラムと、ＡＳＩＬプログラムと、ＱＭプログラムによって使用されるデータと、ＡＳＩＬプログラムによって使用されるデータとを記憶する。

そしてＥＣＵ１は、ＣＰＵが実行しているＱＭプログラムがＡＳＩＬプログラムのデータ書込関数へアクセスするときに、ＡＳＩＬＰＲＧ領域４６に記憶されているプログラムと、ＡＳＩＬＲＯＭ領域４４およびＡＳＩＬＲＡＭ領域４５に記憶されているデータとをアクセス禁止状態からアクセス許可状態に切り替える（Ｓ５０）。

また、内部レジスタ２２のアクセス許可記憶領域３０は、ＣＰＵ１１が実行しているＱＭプログラムがＡＳＩＬプログラムのデータ書込関数へアクセスする場合において、データ書込関数がアクセスの対象とするデータへのアクセスが許可されているか禁止されているかを示すアクセス許可領域情報を予め記憶する。

そしてＥＣＵ１は、ＣＰＵ１１が実行しているＱＭプログラムがＡＳＩＬプログラムのデータ書込関数へアクセスする場合において、アクセス許可記憶領域３０に記憶されているアクセス許可領域情報に基づいて、ＡＳＩＬプログラムのデータ書込関数による書き込みを要求しているアドレスへのアクセスが許可されているか否かを判断する。その後にＥＣＵ１は、アクセスを許可する場合には、書き込みを要求しているアドレスへのデータ書き込みを実行し、アクセスを許可しない場合には、書き込みを要求しているアドレスへのデータ書き込みを禁止する（Ｓ７０，Ｓ８０，Ｓ９０）。

このようにＥＣＵ１は、ＱＭプログラムがＡＳＩＬプログラムのデータ書込関数へアクセスする場合において、アクセス許可領域情報に基づいて、データ書込関数による書き込みを要求しているアドレスへのアクセスが許可されているか否かを判断し、アクセスが許可されている場合に、データ書き込みを実行する。

このためＥＣＵ１は、ＡＳＩＬＲＯＭ領域４４、ＡＳＩＬＲＡＭ領域４５およびＡＳＩＬＰＲＧ領域４６に記憶されているプログラムおよびデータをアクセス許可状態に切り替える保護解除の後に、アクセス許可領域情報において許可されていないアクセス、すなわち、意図しないアクセスが実行されるのを抑制することができる。これによりＥＣＵ１は、意図しないアクセスにより、データが誤って書き換えられてしまうという事態の発生を抑制することができる。

またＥＣＵ１は、書き込みを要求しているアドレスへのデータ書き込みを禁止した後に（Ｓ８０：ＮＯ）、禁止したデータ書き込みに対応する命令が再度実行されるのを禁止する（Ｓ４０，Ｓ１００）。これによりＥＣＵ１は、禁止されたデータ書き込みが再度実行されてしまうという事態の発生を抑制し、ＥＣＵ１による処理負荷が無駄に増加するのを抑制することができる。

以上説明した実施形態において、メモリ１２は本発明における記憶装置、Ｓ５０の処理は本発明における保護解除手段、アクセス許可記憶領域３０は本発明における許可情報記憶手段、Ｓ７０，Ｓ８０，Ｓ９０の処理は本発明におけるアクセス実行手段、Ｓ４０，Ｓ１００の処理は本発明における再アクセス禁止手段である。

また、ＡＳＩＬＰＲＧ領域４６に記憶されているプログラムは本発明における保護対象プログラム、ＱＭＰＲＧ領域４３に記憶されているプログラムは本発明における非保護対象プログラム、ＡＳＩＬＲＯＭ領域４４とＡＳＩＬＲＡＭ領域４５に記憶されているデータは本発明における保護対象データ、ＱＭＲＯＭ領域４１とＱＭＲＡＭ領域４２に記憶されているデータは本発明における非保護対象データ、アクセス許可領域情報は本発明におけるアクセス許可情報である。

（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。なお第２実施形態では、第１実施形態と異なる部分を説明する。

第２実施形態のＥＣＵ１は、ＱＭプログラム実行処理が変更された点以外は第１実施形態と同じである。
第２実施形態のＱＭプログラム実行処理は、図４に示すように、Ｓ４０，Ｓ１００の処理の代わりにＳ４２，Ｓ１０２の処理が実行される点以外は第１実施形態と同じである。

すなわち、Ｓ２０にて、読み込んだ命令が書き込みを要求するものである場合には（Ｓ２０：ＹＥＳ）、Ｓ４２にて、Ｓ１０で読み込んだ命令に対応して予め設けられている禁止回数カウンタの値（以下、禁止回数という）が予め設定された再実行上限回数を超えているか否かを判断する。なお、再実行上限回数は１以上の整数である。

ここで、禁止回数が再実行上限回数を超えている場合には（Ｓ４２：ＹＥＳ）、Ｓ１２０に移行する。一方、禁止回数が再実行上限回数以下である場合には（Ｓ４０：ＮＯ）、Ｓ５０に移行する。

またＳ８０にて、アクセスが許可されていない場合には（Ｓ８０：ＮＯ）、Ｓ１０２にて、Ｓ１０で読み込んだ命令に対応して予め設けられている禁止回数カウンタをインクリメント（１加算）し、Ｓ１１０に移行する。

このように構成されたＥＣＵ１は、書き込みを要求しているアドレスへのデータ書き込みを禁止した後に（Ｓ８０：ＮＯ）、再実行上限回数を上限として、禁止されたデータ書き込みを再度実行する（Ｓ４２，Ｓ７０，Ｓ８０，Ｓ９０，Ｓ１０２）。これによりＥＣＵ１は、一時的な異常（例えばＲＡＭ化け）により、意図しないアドレスへの書き込みが発生した場合には、データ書き込みを禁止することができ、その後、一時的な異常が解消された場合には、意図したアドレスへの書き込みを実行することができる。すなわちＥＣＵ１は、一時的な異常の発生に起因して禁止されたデータ書き込みが、一時的な異常が解消された後も継続して禁止されてしまうという事態の発生を抑制することができる。

以上説明した実施形態において、Ｓ４２，Ｓ７０，Ｓ８０，Ｓ９０，Ｓ１０２の処理は本発明における再アクセス実行手段である。
（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。なお第３実施形態では、第１実施形態と異なる部分を説明する。

第３実施形態のＥＣＵ１は、ＱＭプログラム実行処理が変更された点以外は第１実施形態と同じである。
第３実施形態のＱＭプログラム実行処理は、図５に示すように、Ｓ１００の処理の代わりにＳ１０４の処理が実行される点以外は第１実施形態と同じである。

すなわち、Ｓ８０にて、アクセスが許可されていない場合には（Ｓ８０：ＮＯ）、Ｓ１０４にて、マイコン２のリセットを行い、ＱＭプログラム実行処理を終了する。
このように構成されたＥＣＵ１は、書き込みを要求しているアドレスへのデータ書き込みを禁止した後に（Ｓ８０：ＮＯ）、ＥＣＵ１をリセットする（Ｓ１０４）。これによりＥＣＵ１は、意図しないアドレスへの書き込みが発生するという異常状態になった場合に、ＥＣＵ１をリセットすることにより、ＥＣＵ１を正常な状態に戻すことができる。

以上説明した実施形態において、Ｓ１０４の処理は本発明におけるリセット手段である。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。

例えば上記実施形態では、ＡＳＩＬプログラムのデータ書込関数へアクセスする場合に、データ書込関数による書き込みを要求しているアドレスへのアクセスが許可されているか否かを判断するものを示した。しかし、ＣＰＵ１１が実行しているＱＭプログラムがＡＳＩＬプログラムへアクセスする場合において、このＡＳＩＬプログラムが更に別のプログラムへアクセスするときに、アクセス許可領域情報に基づいて、この別のプログラムへのアクセスが許可されているか否かを判断するようにしてもよい。

また、上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合させたりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加または置換してもよい。なお、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。

１…ＥＣＵ、１１…ＣＰＵ、１２…メモリ、３０…アクセス許可記憶領域

Claims (4)

1. プログラムを実行することにより制御対象を制御するための処理を行うＣＰＵ（１１）と、
   複数の前記プログラムと、前記プログラムによって使用される複数のデータとを記憶する記憶装置（１２）と、
   前記記憶装置に記憶されている複数の前記プログラムのうち、アクセスが許可されるアクセス許可状態とアクセスが禁止されるアクセス禁止状態との何れか一方に切り替わることが可能に設定された前記プログラムを保護対象プログラムとし、前記保護対象プログラム以外の前記プログラムを非保護対象プログラムとし、前記記憶装置に記憶されている複数の前記データのうち、前記アクセス許可状態と前記アクセス禁止状態との何れか一方に切り替わることが可能に設定された前記データを保護対象データとし、前記保護対象データ以外の前記データを非保護対象データとして、前記ＣＰＵが実行している前記非保護対象プログラムが前記保護対象プログラムへアクセスするときに、前記保護対象プログラムおよび前記保護対象データを前記アクセス禁止状態から前記アクセス許可状態に切り替える保護解除手段（Ｓ５０）と、
   前記非保護対象プログラムによってアクセスされることで前記ＣＰＵにより実行される前記保護対象プログラムが、前記記憶装置に記憶されている前記プログラムまたは前記データへアクセスすることを保護解除後アクセスとして、前記保護解除後アクセスを実行する場合において、アクセス対象となる前記プログラムまたは前記データへのアクセスが許可されているか禁止されているかを示すアクセス許可情報を予め記憶する許可情報記憶手段（３０）と、
   前記保護解除後アクセスを実行する場合において、前記許可情報記憶手段に記憶されている前記アクセス許可情報に基づいて、前記保護解除後アクセスを許可するか否かを判断し、前記保護解除後アクセスを許可する場合には、前記保護解除後アクセスを実行し、前記保護解除後アクセスを許可しない場合には、前記保護解除後アクセスを禁止するアクセス実行手段（Ｓ７０，Ｓ８０，Ｓ９０）とを備える
   ことを特徴とする電子制御装置。
2. 前記アクセス実行手段が前記保護解除後アクセスを禁止した後に、前記アクセス実行手段が禁止した前記保護解除後アクセスが再度実行されるのを禁止する再アクセス禁止手段（Ｓ４０，Ｓ１００）を備える
   ことを特徴とする請求項１に記載の電子制御装置。
3. 前記アクセス実行手段が前記保護解除後アクセスを禁止した後に、前記アクセス実行手段が禁止した前記保護解除後アクセスを再度実行する再アクセス実行手段（Ｓ４２，Ｓ７０，Ｓ８０，Ｓ９０，Ｓ１０２）を備える
   ことを特徴とする請求項１または請求項２に記載の電子制御装置。
4. 前記アクセス実行手段が前記保護解除後アクセスを禁止した後に、当該電子制御装置をリセットするリセット手段（Ｓ１０４）を備える
   ことを特徴とする請求項１〜請求項３の何れか１項に記載の電子制御装置。

Images