JP6316171B2 - Hybrid matrix circuit - Google Patents

Hybrid matrix circuit Download PDF

Info

Publication number
JP6316171B2
JP6316171B2 JP2014226980A JP2014226980A JP6316171B2 JP 6316171 B2 JP6316171 B2 JP 6316171B2 JP 2014226980 A JP2014226980 A JP 2014226980A JP 2014226980 A JP2014226980 A JP 2014226980A JP 6316171 B2 JP6316171 B2 JP 6316171B2
Authority
JP
Japan
Prior art keywords
circuit
degree
terminal
phase
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014226980A
Other languages
Japanese (ja)
Other versions
JP2016092674A (en
Inventor
石橋　秀則
秀則 石橋
田原　志浩
志浩 田原
大島　毅
毅 大島
伏見　英樹
英樹 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014226980A priority Critical patent/JP6316171B2/en
Publication of JP2016092674A publication Critical patent/JP2016092674A/en
Application granted granted Critical
Publication of JP6316171B2 publication Critical patent/JP6316171B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、レーダ装置や通信装置等に用いられるハイブリッドマトリクス回路に関するものである。   The present invention relates to a hybrid matrix circuit used in a radar device, a communication device, or the like.

レーダ装置や通信装置等では、送受信信号に所定の振幅分布及び位相分布を与えるためにハイブリッドマトリクス回路が用いられる。   In a radar device, a communication device, or the like, a hybrid matrix circuit is used to give a predetermined amplitude distribution and phase distribution to a transmission / reception signal.

従来のハイブリッドマトリクス回路として、１８０度ハイブリッド回路、９０度ハイブリッド回路及び９０度移相器から構成された回路が開示されている（例えば特許文献１参照）。   As a conventional hybrid matrix circuit, a circuit composed of a 180-degree hybrid circuit, a 90-degree hybrid circuit, and a 90-degree phase shifter is disclosed (for example, see Patent Document 1).

従来のハイブリッドマトリクス回路について説明する。
図１０は、１８０度ハイブリッド回路１の端子配置を示す図である。１８０度ハイブリッド回路１は、入力された信号を同相の信号に分配したり、逆相の信号に分配したりする回路である。１８０度ハイブリッド回路１は、図１０に示すように、和信号端子１１、差信号端子１２、第１の端子（同相端子）１３及び第２の端子（逆相端子）１４を備えている。第１の端子１３は、和信号端子１１から入力された信号の通過位相と、差信号端子１２から入力された信号の通過位相とが同相となる端子である。また、第２の端子１４は、和信号端子１１から入力された信号の通過位相と、差信号端子１２から入力された信号の通過位相とが逆相となる端子である。 A conventional hybrid matrix circuit will be described.
FIG. 10 is a diagram showing a terminal arrangement of the 180-degree hybrid circuit 1. The 180-degree hybrid circuit 1 is a circuit that distributes an input signal to an in-phase signal or an anti-phase signal. As shown in FIG. 10, the 180-degree hybrid circuit 1 includes a sum signal terminal 11, a difference signal terminal 12, a first terminal (in-phase terminal) 13, and a second terminal (reverse-phase terminal) 14. The first terminal 13 is a terminal in which the passing phase of the signal input from the sum signal terminal 11 and the passing phase of the signal input from the difference signal terminal 12 are in phase. The second terminal 14 is a terminal in which the passing phase of the signal input from the sum signal terminal 11 is opposite to the passing phase of the signal input from the difference signal terminal 12.

図１１は、９０度ハイブリッド回路２の端子配置を示す図である。９０度ハイブリッド回路２は、入力された信号を９０度位相差がある２つの信号に分配する回路である。９０度ハイブリッド回路２は、図１１に示すように、入力端子２１、アイソレーション端子２２、通過端子２３及び結合端子２４を備えている。   FIG. 11 is a diagram illustrating a terminal arrangement of the 90-degree hybrid circuit 2. The 90-degree hybrid circuit 2 is a circuit that distributes an input signal to two signals having a 90-degree phase difference. As shown in FIG. 11, the 90-degree hybrid circuit 2 includes an input terminal 21, an isolation terminal 22, a passage terminal 23, and a coupling terminal 24.

図１２は、従来のハイブリッドマトリクス回路を示す図である。従来のハイブリッドマトリクス回路は、図１２に示すように、３つの１８０度ハイブリッド回路１（１ａ〜１ｃ）、１つの９０度ハイブリッド回路２（２ａ）及び１つの９０度位相進み回路３（３ａ）から構成されている。なお、９０度位相進み回路３は、入力された信号の位相を９０度進ませる回路である。   FIG. 12 shows a conventional hybrid matrix circuit. As shown in FIG. 12, the conventional hybrid matrix circuit includes three 180 degree hybrid circuits 1 (1a to 1c), one 90 degree hybrid circuit 2 (2a), and one 90 degree phase advance circuit 3 (3a). It is configured. The 90-degree phase advance circuit 3 is a circuit that advances the phase of the input signal by 90 degrees.

そして、１８０度ハイブリッド回路１ａの第１の端子１３と、１８０度ハイブリッド回路１ｂの和信号端子１１とが接続されている。また、１８０度ハイブリッド回路１ａの第２の端子１４と、１８０度ハイブリッド回路１ｃの和信号端子１１とが接続されている。
また、９０度ハイブリッド回路２ａのアイソレーション端子２２側には、９０度位相進み回路３ａが接続されている。また、９０度ハイブリッド回路２ａの通過端子２３と、１８０度ハイブリッド回路１ｂの差信号端子１２とが接続されている。また、９０度ハイブリッド回路２ａの結合端子２４と、１８０度ハイブリッド回路１ｃの差信号端子１２とが接続されている。 The first terminal 13 of the 180 degree hybrid circuit 1a and the sum signal terminal 11 of the 180 degree hybrid circuit 1b are connected. Further, the second terminal 14 of the 180 degree hybrid circuit 1a and the sum signal terminal 11 of the 180 degree hybrid circuit 1c are connected.
A 90 degree phase advance circuit 3a is connected to the isolation terminal 22 side of the 90 degree hybrid circuit 2a. Further, the passing terminal 23 of the 90 degree hybrid circuit 2a and the difference signal terminal 12 of the 180 degree hybrid circuit 1b are connected. Further, the coupling terminal 24 of the 90 degree hybrid circuit 2a and the difference signal terminal 12 of the 180 degree hybrid circuit 1c are connected.

なお、図１２に示すハイブリッドマトリクス回路では、１８０度ハイブリッド回路１ａの和信号端子１１が入出力端子５１ａに対応し、差信号端子１２が入出力端子５１ｂに対応している。また、９０度ハイブリッド回路２ａの入力端子２１が入出力端子５１ｃに対応している。
また、１８０度ハイブリッド回路１ｂの第１の端子１３が入出力端子５２ａに対応し、第２の端子１４が入出力端子５２ｂに対応している。また、１８０度ハイブリッド回路１ｃの第１の端子１３が入出力端子５２ｃに対応し、第２の端子１４が入出力端子５２ｄに対応している。 In the hybrid matrix circuit shown in FIG. 12, the sum signal terminal 11 of the 180-degree hybrid circuit 1a corresponds to the input / output terminal 51a, and the difference signal terminal 12 corresponds to the input / output terminal 51b. The input terminal 21 of the 90-degree hybrid circuit 2a corresponds to the input / output terminal 51c.
The first terminal 13 of the 180-degree hybrid circuit 1b corresponds to the input / output terminal 52a, and the second terminal 14 corresponds to the input / output terminal 52b. In addition, the first terminal 13 of the 180-degree hybrid circuit 1c corresponds to the input / output terminal 52c, and the second terminal 14 corresponds to the input / output terminal 52d.

本回路によると、入出力端子５１ａ〜５１ｄに入力された信号は、１８０度ハイブリッド回路１ａ〜１ｃ、９０度ハイブリッド回路２ａ及び９０度位相進み回路３ａを通過して、入出力端子５２ａ〜５２ｄに所定の振幅分布及び位相分布を与える。   According to this circuit, the signals input to the input / output terminals 51a to 51d pass through the 180-degree hybrid circuits 1a to 1c, the 90-degree hybrid circuit 2a, and the 90-degree phase advance circuit 3a to the input / output terminals 52a to 52d. A predetermined amplitude distribution and phase distribution are given.

図１３は、図１２に示す従来のハイブリッドマトリクス回路に係る回路シミュレーション結果の例を示す図である。図１３では、入出力端子５１ａ〜５１ｄにそれぞれ入力され入出力端子５２ａ〜５２ｄからそれぞれ出力された信号に対し、通過経路により与えられる位相からの位相誤差を示している。なお、グラフの横軸は規格化周波数を示し、縦軸は位相誤差［度］を示している。図１３に示す結果によると、比帯域２０％における位相誤差が±２４．６度となっている。   FIG. 13 is a diagram showing an example of a circuit simulation result related to the conventional hybrid matrix circuit shown in FIG. FIG. 13 shows the phase error from the phase given by the passage path for the signals input to the input / output terminals 51a to 51d and output from the input / output terminals 52a to 52d, respectively. The horizontal axis of the graph indicates the normalized frequency, and the vertical axis indicates the phase error [degree]. According to the result shown in FIG. 13, the phase error in the 20% bandwidth is ± 24.6 degrees.

特開平３−２５７３８８号公報JP-A-3-257388

しかしながら、１８０度ハイブリッド回路１と９０度ハイブリッド回路２では、通過する信号の周波数に対する通過位相特性が互いに異なる。そのため、図１２のように１８０度ハイブリッド回路１ａ〜１ｃと９０度ハイブリッド回路２ａとを非対称に配置した回路では、通過する信号の周波数が所定の周波数から離れるにつれて、位相誤差が大きくなるという課題があった。   However, the 180-degree hybrid circuit 1 and the 90-degree hybrid circuit 2 have different pass phase characteristics with respect to the frequency of the signal that passes. Therefore, in the circuit in which the 180-degree hybrid circuits 1a to 1c and the 90-degree hybrid circuit 2a are arranged asymmetrically as shown in FIG. there were.

この発明は、上記のような課題を解決するためになされたもので、広い帯域にわたり位相誤差が小さいハイブリッドマトリクス回路を提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a hybrid matrix circuit having a small phase error over a wide band.

この発明に係るハイブリッドマトリクス回路は、入力された信号を同相の信号又は逆相の信号に分配する第１〜４の１８０度ハイブリッド回路と、入力された信号の位相を４５度進ませる第１〜３の４５度位相進み回路と、入力された信号の位相を４５度遅らせる４５度位相遅れ回路とを備え、第１の１８０度ハイブリッド回路は、同相端子が第３の１８０度ハイブリッド回路の和信号端子と第１の４５度位相進み回路を介して接続され、逆相端子が第４の１８０度ハイブリッド回路の和信号端子と第２の４５度位相進み回路を介して接続され、第２の１８０度ハイブリッド回路は、同相端子が第３の１８０度ハイブリッド回路の差信号端子と第３の４５度位相進み回路を介して接続され、逆相端子が第４の１８０度ハイブリッド回路の差信号端子と４５度位相遅れ回路を介して接続されたものである。 The hybrid matrix circuit according to the present invention includes first to fourth 180-degree hybrid circuits that distribute an input signal to in-phase signals or opposite-phase signals, and first to first phases that advance the phase of the input signal by 45 degrees. 3 45 degree phase advance circuit and a 45 degree phase lag circuit that delays the phase of the input signal by 45 degrees. The first 180 degree hybrid circuit is a sum signal of the third 180 degree hybrid circuit having an in-phase terminal. And the negative phase terminal is connected to the sum signal terminal of the fourth 180 degree hybrid circuit via the second 45 degree phase advance circuit and the second 180 degree phase advance circuit. In the hybrid circuit, the in-phase terminal is connected to the difference signal terminal of the third 180-degree hybrid circuit via the third 45-degree phase advance circuit, and the reverse-phase terminal is connected to the difference signal terminal of the fourth 180-degree hybrid circuit. Those connected via the terminals 45 degrees phase lag circuit.

この発明によれば、上記のように構成したので、広い周波数帯域にわたり位相誤差を小さくすることができる。   According to the present invention, since it is configured as described above, the phase error can be reduced over a wide frequency band.

従来のハイブリッドマトリクス回路の一部（９０度ハイブリッド回路及び９０度位相進み回路）の構成を示す図である。It is a figure which shows the structure of a part (90 degree hybrid circuit and 90 degree phase advance circuit) of the conventional hybrid matrix circuit. １８０度ハイブリッド回路を用いた図１の等価回路を示す図である。It is a figure which shows the equivalent circuit of FIG. 1 using a 180 degree | times hybrid circuit. この発明の実施の形態１に係るハイブリッドマトリクス回路を示す図である。1 is a diagram showing a hybrid matrix circuit according to a first embodiment of the present invention. この発明の実施の形態１に係るハイブリッドマトリクス回路の位相誤差を示す図である。It is a figure which shows the phase error of the hybrid matrix circuit which concerns on Embodiment 1 of this invention. この発明の実施の形態２に係るハイブリッドマトリクス回路を示す図である。It is a figure which shows the hybrid matrix circuit based on Embodiment 2 of this invention. この発明の実施の形態２に係るハイブリッドマトリクス回路の位相誤差を示す図である。It is a figure which shows the phase error of the hybrid matrix circuit based on Embodiment 2 of this invention. ９０度ハイブリッド回路を用いた図１０の等価回路を示す図である。It is a figure which shows the equivalent circuit of FIG. 10 using a 90 degree hybrid circuit. この発明の実施の形態３に係るハイブリッドマトリクス回路を示す図である。It is a figure which shows the hybrid matrix circuit based on Embodiment 3 of this invention. この発明の実施の形態３に係るハイブリッドマトリクス回路の位相誤差を示す図である。It is a figure which shows the phase error of the hybrid matrix circuit which concerns on Embodiment 3 of this invention. １８０度ハイブリッド回路の端子配置を示す図である。It is a figure which shows the terminal arrangement | positioning of a 180 degree | times hybrid circuit. ９０度ハイブリッド回路の端子配置を示す図である。It is a figure which shows the terminal arrangement | positioning of a 90 degree hybrid circuit. 従来のハイブリッドマトリクス回路の構成を示す図である。It is a figure which shows the structure of the conventional hybrid matrix circuit. 従来のハイブリッドマトリクス回路の位相誤差を示す図である。It is a figure which shows the phase error of the conventional hybrid matrix circuit.

以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
この発明の実施の形態１に係るハイブリッドマトリクス回路について、図を用いて説明する。
図１は、従来のハイブリッドマトリクス回路（図１２）から９０度ハイブリッド回路２ａ及び９０度位相進み回路３ａを切り出した回路を示す図である。この回路は、図２に示すように、１８０度ハイブリッド回路１の第２の端子１４側に、９０度位相遅れ回路４を接続した回路と等価回路となる。このことから、従来のハイブリッドマトリクス回路と同様の振幅分布と位相分布を与える回路を、４つの１８０度ハイブリッド回路１で構成することが可能であることが分かる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
Embodiment 1 FIG.
A hybrid matrix circuit according to Embodiment 1 of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing a circuit obtained by cutting out a 90-degree hybrid circuit 2a and a 90-degree phase advance circuit 3a from a conventional hybrid matrix circuit (FIG. 12). As shown in FIG. 2, this circuit is an equivalent circuit to a circuit in which a 90-degree phase delay circuit 4 is connected to the second terminal 14 side of the 180-degree hybrid circuit 1. From this, it can be seen that a circuit that gives the same amplitude distribution and phase distribution as the conventional hybrid matrix circuit can be constituted by four 180-degree hybrid circuits 1.

次に、図３は、この発明の実施の形態１に係るハイブリッドマトリクス回路を示す図である。
実施の形態１に係るハイブリッドマトリクス回路は、図３に示すように、４つの１８０度ハイブリッド回路１（１ａ〜１ｄ）及び１つの９０度位相遅れ回路４（４ａ）から構成されている。 Next, FIG. 3 is a diagram showing a hybrid matrix circuit according to the first embodiment of the present invention.
As shown in FIG. 3, the hybrid matrix circuit according to the first embodiment includes four 180-degree hybrid circuits 1 (1a to 1d) and one 90-degree phase delay circuit 4 (4a).

１８０度ハイブリッド回路１は、入力された信号を同相の信号に分配したり、逆相の信号に分配したりする回路である。１８０度ハイブリッド回路１は、図１０に示すように、和信号端子１１、差信号端子１２、第１の端子（同相端子）１３及び第２の端子（逆相端子）１４を備えている。第１の端子１３は、和信号端子１１から入力された信号の通過位相と、差信号端子１２から入力された信号の通過位相とが同相となる端子である。また、第２の端子１４は、和信号端子１１から入力された信号の通過位相と、差信号端子１２から入力された信号の通過位相とが逆相となる端子である。
９０度位相遅れ回路４は、入力された信号の位相を９０度遅らせる回路である。 The 180-degree hybrid circuit 1 is a circuit that distributes an input signal to an in-phase signal or an anti-phase signal. As shown in FIG. 10, the 180-degree hybrid circuit 1 includes a sum signal terminal 11, a difference signal terminal 12, a first terminal (in-phase terminal) 13, and a second terminal (reverse-phase terminal) 14. The first terminal 13 is a terminal in which the passing phase of the signal input from the sum signal terminal 11 and the passing phase of the signal input from the difference signal terminal 12 are in phase. The second terminal 14 is a terminal in which the passing phase of the signal input from the sum signal terminal 11 is opposite to the passing phase of the signal input from the difference signal terminal 12.
The 90-degree phase delay circuit 4 is a circuit that delays the phase of an input signal by 90 degrees.

そして、１８０度ハイブリッド回路（第１の１８０度ハイブリッド回路）１ａの第１の端子１３と、１８０度ハイブリッド回路（第３の１８０度ハイブリッド回路）１ｃの和信号端子１１とが接続されている。また、１８０度ハイブリッド回路１ａの第２の端子１４と、１８０度ハイブリッド回路（第４の１８０度ハイブリッド回路）１ｄの和信号端子１１とが接続されている。   The first terminal 13 of the 180 degree hybrid circuit (first 180 degree hybrid circuit) 1a and the sum signal terminal 11 of the 180 degree hybrid circuit (third 180 degree hybrid circuit) 1c are connected. Further, the second terminal 14 of the 180 degree hybrid circuit 1a and the sum signal terminal 11 of the 180 degree hybrid circuit (fourth 180 degree hybrid circuit) 1d are connected.

また、１８０度ハイブリッド回路（第２の１８０度ハイブリッド回路）１ｂの第１の端子１３と、１８０度ハイブリッド回路１ｃの差信号端子１２とが接続されている。また、１８０度ハイブリッド回路１ｂの第２の端子１４と、１８０度ハイブリッド回路１ｄの差信号端子１２とが、９０度位相遅れ回路４ａを介して接続されている。   Further, the first terminal 13 of the 180 degree hybrid circuit (second 180 degree hybrid circuit) 1b and the difference signal terminal 12 of the 180 degree hybrid circuit 1c are connected. The second terminal 14 of the 180-degree hybrid circuit 1b and the difference signal terminal 12 of the 180-degree hybrid circuit 1d are connected via a 90-degree phase delay circuit 4a.

なお、図３に示すハイブリッドマトリクス回路では、１８０度ハイブリッド回路１ａの和信号端子１１が入出力端子５１ａに対応し、差信号端子１２が入出力端子５１ｂに対応している。また、１８０度ハイブリッド回路１ｂの和信号端子１１が入出力端子５１ｃに対応し、差信号端子１２が入出力端子５１ｄに対応している。
また、１８０度ハイブリッド回路１ｃの第１の端子１３が入出力端子５２ａに対応し、第２の端子１４が入出力端子５２ｂに対応している。また、１８０度ハイブリッド回路１ｄの第１の端子１３が入出力端子５２ｃに対応し、第２の端子１４が入出力端子５２ｄに対応している。 In the hybrid matrix circuit shown in FIG. 3, the sum signal terminal 11 of the 180-degree hybrid circuit 1a corresponds to the input / output terminal 51a, and the difference signal terminal 12 corresponds to the input / output terminal 51b. The sum signal terminal 11 of the 180-degree hybrid circuit 1b corresponds to the input / output terminal 51c, and the difference signal terminal 12 corresponds to the input / output terminal 51d.
The first terminal 13 of the 180-degree hybrid circuit 1c corresponds to the input / output terminal 52a, and the second terminal 14 corresponds to the input / output terminal 52b. In addition, the first terminal 13 of the 180-degree hybrid circuit 1d corresponds to the input / output terminal 52c, and the second terminal 14 corresponds to the input / output terminal 52d.

次に、この実施の形態１に係るハイブリッドマトリクス回路の動作を説明する。
入出力端子５１ａ〜５１ｄに入力された信号は、１８０度ハイブリッド回路１ａ〜１ｄ及び９０度位相遅れ回路４ａを通過して分配合成され、入出力端子５２ａ〜５２ｄに所定の振幅分布及び位相分布を与える。 Next, the operation of the hybrid matrix circuit according to the first embodiment will be described.
The signals input to the input / output terminals 51a to 51d are distributed and synthesized through the 180-degree hybrid circuits 1a to 1d and the 90-degree phase delay circuit 4a, and the predetermined amplitude distribution and phase distribution are applied to the input / output terminals 52a to 52d. give.

図４は、図３に示した実施の形態１に係るハイブリッドマトリクス回路による回路シミュレーション結果の例を示す図である。図４では、入出力端子５１ａ〜５１ｄにそれぞれ入力され入出力端子５２ａ〜５２ｄからそれぞれ出力された信号に対し、通過経路により与えられる位相からの位相誤差を示している。なお、グラフの横軸は規格化周波数を示し、縦軸は位相誤差［度］を示している。図４に示す結果によると、比帯域２０％における位相誤差が±１７．２度となる。   FIG. 4 is a diagram showing an example of a circuit simulation result by the hybrid matrix circuit according to the first embodiment shown in FIG. FIG. 4 shows the phase error from the phase given by the passage path for the signals input to the input / output terminals 51a to 51d and output from the input / output terminals 52a to 52d, respectively. The horizontal axis of the graph indicates the normalized frequency, and the vertical axis indicates the phase error [degree]. According to the result shown in FIG. 4, the phase error in the 20% bandwidth is ± 17.2 degrees.

以上のように、この実施の形態１によれば、１８０度ハイブリッド回路１を対称に配置した回路構成とすることにより、従来のハイブリッドマトリクス回路と比較して、広い周波数帯域にわたり位相誤差を小さくしたハイブリッドマトリクス回路を得ることができる。   As described above, according to the first embodiment, the 180-degree hybrid circuit 1 is symmetrically arranged to reduce the phase error over a wide frequency band as compared with the conventional hybrid matrix circuit. A hybrid matrix circuit can be obtained.

実施の形態２．
この発明の実施の形態２に係るハイブリッドマトリクス回路について、図を用いて説明する。
図５は、この発明の実施の形態２に係るハイブリッドマトリクス回路を示す図である。この図５に示す実施の形態２に係るハイブリッドマトリクス回路は、図３に示す実施の形態１に係るハイブリッドマトリクス回路から９０度位相遅れ回路４ａを取り除き、３つの４５度位相進み回路５（５ａ〜５ｃ）及び１つの４５度位相遅れ回路６（６ａ）を設けたものである。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。 Embodiment 2. FIG.
A hybrid matrix circuit according to Embodiment 2 of the present invention will be described with reference to the drawings.
FIG. 5 shows a hybrid matrix circuit according to Embodiment 2 of the present invention. The hybrid matrix circuit according to the second embodiment shown in FIG. 5 removes the 90-degree phase delay circuit 4a from the hybrid matrix circuit according to the first embodiment shown in FIG. 5c) and one 45 degree phase delay circuit 6 (6a). Other configurations are the same, and only the different parts are described with the same reference numerals.

４５度位相進み回路５は、入力された信号の位相を４５度進ませる回路である。
４５度位相遅れ回路６は、入力された信号の位相を４５度遅らせる回路である。 The 45-degree phase advance circuit 5 is a circuit that advances the phase of the input signal by 45 degrees.
The 45-degree phase delay circuit 6 is a circuit that delays the phase of the input signal by 45 degrees.

そして、１８０度ハイブリッド回路１ａの第１の端子１３と、１８０度ハイブリッド１ｃの和信号端子１１とが、４５度位相進み回路（第１の４５度位相進み回路）５ａを介して接続されている。また、１８０度ハイブリッド回路１ａの第２の端子１４と、１８０度ハイブリッド回路１ｄの和信号端子１１とが、４５度位相進み回路（第２の４５度位相進み回路）５ｂを介して接続されている。   The first terminal 13 of the 180 degree hybrid circuit 1a and the sum signal terminal 11 of the 180 degree hybrid 1c are connected via a 45 degree phase advance circuit (first 45 degree phase advance circuit) 5a. . Further, the second terminal 14 of the 180 degree hybrid circuit 1a and the sum signal terminal 11 of the 180 degree hybrid circuit 1d are connected via a 45 degree phase advance circuit (second 45 degree phase advance circuit) 5b. Yes.

また、１８０度ハイブリッド回路１ｂの第１の端子１３と、１８０度ハイブリッド回路１ｃの差信号端子１２とが、４５度位相進み回路（第３の４５度位相進み回路）５ｃを介して接続されている。また、１８０度ハイブリッド回路１ｂの第２の端子１４と、１８０度ハイブリッド回路１ｄの差信号端子１２とが、４５度位相遅れ回路６ａを介して接続されている。   Also, the first terminal 13 of the 180 degree hybrid circuit 1b and the difference signal terminal 12 of the 180 degree hybrid circuit 1c are connected via a 45 degree phase advance circuit (third 45 degree phase advance circuit) 5c. Yes. Further, the second terminal 14 of the 180 degree hybrid circuit 1b and the difference signal terminal 12 of the 180 degree hybrid circuit 1d are connected via a 45 degree phase delay circuit 6a.

なお、図５に示すハイブリッドマトリクス回路では、１８０度ハイブリッド回路１ａの和信号端子１１が入出力端子５１ａに対応し、差信号端子１２が入出力端子５１ｂに対応している。また、１８０度ハイブリッド回路１ｂの和信号端子１１が入出力端子５１ｃに対応し、差信号端子１２が入出力端子５１ｄに対応している。
また、１８０度ハイブリッド回路１ｃの第１の端子１３が入出力端子５２ａに対応し、第２の端子１４が入出力端子５２ｂに対応している。また、１８０度ハイブリッド回路１ｄの第１の端子１３が入出力端子５２ｃに対応し、第２の端子１４が入出力端子５２ｄに対応している。 In the hybrid matrix circuit shown in FIG. 5, the sum signal terminal 11 of the 180-degree hybrid circuit 1a corresponds to the input / output terminal 51a, and the difference signal terminal 12 corresponds to the input / output terminal 51b. The sum signal terminal 11 of the 180-degree hybrid circuit 1b corresponds to the input / output terminal 51c, and the difference signal terminal 12 corresponds to the input / output terminal 51d.
The first terminal 13 of the 180-degree hybrid circuit 1c corresponds to the input / output terminal 52a, and the second terminal 14 corresponds to the input / output terminal 52b. In addition, the first terminal 13 of the 180-degree hybrid circuit 1d corresponds to the input / output terminal 52c, and the second terminal 14 corresponds to the input / output terminal 52d.

次に、この実施の形態２に係るハイブリッドマトリクス回路の動作を説明する。
入出力端子５１ａ〜５１ｄに入力された信号は、１８０度ハイブリッド回路１ａ〜１ｄ、４５度位相進み回路５ａ〜５ｃ及び４５度位相遅れ回路６ａを通過して分配合成され、入出力端子５２ａ〜５２ｄに所定の振幅分布及び位相分布を与える。 Next, the operation of the hybrid matrix circuit according to the second embodiment will be described.
The signals input to the input / output terminals 51a to 51d are distributed and synthesized through the 180-degree hybrid circuits 1a to 1d, the 45-degree phase advance circuits 5a to 5c, and the 45-degree phase delay circuit 6a, and the input / output terminals 52a to 52d. Are given a predetermined amplitude distribution and phase distribution.

図６は、図５に示したこの実施の形態２に係るハイブリッドマトリクス回路による回路シミュレーション結果の例を示す図である。図６では、入出力端子５１ａ〜５１ｄにそれぞれ入力され入出力端子５２ａ〜５２ｄからそれぞれ出力された信号に対し、通過経路により与えられる位相からの位相誤差を示している。なお、グラフの横軸は規格化周波数を示し、縦軸は位相誤差［度］を示している。図６に示す結果によると、比帯域２０％における位相誤差が±１．０度となる。   FIG. 6 is a diagram showing an example of a circuit simulation result by the hybrid matrix circuit according to the second embodiment shown in FIG. In FIG. 6, the phase error from the phase given by the passage path is shown for the signals respectively input to the input / output terminals 51a to 51d and output from the input / output terminals 52a to 52d. The horizontal axis of the graph indicates the normalized frequency, and the vertical axis indicates the phase error [degree]. According to the result shown in FIG. 6, the phase error in the 20% bandwidth is ± 1.0 degree.

以上のように、この実施の形態２によれば、１８０度ハイブリッド回路１を対称に配置した回路構成とすることに加え、４５度位相進み回路５と４５度位相遅れ回路６を用いて通過する信号の周波数に対する通過位相特性を揃えることにより、実施の形態１に対して、広い周波数帯域にわたり位相誤差をより小さくしたハイブリッドマトリクス回路を得ることができる。   As described above, according to the second embodiment, in addition to the circuit configuration in which the 180-degree hybrid circuit 1 is symmetrically arranged, the 45-degree phase advance circuit 5 and the 45-degree phase delay circuit 6 are used to pass through. By aligning the pass phase characteristics with respect to the frequency of the signal, a hybrid matrix circuit having a smaller phase error over a wide frequency band can be obtained compared to the first embodiment.

実施の形態３．
この発明の実施の形態３に係るハイブリッドマトリクス回路について、図を用いて説明する。
図１０に示す１８０度ハイブリッド回路１は、図７に示すように、９０度ハイブリッド回路２のアイソレーション端子２２及び結合端子２４にそれぞれ９０度位相進み回路３を接続した回路と等価回路となる。このことから、従来のハイブリッドマトリクス回路と同様の振幅分布と位相分布を与える回路を、２つの９０度ハイブリッド回路２と２つの１８０度ハイブリッド回路１で構成することが可能であることが分かる。 Embodiment 3 FIG.
A hybrid matrix circuit according to Embodiment 3 of the present invention will be described with reference to the drawings.
The 180 degree hybrid circuit 1 shown in FIG. 10 is an equivalent circuit to the circuit in which the 90 degree phase advance circuit 3 is connected to the isolation terminal 22 and the coupling terminal 24 of the 90 degree hybrid circuit 2 as shown in FIG. From this, it can be seen that a circuit that gives the same amplitude distribution and phase distribution as the conventional hybrid matrix circuit can be constituted by two 90-degree hybrid circuits 2 and two 180-degree hybrid circuits 1.

図８は、この発明の実施の形態３に係るハイブリッドマトリクス回路を示す図である。この図８に示す実施の形態３に係るハイブリッドマトリクス回路は、図３に示す実施の形態１に係るハイブリッドマトリクス回路の１８０度ハイブリッド回路１ａ，１ｂを２つの９０度ハイブリッド回路２（２ａ，２ｂ）にそれぞれ置き換え、９０度位相遅れ回路４ａを取り除き、３つの４５度位相進み回路５（５ａ〜５ｃ）及び５つの４５度位相遅れ回路６（６ａ〜６ｅ）を設けたものである。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。   FIG. 8 shows a hybrid matrix circuit according to Embodiment 3 of the present invention. The hybrid matrix circuit according to the third embodiment shown in FIG. 8 includes two 90-degree hybrid circuits 2 (2a, 2b), which are the 180-degree hybrid circuits 1a, 1b of the hybrid matrix circuit according to the first embodiment shown in FIG. And the 90-degree phase delay circuit 4a is removed, and three 45-degree phase advance circuits 5 (5a to 5c) and five 45-degree phase delay circuits 6 (6a to 6e) are provided. Other configurations are the same, and only the different parts are described with the same reference numerals.

９０度ハイブリッド回路２は、入力された信号を９０度位相差がある２つの信号に分配する回路である。９０度ハイブリッド回路２は、図１１に示すように、入力端子２１、アイソレーション端子２２、通過端子２３及び結合端子２４を備えている。   The 90-degree hybrid circuit 2 is a circuit that distributes an input signal to two signals having a 90-degree phase difference. As shown in FIG. 11, the 90-degree hybrid circuit 2 includes an input terminal 21, an isolation terminal 22, a passage terminal 23, and a coupling terminal 24.

そして、９０度ハイブリッド回路（第１の９０度ハイブリッド回路）２ａの入力端子２１側に、４５度位相遅れ回路（第１の４５度位相遅れ回路）６ａが接続されている。また、９０度ハイブリッド回路２ａのアイソレーション端子２２側に、４５度位相進み回路（第１の４５度位相進み回路）５ａが接続されている。また、９０度ハイブリッド回路２ａの通過端子２３と、１８０度ハイブリッド回路１ｃの和信号端子１１とが、４５度位相遅れ回路（第２の４５度位相遅れ回路）６ｂを介して接続されている。また、９０度ハイブリッド回路２ａの結合端子２４と、１８０度ハイブリッド回路１ｄの和信号端子１１とが、４５度位相進み回路（第２の４５度位相進み回路）５ｂを介して接続されている。   A 45 degree phase delay circuit (first 45 degree phase delay circuit) 6a is connected to the input terminal 21 side of the 90 degree hybrid circuit (first 90 degree hybrid circuit) 2a. Further, a 45 degree phase advance circuit (first 45 degree phase advance circuit) 5a is connected to the isolation terminal 22 side of the 90 degree hybrid circuit 2a. The passing terminal 23 of the 90-degree hybrid circuit 2a and the sum signal terminal 11 of the 180-degree hybrid circuit 1c are connected via a 45-degree phase delay circuit (second 45-degree phase delay circuit) 6b. The coupling terminal 24 of the 90-degree hybrid circuit 2a and the sum signal terminal 11 of the 180-degree hybrid circuit 1d are connected via a 45-degree phase advance circuit (second 45-degree phase advance circuit) 5b.

また、９０度ハイブリッド回路（第２の９０度ハイブリッド回路）２ｂの入力端子２１側に、４５度位相遅れ回路（第３の４５度位相遅れ回路）６ｃが接続されている。また、９０度ハイブリッド回路２ｂのアイソレーション端子２２側に、４５度位相進み回路（第３の４５度位相進み回路）５ｃが接続されている。また、９０度ハイブリッド回路２ｂの通過端子２３と、１８０度ハイブリッド回路１ｃの差信号端子１２とが、４５度位相遅れ回路（第４の４５度位相遅れ回路）６ｄを介して接続されている。また、９０度ハイブリッド回路２ｂの結合端子２４と、１８０度ハイブリッド回路１ｄの差信号端子１２とが、４５度位相遅れ回路（第５の４５度位相遅れ回路）６ｅを介して接続されている。   Further, a 45 degree phase delay circuit (third 45 degree phase delay circuit) 6c is connected to the input terminal 21 side of the 90 degree hybrid circuit (second 90 degree hybrid circuit) 2b. Also, a 45 degree phase advance circuit (third 45 degree phase advance circuit) 5c is connected to the isolation terminal 22 side of the 90 degree hybrid circuit 2b. Further, the passing terminal 23 of the 90-degree hybrid circuit 2b and the difference signal terminal 12 of the 180-degree hybrid circuit 1c are connected via a 45-degree phase delay circuit (fourth 45-degree phase delay circuit) 6d. The coupling terminal 24 of the 90-degree hybrid circuit 2b and the difference signal terminal 12 of the 180-degree hybrid circuit 1d are connected via a 45-degree phase delay circuit (fifth 45-degree phase delay circuit) 6e.

なお、図８に示すハイブリッドマトリクス回路では、１８０度ハイブリッド回路１ｃの第１の端子１３が入出力端子５２ａに対応し、第２の端子１４が入出力端子５２ｂに対応している。また、１８０度ハイブリッド回路１ｄの第１の端子１３が入出力端子５２ｃに対応し、第２の端子１４が入出力端子５２ｄに対応している。   In the hybrid matrix circuit shown in FIG. 8, the first terminal 13 of the 180-degree hybrid circuit 1c corresponds to the input / output terminal 52a, and the second terminal 14 corresponds to the input / output terminal 52b. In addition, the first terminal 13 of the 180-degree hybrid circuit 1d corresponds to the input / output terminal 52c, and the second terminal 14 corresponds to the input / output terminal 52d.

次に、この実施の形態３に係るハイブリッドマトリクス回路の動作を説明する。
入出力端子５１ａ〜５１ｄに入力された信号は、１８０度ハイブリッド回路１ｃ，１ｄ、９０度ハイブリッド回路２ａ，２ｂ、４５度位相進み回路５ａ〜５ｃ及び４５度位相遅れ回路６ａ〜６ｅを通過して分配合成され、入出力端子５２ａ〜５２ｄに所定の振幅分布及び位相分布を与える。 Next, the operation of the hybrid matrix circuit according to the third embodiment will be described.
Signals input to the input / output terminals 51a to 51d pass through the 180-degree hybrid circuits 1c and 1d, the 90-degree hybrid circuits 2a and 2b, the 45-degree phase advance circuits 5a to 5c, and the 45-degree phase delay circuits 6a to 6e. Distribution and synthesis are performed to give predetermined amplitude distribution and phase distribution to the input / output terminals 52a to 52d.

図９は、図８に示したこの実施の形態３に係るハイブリッドマトリクス回路による回路シミュレーション結果の例を示す図である。図９では、入出力端子５１ａ〜５１ｄにそれぞれ入力され入出力端子５２ａ〜５２ｄからそれぞれ出力された信号に対し、通過経路により与えられる位相からの位相誤差を示している。なお、グラフの横軸は規格化周波数を示し、縦軸は位相誤差［度］を示している。この図９に示す結果によると、比帯域２０％における位相誤差が±１．２度となる。   FIG. 9 is a diagram showing an example of a circuit simulation result by the hybrid matrix circuit according to the third embodiment shown in FIG. FIG. 9 shows the phase error from the phase given by the passage path for the signals input to the input / output terminals 51a to 51d and output from the input / output terminals 52a to 52d, respectively. The horizontal axis of the graph indicates the normalized frequency, and the vertical axis indicates the phase error [degree]. According to the result shown in FIG. 9, the phase error in the 20% bandwidth is ± 1.2 degrees.

以上のように、この実施の形態３によれば、１８０度ハイブリッド回路１及び９０度ハイブリッド回路２を対称に配置した回路構成とすることに加え、４５度位相進み回路５と４５度位相遅れ回路６を用いて通過する信号の周波数に対する通過位相特性を揃えることにより、実施の形態１に対して、広い周波数帯域に亘って位相誤差をより小さくしたハイブリッドマトリクス回路を得ることができる。   As described above, according to the third embodiment, in addition to the circuit configuration in which the 180-degree hybrid circuit 1 and the 90-degree hybrid circuit 2 are arranged symmetrically, the 45-degree phase advance circuit 5 and the 45-degree phase delay circuit are provided. 6 is used to obtain a hybrid matrix circuit having a smaller phase error over a wide frequency band than that of the first embodiment.

なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。   In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .

１ １８０度ハイブリッド回路、２ ９０度ハイブリッド回路、３ ９０度位相進み回路、４ ９０度位相遅れ回路、５ ４５度位相進み回路、６ ４５度位相遅れ回路、１１ 和信号端子、１２ 差信号端子、１３ 第１の端子（同相端子）、１４ 第２の端子（逆相端子）、２１ 入力端子、２２ アイソレーション端子、２３ 通過端子、２４ 結合端子、５１ 入出力端子、５２ 入出力端子。   1 180 degree hybrid circuit, 2 90 degree hybrid circuit, 3 90 degree phase advance circuit, 4 90 degree phase lag circuit, 5 45 degree phase advance circuit, 6 45 degree phase lag circuit, 11 sum signal terminal, 12 difference signal terminal, 13 First terminal (in-phase terminal), 14 Second terminal (reverse phase terminal), 21 Input terminal, 22 Isolation terminal, 23 Passing terminal, 24 Coupling terminal, 51 Input / output terminal, 52 Input / output terminal

Claims (2)

入力された信号を同相の信号又は逆相の信号に分配する第１〜４の１８０度ハイブリッド回路と、
入力された信号の位相を４５度進ませる第１〜３の４５度位相進み回路と、
入力された信号の位相を４５度遅らせる４５度位相遅れ回路とを備え、
前記第１の１８０度ハイブリッド回路は、同相端子が前記第３の１８０度ハイブリッド回路の和信号端子と前記第１の４５度位相進み回路を介して接続され、逆相端子が前記第４の１８０度ハイブリッド回路の和信号端子と前記第２の４５度位相進み回路を介して接続され、
前記第２の１８０度ハイブリッド回路は、同相端子が前記第３の１８０度ハイブリッド回路の差信号端子と前記第３の４５度位相進み回路を介して接続され、逆相端子が前記第４の１８０度ハイブリッド回路の差信号端子と前記４５度位相遅れ回路を介して接続された
ことを特徴とするハイブリッドマトリクス回路。 First to fourth 180 degree hybrid circuits that distribute the input signal to in-phase or anti-phase signals;
First to third 45 degree phase advance circuits for advancing the phase of the input signal by 45 degrees;
A 45 degree phase delay circuit that delays the phase of the input signal by 45 degrees,
The first 180-degree hybrid circuit has an in-phase terminal connected to the sum signal terminal of the third 180-degree hybrid circuit via the first 45-degree phase advance circuit, and a reverse-phase terminal connected to the fourth 180-degree hybrid circuit. Connected to the sum signal terminal of the hybrid circuit via the second 45-degree phase advance circuit,
The second 180-degree hybrid circuit has an in-phase terminal connected to the difference signal terminal of the third 180-degree hybrid circuit via the third 45-degree phase advance circuit, and a reverse-phase terminal connected to the fourth 180-degree hybrid circuit. A hybrid matrix circuit, wherein the hybrid matrix circuit is connected to a difference signal terminal of the hybrid circuit via the 45-degree phase delay circuit. 入力された信号を９０度位相差がある２つの信号に分配する第１，２の９０度ハイブリッド回路と、
入力された信号を同相の信号又は逆相の信号に分配する第３，４の１８０度ハイブリッド回路と、
入力された信号の位相を４５度遅らせる第１〜５の４５度位相遅れ回路と、
入力された信号の位相を４５度進ませる第１〜３の４５度位相進み回路とを備え、
前記第１の９０度ハイブリッド回路は、入力端子側に前記第１の４５度位相遅れ回路が接続され、アイソレーション端子側に前記第１の４５度位相進み回路が接続され、通過端子が前記第３の１８０度ハイブリッド回路の和信号端子と前記第２の４５度位相遅れ回路を介して接続され、結合端子が前記第４の１８０度ハイブリッド回路の和信号端子と前記第２の４５度位相進み回路を介して接続され、
前記第２の９０度ハイブリッド回路は、入力端子側に前記第３の４５度位相遅れ回路が接続され、アイソレーション端子側に前記第３の４５度位相進み回路が接続され、通過端子が前記第３の１８０度ハイブリッド回路の差信号端子と前記第４の４５度位相遅れ回路を介して接続され、結合端子が前記第４の１８０度ハイブリッド回路の差信号端子と前記第５の４５度位相遅れ回路を介して接続された
ことを特徴とするハイブリッドマトリクス回路。 First and second 90 degree hybrid circuits for distributing the input signal to two signals having a 90 degree phase difference;
Third and fourth 180-degree hybrid circuits that distribute the input signal to in-phase or anti-phase signals;
First to fifth 45-degree phase delay circuits that delay the phase of the input signal by 45 degrees;
A first to third 45 degree phase advance circuit for advancing the phase of the input signal by 45 degrees;
In the first 90-degree hybrid circuit, the first 45-degree phase delay circuit is connected to the input terminal side, the first 45-degree phase advance circuit is connected to the isolation terminal side, and the passing terminal is the first 3 is connected to the sum signal terminal of the 180-degree hybrid circuit via the second 45-degree phase delay circuit, and the coupling terminal is connected to the sum signal terminal of the fourth 180-degree hybrid circuit and the second 45-degree phase advance. Connected through the circuit,
In the second 90-degree hybrid circuit, the third 45-degree phase delay circuit is connected to the input terminal side, the third 45-degree phase advance circuit is connected to the isolation terminal side, and the passing terminal is the first 3 is connected to the difference signal terminal of the 180-degree hybrid circuit via the fourth 45-degree phase delay circuit, and the coupling terminal is connected to the difference signal terminal of the fourth 180-degree hybrid circuit and the fifth 45-degree phase delay circuit. A hybrid matrix circuit characterized by being connected through a circuit.
JP2014226980A 2014-11-07 2014-11-07 Hybrid matrix circuit Active JP6316171B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014226980A JP6316171B2 (en) 2014-11-07 2014-11-07 Hybrid matrix circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014226980A JP6316171B2 (en) 2014-11-07 2014-11-07 Hybrid matrix circuit

Publications (2)

Publication Number Publication Date
JP2016092674A JP2016092674A (en) 2016-05-23
JP6316171B2 true JP6316171B2 (en) 2018-04-25

Family

ID=56019914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014226980A Active JP6316171B2 (en) 2014-11-07 2014-11-07 Hybrid matrix circuit

Country Status (1)

Country Link
JP (1) JP6316171B2 (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356461A (en) * 1981-01-14 1982-10-26 The Bendix Corporation Practical implementation of large Butler matrices
JPH0333671A (en) * 1989-06-30 1991-02-13 Tokimec Inc Communication system for helicopter
JPH03257388A (en) * 1990-03-07 1991-11-15 Mitsubishi Electric Corp Phase-difference azimuth detector
US5164738A (en) * 1990-10-24 1992-11-17 Trw Inc. Wideband dual-polarized multi-mode antenna
JPH08321799A (en) * 1995-05-25 1996-12-03 Nippondenso Co Ltd Radio communication equipment and communication system
US5767814A (en) * 1995-08-16 1998-06-16 Litton Systems Inc. Mast mounted omnidirectional phase/phase direction-finding antenna system
JP4869558B2 (en) * 2003-10-31 2012-02-08 学校法人東京電機大学 Signal arrival direction estimation method
JP2011097455A (en) * 2009-10-30 2011-05-12 Hitachi Kokusai Electric Inc Antenna for inductive radio

Also Published As

Publication number Publication date
JP2016092674A (en) 2016-05-23

Similar Documents

Publication Publication Date Title
JP6166524B2 (en) Beamforming method and apparatus using the method
US8957722B2 (en) Wideband double balanced image reject mixer
JP2007081646A (en) Transmitting/receiving device
US8841944B1 (en) Frequency quadruplers at millimeter-wave frequencies
JP5822635B2 (en) Antenna feed circuit
JP6316171B2 (en) Hybrid matrix circuit
EP3324540B1 (en) Apparatus and method for varying amplitude and phase of signals along multiple parallel signal paths
US10158508B1 (en) Methods, systems, and apparatus for phase-shifted signal generation
JP2016516359A5 (en)
JP5832706B1 (en) Antenna feed circuit
WO2020100189A1 (en) Power feeding circuit
JP2006238184A (en) Power distributor and power distribution device
WO2017094817A1 (en) Frequency mixer and method for generating intermediate frequency signal
JP6625290B2 (en) In-phase suppression circuit
JP2013102417A5 (en)
JP5673041B2 (en) Electronic circuit
US20180108963A1 (en) Microwave filter system including feedback structure
US9559643B2 (en) Amplifier circuit
JP2016225882A (en) High frequency filter circuit and high frequency mixer
US20170179564A1 (en) Electromagnetic directional coupler
JP2015173306A (en) Electronic circuit
JP4404826B2 (en) Hybrid circuit
KR101691179B1 (en) Compact wilkinson power divider for application to bluetooth
JP5446557B2 (en) Signal synthesis device and signal separation device
KR101669548B1 (en) Compact branchline coupler for application to bluetooth

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R150 Certificate of patent or registration of utility model

Ref document number: 6316171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250