JP6526360B2 - High frequency splitter and high frequency circuit using the same - Google Patents
High frequency splitter and high frequency circuit using the same Download PDFInfo
- Publication number
- JP6526360B2 JP6526360B2 JP2018564012A JP2018564012A JP6526360B2 JP 6526360 B2 JP6526360 B2 JP 6526360B2 JP 2018564012 A JP2018564012 A JP 2018564012A JP 2018564012 A JP2018564012 A JP 2018564012A JP 6526360 B2 JP6526360 B2 JP 6526360B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- high frequency
- frequency
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010363 phase shift Effects 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、複数の入力周波数の電波を分波する高周波分波器及びこれを用いた高周波回路に関するものである。 The present invention relates to a high frequency demultiplexer for separating radio waves of a plurality of input frequencies and a high frequency circuit using the same.
従来の高周波分波器として、複数のバンドパスフィルタを用いた構成があった(例えば、特許文献1参照)。この高周波分波器は、2倍波、3倍波、4倍波を通過帯域とするバンドパスフィルタを並列接続した構成である。この高周波分波器では、高調波を含む電波が高周波分波器に入力されると別々の端子からバンドパスフィルタの通過周波数帯域に応じた周波数が出力される。 There is a configuration using a plurality of band pass filters as a conventional high frequency branching filter (see, for example, Patent Document 1). This high frequency demultiplexer has a configuration in which band pass filters having a second harmonic, a third harmonic, and a fourth harmonic as pass bands are connected in parallel. In this high frequency demultiplexer, when radio waves including harmonics are input to the high frequency splitter, frequencies corresponding to the pass frequency band of the band pass filter are output from different terminals.
しかしながら、従来の高周波分波器では、複数のフィルタを要するため、サイズが大きくなってしまい、小型化の要求を満たすものではなかった。 However, the conventional high frequency duplexer requires a plurality of filters, so the size becomes large, and the demand for miniaturization has not been satisfied.
この発明は、かかる問題を解決するためになされたもので、小型化を図ることのできる高周波分波器を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a high frequency duplexer which can be miniaturized.
この発明に係る高周波分波器は、第1から第4の端子を備え、第1の端子を入力端子としたとき、第2の端子はアイソレーション端子、第3の端子は0°出力端子、第4の端子は−90°出力端子となる関係にある90°ハイブリッド回路と、入力される電波のうち、第1の周波数に関して、第1の端子に与える電波よりも90°位相を遅らせた電波を第2の端子に与え、第2の周波数に関して、第1の端子に与える電波よりも90°位相を進めた電波を第2の端子に与える移相回路とを備えたものである。 The high frequency branching filter according to the present invention comprises first to fourth terminals, and when the first terminal is an input terminal, the second terminal is an isolation terminal, and the third terminal is an output terminal at 0 °, The fourth terminal has a 90 ° hybrid circuit in a relationship of being an output terminal of -90 °, and of the input radio waves, a radio wave delayed in phase by 90 ° with respect to the first frequency with respect to the first frequency. Are provided to the second terminal, and a phase shift circuit is provided to provide the second terminal with a radio wave whose phase is advanced by 90 ° with respect to the radio wave given to the first terminal with respect to the second frequency.
この発明に係る高周波分波器は、第1の周波数と第2の周波数の電波が入力される第1及び第2の端子を有する90°ハイブリッド回路を備え、第2の端子に入力される第1の周波数の電波は第1の端子に入力される第1の周波数の電波よりも90°位相が遅れ、第2の端子に入力される第2の周波数の電波は第1の端子に入力される第2の周波数の電波よりも90°位相が進んでいるようにしたものである。これにより、複数のフィルタを用いずに第1の周波数と第2の周波数の電波を分波することができ、小型化を図ることができる。 A high frequency branching filter according to the present invention comprises a 90 ° hybrid circuit having first and second terminals into which radio waves of a first frequency and a second frequency are inputted, and the third to be input to the second terminal The radio wave of frequency 1 is delayed by 90 ° in phase from the radio wave of the first frequency input to the first terminal, and the radio wave of the second frequency input to the second terminal is input to the first terminal The phase is 90 ° ahead of the radio wave of the second frequency. Accordingly, radio waves of the first frequency and the second frequency can be separated without using a plurality of filters, and miniaturization can be achieved.
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1は、本実施の形態による高周波分波器の構成図である。
本実施の形態による高周波分波器は、図1に示すように、入力端子100と、入力端子100から入力された高周波電力を等分配し、位相差を与える移相回路3と、第1から第4の端子21、22、23、24を備えた90°ハイブリッド回路2を備える。移相回路3は、入力端子100に入力された高周波を同相分配器31にて等分配して、一方の出力を90°ハイブリッド回路2の第1の端子21に与え、他方の出力を基本波で1/4波長となる伝送線路32を介して90°ハイブリッド回路2の第2の端子22に与える。ここで、90°ハイブリッド回路2の第1の端子21を入力(IN)端子としたとき、第2の端子22はアイソレーション(ISO)端子、第3の端子23は0°出力端子、第4の端子24は−90°出力端子となる関係にある。90°ハイブリッド回路2としては、例えば、ランゲカプラなどで構成する。Hereinafter, in order to explain the present invention in more detail, a mode for carrying out the present invention will be described according to the attached drawings.
Embodiment 1
FIG. 1 is a block diagram of the high frequency branching filter according to the present embodiment.
As shown in FIG. 1, the high frequency branching filter according to the present embodiment equally divides the high frequency power input from the
次に、実施の形態1の高周波分波器の動作を説明する。
入力端子100から入力された第1の周波数である基本波と第2の周波数である3倍波は移相回路3において同相分配器31によりそれぞれ等振幅で2分配される。同相分配器31の一方の出力は90°ハイブリッド回路2の第1の端子21に入力され、同相分配器31の他方の出力は基本波で1/4波長となる伝送線路32を介して90°ハイブリッド回路2の第2の端子22に入力される。このとき、90°ハイブリッド回路2の第2の端子22に入力される基本波は第1の端子21に入力される基本波よりも90°位相が遅れており、第2の端子22に入力される3倍波は第1の端子21に入力される3倍波よりも90°位相が進んでいる。Next, the operation of the high frequency demultiplexer of the first embodiment will be described.
The fundamental wave which is the first frequency and the third harmonic which is the second frequency, which are input from the
90°ハイブリッド回路2は、第1の端子21に入力された高周波をθ移相して第3の端子23から出力し、θ−90°移相して第4の端子24から出力する。同様に、第2の端子22に入力された高周波をθ移相して第4の端子24から出力し、θ−90°移相して第3の端子23から出力する。ここでは説明を簡単にするため、θを0°とする。
The 90 °
90°ハイブリッド回路2の第1の端子21に入力された基本波と第2の端子22に入力された90°遅れた基本波は、第3の端子23では逆相合成となり出力されず、第4の端子24では同相合成となり出力されることになる。一方、第1の端子21に入力された3倍波と第2の端子22に入力された90°進んだ3倍波は、第4の端子24では逆相合成となり出力されず、第3の端子23では同相合成となり、出力されることになる。
従って、入力端子100に入力された基本波と3倍波は分波され、それぞれ第4の端子24と第3の端子23から出力される。The fundamental wave input to the
Therefore, the fundamental wave and the third harmonic wave input to the
上記の説明では、第1の周波数を基本波、第2の周波数を3倍波としたが、他の周波数でも同様に、移相回路3によって、90°ハイブリッド回路2の第2の端子22に入力される第1の周波数の電波の位相を第1の端子21に入力される第1の周波数の電波よりも90°遅らせ、第2の端子22に入力される第2の周波数の電波の位相を第1の端子21に入力される第2の周波数の電波よりも90°位相を進ませることで、分波することができる。
In the above description, the first frequency is the fundamental wave, and the second frequency is the third harmonic, but the
また、図2に示すように、90°ハイブリッド回路2の第4の端子24に基本波で1/4波長のオープンスタブ40を備えることで、第3の端子23で分波された3倍波には影響を与えずに、基本波を入力端子100に反射して戻すことができる。また、図3に示すように、90°ハイブリッド回路2の第4の端子24を開放としても同様に分波された3倍波には影響を与えずに、基本波を入力端子100に反射して戻すことができる。このように、基本波を入力端子100に反射して戻すことにより、例えば高周波分波器を発振器の帰還回路の一つとして適用した場合、ループ利得の向上が図れ、出力周波数の高周波化を図ることができるという効果がある。
Further, as shown in FIG. 2, by providing an
さらに、図4に示すように、入力端子100に基本波で1/4波長のショートスタブ41を備えても良い。これにより、基本波と3倍波に影響を与えずに2倍波を反射させ、2倍波の入力を抑え、分離することができる。例えば、高周波分波器を発振器に適用した場合、発振器からは基本波、2倍波及び3倍波が出力される。ここで、基本波と3倍波を取り出したい場合、2倍波の出力は不要であるため、入力としてこれを抑えることができ、不要波の放射を抑えることができる。
Furthermore, as shown in FIG. 4, the
また、図5に示すように、入力端子100に基本波で1/4波長のショートスタブ41と抵抗42を備えても良い。抵抗42は、基本波が開放となるショートスタブ41の一端に接続される。これにより、基本波と3倍波に影響を与えずに2倍波を減衰させ、2倍波の入力を抑えることができ、不要波の放射を抑えることができる。
Further, as shown in FIG. 5, the
以上説明したように、実施の形態1の高周波分波器によれば、第1から第4の端子を備え、第1の端子を入力端子としたとき、第2の端子はアイソレーション端子、第3の端子は0°出力端子、第4の端子は−90°出力端子となる関係にある90°ハイブリッド回路と、入力される電波のうち、第1の周波数に関して、第1の端子に与える電波よりも90°位相を遅らせた電波を第2の端子に与え、第2の周波数に関して、第1の端子に与える電波よりも90°位相を進めた電波を第2の端子に与える移相回路とを備えたので、複数のフィルタを用いずに第1の周波数と第2の周波数の電波を分波することができ、小型化を図ることができる。 As described above, according to the high frequency branching filter of the first embodiment, when the first to fourth terminals are provided and the first terminal is an input terminal, the second terminal is an isolation terminal, The 90 ° hybrid circuit in which the 3rd terminal is a 0 ° output terminal and the 4th terminal is a −90 ° output terminal, and the radio wave to be applied to the first terminal with respect to the first frequency of the input radio waves A phase-shifting circuit which applies to the second terminal a radio wave delayed in phase by 90 ° to the second terminal and to the second terminal a radio wave advanced in phase by 90 ° with respect to the second frequency with respect to the second frequency; Thus, radio waves of the first frequency and the second frequency can be separated without using a plurality of filters, and miniaturization can be achieved.
また、実施の形態1の高周波分波器によれば、第1の周波数は基本波、第2の周波数は3倍波であり、移相回路は、基本波及び3倍波を、第1の端子と第2の端子とに同相かつ等振幅で分配する同相分配器と、同相分配器と第2の端子との間に設けられ、同相分配器と第1の端子との間の電気長よりも基本波で1/4波長長い伝送線路とを備えたので、基本波と3倍波の電波を分波して出力することができる。 Further, according to the high frequency demultiplexer of the first embodiment, the first frequency is the fundamental wave, the second frequency is the third harmonic, and the phase shift circuit is configured to receive the first harmonic and the third harmonic. An in-phase distributor for distributing in-phase and equal-amplitude to the terminal and the second terminal, and provided between the in-phase distributor and the second terminal, according to the electrical length between the in-phase distributor and the first terminal Also, since a fundamental wave and a transmission line long by 1/4 wavelength are provided, it is possible to demultiplex and output a fundamental wave and a third harmonic wave.
また、実施の形態1の高周波分波器によれば、第4の端子に第1の周波数で1/4波長となるオープンスタブを備えたので、分波された3倍波には影響を与えずに、基本波を当該高周波分波器の入力端子に反射して戻すことができる。 Further, according to the high frequency demultiplexer of the first embodiment, since the fourth terminal is provided with the open stub having the 1⁄4 wavelength at the first frequency, the split third harmonic is affected. Instead, the fundamental wave can be reflected back to the input terminal of the high frequency demultiplexer.
また、実施の形態1の高周波分波器によれば、当該高周波分波器または移相回路の入力端子に第1の周波数で1/4波長となるショートスタブを備えたので、基本波と3倍波に影響を与えずに2倍波を反射させ、2倍波の入力を抑え、分離することができる。 Further, according to the high frequency branching filter of the first embodiment, since the short stub having the 1⁄4 wavelength at the first frequency is provided at the input terminal of the high frequency branching filter or the phase shift circuit, The second harmonic wave can be reflected without affecting the second harmonic wave, and the input of the second harmonic wave can be suppressed and separated.
また、実施の形態1の高周波分波器によれば、ショートスタブの第1の周波数で開放となる先端に抵抗を備えたので、基本波と3倍波に影響を与えずに2倍波を減衰させ、2倍波の入力を抑えることができる。 Further, according to the high frequency branching filter according to the first embodiment, since the resistor is provided at the tip of the short stub which is open at the first frequency, the second harmonic can be generated without affecting the fundamental wave and the third harmonic. It can be attenuated to suppress the double wave input.
実施の形態2.
図6は、実施の形態2の高周波回路として、実施の形態1の高周波分波器を用いた高周波増幅器を示す構成図である。
図6において、高周波分波器1aは実施の形態1の図4に示す高周波分波器であり、対応する部分に同一符号を付してその説明を省略する。高周波分波器1aにおける入力端子100には増幅器5の出力が与えられるよう構成され、高周波分波器1aにおける90°ハイブリッド回路2の第3の端子23には3倍波で1/4波長のオープンスタブ43を備えている。Second Embodiment
FIG. 6 is a block diagram showing a high frequency amplifier using the high frequency splitter of the first embodiment as the high frequency circuit of the second embodiment.
In FIG. 6, the high
次に、実施の形態2の動作について説明する。
高周波分波器1aの動作は実施の形態1と同様である。ただし、図6に示す高周波分波器1aにおいては、基本波及び3倍波と独立にショートスタブ41で2倍波を短絡して反射させ、基本波及び2倍波と独立にオープンスタブ43により3倍波を反射させて、入力端子100に戻すことができる。このため、増幅器5からショートスタブ41までの電気長で2倍波の位相を、増幅器5からオープンスタブ43までの電気長で3倍波の位相を独立に設計することができる。Next, the operation of the second embodiment will be described.
The operation of the
このように、実施の形態2の高周波回路では、基本波、2倍波、3倍波の位相を独立して設計できるため、高調波処理が容易となる。すなわち、高調波処理では、基本波と2倍波、3倍波などの高調波を合成し、所望の波形を形成する。そのとき、これらの位相関係が重要である。例えば、基本波と3倍波を同相で合成すると矩形に近づくが、2倍波の位相を設計するときに基本波、3倍波の位相が変化して同相関係から乖離すると良好な合成ができず波形が崩れてしまう。従って、基本波及び高調波の位相を独立に設計できることにより、高調波処理または波形形成が容易となる。 As described above, in the high frequency circuit according to the second embodiment, since the phases of the fundamental wave, the second harmonic, and the third harmonic can be designed independently, harmonic processing becomes easy. That is, in the harmonic processing, the fundamental wave and harmonics such as the second harmonic and the third harmonic are combined to form a desired waveform. These phase relationships are then important. For example, when the fundamental wave and the third harmonic wave are combined in phase, it approaches a rectangle, but when designing the phase of the second harmonic wave, when the phases of the fundamental wave and the third harmonic wave change and deviate from the in-phase relationship, good synthesis can be performed The waveform collapses. Accordingly, the ability to design the phases of the fundamental wave and the harmonics independently facilitates harmonic processing or waveform formation.
以上説明したように、実施の形態2の高周波回路によれば、実施の形態1の高周波分波器または移相回路の入力端子に増幅器を接続すると共に、第3の端子に第2の周波数で1/4波長となるオープンスタブを備えたので、高調波処理が容易に行え、増幅器の消費電力を改善することができる。 As described above, according to the high frequency circuit of the second embodiment, the amplifier is connected to the input terminal of the high frequency demultiplexer or the phase shift circuit of the first embodiment, and the third terminal has the second frequency. The provision of the open stub with a 1⁄4 wavelength facilitates harmonic processing and improves the power consumption of the amplifier.
実施の形態3.
図7は、実施の形態3の高周波回路として、実施の形態1の高周波分波器を用いた高周波発振器を示す構成図である。
図7において、高周波分波器1は図1に示す高周波分波器であり、対応する部分に同一符号を付してその説明を省略する。高周波分波器1における入力端子100にはトランジスタ60のドレイン端子が接続され、高周波分波器1における第4の端子24は開放となっている。トランジスタ60はそのソース端子とゲート端子にそれぞれ帰還回路61と帰還回路62を備えている。Third Embodiment
FIG. 7 is a block diagram showing a high frequency oscillator using the high frequency branching filter of the first embodiment as the high frequency circuit of the third embodiment.
In FIG. 7, the high frequency branching filter 1 is the high frequency branching filter shown in FIG. 1, and the corresponding parts are denoted by the same reference numerals and the description thereof will be omitted. The drain terminal of the
次に、実施の形態3の動作について説明する。
高周波分波器1の動作は実施の形態1の図1に示した構成の動作と同様である。ただし、図7に示す高周波分波器1は、発振器の帰還回路の一つとして動作しており、90°ハイブリッド回路2の第4の端子24で反射した基本波は入力端子100に戻り、トランジスタ60に入力される。実施の形態3の高周波発振器では、基本波を直列帰還している。トランジスタ60のゲート端子に入力される高周波(最初は雑音)はトランジスタ60で増幅されてドレイン端子に出力され、ドレイン端子側回路(ここでは高周波分波器1)で反射された当該高周波はトランジスタ60のドレイン・ソース間を介して帰還回路61に入力されて反射する。さらにトランジスタ60のゲート・ソース間を介して帰還回路62に入力されて反射して、トランジスタ60のゲート端子に同相となるように帰還する。この高周波が発振周波数となる。Next, the operation of the third embodiment will be described.
The operation of the high frequency demultiplexer 1 is the same as the operation of the configuration shown in FIG. 1 of the first embodiment. However, the high frequency demultiplexer 1 shown in FIG. 7 operates as one of the feedback circuits of the oscillator, the fundamental wave reflected at the
発振器が発振動作を行うには、トランジスタとそのトランジスタの各端子に接続された帰還回路とを一巡して得られる利得が正である必要があり、大きい方が発振動作をしやすい。図7に示す高周波発振器は、発振動作を行う基本波を外部の負荷に出力せずにトランジスタ60に帰還しているため、発振器のループ利得が向上し、発振器が発振動作をしやすくなる。さらに、90°ハイブリッド回路2の第3の端子23から発振動作で得られる3倍波が出力される。
なお、ここでは高周波分波器を帰還回路の一つとしてドレイン端子に接続した例を示したが、ゲート端子またはソース端子に当該高周波分波器を備えた場合でも良い。In order for the oscillator to perform the oscillating operation, the gain obtained by making a round trip between the transistor and the feedback circuit connected to each terminal of the transistor needs to be positive, and the larger the easier it is to perform the oscillating operation. The high frequency oscillator shown in FIG. 7 feeds back the fundamental wave that performs the oscillation operation to the
Although an example in which the high frequency splitter is connected to the drain terminal as one of the feedback circuits is shown here, the high frequency splitter may be provided on the gate terminal or the source terminal.
以上説明したように、実施の形態3の高周波回路によれば、トランジスタの端子のうち少なくとも一つに、帰還回路として構成される実施の形態1の高周波分波器の入力端子が接続され、発振動作を行うようにしたので、高周波分波器で発振動作を行う基本波を帰還させ、その高調波である3倍波を出力することができるため、発振動作を容易に実現することができる。また、直接3倍波に相当する周波数で発振器を構成するよりも、性能の良いトランジスタや共振器を使用できることから、位相雑音を改善することができる。これは、低い周波数を扱う方が損失が低く、寄生成分が小さいためである。 As described above, according to the high frequency circuit of the third embodiment, the input terminal of the high frequency demultiplexer of the first embodiment configured as a feedback circuit is connected to at least one of the terminals of the transistor, and oscillation occurs. Since the operation is performed, it is possible to feed back the fundamental wave to be oscillated by the high-frequency demultiplexer and to output the third harmonic which is the harmonic thereof, so that the oscillation operation can be easily realized. In addition, phase noise can be improved because transistors and resonators with high performance can be used rather than using an oscillator at a frequency corresponding to the third harmonic directly. This is because the lower the frequency, the lower the loss and the smaller the parasitic component.
また、実施の形態3の高周波回路によれば、第4の端子を開放としたので、分波された3倍波には影響を与えずに、基本波を当該高周波分波器の入力端子に反射して戻すことができる。 Further, according to the high frequency circuit of the third embodiment, since the fourth terminal is opened, the fundamental wave is not applied to the input terminal of the high frequency demultiplexer without affecting the third harmonics. It can be reflected back.
実施の形態4.
図8は、実施の形態4の高周波回路として、実施の形態1の高周波分波器を用いたPLLシンセサイザを示す構成図である。
図8において、高周波分波器1は図1に示す高周波分波器であり、対応する部分に同一符号を付してその説明を省略する。高周波分波器1における入力端子100には位相同期回路(PLL)の電圧制御発振器(VCO)70を接続し、90°ハイブリッド回路2の第4の端子24から出力される基本波をPLL回路部71に入力して、PLL回路部71の出力を電圧制御発振器70に与えて負帰還制御を行う構成である。ここで、PLL回路部71は、位相比較器、基準発振器、ループフィルタ及びプリスケーラ等で構成される回路であり、電圧制御発振器70とPLL回路部71で、公知の位相同期回路を構成している。Fourth Embodiment
FIG. 8 is a block diagram showing a PLL synthesizer using the high frequency branching filter of the first embodiment as the high frequency circuit of the fourth embodiment.
In FIG. 8, the high frequency branching filter 1 is the high frequency branching filter shown in FIG. 1, and the corresponding parts are denoted by the same reference numerals and the description thereof will be omitted. A voltage controlled oscillator (VCO) 70 of a phase locked loop (PLL) is connected to the
次に、実施の形態4の動作について説明する。
高周波分波器1の動作は実施の形態1と同様である。電圧制御発振器70は電圧を制御することで発振周波数が変化する回路であり、基本波で発振動作を行っている。電圧制御発振器70から出力された基本波は高周波分波器1を介して90°ハイブリッド回路2の第4の端子24から出力される。第4の端子24から出力された基本波はPLL回路部71において基準発振器から出力される基準周波数と位相比較され、PLL回路部71はその位相誤差に応じた電圧を電圧制御発振器70に与える。電圧制御発振器70では与えられた電圧に応じて発振周波数を補正する。この発振動作で生じる3倍波は、90°ハイブリッド回路2の第4の端子24からは出力されず、第3の端子23から出力される。Next, the operation of the fourth embodiment will be described.
The operation of the high frequency demultiplexer 1 is the same as that of the first embodiment. The
以上説明したように、実施の形態4の高周波回路によれば、実施の形態1の高周波分波器の第4の端子の出力を基準周波数と位相比較する電波として入力する位相同期回路を備え、位相同期回路の電圧制御発振器の出力を当該高周波分波器の入力端子に接続したので、次のような効果がある。すなわち、発振器の出力に接続した高周波分波器で発振動作を行う基本波とその3倍波を分波し、基本波を位相同期回路への入力波、3倍波を外部への出力波とすることで、位相同期回路に用いられるプリスケーラの削減または分周数を小さくでき、PLLシンセサイザの小型化や位相雑音の改善効果を奏する。また、実施の形態3と同様に、直接3倍波に相当する周波数で発振器を構成するよりも、性能の良いトランジスタや共振器を使用できるため、発振器の位相雑音の改善効果を奏する。 As described above, according to the high frequency circuit of the fourth embodiment, the high frequency circuit of the fourth embodiment is provided with a phase synchronization circuit for inputting the output of the fourth terminal of the high frequency demultiplexer of the first embodiment as a radio wave for phase comparison with the reference frequency. Since the output of the voltage controlled oscillator of the phase locked loop is connected to the input terminal of the high frequency demultiplexer, the following effects can be obtained. That is, the high frequency wave splitter connected to the output of the oscillator demultiplexes the fundamental wave to be oscillated and its third harmonic, the fundamental wave as an input wave to the phase locked loop, and the third harmonic as an output wave to the outside By doing this, it is possible to reduce the number of prescalers used in the phase synchronization circuit or to reduce the number of divisions, thereby achieving the miniaturization of the PLL synthesizer and the improvement of the phase noise. Further, as in the third embodiment, since transistors and resonators with better performance can be used rather than directly configuring the oscillator at a frequency corresponding to the third harmonic, the effect of improving the phase noise of the oscillator can be obtained.
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the scope of the invention, the present invention allows free combination of each embodiment, or modification of any component of each embodiment, or omission of any component in each embodiment. .
以上のように、この発明に係る高周波分波器及び高周波回路は、複数の入力周波数の電波を分波する高周波分波器と、この高周波分波器を用いた高周波回路の構成に関するものであり、高周波増幅器、高周波発振器及びPLLシンセサイザ等に用いるのに適している。 As described above, the high-frequency demultiplexer and the high-frequency circuit according to the present invention relate to the configuration of a high-frequency splitter that splits radio waves of a plurality of input frequencies, and the configuration of a high-frequency circuit using this high-frequency splitter. , High frequency amplifier, high frequency oscillator, PLL synthesizer, etc.
1,1a 高周波分波器、2 90°ハイブリッド回路、3 移相回路、5 増幅器、21 第1の端子、22 第2の端子、23 第3の端子、24 第4の端子、31 同相分配器、32 伝送線路、40,43 オープンスタブ、41 ショートスタブ、42 抵抗、60 トランジスタ、61,62 帰還回路、70 電圧制御発振器、71 PLL回路部、100 入力端子。 1, 1a High frequency splitter, 2 90 ° hybrid circuit, 3 phase shift circuit, 5 amplifier, 21 first terminal, 22 second terminal, 23 third terminal, 24 fourth terminal, 31 common mode distributor , 32 transmission lines, 40, 43 open stubs, 41 short stubs, 42 resistors, 60 transistors, 61, 62 feedback circuits, 70 voltage controlled oscillators, 71 PLL circuit units, 100 input terminals.
Claims (9)
入力される電波のうち、第1の周波数に関して、前記第1の端子に与える電波よりも90°位相を遅らせた電波を前記第2の端子に与え、第2の周波数に関して、前記第1の端子に与える電波よりも90°位相を進めた電波を前記第2の端子に与える移相回路とを備えたことを特徴とする高周波分波器。 When the first to fourth terminals are provided and the first terminal is an input terminal, the second terminal is an isolation terminal, the third terminal is an output terminal at 0 °, and the fourth terminal is- 90 ° hybrid circuit in the relationship of 90 ° output terminal,
Among the radio waves input, a radio wave delayed in phase by 90 ° from the radio wave given to the first terminal with respect to the first frequency is given to the second terminal, and the first terminal with respect to the second frequency And a phase shift circuit for applying to the second terminal a radio wave whose phase is advanced by 90 ° relative to a radio wave to be applied to the high frequency demultiplexer.
前記移相回路は、前記基本波及び前記3倍波を、前記第1の端子と前記第2の端子とに同相かつ等振幅で分配する同相分配器と、
前記同相分配器と前記第2の端子との間に設けられ、前記同相分配器と前記第1の端子との間の電気長よりも前記基本波で1/4波長長い伝送線路とを備えたことを特徴とする請求項1記載の高周波分波器。 The first frequency is a fundamental wave, and the second frequency is a third harmonic.
An in-phase distributor that distributes the fundamental wave and the third harmonic wave to the first terminal and the second terminal in phase and with equal amplitude;
The transmission line is provided between the in-phase distributor and the second terminal, and has a fundamental wave that is longer by 1/4 wavelength than the electrical length between the in-phase distributor and the first terminal. The high frequency branching filter according to claim 1, characterized in that
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/002728 WO2018138829A1 (en) | 2017-01-26 | 2017-01-26 | High frequency branching filter and high frequency circuit using same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6526360B2 true JP6526360B2 (en) | 2019-06-05 |
JPWO2018138829A1 JPWO2018138829A1 (en) | 2019-06-27 |
Family
ID=62979176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018564012A Active JP6526360B2 (en) | 2017-01-26 | 2017-01-26 | High frequency splitter and high frequency circuit using the same |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6526360B2 (en) |
WO (1) | WO2018138829A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020140518A1 (en) * | 2001-02-20 | 2002-10-03 | Simon Verghese | High-frequency diplexer |
WO2009078095A1 (en) * | 2007-12-18 | 2009-06-25 | Fujitsu Limited | Duplexer, module including the duplexer, and communication apparatus |
WO2010135186A2 (en) * | 2009-05-20 | 2010-11-25 | The Regents Of The University Of California | Diplexer synthesis using composite right/left-handed phase-advance/delay lines |
JP6539119B2 (en) * | 2014-06-13 | 2019-07-03 | 住友電気工業株式会社 | Electronic device |
-
2017
- 2017-01-26 WO PCT/JP2017/002728 patent/WO2018138829A1/en active Application Filing
- 2017-01-26 JP JP2018564012A patent/JP6526360B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2018138829A1 (en) | 2019-06-27 |
WO2018138829A1 (en) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5387187B2 (en) | Clock signal distribution device | |
US20040198297A1 (en) | Quadrature signal generator with feedback type frequency doubler | |
US8115560B2 (en) | Ring-shaped voltage control oscillator | |
US9143136B2 (en) | Pumped distributed wave oscillator system | |
JP5213789B2 (en) | High frequency oscillation source | |
CN111316563B (en) | Doherty amplifier and doherty amplifying circuit | |
KR20090062536A (en) | Frequency generator | |
US9866173B2 (en) | Coupling structure for inductive device | |
JP2015091084A (en) | Four phase output voltage controlled oscillator | |
JP6526360B2 (en) | High frequency splitter and high frequency circuit using the same | |
JP5843592B2 (en) | Self-injection synchronous oscillator | |
US7750740B2 (en) | Semiconductor circuit | |
JP2006217460A (en) | Even-harmonic mixer | |
JP2016006950A (en) | Frequency synthesizer | |
JP5634343B2 (en) | Injection-locked oscillator | |
JP6112307B2 (en) | Bandpass filter | |
JP4890198B2 (en) | High frequency oscillation source | |
KR101200081B1 (en) | Ultrahigh frequency I/Q sender/receiver using multi-stage harmonic mixer | |
JP2010093436A (en) | Filter circuit and voltage-controlled oscillating circuit | |
JP4173488B2 (en) | Filter circuit and frequency multiplier | |
US7061336B2 (en) | High frequency oscillator | |
JP6504925B2 (en) | High frequency filter circuit and high frequency mixer | |
JP4657797B2 (en) | High frequency oscillator and high frequency synthesizer | |
JP6299637B2 (en) | High frequency mixer | |
JP5515151B2 (en) | Oscillator array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190307 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190307 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190307 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6526360 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |