JP6306443B2 - Light emitting diode and method for manufacturing light emitting diode - Google Patents
Light emitting diode and method for manufacturing light emitting diode Download PDFInfo
- Publication number
- JP6306443B2 JP6306443B2 JP2014120298A JP2014120298A JP6306443B2 JP 6306443 B2 JP6306443 B2 JP 6306443B2 JP 2014120298 A JP2014120298 A JP 2014120298A JP 2014120298 A JP2014120298 A JP 2014120298A JP 6306443 B2 JP6306443 B2 JP 6306443B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting diode
- light emitting
- frustum
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 125
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000605 extraction Methods 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 24
- 238000001039 wet etching Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 28
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 26
- 238000001312 dry etching Methods 0.000 description 24
- 239000007789 gas Substances 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Description
本発明は、発光ダイオード及び発光ダイオードの製造方法に関し、より詳細には、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法に関する。 The present invention relates to a light emitting diode and a method for manufacturing the light emitting diode, and more particularly to a light emitting diode capable of extracting light emitted from a light emitting layer to the outside with high efficiency and a method for manufacturing the light emitting diode.
近年、発光ダイオード（ＬＥＤ）は、紫外領域、可視領域、赤外領域と幅広い波長範囲での発光が実現され、紫外領域は殺菌や樹脂硬化など、可視領域は照明及びディスプレイなど、赤外領域は赤外線通信や不正侵入監視用光源などに用いられ、長寿命で省電力という特徴を活かして、順調にその需要を伸ばしている。
これら発光ダイオードの課題の一つとして、光取り出し効率が低いことが挙げられる。発光ダイオードに使用される半導体材料は高屈折率のものが多く、空気との界面における全反射により、内部で発光した光を効率的に外部に取り出すことができず、発光ダイオードの発光効率を低下させる大きな要因となっている。
In recent years, light emitting diodes (LEDs) have been able to emit light in a wide range of wavelengths, including the ultraviolet region, visible region, and infrared region, the ultraviolet region is sterilized and resin cured, the visible region is illumination and display, the infrared region is Demand is growing steadily by utilizing the features of long life and power saving, used for infrared communication and light source for unauthorized intrusion monitoring.
One of the problems of these light emitting diodes is that the light extraction efficiency is low. Many of the semiconductor materials used for light-emitting diodes have a high refractive index, and due to total reflection at the interface with air, the light emitted inside cannot be efficiently extracted outside, reducing the light-emitting efficiency of the light-emitting diode. It is a big factor to make.
そこで、光取り出し効率を向上させるための手段として、取り出し面に光の波長よりも小さい微細凹凸構造を付与することにより、フレネル反射を抑制する方法（例えば、特許文献１参照）や、広角入射した光をその光の波長よりも大きい凹凸構造の斜面を利用することで全反射を抑制する方法（例えば、特許文献２参照）などが提案されている。
更に、微細なリッジ構造におけるエバネッセント光の干渉現象を利用することにより、光取り出し効率向上についても検討されている（例えば、特許文献３参照）。
Therefore, as a means for improving the light extraction efficiency, a method of suppressing Fresnel reflection (for example, see Patent Document 1) by providing a fine uneven structure smaller than the wavelength of light on the extraction surface, or a wide angle incidence. A method of suppressing total reflection by utilizing a slope with a concavo-convex structure that is larger than the wavelength of the light (for example, see Patent Document 2) has been proposed.
Further, improvement of light extraction efficiency has been studied by utilizing the interference phenomenon of evanescent light in a fine ridge structure (see, for example, Patent Document 3).
しかしながら、上述した特許文献１に代表される取り出し面に光の波長よりも小さい微細凹凸構造を付与する技術では、大きさの異なる微小錐体形状の凹凸を形成することにより、光取り出し面におけるフレネル反射を抑制する効果は高いものの、広角入射してくる光を効率よく取り出すことはできないという問題がある。
また、上述した特許文献２に代表される広角入射した光をその光の波長よりも大きい凹凸構造の斜面を利用することで全反射を抑制する技術では、光取り出し面に傾斜面を取り入れることにより、光取り出し面に広角入射する光をより多く外部へ放出させることができるが、全反射による閉じ込めを回避することはできないという問題がある。
However, in the technology for providing a fine concavo-convex structure smaller than the wavelength of light on the extraction surface represented by the above-mentioned Patent Document 1, Fresnel on the light extraction surface is formed by forming concavo-convex shapes having different sizes of micro cones. Although the effect of suppressing reflection is high, there is a problem that light incident at a wide angle cannot be extracted efficiently.
Further, in the technology for suppressing the total reflection of the light incident on the wide angle represented by the above-mentioned Patent Document 2 by using the slope of the concavo-convex structure larger than the wavelength of the light, an inclined surface is incorporated into the light extraction surface. However, more light incident on the light extraction surface at a wide angle can be emitted to the outside, but there is a problem that confinement due to total reflection cannot be avoided.
また、上述した特許文献３に代表される微細なリッジ構造におけるエバネッセント光の干渉現象を利用することにより、光取り出し効率向上させる技術では、微細なリッジ構造を設けることにより、全反射に伴って発生するエバネッセント光を互いに干渉させて、効率良く伝播光に変換することにより、光取り出し効率の向上を図っているものの、リッジ構造では、リッジの垂直方向のみの取り出し効果しか期待できず、また、回折による取り出しとの組み合わせ効果については考慮されていないという問題がある。 Further, in the technology for improving the light extraction efficiency by utilizing the interference phenomenon of the evanescent light in the fine ridge structure represented by the above-mentioned Patent Document 3, the fine ridge structure is provided to cause the total reflection. Although evanescent light that interferes with each other and efficiently converts to propagating light, the light extraction efficiency is improved, but the ridge structure can only expect the extraction effect in the vertical direction of the ridge. There is a problem that the combined effect with the extraction by means of is not considered.
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法を提供することにある。 The present invention has been made in view of such problems, and an object of the present invention is to emit light from a light emitting layer in light emitting diodes using a high refractive index material in view of a decrease in light extraction efficiency due to total reflection at the interface. An object of the present invention is to provide a light emitting diode and a method for manufacturing the light emitting diode that can extract the emitted light to the outside with high efficiency.
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、基板（１）と、該基板（１）の第１主面上に形成されたｎ型半導体層（３）と、該ｎ型半導体層（３）上に形成された発光層（４）と、該発光層（４）上に形成されたｐ型半導体層（５）とからなる半導体積層部（１０）と、を備えた中心発光波長λの光を発光する発光ダイオードであって、前記発光ダイオードの光取り出し面に、錐台形状のパターン（１ａ，５ａ）が形成されており、前記錐台形状のパターン（１ａ，５ａ）の下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下であることを特徴とする。（実施形態１；図１） The present invention has been made to achieve such an object. The invention according to claim 1 is directed to a substrate (1) and an n-type formed on the first main surface of the substrate (1). A semiconductor laminate comprising a semiconductor layer (3), a light emitting layer (4) formed on the n-type semiconductor layer (3), and a p-type semiconductor layer (5) formed on the light emitting layer (4). A light emitting diode that emits light having a central light emission wavelength λ, and a frustum-shaped pattern (1a, 5a) is formed on a light extraction surface of the light emitting diode, The lower base length of the frustum-shaped pattern (1a, 5a) is 1.2λ to 1.7λ, the inclination angle is 65 ° to 80 °, and the upper base length is 0.4λ to 1.2λ. It is characterized by being. (Embodiment 1; FIG. 1)
また、請求項２に記載の発明は、請求項１に記載の発明において、前記光取り出し面が、前記基板（１）の第１主面の裏面である第２主面であることを特徴とする。（実施形態２；図２）
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記基板（１）が、窒化物であることを特徴とする。
The invention according to claim 2 is the invention according to claim 1, wherein the light extraction surface is a second main surface which is the back surface of the first main surface of the substrate (1). To do. (Embodiment 2; FIG. 2)
The invention described in claim 3 is the invention described in claim 1 or 2, characterized in that the substrate (1) is a nitride.
また、請求項４に記載の発明は、基板（１０１）の第１主面上に、ｎ型半導体層（１０３）と発光層（１０４）とｐ型半導体層（１０５）とが積層された半導体積層部（１００）を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク（１１０，２１０）を形成するマスク工程と、前記マスク越しに光取り出し面をエッチングして錐台形状のパターン（１１１，２１１）を形成するパターン形成工程と、を有し、前記錐台形状のパターン（１１１，２１１）が、下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下であることを特徴とする発光ダイオードの製造方法である。（図３（ａ）乃至図３（ｆ）） According to a fourth aspect of the present invention, there is provided a semiconductor in which an n-type semiconductor layer (103), a light emitting layer (104), and a p-type semiconductor layer (105) are stacked on a first main surface of a substrate (101). A mask process for forming a truncated cone-shaped or cone-shaped mask (110, 210) having a forward tapered surface on a region serving as a light extraction surface of the light-emitting diode of the semiconductor wafer for light-emitting diodes including the stacked portion (100); , have a, a pattern forming step of forming a pattern (111, 211) of the frustum shape of the light extraction surface is etched into the mask over the frustum shape of the pattern (111, 211) is, the lower base length in but not more than 1.7λ or more 1.2Ramuda, the inclination angle is 80 degrees or less than 65 degrees, the method of manufacturing the light emitting diode upper base length, characterized in der Rukoto more 1.2Ramuda less 0.4λ is there. (FIGS. 3A to 3F)
また、請求項５に記載の発明は、請求項４に記載の発明において、前記マスク（１１０，２１０）が、サファイア基板をウェットエッチングして得られた形状をモールドとして用い、インプリント技術により形成されることを特徴とする。 Also, an invention according to claim 5, in the invention described in claim 4, wherein the mask (110, 210) is, using the shape obtained by a sapphire substrate by wet etching as a mold, the imprint technique It is formed.
本発明によれば、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオード及び発光ダイオードの製造方法を実現することができる。 According to the present invention, in a light emitting diode using a high refractive index material, in view of a decrease in light extraction efficiency due to total reflection at the interface, the light emitting diode capable of extracting light emitted from the light emitting layer to the outside with high efficiency and light emission A diode manufacturing method can be realized.
以下、本発明を実施するための形態について説明する。
本実施形態の発光ダイオードは、基板と、この基板の第１主面上に形成されたｎ型半導体層と、このｎ型半導体層上に形成された発光層及びこの発光層上に形成されたｐ型半導体層とからなる半導体積層部と、を備えた中心発光波長λの光を発光する発光ダイオードである。発光ダイオードの光取り出し面に、錐台形状のパターンが形成されており、錐台形状のパターンの下底長が、１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である。
Hereinafter, modes for carrying out the present invention will be described.
The light-emitting diode of this embodiment is formed on a substrate, an n-type semiconductor layer formed on the first main surface of the substrate, a light-emitting layer formed on the n-type semiconductor layer, and the light-emitting layer. A light-emitting diode that emits light having a central light emission wavelength λ, including a semiconductor stacked portion including a p-type semiconductor layer. A frustum-shaped pattern is formed on the light extraction surface of the light-emitting diode, the bottom length of the frustum-shaped pattern is 1.2λ to 1.7λ, and the inclination angle is 65 ° to 80 °. The upper base length is 0.4λ or more and 1.2λ or less.
また、錐台形状のパターンの下底長が、１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下であることにより、従来よりも高効率で外部への光取り出しが実現される。
錐台形状のパターンを高密度に形成し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの下底長は、１．２λ以上１．７λ以下であり、好ましくは、１．２λ以上１．６λ以下である。また、発生したエバネッセント波が消衰する前に伝搬光に変換し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの上底長が、０．４λ以上１．２λ以下であり、好ましくは、０．５λ以上１．１λ以下である。
Further, the lower base length of the frustum-shaped pattern is 1.2λ or more and 1.7λ or less, the inclination angle is 65 ° or more and 80 ° or less, and the upper base length is 0.4λ or more and 1.2λ or less. Thus, light extraction to the outside is realized with higher efficiency than in the past.
From the viewpoint of forming the frustum-shaped pattern with high density and improving the light extraction efficiency to the outside, the bottom length of the frustum-shaped pattern is 1.2λ or more and 1.7λ or less, preferably 1 .2λ or more and 1.6λ or less. Further, from the viewpoint of improving the efficiency of extracting light to the outside by converting the generated evanescent wave into a propagating light before extinction, the upper base length of the frustum-shaped pattern is 0.4λ or more and 1.2λ or less. Yes, preferably 0.5λ or more and 1.1λ or less.
広角入射してくる光を回折で取り出し、外部への光取り出し効率を向上させる観点から、錐台形状のパターンの傾斜角は６５度以上８０度以下であり、好ましくは６６度以上７８度以下である。
本実施形態の発光ダイオードにおいて、「中心発光波長λ」とは、発光ダイオードを発光させた際に出力される光において強度が最も強い波長を意味する。中心発光波長は、発光ダイオードから発光された光を分光光度計で測定し、波長ごとの光強度を測定することで測定される。
From the viewpoint of extracting light incident at a wide angle by diffraction and improving the light extraction efficiency to the outside, the inclination angle of the frustum-shaped pattern is 65 degrees or more and 80 degrees or less, preferably 66 degrees or more and 78 degrees or less. is there.
In the light emitting diode of the present embodiment, the “center emission wavelength λ” means a wavelength having the strongest intensity in the light output when the light emitting diode emits light. The central emission wavelength is measured by measuring the light emitted from the light emitting diode with a spectrophotometer and measuring the light intensity for each wavelength.
また、本実施形態の発光ダイオードにおいて、「錐台形状のパターン」とは、底面と上面とが略平行な二次元形状であり、底面と上面の間の側面が順テーパー形状の立体であり、好ましくは、錐体から、頂点を共有し相似に縮小した錐体を取り除いた形状である。錐台形状の例としては、円錐台形状、楕円錐台形状、ｎ角錐台形状（ｎは３以上の整数）が挙げられるがこの限りではない。高密度に錐台形状のパターンを充填し、外部への光取り出し効率を向上させる観点から、円錐台形状や三角錐台形状、六角錐台形状が好ましく、円錐台形状、六角錐台形状がより好ましい。また、底面と上面は相似の関係にあることが好ましいが本実施形態の発光ダイオードはこれに限られない。 In the light emitting diode of the present embodiment, the “frustum-shaped pattern” is a two-dimensional shape in which the bottom surface and the top surface are substantially parallel, and the side surface between the bottom surface and the top surface is a three-dimensional shape having a forward taper shape. Preferably, the shape is a shape obtained by removing a cone that shares a vertex and is similarly reduced from the cone. Examples of the frustum shape include a frustum shape, an elliptic frustum shape, and an n-corner frustum shape (n is an integer of 3 or more), but are not limited thereto. From the viewpoint of filling a frustum-shaped pattern with high density and improving the light extraction efficiency to the outside, the truncated cone shape, the triangular truncated cone shape, and the hexagonal truncated cone shape are preferable, and the truncated cone shape and the hexagonal truncated cone shape are more preferable. preferable. Further, it is preferable that the bottom surface and the top surface have a similar relationship, but the light emitting diode of the present embodiment is not limited to this.
また、「錐台形状のパターンの下底長」、「錐台形状のパターンの上底長」は、錐台形状のパターンを平面視で観察したときの各面のエッジ距離が最長となる長さを意味する。例えば、底面又は上面が円形（すなわち、パターンが円錐台形状）の場合、その円の直径が下底長や上底長となる。また、「錐体形状のパターンの傾斜角」は、錐台形状パターンを断面視で観察したときの底面と斜面なす角を意味する。 The “bottom base length of frustum-shaped pattern” and “top base length of frustum-shaped pattern” are the longest edge distances of each surface when the frustum-shaped pattern is observed in plan view. Means. For example, when the bottom surface or the top surface is circular (that is, the pattern has a truncated cone shape), the diameter of the circle is the lower base length or the upper base length. The “tilt angle of the cone-shaped pattern” means an angle between the bottom surface and the slope when the frustum-shaped pattern is observed in a cross-sectional view.
また、「光取り出し面」は、半導体積層部にて生成した光が、外部に取り出される領域を意味する。本実施形態の発光ダイオードでは、半導体積層部の表面部であってもよいし、基板の第２主面側の表面部（例えば、基板の第２主面、基板の第２主面上に形成された層）であってもよいし、基板や半導体積層部の側面部であってもよい。錐台形状のパターンの形成容易性や光取り出し効率向上の観点から、半導体積層部の表面部や基板の第２主面側の表面部であることが好ましく、半導体積層部のｐ型半導体層の主表面部や、基板の第２主面側の表面部であることがより好ましい。 In addition, the “light extraction surface” means a region where light generated in the semiconductor stacked portion is extracted to the outside. In the light emitting diode of this embodiment, it may be the surface portion of the semiconductor stacked portion, or the surface portion on the second main surface side of the substrate (for example, formed on the second main surface of the substrate or the second main surface of the substrate). Layer), or a side surface portion of a substrate or a semiconductor stacked portion. From the viewpoint of easy formation of a frustum-shaped pattern and improvement of light extraction efficiency, the surface portion of the semiconductor multilayer portion or the surface portion on the second main surface side of the substrate is preferable. More preferably, it is a main surface portion or a surface portion on the second main surface side of the substrate.
また、錐台形状のパターンは、光取り出し面上に高密度に形成・配置されることが好ましい。錐台形状のパターンの配置については、三角格子、正方格子、ランダム配置の何れも選択することができるが、三角格子配列が最も対称性が良好であり、また高密度化が可能であるため好ましい。
また、本実施形態の発光ダイオードは、発光部から放出される光の外部への取り出し効率向上の観点から、各錐台形状のパターンの間隔が、λ以上３λ以下であることが好ましく、１．５λ以上２．２λ以下であることがより好ましい。各錐台形状のパターンの間隔がλ以上３λ以下であることにより、光取り出し面上の錐台形状のパターンの比表面積が十分に大きくなり、光取り出し効率向上に寄与する為好ましい。各錐台形状のパターンの間隔は、全て等間隔でもよいし、等間隔ではなくある程度分布を有していてよい。
Further, the frustum-shaped pattern is preferably formed and arranged at a high density on the light extraction surface. As for the arrangement of the frustum-shaped pattern, any of a triangular lattice, a square lattice, and a random arrangement can be selected, but the triangular lattice arrangement is preferable because it has the best symmetry and can be densified. .
In the light-emitting diode of this embodiment, the interval between the frustum-shaped patterns is preferably not less than λ and not more than 3λ from the viewpoint of improving the efficiency of extracting light emitted from the light-emitting portion to the outside. More preferably, it is 5λ or more and 2.2λ or less. It is preferable that the interval between the frustum-shaped patterns is not less than λ and not more than 3λ, since the specific surface area of the frustum-shaped pattern on the light extraction surface becomes sufficiently large and contributes to the improvement of the light extraction efficiency. The intervals between the frustum-shaped patterns may be all equal, or may have a certain distribution rather than equal intervals.
次に、本実施形態の発光ダイオードの各構成要件について説明する。
［基板］
本実施形態の発光ダイオードにおいて、基板は、第１主面上に半導体積層部を形成可能なものであれば特に制限されず、サファイア（Ａｌ２Ｏ３）、スピネル（ＭｇＡｌ２Ｏ４）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）などの酸化物単結晶、Ｓｉ、ＳｉＣ、ＧａＡｓ、ＧａＰ、ＡｌＮ、ＧａＮなどの基板を使用することができる。基板の面方位は特に限定されず、ジャスト基板であっても、オフ角を付与した基板であっても良い。また、厚みについても特に限定されることはなく、ハンドリングが可能な厚み以上で適正なものを用いることができる。
基板上にバッファー層を設けたうえで半導体積層部を形成する場合は、このバッファー層も基板の一部として扱う。例えば、後の工程で元の基板を除去するような場合は、残ったバッファー層が基板である。
Next, each component requirement of the light emitting diode of this embodiment is demonstrated.
[substrate]
In the light emitting diode according to the present embodiment, the substrate is not particularly limited as long as the substrate can form a semiconductor stacked portion on the first main surface, and sapphire (Al 2 O 3 ), spinel (MgAl 2 O 4 ), oxidation Oxide single crystals such as zinc (ZnO) and magnesium oxide (MgO), and substrates such as Si, SiC, GaAs, GaP, AlN, and GaN can be used. The plane orientation of the substrate is not particularly limited, and may be a just substrate or a substrate provided with an off angle. Further, the thickness is not particularly limited, and an appropriate thickness can be used that is not less than the thickness capable of handling.
In the case where the semiconductor stacked portion is formed after providing the buffer layer on the substrate, this buffer layer is also handled as a part of the substrate. For example, when the original substrate is removed in a later step, the remaining buffer layer is the substrate.
［半導体積層部］
本実施形態の発光ダイオードにおいて、半導体積層部は、基板の第１主面上に形成されたｎ型半導体層と、ｎ型半導体層上に形成された発光層及び発光層上に形成されたｐ型半導体層を少なくとも有する。これらｎ型半導体層、発光層、ｐ型半導体層以外に、電極との良好なオーミック接触を実現するためのコンタクト層や、発光効率を向上させるためのバリア層（ブロック層）などの別の層を更に備えていてもよい。発光層は、発光効率を向上させるために、単一又は多重量子井戸構造であることが好ましい。半導体積層部に用いる材料としては、発光ダイオードの発光波長に応じて公知のものを採用可能できる。一例としては、ＩｎｘＡｌｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）、やＡｌＧａＩｎＰ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表されるIII−V族化合物半導体材料を用いることができる。
[Semiconductor stacking part]
In the light emitting diode of the present embodiment, the semiconductor stacked portion includes an n-type semiconductor layer formed on the first main surface of the substrate, a light-emitting layer formed on the n-type semiconductor layer, and p formed on the light-emitting layer. At least a type semiconductor layer. In addition to these n-type semiconductor layer, light-emitting layer, and p-type semiconductor layer, other layers such as a contact layer for realizing good ohmic contact with the electrode and a barrier layer (block layer) for improving light emission efficiency May be further provided. The light emitting layer preferably has a single or multiple quantum well structure in order to improve the light emission efficiency. As a material used for the semiconductor laminated portion, a known material can be adopted according to the light emission wavelength of the light emitting diode. As an example, In x Al y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), AlGaInP (0 ≦ x ≦ 1, 0 ≦ y ≦) A III-V compound semiconductor material represented by 1, 0 ≦ x + y ≦ 1) can be used.
半導体積層部のｎ型半導体を形成するための不純物としては、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃなどが挙げられ、ｐ型半導体を形成するための不純物としては、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等が挙げられる。半導体積層部の形成方法は特に限定されないが、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法などで形成することができる。
本実施形態の発光ダイオードは、発光ダイオードを発光させるために、半導体積層部のｎ型半導体層とｐ型半導体層は、それぞれ電極と電気的に接続されていることが好ましい。電極の材料としては、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｎｉ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ、ＡｕＧｅ／Ｎｉ／Ａｕ、Ａｕ／ＡｕＺｎ／Ａｕなどが挙げられる。これらの電極の材料は蒸着などの方法により形成される。また、電極としてはＩＴＯ（ｔｉｎ−ｄｏｐｅｄ ｉｎｄｉｕｍ ｏｘｉｄｅ）などの透光性電流拡散層（透明電極）を独立又は組み合わせて用いてもよい。ここで、例えば、半導体積層部のｐ型半導体層上に透光性電流拡散層を設けた場合、光取り出し面は透光性電流拡散層ではなく、半導体積層部の表面部であるｐ型半導体層となる。
Examples of the impurity for forming the n-type semiconductor in the semiconductor stacked portion include Si, Ge, Se, Te, and C. Examples of the impurity for forming the p-type semiconductor include Mg, Zn, Be, Ca, Sr, Ba, etc. are mentioned. The method for forming the semiconductor stacked portion is not particularly limited, but can be formed by MOCVD, MOVPE, MBE, HVPE, or the like.
In the light emitting diode of the present embodiment, it is preferable that the n-type semiconductor layer and the p-type semiconductor layer of the semiconductor stacked portion are electrically connected to the electrodes, respectively, in order to cause the light emitting diode to emit light. Examples of the electrode material include Ti / Al / Ni / Au, Ti / Al / Ti / Au, Ni / Au, Cr / Au, Ti / Au, AuGe / Ni / Au, and Au / AuZn / Au. These electrode materials are formed by a method such as vapor deposition. Further, as the electrode, a light transmitting current diffusion layer (transparent electrode) such as ITO (tin-doped indium oxide) may be used independently or in combination. Here, for example, when a translucent current diffusion layer is provided on the p-type semiconductor layer of the semiconductor stacked portion, the light extraction surface is not a translucent current diffusion layer but a p-type semiconductor that is a surface portion of the semiconductor stacked portion. Become a layer.
また、本実施形態の発光ダイオードは、光取り出し面の発光層に対する反対側の任意の領域に金属などからなる反射層を具備しても良い。その場合、反射層に光が吸収されて消失しない場合には、素子構造内での反射を繰り返しながら光が放出されることから、反射層を持たない発光ダイオードに比べて、高い光取出し効率が期待できる。
次に、本実施形態の発光ダイオードの製造方法について説明する。
In addition, the light emitting diode of this embodiment may include a reflective layer made of metal or the like in an arbitrary region on the side opposite to the light emitting layer on the light extraction surface. In that case, when light is absorbed in the reflective layer and does not disappear, light is emitted while being repeatedly reflected in the element structure. Therefore, the light extraction efficiency is higher than that of a light emitting diode having no reflective layer. I can expect.
Next, the manufacturing method of the light emitting diode of this embodiment is demonstrated.
［発光ダイオードの製造方法］
本実施形態の発光ダイオードの製造方法は、基板の第１主面上にｎ型半導体層と発光層とｐ型半導体層とが積層された半導体積層部を備える発光ダイオード用半導体ウェハの、発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスクを形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターンを形成するパターン形成工程と、を有している。
[Method for manufacturing light-emitting diode]
The method of manufacturing a light emitting diode according to the present embodiment includes: a light emitting diode of a semiconductor wafer for a light emitting diode including a semiconductor stacked portion in which an n type semiconductor layer, a light emitting layer, and a p type semiconductor layer are stacked on a first main surface of a substrate; A mask process for forming a frustum-shaped or frustum-shaped mask whose slope is a forward taper on a region to be a light extraction surface, and a pattern for forming a frustum-shaped pattern by etching the light extraction surface through the mask Forming process.
形成される錐台形状のパターンは、下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下であることが好ましい。
パターン形成工程におけるエッチングの方法は、加工面の材料により、ウェットエッチングやドライエッチングなどから適正なものを選択することができる。錐台形状に結晶面のエッチングレート差の影響が出にくく、形状の制御性が良好なドライエッチングでの加工が好ましい。ドライエッチングを用いる場合、ドライエッチングにおけるプラズマダメージにより、発光層へのダメージを低減させる観点から、発光層から加工底面までの距離が３００ｎｍ以上となっていることが望ましい。
The frustum-shaped pattern formed has a lower base length of 1.2λ to 1.7λ, an inclination angle of 65 ° to 80 °, and an upper base length of 0.4λ to 1.2λ. Preferably there is.
As an etching method in the pattern forming step, an appropriate one can be selected from wet etching, dry etching, and the like depending on the material of the processed surface. The frustum shape is not easily affected by the difference in the etching rate of the crystal plane, and dry etching with good shape controllability is preferable. When dry etching is used, it is desirable that the distance from the light emitting layer to the processing bottom is 300 nm or more from the viewpoint of reducing damage to the light emitting layer due to plasma damage in dry etching.
マスク工程において、斜面が順テーパーの錐台形状又は錐体形状のマスクを形成する方法は、フォトリソグラフィやインプリントなどの、一般的な手法を用いることができる。マスク材料としては、フォトレジスト、インプリントレジスト、ＳｉＯ２膜などの誘電体材料及び各種メタル膜などを用いることができる。斜面が順テーパーの錐台形状又は錐体形状のマスクを用いることで、錐台形状のパターンを容易に形成することが可能になる。例えば、ＳｉＯ２膜をマスクとする場合、フッ酸などでフォトレジストをＳｉＯ２膜マスク形成用のマスクにしてウェットエッチングすることが好ましい。また、インプリントを用いる場合、インプリントレジストのインプリント時のモールド形状をあらかじめ順テーパー形状にしておくことも好適な例として挙げられる。 In the masking process, a general method such as photolithography or imprinting can be used as a method for forming a frustum-shaped or pyramidal mask whose slope is a forward taper. As the mask material, a photoresist, an imprint resist, a dielectric material such as a SiO 2 film, and various metal films can be used. A frustum-shaped pattern can be easily formed by using a frustum-shaped or frustum-shaped mask whose slope is a forward taper. For example, when the SiO 2 film is used as a mask, wet etching is preferably performed using a photoresist as a mask for forming the SiO 2 film mask with hydrofluoric acid or the like. Further, when imprinting is used, it is also preferable to make the mold shape at the time of imprinting the imprint resist into a forward tapered shape in advance.
錐台形状のパターンを形成するため、マスクはパターン形成工程終了後においても残っている状態の方が好ましい。残ったマスクを除去した後には、錐台の上底部が、平坦面を保持しつつ、なおかつ傾斜面と上底部の交点がきれいな鈍角のパターン（すなわち、順テーパー形状の錐台形状又は錐体形状のパターン）を形成することが容易である。具体例としては、サファイア基板をウェットエッチングして得られた形状をモールドとして、インプリント技術によりマスクを形成する方法が挙げられる。 In order to form a frustum-shaped pattern, it is preferable that the mask remain even after the pattern formation process is completed. After removing the remaining mask, the upper base of the frustum holds a flat surface, and the intersection of the inclined surface and the upper base is a clean obtuse angle pattern (ie, a forward tapered frustum shape or pyramid shape) It is easy to form the pattern. As a specific example, there is a method of forming a mask by an imprint technique using a shape obtained by wet etching a sapphire substrate as a mold.
以下、図面を参照して本発明の各実施形態について説明する。
＜実施形態１＞
図１は、本発明に係る発光ダイオードの実施形態１を説明するための断面模式図である。本実施形態１の発光ダイオードは、中心発光波長λの光を発光する発光ダイオードで、基板１と半導体積層部１０とを備え、半導体積層部１０は、基板１の第１主面上に形成されたｎ型半導体層３と、このｎ型半導体層３上に形成された発光層４と、この発光層４上に形成されたｐ型半導体層５とを備えている。
Hereinafter, each embodiment of the present invention will be described with reference to the drawings.
<Embodiment 1>
FIG. 1 is a schematic cross-sectional view for explaining Embodiment 1 of a light emitting diode according to the present invention. The light-emitting diode of Embodiment 1 is a light-emitting diode that emits light having a central emission wavelength λ, and includes a substrate 1 and a semiconductor stacked portion 10. The semiconductor stacked portion 10 is formed on the first main surface of the substrate 1. The n-type semiconductor layer 3, the light-emitting layer 4 formed on the n-type semiconductor layer 3, and the p-type semiconductor layer 5 formed on the light-emitting layer 4 are provided.
また、発光ダイオードの光取り出し面に、錐台形状のパターン５ａが形成されており、錐台形状のパターン５ａの下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である。また、基板１は、窒化物であることが好ましい。
つまり、本実施形態１の発光ダイオードは、基板１と、この基板１上に積層されたバッファー層２と、このバッファー層２の上に積層されたｎ型半導体層３と、このｎ型半導体層３上に積層された発光層４及びこの発光層４上に積層されたｐ型半導体層５からなる半導体積層部１０と、ｐ型半導体層５上に積層された透光性電流拡散層６とを備えている。
Further, a frustum-shaped pattern 5 a is formed on the light extraction surface of the light-emitting diode, the bottom length of the frustum-shaped pattern 5 a is 1.2λ to 1.7λ, and the inclination angle is 65. The upper bottom length is not less than 0.4λ and not more than 1.2λ. The substrate 1 is preferably a nitride.
That is, the light emitting diode of Embodiment 1 includes a substrate 1, a buffer layer 2 stacked on the substrate 1, an n-type semiconductor layer 3 stacked on the buffer layer 2, and the n-type semiconductor layer. A semiconductor laminated portion 10 composed of a light emitting layer 4 laminated on 3 and a p-type semiconductor layer 5 laminated on the light emitting layer 4, a translucent current diffusion layer 6 laminated on the p-type semiconductor layer 5, and It has.
図１に示すように、発光層４及びｐ型半導体層５、ｎ型半導体層３の面内方向の一部が除去され、ｎ型半導体層３は厚さ方向に対しても一部は除去されることで露出されたｎ型半導体層３上にｎ型電極７が配置され、ｐ型半導体層上の透明電流拡散層６の一部にｐ型電極８が配置されている発光ダイオードである。
錐台形状のパターン５ａは、半導体積層部１０の表面部であるｐ型半導体層５の上部に形成されている。すなわち、第１の実施形態の発光ダイオードにおける光取り出し面は、ｐ型半導体層５の上部である。
As shown in FIG. 1, the light emitting layer 4, the p-type semiconductor layer 5, and the n-type semiconductor layer 3 are partially removed in the in-plane direction, and the n-type semiconductor layer 3 is partially removed in the thickness direction. In this light emitting diode, the n-type electrode 7 is arranged on the exposed n-type semiconductor layer 3 and the p-type electrode 8 is arranged on a part of the transparent current diffusion layer 6 on the p-type semiconductor layer. .
The frustum-shaped pattern 5 a is formed on the p-type semiconductor layer 5, which is the surface portion of the semiconductor stacked portion 10. That is, the light extraction surface in the light emitting diode of the first embodiment is the upper part of the p-type semiconductor layer 5.
＜実施形態２＞
図２は、本発明に係る発光ダイオードの実施形態２を説明するための断面模式図である。本実施形態２の発光ダイオードは、中心発光波長λの光を発光する発光ダイオードで、基板１と半導体積層部１０とを備え、半導体積層部１０は、基板１の第１主面上に形成されたｎ型半導体層３と、このｎ型半導体層３上に形成された発光層４と、この発光層４上に形成されたｐ型半導体層５とを備えている。
<Embodiment 2>
FIG. 2 is a schematic cross-sectional view for explaining Embodiment 2 of the light emitting diode according to the present invention. The light-emitting diode of Embodiment 2 is a light-emitting diode that emits light having a central emission wavelength λ, and includes a substrate 1 and a semiconductor stacked portion 10. The semiconductor stacked portion 10 is formed on the first main surface of the substrate 1. The n-type semiconductor layer 3, the light-emitting layer 4 formed on the n-type semiconductor layer 3, and the p-type semiconductor layer 5 formed on the light-emitting layer 4 are provided.
また、光取り出し面は、基板１の第１主面の裏面である第２主面であり、発光ダイオードの光取り出し面に、錐台形状のパターン１ａが形成されており、錐台形状のパターン１ａの下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である。また、基板１は、窒化物であることが好ましい。 The light extraction surface is a second main surface that is the back surface of the first main surface of the substrate 1, and the frustum-shaped pattern 1 a is formed on the light extraction surface of the light-emitting diode. The lower base length of 1a is 1.2λ or more and 1.7λ or less, the inclination angle is 65 ° or more and 80 ° or less, and the upper base length is 0.4λ or more and 1.2λ or less. The substrate 1 is preferably a nitride.
つまり、本実施形態２の発光ダイオードは、基板１と、この基板１上に積層されたバッファー層２と、このバッファー層２の上に積層されたｎ型半導体層３と、このｎ型半導体層３上に積層された発光層４と、この発光層４上に積層されたｐ型半導体層５からなる半導体積層部２０とを備えている。発光層４とｐ型半導体層５の間に、相対的にバンドギャップが大きい電子ブロック層（図示せず）を設けてもよい。図２に示すように、発光層４及びｐ型半導体層５、ｎ型半導体層３の面内方向の一部が除去され、なおかつｎ型半導体層３は厚さ方向に対しても一部は除去されることで露出されたｎ型半導体層３上にｎ型は電極７が配置され、ｐ型半導体層５上にｐ型電極８が配置されている発光ダイオードである。 That is, the light-emitting diode of Embodiment 2 includes a substrate 1, a buffer layer 2 stacked on the substrate 1, an n-type semiconductor layer 3 stacked on the buffer layer 2, and the n-type semiconductor layer. The light emitting layer 4 laminated | stacked on 3 and the semiconductor laminated part 20 which consists of the p-type semiconductor layer 5 laminated | stacked on this light emitting layer 4 are provided. An electron block layer (not shown) having a relatively large band gap may be provided between the light emitting layer 4 and the p-type semiconductor layer 5. As shown in FIG. 2, the light emitting layer 4, the p-type semiconductor layer 5, and the n-type semiconductor layer 3 are partially removed in the in-plane direction, and the n-type semiconductor layer 3 is partially removed in the thickness direction. An n-type electrode 7 is disposed on the n-type semiconductor layer 3 exposed by the removal, and a p-type electrode 8 is disposed on the p-type semiconductor layer 5.
錐台形状のパターン１ａは、基板１の第２主面側の表面に形成されている。すなわち、第２の実施形態の発光ダイオードにおける光取り出し面は、基板１の第２主面側の表面である。
このようにして、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオードを実現することができる。
以下、本発明に係る発光ダイオードの製造方法における各実施例について説明する。
The frustum-shaped pattern 1 a is formed on the surface of the substrate 1 on the second main surface side. That is, the light extraction surface in the light emitting diode of the second embodiment is the surface on the second main surface side of the substrate 1.
In this manner, in a light emitting diode using a high refractive index material, in view of a decrease in light extraction efficiency due to total reflection at the interface, a light emitting diode capable of extracting light emitted from the light emitting layer to the outside with high efficiency is realized. be able to.
Hereinafter, each Example in the manufacturing method of the light emitting diode which concerns on this invention is described.
図３（ａ）乃至図３（ｆ）は、本発明に係る発光ダイオードの製造方法の実施例１を説明するための断面工程図である。
本発明の実施例１に係る発光ダイオードの製造方法は、基板１０１の第１主面上に、ｎ型半導体層１０３と発光層１０４とｐ型半導体層１０５とが積層された半導体積層部１００を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク１１０を形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターン１１１を形成するパターン形成工程とを有している。
3A to 3F are cross-sectional process diagrams for explaining Example 1 of the method for manufacturing a light-emitting diode according to the present invention.
In the method of manufacturing the light emitting diode according to the first embodiment of the present invention, the semiconductor stacked unit 100 in which the n-type semiconductor layer 103, the light-emitting layer 104, and the p-type semiconductor layer 105 are stacked on the first main surface of the substrate 101 is provided. A mask process for forming a mask 110 having a frustum shape or a cone shape with a forward tapered surface on a region to be a light extraction surface of the light emitting diode of the semiconductor wafer for a light emitting diode provided, and etching the light extraction surface through the mask And a pattern forming step of forming a truncated cone-shaped pattern 111.
また、錐台形状のパターン１１１は、下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である。
まず、図３（ａ）に示すように、ＭＯＣＶＤ法によりサファイア基板１０１上に、ＧａＮ低温バッファー層１０２と、ｎ−ＧａＮ半導体層１０３と、ＩｎＧａＮ量子井戸発光層１０４と、ｐ−ＡｌＧａＮ電子ブロック層１０９と、ｐ−ＧａＮ半導体層１０５とを順に積層した半導体積層部１００を形成した。
The frustum-shaped pattern 111 has a lower base length of 1.2λ to 1.7λ, an inclination angle of 65 ° to 80 °, and an upper base length of 0.4λ to 1.2λ. is there.
First, as shown in FIG. 3A, a GaN low temperature buffer layer 102, an n-GaN semiconductor layer 103, an InGaN quantum well light emitting layer 104, and a p-AlGaN electron block layer are formed on a sapphire substrate 101 by MOCVD. 109 and the p-GaN semiconductor layer 105 were sequentially stacked to form the semiconductor stacked portion 100.
次に、図３（ｂ）に示すように、半導体積層部１００上（すなわち、ｐ型半導体層表面）にプラズマＣＶＤ法を用いて厚さ２００ｎｍのＳｉＯ２膜を堆積させ、フォトリソグラフィ法を用いて、周期が１．０μｍ、径が０．６μｍの三角格子配列のドットパターン１１０ａのレジストマスク１１０を作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜の錐台形状のドットパターンのマスクを作製した。 Next, as shown in FIG. 3B, a SiO 2 film having a thickness of 200 nm is deposited on the semiconductor stacked portion 100 (that is, the surface of the p-type semiconductor layer) by using a plasma CVD method, and a photolithography method is used. Then, a resist mask 110 of a dot pattern 110a having a triangular lattice arrangement with a period of 1.0 μm and a diameter of 0.6 μm is manufactured, and then wet etching with buffered hydrofluoric acid (BHF) is performed, and the frustum of the SiO 2 film A mask with a shaped dot pattern was prepared.
次に、図３（ｃ）に示すように、上述したＳｉＯ２膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて、ｐ型半導体層１０５上に錐台形状のパターン１１１を作製した。ここで、ドライエッチング法の条件としては、ＩＣＰ型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．６Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：５０Ｗの条件でエッチングを行った。ドライエッチング後、残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去した。得られた凹凸形状は、上底長が４３０ｎｍ、下底長が６８０ｎｍ、傾斜角が６７度の円錐台形状であった。 Next, as shown in FIG. 3C, a frustum-shaped pattern 111 is formed on the p-type semiconductor layer 105 by using a dry etching method using the above-described frustum-shaped dot pattern of the SiO 2 film as a mask. did. Here, as conditions for the dry etching method, an ICP type dry etcher is used, a mixed gas of chlorine gas and argon gas is used, the gas pressure is 0.6 Pa, the etching power is antenna power: 300 W / bias power: 50 W. Etching was performed under conditions. After dry etching, the remaining SiO 2 film mask was removed with buffered hydrofluoric acid (BHF). The obtained concavo-convex shape was a truncated cone shape having an upper base length of 430 nm, a lower base length of 680 nm, and an inclination angle of 67 degrees.
次に、図３（ｄ）に示すように、上述した錐台形状のパターン１１１が作製されたｐ型半導体層１０５上にプラズマＣＶＤ法を用いて厚さ５００ｎｍのＳｉＯ２膜１１２を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜１１２の発光ダイオードのパターンのマスクを作製し、次に、上述したＳｉＯ２膜１１２の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、ｎ型電極領域のメサエッチングを行った。ドライエッチング法ではＩＣＰ型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．７Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：１５０Ｗの条件でｎ型半導体層が露出するまでメサエッチングを行った。ドライエッチング後、残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去した。 Next, as shown in FIG. 3D, a SiO 2 film 112 having a thickness of 500 nm is stacked on the p-type semiconductor layer 105 on which the above-described frustum-shaped pattern 111 is formed using a plasma CVD method. Using a photolithography method, a resist mask of a light emitting diode pattern is manufactured, and then wet etching with buffered hydrofluoric acid (BHF) is performed, and a mask of the light emitting diode pattern of the SiO 2 film 112 is manufactured. Mesa etching of the n-type electrode region was performed using a dry etching method with the light emitting diode pattern of the SiO 2 film 112 described above as a mask. In the dry etching method, an ICP type dry etcher is used, a mixed gas of chlorine gas and argon gas is used, the gas pressure is 0.7 Pa, the etching power is antenna power: 300 W / bias power: 150 W, and the n-type semiconductor layer is formed. Mesa etching was performed until exposed. After dry etching, the remaining SiO 2 film mask was removed with buffered hydrofluoric acid (BHF).
次に、図３（ｅ）に示すように、上述したメサエッチング後の試料表面上にＥＢ蒸着法により厚さ１５０ｎｍのＩＴＯ膜を積層させ、フォトリソグラフィ法を用いてｐ電極パターンのレジストマスク１１３を作製し、その後、王水によるウェットエッチングを行い、ｐ型半導体層上にＩＴＯ膜のｐ電極パターンを作製した。ＩＴＯ膜はｐ型半導体層との接触抵抗低減のため、ＲＴＡ装置を用いてアニール処理を行った。 Next, as shown in FIG. 3E, an ITO film having a thickness of 150 nm is laminated on the sample surface after the above mesa etching by EB vapor deposition, and a resist mask 113 having a p-electrode pattern is formed using photolithography. After that, wet etching with aqua regia was performed to produce a p-electrode pattern of an ITO film on the p-type semiconductor layer. The ITO film was annealed using an RTA apparatus to reduce the contact resistance with the p-type semiconductor layer.
次に、図３（ｆ）に示すように、メサエッチングにより露出したｎ型半導体層及びＩＴＯ膜上に、フォトリソグラフィ法で作製した金属電極用パターンのレジストマスク１１３の上からＣｒ／Ａｕの金属膜を蒸着法を用いて成膜し、リフトオフ法にて金属電極のパターン（ｎ型電極部１０７、ｐ型電極部１０８）を作製し、発光ダイオードを得た。中心発光波長は４６０ｎｍであった。 Next, as shown in FIG. 3F, on the n-type semiconductor layer and the ITO film exposed by the mesa etching, the metal of Cr / Au is applied from above the resist mask 113 of the metal electrode pattern produced by photolithography. A film was formed using a vapor deposition method, and metal electrode patterns (n-type electrode portion 107 and p-type electrode portion 108) were prepared by a lift-off method to obtain a light emitting diode. The central emission wavelength was 460 nm.
図３（ｃ）における錐台形状のパターン１１１を作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．５μｍの三角格子配列のドットパターンで作製した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が３８０ｎｍ、下底長が５７０ｎｍ、傾斜角が７７度の円錐台形状であった。 In the step of creating the frustum-shaped pattern 111 in FIG. 3C, the resist dot pattern was prepared as a triangular lattice array dot pattern having a period of 1.0 μm and a diameter of 0.5 μm. A light emitting diode was produced in the same manner as in Example 1. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 380 nm, a lower base length of 570 nm, and an inclination angle of 77 degrees.
図３（ｃ）における錐台形状のパターン１１１を作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．４μｍの三角格子配列のドットパターンで作製した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が２７０ｎｍ、下底長が５９０ｎｍ、傾斜角が６９度の円錐台形状であった。 In the step of creating the frustum-shaped pattern 111 in FIG. 3C, the resist dot pattern was prepared as a triangular lattice array dot pattern having a period of 1.0 μm and a diameter of 0.4 μm. A light emitting diode was produced in the same manner as in Example 1. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 270 nm, a lower base length of 590 nm, and an inclination angle of 69 degrees.
図３（ｃ）における錐台形状のパターン１１１を作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．６５μｍの三角格子配列のドットパターンで作製した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が４７０ｎｍ、下底長が７３０ｎｍ、傾斜角が７５度の円錐台形状であった。 In the step of creating the frustum-shaped pattern 111 in FIG. 3C, the resist dot pattern was prepared as a triangular lattice array dot pattern having a period of 1.0 μm and a diameter of 0.65 μm. A light emitting diode was produced in the same manner as in Example 1. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 470 nm, a lower base length of 730 nm, and an inclination angle of 75 degrees.
実施例１の記載と同様の方法で、ＭＯＣＶＤ法によりＧａＮ基板１０１の第１主面上に、ｎ−ＧａＮ半導体層１０３と、ＩｎＧａＮ量子井戸発光層１０４と、ｐ−ＡｌＧａＮ電子ブロック層１０９と、ｐ−ＡｌＧａＮ半導体層１０５との順で積層した。
図４は、本発明に係る発光ダイオードの製造方法の実施例５を説明するための断面模式図である。本発明の実施例５に係る発光ダイオードの製造方法は、基板１０１の第１主面上に、ｎ型半導体層１０３と発光層１０４とｐ型半導体層１０４とが積層された半導体積層部１００を備える発光ダイオード用半導体ウェハの発光ダイオードの光取り出し面となる領域上に、斜面が順テーパーの錐台形状又は錐体形状のマスク１１０を形成するマスク工程と、マスク越しに光取り出し面をエッチングして錐台形状のパターン２１１を形成するパターン形成工程とを有している。
In the same manner as described in Example 1, on the first main surface of the GaN substrate 101 by MOCVD, an n-GaN semiconductor layer 103, an InGaN quantum well light emitting layer 104, a p-AlGaN electron blocking layer 109, The p-AlGaN semiconductor layer 105 was stacked in this order.
FIG. 4 is a schematic cross-sectional view for explaining Example 5 of the method for manufacturing a light-emitting diode according to the present invention. In the method for manufacturing a light emitting diode according to Example 5 of the present invention, the semiconductor stacked unit 100 in which the n-type semiconductor layer 103, the light-emitting layer 104, and the p-type semiconductor layer 104 are stacked on the first main surface of the substrate 101 is provided. A mask process for forming a mask 110 having a frustum shape or a cone shape with a forward tapered surface on a region to be a light extraction surface of the light emitting diode of the semiconductor wafer for a light emitting diode provided, and etching the light extraction surface through the mask And a pattern forming step of forming a truncated cone-shaped pattern 211.
また、錐台形状のパターン２１１は、下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である。
つまり、半導体積層部１００と対向する面である基板１０１の第２主面上にプラズマＣＶＤ法を用いて厚さ２００ｎｍのＳｉＯ２膜を堆積させ、フォトリソグラフィ法を用いて、周期が１．０μｍ、径が０．６μｍの三角格子配列のドットパターン２１０ａのレジストマスク２１０を作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜の錐台形状のドットパターンのマスクを作製し、ＳｉＯ２膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて、錐台形状のパターン２１１を基板１０１の第２主面上に作製した。
The frustum-shaped pattern 211 has a lower base length of 1.2λ to 1.7λ, an inclination angle of 65 ° to 80 °, and an upper base length of 0.4λ to 1.2λ. is there.
That is, a SiO 2 film having a thickness of 200 nm is deposited using a plasma CVD method on the second main surface of the substrate 101 that is a surface facing the semiconductor stacked unit 100, and a cycle is 1.0 μm using a photolithography method. Then, a resist mask 210 of a triangular lattice arrangement dot pattern 210a having a diameter of 0.6 μm is manufactured, and then wet etching with buffered hydrofluoric acid (BHF) is performed to form a frustum-shaped dot pattern mask of the SiO 2 film. The frustum-shaped pattern 211 was formed on the second main surface of the substrate 101 using the dry etching method using the frustum-shaped dot pattern of the SiO 2 film as a mask.
ドライエッチング法では、ＩＣＰ型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．６Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：５０Ｗの条件で、ＧａＮ基板表面を任意の凹凸形状になるようにエッチングを行った。ドライエッチング後、残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去し、発光ダイオードを得た。得られた凹凸形状は、上底長が３６０ｎｍ、下底長が６８０ｎｍ、傾斜角７２度の円錐台形状であった。中心発光波長は４６０ｎｍであった。 In the dry etching method, an ICP type dry etcher is used, a mixed gas of chlorine gas and argon gas, gas pressure is 0.6 Pa, etching power is antenna power: 300 W / bias power: 50 W, GaN substrate surface Etching was performed so as to have an arbitrary uneven shape. After dry etching, the mask of the remaining SiO 2 film was removed with buffered hydrofluoric acid (BHF) to obtain a light emitting diode. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 360 nm, a lower base length of 680 nm, and an inclination angle of 72 degrees. The central emission wavelength was 460 nm.
次に、半導体積層部１００側に、プラズマＣＶＤ法を用いて厚さ５００ｎｍのＳｉＯ２膜を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜の発光ダイオードのパターンのマスクを作製した。
次に、上述したＳｉＯ２膜の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、ｎ型電極領域のメサエッチングを行った。ドライエッチング法ではＩＣＰ型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．７Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：１５０Ｗの条件で上記試料表面からｎ型半導体層が露出するまでメサエッチングを行った。ドライエッチング後は残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去した。
Next, a SiO 2 film having a thickness of 500 nm is laminated on the semiconductor laminated portion 100 side by using a plasma CVD method, and a resist mask of a light emitting diode pattern is produced by using a photolithography method. Thereafter, buffered hydrofluoric acid is produced. Wet etching with (BHF) was performed to prepare a mask of the light emitting diode pattern of the SiO 2 film.
Next, mesa etching of the n-type electrode region was performed using a dry etching method with the pattern of the light emitting diode of the SiO 2 film described above as a mask. In the dry etching method, an ICP type dry etcher is used, a mixed gas of chlorine gas and argon gas is used, gas pressure is 0.7 Pa, etching power is antenna power: 300 W / bias power: 150 W from the surface of the sample. Mesa etching was performed until the type semiconductor layer was exposed. After dry etching, the mask of the remaining SiO 2 film was removed with buffered hydrofluoric acid (BHF).
次に、メサエッチングにより露出したｎ型半導体層及びｐ型半導体層の電極としてＣｒ／Ａｕの金属膜をフォトリソグラフィ法で作製した電極パターン用のレジストマスクの上から蒸着法を用いて成膜し、リフトオフ法にてｎ型電極及びｐ型電極を作製した。
最後に、発光ダイオードサイズにダイシングし、ｐ型電極とｎ型電極に対して、パッケージにフリップチップボンディングを行い、発光ダイオードを得た。中心発光波長は４６０ｎｍであった。
Next, a metal film of Cr / Au is formed as an electrode of the n-type semiconductor layer and the p-type semiconductor layer exposed by mesa etching using a vapor deposition method on a resist mask for an electrode pattern prepared by photolithography. Then, an n-type electrode and a p-type electrode were produced by a lift-off method.
Finally, dicing was performed to the size of the light emitting diode, and the chip was flip-chip bonded to the p-type electrode and the n-type electrode to obtain a light emitting diode. The central emission wavelength was 460 nm.
ＭＯＣＶＤ法によりＡｌＮ基板の第１主面上に、ｎ−ＡｌＧａＮ半導体層と、ＡｌＧａＮ量子井戸発光層と、ｐ−ＡｌＧａＮ半導体層と、ｐ−ＧａＮ半導体層とを順に積層した。
次に、半導体積層部１００と対向する面、つまり、基板１０１の第２主面上にプラズマＣＶＤ法を用いて厚さ２００ｎｍのＳｉＯ２膜を堆積させ、フォトリソグラフィ法を用いて、周期が０．７μｍ、径が０．３５μｍの三角格子配列のドットパターンのレジストマスクを作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜の錐台形状のドットパターンのマスクを作製した。
An n-AlGaN semiconductor layer, an AlGaN quantum well light emitting layer, a p-AlGaN semiconductor layer, and a p-GaN semiconductor layer were sequentially stacked on the first main surface of the AlN substrate by MOCVD.
Next, an SiO 2 film having a thickness of 200 nm is deposited on the surface facing the semiconductor stacked unit 100, that is, on the second main surface of the substrate 101 using a plasma CVD method, and the cycle is zero using a photolithography method. A resist mask with a triangular lattice arrangement of 0.7 μm and a diameter of 0.35 μm is prepared, and then wet etching with buffered hydrofluoric acid (BHF) is performed to form a frustum-shaped dot pattern mask of SiO 2 film. Produced.
次に、上述したＳｉＯ２膜の錐台形状のドットパターンをマスクとしてドライエッチング法を用いて凹凸形状を作製した。ドライエッチング法ではＩＣＰ型ドライエッチャー装置を用い、三塩化ホウ素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．６Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：５０Ｗの条件で、ＡｌＮ基板の第２主面のエッチングを行った。ドライエッチング後、残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去した。得られた錐台形状のパターンは、上底長が２６０ｎｍ、下底長が４２０ｎｍ、傾斜角が７７度の円錐台形状であった。 Next, using the SiO 2 film frustum-shaped dot pattern as a mask, a concavo-convex shape was produced using a dry etching method. The dry etching method uses an ICP type dry etcher, a mixed gas of boron trichloride gas and argon gas, gas pressure of 0.6 Pa, etching power of antenna power: 300 W / bias power: 50 W, and AlN substrate. The second main surface was etched. After dry etching, the remaining SiO 2 film mask was removed with buffered hydrofluoric acid (BHF). The obtained frustum-shaped pattern had a truncated cone shape with an upper base length of 260 nm, a lower base length of 420 nm, and an inclination angle of 77 degrees.
次に、半導体積層部１００側に、プラズマＣＶＤ法を用いて厚さ５００ｎｍのＳｉＯ２膜を積層させ、フォトリソグラフィ法を用いて、発光ダイオードパターンのレジストマスクを作製し、その後、バッファードフッ酸（ＢＨＦ）によるウェットエッチングを行い、ＳｉＯ２膜の発光ダイオードのパターンのマスクを作製した。
次に、上述したＳｉＯ２膜の発光ダイオードのパターンをマスクとしてドライエッチング法を用いて、ｎ型電極領域のメサエッチングを行った。ドライエッチング法ではＩＣＰ型ドライエッチャー装置を用い、塩素ガスとアルゴンガスの混合ガスを用い、ガス圧が０．７Ｐａ、エッチングパワーがアンテナパワー：３００Ｗ／バイアスパワー：１５０Ｗの条件で上述した試料表面からｎ型半導体層が露出するまでメサエッチングを行った。ドライエッチング後、残ったＳｉＯ２膜のマスクをバッファードフッ酸（ＢＨＦ）で除去した。
Next, a SiO 2 film having a thickness of 500 nm is laminated on the semiconductor laminated portion 100 side by using a plasma CVD method, and a resist mask of a light emitting diode pattern is produced by using a photolithography method. Thereafter, buffered hydrofluoric acid is produced. Wet etching with (BHF) was performed to prepare a mask of the light emitting diode pattern of the SiO 2 film.
Next, mesa etching of the n-type electrode region was performed using a dry etching method with the pattern of the light emitting diode of the SiO 2 film described above as a mask. The dry etching method uses an ICP type dry etcher, uses a mixed gas of chlorine gas and argon gas, gas pressure is 0.7 Pa, etching power is antenna power: 300 W / bias power: 150 W from the above sample surface. Mesa etching was performed until the n-type semiconductor layer was exposed. After dry etching, the remaining SiO 2 film mask was removed with buffered hydrofluoric acid (BHF).
次に、メサエッチングにより露出したｎ型半導体層の電極としてＴｉ／Ａｌ／Ｔｉ／Ａｕ、ｐ型半導体層の電極としてＮｉ／Ａｕの金属膜をフォトリソグラフィ法で作製した電極パターン用のレジストマスクの上から蒸着法を用いて成膜し、リフトオフ法にてｎ型電極及びｐ型電極を作製した。金属電極は各半導体層との接触抵抗低減のため、ＲＴＡ装置を用い、アニール処理を行った。
最後に、発光ダイオードサイズにダイシングし、ｐ型電極とｎ型電極に対して、パッケージにフリップチップボンディングを行い、発光ダイオードを得た。中心発光波長は２６０ｎｍであった。
Next, a resist mask for an electrode pattern in which a metal film of Ti / Al / Ti / Au as an electrode of an n-type semiconductor layer exposed by mesa etching and a Ni / Au metal film as an electrode of a p-type semiconductor layer is produced by photolithography is used. A film was formed from above using an evaporation method, and an n-type electrode and a p-type electrode were prepared by a lift-off method. The metal electrode was annealed using an RTA apparatus in order to reduce contact resistance with each semiconductor layer.
Finally, dicing was performed to the size of the light emitting diode, and the chip was flip-chip bonded to the p-type electrode and the n-type electrode to obtain a light emitting diode. The central emission wavelength was 260 nm.
［比較例１］
ｐ型半導体層上の錐台形状のパターンを形成しない以外は実施例１と同様の方法で発光ダイオードを作製した。
［比較例２］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．５５μｍの三角格子配列のドットパターンで作製し、ドライエッチング時間を短縮した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が４３０ｎｍ、下底長が６８０ｎｍ、傾斜角が５５度の円錐台形状であった。
[Comparative Example 1]
A light emitting diode was produced in the same manner as in Example 1 except that the frustum-shaped pattern on the p-type semiconductor layer was not formed.
[Comparative Example 2]
In the step of creating the frustum-shaped pattern, the resist dot pattern was prepared as a triangular lattice array dot pattern with a period of 1.0 μm and a diameter of 0.55 μm, and the dry etching time was shortened. A light emitting diode was produced in the same manner as in Example 1. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 430 nm, a lower base length of 680 nm, and an inclination angle of 55 degrees.
［比較例３］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．３μｍの三角格子配列のドットパターンで作製した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が１７０ｎｍ、下底長が６８０ｎｍ、傾斜角が６７度の円錐台形状であった。
［比較例４］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が１．０μｍ、径が０．６５μｍの三角格子配列のドットパターンで作製し、ドライエッチング時間を伸ばした以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が１７０ｎｍ、下底長が６８０ｎｍ、傾斜角が６７度の円錐台形状であった。
[Comparative Example 3]
In the step of creating the frustum-shaped pattern, light is emitted in the same manner as in Example 1 except that the dot pattern of the resist is formed as a dot pattern having a triangular lattice arrangement with a period of 1.0 μm and a diameter of 0.3 μm A diode was fabricated. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 170 nm, a lower base length of 680 nm, and an inclination angle of 67 degrees.
[Comparative Example 4]
In the process of creating the frustum-shaped pattern, the resist dot pattern was prepared as a triangular lattice array dot pattern having a period of 1.0 μm and a diameter of 0.65 μm, and the dry etching time was extended. A light emitting diode was produced in the same manner as in Example 1. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 170 nm, a lower base length of 680 nm, and an inclination angle of 67 degrees.
［比較例５］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が０．７μｍ、径が０．３５μｍの三角格子配列のドットパターンで作製した以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が１７０ｎｍ、下底長が６８０ｎｍ、傾斜角が６７度の円錐台形状であった。
［比較例６］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が１．５μｍ、径が０．９μｍの三角格子配列のドットパターンで作製した箇所以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が６４０ｎｍ、下底長が１０２０ｎｍ、傾斜角が６７度の円錐台形状であった。
[Comparative Example 5]
In the step of creating the frustum-shaped pattern, light is emitted in the same manner as in Example 1 except that the dot pattern of the resist is formed as a dot pattern having a triangular lattice arrangement with a period of 0.7 μm and a diameter of 0.35 μm. A diode was fabricated. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 170 nm, a lower base length of 680 nm, and an inclination angle of 67 degrees.
[Comparative Example 6]
In the step of creating the frustum-shaped pattern, the resist dot pattern was prepared in the same manner as in Example 1 except that the resist dot pattern was formed with a triangular lattice array dot pattern having a period of 1.5 μm and a diameter of 0.9 μm. A light emitting diode was produced. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 640 nm, a lower base length of 1020 nm, and an inclination angle of 67 degrees.
［比較例７］
錐台形状のパターンを作成する工程において、レジストのドットパターンを、周期が１．５μｍ、径が０．６μｍの三角格子配列のドットパターンで作製した箇所以外は、実施例１と同様の方法で発光ダイオードを作製した。得られた凹凸形状は、上底長が４３０ｎｍ、下底長が６８０ｎｍ、傾斜角が６７度の円錐台形状であった。
［比較例８］
ｐ型半導体層上の錐台形状のパターンを形成しない以外は実施例５と同様の方法で発光ダイオードを作製した。
［比較例９］
ｐ型半導体層上の錐台形状のパターンを形成しない以外は実施例６と同様の方法で発光ダイオードを作製した。
[Comparative Example 7]
In the step of creating the frustum-shaped pattern, the resist dot pattern was formed in the same manner as in Example 1 except that the resist dot pattern was formed with a triangular lattice array dot pattern having a period of 1.5 μm and a diameter of 0.6 μm. A light emitting diode was produced. The obtained concavo-convex shape was a truncated cone shape having an upper base length of 430 nm, a lower base length of 680 nm, and an inclination angle of 67 degrees.
[Comparative Example 8]
A light emitting diode was produced in the same manner as in Example 5 except that the frustum-shaped pattern on the p-type semiconductor layer was not formed.
[Comparative Example 9]
A light emitting diode was produced in the same manner as in Example 6 except that the frustum-shaped pattern on the p-type semiconductor layer was not formed.
（発光評価）
実施例１乃至６及び比較例１乃至９においてそれぞれ得られた発光ダイオードについて、ｎ型電極部とｐ型電極部間に２０ｍＡの順方向電流を流したときの光出力を、集光レンズの開口数が約０．３の実体顕微鏡上に装着したＳｉフォトダイオードにより測定した。
実施例１乃至４及び比較例２乃至７については、比較例１の出力を１としたときの出力比を、実施例５については比較例８の出力を１としたときの出力比を、実施例６については比較例９の出力を１としたときの出力比（対Ｆｌａｔ出力比）をそれぞれ求め、本発明の光取り出し効率を評価した。
各実施例及び比較例における発光波長、錐台形状のパターンの構造ならびに対中心発光波長比率、傾斜角度、および出力比をまとめたものを表１に示す。
(Emission evaluation)
For the light-emitting diodes obtained in Examples 1 to 6 and Comparative Examples 1 to 9, respectively, the light output when a forward current of 20 mA was passed between the n-type electrode part and the p-type electrode part was used as the aperture of the condenser lens. The number was measured with a Si photodiode mounted on a stereomicroscope having a number of about 0.3.
For Examples 1 to 4 and Comparative Examples 2 to 7, the output ratio when the output of Comparative Example 1 was set to 1, and for Example 5 the output ratio when the output of Comparative Example 8 was set to 1, For Example 6, the output ratio (vs. Flat output ratio) when the output of Comparative Example 9 was set to 1 was determined, and the light extraction efficiency of the present invention was evaluated.
Table 1 shows a summary of the emission wavelength, the frustum-shaped pattern structure, the ratio of the emission wavelength to the center, the tilt angle, and the output ratio in each example and comparative example.
いずれの実施例においても光取出し効率は１．９倍以上の効率向上を確認することができた。
図５は、上述した実施例１の発光ダイオードの光取り出し面における錐台形状のパターンの断面ＳＥＭ像を示す図で、実施例１における凹凸形状を示し、上底長４３０ｎｍ、下底長６８０ｎｍ、傾斜角が６７度のものであって、その際の光取出し効率は２．１倍であった。
このようにして、高屈折率材料を用いる発光ダイオードにおいて、界面における全反射による光取り出し効率の低下に鑑み、発光層から出射される光を高効率で外部に取り出すことができる発光ダイオードの製造方法を実現することができる。
In any of the examples, it was confirmed that the light extraction efficiency was improved by 1.9 times or more.
FIG. 5 is a diagram showing a cross-sectional SEM image of the frustum-shaped pattern on the light extraction surface of the light emitting diode of Example 1 described above, showing the uneven shape in Example 1, with an upper base length of 430 nm, a lower base length of 680 nm, The inclination angle was 67 degrees, and the light extraction efficiency at that time was 2.1 times.
In this way, in a light emitting diode using a high refractive index material, in view of a decrease in light extraction efficiency due to total reflection at the interface, a method of manufacturing a light emitting diode capable of extracting light emitted from the light emitting layer to the outside with high efficiency Can be realized.
１，１０１ 基板
１ａ，５ａ，１１１，２１１ 錐台形状のパターン
２，１０２ バッファー層
３，１０３ ｎ型半導体層
４，１０４ 活性層（発光層）
５，１０５ ｐ型半導体層
６ ｎ電極
７ ｎ型電極
８ ｐ型電極
１０，２０，１００ 半導体積層部
１０７ ｎ型電極部
１０８ ｐ型電極部
１０９ ブロック層
１１０，１１３，２１０ レジストマスク
１１０ａ，２１０ａ 三角格子配列のドットパターン
１１２ ＳｉＯ２膜
1,101 Substrate 1a, 5a, 111, 211 Frustum-shaped pattern 2, 102 Buffer layer 3, 103 n-type semiconductor layer 4, 104 Active layer (light emitting layer)
5,105 p-type semiconductor layer 6 n-electrode 7 n-type electrode 8 p-type electrodes 10, 20, 100 semiconductor laminated portion 107 n-type electrode portion 108 p-type electrode portion 109 block layers 110, 113, 210 resist masks 110a, 210a triangle Lattice array dot pattern 112 SiO 2 film
Claims (5)
該基板の第１主面上に形成されたｎ型半導体層と、該ｎ型半導体層上に形成された発光層と、該発光層上に形成されたｐ型半導体層とからなる半導体積層部と、
を備えた中心発光波長λの光を発光する発光ダイオードであって、
前記発光ダイオードの光取り出し面に、錐台形状のパターンが形成されており、前記錐台形状のパターンの下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である発光ダイオード。 A substrate,
A semiconductor stacked portion comprising an n-type semiconductor layer formed on the first main surface of the substrate, a light-emitting layer formed on the n-type semiconductor layer, and a p-type semiconductor layer formed on the light-emitting layer When,
A light-emitting diode that emits light having a central emission wavelength λ,
A frustum-shaped pattern is formed on the light extraction surface of the light emitting diode, the bottom length of the frustum-shaped pattern is 1.2λ to 1.7λ, and the inclination angle is 65 ° to 80 °. A light emitting diode having an upper base length of 0.4λ to 1.2λ.
前記マスク越しに光取り出し面をエッチングして錐台形状のパターンを形成するパターン形成工程と、
を有し、
前記錐台形状のパターンが、下底長が１．２λ以上１．７λ以下であり、傾斜角が６５度以上８０度以下であり、上底長が０．４λ以上１．２λ以下である発光ダイオードの製造方法。 On a first main surface of the substrate, a slope is formed on a region serving as a light extraction surface of a light emitting diode of a semiconductor wafer for a light emitting diode, which includes a semiconductor stacked portion in which an n type semiconductor layer, a light emitting layer, and a p type semiconductor layer are stacked. A mask process for forming a forward tapered frustum-shaped or pyramidal mask;
A pattern forming step of forming a frustum-shaped pattern by etching the light extraction surface through the mask; and
I have a,
Pattern of the frustum shape, are a lower base length 1.2λ or 1.7λ or less, the inclination angle is 80 degrees or less than 65 degrees, the upper base length Ru der than 1.2λ or less 0.4λ Manufacturing method of light emitting diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014120298A JP6306443B2 (en) | 2014-06-11 | 2014-06-11 | Light emitting diode and method for manufacturing light emitting diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014120298A JP6306443B2 (en) | 2014-06-11 | 2014-06-11 | Light emitting diode and method for manufacturing light emitting diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016001639A JP2016001639A (en) | 2016-01-07 |
| JP6306443B2 true JP6306443B2 (en) | 2018-04-04 |
Family
ID=55077115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014120298A Active JP6306443B2 (en) | 2014-06-11 | 2014-06-11 | Light emitting diode and method for manufacturing light emitting diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6306443B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6841198B2 (en) * | 2017-09-28 | 2021-03-10 | 豊田合成株式会社 | Manufacturing method of light emitting element |
| JP6773063B2 (en) | 2018-02-22 | 2020-10-21 | 日亜化学工業株式会社 | Method of forming a translucent member |
| JP6978690B2 (en) | 2018-05-25 | 2021-12-08 | 日亜化学工業株式会社 | A method for forming a translucent member, a method for manufacturing a light emitting device, and a light emitting device. |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091644A (en) * | 1998-09-09 | 2000-03-31 | Ricoh Co Ltd | Light emitting diode element |
| JP2006294907A (en) * | 2005-04-12 | 2006-10-26 | Showa Denko Kk | Nitride gallium based compound semiconductor luminous element |
| JP2007150072A (en) * | 2005-11-29 | 2007-06-14 | Kyocera Corp | Imprinting stamper and light-emitting element using the same |
| JP2007214500A (en) * | 2006-02-13 | 2007-08-23 | Mitsubishi Chemicals Corp | Semiconductor member and its manufacturing method |
| TWI357886B (en) * | 2007-08-13 | 2012-02-11 | Epistar Corp | Stamp having nanometer scale structure and applica |
-
2014
- 2014-06-11 JP JP2014120298A patent/JP6306443B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016001639A (en) | 2016-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI708406B (en) | Semiconductor light emitting element and manufacturing method thereof | |
| JP5509394B2 (en) | Semiconductor light emitting device, method for manufacturing the same, and light source device | |
| TWI419352B (en) | Grown photonic crystals in semiconductor light emitting devices | |
| TWI528585B (en) | Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED | |
| KR102450150B1 (en) | Semiconductor light emitting device | |
| TWI737826B (en) | Manufacturing method of semiconductor light emitting element | |
| US9172000B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US11437427B2 (en) | Light-emitting device and manufacturing method thereof | |
| JP2019040980A (en) | Semiconductor light-emitting element and manufacturing method thereof | |
| WO2011030789A1 (en) | Light-emitting device | |
| KR20150138977A (en) | Light emitting device and method for fabrication the same | |
| KR101274651B1 (en) | Light emitting diode and method for fabricating the same | |
| JP6306443B2 (en) | Light emitting diode and method for manufacturing light emitting diode | |
| JP5495061B2 (en) | Semiconductor light emitting diode | |
| KR100650996B1 (en) | A nitride semiconductor light emitting diode comprising a surface portion having a fine protrusion formed thereon and a method of manufacturing the same | |
| US9645372B2 (en) | Light emitting diodes and optical elements | |
| JP2011082248A (en) | Semiconductor light emitting element and method of manufacturing the same, and lamp | |
| KR100601144B1 (en) | GaN-based Semiconductor Light Emitting Device | |
| KR101506961B1 (en) | Manufacturing method for vertical-light emitting diode and vertical-light emitting diode | |
| TWI786276B (en) | Manufacturing method of light-emitting device | |
| KR102260691B1 (en) | Light-emitting diodes and method of manufacturing the same | |
| KR101615564B1 (en) | Manufacturing method for vertical-light emitting diode and vertical-light emitting diode | |
| JP5690395B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP6063220B2 (en) | Light emitting element | |
| TWI496322B (en) | Light emitting diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6306443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |