JP6299768B2 - 情報処理システム、情報処理装置、及びデータ通信方法 - Google Patents
情報処理システム、情報処理装置、及びデータ通信方法 Download PDFInfo
- Publication number
- JP6299768B2 JP6299768B2 JP2015548893A JP2015548893A JP6299768B2 JP 6299768 B2 JP6299768 B2 JP 6299768B2 JP 2015548893 A JP2015548893 A JP 2015548893A JP 2015548893 A JP2015548893 A JP 2015548893A JP 6299768 B2 JP6299768 B2 JP 6299768B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- communication path
- information processing
- address
- network switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/22—Alternate routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0823—Errors, e.g. transmission errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
Description
図4は、情報処理装置1のハードウェア構成図である。情報処理装置1は、NIC10、プロセッサ11、メモリ12、外部記憶媒体インターフェース13、入力装置インターフェース14と、これらを互いに接続するバス15を有する。情報処理装置1は、外部記憶媒体インターフェース13を介して、HDD16のような外部記憶媒体に接続される。また情報処理装置1はNIC10を経由してネットワークスイッチ2に接続される。NIC10とネットワークスイッチ2との接続の詳細については後述する。プロセッサ11は、Central Processing Unit(CPU)、Micro−Processing Unit(MPU)、Digital Signal Processor(DSP)、Field−Programmable Gate Array(FPGA)等の電子回路部品である。メモリ12は、Dynamic Random Access Memory(DRAM)、Static Random Access Memory(SRAM)、フラッシュメモリ等の電子回路部品である。
式(1):
図13に示す例では、現用系経路でのエラー発生率が予備系経路でのエラー発生率よりも高くなった場合に現用系経路と予備系経路の切り替えを行う例を示した。第2実施例は第1実施例にて開示した内容をベースとし、通信経路の切り替えを行う条件として、現用系経路のエラー発生率が設定された所定の閾値を上回ることを加えたものである。つまり第2実施例では、現用系経路のエラー発生率が、予備系経路のエラー発生率に比べて高いものであったとしても、通信経路として使用を継続するのに適切な範囲であれば、現用系経路と予備系経路の切り替えは行わない。これにより、通信経路切り替え動作の発生頻度を抑制することができる。
第1実施例においては、現用系経路のエラー発生率と予備系経路のエラー発生率は、NIC10からネットワークスイッチ2に送信されたパケットのみを用いて算出した。第3実施例では、第1実施例にて開示した内容をベースとし、現用系経路のエラー発生率と予備系経路のエラー発生率を、ネットワークスイッチ2からNIC10に転送されたパケットも含めて算出するものである。
式(3):
第1又は第2実施例では、複製パケットは送信元のポートへ返信された後に破棄されるものとして説明したが、送信元のポートへ返信することなく複製パケットを破棄してもよい。第4実施例では、複製パケットをネットワークスイッチ2にて破棄する態様について説明する。
2 ネットワークスイッチ
3 ネットワーク網
10 NIC
11、110、210 プロセッサ
12、130、230 メモリ
13 外部記憶装置インターフェース
14 入力装置インターフェース
15 バス
16 HDD
150 バスインターフェース回路
160 スイッチインターフェース回路
250 NICインターフェース回路
260 ネットワークインターフェース回路
101a ポートA
101b ポートB
201a ポートA’
201b ポートB’
111 チーミングドライバ
112 エラー検出符号生成部
113 パケット生成部
114 チーミング制御部
115 エラー発生率算出部
116 エラー発生率比較部
117 パケット破棄部
118 判定部
121a デバイスドライバA
121b デバイスドライバB
122a、122b アドレス設定部
123a、123b エラー検出部
124a、124b エラーパケット数カウンタ部
125a、125b 受信パケット数カウンタ部
211a デバイスドライバA’
211b デバイスドライバB’
212a、212b エラー検出部
213a、213b エラーパケット数カウンタ部
214a、214b 受信パケット数カウンタ部
221 スイッチ部
222 アドレス学習部
223 パケット破棄部
Claims (12)
- 受信したパケットを転送するネットワークスイッチと、
第1アドレスが割り当てられる第1ポートと接続される第1通信経路及び第2アドレスが割り当てられる第2ポートと接続される第2通信経路を介して前記ネットワークスイッチに接続される情報処理装置と
を有し、
前記第1通信経路を用いて、第3アドレスが送信元アドレスとして設定される第1パケットを前記情報処理装置から前記ネットワークスイッチに送信し、前記第1パケットのペイロードに記載された情報と同じ情報をペイロードに有し、前記第2アドレスが宛先アドレス及び送信元アドレスとして設定される第2パケットを、前記第2通信経路を用いて前記情報処理装置から前記ネットワークスイッチに送信し、
前記第1パケット及び前記第2パケットのペイロードにそれぞれ記載された情報についてエラー検出を行い、
前記第2パケットは、前記ネットワークスイッチから前記第2ポートに送信された後に破棄される
ことを特徴とする情報処理システム。 - 前記情報処理装置は、前記第1通信経路でのエラー発生率と、前記第2通信経路でのエラー発生率を比較する
ことを特徴とする請求項1に記載の情報処理システム。 - 前記情報処理装置は、前記第1通信経路及び前記第2通信経路のうち、前記エラー発生率が低いものを現用系経路として制御する
ことを特徴とする請求項2に記載の情報処理システム。 - 前記情報処理装置は、前記第1パケット及び前記第2パケットにエラーを検出する符号を付する
ことを特徴とする請求項1乃至3何れか一項に記載の情報処理システム。 - 受信したパケットを転送するネットワークスイッチに第1通信経路及び第2通信経路を介して接続される情報処理装置であって、前記情報処理装置は、
前記第1通信経路に接続され、第1アドレスが割り当てられる第1ポートと、
前記第2通信経路に接続され、第2アドレスが割り当てられる第2ポートと、
第3アドレスが送信元アドレスとして設定され、前記第1通信経路を用いて送信する第1パケットのペイロードに記載された情報と同一の情報をペイロードに有し、前記第2アドレスが宛先アドレス及び送信元アドレスとして設定される第2パケットを生成するパケット生成部と、
前記第1パケットを、前記第1通信経路を用いて前記ネットワークスイッチへ送信する第1デバイスドライバと、
前記第2パケットを、前記第2通信経路を用いて前記ネットワークスイッチへ送信する第2デバイスドライバと
を有し、
前記第2パケットは、前記ネットワークスイッチから前記第2ポートに送信された後に破棄される
ことを特徴とする情報処理装置。 - 前記第1通信経路でのエラー発生率と、前記第2通信経路でのエラー発生率を比較する比較部を更に有することを特徴とする請求項5に記載の情報処理装置。
- 前記情報処理装置は、前記第1通信経路及び前記第2通信経路のうち、前記エラー発生率が低いものを現用系経路として制御する制御部を更に有することを特徴とする請求項6に記載の情報処理装置。
- 前記情報処理装置は、前記第1パケット及び前記第2パケットにエラーを検出する符号を付するエラー検出符号生成回路を更に有することを特徴とする請求項5乃至7何れか一項に記載の情報処理装置。
- 受信したパケットを転送するネットワークスイッチと、第1アドレスが割り当てられる第1ポートと接続される第1通信経路及び第2アドレスが割り当てられる第2ポートと接続される第2通信経路を介して前記ネットワークスイッチに接続される情報処理装置とを用いたデータ転送方法であって、
前記情報処理装置が、前記第1通信経路を用いて第3アドレスが送信元アドレスとして設定された第1パケットを前記ネットワークスイッチに送信する工程と、
前記情報処理装置が、前記第1パケットのペイロードに記載された情報と同一の情報をペイロードに有し、前記第2アドレスが宛先アドレス及び送信元アドレスとして設定された第2パケットを、前記第2通信経路を用いて前記ネットワークスイッチに送信する工程と、
前記ネットワークスイッチにて受信された前記第1パケット及び前記第2パケットのペイロ−ドにそれぞれ記載された情報についてエラー検出を行う工程と、
前記ネットワークスイッチから前記第2ポートに送信された前記第2パケットを破棄する工程と
を有することを特徴とするデータ通信方法。 - 前記第1通信経路でのエラー発生率と、前記第2通信経路でのエラー発生率を比較する工程を更に有することを特徴とする請求項9に記載のデータ通信方法。
- 前記第1通信経路及び前記第2通信経路のうち、前記エラー発生率が低いものを現用系経路として制御する工程を更に有することを特徴とする請求項10に記載のデータ通信方法。
- 前記第1パケット及び前記第2パケットにエラーを検出する符号を付する工程を更に有することを特徴とする請求項9乃至11何れか一項に記載のデータ通信方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/006849 WO2015075763A1 (ja) | 2013-11-21 | 2013-11-21 | 情報処理システム、情報処理装置、及びデータ通信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015075763A1 JPWO2015075763A1 (ja) | 2017-03-16 |
JP6299768B2 true JP6299768B2 (ja) | 2018-03-28 |
Family
ID=53179074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015548893A Active JP6299768B2 (ja) | 2013-11-21 | 2013-11-21 | 情報処理システム、情報処理装置、及びデータ通信方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160226751A1 (ja) |
JP (1) | JP6299768B2 (ja) |
WO (1) | WO2015075763A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7296194B2 (ja) | 2018-04-19 | 2023-06-22 | 三協立山株式会社 | 開き窓 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017008847A1 (en) * | 2015-07-15 | 2017-01-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for removing redundant received data flows of interception in ims domains |
US11223553B1 (en) * | 2021-07-28 | 2022-01-11 | Bandwidth, Inc. | Techniques for routing messages through a message delivery network |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010038471A1 (en) * | 2000-03-03 | 2001-11-08 | Niraj Agrawal | Fault communication for network distributed restoration |
WO2003026222A1 (fr) * | 2001-09-12 | 2003-03-27 | Fujitsu Limited | Appareil de commande de surveillance de reseau |
US7039851B2 (en) * | 2002-06-08 | 2006-05-02 | Axiowave Networks, Inc. | Method of and apparatus for correcting errors in data packet flow streams as in closed ring sequential address generators and the like without data flow stream interruption |
US7391793B2 (en) * | 2003-03-18 | 2008-06-24 | Nortel Networks Limited | Tandem connection monitoring implementing sink functionality on egress without an egress pointer processor |
JP2005268889A (ja) * | 2004-03-16 | 2005-09-29 | Fujitsu Access Ltd | 伝送路切替システムおよび伝送路切替システムの動作方法 |
US7382734B2 (en) * | 2004-05-20 | 2008-06-03 | Hewlett-Packard Development Company, L.P. | Directing a path verification request along a specific path to a mesh network switch to test operability of the specific path |
US7782787B2 (en) * | 2004-06-18 | 2010-08-24 | Avaya Inc. | Rapid fault detection and recovery for internet protocol telephony |
KR100643290B1 (ko) * | 2004-12-31 | 2006-11-10 | 삼성전자주식회사 | 이동 애드혹 네트워크에서의 라우팅 장치 및 방법 |
JP4899398B2 (ja) * | 2005-09-29 | 2012-03-21 | 富士通株式会社 | 冗長機能制御方法及びそれを用いた伝送装置 |
US8849961B2 (en) * | 2006-09-06 | 2014-09-30 | Nokia Corporation | Mobile network optimized method for keeping an application IP connection always on |
MX2009008500A (es) * | 2007-02-07 | 2009-08-20 | Thomson Licensing | Metrica de enrutamiento responsable radio y ancho de banda para redes inalambricas de multi-radio, multi-canal y multi-salto. |
US8023432B2 (en) * | 2007-03-12 | 2011-09-20 | Microsoft Corporation | Cost reduction of NAT connection state keep-alive |
KR100905218B1 (ko) * | 2007-04-09 | 2009-07-01 | 삼성전자주식회사 | 애드혹 네트워크에서 콘텐츠 중복 검출 방법 |
US7826348B2 (en) * | 2007-04-26 | 2010-11-02 | Cisco Technology, Inc. | Multicast fast reroute |
US7944854B2 (en) * | 2008-01-04 | 2011-05-17 | Cisco Technology, Inc. | IP security within multi-topology routing |
US7684316B2 (en) * | 2008-02-12 | 2010-03-23 | Cisco Technology, Inc. | Multicast fast reroute for network topologies |
CN102694713B (zh) * | 2011-03-21 | 2015-08-05 | 鸿富锦精密工业(深圳)有限公司 | 网络通信多通路选择方法及系统 |
IN2014KN01036A (ja) * | 2011-10-21 | 2015-10-09 | Ericsson Telefon Ab L M | |
JP2014007501A (ja) * | 2012-06-22 | 2014-01-16 | Fujitsu Ltd | 通信装置 |
US9509520B2 (en) * | 2013-06-07 | 2016-11-29 | Cisco Technology, Inc. | Detection of repair nodes in networks |
-
2013
- 2013-11-21 WO PCT/JP2013/006849 patent/WO2015075763A1/ja active Application Filing
- 2013-11-21 JP JP2015548893A patent/JP6299768B2/ja active Active
-
2016
- 2016-04-07 US US15/092,716 patent/US20160226751A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7296194B2 (ja) | 2018-04-19 | 2023-06-22 | 三協立山株式会社 | 開き窓 |
Also Published As
Publication number | Publication date |
---|---|
US20160226751A1 (en) | 2016-08-04 |
WO2015075763A1 (ja) | 2015-05-28 |
JPWO2015075763A1 (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7047475B2 (en) | CRC encoding scheme for conveying status information | |
US10123280B2 (en) | Dynamic power control in a transmission link | |
US7805656B2 (en) | Error correction in packet-based communication networks using data consistency checks | |
US7707478B2 (en) | Error correction in packet-based communication networks using validation sets | |
CN114144997B (zh) | 用于串行总线系统的用户站的错误识别测试装置和用于对在串行总线系统中的通信中用于错误识别的机制进行测试的方法 | |
Yao et al. | Network coding tomography for network failures | |
JP6299768B2 (ja) | 情報処理システム、情報処理装置、及びデータ通信方法 | |
US9979566B2 (en) | Hybrid forward error correction and replay technique for low latency | |
JP2004173271A (ja) | 誤り検出を改善するローリングcrc機構 | |
US10256944B1 (en) | Controlling false packet acceptance | |
Chen et al. | Accurate corruption estimation in ZigBee under cross-technology interference | |
JP2013254274A (ja) | データ伝送装置、およびデータ伝送方法 | |
EP2784965B1 (en) | Data communication method and apparatus using forward error correction | |
CN112564851A (zh) | 以太网链路速率切换的方法、装置及计算机可读存储介质 | |
US20090210770A1 (en) | Method, system and computer program product for end to end error checking in ethernet | |
Dong et al. | Exploiting error estimating codes for packet length adaptation in low-power wireless networks | |
CN114342325B (zh) | 用于串行总线系统的用户站和用于在串行总线系统中进行通信的方法 | |
AU2021251993A1 (en) | Code word synchronization method, receiver, network device and network system | |
JP2004193664A (ja) | エラー検出/訂正方式及び該方式を用いた制御装置 | |
Nguyen et al. | Low-reliable low-latency networks optimized for HPC parallel applications | |
US7940860B2 (en) | Communication system | |
CN109660320B (zh) | 网络端到端差错控制传输方法、装置及电子设备 | |
KR101642440B1 (ko) | 링 네트워크의 선로 장애 복구 방법 | |
Singh et al. | Data Link Layer Designing Issues: Error Control—A Roadmap‖ | |
US11871166B2 (en) | Sensor system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6299768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |