JP6299564B2

JP6299564B2 - Electronic control unit

Info

Publication number: JP6299564B2
Application number: JP2014230021A
Authority: JP
Inventors: 吉保二村
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2014-11-12
Filing date: 2014-11-12
Publication date: 2018-03-28
Anticipated expiration: 2034-11-12
Also published as: DE102015221532B4; JP2016094846A; DE102015221532A1

Description

本発明は、負荷の駆動を制御するための制御信号を出力する制御部と、制御信号に基づいて、負荷を駆動するための駆動信号を出力する駆動回路と、制御部が正常に動作しているか否かを監視する監視部と、を備える電子制御装置に関する。 The present invention relates to a control unit that outputs a control signal for controlling drive of a load, a drive circuit that outputs a drive signal for driving a load based on the control signal, and a control unit that operates normally. The present invention relates to an electronic control device including a monitoring unit that monitors whether or not there is.

特許文献１には、マイコン（制御部）と、モータドライバ（駆動回路）と、判定ＩＣ（監視部）と、を備える電子制御装置が開示されている。制御部は、電子スロットル（負荷）の駆動を制御するための制御信号を出力する。駆動回路は、制御信号に基づいて、負荷を駆動するための駆動信号を出力する。監視部は、制御部が正常に動作しているか否かを監視する。 Patent Document 1 discloses an electronic control device including a microcomputer (control unit), a motor driver (drive circuit), and a determination IC (monitoring unit). The control unit outputs a control signal for controlling driving of the electronic throttle (load). The drive circuit outputs a drive signal for driving the load based on the control signal. The monitoring unit monitors whether or not the control unit is operating normally.

特開２０１１−１２７５４６号公報JP 2011-127546 A

特許文献１に記載の電子制御装置では、制御部の異常を検出すると、負荷を予め設定された退避状態に保持させるために、監視部が駆動回路に対して閉塞信号（フェールセーフ信号）を出力する。フェールセーフ信号が入力されると、駆動回路は、負荷の制御を停止する。 In the electronic control device described in Patent Document 1, when an abnormality of the control unit is detected, the monitoring unit outputs a blocking signal (fail-safe signal) to the drive circuit in order to hold the load in a preset retracted state. To do. When the fail safe signal is input, the drive circuit stops controlling the load.

電子スロットルの場合、駆動回路には、例えば、電子スロットルのモータを駆動するために、４つのスイッチからなるＨブリッジが構成されており、モータの制御停止時には、すべてのスイッチをオープン（開）にする。このようにモータの制御を停止すると、スロットルバルブは最終的に閉位置となる。しかしながら、制御停止により、モータ、ひいてはスロットルバルブが惰性で動作するため、惰性で動作したスロットルバルブが限界開度まで動作し、ストッパに突き当たる虞がある。特に、制御停止前の速度が速いと、突き当りの衝撃が大きくなる。このように、フェールセーフ信号に基づいて負荷を退避状態に保持させる際に、負荷に不具合が生じる虞がある。 In the case of an electronic throttle, the drive circuit is configured with, for example, an H bridge consisting of four switches to drive the motor of the electronic throttle. When the motor control is stopped, all the switches are opened (open). To do. When the motor control is stopped in this way, the throttle valve is finally in the closed position. However, since the motor, and thus the throttle valve, operates by inertia due to the control stop, the throttle valve that operates by inertia operates to the limit opening degree and may hit the stopper. In particular, if the speed before stopping the control is high, the impact at the end of the stroke increases. As described above, when the load is held in the retracted state based on the fail-safe signal, there is a possibility that a problem occurs in the load.

本発明は上記問題点に鑑み、フェールセーフ信号に基づいて負荷を退避状態に保持させる際に、負荷に不具合が生じるのを抑制できる電子制御装置を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide an electronic control device capable of suppressing the occurrence of a malfunction in a load when the load is held in a retracted state based on a fail safe signal.

ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The invention disclosed herein employs the following technical means to achieve the above object. Note that the reference numerals in parentheses described in the claims and in this section indicate a corresponding relationship with specific means described in the embodiments described later as one aspect, and limit the technical scope of the invention. Not what you want.

開示された発明のひとつは、負荷の駆動を制御するための制御信号を出力する制御部（２０）と、
制御信号に基づいて、負荷を駆動するための駆動信号を出力する駆動回路（２２）と、
制御部が正常に動作しているか否かを監視する監視部（２１）と、
を備える電子制御装置であって、
監視部は、
制御部の異常を検出すると、異常信号を出力する異常検出手段（３０）と、
異常信号が入力されると、負荷を予め設定された退避状態に保持させるために、駆動回路へフェールセーフ信号を出力するフェールセーフ手段（３１）と、
制御部をリセットするためのリセット信号を出力するリセット手段（３２）と、
を有し、
駆動回路は、リセット信号が出力されているときに、駆動信号として、負荷の駆動を抑制する信号を出力し、
フェールセーフ手段は、異常信号をトリガとして計数を開始し、所定の閾値に達すると出力信号として退避指示信号を出力する計数手段（３１ａ）と、計数手段の出力を所定時間遅延させて出力する遅延手段（３１ｂ）と、を有するとともに、遅延させた退避指示信号に基づいてフェールセーフ信号を出力し、
リセット手段は、退避指示信号の入力に基づいて、リセット信号を所定時間出力し、
制御部の異常が検出されたとき、リセット手段が退避指示信号に基づいてリセット信号を出力し、次いで、フェールセーフ手段がフェールセーフ信号を出力することを特徴とする。 One of the disclosed inventions is a control unit (20) that outputs a control signal for controlling driving of a load;
A drive circuit (22) for outputting a drive signal for driving the load based on the control signal;
A monitoring unit (21) for monitoring whether or not the control unit is operating normally;
An electronic control device comprising:
The monitoring department
When detecting an abnormality of the control unit, an abnormality detection means (30) for outputting an abnormality signal;
When an abnormal signal is input, fail-safe means (31) for outputting a fail-safe signal to the drive circuit in order to hold the load in a preset retracted state;
Reset means (32) for outputting a reset signal for resetting the control unit;
Have
The drive circuit outputs a signal that suppresses driving of the load as the drive signal when the reset signal is output,
The fail-safe means starts counting with an abnormal signal as a trigger, and outputs a save instruction signal as an output signal when a predetermined threshold is reached, and a delay for outputting the output of the counting means with a delay for a predetermined time Means (31b), and outputs a fail-safe signal based on the delayed save instruction signal,
The reset means outputs a reset signal for a predetermined time based on the input of the save instruction signal,
When an abnormality of the control unit is detected, the reset unit outputs a reset signal based on the evacuation instruction signal, and then the fail safe unit outputs a fail safe signal.

これによれば、フェールセーフ信号を出力する前に、計数手段が出力する退避指示信号の入力に基づいてリセット信号を出力することができる。したがって、負荷を退避状態に保持させる前に、負荷の駆動を抑制することができる。例えば、電子スロットルの制御を停止する前に、電子スロットルのモータの速度を低減することができる。したがって、惰性でスロットルバルブがストッパに突き当たり、電子スロットル（負荷）がダメージを負うのを抑制することができる。 According to this, before outputting the fail safe signal, the reset signal can be output based on the input of the save instruction signal output by the counting means. Therefore, driving of the load can be suppressed before the load is held in the retracted state. For example, the speed of the electronic throttle motor can be reduced before the control of the electronic throttle is stopped. Therefore, it is possible to suppress the throttle valve from hitting the stopper due to inertia and damaging the electronic throttle (load).

第１実施形態に係る電子制御装置の概略構成を示す図である。It is a figure which shows schematic structure of the electronic controller which concerns on 1st Embodiment. 監視ＩＣの概略構成を示す図である。It is a figure which shows schematic structure of monitoring IC. ＥＴＣドライバの等価回路図である。It is an equivalent circuit diagram of an ETC driver. ＥＴＣドライバの駆動を説明するための図である。It is a figure for demonstrating the drive of an ETC driver. ＥＴＣドライバの真理値表である。It is a truth table of an ETC driver. 第１比較例におけるマイコン異常時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of microcomputer abnormality in the 1st comparative example. フェールセーフ処理時のスロットルバルブの突き当りを説明する図である。It is a figure explaining the end of the throttle valve at the time of a fail safe process. 第２比較例におけるマイコン異常時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of microcomputer abnormality in the 2nd comparative example. 第１実施形態におけるマイコン異常時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of microcomputer abnormality in 1st Embodiment. 第２実施形態に係る電子制御装置において、監視ＩＣの概略構成を示す図である。It is a figure which shows schematic structure of monitoring IC in the electronic control apparatus which concerns on 2nd Embodiment. 第３実施形態に係る電子制御装置において、監視ＩＣの概略構成を示す図である。It is a figure which shows schematic structure of monitoring IC in the electronic control apparatus which concerns on 3rd Embodiment. マイコン異常時の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example at the time of microcomputer abnormality.

以下、本発明の実施形態を図に基づいて説明する。なお、各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each embodiment, common or related elements are given the same reference numerals.

（第１実施形態）
先ず、図１を用いて、本実施形態に係る電子制御装置の概略構成を説明する。 (First embodiment)
First, the schematic configuration of the electronic control device according to the present embodiment will be described with reference to FIG.

図１に示す電子制御装置１０は、車両のエンジンＥＣＵ（Electronic Control Unit）として構成されている。この電子制御装置１０は、負荷の駆動を制御するための制御信号を出力するマイコン２０と、マイコン２０が正常に動作しているか否かを監視する監視ＩＣ２１と、備えている。マイコン２０が、特許請求の範囲に記載の制御部に相当し、監視ＩＣ２１が、監視部に相当する。 An electronic control device 10 shown in FIG. 1 is configured as an engine ECU (Electronic Control Unit) of a vehicle. The electronic control device 10 includes a microcomputer 20 that outputs a control signal for controlling driving of a load, and a monitoring IC 21 that monitors whether the microcomputer 20 is operating normally. The microcomputer 20 corresponds to the control unit described in the claims, and the monitoring IC 21 corresponds to the monitoring unit.

マイコン２０は、インジェクタ１１、点火プラグ１２、及び電子スロットル１３の駆動を制御する。電子スロットル１３が、特許請求の範囲に記載の負荷に相当する。電子スロットル１３は、スロットルバルブ１４と、該スロットルバルブ１４を開閉するためのモータ１５を有しており、マイコン２０はモータ１５の駆動を制御する。 The microcomputer 20 controls driving of the injector 11, the spark plug 12, and the electronic throttle 13. The electronic throttle 13 corresponds to the load described in the claims. The electronic throttle 13 has a throttle valve 14 and a motor 15 for opening and closing the throttle valve 14, and the microcomputer 20 controls driving of the motor 15.

電子制御装置１０は、マイコン２０及び監視ＩＣ２１に加え、さらに電子スロットル１３（モータ１５）を駆動するためのＥＴＣ（Electronic Throttle Control）ドライバ２２を備えている。 In addition to the microcomputer 20 and the monitoring IC 21, the electronic control device 10 further includes an ETC (Electronic Throttle Control) driver 22 for driving the electronic throttle 13 (motor 15).

インジェクタ１１は、燃料を噴射供給する電磁駆動式の弁であり、図示しない吸気マニホールドの各気筒の吸気ポート周辺に取り付けられている。ソレノイドコイルへの通電によりニードルバルブが変位し、燃料が噴射される。点火プラグ１２は、図示しないエンジンのシリンダヘッドに、気筒毎に取り付けられている。点火プラグ１２には、点火コイル等よりなる点火装置を通じて、目標とする点火時期において高電圧が印加される。この高電圧の印加により、各点火プラグ１２の対向電極間に火花放電が発生し、燃焼室内に導入された空気と燃料との混合気が着火され燃焼される。スロットルバルブ１４は、吸気管の吸気通路を開閉してエンジンの各気筒に導入される空気量を調整するためのものである。このスロットルバルブ１４の開度は、モータ１５によって調節される。 The injector 11 is an electromagnetically driven valve that injects and supplies fuel, and is attached around the intake port of each cylinder of an intake manifold (not shown). When the solenoid coil is energized, the needle valve is displaced and fuel is injected. The spark plug 12 is attached to a cylinder head of an engine (not shown) for each cylinder. A high voltage is applied to the spark plug 12 at a target ignition timing through an ignition device including an ignition coil. By applying this high voltage, a spark discharge is generated between the opposing electrodes of each spark plug 12, and the air-fuel mixture introduced into the combustion chamber is ignited and burned. The throttle valve 14 is for adjusting the amount of air introduced into each cylinder of the engine by opening and closing the intake passage of the intake pipe. The opening degree of the throttle valve 14 is adjusted by the motor 15.

モータ１５への通電を停止すると、スロットルバルブ１４は閉位置となる。閉位置において、スロットルバルブ１４は、吸気通路を完全に遮断するのではなく、わずかに空気を流通させる程度、吸気通路を遮断する。この閉位置とは、従来の機械式スロットルにおいて、アクセルペダルが操作されていないときの状態と同じであり、エンジンの燃焼室へ供給可能な空気量が最も少なくなる状態である。 When the energization of the motor 15 is stopped, the throttle valve 14 is in the closed position. In the closed position, the throttle valve 14 does not completely block the intake passage, but blocks the intake passage to the extent that air is slightly circulated. This closed position is the same as the state when the accelerator pedal is not operated in the conventional mechanical throttle, and is the state where the amount of air that can be supplied to the combustion chamber of the engine is the smallest.

マイコン２０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、レジスタ、及びＩ／Ｏポートなどを備えて構成されたマイクロコンピュータである。マイコン２０において、ＣＰＵが、ＲＡＭやレジスタの一時記憶機能を利用しつつ、ＲＯＭに予め記憶された制御プログラム、バスを介して取得した各種データなどに応じて信号処理を行う。また、この信号処理で得られた信号を、バスに出力したりする。このようにして、マイコン２０は、各種機能を実行する。 The microcomputer 20 is a microcomputer that includes a CPU, a ROM, a RAM, a register, an I / O port, and the like. In the microcomputer 20, the CPU performs signal processing according to a control program stored in advance in the ROM, various data acquired via the bus, and the like while using a temporary storage function of the RAM or the register. Further, the signal obtained by this signal processing is output to the bus. In this way, the microcomputer 20 executes various functions.

本実施形態では、マイコン２０が、イグニッション信号、エンジン回転数、エンジン冷却水温、吸気圧、空燃比、アクセル開度などに基づいて、インジェクタ１１による燃料噴射量、点火プラグ１２の点火時期、スロットルバルブ１４のスロットル開度などを制御する。すなわち、マイコン２０は、インジェクタ１１、点火プラグ１２、及び電子スロットル１３のモータ１５を駆動するＥＴＣドライバ２２のそれぞれに、制御信号を出力する。 In this embodiment, the microcomputer 20 determines the fuel injection amount by the injector 11, the ignition timing of the spark plug 12, the throttle valve based on the ignition signal, the engine speed, the engine coolant temperature, the intake pressure, the air-fuel ratio, the accelerator opening, and the like. 14 throttle opening etc. are controlled. That is, the microcomputer 20 outputs a control signal to each of the injector 11, the spark plug 12, and the ETC driver 22 that drives the motor 15 of the electronic throttle 13.

また、マイコン２０は、監視ＩＣ２１との間でデータ通信可能に構成されており、監視ＩＣ２１に対し、予め設定されたタイミングで所定の監視データを送信する。本実施形態では、監視データとして所定の真偽パターンを送信する。 Further, the microcomputer 20 is configured to be capable of data communication with the monitoring IC 21 and transmits predetermined monitoring data to the monitoring IC 21 at a preset timing. In the present embodiment, a predetermined true / false pattern is transmitted as monitoring data.

監視ＩＣ２１は、上記監視データを受信し、受信した監視データに基づいて、マイコン２０が正常であるか否かを監視する。そして、マイコン２０が異常であると判定すると、フェールセーフ信号をＥＴＣドライバ２２に出力する。また、リセット信号をマイコン２０に出力する。その詳細については、後述する。監視ＩＣ２１からリセット信号が出力されている間、マイコン２０はリセットされる。 The monitoring IC 21 receives the monitoring data and monitors whether the microcomputer 20 is normal based on the received monitoring data. If it is determined that the microcomputer 20 is abnormal, a fail safe signal is output to the ETC driver 22. A reset signal is output to the microcomputer 20. Details thereof will be described later. While the reset signal is output from the monitoring IC 21, the microcomputer 20 is reset.

なお、マイコン２０の異常とは、マイコン２０そのものが異常である場合だけでなく、マイコン２０は正常であっても、取得した各種データ（すなわち各種センサなど）の異常により、結果として負荷を正常に制御できない状態となっている場合も含む。 Note that the abnormality of the microcomputer 20 is not only when the microcomputer 20 itself is abnormal, but even when the microcomputer 20 is normal, the load becomes normal as a result due to the abnormality of the acquired various data (that is, various sensors, etc.). This includes cases where control is not possible.

ＥＴＣドライバ２２は、マイコン２０からの制御信号にしたがって、モータ１５へスロットル駆動信号を出力し、モータ１５への通電を行うことにより、モータ１５を駆動する。これにより、スロットルバルブ１４が所定の開度になる。 The ETC driver 22 drives the motor 15 by outputting a throttle drive signal to the motor 15 in accordance with a control signal from the microcomputer 20 and energizing the motor 15. As a result, the throttle valve 14 has a predetermined opening.

ＥＴＣドライバ２２は、監視ＩＣ２１からフェールセーフ信号が入力されると、スロットル駆動信号として、モータ１５への通電を停止する信号を出力する。これにより、モータ制御停止となり、スロットルバルブ１４が上記した閉位置となる。詳細については後述する。一方、監視ＩＣ２１からのフェールセーフ信号の出力が停止されている場合、ＥＴＣドライバ２２は、マイコン２０からの制御信号にしたがってスロットル駆動信号を出力し、モータ１５への通電を行う。電子制御装置１０は、上記したように、インジェクタ１１や点火プラグ１２の駆動についても制御するものであるが、以下においては、電子スロットル１３の制御に焦点を絞って説明する。 When a fail safe signal is input from the monitoring IC 21, the ETC driver 22 outputs a signal for stopping energization of the motor 15 as a throttle drive signal. As a result, the motor control is stopped and the throttle valve 14 is in the closed position described above. Details will be described later. On the other hand, when the output of the fail safe signal from the monitoring IC 21 is stopped, the ETC driver 22 outputs a throttle drive signal according to the control signal from the microcomputer 20 and energizes the motor 15. As described above, the electronic control device 10 also controls the drive of the injector 11 and the spark plug 12, but the following description will focus on the control of the electronic throttle 13.

次に、図２に基づき、監視ＩＣ２１について説明する。 Next, the monitoring IC 21 will be described with reference to FIG.

図２に示すように、監視ＩＣ２１は、異常検出部３０と、フェールセーフ部３１と、リセット部３２と、を有している。異常検出部３０が、特許請求の範囲に記載の異常検出手段に相当し、フェールセーフ部３１が、フェールセーフ手段に相当する。また、リセット部３２が、リセット手段に相当する。 As illustrated in FIG. 2, the monitoring IC 21 includes an abnormality detection unit 30, a fail safe unit 31, and a reset unit 32. The abnormality detection unit 30 corresponds to the abnormality detection unit described in the claims, and the fail safe unit 31 corresponds to the fail safe unit. The reset unit 32 corresponds to reset means.

異常検出部３０は、マイコン２０から監視データが入力されると、この監視データに基づいて、マイコン２０が正常であるか否かを判定する。そして、マイコン２０が正常ではないと判定、すなわちマイコン２０の異常を検出すると、異常信号を出力する。本実施形態では、監視データとしての真偽パターンが不合格パターンであると判定すると、異常信号としてＨレベルの信号を出力する。一方、真偽パターンが合格パターンであると判定すると、正常信号として、Ｌレベルの信号を出力する。 When the monitoring data is input from the microcomputer 20, the abnormality detection unit 30 determines whether the microcomputer 20 is normal based on the monitoring data. When it is determined that the microcomputer 20 is not normal, that is, when an abnormality of the microcomputer 20 is detected, an abnormality signal is output. In this embodiment, when it is determined that the true / false pattern as the monitoring data is a reject pattern, an H level signal is output as an abnormal signal. On the other hand, if it is determined that the true / false pattern is an acceptable pattern, an L level signal is output as a normal signal.

フェールセーフ部３１は、異常信号が入力されると、電子スロットル１３を予め設定された退避状態に保持させるために、フェールセーフ信号を生成し、出力する。本実施形態では、フェールセーフ信号としてＬレベルの信号を出力する。詳しくは、モータ１５、ひいてはスロットルバルブ１４を退避状態に保持させるために、ＥＴＣドライバ２２に対してフェールセーフ信号を出力する。フェールセーフ信号により、モータ１５への通電が停止され、スロットルバルブ１４は閉位置となる。 When an abnormal signal is input, the fail safe unit 31 generates and outputs a fail safe signal in order to hold the electronic throttle 13 in a preset retracted state. In the present embodiment, an L level signal is output as a fail safe signal. Specifically, a fail-safe signal is output to the ETC driver 22 in order to keep the motor 15 and thus the throttle valve 14 in the retracted state. The energization to the motor 15 is stopped by the fail-safe signal, and the throttle valve 14 is in the closed position.

フェールセーフ部３１は、カウンタ３１ａと、遅延タイマ３１ｂと、ＮＯＴゲート３１ｃと、を有している。カウンタ３１ａが特許請求の範囲に記載の計数手段に相当し、遅延タイマ３１ｂが遅延手段に相当する。カウンタ３１ａは、異常信号の入力をトリガとし、内部クロックにしたがってダウンカウントする。そして、カウント値がゼロになると、Ｈレベルの信号を出力する。また、異常検出部３０から正常信号が入力されると、カウント値がクリアされる。カウンタ３１ａが出力するＨレベルの信号が、特許請求の範囲に記載の退避指示信号に相当する。 The fail safe unit 31 includes a counter 31a, a delay timer 31b, and a NOT gate 31c. The counter 31a corresponds to the counting means described in the claims, and the delay timer 31b corresponds to the delay means. The counter 31a uses an abnormal signal input as a trigger and counts down according to the internal clock. When the count value becomes zero, an H level signal is output. When the normal signal is input from the abnormality detection unit 30, the count value is cleared. The H level signal output from the counter 31a corresponds to the save instruction signal described in the claims.

遅延タイマ３１ｂは、出力信号を入力信号よりも所定時間遅らせる回路である。遅延タイマ３１ｂによる遅延時間は、予め図示しないレジスタなどに記憶されている。遅延タイマ３１ｂの出力は、ＮＯＴゲート３１ｃにより反転される。したがって、フェールセーフ部３１は、カウンタ３１ａがＨレベルの信号を出力してから遅延時間経過すると、Ｌレベルの信号をフェールセーフ信号として出力する。 The delay timer 31b is a circuit that delays the output signal by a predetermined time from the input signal. The delay time by the delay timer 31b is stored in advance in a register (not shown). The output of the delay timer 31b is inverted by the NOT gate 31c. Therefore, the fail safe unit 31 outputs an L level signal as a fail safe signal when a delay time elapses after the counter 31a outputs an H level signal.

リセット部３２は、異常信号が入力されると、マイコン２０をリセットするためのリセット信号を生成し、マイコン２０に出力する。本実施形態では、リセット信号としてＬレベルの信号を一定時間出力する。 When an abnormal signal is input, the reset unit 32 generates a reset signal for resetting the microcomputer 20 and outputs the reset signal to the microcomputer 20. In this embodiment, an L level signal is output as a reset signal for a certain period of time.

リセット部３２は、カウンタ３２ａと、パルス生成回路３２ｂと、ＯＲゲート３２ｃと、ＮＯＴゲート３２ｄと、を有している。カウンタ３２ａも、カウンタ３１ａ同様、異常信号の入力をトリガとし、内部クロックにしたがってダウンカウントする。そして、カウント値がゼロになると、Ｈレベルの信号を所定時間出力する。また、マイコン２０がリセット信号の出力が終了すると、カウント値がクリアされる。 The reset unit 32 includes a counter 32a, a pulse generation circuit 32b, an OR gate 32c, and a NOT gate 32d. Similarly to the counter 31a, the counter 32a uses an abnormal signal input as a trigger and counts down according to the internal clock. When the count value becomes zero, an H level signal is output for a predetermined time. When the microcomputer 20 finishes outputting the reset signal, the count value is cleared.

パルス生成回路３２ｂは、フェールセーフ部３１のカウンタ３１ａからＨレベルの信号が入力されると、その立ち上がりエッジをトリガとして、１パルス（矩形波）を生成し、出力する。すなわち、カウンタ３１ａから入力されるＨレベルの信号をトリガとして、所定時間、Ｈレベルの信号を出力する。このパルス生成回路３２ｂは、１ショットパルス回路とも呼ばれる。 When an H level signal is input from the counter 31a of the fail safe unit 31, the pulse generation circuit 32b generates and outputs one pulse (rectangular wave) using the rising edge as a trigger. That is, an H level signal is output for a predetermined time using an H level signal input from the counter 31a as a trigger. This pulse generation circuit 32b is also called a one-shot pulse circuit.

ＯＲゲート３２ｃには、カウンタ３２ａの出力と、パルス生成回路３２ｂの出力が入力される。カウンタ３２ａ及びパルス生成回路３２ｂの少なくとも一方から、Ｈレベルの信号が入力されると、ＯＲゲート３２ｃは、Ｈレベルの信号を出力する。ＯＲゲート３２ｃの出力は、ＮＯＴゲート３２ｄにより反転される。したがって、リセット部３２は、カウンタ３２ａがＨレベルの信号を出力すると、Ｌレベルの信号をリセット信号として出力する。また、リセット部３２は、フェールセーフ部３１のカウンタ３１ａがＨレベルの信号を出力すると、それにともなって、リセット信号を出力する。 The output of the counter 32a and the output of the pulse generation circuit 32b are input to the OR gate 32c. When an H level signal is input from at least one of the counter 32a and the pulse generation circuit 32b, the OR gate 32c outputs an H level signal. The output of the OR gate 32c is inverted by the NOT gate 32d. Therefore, when the counter 32a outputs an H level signal, the reset unit 32 outputs an L level signal as a reset signal. Further, when the counter 31a of the fail safe unit 31 outputs an H level signal, the reset unit 32 outputs a reset signal accordingly.

次に、図３〜図５に基づき、ＥＴＣドライバ２２の構成及びその駆動の一例について説明する。 Next, the configuration of the ETC driver 22 and an example of driving thereof will be described with reference to FIGS.

図３に示すように、ＥＴＣドライバ２２には、電子スロットル１３のモータ１５を駆動するために、４つのスイッチ４０〜４３からなるＨブリッジが構成されている。スイッチ４０〜４３としては、例えばＭＯＳＦＥＴを採用することができる。一方のハーフブリッジを構成するスイッチ４０，４１は、スイッチ４０を電源（ハイサイド）側、スイッチ４１をグランド（ローサイド）側として直列接続されている。そして、これらスイッチ４０，４１の接続点が、モータ１５の端子に接続されている。他方のハーフブリッジを構成するスイッチ４２，４３は、スイッチ４２を電源側、スイッチ４３をグランド側として直列接続されている。そして、これらスイッチ４２，４３の接続点が、モータ１５の端子に接続されている。 As shown in FIG. 3, the ETC driver 22 includes an H bridge composed of four switches 40 to 43 in order to drive the motor 15 of the electronic throttle 13. As the switches 40 to 43, for example, MOSFETs can be employed. The switches 40 and 41 constituting one half bridge are connected in series with the switch 40 as a power source (high side) side and the switch 41 as a ground (low side) side. The connection point of these switches 40 and 41 is connected to the terminal of the motor 15. The switches 42 and 43 constituting the other half bridge are connected in series with the switch 42 as a power source side and the switch 43 as a ground side. The connection point of these switches 42 and 43 is connected to the terminal of the motor 15.

図４に示すように、マイコン２０は、第１通信線４４及び第２通信線４５を介して、ＥＴＣドライバ２２と通信可能に接続されている。マイコン２０から、第１通信線４４を介して制御信号１が送信され、第２通信線４５を介して、制御信号２が送信される。制御信号１は、ＥＴＣドライバ２２の第１入力端子に入力され、制御信号２は、ＥＴＣドライバ２２の第２入力端子に入力される。図４及び図５では、便宜上、第１入力端子を入力１、第２入力端子を入力２と示している。 As shown in FIG. 4, the microcomputer 20 is communicably connected to the ETC driver 22 via the first communication line 44 and the second communication line 45. A control signal 1 is transmitted from the microcomputer 20 via the first communication line 44, and a control signal 2 is transmitted via the second communication line 45. The control signal 1 is input to the first input terminal of the ETC driver 22, and the control signal 2 is input to the second input terminal of the ETC driver 22. 4 and 5, the first input terminal is indicated as input 1 and the second input terminal is indicated as input 2 for convenience.

また、監視ＩＣ２１は、第３通信線４６を介して、ＥＴＣドライバ２２と通信可能に接続されている。監視ＩＣ２１から、第３通信線４６を介して、ＥＴＣドライバ２２にフェールセーフ信号が送信される。フェールセーフ信号は、ＥＴＣドライバ２２の停止端子に入力される。図４及び図５では、便宜上、停止端子を停止と示している。また、ＥＴＣドライバは、第１出力端子及び第２出力端子を有しており、図４及び図５では、便宜上、出力１及び出力２と示している。 The monitoring IC 21 is communicably connected to the ETC driver 22 via the third communication line 46. A fail safe signal is transmitted from the monitoring IC 21 to the ETC driver 22 via the third communication line 46. The fail safe signal is input to the stop terminal of the ETC driver 22. 4 and 5, the stop terminal is indicated as stop for convenience. The ETC driver has a first output terminal and a second output terminal. In FIGS. 4 and 5, the ETC driver is shown as an output 1 and an output 2 for convenience.

図５に示すように、ＥＴＣドライバ２２の停止端子に、フェールセーフ信号（Ｌレベルの信号）が入力されると、すべてのスイッチ４０〜４３がオープン（開）とされる。したがって、各入力端子に入力される信号のレベルによらず、各出力端子から出力される信号はハイインピーダンス状態になる。このため、電子スロットル１３の制御は、制御停止となる。このように、停止端子にＬレベルの信号が入力されると、ＥＴＣドライバ２２は、制御停止モードを設定する。図５のＸは、Ｈレベル及びＬレベルのいずれでもよいことを示している。また、Ｈｉ−Ｚは、ハイインピーダンス状態を示している。 As shown in FIG. 5, when a fail safe signal (L level signal) is input to the stop terminal of the ETC driver 22, all the switches 40 to 43 are opened (opened). Therefore, the signal output from each output terminal is in a high impedance state regardless of the level of the signal input to each input terminal. For this reason, the control of the electronic throttle 13 is stopped. As described above, when the L level signal is input to the stop terminal, the ETC driver 22 sets the control stop mode. X in FIG. 5 indicates that either the H level or the L level may be used. Hi-Z indicates a high impedance state.

一方、ＥＴＣドライバ２２の停止端子に、Ｈレベルの信号が入力される場合には、制御信号１，２に応じて以下の通り制御される。 On the other hand, when an H level signal is input to the stop terminal of the ETC driver 22, the following control is performed according to the control signals 1 and 2.

第１入力端子に第１制御信号としてＬレベルの信号が入力され、第２入力端子に第２制御信号としてＬレベルの信号が入力されると、ＥＴＣドライバ２２は、第１出力端子及び第２出力端子からＬレベルの信号を出力する。第１出力端子の出力がＬレベルの場合、スイッチ４０，４１のうち、ハイサイド側のスイッチ４０がオフ、ローサイド側のスイッチ４１がオンになる。同じく、第２出力端子の出力がＬレベルの場合、図３に示したスイッチ４２，４３のうち、ハイサイド側のスイッチ４２がオフ、ローサイド側のスイッチ４３がオンになる。 When an L level signal is input to the first input terminal as the first control signal and an L level signal is input to the second input terminal as the second control signal, the ETC driver 22 includes the first output terminal and the second output signal. An L level signal is output from the output terminal. When the output of the first output terminal is at the L level, among the switches 40 and 41, the high-side switch 40 is turned off and the low-side switch 41 is turned on. Similarly, when the output of the second output terminal is at the L level, among the switches 42 and 43 shown in FIG. 3, the high-side switch 42 is turned off and the low-side switch 43 is turned on.

ともにローサイド側のスイッチ４１，４３がオンになると、モータ１５に蓄積されたエネルギーをグランドに逃がすことができるため、モータ１５が減速する。すなわち、負荷の駆動が抑制される。このように、停止端子にＨレベルの信号が入力され、各入力端子にＬレベルの信号が入力されると、電子スロットルの制御がブレーキモードになる。本実施形態では、図４に示すように、第１通信線４４及び第２通信線４５が接地されている。したがって、リセット信号により、マイコン２０がリセット状態になると、マイコン２０は、第１制御信号及び第２制御信号としてＬレベルの信号を出力し、これにより、ＥＴＣドライバ２２は、ブレーキモードを設定する。このように、ＥＴＣドライバ２２の出力端子からともにＬレベルの信号を出力すると、負荷の駆動を抑制することができる。 When both low-side switches 41 and 43 are turned on, the energy accumulated in the motor 15 can be released to the ground, and the motor 15 decelerates. That is, the driving of the load is suppressed. As described above, when an H level signal is input to the stop terminal and an L level signal is input to each input terminal, the electronic throttle is controlled in the brake mode. In the present embodiment, as shown in FIG. 4, the first communication line 44 and the second communication line 45 are grounded. Therefore, when the microcomputer 20 is reset by the reset signal, the microcomputer 20 outputs an L level signal as the first control signal and the second control signal, whereby the ETC driver 22 sets the brake mode. As described above, when both L level signals are output from the output terminals of the ETC driver 22, driving of the load can be suppressed.

第１入力端子にＨレベルの信号が入力され、第２入力端子にＬレベルの信号が入力されると、ＥＴＣドライバ２２は、第１出力端子からＨレベルの信号を出力し、第２出力端子からＬレベルの信号を出力する。第１出力端子の出力がＨレベルの場合、ハイサイド側のスイッチ４０がオン、ローサイド側のスイッチ４１がオフになる。第２出力端子の出力がＬレベルの場合、ハイサイド側のスイッチ４２がオフ、ローサイド側のスイッチ４３がオンになる。 When an H level signal is input to the first input terminal and an L level signal is input to the second input terminal, the ETC driver 22 outputs an H level signal from the first output terminal, and the second output terminal To output an L level signal. When the output of the first output terminal is at the H level, the high-side switch 40 is turned on and the low-side switch 41 is turned off. When the output of the second output terminal is L level, the high-side switch 42 is turned off and the low-side switch 43 is turned on.

したがって、モータ１５に対して、スイッチ４０，４３の通電経路が形成される。本実施形態では、この場合に、スロットルバルブ１４が開き側に回転するように、モータ１５が駆動する。このように、停止端子及び第１入力端子にＨレベル、第２入力端子にＬレベルの信号が入力されると、ＥＴＣドライバ２２は、開き側駆動モードを設定する。 Therefore, the energization path of the switches 40 and 43 is formed for the motor 15. In this embodiment, in this case, the motor 15 is driven so that the throttle valve 14 rotates to the open side. As described above, when an H level signal is input to the stop terminal and the first input terminal and an L level signal is input to the second input terminal, the ETC driver 22 sets the open side drive mode.

一方、第１入力端子にＬレベルの信号が入力され、第２入力端子にＨレベルの信号が入力されると、ＥＴＣドライバ２２は、第１出力端子からＬレベルの信号を出力し、第２出力端子からＨレベルの信号を出力する。第１出力端子の出力がＬレベルの場合、ハイサイド側のスイッチ４０がオフ、ローサイド側のスイッチ４１がオンになる。第２出力端子の出力がＨレベルの場合、ハイサイド側のスイッチ４２がオン、ローサイド側のスイッチ４３がオフになる。したがって、モータ１５に対して、スイッチ４１，４２の通電経路が形成される。本実施形態では、この場合に、スロットルバルブ１４が閉じ側に回転するように、モータ１５が駆動する。このように、停止端子及び第２入力端子にＨレベル、第１入力端子にＬレベルの信号が入力されると、ＥＴＣドライバ２２は、閉じ側駆動モードを設定する。マイコン２０による通常時の制御では、上記した開き側駆動モード、閉じ側駆動モードのいずれかが設定される。 On the other hand, when an L level signal is input to the first input terminal and an H level signal is input to the second input terminal, the ETC driver 22 outputs an L level signal from the first output terminal, An H level signal is output from the output terminal. When the output of the first output terminal is L level, the high-side switch 40 is turned off and the low-side switch 41 is turned on. When the output of the second output terminal is at the H level, the high-side switch 42 is turned on and the low-side switch 43 is turned off. Therefore, the energization path of the switches 41 and 42 is formed for the motor 15. In this embodiment, in this case, the motor 15 is driven so that the throttle valve 14 rotates to the closed side. Thus, when an H level signal is input to the stop terminal and the second input terminal and an L level signal is input to the first input terminal, the ETC driver 22 sets the closed side drive mode. In the normal control by the microcomputer 20, either the above-described open side drive mode or close side drive mode is set.

なお、第１入力端子及び第２入力端子にＨレベルの信号が入力されると、ＥＴＣドライバ２２は、第１出力端子及び第２出力端子からＨレベルの信号を出力する。第１出力端子の出力がＨレベルの場合、ハイサイド側のスイッチ４０がオン、ローサイド側のスイッチ４１がオフになる。また、第２出力端子の出力がＨレベルの場合、ハイサイド側のスイッチ４２がオン、ローサイド側のスイッチ４３がオフになる。ともにハイサイド側のスイッチ４０，４２がオンになると、モータ１５に蓄積されたエネルギーを電源に逃がすことができるため、モータ１５が減速する。すなわち、負荷の駆動が抑制される。このように、停止端子にＨレベルの信号が入力され、各入力端子にＨレベルの信号が入力される場合にも、ＥＴＣドライバ２２はブレーキモードを設定する。このブレーキモードは、本実施形態の構成では適用されず、第１通信線４４及び第２通信線４５が電源に接続される構成において用いられる。 When an H level signal is input to the first input terminal and the second input terminal, the ETC driver 22 outputs an H level signal from the first output terminal and the second output terminal. When the output of the first output terminal is at the H level, the high-side switch 40 is turned on and the low-side switch 41 is turned off. When the output of the second output terminal is at the H level, the high-side switch 42 is turned on and the low-side switch 43 is turned off. When both the high-side switches 40 and 42 are turned on, the energy accumulated in the motor 15 can be released to the power source, and the motor 15 decelerates. That is, the driving of the load is suppressed. As described above, the ETC driver 22 also sets the brake mode when an H level signal is input to the stop terminal and an H level signal is input to each input terminal. This brake mode is not applied in the configuration of the present embodiment, and is used in a configuration in which the first communication line 44 and the second communication line 45 are connected to a power source.

次に、図６〜９に基づき、マイコン２０に恒久的な異常が生じたときの動作について説明する。図６，８，９では、便宜上、ブレーキモードが設定される期間（すなわち、リセット期間）と、フェールセーフ信号による制御停止期間とに、ハッチングを施している。 Next, an operation when a permanent abnormality occurs in the microcomputer 20 will be described with reference to FIGS. In FIGS. 6, 8, and 9, for convenience, hatching is applied to the period during which the brake mode is set (that is, the reset period) and the control stop period by the fail-safe signal.

図６は、第１比較例についてのタイミングチャートを示し、図８は第２比較例についてのタイミングチャートを示している。第１比較例は、上記した特許文献１同様、リセット部を有さない構成となっている。図示を省略するが、本実施形態の監視ＩＣ２１のうち、異常検出部３０とフェールセーフ部３１を備え、フェールセーフ部３１がカウンタ３１ａ及びＮＯＴゲート３１ｃのみを有する構成となっている。第２比較例は、リセット部を有しているものの、異常信号のみに基づいてリセット部がリセット信号を出力する構成となっている。図示を省略するが、本実施形態の監視ＩＣ２１のうち、異常検出部３０、フェールセーフ部３１、及びリセット部３２を備え、フェールセーフ部３１がカウンタ３１ａ及びＮＯＴゲート３１ｃのみを有し、リセット部３２がカウンタ３２ａ及びＮＯＴゲート３２ｄのみを有する構成となっている。 FIG. 6 shows a timing chart for the first comparative example, and FIG. 8 shows a timing chart for the second comparative example. The first comparative example has a configuration that does not include a reset unit, as in Patent Document 1 described above. Although not shown, the monitoring IC 21 of the present embodiment includes the abnormality detection unit 30 and the fail safe unit 31, and the fail safe unit 31 includes only the counter 31a and the NOT gate 31c. Although the second comparative example includes a reset unit, the reset unit outputs a reset signal based only on the abnormal signal. Although not shown, the monitoring IC 21 of the present embodiment includes the abnormality detection unit 30, the fail safe unit 31, and the reset unit 32. The fail safe unit 31 includes only the counter 31a and the NOT gate 31c, and includes a reset unit. 32 includes only a counter 32a and a NOT gate 32d.

図６に示す第１比較例の場合、異常検出部がマイコンの異常を検出すると、異常信号を出力する。この異常信号をトリガとして、フェールセーフ部のカウンタが異常確定閾値からダウンカウントし、カウント値がゼロになるとＨレベルの信号を出力する。このＨレベルの信号がＮＯＴゲートにて反転され、Ｌレベルの信号がフェールセーフ信号として出力される。第１比較例の構成では、マイコン２０に恒久的な異常が生じたときに、ＥＴＣドライバ２２が、通常駆動モード、すなわち上記した開き側駆動モード又は閉じ側駆動モードから、制御停止モードに切り替える。 In the case of the first comparative example shown in FIG. 6, when the abnormality detection unit detects an abnormality of the microcomputer, an abnormality signal is output. Using this abnormality signal as a trigger, the counter of the fail safe unit counts down from the abnormality confirmation threshold value, and outputs an H level signal when the count value becomes zero. This H level signal is inverted by the NOT gate, and the L level signal is output as a fail-safe signal. In the configuration of the first comparative example, when a permanent abnormality occurs in the microcomputer 20, the ETC driver 22 switches from the normal drive mode, that is, the open side drive mode or the close side drive mode described above, to the control stop mode.

マイコン２０は、通常制御時において、スロットルバルブ１４が限界開度まで動作しないように、ＥＴＣドライバ２２に対して制御信号を出力する。しかしながら、第１比較例のように、通常駆動モードから制御停止モードに切り替えた場合、モータ、ひいてはスロットルバルブが惰性で動作する。このため、図７に示すように、惰性で動作したスロットルバルブが限界開度まで動作し、ストッパに突き当たる虞がある。特に、制御停止前の速度が速いと、突き当りの衝撃が大きくなる。このため、負荷に不具合が生じる虞がある。 During normal control, the microcomputer 20 outputs a control signal to the ETC driver 22 so that the throttle valve 14 does not operate to the limit opening. However, as in the first comparative example, when the normal drive mode is switched to the control stop mode, the motor and thus the throttle valve operate with inertia. For this reason, as shown in FIG. 7, there is a possibility that the throttle valve operated by inertia operates to the limit opening degree and hits the stopper. In particular, if the speed before stopping the control is high, the impact at the end of the stroke increases. For this reason, there exists a possibility that a malfunction may arise in load.

図８に示す第２比較例の場合も同様である。第１比較例と異なる点は、制御停止となる前に、一度リセット処理を実施する点である。異常検出部から出力される異常信号をトリガとして、リセット部のカウンタはリセット閾値からダウンカウントし、カウント値がゼロになると、Ｈレベルの信号を出力する。この信号がＮＯＴゲートにて反転され、Ｌレベルの信号がリセット信号として出力される。フェールセーフ処理は、マイコンの恒久異常に対する処理であり、リセット処理は、マイコンの一時的な異常に対する処理である。したがって、同じ異常信号をトリガとしても、フェールセーフ信号の生成に要する時間より、リセット信号の生成に要する時間のほうが短い。すなわち、異常確定閾値のほうがリセット閾値よりも大きい値が設定されている。したがって、第２比較例の構成では、マイコン２０に恒久的な異常が生じたときに、ＥＴＣドライバ２２が、通常駆動モード→ブレーキモード→通常駆動モード→制御停止モードの順に切り替える。第１比較例同様、通常駆動モードから制御停止モードに切り替えるため、モータ、ひいてはスロットルバルブが惰性で動作し、ストッパに突き当たる虞がある。 The same applies to the second comparative example shown in FIG. The difference from the first comparative example is that the reset process is performed once before the control is stopped. Using the abnormality signal output from the abnormality detection unit as a trigger, the counter of the reset unit counts down from the reset threshold, and outputs an H level signal when the count value becomes zero. This signal is inverted by the NOT gate, and an L level signal is output as a reset signal. The fail safe process is a process for a permanent abnormality of the microcomputer, and the reset process is a process for a temporary abnormality of the microcomputer. Therefore, even when the same abnormal signal is used as a trigger, the time required for generating the reset signal is shorter than the time required for generating the fail-safe signal. That is, the abnormality confirmation threshold is set to a value larger than the reset threshold. Therefore, in the configuration of the second comparative example, when a permanent abnormality occurs in the microcomputer 20, the ETC driver 22 switches in the order of normal drive mode → brake mode → normal drive mode → control stop mode. As in the first comparative example, since the normal drive mode is switched to the control stop mode, there is a possibility that the motor, and thus the throttle valve, operates by inertia and hits the stopper.

図９は、本実施形態のタイミングチャートを示している。 FIG. 9 shows a timing chart of the present embodiment.

上記したように、監視ＩＣ２１の異常検出部３０は、マイコン２０から入力された監視データが、正常であるか否かを判定する。マイコン２０が正常であると判定すると、正常信号としてＬレベルの信号を出力する。このため、フェールセーフ部３１のカウンタ３１ａがカウントを開始せず、カウンタ３１ａからＬレベルの信号が出力される。フェールセーフ部３１からＨレベルの信号が出力されるため、フェールセーフ信号の出力が停止される。 As described above, the abnormality detection unit 30 of the monitoring IC 21 determines whether the monitoring data input from the microcomputer 20 is normal. When it is determined that the microcomputer 20 is normal, an L level signal is output as a normal signal. For this reason, the counter 31a of the fail safe unit 31 does not start counting, and an L level signal is output from the counter 31a. Since the H level signal is output from the fail safe unit 31, the output of the fail safe signal is stopped.

また、リセット部３２のカウンタ３２ａもカウントを開始せず、カウンタ３２ａからＬレベルの信号が出力される。カウンタ３１ａの出力もＬレベルであるから、パルス生成回路３２ｂはパルスを生成せず、ＯＲゲート３２ｃには、ともにＬレベルの信号が入力される。リセット部３２からＨレベルの信号が出力されるため、リセット信号の出力が停止される。 Further, the counter 32a of the reset unit 32 does not start counting, and an L level signal is output from the counter 32a. Since the output of the counter 31a is also at the L level, the pulse generation circuit 32b does not generate a pulse, and an L level signal is input to the OR gate 32c. Since an H level signal is output from the reset unit 32, the output of the reset signal is stopped.

このように、マイコン２０が正常と判定された状態では、ＥＴＣドライバ２２に、フェールセーフ部３１からＨレベルの信号が入力される。また、マイコン２０には、リセット部３２からリセット信号が入力されない。したがって、マイコン２０は、上記した通常駆動モード、すなわち開き側駆動モード又は閉じ側駆動モードを設定するように、ＥＴＣドライバ２２に制御信号を出力する。ＥＴＣドライバ２２は、マイコン２０からの制御信号にしたがってスロットル駆動信号を出力し、モータ１５への通電を行う。このとき、車両は、通常制御状態となる。 As described above, when the microcomputer 20 is determined to be normal, an H level signal is input to the ETC driver 22 from the fail safe unit 31. Further, no reset signal is input from the reset unit 32 to the microcomputer 20. Therefore, the microcomputer 20 outputs a control signal to the ETC driver 22 so as to set the above-described normal drive mode, that is, the open side drive mode or the close side drive mode. The ETC driver 22 outputs a throttle drive signal in accordance with a control signal from the microcomputer 20 and energizes the motor 15. At this time, the vehicle is in a normal control state.

異常検出部３０がマイコン２０の異常を検出し、異常信号（Ｈレベルの信号）を出力すると、フェールセーフ部３１のカウンタ３１ａがカウントを開始し、内部クロックにしたがって異常確定閾値からダウンカウントする。そして、カウント値がゼロになると、フェールセーフ部３１からＨレベルの信号（退避指示信号）が出力される。 When the abnormality detection unit 30 detects an abnormality of the microcomputer 20 and outputs an abnormality signal (H level signal), the counter 31a of the fail safe unit 31 starts counting and counts down from the abnormality determination threshold according to the internal clock. When the count value becomes zero, an H level signal (evacuation instruction signal) is output from the fail safe unit 31.

また、異常信号をトリガとして、リセット部３２のカウンタ３２ａもカウントを開始し、内部クロックにしたがってリセット閾値からダウンカウントする。そして、カウント値がゼロになると、Ｈレベルの信号を出力する。 The counter 32a of the reset unit 32 also starts counting with the abnormal signal as a trigger, and counts down from the reset threshold according to the internal clock. When the count value becomes zero, an H level signal is output.

上記した理由により、異常確定閾値のほうが、リセット閾値よりも大きい値が設定されている。したがって、異常信号の出力後、カウンタ３２ａの値が、カウンタ３１ａの値よりも先にゼロになる。ＯＲゲート３２ｃに対し、カウンタ３２ａからＨレベルの信号が入力されると、ＮＯＴゲート３２ｄにて反転されて、リセット部３２からＬレベルの信号が出力される。すなわち、リセット信号が出力される。りセット信号は所定時間出力され、これにより、マイコン２０がリセットされる。リセット状態では、上記したように、マイコン２０から第１制御信号及び第２制御信号としてＬレベルの信号が出力されるため、ＥＴＣドライバ２２がブレーキモードを設定する。これにより、モータ１５に蓄積されたエネルギーがグランドへ逃がすことができ、モータ１５、ひいてはスロットルバルブ１４の回転が減速する。 For the reason described above, the abnormality determination threshold value is set to be larger than the reset threshold value. Therefore, after the abnormal signal is output, the value of the counter 32a becomes zero before the value of the counter 31a. When an H level signal is input from the counter 32a to the OR gate 32c, the signal is inverted by the NOT gate 32d and an L level signal is output from the reset unit 32. That is, a reset signal is output. The reset signal is output for a predetermined time, thereby resetting the microcomputer 20. In the reset state, as described above, since the L level signal is output from the microcomputer 20 as the first control signal and the second control signal, the ETC driver 22 sets the brake mode. As a result, the energy accumulated in the motor 15 can be released to the ground, and the rotation of the motor 15 and thus the throttle valve 14 is decelerated.

リセット信号の出力が終了すると、カウンタ３２ａのカウント値がクリアされ、リセット閾値に戻る。マイコン２０には恒久的な異常が生じているため、リセット後も、マイコン状態は異常を示す。したがって、異常検出部３０が異常信号を出力する。これにより、カウンタ３２ａは、再度ダウンカウントを開始する。異常検出部３０から正常信号が出力されないため、フェールセーフ部３１のカウンタ３１ａは、ダウンカウントを継続する。一例として、本実施形態では、カウンタ３２ａの２回目のダウンカウントの途中に、カウンタ３１ａの値がゼロになる。 When the output of the reset signal is completed, the count value of the counter 32a is cleared and returns to the reset threshold value. Since the microcomputer 20 has a permanent abnormality, the microcomputer state shows an abnormality even after reset. Therefore, the abnormality detection unit 30 outputs an abnormality signal. As a result, the counter 32a starts counting down again. Since the normal signal is not output from the abnormality detection unit 30, the counter 31a of the fail safe unit 31 continues down-counting. As an example, in the present embodiment, the value of the counter 31a becomes zero during the second down-counting of the counter 32a.

すると、カウンタ３１ａは、Ｈレベルの信号を出力する。しかしながら、遅延タイマ３１ｂがあるため、カウンタ３１ａの値がゼロになってから、所定の遅延時間経過後に、遅延タイマ３１ｂの出力がＨレベルになる。一方、カウンタ３１ａから出力されるＨレベルの信号をトリガとして、パルス生成回路３２ｂは、１パルスを出力する。カウンタ３２ａのカウント値がゼロに達していなくとも、パルス生成回路３２ｂからパルスが入力されることで、ＯＲゲート３２ｃは、パルスの入力期間だけ、Ｈレベルの信号を出力する。これにより、リセット部３２からリセット信号が出力される。したがって、ＥＴＣドライバ２２がブレーキモードを設定する。 Then, the counter 31a outputs an H level signal. However, since there is the delay timer 31b, the output of the delay timer 31b becomes H level after a predetermined delay time elapses after the value of the counter 31a becomes zero. On the other hand, the pulse generation circuit 32b outputs one pulse using the H level signal output from the counter 31a as a trigger. Even if the count value of the counter 32a does not reach zero, the OR gate 32c outputs an H level signal only during the pulse input period when a pulse is input from the pulse generation circuit 32b. As a result, a reset signal is output from the reset unit 32. Therefore, the ETC driver 22 sets the brake mode.

パルスが入力されてＯＲゲート３２ｃがＨレベルを出力する時間、すなわちリセット信号を出力する時間は、パルス幅により決定される。本実施形態では、一例として、カウンタ３２ａの値がゼロになって出力されるリセット信号の出力時間と、パルスにより出力されるリセット信号の出力時間とがほぼ等しくなるように、パルス幅が設定されている。また、リセット信号の出力時間と、遅延時間とがほぼ等しい時間となるように、パルス幅と遅延時間が設定されている。したがって、リセットの終了とともに、フェールセーフ部３１からフェールセーフ信号が出力される。すなわち、ブレーキモードから制御停止モードに切り替わる。 The time when the pulse is input and the OR gate 32c outputs the H level, that is, the time when the reset signal is output is determined by the pulse width. In the present embodiment, as an example, the pulse width is set so that the output time of the reset signal output when the value of the counter 32a becomes zero is substantially equal to the output time of the reset signal output by the pulse. ing. Further, the pulse width and the delay time are set so that the reset signal output time and the delay time are substantially equal. Therefore, a fail-safe signal is output from the fail-safe unit 31 when the reset is completed. That is, the brake mode is switched to the control stop mode.

次に、本実施形態に係る電子制御装置１０の効果について説明する。 Next, effects of the electronic control device 10 according to the present embodiment will be described.

本実施形態によれば、フェールセーフ信号を出力する前に、フェールセーフ部３１のカウンタ３１ａが出力するＨレベルの信号（退避指示信号）に応じて、リセット部３２がリセット信号を出力することができる。したがって、電子スロットル１３を退避状態に保持させる前に、電子スロットル１３の駆動を抑制することができる。詳しくは、電子スロットル１３の制御を停止する前に、モータ１５、ひいてはスロットルバルブ１４の回転の速度を低減することができる。したがって、スロットルバルブ１４が惰性で限界開度位置のストッパに突き当たり、電子スロットル１３に不具合が生じるのを抑制することができる。 According to the present embodiment, before outputting the fail safe signal, the reset unit 32 outputs a reset signal according to an H level signal (evacuation instruction signal) output from the counter 31a of the fail safe unit 31. it can. Therefore, driving of the electronic throttle 13 can be suppressed before the electronic throttle 13 is held in the retracted state. Specifically, before the control of the electronic throttle 13 is stopped, the rotation speed of the motor 15 and thus the throttle valve 14 can be reduced. Therefore, it is possible to suppress the occurrence of a malfunction in the electronic throttle 13 due to the inertia of the throttle valve 14 hitting the stopper at the limit opening position.

なお、本実施形態では、フェールセーフ信号によって電子スロットル１３が制御停止となる直前に、ブレーキモードが設定される例を示した。すなわち、ブレーキモードから制御停止モードに切り替わる例を示した。しかしながら、カウンタ３１ａが出力するＨレベルの信号をトリガとしてリセット部３２がリセット信号を所定時間出力し、ブレーキモードが設定されることが特徴点である。このため、ブレーキモードの設定タイミングは上記例に限定されない。例えば、ブレーキモード→通常駆動モード→制御停止モードの順に設定されてもよい。 In the present embodiment, an example is shown in which the brake mode is set immediately before the electronic throttle 13 is stopped by the fail-safe signal. That is, the example which switches from brake mode to control stop mode was shown. However, it is characterized in that the reset unit 32 outputs a reset signal for a predetermined time using the H level signal output from the counter 31a as a trigger, and the brake mode is set. For this reason, the setting timing of a brake mode is not limited to the said example. For example, you may set in order of brake mode-> normal drive mode-> control stop mode.

リセット信号の出力時間と、遅延時間とがほぼ等しい時間となるようにパルス幅と遅延時間が設定される例を示したが、これに限定されるものではない。リセット信号の出力時間＜遅延時間とすれば、上記したように、ブレーキモード→通常駆動モード→制御停止モードの順に設定されることなる。リセット信号の出力時間＞遅延時間とすると、リセットの終了前にフェールセーフ信号が出力されるため、自動的に制御停止モードに切り替わる。 Although the example in which the pulse width and the delay time are set so that the output time of the reset signal and the delay time are substantially equal to each other has been shown, the present invention is not limited to this. If the output time of the reset signal is less than the delay time, as described above, the brake mode, the normal drive mode, and the control stop mode are set in this order. If the output time of the reset signal is greater than the delay time, the fail-safe signal is output before the end of the reset, so that the control mode is automatically switched to.

（第２実施形態）
本実施形態において、第１実施形態に示した電子制御装置１０と共通する部分についての説明は割愛する。 (Second Embodiment)
In the present embodiment, description of parts common to the electronic control device 10 shown in the first embodiment is omitted.

第１実施形態では、パルス生成回路３２ｂを設けることで、カウンタ３１ａからＨレベルの信号が出力されたときに、所定時間だけ一時的にリセット信号を出力する例を示した。これに対し、本実施形態では、図１０に示すように、リセット部３２が、パルス生成回路３２ｂに代えて、ＡＮＤゲート３２ｅを有している。それ以外の構成は、第１実施形態（図２参照）と同じである。 In the first embodiment, the example in which the reset signal is temporarily output for a predetermined time when the H level signal is output from the counter 31a by providing the pulse generation circuit 32b has been described. On the other hand, in this embodiment, as shown in FIG. 10, the reset unit 32 has an AND gate 32e instead of the pulse generation circuit 32b. Other configurations are the same as those of the first embodiment (see FIG. 2).

ＡＮＤゲート３２ｅには、カウンタ３１ａの出力が入力される。また、ＮＯＴゲート３１ｃの出力も入力される。マイコン２０の異常が検出され、これにともなってカウンタ３１ａの出力がＨレベルになると、ＮＯＴゲート３１ｃの出力は、所定時間遅れてＬレベルになる。すなわち、遅延時間が経過するまでは、ＮＯＴゲート３１ｃからもＨレベルの信号が出力される。 The output of the counter 31a is input to the AND gate 32e. The output of the NOT gate 31c is also input. When an abnormality of the microcomputer 20 is detected and the output of the counter 31a becomes H level along with this, the output of the NOT gate 31c becomes L level after a predetermined time delay. That is, an H level signal is also output from the NOT gate 31c until the delay time elapses.

ＡＮＤゲート３２ｅは、カウンタ３１ａの出力及びＮＯＴゲート３１ｃの出力が、ともにＨレベルの場合にのみ、Ｈレベルの信号を出力する。すなわち、遅延時間が経過するまでの間、ＡＮＤゲート３２ｅは、Ｈレベルの信号を出力する。ＯＲゲート３２ｃにＨレベルの信号が入力されるため、リセット部３２はリセット信号（Ｌレベルの信号）を出力する。 The AND gate 32e outputs an H level signal only when both the output of the counter 31a and the output of the NOT gate 31c are at an H level. That is, until the delay time elapses, the AND gate 32e outputs an H level signal. Since the H level signal is input to the OR gate 32c, the reset unit 32 outputs a reset signal (L level signal).

一方、遅延時間が経過すると、上記したように、ＮＯＴゲート３１ｃの出力がＬレベルになり、ＡＮＤゲート３２ｅが、Ｌレベルの信号を出力する。ＯＲゲート３２ｃにＬレベルの信号が入力されるため、リセット部３２はリセット信号を出力しない。すなわち、リセット信号の出力が停止される。 On the other hand, when the delay time has elapsed, as described above, the output of the NOT gate 31c becomes L level, and the AND gate 32e outputs an L level signal. Since an L level signal is input to the OR gate 32c, the reset unit 32 does not output a reset signal. That is, the output of the reset signal is stopped.

このように、本実施形態によれば、カウンタ３１ａがＨレベルの信号が出力し、ＮＯＴゲート３１ｃがＬレベルの信号を出力するまでの間、リセット信号を出力することができる。また、ＮＯＴゲート３１ｃからＬレベルの信号が出力されると、リセット信号の出力を停止することができる。このように、フェールセーフ部３１の出力に基づいて、リセット信号の出力時間を自動で決定することができる。 Thus, according to the present embodiment, a reset signal can be output until the counter 31a outputs an H level signal and the NOT gate 31c outputs an L level signal. Further, when an L level signal is output from the NOT gate 31c, the output of the reset signal can be stopped. As described above, the output time of the reset signal can be automatically determined based on the output of the fail safe unit 31.

また、ＮＯＴゲート３１ｃから出力されるＬレベルの信号は、フェールセーフ信号であるので、制御停止の直前にブレーキモードを自動で設定することができる。 Further, since the L level signal output from the NOT gate 31c is a fail safe signal, the brake mode can be automatically set immediately before the control is stopped.

（第３実施形態）
本実施形態において、第１実施形態に示した電子制御装置１０と共通する部分についての説明は割愛する。 (Third embodiment)
In the present embodiment, description of parts common to the electronic control device 10 shown in the first embodiment is omitted.

第１実施形態では、遅延タイマ３１ｂが設定する遅延時間と、パルス生成回路３２ｂが生成するパルスの幅が予め設定される例を示した。これに対し、本実施形態では、遅延時間とパルスの幅が、任意の値に設定可能となっている点を特徴とする。 In the first embodiment, the delay time set by the delay timer 31b and the width of the pulse generated by the pulse generation circuit 32b are set in advance. On the other hand, the present embodiment is characterized in that the delay time and the pulse width can be set to arbitrary values.

図１１に示すように、フェールセーフ部３１がレジスタ３１ｄを有している。レジスタ３１ｄには、遅延タイマ３１ｂによる遅延時間を設定するための値が記憶されている。レジスタ３１ｄの値は、マイコン２０からの信号によって、書き換えることができる。 As shown in FIG. 11, the fail safe unit 31 includes a register 31d. The register 31d stores a value for setting a delay time by the delay timer 31b. The value of the register 31d can be rewritten by a signal from the microcomputer 20.

同様に、リセット部３２がレジスタ３２ｆを有している。パルス生成回路３２ｂ及びレジスタ３２ｆが、特許請求の範囲に記載の設定手段に相当する。レジスタ３２ｆには、パルス生成回路３２ｂにて生成されるパルスの幅を設定するための値が記憶されている。換言すれば、リセット信号を出力する時間が記憶されている。レジスタ３２ｆの値は、マイコン２０からの信号によって、書き換えることができる。 Similarly, the reset unit 32 has a register 32f. The pulse generation circuit 32b and the register 32f correspond to setting means described in the claims. The register 32f stores a value for setting the width of the pulse generated by the pulse generation circuit 32b. In other words, the time for outputting the reset signal is stored. The value of the register 32f can be rewritten by a signal from the microcomputer 20.

本実施形態では、カウンタ３２ａの出力がＨレベルとなってリセット信号が出力される時間よりも、カウンタ３１ａの出力がＨレベルとなってリセット信号が出力される時間の方が長くなるように、レジスタ３２ｆの値が設定されている。また、レジスタ３１ｄの値として、遅延時間とが、退避指示信号に基づくリセット信号の出力時間とほぼ等しくなるような値が設定されている。 In the present embodiment, the time when the output of the counter 31a becomes H level and the reset signal is output is longer than the time when the output of the counter 32a becomes H level and the reset signal is output. The value of the register 32f is set. The value of the register 31d is set such that the delay time is substantially equal to the reset signal output time based on the save instruction signal.

図１２は、本実施形態の電子制御装置１０において、マイコン２０に恒久的な異常が生じたときの動作を示すタイミングチャートである。基本的には、第１実施形態（図９）と同じであり、異なる点は、カウンタ３１ａの出力がＨレベルとなってリセット信号が出力される時間が、第１実施形態よりも長くなっている点である。これによれば、ブレーキモードを長めに設定し、スロットルバルブ１４の減速の効果を高めることができる。 FIG. 12 is a timing chart illustrating an operation when a permanent abnormality occurs in the microcomputer 20 in the electronic control device 10 of the present embodiment. Basically, it is the same as that of the first embodiment (FIG. 9). The difference is that the time when the output of the counter 31a becomes H level and the reset signal is output is longer than that of the first embodiment. It is a point. According to this, the brake mode can be set longer and the effect of deceleration of the throttle valve 14 can be enhanced.

以上、本発明の好ましい実施形態について説明したが、本発明は上記実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.

電子制御装置１０が備える監視部は、監視ＩＣ２１に限定されない。たとえば、マイコン２０とは別に設けられた監視マイコンを採用することもできる。 The monitoring unit included in the electronic control device 10 is not limited to the monitoring IC 21. For example, a monitoring microcomputer provided separately from the microcomputer 20 can be employed.

マイコン２０によって駆動が制御される負荷は、電子スロットル１３に限定されない。フェールセーフ信号によって負荷の制御が停止状態になると、惰性によって負荷が動作し、それによりダメージを受ける虞のある負荷であれば適用対象となる。 The load whose drive is controlled by the microcomputer 20 is not limited to the electronic throttle 13. When the load control is stopped by the fail-safe signal, the load is operated by inertia, and if it is a load that may be damaged by the inertia, the load is applied.

電子制御装置１０としては、エンジンＥＣＵに限定されない。エンジンＥＣＵ以外の車載ＥＣＵを採用することもできる。また、車載にも限定されない。 The electronic control device 10 is not limited to the engine ECU. An in-vehicle ECU other than the engine ECU can also be employed. Moreover, it is not limited to vehicle-mounted.

カウンタ３１ａ，３２ａとして、ダウンカウンタの例を示したが、アップカウンタを採用することもできる。 Although the example of the down counter was shown as counter 31a, 32a, the up counter can also be employ | adopted.

Ｌレベルの信号をフェールセーフ信号とする例を示したが、これに限定されない。また、Ｌレベルの信号をリセット信号とする例を示したが、これに限定されない。Ｈレベルの信号をフェールセーフ信号として出力する場合、ＮＯＴゲート３１ｃは不要である。同じく、Ｈレベルの信号をリセット信号として出力する場合には、ＮＯＴゲート３２ｄは不要である。 Although an example in which an L-level signal is a fail-safe signal has been shown, the present invention is not limited to this. In addition, although an example in which an L level signal is used as a reset signal is shown, the present invention is not limited to this. When outputting an H level signal as a fail-safe signal, the NOT gate 31c is unnecessary. Similarly, when an H level signal is output as a reset signal, the NOT gate 32d is not necessary.

フェールセーフ部３１からの出力に基づいて、リセット信号の出力を停止する構成については、第２実施形態に示した構成に限定されるものではない。例えば、フェールセーフ部３１が、異常信号をトリガとして所定時間のみＨレベルの信号を出力するカウンタと、カウンタからＨレベルの信号が出力されると、異常検出部３０から正常信号が出力されるまでＨレベルの信号を保持して出力するデータ保持部と、遅延タイマと、を有する構成としてもよい。データ保持部は、例えばフリップフロップを用いて構成される。データ保持部は、トリガとして正常信号が入力されると、Ｌレベルの信号を出力する。これによれば、カウンタの出力をリセット部３２のＯＲゲート３２ｃに入力させることで、フェールセーフ信号の出力前に、リセット信号を所定時間出力することができる。また、リセット信号の出力開始から、遅延タイマの遅延時間分遅れて、フェールセーフ信号が出力される。 The configuration for stopping the output of the reset signal based on the output from the fail safe unit 31 is not limited to the configuration shown in the second embodiment. For example, when the fail safe unit 31 outputs an H level signal only for a predetermined time using an abnormal signal as a trigger, and when an H level signal is output from the counter, the abnormality detecting unit 30 outputs a normal signal. A data holding unit that holds and outputs an H level signal and a delay timer may be used. The data holding unit is configured using, for example, a flip-flop. When a normal signal is input as a trigger, the data holding unit outputs an L level signal. According to this, by inputting the output of the counter to the OR gate 32c of the reset unit 32, the reset signal can be output for a predetermined time before the output of the fail safe signal. Further, the fail safe signal is output with a delay of the delay timer from the start of the output of the reset signal.

リセット部３２がパルス生成回路３２ｂを有する例を示したが、フェールセーフ部３１がパルス生成回路を有しても良い。フェールセーフ部３１が、パルス生成回路を有する場合、パルス幅が記憶されるレジスタについても、フェールセーフ部３１に形成されることとなる。 Although the example in which the reset unit 32 includes the pulse generation circuit 32b has been described, the fail safe unit 31 may include the pulse generation circuit. When the fail safe unit 31 includes a pulse generation circuit, a register that stores a pulse width is also formed in the fail safe unit 31.

リセット部３２がＡＮＤゲート３２ｅを有する例を示したが、フェールセーフ部３１がＡＮＤゲートを有してもよい。 Although the example in which the reset unit 32 includes the AND gate 32e has been shown, the fail safe unit 31 may include an AND gate.

１０…電子制御装置、１１…インジェクタ、１２…点火プラグ、１３…電子スロットル、１４…スロットルバルブ、１５…モータ、２０…マイコン、２１…監視ＩＣ、２２…ＥＴＣドライバ、３０…異常検出部、３１…フェールセーフ部、３１ａ…カウンタ、３１ｂ…遅延タイマ、３１ｃ…ＮＯＴゲート、３１ｄ…レジスタ、３２…リセット部、３２ａ…カウンタ、３２ｂ…パルス生成回路、３２ｃ…ＯＲゲート、３２ｄ…ＮＯＴゲート、３２ｅ…ＡＮＤゲート、３２ｆ…レジスタ、４０〜４３…スイッチ、４４…第１通信線、４５…第２通信線、４６…第３通信線 DESCRIPTION OF SYMBOLS 10 ... Electronic control apparatus, 11 ... Injector, 12 ... Spark plug, 13 ... Electronic throttle, 14 ... Throttle valve, 15 ... Motor, 20 ... Microcomputer, 21 ... Monitoring IC, 22 ... ETC driver, 30 ... Abnormality detection part, 31 ... fail-safe part, 31a ... counter, 31b ... delay timer, 31c ... NOT gate, 31d ... register, 32 ... reset part, 32a ... counter, 32b ... pulse generation circuit, 32c ... OR gate, 32d ... NOT gate, 32e ... AND gate, 32f ... register, 40-43 ... switch, 44 ... first communication line, 45 ... second communication line, 46 ... third communication line

Claims

A control unit (20) for outputting a control signal for controlling driving of the load;
A drive circuit (22) for outputting a drive signal for driving the load based on the control signal;
A monitoring unit (21) for monitoring whether or not the control unit is operating normally;
An electronic control device comprising:
The monitoring unit
When detecting an abnormality of the control unit, an abnormality detecting means (30) for outputting an abnormality signal;
When the abnormal signal is input, fail-safe means (31) for outputting a fail-safe signal to the drive circuit in order to hold the load in a preset retracted state;
Reset means (32) for outputting a reset signal for resetting the control unit;
Have
The drive circuit outputs a signal that suppresses driving of the load as the drive signal when the reset signal is output;
The fail-safe means starts counting with the abnormal signal as a trigger, and outputs a save instruction signal as an output signal when a predetermined threshold is reached, and delays the output of the counting means for a predetermined time. Delay means (31b) for outputting, and outputting the fail-safe signal based on the delayed save instruction signal,
The reset means outputs the reset signal for a predetermined time based on the input of the save instruction signal,
The electronic control, wherein when an abnormality of the control unit is detected, the reset means outputs the reset signal based on the evacuation instruction signal, and then the fail safe means outputs the fail safe signal. apparatus.

The electronic control device according to claim 1, wherein the reset unit stops outputting the reset signal at a timing when the save instruction signal is output from the delay unit.

Setting means (32b, 32f) for setting a reset time for outputting the reset signal from the reset means;
The electronic control device according to claim 1, wherein the control unit is configured to be able to vary the reset time and the delay time delayed by the delay means.

The electronic control device according to any one of claims 1 to 3, wherein the electronic control device is mounted on a vehicle, and the control unit controls a motor (15) for opening and closing a throttle valve (14) as the load.
The electronic control device, wherein the control of the motor is stopped by the fail-safe signal, and the speed of the motor is reduced by the reset signal.