JP6287667B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6287667B2
JP6287667B2 JP2014155041A JP2014155041A JP6287667B2 JP 6287667 B2 JP6287667 B2 JP 6287667B2 JP 2014155041 A JP2014155041 A JP 2014155041A JP 2014155041 A JP2014155041 A JP 2014155041A JP 6287667 B2 JP6287667 B2 JP 6287667B2
Authority
JP
Japan
Prior art keywords
insulating portion
semiconductor substrate
mold
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014155041A
Other languages
Japanese (ja)
Other versions
JP2016032071A (en
Inventor
信久 中島
信久 中島
徳光 坂本
徳光 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014155041A priority Critical patent/JP6287667B2/en
Publication of JP2016032071A publication Critical patent/JP2016032071A/en
Application granted granted Critical
Publication of JP6287667B2 publication Critical patent/JP6287667B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Thyristors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、例えば大電力の制御などに用いられる半導体装置の製造方法及びその方法で製造された半導体装置に関する。   The present invention relates to a method for manufacturing a semiconductor device used for, for example, control of high power and a semiconductor device manufactured by the method.

特許文献1には、半導体基板の側面にシリコンゴムが形成された半導体装置が開示されている。   Patent Document 1 discloses a semiconductor device in which silicon rubber is formed on a side surface of a semiconductor substrate.

特開平8−222724号公報JP-A-8-222724

例えば高耐圧の半導体装置においては、放電防止等のために半導体基板の側面に絶縁部を形成することがある。この絶縁部は半導体基板をモールド金型の中に入れて形成する。モールド金型を半導体基板から外す際に、絶縁部が半導体基板から剥がれる問題があった。また、絶縁部に気泡が生じる問題もあった。   For example, in a high breakdown voltage semiconductor device, an insulating portion may be formed on the side surface of the semiconductor substrate to prevent discharge. This insulating part is formed by placing a semiconductor substrate in a mold. When removing the mold from the semiconductor substrate, there has been a problem that the insulating portion is peeled off from the semiconductor substrate. There is also a problem that bubbles are generated in the insulating portion.

本発明は、上述のような課題を解決するためになされたもので、半導体基板の側面に形成する絶縁部が剥がれたり、絶縁部の中に気泡が生じたりすることを防止できる半導体装置の製造方法、及び半導体装置を提供することを目的とする。   The present invention has been made to solve the above-described problems, and a semiconductor device that can prevent an insulating portion formed on a side surface of a semiconductor substrate from being peeled off or bubbles from being generated in the insulating portion. An object is to provide a method and a semiconductor device.

本願の発明に係る半導体装置の製造方法は、第1主面に第1電極が形成され、該第1主面と反対側の第2主面に第2電極が形成され、側面が樹脂コーティングされた半導体基板を第1モールド金型の中に入れて、該樹脂コーティングに接する第1絶縁部を形成する工程と、該第1絶縁部が形成された該半導体基板を第2モールド金型の中に入れて、該第1絶縁部を覆う第2絶縁部を形成する工程と、を備えたことを特徴とする。   In the method of manufacturing a semiconductor device according to the present invention, the first electrode is formed on the first main surface, the second electrode is formed on the second main surface opposite to the first main surface, and the side surface is resin-coated. Placing the semiconductor substrate in the first mold, forming a first insulating portion in contact with the resin coating, and placing the semiconductor substrate on which the first insulating portion is formed in the second mold. And a step of forming a second insulating portion covering the first insulating portion.

本発明によれば、半導体基板の側面を保護する絶縁部を複数回のモールド成型で形成するので、絶縁部が剥がれたり、絶縁部の中に気泡が生じたりすることを防止できる。   According to the present invention, since the insulating portion that protects the side surface of the semiconductor substrate is formed by multiple moldings, it is possible to prevent the insulating portion from being peeled off or bubbles from being generated in the insulating portion.

実施の形態1に係る半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device according to a first embodiment. 半導体基板の端部等の断面図である。It is sectional drawing, such as an edge part of a semiconductor substrate. 第1絶縁部を形成する工程を示す図である。It is a figure which shows the process of forming a 1st insulation part. 第1絶縁部を形成する工程を示す図である。It is a figure which shows the process of forming a 1st insulation part. 第2絶縁部を形成する工程を示す図である。It is a figure which shows the process of forming a 2nd insulation part. 第2絶縁部を形成する工程を示す図である。It is a figure which shows the process of forming a 2nd insulation part. 第2モールド金型から取り出された半導体基板の断面図である。It is sectional drawing of the semiconductor substrate taken out from the 2nd mold metal mold | die. 比較例のモールド金型等の断面図である。It is sectional drawing, such as a mold die of a comparative example. 比較例のモールド金型等の断面図である。It is sectional drawing, such as a mold die of a comparative example. 絶縁部の剥がれを示す図である。It is a figure which shows peeling of an insulation part. 絶縁部の気泡を示す図である。It is a figure which shows the bubble of an insulation part. 変形例に係る半導体基板の一部断面図である。It is a partial sectional view of a semiconductor substrate concerning a modification. 実施の形態2に係る半導体装置の一部断面図である。FIG. 6 is a partial cross-sectional view of a semiconductor device according to a second embodiment.

本発明の実施の形態に係る半導体装置の製造方法と半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。   A method for manufacturing a semiconductor device and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.

実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は、半導体基板12を備えた圧接型半導体装置である。半導体基板12の上面側にはカソード電極14とゲート電極16が形成されている。半導体基板12の下面側にはアノード電極18が形成されている。
Embodiment 1 FIG.
FIG. 1 is a sectional view of a semiconductor device 10 according to the first embodiment of the present invention. The semiconductor device 10 is a pressure contact type semiconductor device including a semiconductor substrate 12. A cathode electrode 14 and a gate electrode 16 are formed on the upper surface side of the semiconductor substrate 12. An anode electrode 18 is formed on the lower surface side of the semiconductor substrate 12.

半導体基板12の側面はベベル構造(傾斜した構造)となっている。半導体基板12の側面、上面端部及び下面端部に樹脂コーティング20が形成されている。樹脂コーティング20は、半導体基板12の側面及び半導体基板端部の安定化と、放電防止のために形成されている。樹脂コーティング20の材料は例えばポリイミドシリコンである。なお、樹脂コーティング20はジャンクションコーティングレジンと称されることもある。   The side surface of the semiconductor substrate 12 has a bevel structure (an inclined structure). A resin coating 20 is formed on the side surface, upper surface end portion, and lower surface end portion of the semiconductor substrate 12. The resin coating 20 is formed to stabilize the side surface of the semiconductor substrate 12 and the end portion of the semiconductor substrate and to prevent discharge. The material of the resin coating 20 is, for example, polyimide silicon. The resin coating 20 may be referred to as a junction coating resin.

樹脂コーティング20に接する第1絶縁部22が形成されている。そして、第1絶縁部22に接する第2絶縁部24が形成されている。第1絶縁部22と第2絶縁部24は、半導体基板12の側面を保護し、放電を防止し、耐圧を向上させるために設けられている。第1絶縁部22と第2絶縁部24の材料は例えばシリコンゴムである。   A first insulating portion 22 that contacts the resin coating 20 is formed. A second insulating portion 24 that contacts the first insulating portion 22 is formed. The first insulating portion 22 and the second insulating portion 24 are provided to protect the side surface of the semiconductor substrate 12, prevent discharge, and improve the withstand voltage. The material of the first insulating part 22 and the second insulating part 24 is, for example, silicon rubber.

アノード電極18にはアノード歪緩衝板30が接している。アノード歪緩衝板30にはアノード主電極32が接している。アノード歪緩衝板30とアノード主電極32の間に金属の位置決めピン34を設けることで、アノード主電極32のアノード歪緩衝板30に対する位置が決められている。   An anode strain buffer plate 30 is in contact with the anode electrode 18. An anode main electrode 32 is in contact with the anode strain buffer plate 30. By providing a metal positioning pin 34 between the anode strain buffer plate 30 and the anode main electrode 32, the position of the anode main electrode 32 with respect to the anode strain buffer plate 30 is determined.

カソード電極14には、カソード歪緩衝板40が接している。カソード歪緩衝板40にはカソード主電極42が接している。なお、アノード主電極32とカソード主電極42にはめっきで金属膜を形成することが望ましい。   A cathode strain buffer plate 40 is in contact with the cathode electrode 14. A cathode main electrode 42 is in contact with the cathode strain buffer plate 40. A metal film is preferably formed on the anode main electrode 32 and the cathode main electrode 42 by plating.

ゲート電極16には、センターゲート取り出し電極50が接している。センターゲート取り出し電極50はゲート電極16を外部と電気的に接続するために設けられている。センターゲート取り出し電極50は金属板52と絶縁体54を介して弾性体56に接している。弾性体56は例えば皿ばねなどの環状の弾性体である。センターゲート取り出し電極50のゲート電極16に接する部分は絶縁筒58に保護され、外部に伸びる部分は絶縁筒60に保護されている。   A center gate extraction electrode 50 is in contact with the gate electrode 16. The center gate extraction electrode 50 is provided to electrically connect the gate electrode 16 to the outside. The center gate extraction electrode 50 is in contact with the elastic body 56 through the metal plate 52 and the insulator 54. The elastic body 56 is an annular elastic body such as a disc spring. A portion of the center gate extraction electrode 50 that is in contact with the gate electrode 16 is protected by the insulating cylinder 58, and a portion extending to the outside is protected by the insulating cylinder 60.

上述の構成は、アノード主電極32とカソード主電極42を外部に露出させるようにしてセラミックパッケージ70とフランジ72に覆われている。半導体装置10の通電時には、カソード主電極42を下方に押し付ける圧接電極と、アノード主電極32を上方へ押し付ける圧接電極を用いて圧接型の半導体装置を構成する。また、センターゲート取り出し電極50が弾性体56によってゲート電極16に押し付けられ、センターゲート取り出し電極50とゲート電極16の接触を確実にする。この様な状態でゲート電極16−カソード電極14間に電流を流す事でカソード電極14−アノード電極18間の主電流を制御する。   The configuration described above is covered with the ceramic package 70 and the flange 72 so that the anode main electrode 32 and the cathode main electrode 42 are exposed to the outside. When the semiconductor device 10 is energized, a pressure contact type semiconductor device is configured using a pressure contact electrode that presses the cathode main electrode 42 downward and a pressure contact electrode that presses the anode main electrode 32 upward. Further, the center gate extraction electrode 50 is pressed against the gate electrode 16 by the elastic body 56, and the contact between the center gate extraction electrode 50 and the gate electrode 16 is ensured. In this state, the main current between the cathode electrode 14 and the anode electrode 18 is controlled by passing a current between the gate electrode 16 and the cathode electrode 14.

図2は、半導体基板12の端部等の断面図である。半導体基板12の側面12a、上面端部12b及び下面端部12cに樹脂コーティング20が形成されている。図2においてNE、PB、NB、PEはそれぞれ、nエミッタ層、pベース層、nベース層、pエミッタ層を指す。   FIG. 2 is a cross-sectional view of an end portion and the like of the semiconductor substrate 12. A resin coating 20 is formed on the side surface 12 a, the upper surface end portion 12 b, and the lower surface end portion 12 c of the semiconductor substrate 12. In FIG. 2, NE, PB, NB, and PE indicate an n emitter layer, a p base layer, an n base layer, and a p emitter layer, respectively.

半導体装置10の製造方法を説明する。まず、半導体基板12に、カソード電極14、ゲート電極16及びアノード電極18を形成する。次いで、砥石又はサンドブラスト等により半導体基板12の側面にベベルを形成する。そして、例えば、回転塗布又は筆塗りにより、半導体基板12の側面、上面端部及び下面端部に樹脂コーティング20を形成する。   A method for manufacturing the semiconductor device 10 will be described. First, the cathode electrode 14, the gate electrode 16, and the anode electrode 18 are formed on the semiconductor substrate 12. Next, a bevel is formed on the side surface of the semiconductor substrate 12 with a grindstone or sandblast. Then, for example, the resin coating 20 is formed on the side surface, the upper surface end portion, and the lower surface end portion of the semiconductor substrate 12 by spin coating or brush coating.

次いで、第1絶縁部22を形成する。第1絶縁部を形成する工程は図3、4を参照して説明する。第1絶縁部22を形成する際には、図3に示す第1モールド金型100を用いる。第1モールド金型100は下金型102と上金型104を備えている。半導体基板12を下金型102の予め定められた場所にのせた後に、下金型102の上に上金型104をのせる。これにより、半導体基板12を第1モールド金型100の中に入れた状態とする。   Next, the first insulating portion 22 is formed. The step of forming the first insulating portion will be described with reference to FIGS. When forming the first insulating portion 22, the first mold 100 shown in FIG. 3 is used. The first mold 100 includes a lower mold 102 and an upper mold 104. After placing the semiconductor substrate 12 on a predetermined location of the lower mold 102, the upper mold 104 is placed on the lower mold 102. As a result, the semiconductor substrate 12 is put in the first mold 100.

下金型102と上金型104を重ね合わせた状態では、半導体基板12の端部(樹脂コーティング20)を囲むキャビティC1が形成される。このキャビティC1の大きさを小さくするために、半導体基板12上面から上金型104までの距離y1は2mm以下とし、半導体基板12下面から下金型102までの距離y2は2mm以下とすることが好ましい。そして、このキャビティC1は、第1絶縁部の材料をキャビティC1に注入する注入口106、及び余分な材料を排出する排出口108につながっている。   In the state where the lower mold 102 and the upper mold 104 are overlapped, a cavity C1 surrounding the end portion (resin coating 20) of the semiconductor substrate 12 is formed. In order to reduce the size of the cavity C1, the distance y1 from the upper surface of the semiconductor substrate 12 to the upper mold 104 is set to 2 mm or less, and the distance y2 from the lower surface of the semiconductor substrate 12 to the lower mold 102 is set to 2 mm or less. preferable. The cavity C1 is connected to an inlet 106 for injecting the material of the first insulating portion into the cavity C1 and an outlet 108 for discharging excess material.

次に、図4に示すように、注入ノズル110を注入口106にあてて、キャビティC1の中に液状のシリコンゴムを注入する。余分なシリコンゴム112が排出口108から出る程度までシリコンゴムを十分に注入し、キャビティC1にシリコンゴムを充填する。このときの下金型102と上金型104の温度は例えば150℃程度とする。この状態を例えば2分程度保持し、液状のシリコンゴムを硬化させる。   Next, as shown in FIG. 4, the injection nozzle 110 is applied to the injection port 106, and liquid silicon rubber is injected into the cavity C1. Silicon rubber is sufficiently injected to the extent that excess silicon rubber 112 exits from the discharge port 108, and the cavity C1 is filled with silicon rubber. At this time, the temperature of the lower mold 102 and the upper mold 104 is set to about 150 ° C., for example. This state is maintained for about 2 minutes, for example, and the liquid silicone rubber is cured.

シリコンゴム硬化後は、上下金型102、104を分離し第1絶縁部22が形成された半導体基板12を取り出す。取出し直後は第1絶縁部22が仮硬化している状態であるため、第1絶縁部22と樹脂コーティング20との密着は不十分である。そこで、第1絶縁部22を樹脂コーティング20に密着させるために、200℃程度に保たれた高温槽の中に半導体基板12を5時間程度保管し、第1絶縁部22を更に硬化させる。こうして、樹脂コーティング20に接する第1絶縁部22を形成する。   After the silicon rubber is cured, the upper and lower molds 102 and 104 are separated and the semiconductor substrate 12 on which the first insulating portion 22 is formed is taken out. Immediately after the removal, the first insulating portion 22 is in a temporarily cured state, so that the first insulating portion 22 and the resin coating 20 are not sufficiently adhered. Therefore, in order to bring the first insulating portion 22 into close contact with the resin coating 20, the semiconductor substrate 12 is stored for about 5 hours in a high-temperature bath maintained at about 200 ° C., and the first insulating portion 22 is further cured. In this way, the first insulating portion 22 in contact with the resin coating 20 is formed.

次いで、第2絶縁部24を形成する。第2絶縁部を形成する工程は図5、6を参照して説明する。第2絶縁部24を形成する際には、図5に示す第2モールド金型120を用いる。第2モールド金型120は、下金型122と上金型124を備えている。半導体基板12を下金型122の予め定められた場所にのせた後に、下金型122の上に上金型124をのせる。これにより、半導体基板12を第2モールド金型120の中に入れた状態とする。   Next, the second insulating portion 24 is formed. The process of forming the second insulating portion will be described with reference to FIGS. When forming the second insulating portion 24, the second mold 120 shown in FIG. 5 is used. The second mold 120 includes a lower mold 122 and an upper mold 124. After placing the semiconductor substrate 12 on a predetermined location of the lower mold 122, the upper mold 124 is placed on the lower mold 122. As a result, the semiconductor substrate 12 is put in the second mold 120.

下金型122と上金型124を重ね合わせた状態では、半導体基板12の端部(樹脂コーティング20と第1絶縁部22)を囲むキャビティC2が形成される。キャビティC2は、第2絶縁部の材料をキャビティC2に注入する注入口126、及び余分な材料を排出する排出口128につながっている。   In a state where the lower mold 122 and the upper mold 124 are overlapped, a cavity C2 surrounding the end portion (the resin coating 20 and the first insulating portion 22) of the semiconductor substrate 12 is formed. The cavity C2 is connected to an inlet 126 for injecting the material of the second insulating portion into the cavity C2 and an outlet 128 for discharging excess material.

次に、図6に示すように、注入ノズル130を注入口126にあてて、キャビティC2の中に液状のシリコンゴムを注入する。余分なシリコンゴム132が排出口128から出る程度までシリコンゴムを十分に注入し、キャビティC2にシリコンゴムを充填する。このときの下金型122と上金型124の温度は例えば150℃程度とする。この状態を例えば2分程度保持し、液状のシリコンゴムを硬化させる。   Next, as shown in FIG. 6, the injection nozzle 130 is applied to the injection port 126, and liquid silicon rubber is injected into the cavity C2. Silicon rubber is sufficiently injected to the extent that excess silicon rubber 132 exits from the discharge port 128, and the cavity C2 is filled with silicon rubber. At this time, the temperature of the lower mold 122 and the upper mold 124 is set to about 150 ° C., for example. This state is maintained for about 2 minutes, for example, and the liquid silicone rubber is cured.

その後、上下金型122、124を分離し第2絶縁部24が形成された半導体基板12を取り出す。そして、半導体基板12を高温槽の中に入れるなどして第2絶縁部24を更に硬化させる。こうして、第1絶縁部22を覆う第2絶縁部24を形成する。   Thereafter, the upper and lower molds 122 and 124 are separated, and the semiconductor substrate 12 on which the second insulating portion 24 is formed is taken out. And the 2nd insulating part 24 is further hardened by putting the semiconductor substrate 12 in a high temperature tank. In this way, the second insulating portion 24 that covers the first insulating portion 22 is formed.

図7は、第2モールド金型120から取り出された半導体基板の断面図である。半導体基板は例えば平面視で円形である。半導体基板の外周全体にわたって樹脂コーティング20、第1絶縁部22、及び第2絶縁部24が形成される。なお、第1絶縁部22を第1モールド金型から離しやすくし、第2絶縁部24を第2モールド金型から離しやすくするために、第1絶縁部22と第2絶縁部24の側面はテーパ形状となっている。第1絶縁部22と第2絶縁部24の側面をテーパ形状にすると離型性が向上する。図7に示す半導体基板に対して、各部品を取り付けて図1に示す半導体装置10を完成させる。   FIG. 7 is a cross-sectional view of the semiconductor substrate taken out from the second mold 120. The semiconductor substrate is, for example, circular in plan view. The resin coating 20, the first insulating part 22, and the second insulating part 24 are formed over the entire outer periphery of the semiconductor substrate. In order to easily separate the first insulating part 22 from the first mold and to easily separate the second insulating part 24 from the second mold, the side surfaces of the first insulating part 22 and the second insulating part 24 are Tapered shape. When the side surfaces of the first insulating portion 22 and the second insulating portion 24 are tapered, the releasability is improved. Each component is attached to the semiconductor substrate shown in FIG. 7 to complete the semiconductor device 10 shown in FIG.

ここで、本発明の特徴の理解を容易にするために、比較例について説明する。図8は、比較例のモールド金型等の断面図である。モールド金型200は下金型202と上金型204を備えている。このモールド金型200は、前述の第2モールド金型120と同じ形状を有する。   Here, comparative examples will be described in order to facilitate understanding of the features of the present invention. FIG. 8 is a cross-sectional view of a comparative mold or the like. The mold 200 includes a lower mold 202 and an upper mold 204. The mold 200 has the same shape as the second mold 120 described above.

樹脂コーティング20が形成された半導体基板12をモールド金型200の中に入れた状態で、シリコンゴムを注入する。そしてこの状態を例えば2分程度保持し液状のシリコンゴムを硬化させる。これにより絶縁部206が形成される。シリコンゴム硬化後は、図9に示すように、上下金型202、204を分離しモールド金型200から半導体基板12を取り出す。その後、半導体基板12を高温槽に保管し絶縁部206をさらに硬化させる。   Silicon rubber is injected while the semiconductor substrate 12 on which the resin coating 20 is formed is placed in the mold 200. This state is maintained for about 2 minutes, for example, and the liquid silicon rubber is cured. Thereby, the insulating part 206 is formed. After the silicon rubber is cured, the upper and lower molds 202 and 204 are separated and the semiconductor substrate 12 is taken out from the mold 200 as shown in FIG. Thereafter, the semiconductor substrate 12 is stored in a high temperature bath, and the insulating portion 206 is further cured.

図10は、比較例に係る半導体装置の製造方法で製造された半導体基板等の断面図である。樹脂コーティング20は1つの大きな絶縁部206で覆われている。モールド金型200から半導体基板12を取り出す際にモールド金型200に絶縁部206が引っ張られて絶縁部206の剥がれ220が生じている。   FIG. 10 is a cross-sectional view of a semiconductor substrate or the like manufactured by the method for manufacturing a semiconductor device according to the comparative example. The resin coating 20 is covered with one large insulating portion 206. When the semiconductor substrate 12 is taken out from the mold 200, the insulating part 206 is pulled on the mold 200, and the insulating part 206 is peeled off 220.

図11は、比較例に係る半導体装置の製造方法で製造された半導体基板等の、図10とは別の部分の断面図である。絶縁部206の中に気泡222が発生している。モールド金型の注入口からモールド金型のキャビティ内に液状のシリコンゴムを注入すると、当該キャビティ内のエアーが押し出され当該キャビティが液状シリコンゴムで充填されていく。キャビティ内のエアーは全てモールド金型外に押し出されるのが理想的である。しかし、例えば、半導体基板の端部の下面側に大きなキャビティがあると、この部分に気泡が残りやすい。特に出口付近で気泡が残りやすい。   FIG. 11 is a cross-sectional view of a portion different from FIG. 10, such as a semiconductor substrate manufactured by the method for manufacturing a semiconductor device according to the comparative example. Bubbles 222 are generated in the insulating portion 206. When liquid silicon rubber is injected into the mold mold cavity from the mold mold inlet, the air in the cavity is pushed out and the cavity is filled with liquid silicon rubber. Ideally, all the air in the cavity is pushed out of the mold. However, for example, if there is a large cavity on the lower surface side of the end portion of the semiconductor substrate, bubbles tend to remain in this portion. In particular, bubbles are likely to remain near the exit.

剥がれ220又は気泡222があると、半導体装置に電圧を印加した際に内部放電したり、経時的に耐圧が劣化したりするおそれがある。剥がれ220又は気泡222は絶縁部が大きいほど発生しやすいので、絶縁部を小さくすれば剥がれ220又は気泡222を抑制できる。しかし、高耐圧の半導体装置では、電圧に対する絶縁距離を大きく確保する必要があるため、絶縁部を大きくする必要がある。従って、比較例の方法では、耐圧を確保しつつ、剥がれ220又は気泡222の抑制することができない。   If the peeling 220 or the bubble 222 is present, there is a possibility that internal discharge occurs when a voltage is applied to the semiconductor device, or the withstand voltage deteriorates with time. Since the peeling 220 or the bubbles 222 are more likely to occur as the insulating portion is larger, the peeling 220 or the bubbles 222 can be suppressed by reducing the insulating portion. However, in a high breakdown voltage semiconductor device, it is necessary to secure a large insulation distance with respect to the voltage, and thus it is necessary to increase the insulation portion. Therefore, the method of the comparative example cannot suppress the peeling 220 or the bubbles 222 while ensuring the withstand voltage.

ところが、本発明の実施の形態に係る半導体装置の製造方法によれば、絶縁部を小さくすることなく、絶縁部が剥がれたり絶縁部の中に気泡が生じたりすることを防止できる。実施の形態1の半導体装置の製造方法では第1絶縁部22と第2絶縁部24を別の工程で形成する。つまり、まず、半導体基板12の端部を囲む小さいキャビティC1を有する第1モールド金型100を用いて第1絶縁部22を形成する。キャビティC1は小さいのでそこに形成される第1絶縁部22も小さい。小さい第1絶縁部22とは、例えば図3の距離y1、y2をそれぞれ2mm以下とすることで得られる。よって、第1モールド金型100から半導体基板12を取り出すときに第1絶縁部22が樹脂コーティング20から剥がれることを防止できる。また、キャビティC1が小さいので、キャビティC1に液状のシリコンゴムを充填する際に気泡が生じることを防止できる。なお、図3に示した距離y1、y2をそれぞれ2mm以下にすることで確実に剥がれ及び気泡を防止できるが、剥がれ及び気泡を抑制できる限り距離y1、y2の寸法を変更してもよい。   However, according to the method for manufacturing a semiconductor device according to the embodiment of the present invention, it is possible to prevent the insulating portion from being peeled off or bubbles from being generated in the insulating portion without reducing the insulating portion. In the method of manufacturing the semiconductor device according to the first embodiment, the first insulating portion 22 and the second insulating portion 24 are formed in separate steps. That is, first, the first insulating portion 22 is formed using the first mold 100 having the small cavity C1 surrounding the end portion of the semiconductor substrate 12. Since the cavity C1 is small, the first insulating portion 22 formed therein is also small. The small first insulating portion 22 can be obtained by setting the distances y1 and y2 in FIG. 3 to 2 mm or less, for example. Therefore, it is possible to prevent the first insulating portion 22 from being peeled off from the resin coating 20 when the semiconductor substrate 12 is taken out from the first mold 100. Further, since the cavity C1 is small, it is possible to prevent bubbles from being generated when the cavity C1 is filled with liquid silicon rubber. In addition, peeling and bubbles can be reliably prevented by setting the distances y1 and y2 shown in FIG. 3 to 2 mm or less, respectively, but the distances y1 and y2 may be changed as long as peeling and bubbles can be suppressed.

第2モールド金型120のキャビティC2は、第1絶縁部22がない比較例の場合と比較して、第1絶縁部22がある分だけ狭くなる。従って、第2絶縁部24の剥がれと気泡の発生を防止できる。このように、2つのモールド金型で順次に第1絶縁部22と第2絶縁部24を形成することで所望の耐圧を実現する絶縁部(第1絶縁部22と第2絶縁部24)を形成するので、絶縁部の剥がれ又は気泡を防止できる。   The cavity C <b> 2 of the second mold 120 is narrowed by the amount of the first insulating portion 22 as compared with the comparative example without the first insulating portion 22. Therefore, peeling of the second insulating portion 24 and generation of bubbles can be prevented. In this way, the first insulating portion 22 and the second insulating portion 24 are sequentially formed by two mold dies, thereby providing an insulating portion (first insulating portion 22 and second insulating portion 24) that achieves a desired breakdown voltage. Since it forms, the peeling of an insulation part or a bubble can be prevented.

本発明の実施の形態に係る半導体装置の製造方法と半導体装置は様々な変形が可能である。例えば、絶縁部は第1絶縁部22と第2絶縁部24の2つで構成したが、3つ以上の絶縁部を順次形成してもよい。耐圧特性を安定化させ、材料管理を容易化するためには、第1絶縁部22と第2絶縁部24は同じ材料で形成した方がよい。しかし、十分な耐圧が得られる限り、これらを別々の材料で形成してもよい。また、第1絶縁部22と第2絶縁部24をシリコンゴム以外の材料で形成してもよい。樹脂コーティング20の材料は、半導体基板12との接着性のよい材料であればよく、ポリイミドシリコンに限定されない。   The semiconductor device manufacturing method and the semiconductor device according to the embodiments of the present invention can be variously modified. For example, although the insulating part is composed of the first insulating part 22 and the second insulating part 24, three or more insulating parts may be formed sequentially. In order to stabilize the pressure resistance characteristics and facilitate material management, it is preferable that the first insulating portion 22 and the second insulating portion 24 be formed of the same material. However, these may be formed of different materials as long as a sufficient breakdown voltage can be obtained. Further, the first insulating portion 22 and the second insulating portion 24 may be formed of a material other than silicon rubber. The material of the resin coating 20 may be any material that has good adhesion to the semiconductor substrate 12 and is not limited to polyimide silicon.

半導体基板12の端部(側面)の形状は特に限定されない。例えば、図12に示す、メサ型ベベル構造を採用してもよい。半導体装置10はセンターゲート構造を採用しているが必ずしもこれに限定されず、様々なタイプの半導体装置を採用してもよい。第1主面に第1電極が形成され、第1主面と反対側の第2主面に第2電極が形成された半導体基板であれば圧接型半導体装置を構成できる。つまり、第1電極に電気的に接続された第1主電極と、第2電極に電気的に接続された第2主電極とで半導体基板を挟んで圧接型半導体装置を形成する。例えば、BTB(Back to Back)、SVG(Static Var Generator)等の電力用の半導体装置、製鉄圧延機駆動用インバータ等の工業用の半導体装置、又はその他高電圧・大容量スイッチ等に、本発明の半導体基板を用いることができる。   The shape of the end (side surface) of the semiconductor substrate 12 is not particularly limited. For example, a mesa bevel structure shown in FIG. 12 may be adopted. The semiconductor device 10 employs a center gate structure, but is not necessarily limited thereto, and various types of semiconductor devices may be employed. A pressure-contact type semiconductor device can be configured as long as the semiconductor substrate has the first electrode formed on the first main surface and the second electrode formed on the second main surface opposite to the first main surface. That is, a pressure contact type semiconductor device is formed by sandwiching a semiconductor substrate between the first main electrode electrically connected to the first electrode and the second main electrode electrically connected to the second electrode. For example, the present invention is applied to power semiconductor devices such as BTB (Back to Back) and SVG (Static Var Generator), industrial semiconductor devices such as inverters for driving steel mills, and other high voltage / large capacity switches. The semiconductor substrate can be used.

これらの変形は以下の実施の形態に係る半導体装置の製造方法と半導体装置に適宜に応用できる。なお、以下の実施の形態については、実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。   These modifications can be appropriately applied to the semiconductor device manufacturing method and the semiconductor device according to the following embodiments. Since the following embodiment has much in common with the first embodiment, the difference from the first embodiment will be mainly described.

実施の形態2.
図13は、本発明の実施の形態2に係る半導体装置の一部断面図である。第2絶縁部300は、半導体基板12の外側を向く第1側面300aと、半導体基板12の内側を向く第2側面300bとを有している。第1側面300aと第2側面300bは半導体基板12の長手方向(x方向)と直交している。第2絶縁部300は第1絶縁部22よりも硬い材料で形成されている。
Embodiment 2. FIG.
FIG. 13 is a partial cross-sectional view of the semiconductor device according to the second embodiment of the present invention. The second insulating part 300 has a first side surface 300 a facing the outside of the semiconductor substrate 12 and a second side surface 300 b facing the inside of the semiconductor substrate 12. The first side surface 300 a and the second side surface 300 b are orthogonal to the longitudinal direction (x direction) of the semiconductor substrate 12. The second insulating part 300 is made of a material harder than the first insulating part 22.

半導体装置を組み立てる際には、半導体基板12を正しい位置に位置決めする必要がある。この位置決めに第1側面300a又は第2側面300bを利用する。具体的には、第1側面300a又は第2側面300bに位置決め部材を押し当てて、半導体基板12を予め定められた場所に位置させることができる。よって、第2絶縁部の側面がテーパを有し半導体基板の長手方向と直交しない場合と比べて、位置決め精度を向上させることができる。   When assembling the semiconductor device, it is necessary to position the semiconductor substrate 12 at a correct position. The first side surface 300a or the second side surface 300b is used for this positioning. Specifically, a positioning member can be pressed against the first side surface 300a or the second side surface 300b to position the semiconductor substrate 12 at a predetermined location. Therefore, positioning accuracy can be improved as compared with the case where the side surface of the second insulating portion has a taper and is not orthogonal to the longitudinal direction of the semiconductor substrate.

第2絶縁部がやわらかい材料で形成されると、位置決め時に第2絶縁部が変形し位置決め精度が低化するおそれがある。そこで、本発明の実施の形態2では、第2絶縁部300を第1絶縁部22よりも硬い材料で形成することで、位置決め時の第2絶縁部300の変形を防止することとした。第1絶縁部22に耐圧維持に好適な材料を用いて、第2絶縁部300に第1絶縁部22より硬い材料を用いることで、耐圧を維持しつつ位置決め精度を高めることができる。   If the second insulating portion is formed of a soft material, the second insulating portion may be deformed during positioning, and the positioning accuracy may be reduced. Therefore, in the second embodiment of the present invention, the second insulating part 300 is formed of a material harder than the first insulating part 22, thereby preventing the deformation of the second insulating part 300 during positioning. By using a material suitable for maintaining the withstand voltage for the first insulating portion 22 and using a material harder than the first insulating portion 22 for the second insulating portion 300, positioning accuracy can be increased while maintaining the withstand voltage.

第1側面300aと第2側面300bのうち少なくとも一方が半導体基板12の長手方向と直交するようにすれば半導体基板12の位置あわせが可能である。よって、第1側面と第2側面のいずれか一方だけを半導体基板12の長手方向に直行させてもよい。   If at least one of the first side surface 300a and the second side surface 300b is orthogonal to the longitudinal direction of the semiconductor substrate 12, the semiconductor substrate 12 can be aligned. Therefore, only one of the first side surface and the second side surface may be perpendicular to the longitudinal direction of the semiconductor substrate 12.

10 半導体装置、 12 半導体基板、 12a 側面、 12b 上面端部、 12c 下面端部、 14 カソード電極、 16 ゲート電極、 18 アノード電極、 20 樹脂コーティング、 22 第1絶縁部、 24 第2絶縁部、 30 アノード歪緩衝板、 32 アノード主電極、 40 カソード歪緩衝板、 42 カソード主電極、 50 センターゲート取り出し電極、 100 第1モールド金型、 120 第2モールド金型、 220 剥がれ、 222 気泡、 300 第2絶縁部、 300a 第1側面、 300b 第2側面   DESCRIPTION OF SYMBOLS 10 Semiconductor device, 12 Semiconductor substrate, 12a Side surface, 12b Upper surface edge part, 12c Lower surface edge part, 14 Cathode electrode, 16 Gate electrode, 18 Anode electrode, 20 Resin coating, 22 1st insulation part, 24 2nd insulation part, 30 Anode strain buffer plate, 32 Anode main electrode, 40 Cathode strain buffer plate, 42 Cathode main electrode, 50 Center gate extraction electrode, 100 First mold die, 120 Second mold die, 220 Peel, 222 Bubble, 300 Second Insulating part, 300a first side, 300b second side

Claims (5)

第1主面に第1電極が形成され、前記第1主面と反対側の第2主面に第2電極が形成され、側面が樹脂コーティングされた半導体基板を第1モールド金型の中に入れて、前記樹脂コーティングに接する第1絶縁部を形成する工程と、
前記第1絶縁部が形成された前記半導体基板を第2モールド金型の中に入れて、前記第1絶縁部を覆う第2絶縁部を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
The first electrode is formed on the first main surface, the second electrode is formed on the second main surface opposite to the first main surface, and the semiconductor substrate whose side surface is resin-coated is placed in the first mold. And forming a first insulating portion in contact with the resin coating;
Placing the semiconductor substrate on which the first insulating portion is formed in a second mold and forming a second insulating portion that covers the first insulating portion. Device manufacturing method.
前記第1絶縁部と前記第2絶縁部は同じ材料で形成されたことを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first insulating portion and the second insulating portion are formed of the same material. 前記第2絶縁部は、前記半導体基板の外側を向く第1側面と、前記半導体基板の内側を向く第2側面とを有し、
前記第1側面と前記第2側面のうち少なくとも一方は、前記半導体基板の長手方向と直交することを特徴とする請求項1に記載の半導体装置の製造方法。
The second insulating portion has a first side surface facing the outside of the semiconductor substrate and a second side surface facing the inside of the semiconductor substrate,
2. The method of manufacturing a semiconductor device according to claim 1, wherein at least one of the first side surface and the second side surface is orthogonal to a longitudinal direction of the semiconductor substrate.
前記第2絶縁部は前記第1絶縁部よりも硬い材料で形成されたことを特徴とする請求項3に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 3, wherein the second insulating portion is formed of a material harder than the first insulating portion. 前記第1絶縁部はシリコンゴムで形成されたことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the first insulating portion is formed of silicon rubber.
JP2014155041A 2014-07-30 2014-07-30 Manufacturing method of semiconductor device Active JP6287667B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155041A JP6287667B2 (en) 2014-07-30 2014-07-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155041A JP6287667B2 (en) 2014-07-30 2014-07-30 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2016032071A JP2016032071A (en) 2016-03-07
JP6287667B2 true JP6287667B2 (en) 2018-03-07

Family

ID=55442274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155041A Active JP6287667B2 (en) 2014-07-30 2014-07-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6287667B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3005331B2 (en) * 1991-07-15 2000-01-31 日本インター株式会社 Semiconductor device
JPH08330337A (en) * 1995-05-30 1996-12-13 Hitachi Ltd Flat type semiconductor device
JP2008186922A (en) * 2007-01-29 2008-08-14 Mitsubishi Electric Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016032071A (en) 2016-03-07

Similar Documents

Publication Publication Date Title
JP5428362B2 (en) Manufacturing method of semiconductor device
US10181445B2 (en) Power module
TWI645952B (en) Resin molding metal mold and resin molding method
US20130056883A1 (en) Semiconductor device and method of manufacturing the same
US10068825B2 (en) Semiconductor device
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
JPWO2016170579A1 (en) Manufacturing method of semiconductor device
TWI695421B (en) Manufacturing method of semiconductor device
CN109887890B (en) Fan-out type inverted packaging structure and preparation method thereof
JPWO2014038310A1 (en) Manufacturing method of semiconductor device
JP2014049695A (en) Semiconductor device and method of manufacturing the same
CN107316817B (en) Package and method of manufacturing the same
JP6287667B2 (en) Manufacturing method of semiconductor device
JP5352220B2 (en) Manufacturing method of semiconductor device
JP6550741B2 (en) Manufacturing method of semiconductor device
JP5471064B2 (en) Manufacturing method of semiconductor device
JP4363324B2 (en) Semiconductor module
CN106537578B (en) The switch-off power semiconductor device and its manufacturing method that improvement with grating ring is centered and fixed
US11387158B2 (en) Semiconductor device and semiconductor element
JP2014187135A (en) Semiconductor device
TW202113937A (en) Method for manufacturing semiconductor device
TWI747404B (en) Semiconductor packaging method and packaging structure
JP2005123456A (en) Manufacturing method of semiconductor device
KR101583767B1 (en) Cap type electrostatic chuck having heater and method of manufacturing the same
JP4670276B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250