JP6287277B2 - 3-phase rectifier - Google Patents
3-phase rectifier Download PDFInfo
- Publication number
- JP6287277B2 JP6287277B2 JP2014018079A JP2014018079A JP6287277B2 JP 6287277 B2 JP6287277 B2 JP 6287277B2 JP 2014018079 A JP2014018079 A JP 2014018079A JP 2014018079 A JP2014018079 A JP 2014018079A JP 6287277 B2 JP6287277 B2 JP 6287277B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- signal
- switching
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、3相整流器に関する。 The present invention relates to a three-phase rectifier.
特許文献1には、3相整流器において、3相交流電源から全波整流回路への各相の入力をON/OFFする双方向スイッチ回路を所定のスイッチング周期のスイッチングパターンに基づいてスイッチング制御することが記載されている。これにより、特許文献1によれば、入力される交流電流を高調波が低減された正弦波にでき、出力される直流電圧を一定にできるとされている。
In
しかし、本発明者が検討したところ、特許文献1に記載の技術では、入力交流電流に含まれる高調波が増加したり、出力直流電圧が脈動したりする可能性があることが分かった。
However, as a result of investigation by the present inventor, it has been found that the technique described in
本発明は、上記に鑑みてなされたものであって、入力交流電流に含まれる高調波を低減でき出力直流電圧の脈動を抑制できる3相整流器を得ることを目的とする。 This invention is made | formed in view of the above, Comprising: It aims at obtaining the three-phase rectifier which can reduce the harmonic contained in an input alternating current, and can suppress the pulsation of an output DC voltage.
上述した課題を解決し、目的を達成するために、本発明の第1の側面にかかる3相整流器は、3相交流電源から入力される3相交流電力を直流電力に変換する3相整流器であって、前記3相交流電力を直流電力に整流する全波整流回路と、前記3相交流電源から前記全波整流回路への各相の供給をON/OFFする複数のスイッチング素子を有する双方向スイッチ回路と、前記3相交流電力に対応した基準信号に応じて、前記双方向スイッチ回路をON/OFFさせるための各相のスイッチングパターンを生成し、生成されたスイッチングパターンに基づいて、前記双方向スイッチ回路をスイッチング制御する制御手段とを備え、前記制御手段は、前記基準信号に応じて、キャリア信号を発生するキャリア発生部と、前記基準信号に応じて、各相の電圧に対応した制御信号を生成する生成部と、前記発生されたキャリア信号と前記生成された制御信号とを用いて、前記双方向スイッチ回路のスイッチングパターンを発生するスイッチングパターン発生部と、を有し、前記生成部は、前記制御信号の最大振幅の絶対値をPeとし、前記キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、前記制御信号を生成し、前記制御手段は、前記複数のスイッチング素子のそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成し、前記制御手段は、前記3相交流電力における相電圧のゼロクロスのタイミングを検出し、検出された少なくともいずれか1つの相電圧又は線間電圧のゼロクロスのタイミングを示すゼロクロス信号を前記基準信号として生成するゼロクロス検出部をさらに有し、前記生成部は、前記生成されたゼロクロス信号に基づいて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を前記制御信号として生成し、前記生成部は、最大振幅の絶対値が1になるように各相の電圧が規格化された正弦波テーブルを用いて各相の電圧を推定し、推定された各相の電圧に0より大きく且つ1より小さい係数を乗算することにより、前記制御信号を生成することを特徴とする。 In order to solve the above-described problems and achieve the object, the three-phase rectifier according to the first aspect of the present invention is a three-phase rectifier that converts three-phase AC power input from a three-phase AC power source into DC power. And a full-wave rectifier circuit that rectifies the three-phase alternating current power into direct-current power, and a plurality of switching elements that turn on / off each phase supply from the three-phase alternating current power source to the full-wave rectifier circuit. In accordance with a reference signal corresponding to the switch circuit and the three-phase AC power, a switching pattern of each phase for turning on / off the bidirectional switch circuit is generated, and the both are generated based on the generated switching pattern. Control means for switching control of a direction switch circuit, the control means according to the reference signal, a carrier generation unit for generating a carrier signal, and according to the reference signal, A generation unit that generates a control signal corresponding to a phase voltage; a switching pattern generation unit that generates a switching pattern of the bidirectional switch circuit using the generated carrier signal and the generated control signal; And the generator generates the control signal such that Pe / Pc <1, where Pe is the absolute value of the maximum amplitude of the control signal and Pc is the absolute value of the maximum amplitude of the carrier signal. And the control means generates a switching pattern for each phase so that an on / off pattern considering each fall time of the plurality of switching elements is included , and the control means includes the three-phase AC power. The timing of the zero crossing of the phase voltage is detected, and the timing of the zero crossing of at least one of the detected phase voltage or line voltage is detected. A zero-cross detection unit that generates a zero-cross signal as the reference signal, and the generation unit determines the voltage of each phase based on the generated zero-cross signal so that the absolute value of the maximum amplitude is smaller than 1. A standardized signal is generated as the control signal, and the generation unit estimates the voltage of each phase using a sine wave table in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is 1. Then, the control signal is generated by multiplying the estimated voltage of each phase by a coefficient larger than 0 and smaller than 1 .
また、本発明の第2の側面にかかる3相整流器は、3相交流電源から入力される3相交流電力を直流電力に変換する3相整流器であって、前記3相交流電力を直流電力に整流する全波整流回路と、前記3相交流電源から前記全波整流回路への各相の供給をON/OFFする複数のスイッチング素子を有する双方向スイッチ回路と、前記3相交流電力に対応した基準信号に応じて、前記双方向スイッチ回路をON/OFFさせるための各相のスイッチングパターンを生成し、生成されたスイッチングパターンに基づいて、前記双方向スイッチ回路をスイッチング制御する制御手段と、を備え、前記制御手段は、前記基準信号に応じて、キャリア信号を発生するキャリア発生部と、前記基準信号に応じて、各相の電圧に対応した制御信号を生成する生成部と、前記発生されたキャリア信号と前記生成された制御信号とを用いて、前記双方向スイッチ回路のスイッチングパターンを発生するスイッチングパターン発生部と、を有し、前記生成部は、前記制御信号の最大振幅の絶対値をPeとし、前記キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、前記制御信号を生成し、前記制御手段は、前記複数のスイッチング素子のそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成し、前記制御手段は、前記3相交流電力における相電圧のゼロクロスのタイミングを検出し、検出された少なくともいずれか1つの相電圧又は線間電圧のゼロクロスのタイミングを示すゼロクロス信号を前記基準信号として生成するゼロクロス検出部をさらに有し、前記生成部は、前記生成されたゼロクロス信号に基づいて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を前記制御信号として生成し、前記生成部は、最大振幅の絶対値が1より小さい値になるように各相の電圧が規格化された正弦波テーブルを用いて各相の電圧を推定することにより、前記制御信号を生成することを特徴とする。 A three-phase rectifier according to the second aspect of the present invention is a three-phase rectifier that converts three-phase AC power input from a three-phase AC power source into DC power, and converts the three-phase AC power into DC power. Corresponding to the three-phase AC power, a full-wave rectifier circuit for rectification, a bidirectional switch circuit having a plurality of switching elements for turning on / off each phase supply from the three-phase AC power source to the full-wave rectifier circuit Control means for generating a switching pattern of each phase for turning the bidirectional switch circuit on and off according to a reference signal, and controlling the switching of the bidirectional switch circuit based on the generated switching pattern; The control means generates a carrier signal that generates a carrier signal according to the reference signal, and generates a control signal corresponding to the voltage of each phase according to the reference signal. And a switching pattern generation unit that generates a switching pattern of the bidirectional switch circuit using the generated carrier signal and the generated control signal, and the generation unit includes: When the absolute value of the maximum amplitude of the control signal is Pe and the absolute value of the maximum amplitude of the carrier signal is Pc, the control signal is generated so that Pe / Pc <1, and the control means A switching pattern for each phase is generated so as to include an on / off pattern in consideration of the fall time of each of the plurality of switching elements, and the control means detects the zero-crossing timing of the phase voltage in the three-phase AC power. The zero cross signal indicating the zero cross timing of at least one detected phase voltage or line voltage is used as the reference signal. A zero-cross detection unit for generating, wherein the generation unit controls the signal in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is smaller than 1 based on the generated zero-cross signal; The signal is generated as a signal, and the generation unit estimates the voltage of each phase using a sine wave table in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is smaller than 1. A control signal is generated .
また、本発明の第3の側面にかかる3相整流器は、本発明の第2の側面にかかる3相整流器において、前記生成部は、互いに異なる複数の累積稼働時間に対応した複数の正弦波テーブルから前記3相整流器の累積稼働時間に対応した正弦波テーブルを選択し、選択された正弦波テーブルを用いて各相の電圧を推定することにより、前記制御信号を生成することを特徴とする。 Further, the three-phase rectifier according to the third aspect of the present invention is the three-phase rectifier according to the second aspect of the present invention, wherein the generator is a plurality of sine wave tables corresponding to a plurality of different cumulative operating times. The control signal is generated by selecting a sine wave table corresponding to the accumulated operation time of the three-phase rectifier from the above and estimating the voltage of each phase using the selected sine wave table .
また、本発明の第4の側面にかかる3相整流器は、本発明の第1から第3の何れか1つの側面にかかる3相整流器において、前記制御手段は、オン指示からオフ指示までの時間が目標オン時間より前記立ち下がり時間を考慮した長さで短縮されたオンオフパターンが含まれるように、各相のスイッチングパターンを生成することを特徴とする。 Further, the three-phase rectifier according to the fourth aspect of the present invention is the three-phase rectifier according to any one of the first to third aspects of the present invention, wherein the control means is a time from an on instruction to an off instruction. The switching pattern of each phase is generated so that an on / off pattern shortened by a length considering the fall time from a target on time is included .
本発明によれば、3相整流器において、入力交流電流に含まれる高調波を低減でき、出力直流電圧の脈動を抑制できる。 According to the present invention, in the three-phase rectifier, harmonics included in the input AC current can be reduced, and the pulsation of the output DC voltage can be suppressed.
以下に、本発明にかかる3相整流器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Embodiments of a three-phase rectifier according to the present invention will be described below in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
実施の形態にかかる3相整流器1iについて説明する前に、基本の形態にかかる3相整流器1について図1を用いて説明する。図1は、3相整流器1の構成を示す図である。
Before describing the three-phase rectifier 1i according to the embodiment, the three-
3相整流器1は、3相交流電源PSから入力端子IT−r〜IT−tを介して入力される3相交流電力を直流電力に変換して出力端子OT−p、OT−nから負荷LDに出力する。3相交流電力は、例えば、R相の交流電力、S相の交流電力、及びT相の交流電力を含む。
The three-
具体的には、3相整流器1は、3相リアクトル8、入力コンデンサ9、全波整流回路4、双方向スイッチ回路3、直流リアクトル2、コンデンサ10、及び制御部11を備える。
Specifically, the three-
3相リアクトル8は、入力端子IT−r〜IT−tと双方向スイッチ回路3との間に接続されている。入力コンデンサ9は、入力端子IT−r〜IT−tと双方向スイッチ回路3との間に接続されている。
The three-
全波整流回路4は、双方向スイッチ回路3と出力端子OT−p、OT−nとの間に接続されている。全波整流回路4は、例えば、ブリッジ接続された6つのダイオードを有し、6つのダイオードを用いて、双方向スイッチ回路3を介して供給された3相交流電力を全波整流して直流電力を生成する。
The full-wave rectifier circuit 4 is connected between the
双方向スイッチ回路3は、入力端子IT−r〜IT−t側と全波整流回路4の各相の入力ノードとの接続をON/OFFする。すなわち、双方向スイッチ回路3は、3相交流電源PSから全波整流回路4への各相の交流電力の供給をON/OFFする複数のスイッチング素子SW−r,SW−s,SW−tを有する。各スイッチング素子SWは、例えば、IGBT(絶縁ゲートバイポーラトランジスタ)又はFET(電界効果トランジスタ)などの半導体トランジスタであり、図2(a)に示すように、複数のダイオードとともに1つの相の双方向スイッチを成すように構成される。
The
なお、図2(b)に示す回路を、図1のイ〜チに接続することにより、双方向スイッチ回路3及び全波整流回路4を構成してもよい。
Note that the
図1に示す直流リアクトル2は、全波整流回路4と出力端子OT−pとの間に接続されている。直流リアクトル2は、例えば、全波整流回路4と出力端子OT−pとの間のPラインに直列に挿入されている。
The
コンデンサ10は、全波整流回路4と出力端子OT−p、OT−nとの間に接続されている。コンデンサ10は、例えば、一端の電極が全波整流回路4と出力端子OT−pとの間のPラインに接続され、他端の電極が全波整流回路4と出力端子OT−nとの間のNラインとを接続されている。
The
制御部11は、3相交流電源PSから入力される3相交流電力に対応した各相の電圧に基づいて、双方向スイッチ回路3をスイッチング制御する。
The
具体的には、制御部11は、ゼロクロス検出部12、PLL回路13、生成部14、スイッチングパターン発生器5、及び駆動回路6を有する。
Specifically, the
ゼロクロス検出部12は、3相交流電力における相電圧のゼロクロスのタイミングを検出する。例えば、図1に示す場合、ゼロクロス検出部12は、R相の電圧がゼロクロスするタイミングを検出する。例えば、ゼロクロス検出部12は、コンパレータを有し、相電圧の極性の反転をコンパレータ等で検出することにより、相電圧のゼロクロスのタイミングを検出する。ゼロクロス検出部12は、検出結果をPLL回路13へ出力する。以下では、この検出結果を、相電圧のゼロクロス信号と呼ぶことにする。すなわち、相電圧のゼロクロス信号は、例えば、相電圧が立ち上がり方向にゼロクロスするタイミングを示す信号であり、例えば、相電圧の周波数を有するパルス状の信号である。
The zero
なお、ゼロクロス検出部12は、相電圧のゼロクロスのタイミングを検出する代わりに、線間電圧のゼロクロスのタイミングを検出してもよい。例えば、図示しないが、ゼロクロス検出部12は、R相及びS相の線間電圧がゼロクロスするタイミングを検出してもよい。この場合、ゼロクロス検出部12は、検出結果として線間電圧のゼロクロス信号を生成する。線間電圧のゼロクロス信号は、例えば、線間電圧が立ち上がり方向にゼロクロスするタイミングを示す信号であり、例えば、相電圧の周波数を有するパルス状の信号である。このとき、ゼロクロス検出部12は、線間電圧のゼロクロス信号が相電圧のゼロクロス信号に比べて略30°進み位相となることを考慮し、生成された線間電圧のゼロクロス信号を略30°で位相遅延させ、位相遅延された信号を線間電圧のゼロクロス信号に応じた信号としてPLL回路13へ出力する。すなわち、ゼロクロス検出部12は、生成された線間電圧のゼロクロス信号に応じて、相電圧のゼロクロス信号に相当する信号を生成してPLL回路13へ出力する。
The zero
PLL回路13は、ゼロクロス信号を、3相交流電源PSからの3相交流電力に対応した基準信号として受ける。PLL回路13は、3相交流電力に対応した基準信号(例えば、ゼロクロス信号)に応じて相電圧の周波数を把握する。例えば、ゼロクロス信号は相電圧の周波数を有するので、PLL回路13は、ゼロクロス信号の周波数から相電圧の周波数を把握することができる。PLL回路13は、把握された相電圧の周波数に6の整数倍をかけた周波数を有するキャリア用クロックを発生させる。PLL回路13は、発生されたキャリア用クロックをキャリア発生部5b(図6参照)へ出力する。これにより、キャリア発生部5bは、相電圧の周波数に6の整数倍をかけた周波数を有するキャリア用クロックに同期して、キャリアを発生する。
The
また、PLL回路13は、3相交流電力に対応した基準信号(例えば、ゼロクロス信号)に応じて、6つの区間I〜VIの各周期に均等な周期を有する区間周期クロックを発生させる。すなわち、PLL回路13は、キャリア用クロックを複数分周してキャリア周期クロックを生成し、キャリア周期クロックを複数分周して区間周期クロックを生成する。PLL回路13は、発生されたキャリア周期クロック、区間周期クロック、及びキャリア周期クロックから区間周期クロックまでの途中段階における分周クロック(以下、途中分周クロックとする)を生成部14へ出力する。なお、途中分周クロックは、キャリア周期クロックを繰り返し2分周して区間周期クロックを生成する際における複数の段階における分周クロックを含んでもよい。
In addition, the
さらに、PLL回路13は、区間周期クロックを2分周して、第1の分周クロック(図3参照)を生成する。PLL回路13は、第1の分周クロックを2分周して、第2の分周クロック(図3参照)を生成する。PLL回路13は、第2の分周クロックを2分周した第3の分周クロック(追従信号とも呼ぶ、図3参照)を生成する。このとき、PLL回路13は、図3に示すタイミングtcにおいて、第1の分周クロック、第2の分周クロック、及び第3の分周クロックの各レベルをリセットする。例えば、タイミングtcにおいて、図3に示す破線のレベルを実線のレベルにリセットする。これにより、第3の分周クロックの周期が区間周期クロックの6クロック分となるので、第3の分周クロックを、区間周期クロックが6分周された追従信号とすることができる。なお、図3は、PLL回路13の動作を示す波形図である。
Further, the
図1に示す生成部14は、キャリア周期クロック、途中分周クロック、区間周期クロック、第1の分周クロック、第2の分周クロック、及び第3の分周クロックをPLL回路13から受ける。生成部14は、第1の分周クロック、第2の分周クロック、及び第3の分周クロックの組み合わせに応じて、現在の区間が6つの区間I〜VIのいずれであるかを推定する(図3参照)。さらに、生成部14は、キャリア周期クロック、途中分周クロック、及び区間周期クロックの組み合わせに応じて、現在のタイミングが現在の区間におけるどの時間位置(すなわち、図5の横軸における位置)にあるのかを推定する。そして、生成部14は、推定結果に応じて、各相の電圧を図5に実線で示すように推定して、推定された各相の電圧(例えば、R相電圧a、S相電圧b、T相電圧c)をスイッチングパターン発生器5へ出力する。
The
具体的には、生成部14は、図4に示すように、記憶部(ROM)14a及び制御信号生成器14bを有する。図4は、生成部14の構成を示す図である。記憶部(ROM)14aには、ピーク値が「1」に規格化された正弦波における時間位置データと規格化振幅とが対応付けられた正弦波テーブル14a1が格納されている。制御信号生成器14bは、上記のように、現在の区間I〜VI及び現在の区間I〜VIにおける時間位置を推定している。
Specifically, as illustrated in FIG. 4, the
例えば、制御信号生成器14bは、第1の分周クロック、第2の分周クロック、及び第3の分周クロックの各ビット値をまとめて現在の区間を示す第1のデータを生成する。制御信号生成器14bは、キャリア用クロック、途中分周クロック、及び区間周期クロックの各ビット値をまとめて現在のタイミングを示す第2のデータを生成する。制御信号生成器14bは、第1のデータ及び第2のデータをまとめて、時間位置データを生成する。そして、制御信号生成器14bは、記憶部(ROM)14aに格納された正弦波テーブル14a1を参照し、生成された時間位置データに対応する各相の規格化振幅を特定し、特定された各相の規格化振幅を各相の電圧の推定結果とする。これにより、3相交流電源PSからの3相交流電力における各相の相電圧をそのまま使用する場合に比べて、図5に実線で示すような理想的な正弦波に近い各相(R相、S相、T相)の相電圧を得ることができる。
For example, the
図1に示すスイッチングパターン発生器5は、各相(例えば、R相、S相、T相)の電圧に基づいて、双方向スイッチ回路3のスイッチングパターンを生成する。駆動回路6は、スイッチングパターン発生器5で生成されたスイッチングパターンに基づいて、双方向スイッチ回路3のスイッチング素子SW−r,SW−s,SW−tをそれぞれスイッチング制御する。このとき、スイッチングパターン発生器5は、3相交流電力における各相の電圧の大小関係に応じて相電圧の1周期が区分された6つの区間I〜VIに応じて、双方向スイッチ回路3のスイッチングパターンを生成する(図10〜図15参照)。
The
次に、6つの区間I〜VIについて図5を用いて説明する。図5は、6つの区間I〜VIを示す図である。 Next, the six sections I to VI will be described with reference to FIG. FIG. 5 is a diagram illustrating six sections I to VI.
制御部11は、各相(R相、S相、T相)の交流電圧の大小関係に応じて、例えば図5に示すような6つの区間I〜VIを認識する。
The
区間Iでは、R相が最大電圧相であり、S相が最小電圧相であり、T相が中間電圧相である。例えば、制御部11は、R相が最大電圧相であり、S相が最小電圧相であり、T相が中間電圧相であることを認識した場合、現在のモードが区間Iであると認識する。
In section I, the R phase is the maximum voltage phase, the S phase is the minimum voltage phase, and the T phase is the intermediate voltage phase. For example, when the
区間IIでは、R相が最大電圧相であり、T相が最小電圧相であり、S相が中間電圧相である。例えば、制御部11は、R相が最大電圧相であり、T相が最小電圧相であり、S相が中間電圧相であることを認識した場合、現在のモードが区間IIであると認識する。
In section II, the R phase is the maximum voltage phase, the T phase is the minimum voltage phase, and the S phase is the intermediate voltage phase. For example, when the
区間IIIでは、S相が最大電圧相であり、T相が最小電圧相であり、R相が中間電圧相である。例えば、制御部11は、S相が最大電圧相であり、T相が最小電圧相であり、R相が中間電圧相であることを認識した場合、現在のモードが区間IIIであると認識する。
In section III, the S phase is the maximum voltage phase, the T phase is the minimum voltage phase, and the R phase is the intermediate voltage phase. For example, when the
区間IVでは、S相が最大電圧相であり、R相が最小電圧相であり、T相が中間電圧相である。例えば、制御部11は、S相が最大電圧相であり、R相が最小電圧相であり、T相が中間電圧相であることを認識した場合、現在のモードが区間IVであると認識する。
In section IV, the S phase is the maximum voltage phase, the R phase is the minimum voltage phase, and the T phase is the intermediate voltage phase. For example, when the
区間Vでは、T相が最大電圧相であり、R相が最小電圧相であり、S相が中間電圧相である。例えば、制御部11は、T相が最大電圧相であり、R相が最小電圧相であり、S相が中間電圧相であることを認識した場合、現在のモードが区間Vであると認識する。
In section V, the T phase is the maximum voltage phase, the R phase is the minimum voltage phase, and the S phase is the intermediate voltage phase. For example, when the
区間VIでは、T相が最大電圧相であり、S相が最小電圧相であり、R相が中間電圧相である。例えば、制御部11は、T相が最大電圧相であり、S相が最小電圧相であり、R相が中間電圧相であることを認識した場合、現在のモードが区間VIであると認識する。
In the section VI, the T phase is the maximum voltage phase, the S phase is the minimum voltage phase, and the R phase is the intermediate voltage phase. For example, when the
次に、スイッチングパターン発生器の構成例について図6〜9を用いて説明する。図6は、スイッチングパターン発生器5の一例を示すブロック図である。図7は、スイッチングパターン発生器5でスイッチングパターンを生成する場合に使用される鋸歯状波1、2の波形例を示す図である。図8は、スイッチングパターン発生器5のパターン信号発生器511の構成例を示す回路図である。図9は、スイッチングパターン発生器5の相電圧判別器513の構成例を示す図である。
Next, a configuration example of the switching pattern generator will be described with reference to FIGS. FIG. 6 is a block diagram showing an example of the
スイッチングパターン発生器5は、直流電圧の脈動と入力電流の高調波を抑制するために、以下に説明するような、各相の双方向スイッチ回路3のスイッチングパターン(R,S,T相パルス)を生成する。スイッチングパターン発生器5は、スイッチング周期の立ち上がり等の所定のタイミングで、3相交流電源1の各相の電圧の最大電位相、中間電位相、および最小電位相をそれぞれ認識し、最大電位相および最小電位相の場合は、それぞれの電位に比例する時間ONとなり、かつ、スイッチング周期T内で少なくとも一方がONとなるスイッチングパターンを生成し、また、中間電位相の場合は、常にONとなるスイッチングパターンを生成する(図10〜図15参照)。なお、スイッチング周期Tは、電源周波数(例えば、50Hz)に対して十分短い周期(例えば、1/100kHz=10μsec)に決定する。
The
スイッチングパターン発生器5は、図6に示すように、キャリア発生部5b及びスイッチングパターン発生部5aを有する。キャリア発生部5bは、キャリア用クロックに同期して、キャリアを発生する。スイッチングパターン発生部5aは、発生されたキャリアを用いて、双方向スイッチ回路3のスイッチングパターンを発生する。
As shown in FIG. 6, the
キャリア発生部5bjは、鋸歯状波発生器54を有する。スイッチングパターン発生部5aは、パターン信号発生器511と、電圧設定器512と、相電圧判別器513と、コンパレータ514R,514S,514Tと,コンパレータ515R,515S,515Tと、AND回路516R,516S,516Tと、AND回路517R,517S,517Tと、AND回路518R,518S,518Tと、OR回路519R,519S,519Tとを備えている。
The carrier generator 5bj includes a
電圧設定器512は、パターン信号発生器511に、直流電圧設定値(降圧したい目標の電圧)に応じて決定した直流電圧設定ゲインk(但し、k=0.5〜1)を設定する。
The
パターン信号発生器511は、−1〜+1にそれぞれ規格化されたR,S、T相電圧a、b、cを生成部14から受ける。パターン信号発生器511は、R,S、T相電圧a、b、cと電圧設定器512から入力される直流電圧設定ゲインk(0.5〜1)との積を演算して、R相,S相、T相制御電圧ka、kb、kcとして出力する。
The
鋸歯状波発生器54は、鋸歯状波1および鋸歯状波2を出力する。相電圧判別器513は、R,S,T相電圧a,b,cを比較して、いずれの相電圧が最大、最小、中間かを判別し、R,S,T相の最大判定信号(最大の場合「1」、最大でない場合「0」)、最小判定信号(最小の場合「1」、最小でない場合「0」)、中間判定信号(中間の場合「1」、中間でない場合「0」)をそれぞれ出力する。
The
コンパレータ514R〜514Tは、R相、S相、T相制御電圧ka、kb、kcと鋸歯状波1(図7参照)とをそれぞれ比較して、比較信号を出力する。コンパレータ515R〜515Tは、R相、S相、T相制御電圧ka、kb、kcと鋸歯状波2(図7参照)とをそれぞれ比較して、比較信号を出力する。
ここで、図7に示すように、鋸歯状波1は、スイッチング周期Tの周期を有し、そのピーク値がPcである。Pcは、1に略等しい値である。鋸歯状波2は、スイッチング周期Tの周期を有し、そのピーク値が−Pcである。鋸歯状波1のピーク値の絶対値と鋸歯状波2のピーク値の絶対値とは、いずれもPcである。
Here, as shown in FIG. 7, the
図6に示すAND回路516R〜516Tは、コンパレータ514R〜514Tの比較信号とR、S、T相最大判定信号とのAND演算をそれぞれ行う。AND回路517R〜517Tは、コンパレータ515R〜515Tの比較信号とR、S、T相最小判定信号とのAND演算をそれぞれ行う。AND回路518R〜518Tは、固定値「1」とR、S、T相中間判定信号とのAND演算をそれぞれ行う。OR回路519R〜519Tは、AND回路516R〜518Rの出力、AND回路516S〜518Sの出力、AND回路516T〜518Tの出力をそれぞれOR演算して最終のR、S、T相パルス(スイッチングパターン)として駆動回路6に出力する。
AND
R相に関する動作を説明する。コンパレータ514Rは、パターン信号発生器511から入力されるR相制御電圧kaと鋸歯状波1とを比較し、比較信号(R相制御電圧ka>鋸歯状波1の場合に「1」、R相制御電圧ka≦鋸歯状波1の場合に「0」)をAND回路516Rに出力する。AND回路516Rは、コンパレータ514Rから入力される比較信号と、R相最大判定信号とのAND演算を行って、OR回路519Rに出力する。
The operation related to the R phase will be described. The
コンパレータ515Rは、鋸歯状波2とパターン信号発生器511から入力されるR相制御電圧kaとを比較し、比較信号(鋸歯状波2>R相制御電圧kaの場合に「1」、鋸歯状波2≦R相制御電圧kaの場合に「0」)をAND回路517Rに出力する。AND回路517Rは、コンパレータ515Rから入力される比較信号と、R相最小判定信号とのAND演算を行って、OR回路519Rに出力する。
The
AND回路518Rは、固定信号「1」とR相中間判別信号とのAND演算を行って、OR回路519Rに出力する。OR回路519Rは、AND回路516R〜518Rの出力をOR演算して最終のR相パルスとして出力する。
The AND
S相に関する動作を説明する。コンパレータ514Sは、パターン信号発生器511から入力されるS相制御電圧kbと鋸歯状波1とを比較し、比較信号(S相制御電圧kb>鋸歯状波1の場合に「1」、S相制御電圧ka≦鋸歯状波1の場合に「0」)をAND回路516Sに出力する。AND回路516Sは、コンパレータ514Sから入力される比較信号と、S相最大判定信号とのAND演算を行って、OR回路519Sに出力する。
The operation relating to the S phase will be described. The
コンパレータ515Sは、鋸歯状波2とパターン信号発生器511から入力されるS相制御電圧kbとを比較し、比較信号(鋸歯状波2>S相制御電圧kbの場合に「1」、鋸歯状波2≦S相制御電圧kbの場合に「0」)をAND回路517Sに出力する。AND回路517Sは、コンパレータ515Sから入力される比較信号と、S相最小判定信号とのAND演算を行って、OR回路519Sに出力する。
The
AND回路518Sは、固定信号「1」とS相中間判別信号とのAND演算を行って、OR回路519Sに出力する。OR回路519Sは、AND回路516S〜518Sの出力をOR演算して最終のS相パルスとして出力する。
The AND
T相に関する動作を説明する。コンパレータ514Tは、パターン信号発生器511から入力されるT相制御電圧kcと鋸歯状波1とを比較し、比較信号(T相制御電圧kc>鋸歯状波1の場合に「1」、T相制御電圧kc≦鋸歯状波1の場合に「0」)をAND回路516Tに出力する。AND回路516Tは、コンパレータ514Tから入力される比較信号と、T相最大判定信号とのAND演算を行って、OR回路519Tに出力する。
The operation related to the T phase will be described. The
コンパレータ515Tは、鋸歯状波2とパターン信号発生器511から入力されるT相制御電圧kcとを比較し、比較信号(鋸歯状波2>S相制御電圧kcの場合に「1」、鋸歯状波2≦T相制御電圧kcの場合に「0」)をAND回路517Tに出力する。AND回路517Tは、コンパレータ515Tから入力される比較信号と、T相最小判定信号とのAND演算を行って、OR回路519Tに出力する。
The
AND回路518Tは、固定信号「1」とT相中間判別信号とのAND演算を行って、OR回路519Tに出力する。OR回路519Tは、AND回路516T〜518Tの出力をOR演算して最終のT相パルスとして出力する。
The AND
パターン信号発生器511は、図8に示すように、R,S,T相電圧a,b,cと電圧設定器512から出力される直流電圧制御ゲインkとをそれぞれ乗算して、R相,S相,T相制御パターンka、kb、kcをそれぞれ出力する乗算器30R、30S、30Tを備えている。
As shown in FIG. 8, the
相電圧判別器513は、図9に示すように、コンパレータ40R、40S、40Tと、AND回路41R、41S、41Tと、AND回路42R、42S、42Tと、NOR回路43R、43S、43Tとを備えている。
As shown in FIG. 9, the
コンパレータ40Rは、R相電圧aとS相電圧bとを比較して、比較信号(R相電圧a>S相電圧bの場合に「1」、R相電圧a≦S相電圧bの場合に「0」)をAND回路41R、42S、41T、42Tに出力する。コンパレータ40Sは、S相電圧bとT相電圧cとを比較して、比較信号(S相電圧b>T相電圧cの場合に「1」、R相電圧a≦T相電圧cの場合に「0」)をAND回路41R、42R、41S、42Tに出力する。コンパレータ40Tは、T相電圧cとR相電圧aとを比較して、比較信号(T相電圧c>R相電圧aの場合に「1」、T相電圧c≦R相電圧aの場合に「0」)をAND回路42R、41S、42S、41Tに出力する。
The
AND回路41Rは、コンパレータ40Rの比較信号とコンパレータ40Sの比較信号とのAND演算結果をR相最大判定信号として出力する。AND回路42Rは、コンパレータ40Sの比較信号とコンパレータ40Tの比較信号とのAND演算結果をR相最小判定信号として出力する。AND回路41Sは、コンパレータ40Sの比較信号とコンパレータ40Tの比較信号とのAND演算結果をS相最大判定信号として出力する。AND回路42Sは、コンパレータ40Tの比較信号とコンパレータ40Rの比較信号とのAND演算結果をS相最小判定信号として出力する。AND回路41Tは、コンパレータ40Tの比較信号とコンパレータ40Rの比較信号とのAND演算結果をT相最大判定信号として出力する。AND回路42Tは、コンパレータ40Rの比較信号とコンパレータ40Sの比較信号とのAND演算結果をT相最小判定信号として出力する。
The AND
NOR回路43Rは、R相最大判定信号とR相最小判定信号とのNOR演算結果をR相中間判定信号として出力する。NOR回路43Sは、S相最大判定信号とS相最小判定信号とのNOR演算結果をS相中間判定信号として出力する。NOR回路43Tは、T相最大判定信号とT相最小判定信号とのNOR演算結果をT相中間判定信号として出力する。
The NOR
[直流電圧の脈動と入力電流の高調波の低減原理]
つぎに、基本の形態での直流電圧の脈動と入力電流の高調波を低減する原理を説明する。基本の形態では、スイッチングパターン発生器5および駆動回路6によって、双方向スイッチ回路3を以下のようにスイッチングすることで、直流電圧の脈動と入力電流の高調波を低減している。図10〜図15を参照して、各区間I〜VIでのスイッチング動作による直流電圧・各相の電流を説明する。図10〜図15には、それぞれ、区間I〜VIにおける各相の制御電圧、鋸歯状波1、2、各相のパルスの一例を示す図である。図10〜図15では、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスが実線で示されている。
[Reduction principle of DC voltage pulsation and input current harmonics]
Next, the principle of reducing the pulsation of the DC voltage and the harmonics of the input current in the basic form will be described. In the basic form, the
<区間I>
区間IのR相最大、T相中間、S相最小の場合について図10を用いて説明する。図10は、区間IにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図10参照)。
<Section I>
The case where the R phase is the maximum, the middle of the T phase, and the minimum of the S phase in section I will be described with reference to FIG. FIG. 10 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図10において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=TS間電圧=c−b、区間2電圧=RS間電圧=a−b、区間3電圧=RT間電圧=a−cとなる。区間1の幅は、T−x、区間2の幅は、x−(T−y)=x+y−T、区間3の幅は、T−yである。一方、R相パルス幅xは、T:x=1:kaよりx=kaT、S相パルス幅yは、T:y=1:−kbよりy=−kbTである。よって、区間1の幅は、T−x=T−kaT=T(1−ka)、区間3の幅は、T−y=T−(−kbT)=T(1+kb)、区間2の幅は、x+y−T=kaT+(−kbT)−T=T(ka−kb−1)となる。
In FIG. 10, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(c−b)×T×(1−ka)+(a−b)×T×(ka−kb−1)+(a−c)×T×(1+kb)}/T
=k(a2+b2)−kb(a+b)
Average voltage of switching period T = {(c−b) × T × (1−ka) + (a−b) × T × (ka−kb−1) + (ac−c) × T × (1 + kb) } / T
= K (a 2 + b 2 ) −kb (a + b)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、R相パルスとS相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。R相の入力電流は、R相制御電圧kaの時間に比例する正の電流が流れる。S相の入力電流は、S相制御電圧kbの絶対値|kb|に比例する負の電流、すなわち、S相制御電圧kbに比例する電流が流れる。T相の入力電流は、区間1=T×(1−ka)で正の電流が流れ、区間3=T×(1+kb)で負の電流が流れる。従って、流れる正の電流は、T×(1−ka)−T×(1+kb)=T×(−ka−kb)=T×k×(−a−b)=T×k×cとなり、スイッチング周期Tの平均をTで除するとT相制御電圧kcとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the R-phase input current, a positive current proportional to the time of the R-phase control voltage ka flows. As the S-phase input current, a negative current proportional to the absolute value | kb | of the S-phase control voltage kb, that is, a current proportional to the S-phase control voltage kb flows. In the T-phase input current, a positive current flows in
<区間II>
区間IIのR相最大、S相中間、T相最小の場合について図11を用いて説明する。図11は、区間IIにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図11参照)。
<Section II>
The case of R phase maximum, S phase middle, and T phase minimum in Section II will be described with reference to FIG. FIG. 11 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図11において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=ST間電圧=b−c、区間2電圧=RT間電圧=a−c、区間3電圧=RS間電圧=a−bとなる。区間1の幅は、T−x、区間2の幅は、x−(T−z)=x+z−T、区間3の幅は、T−zである。一方、R相パルス幅xは、T:x=1:kaよりx=kaT、T相パルス幅zは、T:z=1:−kcよりz=−kcTである。よって、区間1の幅は、T−x=T−kaT=T(1−ka)、区間3の幅は、T−z=T−(−kcT)=T(1+kc)、区間2の幅は、x+z−T=kaT+(−kcT)−T=T(ka−kc−1)となる。
In FIG. 11, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(b−c)×T×(1−ka)+(a−c)×T×(ka−kc−1)+(a−b)×T×(1+kc)}/T
=k(a2+c2)−kb(a+c)
Average voltage of switching period T = {(b−c) × T × (1−ka) + (a−c) × T × (ka−kc−1) + (a−b) × T × (1 + kc) } / T
= K (a 2 + c 2 ) −kb (a + c)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、R相パルスとT相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。R相の入力電流は、R相制御電圧kaの時間に比例する正の電流が流れる。T相の入力電流は、T相制御電圧kcの絶対値|kc|に比例する負の電流、すなわち、T相制御電圧kcに比例する電流が流れる。S相の入力電流は、区間1=T×(1−ka)で正の電流が流れ、区間3=T×(1+kc)で負の電流が流れる。従って、流れる正の電流は、T×(1−ka)−T×(1+kc)=T×(−ka−kc)=T×k×(−a−c)=T×k×bとなり、スイッチング周期Tの平均をTで除するとS相制御電圧kbとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the R-phase input current, a positive current proportional to the time of the R-phase control voltage ka flows. As the T-phase input current, a negative current proportional to the absolute value | kc | of the T-phase control voltage kc, that is, a current proportional to the T-phase control voltage kc flows. In the S-phase input current, a positive current flows in
<区間III>
区間IIIのS相最大、R相中間、T相最小の場合について図12を用いて説明する。図12は、区間IIIにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図12参照)。
<Section III>
The case of the S phase maximum, R phase middle, and T phase minimum of the section III will be described with reference to FIG. FIG. 12 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図12において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=RT間電圧=a−c、区間2電圧=ST間電圧=b−c、区間3電圧=RS間電圧=b−aとなる。区間1の幅は、T−y、区間2の幅は、y−(T−z)=y+z−T、区間3の幅は、T−zである。一方、S相パルス幅yは、T:y=1:kbよりy=kbT、T相パルス幅zは、T:z=1:−kcよりz=−kcTである。よって、区間1の幅は、T−y=T−kbT=T(1−kb)、区間3の幅は、T−z=T−(−kcT)=T(1+kc)、区間2の幅は、y+z−T=kbT+(−kcT)−T=T(kb−kc−1)となる。
In FIG. 12, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(a−c)×T×(1−kb)+(b−c)×T×(kb−kc−1)+(b−a)×T×(1+kc)}/T
=k(b2+c2)−kb(b+c)
Average voltage of switching period T = {(ac) * T * (1-kb) + (bc) * T * (kb-kc-1) + (ba) * T * (1 + kc) } / T
= K (b 2 + c 2 ) −kb (b + c)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、S相パルスとT相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。S相の入力電流は、S相制御電圧kbの時間に比例する正の電流が流れる。T相の入力電流は、T相制御電圧kcの絶対値|kc|に比例する負の電流、すなわち、T相制御電圧kcに比例する電流が流れる。R相の入力電流は、区間1=T×(1−kb)で正の電流が流れ、区間3=T×(1+kc)で負の電流が流れる。従って、流れる正の電流は、T×(1−kb)−T×(1+kc)=T×(−kb−kc)=T×k×(−b−c)=T×k×aとなり、スイッチング周期Tの平均をTで除するとR相制御電圧kaとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the S-phase input current, a positive current proportional to the time of the S-phase control voltage kb flows. As the T-phase input current, a negative current proportional to the absolute value | kc | of the T-phase control voltage kc, that is, a current proportional to the T-phase control voltage kc flows. As for the R-phase input current, a positive current flows in
<区間IV>
区間IVのS相最大、T相中間、R相最小の場合について図13を用いて説明する。図13は、区間IVにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図13参照)。
<Section IV>
The case where the S phase is maximum, the T phase is intermediate, and the R phase is minimum in the section IV will be described with reference to FIG. FIG. 13 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図13において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=TR間電圧=c−a、区間2電圧=SR間電圧=b−a、区間3電圧=ST間電圧=b−cとなる。区間1の幅は、T−y、区間2の幅は、y−(T−x)=y+x−T、区間3の幅は、T−xである。一方、S相パルス幅yは、T:y=1:kbよりy=kbT、R相パルス幅xは、T:x=1:−kaよりx=−kaTである。よって、区間1の幅は、T−y=T−kbT=T(1−kb)、区間3の幅は、T−x=T−(−kaT)=T(1+ka)、区間2の幅は、y+x−T=kbT+(−kaT)−T=T(kb−ka−1)となる。
In FIG. 13, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(c−a)×T×(1−kb)+(b−a)×T×(kb−ka−1)+(b−c)×T×(1+ka)}/T
=k(b2+a2)−kb(b+a)
Average voltage of switching period T = {(c−a) × T × (1−kb) + (b−a) × T × (kb−ka−1) + (b−c) × T × (1 + ka) } / T
= K (b 2 + a 2 ) −kb (b + a)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、S相パルスとR相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。S相の入力電流は、S相制御電圧kbの時間に比例する正の電流が流れる。R相の入力電流は、R相制御電圧kaの絶対値|ka|に比例する負の電流、すなわち、R相制御電圧kaに比例する電流が流れる。T相の入力電流は、区間1=T×(1−kb)で正の電流が流れ、区間3=T×(1+ka)で負の電流が流れる。従って、流れる正の電流は、T×(1−kb)−T×(1+ka)=T×(−kb−ka)=T×k×(−b−a)=T×k×cとなり、スイッチング周期Tの平均をTで除するとT相制御電圧kcとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the S-phase input current, a positive current proportional to the time of the S-phase control voltage kb flows. As the R-phase input current, a negative current proportional to the absolute value | ka | of the R-phase control voltage ka, that is, a current proportional to the R-phase control voltage ka flows. In the T-phase input current, a positive current flows in
<区間V>
区間VのT相最大、S相中間、R相最小の場合について図14を用いて説明する。図14は、区間VIにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図14参照)。
<Section V>
A case where the T-phase is maximum, the S-phase intermediate, and the R-phase minimum in the section V will be described with reference to FIG. FIG. 14 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図14において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=SR間電圧=b−a、区間2電圧=TR間電圧=c−a、区間3電圧=TS間電圧=c−bとなる。区間1の幅は、T−z、区間2の幅は、z−(T−x)=z+x−T、区間3の幅は、T−xである。一方、T相パルス幅zは、T:z=1:kcよりz=kcT、R相パルス幅xは、T:x=1:−kaよりx=−kaTである。よって、区間1の幅は、T−z=T−kcT=T(1−kc)、区間3の幅は、T−x=T−(−kaT)=T(1+ka)、区間2の幅は、z+x−T=kcT+(−kaT)−T=T(kc−ka−1)となる。
In FIG. 14, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(b−a)×T×(1−kc)+(c−a)×T×(kc−ka−1)+(c−b)×T×(1+ka)}/T
=k(c2+a2)−kb(c+a)
Average of switching period T = {(b−a) × T × (1−kc) + (c−a) × T × (kc−ka−1) + (c−b) × T × (1 + ka) } / T
= K (c 2 + a 2 ) −kb (c + a)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、T相パルスとR相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。T相の入力電流は、T相制御電圧kcの時間に比例する正の電流が流れる。R相の入力電流は、R相制御電圧kaの絶対値|ka|に比例する負の電流、すなわち、R相制御電圧kaに比例する電流が流れる。S相の入力電流は、区間1=T×(1−kc)で正の電流が流れ、区間3=T×(1+ka)で負の電流が流れる。従って、流れる正の電流は、T×(1−kc)−T×(1+ka)=T×(−kc−ka)=T×k×(−c−a)=T×k×bとなり、スイッチング周期Tの平均をTで除するとS相制御電圧kbとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the T-phase input current, a positive current proportional to the time of the T-phase control voltage kc flows. As the R-phase input current, a negative current proportional to the absolute value | ka | of the R-phase control voltage ka, that is, a current proportional to the R-phase control voltage ka flows. In the S-phase input current, a positive current flows in
<区間VI>
区間VIのT相最大、R相中間、S相最小の場合について図15を用いて説明する。図15は、区間VIにおけるR,S,T相制御電圧ka、kb、kcと、鋸歯状波1、2と、R,S,T相パルスの一例を示す図である。R相電圧a、S相電圧b、T相電圧cは、上述したように、相電圧を「−1」と「1」の間で規格化したものである。直流電圧設定ゲインkは、上述したように、電圧設定器512において直流電圧設定値に応じて決定されるゲインで、0.5〜1の間の定数となる。直流電圧設定ゲインkは、パターン信号発生器511において、R相電圧a、S相電圧b、T相電圧cに乗算され、乗算されたR相制御電圧ka、S相制御電圧kb、T相制御電圧kcは、鋸歯状波1、2と切り合いする波形となる(図14参照)。
<Section VI>
The case of T phase maximum, R phase middle, and S phase minimum of the section VI will be described with reference to FIG. FIG. 15 is a diagram illustrating an example of R, S, and T phase control voltages ka, kb, and kc,
図15において、基本の形態における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。Tはスイッチング周期、xはR相パルス幅、yはS相パルス幅、zはT相パルス幅を示している。区間1、2、3の直流電圧は、それぞれ、区間1電圧=RS間電圧=a−b、区間2電圧=TS間電圧=c−b、区間3電圧=TR間電圧=c−aとなる。区間1の幅は、T−z、区間2の幅は、z−(T−y)=z+y−T、区間3の幅は、T−yである。一方、T相パルス幅zは、T:z=1:kcよりz=kcT、S相パルス幅yは、T:y=1:−kbよりy=−kbTである。よって、区間1の幅は、T−z=T−kcT=T(1−kc)、区間3の幅は、T−y=T−(−kbT)=T(1+kb)、区間2の幅は、z+y−T=kcT+(−kbT)−T=T(kc−kb−1)となる。
In FIG. 15, the control voltage of each phase, the
スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。 The average of the DC voltage in the switching period T can be expressed as follows by integrating the DC voltage for each section, adding each, and dividing by the switching period T.
スイッチング周期Tの電圧の平均={(a−b)×T×(1−kc)+(c−b)×T×(kc−kb−1)+(c−a)×T×(1+kb)}/T
=k(c2+b2)−kb(c+b)
Average voltage of switching period T = {(ab) × T × (1−kc) + (c−b) × T × (kc−kb−1) + (c−a) × T × (1 + kb) } / T
= K (c 2 + b 2 ) −kb (c + b)
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より
=k×3/2
From AC theory, a 2 + b 2 + c 2 = 3/2
= K x 3/2
なお、上記スイッチング周期Tの電圧の平均は、相電圧に基づいて表されている。 In addition, the average of the voltage of the said switching period T is represented based on the phase voltage.
従って、直流電圧のスイッチング区間の平均値は一定となり、直流電圧設定ゲインk×3/2となり、鋸歯状波1、2と比較する直流電圧設定ゲインkに比例する。このため、直流電圧設定ゲインkを選定することで、降圧して得られる直流電圧の大きさを制御できる。ここで、T相パルスとS相パルスがスイッチング周期Tの中で両方ONするために、直流電圧設定ゲインkの最小値は0.5であり、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcが鋸歯状波1、2を超えないために、直流電圧設定ゲインkの最大値は、1となる。したがって、kの設定可能範囲は、0.5〜1の範囲内である。
Therefore, the average value of the DC voltage switching interval is constant, becomes the DC voltage setting gain k × 3/2, and is proportional to the DC voltage setting gain k to be compared with the
つぎに、入力電流について説明する。T相の入力電流は、T相制御電圧kcの時間に比例する正の電流が流れる。S相の入力電流は、S相制御電圧kbの絶対値|kb|に比例する負の電流、すなわち、S相制御電圧kbに比例する電流が流れる。R相の入力電流は、区間1=T×(1−kc)で正の電流が流れ、区間3=T×(1+kb)で負の電流が流れる。従って、流れる正の電流は、T×(1−kc)−T×(1+kb)=T×(−kc−kb)=T×k×(−c−b)=T×k×aとなり、スイッチング周期Tの平均をTで除するとR相制御電圧kaとなる。このように、R相、S相、T相の電流は、R相制御電圧ka、S相制御電圧kb、T相制御電圧kcに比例する電流が流れることになり、入力の電圧に比例する電流が平均的に流れることになる。
Next, the input current will be described. As the T-phase input current, a positive current proportional to the time of the T-phase control voltage kc flows. As the S-phase input current, a negative current proportional to the absolute value | kb | of the S-phase control voltage kb, that is, a current proportional to the S-phase control voltage kb flows. As for the R-phase input current, a positive current flows in
本スイッチングによる直流電圧と入力電流をまとめると次のようになる。 The DC voltage and input current by this switching are summarized as follows.
(1)スイッチング周期Tにおける直流電圧の平均値は、降圧された一定の電圧値となる。 (1) The average value of the DC voltage in the switching period T becomes a constant voltage value that is stepped down.
(2)スイッチング周期Tにおける入力電流の平均値は、入力の電圧比に分配される。 (2) The average value of the input current in the switching period T is distributed to the input voltage ratio.
つぎに、入力電流が正弦波になることを説明する。3相交流電圧のR相電圧をVsin(ωt)、S相電圧をVsin(ωt+120)、T相電圧をVsin(ωt+240)とする。上記(2)より、入力電流は、R相電流をI(t)sin(ωt)、S相電流をI(t)sin(ωt+120)、T相電流をI(t)sin(ωt+240)と一般化して書くことができる。但し、I(t)は入力電流の振幅である。
この時の入力電力Pは、以下のように表すことができる。
Next, it will be described that the input current becomes a sine wave. The R-phase voltage of the three-phase AC voltage is Vsin (ωt), the S-phase voltage is Vsin (ωt + 120), and the T-phase voltage is Vsin (ωt + 240). From (2) above, the input current is generally R (phase) current I (t) sin (ωt), S phase current I (t) sin (ωt + 120), and T phase current I (t) sin (ωt + 240). Can be written. However, I (t) is the amplitude of the input current.
The input power P at this time can be expressed as follows.
P=Vsin(ωt)×I(t)sin(ωt)+Vsin(ωt+120)×I(t)sin(ωt+120)Vsin(ωt+240)+I(t)sin(ωt+240)
=V×I(t)sin2(ωt)+V×I(t)sin2(ωt+120)+V×I(t)sin2(ωt+240)
=V×I(t){sin2(ωt)+sin2(ωt+120)+sin2(ωt+240)}
P = Vsin (ωt) × I (t) sin (ωt) + Vsin (ωt + 120) × I (t) sin (ωt + 120) Vsin (ωt + 240) + I (t) sin (ωt + 240)
= V × I (t) sin 2 (ωt) + V × I (t) sin 2 (ωt + 120) + V × I (t) sin 2 (ωt + 240)
= V × I (t) {sin 2 (ωt) + sin 2 (ωt + 120) + sin 2 (ωt + 240)}
{ }内を計算すると、{ }内は、定数3/2であるので、
P=V×I(t)×3/2を変形して、I(t)=P/V×2/3
When calculating in {}, since {} is a constant 3/2,
By transforming P = V × I (t) × 3/2, I (t) = P / V × 2/3
ここで、Pが一定の場合、Vは一定であるので、I(t)は、時間に依存しない一定値となる。即ち、入力電流は、正弦波である。 Here, when P is constant, V is constant, so I (t) is a constant value that does not depend on time. That is, the input current is a sine wave.
(3)上記(2)の条件の下で、電力が一定である場合、入力電流は正弦波となる。 (3) When the power is constant under the above condition (2), the input current is a sine wave.
上記図1の回路において、スイッチングパターン発生器5および駆動回路6で上記のスイッチングを行い、スイッチング周期T内での直流電圧の変動を除去する直流リアクトルと考えられる。
In the circuit of FIG. 1, the
しかし、本発明者が3相整流器1を試作し、評価を行ったところ、図16に示す結果が得られた。図16は、基本の形態における3相整流器1の入力交流電流及び出力直流電圧について評価された特性を示す図である。図16に示されるように、R,S,Tの各相の入力交流電流では、高調波が含まれており、理想的な正弦波から歪んだ波形になっている。また、出力直流電圧では、3相交流電圧を全波整流したときの出力電圧と同様に、約60°の周期(区間I〜VIに均等な周期)で脈動が発生している。
However, when the present inventors made a prototype of the three-
本発明者は、図16に示すような評価特性が得られた原因について更に検討を行った。その結果、このような評価特性は、各スイッチング素子SW(例えば、半導体トランジスタ)のターンオフ特性に依存して発生していることを見出した。 The inventor further investigated the cause of the evaluation characteristics as shown in FIG. As a result, it has been found that such evaluation characteristics are generated depending on the turn-off characteristics of each switching element SW (for example, a semiconductor transistor).
すなわち、各スイッチング素子SWにオフするようにオフ指示を出しても、オフ指示のタイミングからスイッチング素子SWがオフになるまでの立ち下がり時間の間はスイッチング素子SWに電流が流れ続ける。これにより、スイッチング素子SWに電流が流れている時間、すなわちスイッチング素子SWが実際にオンしている時間(実オン時間)は、オン指示からオフ指示までの時間(指示オン時間)よりもスイッチング素子SWの立ち下がり時間分長くなる。このため、指示オン時間を上記の理論上のパルス幅に対応した時間(目標オン時間)に等しくすると、実オン時間が目標オン時間よりスイッチング素子SWの立ち下がり時間分長くなる。これにより、基本の形態における3相整流器1では、R,S,Tの各相のスイッチングパターンにおける実オン時間が理論上のパルス幅に対応した時間(目標オン時間)より長くなり、出力直流電圧に余分な電圧が重畳されたために、3相交流電圧を全波整流したときの出力電圧と同様に、約60°の周期(区間I〜VIに均等な周期)で脈動が発生しているものと考えられる。
これを式で表すと、次の式1が成り立つ。
That is, even if an off instruction is issued to turn off each switching element SW, current continues to flow through the switching element SW during the fall time from the timing of the off instruction until the switching element SW is turned off. Thereby, the time during which the current flows through the switching element SW, that is, the time during which the switching element SW is actually turned on (actual on time) is longer than the time from the on instruction to the off instruction (indicated on time). It becomes longer by the fall time of SW. For this reason, when the instruction on time is made equal to the time corresponding to the theoretical pulse width (target on time), the actual on time becomes longer than the target on time by the falling time of the switching element SW. As a result, in the three-
When this is expressed by an equation, the following
(実オン時間)≒(指示オン時間)+(スイッチング素子SWの立ち下がり時間)
・・・式1
(Actual on time) ≒ (indicated on time) + (fall time of switching element SW)
...
式1で(指示オン時間)=(目標オン時間:理論上のパルス幅に対応した時間)とすると、次の式2が成り立つ。
If (indicated on time) = (target on time: time corresponding to the theoretical pulse width) in
(実オン時間)≒(目標オン時間)+(スイッチング素子SWの立ち下がり時間)
・・・式2
すなわち、次の式3が成り立つ。
(実オン時間)>(目標オン時間)・・・式3
(Actual ON time) ≒ (Target ON time) + (Falling time of switching element SW)
...
That is, the following
(Actual on time)> (target on time)...
そこで、実施の形態1では、3相整流器1iにおいて、各スイッチング素子SWの立ち下がり時間を考慮したオンオフパターンが含まれるように各相のスイッチングパターンを生成する制御を行うことで、実オン時間を目標オン時間に近づけることを目指す。以下では、基本の形態と異なる部分を中心に説明する。 Therefore, in the first embodiment, in the three-phase rectifier 1i, the control circuit generates the switching pattern of each phase so that the on / off pattern considering the falling time of each switching element SW is included. Aiming to approach the target on-time. Below, it demonstrates centering on a different part from a basic form.
実施の形態1にかかる3相整流器1iの制御部11iは、生成部14(図4参照)に代えて、図17に示すような生成部14iを備える。図17は、生成部14iの構成を示す図である。
The
生成部14iは、キャリア周期クロック、途中分周クロック、及び区間周期クロックの組み合わせに応じて、現在のタイミングが現在の区間におけるどの時間位置(すなわち、図5の横軸における位置)にあるのかを推定する。そして、生成部14iは、推定結果に応じて、各相の電圧を図5に一点鎖線で示すように推定する。すなわち、生成部14iは、ゼロクロス信号に応じて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を制御信号として生成する。例えば、生成部14iは、ゼロクロス信号に応じて、最大振幅の絶対値が0.98以下(例えば、0.97又は0.95)になるように各相の電圧が規格化された信号を制御信号として生成する。生成部14iは、推定された各相の電圧、すなわち各相の制御信号(例えば、R相電圧a’、S相電圧b’、T相電圧c’)をスイッチングパターン発生器5へ出力する。なお、最大振幅の絶対値は、スイッチング素子の立ち下がり時間に応じて決定される。例えば、スイッチング素子の立ち下がり時間が比較的短い場合に最大振幅の絶対値を0.98に設定でき、スイッチング素子の立ち下がり時間が比較的長い場合に最大振幅の絶対値を0.95に設定できる。
The
具体的には、生成部14iは、記憶部(ROM)14a(図4参照)に代えて、記憶部(ROM)14aiを有する。記憶部(ROM)14aiは、ピーク値がPe及び−Peに規格化された正弦波における時間位置データと規格化振幅とが対応付けられた正弦波テーブル14a1iが格納されている。ピーク値Peは、例えば、1より小さい正の値であり、例えば、0.98以下(例えば、0.97又は0.95)の正の値である。制御信号生成器14bは、上記のように、現在の区間I〜VI及び現在の区間I〜VIにおける時間位置を推定している。
Specifically, the
例えば、制御信号生成器14bは、第1の分周クロック、第2の分周クロック、及び第3の分周クロックの各ビット値をまとめて現在の区間を示す第1のデータを生成する。制御信号生成器14bは、キャリア用クロック、途中分周クロック、及び区間周期クロックの各ビット値をまとめて現在のタイミングを示す第2のデータを生成する。制御信号生成器14bは、第1のデータ及び第2のデータをまとめて、時間位置データを生成する。そして、制御信号生成器14bは、記憶部(ROM)14aiに格納された正弦波テーブル14a1iを参照し、生成された時間位置データに対応する各相の規格化振幅を特定し、特定された各相の規格化振幅を各相の電圧の推定結果とする。これにより、図5に一点鎖線で示すような各相(R相、S相、T相)の相電圧を最大振幅の絶対値が1より小さく規格化された制御信号として得ることができる。
For example, the
すなわち、生成部14iは、制御信号の最大振幅の絶対値をPeとし、キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、制御信号を生成する。制御信号は、例えば、各相(R相、S相、T相)の相電圧の推定結果を含む。Peは、1より小さい正の値であり、例えば、0.98以下(例えば、0.97又は0.95)の正の値である。キャリア信号は、例えば、鋸歯状波1、鋸歯状波2(図7参照)を含む。Pcは、1に略等しい値である。
That is, the
このように、生成部14iからスイッチングパターン発生器5へ出力される各相の電圧(各相の制御信号)a’,b’,c’のピーク値が1より小さくなっているので、パターン信号発生器511(図6参照)で生成される各相の制御電圧ka’,kb’,kc’をその振幅が理論値より小さいものとすることができる。これにより、スイッチングパターン発生部5a(図6参照)は、各区間I〜VIにおいて、最大電圧相のパルス及び最小電圧相のパルスについてその指示オン時間をスイッチング素子SWの立ち下がり時間分短縮させることができる。この結果、実オン時間を目標オン時間に近づけることができる。
Thus, since the peak values of the voltages (control signals for each phase) a ′, b ′, and c ′ output from the
これを式で表すと、式1に、(指示オン時間)=(目標オン時間)−(スイッチング素子SWの立ち下がり時間)を代入して、次の式4を得る。
(実オン時間)≒(目標オン時間)・・・式4
When this is expressed by an equation, (instruction on time) = (target on time) − (falling time of the switching element SW) is substituted into
(Actual on-time) ≒ (target on-time) ... Equation 4
次に、実施の形態1におけるスイッチングパターン発生器5の動作について図10〜図15を用いて説明する。図10〜図15は、それぞれ、区間I〜VIにおける各相の制御電圧、鋸歯状波1、2、各相のパルスの一例を示す図である。図10〜図15では、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスが一点鎖線で示されている。
Next, the operation of the
<区間I>
区間IのR相最大、T相中間、S相最小の場合について図10を用いて説明する。図10において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、実線で示されている基本の形態における各相の制御電圧(ka,kb,kc)に比べて振幅が縮小したものとなっている。
<Section I>
The case where the R phase is the maximum, the middle of the T phase, and the minimum of the S phase in section I will be described with reference to FIG. In FIG. 10, the control voltage of each phase, the
これに応じて、最大電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式5が成り立つので、式4の特性を得ることができる。
Accordingly, the R-phase pulse width x ′, which is the maximum voltage phase, is shorter than the R-phase pulse width x in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式5
(Time according to R-phase pulse width x ') ≈ (Time according to R-phase pulse width x)-(Falling time of switching element SW-r)
同様に、最小電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式6が成り立つので、式4の特性を得ることができる。 Similarly, the pulse width y ′ of the S phase, which is the minimum voltage phase, is shorter than the pulse width y of the S phase in the basic form by an amount corresponding to the fall time of the switching element SW. That is, since the following expression 6 holds, the characteristic of expression 4 can be obtained.
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式6 (Time according to S-phase pulse width y ′) ≈ (Time according to S-phase pulse width y) − (Falling time of switching element SW-s) Expression 6
<区間II>
区間IIのR相最大、S相中間、T相最小の場合について図11を用いて説明する。図11において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、基本の形態に比べて振幅が減衰されたものとなっている。
<Section II>
The case of R phase maximum, S phase middle, and T phase minimum in Section II will be described with reference to FIG. In FIG. 11, the control voltage of each phase, the
これに応じて、最大電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式7が成り立つので、式4の特性を得ることができる。 Accordingly, the R-phase pulse width x ′, which is the maximum voltage phase, is shorter than the R-phase pulse width x in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following expression 7 holds, the characteristic of expression 4 can be obtained.
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式7 (Time according to R-phase pulse width x ') ≈ (Time according to R-phase pulse width x)-(Falling time of switching element SW-r)
同様に、最小電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式8が成り立つので、式4の特性を得ることができる。
Similarly, the T-phase pulse width z ′, which is the minimum voltage phase, is shorter than the T-phase pulse width z in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式8
(Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t)
<区間III>
区間IIIのS相最大、R相中間、T相最小の場合について図12を用いて説明する。図12において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、基本の形態に比べて振幅が減衰されたものとなっている。
<Section III>
The case of the S phase maximum, R phase middle, and T phase minimum of the section III will be described with reference to FIG. In FIG. 12, the control voltage of each phase,
これに応じて、最大電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式9が成り立つので、式4の特性を得ることができる。 Accordingly, the S-phase pulse width y ′, which is the maximum voltage phase, is shorter than the S-phase pulse width y in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following formula 9 holds, the characteristic of formula 4 can be obtained.
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式9 (Time corresponding to S-phase pulse width y ′) ≈ (Time corresponding to S-phase pulse width y) − (Falling time of switching element SW-s) Equation 9
同様に、最小電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式10が成り立つので、式4の特性を得ることができる。
Similarly, the T-phase pulse width z ′, which is the minimum voltage phase, is shorter than the T-phase pulse width z in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式10 (Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t)
<区間IV>
区間IVのS相最大、T相中間、R相最小の場合について図13を用いて説明する。図13において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、基本の形態に比べて振幅が減衰されたものとなっている。
<Section IV>
The case where the S phase is maximum, the T phase is intermediate, and the R phase is minimum in the section IV will be described with reference to FIG. In FIG. 13, the control voltage of each phase, the
これに応じて、最大電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式11が成り立つので、式4の特性を得ることができる。
Accordingly, the S-phase pulse width y ′, which is the maximum voltage phase, is shorter than the S-phase pulse width y in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式11 (Time corresponding to S-phase pulse width y ′) ≈ (Time corresponding to S-phase pulse width y) − (Falling time of switching element SW-s)
同様に、最小電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式12が成り立つので、式4の特性を得ることができる。
Similarly, the R-phase pulse width x ′, which is the minimum voltage phase, is shorter than the R-phase pulse width x in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式12
(Time according to R-phase pulse width x ′) ≈ (Time according to R-phase pulse width x) − (Falling time of switching element SW-r)
<区間V>
区間VのT相最大、S相中間、R相最小の場合について図14を用いて説明する。図14において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、基本の形態に比べて振幅が減衰されたものとなっている。
<Section V>
A case where the T-phase is maximum, the S-phase intermediate, and the R-phase minimum in the section V will be described with reference to FIG. In FIG. 14, the control voltage of each phase, the
これに応じて、最大電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式13が成り立つので、式4の特性を得ることができる。
Accordingly, the T-phase pulse width z ′, which is the maximum voltage phase, is shortened by the amount corresponding to the fall time of the switching element SW, compared with the T-phase pulse width z in the basic configuration. That is, since the following
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式13
(Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t)
同様に、最小電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式14が成り立つので、式4の特性を得ることができる。
Similarly, the R-phase pulse width x ′, which is the minimum voltage phase, is shorter than the R-phase pulse width x in the basic configuration by an amount corresponding to the fall time of the switching element SW. That is, since the following
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式14
(Time according to R-phase pulse width x ′) ≈ (Time according to R-phase pulse width x) − (Falling time of switching element SW-r)
<区間VI>
区間VのT相最大、R相中間、S相最小の場合について図15を用いて説明する。図15において、実施の形態1における各相の制御電圧、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を最大振幅の絶対値がPeとなるように規格化したものである。これに直流電圧設定ゲインkが乗算されたR相制御電圧ka’、S相制御電圧kb’、T相制御電圧kc’は、基本の形態に比べて振幅が減衰されたものとなっている。
<Section VI>
A case where the T phase is the maximum, the R phase middle, and the S phase minimum in the section V will be described with reference to FIG. In FIG. 15, the control voltage of each phase, the
これに応じて、最大電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式15が成り立つので、式4の特性を得ることができる。 Accordingly, the T-phase pulse width z ′, which is the maximum voltage phase, is shortened by the amount corresponding to the fall time of the switching element SW, compared with the T-phase pulse width z in the basic configuration. That is, since the following expression 15 holds, the characteristic of expression 4 can be obtained.
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式15 (Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t) Equation 15
同様に、最小電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式16が成り立つので、式4の特性を得ることができる。 Similarly, the pulse width y ′ of the S phase, which is the minimum voltage phase, is shorter than the pulse width y of the S phase in the basic form by an amount corresponding to the fall time of the switching element SW. That is, since the following equation 16 holds, the characteristic of equation 4 can be obtained.
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式16 (Time corresponding to S-phase pulse width y ′) ≈ (Time corresponding to S-phase pulse width y) − (Falling time of switching element SW-s)
このような3相整流器1iを試作し、評価を行ったところ、図18に示す結果が得られた。図18は、実施の形態1における3相整流器1iの入力交流電流及び出力直流電圧について評価した特性を示す図である。図18に示されるように、R,S,Tの各相の入力交流電流では、高調波が低減されており、基本の形態(図16参照)に比べて理想的な正弦波に近い波形になっている。また、出力直流電圧では、基本の形態(図16参照)に比べて脈動が抑制されている。 When such a three-phase rectifier 1i was prototyped and evaluated, the results shown in FIG. 18 were obtained. FIG. 18 is a diagram showing characteristics evaluated for the input AC current and the output DC voltage of the three-phase rectifier 1i in the first embodiment. As shown in FIG. 18, harmonics are reduced in the input AC current of each phase of R, S, and T, and the waveform is close to an ideal sine wave compared to the basic form (see FIG. 16). It has become. Further, in the output DC voltage, pulsation is suppressed as compared with the basic form (see FIG. 16).
以上のように、実施の形態1では、3相整流器1iにおいて、制御部11iが、複数のスイッチング素子SW−r,SW−s,SW−tのそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成する。例えば、制御部11iは、オン指示からオフ指示までの時間が目標オン時間より立ち下がり時間を考慮した長さで短縮されたオンオフパターンが含まれるように、各相のスイッチングパターンを生成する。これにより、スイッチング素子SWが実際にオンしている時間(実オン時間)を理論上のパルス幅に対応した時間(目標オン時間)に近づけることができるので、入力交流電流に含まれる高調波を低減でき、出力直流電圧の脈動を抑制できる。
As described above, in the first embodiment, in the three-phase rectifier 1i, the
また、実施の形態1では、3相整流器1iの制御部11iにおいて、生成部14iが、制御信号の最大振幅の絶対値をPeとし、キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、基準信号に応じて制御信号を生成する。スイッチングパターン発生部5aは、キャリア信号とその制御信号とを用いて、双方向スイッチ回路3のスイッチングパターンを発生する。これにより、オン指示からオフ指示までの時間が目標オン時間より立ち下がり時間を考慮した長さで短縮されたオンオフパターンが含まれるように、各相のスイッチングパターンを生成することができる。
In the first embodiment, in the
また、実施の形態1では、3相整流器1iの制御部11iにおいて、ゼロクロス検出部12が、3相交流電力における相電圧のゼロクロスのタイミングを検出し、検出された少なくともいずれか1つの相電圧又は線間電圧のゼロクロスのタイミングを示すゼロクロス信号を基準信号として生成する。生成部14iは、生成されたゼロクロス信号に基づいて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を制御信号として生成する。これにより、基準信号に基づいて相電圧のタイミングに対応した制御信号を生成でき、各相(R相、S相、T相)の相電圧を最大振幅の絶対値が1より小さい値に規格化された制御信号として得ることができる。
In the first embodiment, in the
また、実施の形態1では、3相整流器1iの制御部11iにおいて、生成部14iは、最大振幅の絶対値が1より小さい値になるように各相の電圧が規格化された正弦波テーブル14a1iを用いて各相の電圧を推定することにより、制御信号を生成する。これにより、簡易な構成により、各相(R相、S相、T相)の相電圧を最大振幅の絶対値が1より小さく規格化された制御信号として得ることができる。
In the first embodiment, in the
なお、生成部14iは、図19に示すように、基本の形態と同じ正弦波テーブル14a1を用いて推定された各相の電圧に係数を乗算することで、制御信号を生成してもよい。例えば、図19に示す生成部14iは、基本の形態と同じ正弦波テーブル14a1を格納した記憶部(ROM)14aを有するとともに、乗算器14ciをさらに有してもよい。この場合、制御信号生成器14bは、最大振幅の絶対値が1に規格化された各相の規格化振幅を各相の電圧の推定結果とし、各相の電圧の推定結果を乗算器14ciに出力する。乗算器14ciは、1より小さい係数Kを各相の電圧の推定結果に乗算し、乗算結果を制御信号としてスイッチングパターン発生器5へ出力する。係数Kは、例えば、1より小さい正の値であり、例えば、0.98以下(例えば、0.97又は0.95)の正の値である。これによっても、簡易な構成により、各相(R相、S相、T相)の相電圧を最大振幅の絶対値が1より小さく規格化された制御信号として得ることができる。
As illustrated in FIG. 19, the
あるいは、生成部14iは、図20に示すように、最大振幅の絶対値が異なる複数の正弦波テーブルから3相整流器1iの累積稼働時間に対応した正弦波テーブルを選択し、選択された正弦波テーブルを用いて各相の電圧を推定することにより、制御信号を生成してもよい。各スイッチング素子SWの立ち下がり時間は、経年劣化すると長くなる可能性がある。そこで、互いに異なる複数の累積稼働時間に対応した複数の正弦波テーブルを用意し、複数の正弦波テーブルは、複数の累積稼働時間に対応して最大振幅の絶対値が互いに異なるものとする。
Alternatively, as illustrated in FIG. 20, the
例えば、図20に示す生成部14iは、複数の正弦波テーブル14a1i−1〜14a1i−nを格納した記憶部(ROM)14aiを有するとともに、選択部14diをさらに有する。複数の正弦波テーブル14a1i−1〜14a1i−nは、それぞれ、最大振幅の絶対値が1より小さい値になるように各相の電圧が規格化されている。例えば、各正弦波テーブル14a1i−1〜14a1i−nにおける最大振幅の絶対値をそれぞれPe−1〜Pe−nとすると、次の式17が成り立つものとする。
For example, the
1>(Pe−1)>(Pe−2)>・・・>(Pe−n)・・・式17 1> (Pe-1)> (Pe-2)>...> (Pe-n).
例えば、3相整流器1iではタイマ(図示せず)が3相整流器1iの累積稼働時間をカウントしており、選択部14diは、タイマから3相整流器1iの累積稼働時間の情報を取得する。選択部14diは、取得された3相整流器1iの累積稼働時間の情報に応じて、複数の正弦波テーブル14a1i−1〜14a1i−nのうち3相整流器1iの累積稼働時間に対応した正弦波テーブルを選択する。 For example, in the three-phase rectifier 1i, a timer (not shown) counts the cumulative operation time of the three-phase rectifier 1i, and the selection unit 14di acquires information on the cumulative operation time of the three-phase rectifier 1i from the timer. The selection unit 14di selects the sine wave table corresponding to the accumulated operation time of the three-phase rectifier 1i among the plurality of sine wave tables 14a1i-1 to 14a1i-n according to the acquired information of the accumulated operation time of the three-phase rectifier 1i. Select.
例えば、選択部14diには、3相整流器1iの累積稼働時間を判定するための複数の閾値TH−2〜TH−nが設定されており、次の式18が成り立つものとする。
(TH−2)<・・・<(TH−n)・・・式18
For example, a plurality of threshold values TH-2 to TH-n for determining the cumulative operation time of the three-phase rectifier 1i are set in the selection unit 14di, and it is assumed that the following Expression 18 holds.
(TH-2) <... <(TH-n) ... Equation 18
このとき、選択部14diは、3相整流器1iの累積稼働時間が閾値TH−2を超えていない場合に、正弦波テーブル14a1i−1を選択する。選択部14diは、3相整流器1iの累積稼働時間が閾値TH−2を超えた場合に、正弦波テーブル14a1i−2を選択する。・・・選択部14diは、3相整流器1iの累積稼働時間が閾値TH−nを超えた場合に、正弦波テーブル14a1i−nを選択する。これにより、制御信号生成器14bは、選択部14diに選択された正弦波テーブルを用いて各相の電圧を推定する。
At this time, the selection unit 14di selects the sine wave table 14a1i-1 when the cumulative operation time of the three-phase rectifier 1i does not exceed the threshold value TH-2. The selection unit 14di selects the sine wave table 14a1i-2 when the cumulative operation time of the three-phase rectifier 1i exceeds the threshold value TH-2. ... the selection unit 14di selects the sine wave table 14a1i-n when the cumulative operating time of the three-phase rectifier 1i exceeds the threshold value TH-n. Thereby, the
このように、互いに異なる複数の累積稼働時間に対応して最大振幅の絶対値が互いに異なる複数の正弦波テーブルから3相整流器1iの累積稼働時間に対応した正弦波テーブルを選択し、選択された正弦波テーブルを用いて各相の電圧を推定する。これにより、各スイッチング素子SW−r,SW−s,SW−tの経年劣化による立ち下がり時間の長時間化を考慮しながら、各スイッチング素子SW−r,SW−s,SW−tの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成することができる。この結果、スイッチング素子SW(例えば、半導体トランジスタ)が経年劣化した場合に、スイッチング素子SWが実際にオンしている時間(実オン時間)を理論上のパルス幅に対応した時間(目標オン時間)に近づけることができる。 As described above, the sine wave table corresponding to the cumulative operation time of the three-phase rectifier 1i is selected from the plurality of sine wave tables having different absolute values of the maximum amplitude corresponding to the plurality of different cumulative operation times. The voltage of each phase is estimated using a sine wave table. Thereby, the fall of each switching element SW-r, SW-s, SW-t is considered, considering the lengthening of the fall time due to aged deterioration of each switching element SW-r, SW-s, SW-t. The switching pattern of each phase can be generated so as to include an on / off pattern in consideration of time. As a result, when the switching element SW (for example, a semiconductor transistor) has deteriorated over time, the time during which the switching element SW is actually turned on (actual on time) corresponds to the theoretical pulse width (target on time). Can be approached.
あるいは、生成部14iは、図21に示すように、複数の係数から3相整流器1iの累積稼働時間に対応した係数を選択し、基本の形態と同じ正弦波テーブル14a1を用いて推定された各相の電圧にその選択された係数を乗算することで、制御信号を生成してもよい。例えば、図21に示す生成部14iは、基本の形態と同じ正弦波テーブル14a1を格納した記憶部(ROM)14aを有するとともに、係数選択部14ei及び乗算器14ciをさらに有してもよい。複数の係数K−1〜K−nは、それぞれ、1より小さい値であり、次の式19が成り立つものとする。
Alternatively, as illustrated in FIG. 21, the
1>(K−1)>(K−2)>・・・>(K−n)・・・式19 1> (K-1)> (K-2)>...> (Kn).
例えば、3相整流器1iではタイマ(図示せず)が3相整流器1iの累積稼働時間をカウントしており、係数選択部14eiは、タイマから3相整流器1iの累積稼働時間の情報を取得する。係数選択部14eiは、取得された3相整流器1iの累積稼働時間の情報に応じて、複数の係数K−1〜K−nのうち3相整流器1iの累積稼働時間に対応した正弦波テーブルを選択する。 For example, in the three-phase rectifier 1i, a timer (not shown) counts the cumulative operation time of the three-phase rectifier 1i, and the coefficient selection unit 14ei acquires information on the cumulative operation time of the three-phase rectifier 1i from the timer. The coefficient selection unit 14ei generates a sine wave table corresponding to the accumulated operation time of the three-phase rectifier 1i among the plurality of coefficients K-1 to Kn according to the acquired information on the accumulated operation time of the three-phase rectifier 1i. select.
例えば、係数選択部14eiには、3相整流器1iの累積稼働時間を判定するための複数の閾値TH−2〜TH−nが設定されており、次の式20が成り立つものとする。
(TH−2)<・・・<(TH−n)・・・式20
For example, a plurality of threshold values TH-2 to TH-n for determining the cumulative operating time of the three-phase rectifier 1i are set in the coefficient selection unit 14ei, and the following Expression 20 is satisfied.
(TH-2) <... <(TH-n) ... Equation 20
このとき、係数選択部14eiは、3相整流器1iの累積稼働時間が閾値TH−2を超えていない場合に、係数K−1を選択する。係数選択部14eiは、3相整流器1iの累積稼働時間が閾値TH−2を超えた場合に、係数K−2を選択する。・・・係数選択部14eiは、3相整流器1iの累積稼働時間が閾値TH−nを超えた場合に、係数K−nを選択する。これにより、乗算器14ciは、各相の電圧の推定結果を制御信号生成器14bから受け、選択された係数Kを係数選択部14eiから受け、選択された係数Kを各相の電圧の推定結果に乗算する。乗算器14ciは、乗算結果を制御信号としてスイッチングパターン発生器5へ出力する。
At this time, the coefficient selection unit 14ei selects the coefficient K-1 when the cumulative operation time of the three-phase rectifier 1i does not exceed the threshold value TH-2. The coefficient selection unit 14ei selects the coefficient K-2 when the cumulative operation time of the three-phase rectifier 1i exceeds the threshold value TH-2. ... The coefficient selection unit 14ei selects the coefficient Kn when the cumulative operating time of the three-phase rectifier 1i exceeds the threshold value TH-n. Thereby, the multiplier 14ci receives the estimation result of the voltage of each phase from the
このように、異なる複数の係数から3相整流器1iの累積稼働時間に対応した係数を選択し、選択された係数を各相の電圧に乗算して制御信号を生成する。これにより、各スイッチング素子SW−r,SW−s,SW−tの経年劣化を考慮しながら、各スイッチング素子SW−r,SW−s,SW−tの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成することができる。この結果、スイッチング素子SW(例えば、半導体トランジスタ)が経年劣化した場合に、スイッチング素子SWが実際にオンしている時間(実オン時間)を理論上のパルス幅に対応した時間(目標オン時間)に近づけることができる。 In this way, a coefficient corresponding to the cumulative operation time of the three-phase rectifier 1i is selected from a plurality of different coefficients, and a control signal is generated by multiplying the voltage of each phase by the selected coefficient. As a result, an on / off pattern in which the fall time of each switching element SW-r, SW-s, SW-t is taken into consideration while considering the aging of each switching element SW-r, SW-s, SW-t is included. As described above, a switching pattern of each phase can be generated. As a result, when the switching element SW (for example, a semiconductor transistor) has deteriorated over time, the time during which the switching element SW is actually turned on (actual on time) corresponds to the theoretical pulse width (target on time). Can be approached.
実施の形態2.
次に、実施の形態2にかかる3相整流器1jについて説明する。以下では、実施の形態1と異なる部分を中心に説明する。
Next, a three-phase rectifier 1j according to the second embodiment will be described. Below, it demonstrates focusing on a different part from
実施の形態2では、より容量の小さいコンデンサやリアクトルを使用しながら、直流電圧の脈動や入力電流の高調波を低減するために、改善されたスイッチングパターンを用いた場合に、実施の形態1と同様の考え方で、実オン時間を目標オン時間に近づけることを目指す。実施の形態2では、例えば、次の指針でスイッチングパターンを改善している。 In the second embodiment, when an improved switching pattern is used in order to reduce DC voltage pulsation and input current harmonics while using a capacitor or reactor having a smaller capacity, With the same concept, we aim to bring the actual on-time closer to the target on-time. In the second embodiment, for example, the switching pattern is improved by the following guidelines.
(1)全相(R相、T相、S相)の少なくとも2つの相で双方向スイッチ回路をOFFにして、全相で電流が流れないスイッチング区間を設けることによって、降圧を行う(中間相の導通幅を広げずに電圧を降下する)。 (1) Step-down is performed by turning off the bidirectional switch circuit in at least two phases (R phase, T phase, S phase) and providing a switching section in which no current flows in all phases (intermediate phase) The voltage is dropped without widening the conduction width.
(2)全モードI〜VIでの区間電圧のパルス順序を規則的(全モードで同一の相は、同一の規則性のあるスイッチングパターン)とすることによって、入力コンデンサを規則的に充放電させる。 (2) The input capacitor is regularly charged and discharged by making the pulse order of the interval voltages in all modes I to VI regular (the same phase in all modes has the same regular switching pattern). .
上記(1)により、中間相の導通幅を広げずに直流電圧を降下できるので、中間相の入力コンデンサの電圧変動を増加させないことができる。上記(2)により、各モードI〜VIでの区間電圧のパルス順序を規則的にすることで、各相の入力コンデンサの充放電をバランスさせることができる。これらにより、スイッチング周波数を高くしないで、入力コンデンサの充放電時のスパイク状の電流波形を防止することが可能となる。また、中間相の入力コンデンサの電圧変動が増加しないので、容量の小さい入力コンデンサを用いることが可能となる。 According to the above (1), the DC voltage can be lowered without increasing the conduction width of the intermediate phase, so that the voltage fluctuation of the input capacitor of the intermediate phase can be prevented from increasing. According to the above (2), charging / discharging of the input capacitor of each phase can be balanced by making the pulse order of the section voltage in each mode I to VI regular. As a result, it is possible to prevent spike-like current waveforms during charging / discharging of the input capacitor without increasing the switching frequency. In addition, since the voltage fluctuation of the intermediate phase input capacitor does not increase, it is possible to use an input capacitor having a small capacity.
具体的には、3相整流器1jの制御部11jは、図22〜図24に示すようなスイッチングパターン発生器5jを有する。図22は、スイッチングパターン発生器5jの一例を示すブロック図である。図23は、スイッチングパターン発生器5jの相電圧判別器52の構成例を示す図である。図24は、スイッチングパターン発生器5jのパターン信号発生器51の構成例を示す回路図である。
Specifically, the
スイッチングパターン発生器5jは、現在の区間が6つの区間I〜VIのいずれであるかに応じて、例えば図25〜図27に示すようなスイッチングパターン(R,S,T相パルス)を生成する。スイッチングパターン発生器5jは、スイッチング周期の立ち上がり等の所定のタイミングで3相交流電源PSからの3相交流電力のどの相が中間電位相かを検出し、検出結果に応じて発生させた変調波形と鋸歯状波によってスイッチングパターンのON/OFFのタイミングを得て、スイッチングパターンを生成する。 The switching pattern generator 5j generates switching patterns (R, S, T phase pulses) as shown in FIGS. 25 to 27, for example, depending on which of the six sections I to VI is present. . The switching pattern generator 5j detects which phase of the three-phase AC power from the three-phase AC power source PS is an intermediate potential phase at a predetermined timing such as the rise of the switching cycle, and generates a modulation waveform according to the detection result. The switching pattern is generated by obtaining the ON / OFF timing of the switching pattern by the sawtooth wave.
例えば、スイッチングパターン発生器5jは、図22に示すように、キャリア発生部5bj及びスイッチングパターン発生部5ajを有する。キャリア発生部5bjは、キャリア用クロックに同期して、キャリアを発生する。スイッチングパターン発生部5ajは、発生されたキャリアを用いて、双方向スイッチ回路3のスイッチングパターンを発生する。
For example, the switching pattern generator 5j includes a carrier generator 5bj and a switching pattern generator 5aj as shown in FIG. The carrier generator 5bj generates a carrier in synchronization with the carrier clock. The switching pattern generator 5aj generates the switching pattern of the
キャリア発生部5bjは、直流電圧設定器53及び鋸歯状波発生器54を有する。スイッチングパターン発生部5ajは、パターン信号発生器51、相電圧判別器52、コンパレータ55−1〜55−3、NOT回路56−1,56−2、OR回路57−1,57−2、NOT回路58−1,58−2、AND回路59−1,59−2、AND回路60R、60T、OR回路60S、NAND回路61R〜61T、AND回路62R〜62T、OR回路63R〜63T、及びAND回路64を有する。
The carrier generator 5bj includes a
パターン信号発生器51は、入力相電圧のピーク値を「Pe」「−Pe」(0<Pe<1)に規格化したR相電圧規格化信号a、S相電圧規格化信号b、T相電圧規格化信号cを生成部14iから受ける。パターン信号発生器51は、全区間I〜VIでの区間電圧のパルス順序を規則的にするため、R相電圧規格化信号a、S相電圧規格化信号b、T相電圧規格化信号cを演算して、変調波形1、変調波形2A、変調波形2B、変調波形3を出力する。
The
直流電圧設定器53は、鋸歯状波発生器54に、直流電圧設定ゲインk(但し、k≦1)を設定する。鋸歯状波発生器54は、鋸歯状波1および鋸歯状波2を出力する。相電圧判別器52は、入力されるR相電圧規格化信号a、S相電圧規格化信号b、およびT相電圧規格化信号cの電位を比較し、R相中間、S相中間、T相中間を判別して、中間判定信号(中間の場合「1」、中間でない場合「0」)をそれぞれ出力する。具体的には、S相中間の場合、変調波形1、3を出力し、鋸歯状波1、2を出力する(図25参照)。T相中間の場合、変調波形1、2Aを出力し、鋸歯状波1を出力する(図26参照)。R相中間の場合、変調波形3、2Bを出力し、鋸歯状波2を出力する(図27参照)。このように、スイッチングパターン発生器5jでは、中間相がどの相かに応じてスイッチングパターンの生成方法を変える。これにより、全モードで同一の相のスイッチングパターンに同一の規則性を持たせる。
The DC
コンパレータ55−1で変調波形1と鋸歯状波1とが比較された比較信号と、R相中間信号をNOT回路58−1でNOT演算された出力とが、AND回路60RでAND演算され、R相非中間時パルスとして出力される。
The comparison signal obtained by comparing the
コンパレータ55−3で変調波形3と鋸歯状波2とが比較された比較信号と、T相中間信号をNOT回路58−2でNOT演算された出力とが、AND回路60TでAND演算され、T相非中間時パルスとして出力される。
The comparison signal obtained by comparing the
コンパレータ55−2Aで変調波形2Aと鋸歯状波1を比較された比較信号と、コンパレータ55−1の比較信号をNOT回路56−1でNOT演算された出力とが、OR回路57−1でOR演算される。コンパレータ55−2Bで変調波形2Bと鋸歯状波2を比較した比較信号と、コンパレータ55−3の比較出力をNOT回路56−2でNOT演算した出力とが、OR回路57−2でOR演算される。
The comparison signal obtained by comparing the modulation waveform 2A and the
OR回路57−1のOR演算した出力とT相中間信号とをAND回路59−1でAND演算した出力と、OR回路57−2のOR演算した出力とR相中間信号とをAND回路59−2でAND演算した出力とが、OR回路60SでOR演算され、S相非中間時パルスが出力される。 An AND circuit 59-1 performs an AND operation on the OR circuit 57-1 and an T-phase intermediate signal, and an OR circuit 57-2 performs an OR operation on the R-phase intermediate signal. The output of the AND operation in 2 is ORed by the OR circuit 60S, and an S-phase non-intermediate pulse is output.
NAND回路61RでS相非中間時パルスとT相非中間時パルスとをNAND演算した出力と、R相中間信号とが、AND回路62RでAND演算され、R相中間時パルスが出力される。 The NAND circuit 61R performs an NAND operation on the S-phase non-intermediate time pulse and the T-phase non-intermediate time pulse and the R-phase intermediate signal, and the AND circuit 62R performs an AND operation to output an R-phase intermediate time pulse.
NAND回路61SでR相非中間時パルスとT相非中間時パルスがNAND演算された出力と、S相中間信号とが、AND回路62SでAND演算され、S相中間時パルスとして出力される。 The NAND circuit 61S performs an NAND operation on the R-phase non-intermediate pulse and the T-phase non-intermediate pulse, and the S-phase intermediate signal is AND-operated by the AND circuit 62S, and is output as an S-phase intermediate pulse.
NAND回路61TでR相非中間時パルスとS相非中間時パルスがNAND演算された出力と、T相中間信号とが、AND回路62TでAND演算され、T相中間時パルスとして出力される。
The
コンパレータ65では、鋸歯状波1と「0」入力が比較され、比較信号が0電圧挿入ロック信号として出力される。
The
OR回路63RでR相非中間時パルスとR相中間時パルスとがOR演算された出力と、0電圧挿入信号とが、AND回路64でAND演算され、R相パルスとして出力される。これにより、R相パルスに、双方向スイッチをOFFするスイッチングパターン(各区間I〜VIにおける区間4)が導入される。
The OR
OR回路63Tでは、T相非中間時パルスとT相中間時パルスがOR演算され、T相パルスとして出力される。かかるT相パルスは、OR回路63Tの出力が、0電圧挿入信号期間時に「0」であるため、0電圧挿入信号との演算は行わない。
In the
OR回路63Sでは、S相非中間時パルスとS相中間時パルスがOR演算され、S相パルスが出力される。R相パルスとT相パルスが、0電圧挿入信号期間時に「0」となり、S相パルスがONでも直流電圧は発生しない。T相のスイッチング回数を増加させないことを目的に、0電圧挿入信号との演算を行わないことにしている。
In the
鋸歯状波発生器54は、直流電圧発生器53の直流電圧設定ゲインkに基づき、周期Tとした時、(時間軸kT、ゲイン軸0)と(時間軸0、ゲイン軸1)を結ぶ直線で鋸歯状波1を出力する。また、鋸歯状波発生器54は、直流電圧設定ゲインkに基づき、(時間軸0、ゲイン軸0)と(時間軸kT、ゲイン軸1)を結ぶ直線で鋸歯状波2を出力する。
The
相電圧判別器52は、図23に示すように、コンパレータ70R、70S、70Tと、AND回路71R、71S、71Tと、AND回路72R、72S、72Tと、NOR回路73R、73S、73Tとを備えている。
As shown in FIG. 23, the
コンパレータ70Rは、R相電圧規格化信号aとS相電圧規格化信号bとを比較して、比較信号(R相電圧規格化信号a>S相電圧規格化信号bの場合に「1」、R相電圧規格化信号a≦S相電圧規格化信号bの場合に「0」)をAND回路71R、72S、71T、72Tに出力する。コンパレータ70Sは、S相電圧規格化信号bとT相電圧規格化信号cとを比較して、比較信号(S相電圧規格化信号b>T相電圧規格化信号cの場合に「1」、S相電圧規格化信号b≦T相電圧規格化信号cの場合に「0」)をAND回路71R、72R、71S、72Tに出力する。コンパレータ70Tは、T相電圧規格化信号cとR相電圧規格化信号aとを比較して、比較信号(T相電圧規格化信号c>R相電圧規格化信号aの場合に「1」、T相電圧規格化信号c≦R相電圧規格化信号aの場合に「0」)をAND回路72R、71S、72S、71Tに出力する。
The
AND回路71Rは、コンパレータ70Rの比較信号とコンパレータ70Sの比較信号とのAND演算結果を出力する。AND回路72Rは、コンパレータ70Sの比較信号とコンパレータ70Tの比較信号とのAND演算結果を出力する。AND回路71Sは、コンパレータ70Sの比較信号とコンパレータ70Tの比較信号とのAND演算結果を出力する。AND回路72Sは、コンパレータ70Tの比較信号とコンパレータ70Rの比較信号とのAND演算結果を出力する。AND回路71Tは、コンパレータ70Tの比較信号とコンパレータ70Rの比較信号とのAND演算結果を出力する。AND回路72Tは、コンパレータ70Rの比較信号とコンパレータ70Sの比較信号とのAND演算結果を出力する。
The AND
NOR回路73Rは、AND回路71Rの出力とAND回路72Rの出力とのNOR演算結果(中間の場合「1」、中間でない場合「0」)をR相中間信号として出力する。NOR回路73Sは、AND回路71Sの出力とAND回路72Sの出力とのNOR演算結果(中間の場合「1」、中間でない場合「0」)をS相中間信号として出力する。NOR回路73Tは、AND回路71Tの出力とAND回路72Tの出力とのNOR演算結果(中間の場合「1」、中間でない場合「0」)をT相中間信号として出力する。
The NOR
各変調波形を形成するパターン信号発生器51は、図24に示すように、絶対値回路80R、80S、80Tと、3入力加算器81−1,81−2とを備えている。絶対値回路80Rは、R相電圧規格化信号aの絶対値|a|を演算し、変調波形1を出力する。絶対値回路80Sは、S相電圧規格化信号bの絶対値|b|を演算して出力する。絶対値回路80Tは、T相電圧規格化信号cの絶対値|c|を演算して変調波形3を出力する。
As shown in FIG. 24, the
3入力加算器81−1は、変調波形1と、絶対値回路80Sの出力と、定数−1とを加算して、変調波形2Aを出力する。3入力加算器81−2は、変調波長3と、絶対値回路80Sの出力と、定数−1とを加算して、変調波形2Bを出力する。
The 3-input adder 81-1 adds the
次に、スイッチングパターン発生器5jの各区間I〜VIにおける動作について図25〜図27を用いて説明する。 Next, the operation in each section I to VI of the switching pattern generator 5j will be described with reference to FIGS.
図25〜図27を参照して、各区間I〜VIでのスイッチング動作による直流電圧・各相の電流を説明する。区間Iと区間IVでは共にT相が中間相となり、区間IIと区間Vでは共にS相が中間相となり、区間IIIと区間VIでは共にR相が中間相となるので、以下、区間I、II、IIIについて説明する。図25は、区間II、Vにおける、変調波形と、鋸歯状波と、R,S,T相パルスの一例を示す図である。図26は、区間I、IVにおける、変調波形と、鋸歯状波と、R,S,T相パルスの一例を示す図である。図27は、区間III、VIにおける、変調波形と、鋸歯状波と、R,S,T相パルスの一例を示す図である。 With reference to FIGS. 25 to 27, the DC voltage and the current of each phase by the switching operation in each section I to VI will be described. In sections I and IV, the T phase is an intermediate phase, in sections II and V, the S phase is an intermediate phase, and in sections III and VI, the R phase is an intermediate phase. , III will be described. FIG. 25 is a diagram illustrating an example of a modulation waveform, a sawtooth wave, and R, S, and T phase pulses in sections II and V. FIG. 26 is a diagram illustrating an example of a modulation waveform, a sawtooth wave, and R, S, and T phase pulses in sections I and IV. FIG. 27 is a diagram illustrating an example of a modulation waveform, a sawtooth wave, and R, S, and T phase pulses in sections III and VI.
図25〜図27では、実施の形態2における変調波形、鋸歯状波1、2、各相のパルスが一点鎖線で示されている。また、図25〜図27では、比較のために、図22に示す生成部14iが基本の形態における生成部14に置き換えられた場合(基本の形態)における各相の制御電圧、鋸歯状波1、2、各相のパルスが実線で示されている。すなわち、図25〜図27では、R相電圧規格化信号a、S相電圧規格化信号b、T相電圧規格化信号cのピーク値が「1」である場合が基本の形態として実線で示されている。
In FIG. 25 to FIG. 27, the modulation waveform, the
図25〜図27に示すように、全区間I〜VIにおいて、R相パルスは、OFF→ON→OFF、S相パルスは、ON→OFF→ON、T相パルスは、ON→OFFとなっており、全区間I〜VIで同一の相は、ONとOFFの変化が規則的である同一の規則性のあるパターンとなっている。また、全区間I〜VIでR相パルスには、0電圧挿入信号が挿入される期間(区間4)が設けられており、この0電圧挿入信号が挿入された期間は、R相パルスに双方向スイッチ回路をOFFするスイッチングパターンが挿入される。したがって、区間4では、3相のうち2相(R相とT相)がOFFするので、全相で電流が流れないことになる。 As shown in FIGS. 25 to 27, in all sections I to VI, the R phase pulse is OFF → ON → OFF, the S phase pulse is ON → OFF → ON, and the T phase pulse is ON → OFF. In addition, the same phase in all the sections I to VI has the same regular pattern in which the ON and OFF changes are regular. In all the sections I to VI, the R phase pulse has a period (section 4) in which the zero voltage insertion signal is inserted. The period in which this zero voltage insertion signal is inserted is A switching pattern for turning off the direction switch circuit is inserted. Accordingly, in section 4, two of the three phases (R phase and T phase) are turned off, so that no current flows in all phases.
<区間II,V>
まず、基本の形態について、図25を用いて説明する。図25において、基本の形態における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。
<Section II, V>
First, a basic form will be described with reference to FIG. In FIG. 25, the modulation waveform, the
区間IIについて例示しながら、直流電圧について説明する。図25において、区間1、2、3、4の直流電圧は、それぞれST間電圧=b−c、RT間電圧=a−c、RS間電圧=a−b、整流器出力短絡電圧=0となる。次に、各相パルスについて説明する。区間IIでは、R相が最大相、T相が最小相、S相が中間相となる。最大相と最小相では、パルスはそれぞれの電位に比例する時間ONとなる。したがって、R相のパルス幅x=kT|a|、T相のパルス幅z=kT|c|となる。ここで、R相パルスがONとなるタイミング(区間2+区間3)は、R相電圧|a|と鋸歯状波1との交点から求められる。また、R相パルスがOFFとなるタイミング(区間1+区間4)は、鋸歯状波1とゲイン軸0との交点から求められる。これにより、R相パルスが得られる。一方、T相パルスがOFFとなるタイミング(区間3+区間4)は、T相電圧|c|と鋸歯状波2との交点から求められる。これにより、T相パルスが得られる。中間相パルスは、最大相又は最小相のパルスのどちらかがOFFのときにONする。したがって、S相パルスは、R相電圧|a|と鋸歯状波1との交点、およびT相電圧|c|と鋸歯状波2との交点から求められる。また、区間1、2、3、4の幅は、それぞれkT×(1−|a|)、kT×(|a|+|c|−1)、kT×(1−|c|)、T×(1−k)となる。スイッチング周期Tの直流電圧の平均は、それぞれの区間ごとに直流電圧を積算しそれぞれを加算してスイッチング周期Tで除して、以下のように表すことができる。
The DC voltage will be described with reference to the section II. In FIG. 25, the DC voltages in
スイッチング周期Tの直流電圧の平均={(b−c)×kT×(1−a)+(a−c)×kT×(a−c−1)+(a−b)×kT×(1+c)+0×T×(1−k)}/T
=k{a2+c2−b(a+c)}
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
さらに、交流理論から、a2+b2+c2=3/2より、
=k×3/2
このように、kに比例する一定電圧となる。
Average of DC voltage in switching period T = {(b−c) × kT × (1−a) + (ac) × kT × (ac−1) + (ab) × kT × (1 + c ) + 0 × T × (1-k)} / T
= K {a 2 + c 2 −b (a + c)}
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
Furthermore, from AC theory, from a 2 + b 2 + c 2 = 3/2,
= K x 3/2
Thus, it becomes a constant voltage proportional to k.
つぎに、入力電流について説明する。R相の入力電流は、R相電圧aの時間に比例する正の電流が流れる。T相の入力電流は、T相の電圧の大きさ|c|に比例する負の電流が流れる。S相の入力電流は、区間1で正の電流が流れ、区間3で負の電流が流れる。したがって、流れる電流は、kT×(1−a)−kT×(1+c)−kT(−a−c)=kTbとなり、スイッチング周期Tのうち、0電圧挿入信号が挿入される区間4を除いた期間kTで除すると、S相電圧bとなる。したがって、R相、S相、T相には、R相電圧a、S相電圧b、T相電圧cに比例する電流が流れることになり、正弦波電流となる。
Next, the input current will be described. As the R-phase input current, a positive current proportional to the time of the R-phase voltage a flows. As the T-phase input current, a negative current proportional to the magnitude of the T-phase voltage | c | flows. As for the S-phase input current, a positive current flows in
次に、実施の形態2について説明する。図25において、実施の形態2における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を「−Pe」と「Pe」(0<Pe<1)の間で規格化したものである。これを変調させた各変調波形は、基本の形態に比べて振幅が減衰されたものとなっている。
Next, a second embodiment will be described. In FIG. 25, the modulation waveform, the
これに応じて、最大電圧相又は最小電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式21が成り立つので、式4の特性を得ることができる。 Accordingly, the pulse width x ′ of the R phase, which is the maximum voltage phase or the minimum voltage phase, is shortened from the pulse width x of the R phase in the basic form by an amount corresponding to the fall time of the switching element SW. . That is, since the following expression 21 holds, the characteristic of expression 4 can be obtained.
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式21 (Time according to R-phase pulse width x ') ≈ (Time according to R-phase pulse width x)-(Falling time of switching element SW-r) Equation 21
同様に、最小電圧相又は最大電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式22が成り立つので、式4の特性を得ることができる。 Similarly, the pulse width z ′ of the T phase that is the minimum voltage phase or the maximum voltage phase is shorter than the pulse width z of the T phase in the basic form by an amount corresponding to the fall time of the switching element SW. That is, since the following expression 22 holds, the characteristic of expression 4 can be obtained.
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式22 (Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t)
<区間I,IV>
まず、基本の形態について、図26を用いて説明する。図26において、基本の形態における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。
<Sections I and IV>
First, a basic form will be described with reference to FIG. In FIG. 26, the modulation waveform, the
区間Iについて例示的に説明する。図26において、区間1、2、3、4の直流電圧は、それぞれST間電圧=c−b、RT間電圧=a−c、RS間電圧=a−b、整流器出力短絡電圧=0となる。次に各相のパルスについて説明する。区間Iでは、R相が最大相、S相が最小相、T相が中間相となる。R,S,T相のパルスのON、OFF順序を変えずに、最大相と最小相でそれぞれの電位に比例する時間ONとするため、区間Iでは、変調波形1,2Aと鋸波状波1を用いて、図26に示す各パルスのON,OFFタイミングを得る。また、区間1、2、3、4の幅は、それぞれkT×(1−|a|)、kT(1−|b|)、kT×(|a|−|b|−1)、T×(1−k)となる。スイッチング周期Tの直流電圧の平均は、以下のように表すことができる。
The section I will be described as an example. In FIG. 26, the DC voltages in
スイッチング周期Tの直流電圧の平均={(c−b)×kT×(1−a)+(a−c)×kT×(b+1)+(a−b)×kT×(a−b−1)+0×kT×(1−k)}/T
=k{a2+b2−c(a+b)}
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Average of DC voltage of switching period T = {(c−b) × kT × (1−a) + (ac) × kT × (b + 1) + (ab) × kT × (ab−1) ) + 0 * kT * (1-k)} / T
= K {a 2 + b 2 −c (a + b)}
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より、
=k×3/2
このように、kに比例する一定電圧となる。
Furthermore, from AC theory, from a 2 + b 2 + c 2 = 3/2,
= K x 3/2
Thus, it becomes a constant voltage proportional to k.
つぎに、入力電流について説明する。区間IIの場合と同様に、最大相のR相には、R相電圧aの時間に比例する正の電流が流れる。最小相のS相には、S相電圧bの時間に比例する負の電流が流れる。T相は、区間1で負の電流が流れ、区間2で正の電流が流れる。このため、流れる電流は、kT×(1−a)−kT×(1+b)=kTcとなり、kTで除するとcとなる。従って、電圧に比例する電流が、各相に流れ、正弦波電流となる。
Next, the input current will be described. As in the case of the section II, a positive current proportional to the time of the R phase voltage a flows in the R phase of the maximum phase. A negative current proportional to the time of the S phase voltage b flows in the S phase of the minimum phase. In the T phase, a negative current flows in
次に、実施の形態2について説明する。図26において、実施の形態2における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を「−Pe」と「Pe」(0<Pe<1)の間で規格化したものである。これを変調させた各変調波形は、基本の形態に比べて振幅が減衰されたものとなっている。
Next, a second embodiment will be described. In FIG. 26, the modulation waveform, the
これに応じて、最大電圧相又は最小電圧相であるR相のパルス幅x’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるR相のパルス幅xより短縮されている。すなわち、次の式23が成り立つので、式4の特性を得ることができる。 Accordingly, the pulse width x ′ of the R phase, which is the maximum voltage phase or the minimum voltage phase, is shortened from the pulse width x of the R phase in the basic form by an amount corresponding to the fall time of the switching element SW. . That is, since the following Expression 23 is established, the characteristic of Expression 4 can be obtained.
(R相のパルス幅x’に応じた時間)≒(R相のパルス幅xに応じた時間)−(スイッチング素子SW−rの立ち下がり時間)・・・式23 (Time corresponding to R-phase pulse width x ′) ≈ (Time corresponding to R-phase pulse width x) − (Falling time of switching element SW-r) Equation 23
同様に、最小電圧相又は最大電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式24が成り立つので、式4の特性を得ることができる。 Similarly, the pulse width y ′ of the S phase that is the minimum voltage phase or the maximum voltage phase is shorter than the pulse width y of the S phase in the basic form by an amount corresponding to the fall time of the switching element SW. That is, since the following expression 24 holds, the characteristic of expression 4 can be obtained.
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式24 (Time according to pulse width y ′ of S phase) ≈ (Time according to pulse width y of S phase) − (Fall time of switching element SW-s) Expression 24
<区間III,VI>
まず、基本の形態について、図27を用いて説明する。図27において、基本の形態における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ実線で示されている。
<Sections III and VI>
First, a basic form will be described with reference to FIG. In FIG. 27, the modulation waveform, the
区間IIIについて例示的に説明する。図27において、区間1、2、3、4の直流電圧は、それぞれST間電圧=b−c、RT間電圧=a−c、RS間電圧=b−a、整流器出力短絡電圧=0となる。次に、各相のパルスについて説明する。区間IIIでは、S相が最大相、T相が最小相、R相が中間相となる。区間Iと同じく、R,S,T相のパルスのON,OFF順序を変えずに、最大相と最小相でそれぞれの電位に比例する時間をONとするため、区間IIIでは、変調波形3、2Bと鋸歯状波2を用いて、図27に示す各相パルスのON,OFFタイミングを得る。また、区間1、2、3、4の幅は、それぞれ、kT×(|b|+|c|−1)、kT×(1−|b|)、kT×(1−|c|)、T×(1−k)となる。スイッチング周期Tの直流電圧の平均は、以下のように表すことができる。
The section III will be exemplarily described. In FIG. 27, the DC voltages in
スイッチング周期Tの直流電圧の平均={(b−c)×kT×(−c+b−1)+(a−c)×kT×(−b+1)+(b−a)×kT×(1+c)+0×kT×(1−k)}/T
=k{b2+c2−a(b+c)}
ここで、a+b+c=0(3相条件)を考慮すると、
=k(a2+b2+c2)
Average of DC voltage of switching period T = {(b−c) × kT × (−c + b−1) + (ac) × kT × (−b + 1) + (b−a) × kT × (1 + c) +0 * KT * (1-k)} / T
= K {b 2 + c 2 -a (b + c)}
Here, considering a + b + c = 0 (three-phase condition),
= K (a 2 + b 2 + c 2 )
さらに、交流理論から、a2+b2+c2=3/2より、
=k×3/2
このように、kに比例する一定電圧となる。
Furthermore, from AC theory, from a 2 + b 2 + c 2 = 3/2,
= K x 3/2
Thus, it becomes a constant voltage proportional to k.
つぎに、入力電流について説明する。区間IIIでは、S相が最大相で、T相が最小相なので、S相はS相電圧bの時間に比例する正の電流が流れ、T相は、T相電圧cの時間に比例する負の電流が流れる。R相は区間2で負の電流が流れ、区間3で正の電流が流れる。このため、流れる電流は、kT×(1−b)−kT×(1+c)=kTaとなり、RTで除するとaとなる。従って、電圧に比例する電流が、各相に流れ、正弦波電流となる。
Next, the input current will be described. In section III, since the S phase is the maximum phase and the T phase is the minimum phase, a positive current that is proportional to the time of the S phase voltage b flows in the S phase, and the T phase is a negative that is proportional to the time of the T phase voltage c. Current flows. In the R phase, a negative current flows in
次に、実施の形態2について説明する。図27において、実施の形態2における変調波形、鋸歯状波1、2、各相のパルスがそれぞれ一点鎖線で示されている。R相電圧a’、S相電圧b’、T相電圧c’は、上述したように、相電圧を「−Pe」と「Pe」(0<Pe<1)の間で規格化したものである。これを変調させた各変調波形は、基本の形態に比べて振幅が減衰されたものとなっている。
Next, a second embodiment will be described. In FIG. 27, the modulation waveform,
これに応じて、最大電圧相又は最小電圧相であるS相のパルス幅y’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるS相のパルス幅yより短縮されている。すなわち、次の式25が成り立つので、式4の特性を得ることができる。 Accordingly, the pulse width y ′ of the S phase, which is the maximum voltage phase or the minimum voltage phase, is shortened by the amount corresponding to the fall time of the switching element SW, compared with the pulse width y of the S phase in the basic form. . That is, since the following expression 25 holds, the characteristic of expression 4 can be obtained.
(S相のパルス幅y’に応じた時間)≒(S相のパルス幅yに応じた時間)−(スイッチング素子SW−sの立ち下がり時間)・・・式25 (Time according to S-phase pulse width y ′) ≈ (Time according to S-phase pulse width y) − (Falling time of switching element SW-s) Equation 25
同様に、最小電圧相又は最大電圧相であるT相のパルス幅z’は、スイッチング素子SWの立ち下がり時間に応じた分、基本の形態におけるT相のパルス幅zより短縮されている。すなわち、次の式26が成り立つので、式4の特性を得ることができる。 Similarly, the pulse width z ′ of the T phase that is the minimum voltage phase or the maximum voltage phase is shorter than the pulse width z of the T phase in the basic form by an amount corresponding to the fall time of the switching element SW. That is, since the following expression 26 holds, the characteristic of expression 4 can be obtained.
(T相のパルス幅z’に応じた時間)≒(T相のパルス幅zに応じた時間)−(スイッチング素子SW−tの立ち下がり時間)・・・式26 (Time according to T-phase pulse width z ′) ≈ (Time according to T-phase pulse width z) − (Falling time of switching element SW-t) Equation 26
以上のように、実施の形態2では、3相整流器1jにおいて、制御部11jが、複数のスイッチング素子SW−r,SW−s,SW−tのそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成する。例えば、制御部11jは、オン指示からオフ指示までの時間が目標オン時間より立ち下がり時間を考慮した長さで短縮されたオンオフパターンが含まれるように、各相のスイッチングパターンを生成する。これにより、スイッチング素子SWが実際にオンしている時間(実オン時間)を理論上のパルス幅に対応した時間(目標オン時間)に近づけることができるので、入力交流電流に含まれる高調波を低減でき、出力直流電圧の脈動を抑制できる。
As described above, in the second embodiment, in the three-phase rectifier 1j, the
以上のように、本発明にかかる3相整流器は、3相交流電力からの直流電圧の生成に有用である。 As described above, the three-phase rectifier according to the present invention is useful for generating a DC voltage from three-phase AC power.
1,1i,1j 3相整流器
3 双方向スイッチ回路
4 全波整流回路
5 スイッチングパターン発生器
5a スイッチングパターン発生部
5b キャリア発生部
6 駆動回路
8 3相リアクトル
9 入力コンデンサ
10 コンデンサ
11,11i,11j 制御部
12 ゼロクロス検出部
13 PLL回路
14,14i,14j 生成部
14a,14ai 記憶部(ROM)
14b 制御信号生成器
14ci 乗算器
14di 選択部
14ei 係数選択部
1, 1i, 1j Three-
14b control signal generator 14ci multiplier 14di selection unit 14ei coefficient selection unit
Claims (4)
前記3相交流電力を直流電力に整流する全波整流回路と、
前記3相交流電源から前記全波整流回路への各相の供給をON/OFFする複数のスイッチング素子を有する双方向スイッチ回路と、
前記3相交流電力に対応した基準信号に応じて、前記双方向スイッチ回路をON/OFFさせるための各相のスイッチングパターンを生成し、生成されたスイッチングパターンに基づいて、前記双方向スイッチ回路をスイッチング制御する制御手段と、
を備え、
前記制御手段は、
前記基準信号に応じて、キャリア信号を発生するキャリア発生部と、
前記基準信号に応じて、各相の電圧に対応した制御信号を生成する生成部と、
前記発生されたキャリア信号と前記生成された制御信号とを用いて、前記双方向スイッチ回路のスイッチングパターンを発生するスイッチングパターン発生部と、
を有し、
前記生成部は、前記制御信号の最大振幅の絶対値をPeとし、前記キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、前記制御信号を生成し、
前記制御手段は、前記複数のスイッチング素子のそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成し、
前記制御手段は、前記3相交流電力における相電圧のゼロクロスのタイミングを検出し、検出された少なくともいずれか1つの相電圧又は線間電圧のゼロクロスのタイミングを示すゼロクロス信号を前記基準信号として生成するゼロクロス検出部をさらに有し、
前記生成部は、前記生成されたゼロクロス信号に基づいて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を前記制御信号として生成し、
前記生成部は、最大振幅の絶対値が1になるように各相の電圧が規格化された正弦波テーブルを用いて各相の電圧を推定し、推定された各相の電圧に0より大きく且つ1より小さい係数を乗算することにより、前記制御信号を生成する
ことを特徴とする3相整流器。 A three-phase rectifier that converts three-phase AC power input from a three-phase AC power source into DC power,
A full-wave rectifier circuit for rectifying the three-phase AC power into DC power;
A bidirectional switch circuit having a plurality of switching elements for turning on / off the supply of each phase from the three-phase AC power source to the full-wave rectifier circuit;
In response to a reference signal corresponding to the three-phase AC power, a switching pattern for each phase for turning the bidirectional switch circuit ON / OFF is generated, and the bidirectional switch circuit is generated based on the generated switching pattern. Control means for switching control;
With
The control means includes
A carrier generator for generating a carrier signal in response to the reference signal;
In accordance with the reference signal, a generation unit that generates a control signal corresponding to the voltage of each phase;
A switching pattern generating unit that generates a switching pattern of the bidirectional switch circuit using the generated carrier signal and the generated control signal;
Have
The generation unit generates the control signal such that Pe / Pc <1 when the absolute value of the maximum amplitude of the control signal is Pe and the absolute value of the maximum amplitude of the carrier signal is Pc,
The control means generates a switching pattern for each phase so as to include an on / off pattern in consideration of a fall time of each of the plurality of switching elements ,
The control means detects a zero-cross timing of the phase voltage in the three-phase AC power, and generates a zero-cross signal indicating the detected zero-cross timing of at least any one phase voltage or line voltage as the reference signal. It further has a zero cross detector,
The generation unit generates, as the control signal, a signal in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is smaller than 1 based on the generated zero-cross signal,
The generation unit estimates the voltage of each phase using a sine wave table in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is 1, and the estimated voltage of each phase is larger than 0. The control signal is generated by multiplying by a coefficient smaller than 1. The three-phase rectifier.
前記3相交流電力を直流電力に整流する全波整流回路と、
前記3相交流電源から前記全波整流回路への各相の供給をON/OFFする複数のスイッチング素子を有する双方向スイッチ回路と、
前記3相交流電力に対応した基準信号に応じて、前記双方向スイッチ回路をON/OFFさせるための各相のスイッチングパターンを生成し、生成されたスイッチングパターンに基づいて、前記双方向スイッチ回路をスイッチング制御する制御手段と、
を備え、
前記制御手段は、
前記基準信号に応じて、キャリア信号を発生するキャリア発生部と、
前記基準信号に応じて、各相の電圧に対応した制御信号を生成する生成部と、
前記発生されたキャリア信号と前記生成された制御信号とを用いて、前記双方向スイッチ回路のスイッチングパターンを発生するスイッチングパターン発生部と、
を有し、
前記生成部は、前記制御信号の最大振幅の絶対値をPeとし、前記キャリア信号の最大振幅の絶対値をPcとするとき、Pe/Pc<1になるように、前記制御信号を生成し、
前記制御手段は、前記複数のスイッチング素子のそれぞれの立ち下がり時間を考慮したオンオフパターンが含まれるように、各相のスイッチングパターンを生成し、
前記制御手段は、前記3相交流電力における相電圧のゼロクロスのタイミングを検出し、検出された少なくともいずれか1つの相電圧又は線間電圧のゼロクロスのタイミングを示すゼロクロス信号を前記基準信号として生成するゼロクロス検出部をさらに有し、
前記生成部は、前記生成されたゼロクロス信号に基づいて、最大振幅の絶対値が1より小さくなるように各相の電圧が規格化された信号を前記制御信号として生成し、
前記生成部は、最大振幅の絶対値が1より小さい値になるように各相の電圧が規格化された正弦波テーブルを用いて各相の電圧を推定することにより、前記制御信号を生成する
ことを特徴とする3相整流器。 A three-phase rectifier that converts three-phase AC power input from a three-phase AC power source into DC power,
A full-wave rectifier circuit for rectifying the three-phase AC power into DC power;
A bidirectional switch circuit having a plurality of switching elements for turning on / off the supply of each phase from the three-phase AC power source to the full-wave rectifier circuit;
In response to a reference signal corresponding to the three-phase AC power, a switching pattern for each phase for turning the bidirectional switch circuit ON / OFF is generated, and the bidirectional switch circuit is generated based on the generated switching pattern. Control means for switching control;
With
The control means includes
A carrier generator for generating a carrier signal in response to the reference signal;
In accordance with the reference signal, a generation unit that generates a control signal corresponding to the voltage of each phase;
A switching pattern generating unit that generates a switching pattern of the bidirectional switch circuit using the generated carrier signal and the generated control signal;
Have
The generation unit generates the control signal such that Pe / Pc <1 when the absolute value of the maximum amplitude of the control signal is Pe and the absolute value of the maximum amplitude of the carrier signal is Pc,
The control means generates a switching pattern for each phase so as to include an on / off pattern in consideration of a fall time of each of the plurality of switching elements,
The control means detects a zero-cross timing of the phase voltage in the three-phase AC power, and generates a zero-cross signal indicating the detected zero-cross timing of at least any one phase voltage or line voltage as the reference signal. It further has a zero cross detector,
The generation unit generates, as the control signal, a signal in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is smaller than 1 based on the generated zero-cross signal,
The generation unit generates the control signal by estimating the voltage of each phase using a sine wave table in which the voltage of each phase is standardized so that the absolute value of the maximum amplitude is smaller than 1. 3-phase rectifier you wherein a.
ことを特徴とする請求項2に記載の3相整流器。 The generation unit selects a sine wave table corresponding to the cumulative operation time of the three-phase rectifier from a plurality of sine wave tables corresponding to a plurality of different cumulative operation times, and uses each sine wave table to select each phase. The three-phase rectifier according to claim 2 , wherein the control signal is generated by estimating a voltage of the three-phase rectifier.
ことを特徴とする請求項1〜3の何れか1項に記載の3相整流器。 The control means generates a switching pattern of each phase so that an on / off pattern in which a time from an on instruction to an off instruction is shortened by a length considering the fall time from a target on time is included. The three-phase rectifier according to any one of claims 1 to 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018079A JP6287277B2 (en) | 2014-01-31 | 2014-01-31 | 3-phase rectifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014018079A JP6287277B2 (en) | 2014-01-31 | 2014-01-31 | 3-phase rectifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015146664A JP2015146664A (en) | 2015-08-13 |
JP6287277B2 true JP6287277B2 (en) | 2018-03-07 |
Family
ID=53890637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014018079A Active JP6287277B2 (en) | 2014-01-31 | 2014-01-31 | 3-phase rectifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6287277B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0783607B2 (en) * | 1990-03-14 | 1995-09-06 | 株式会社日立製作所 | Power converter control device |
JPH05122940A (en) * | 1991-10-31 | 1993-05-18 | Meidensha Corp | Pwm control method of current type converter |
JPH09275685A (en) * | 1996-02-06 | 1997-10-21 | Mitsubishi Electric Corp | Power supply harmonic suppression device |
JP2006025499A (en) * | 2004-07-06 | 2006-01-26 | Favess Co Ltd | Motor controller |
-
2014
- 2014-01-31 JP JP2014018079A patent/JP6287277B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015146664A (en) | 2015-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4687824B2 (en) | 3-phase rectifier | |
JP6062058B2 (en) | Power converter | |
JP6079808B2 (en) | 3-phase / single-phase matrix converter | |
JP5880628B2 (en) | Matrix converter | |
JP7136314B2 (en) | Power control method and power control device | |
JP6535539B2 (en) | Power converter | |
JP4069741B2 (en) | Pulse width modulation method and power converter | |
JP2016073030A (en) | AC-DC converter | |
JP6287277B2 (en) | 3-phase rectifier | |
JP6361539B2 (en) | Conversion device | |
JP2011200069A (en) | Power supply | |
JP6226785B2 (en) | Power supply device, power supply device control method, and control program | |
US10224807B2 (en) | Power conversion apparatus and power conversion method for heat treatment | |
JP6358508B2 (en) | Unbalance correction device, unbalance correction method, and program | |
KR20150006307A (en) | Switch control device, power supply device comprising the same, and driving method of power supply device | |
JP6115590B2 (en) | Matrix converter | |
JP2007097394A (en) | Electric power transformer | |
JP2002186251A (en) | Controller for power converter | |
JP2020162334A (en) | Three-phase rectifier | |
JP6146054B2 (en) | 3-phase rectifier | |
JP6613425B2 (en) | DC-AC inverter device | |
Mathe et al. | Linear modeling of the three-phase diode front-ends with reduced capacitance considering the continuous conduction mode | |
JP2019176545A (en) | Three-phase rectifier and switching control method for three-phase rectifier | |
KR101905345B1 (en) | Power conversion device | |
JPH05122940A (en) | Pwm control method of current type converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171212 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6287277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |