JP2011200069A - Power supply - Google Patents

Power supply Download PDF

Info

Publication number
JP2011200069A
JP2011200069A JP2010066008A JP2010066008A JP2011200069A JP 2011200069 A JP2011200069 A JP 2011200069A JP 2010066008 A JP2010066008 A JP 2010066008A JP 2010066008 A JP2010066008 A JP 2010066008A JP 2011200069 A JP2011200069 A JP 2011200069A
Authority
JP
Japan
Prior art keywords
voltage
peak timing
switching
power supply
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010066008A
Other languages
Japanese (ja)
Inventor
Rie Miura
理恵 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP2010066008A priority Critical patent/JP2011200069A/en
Publication of JP2011200069A publication Critical patent/JP2011200069A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To realize improvement in power factor and suppression in higher harmonics of a power supply.SOLUTION: The power supply generates a DC output voltage by PWM-controlling a switching element using a step-up chopper method with respect to a pulsating voltage which is obtained by rectifying an AC input voltage. A time difference between a peak timing of input voltage and that of an input current is detected. According to the time difference, one switching pattern is selected from among a plurality of switching patterns prepared in advance. The duty of each pulse of the selected switching pattern is adjusted according to the voltage difference between the output voltage and a target voltage. The switching element is PWM-controlled by the switching pattern that has been adjusted.

Description

本発明は、交流の入力電圧を整流し、昇圧チョッパ方式により直流の出力電圧を生成する電源装置に関する。   The present invention relates to a power supply apparatus that rectifies an AC input voltage and generates a DC output voltage by a boost chopper method.

電源装置が発生する高調波電流は、共通の交流電源に接続されている他の電気機器に多くの障害を与えるので、これら高調波電流の抑制は重要であり、そのための規格が制定されている。電気機器を製造する際には、この高調波規格をクリアしなければならない。   Harmonic current generated by the power supply unit causes many obstacles to other electrical equipment connected to a common AC power supply, so suppression of these harmonic currents is important, and standards for that are established. . When manufacturing electrical equipment, this harmonic standard must be cleared.

交流電源を直流に変換する電源回路は一般にコンデンサ入力形になっているが、このような電源回路は入力電流が歪波となるため入力力率が悪く、また高調波電流を発生する。そこで、この入力力率を改善し、高調波電流を低減するために、スイッチング素子をPWM制御する昇圧チョッパ型の電源装置では、入力電流と入力電圧とがほぼ同位相の略正弦波になるように、スイッチングを制御している(例えば、特許文献1参照)。   A power supply circuit that converts AC power into DC is generally of a capacitor input type. However, such a power supply circuit has a distorted wave of input current, resulting in poor input power factor and generation of harmonic current. Therefore, in order to improve the input power factor and reduce the harmonic current, in the step-up chopper type power supply device that performs PWM control of the switching element, the input current and the input voltage are substantially in phase with a substantially sine wave. In addition, switching is controlled (see, for example, Patent Document 1).

具体的には、入力電流センサで入力電流の値を検出し、ゼロクロス検出回路で入力交流のゼロクロス点を検出して入力周波数の判別と割込み処理を行い、ゼロクロス点が検出されと、検出した入力電流に応じたスイッチングパターンでスイッチング素子をPWM制御することで、入力電流波形を制御している。   Specifically, the input current sensor detects the input current value, the zero-cross detection circuit detects the input AC zero-cross point, performs input frequency discrimination and interrupt processing, and when the zero-cross point is detected, the detected input The input current waveform is controlled by PWM control of the switching element with a switching pattern corresponding to the current.

特開平5−68375公報JP-A-5-68375

ところが、ゼロクロス点を基準として入力電流波形を制御すると、入力電流の波形が歪んでいる(ピークタイミングが両側のゼロクロス点の中央からずれている)場合に、ゼロクロス点の検出だけからでは、入力電流の波形歪は検出できず、結果として、入力電流が入力電圧と相似するようなスイッチング制御を行うことはできなかった。   However, when the input current waveform is controlled using the zero cross point as a reference, when the input current waveform is distorted (the peak timing is shifted from the center of the zero cross points on both sides), the input current is detected only by detecting the zero cross point. As a result, the switching control in which the input current is similar to the input voltage cannot be performed.

本発明の目的は、入力電圧のピークタイミングと入力電流のピークタイミングの比較結果に応じてスイッチング素子をPWM制御することで、力率改善と高調波抑制を十分に実現した電源装置を提供することである。   An object of the present invention is to provide a power supply device that sufficiently realizes power factor improvement and harmonic suppression by PWM control of a switching element according to a comparison result of peak timing of input voltage and peak timing of input current. It is.

上記目的を達成するために、請求項1にかかる発明の電源装置は、交流の電圧を整流した電圧に対して、昇圧チョッパ方式によりスイッチング素子をPWM制御することで、直流の出力電圧を生成する電源装置において、前記入力電圧のピークタイミングを検出する入力電圧ピークタイミング検出手段と、入力電流のピークタイミングを検出する入力電流ピークタイミング検出手段と、前記入力電圧ピークタイミング検出手段と前記入力電流ピークタイミング検出手段とで検出された入力電圧ピークタイミングと入力電流タイミングの比較を行うピークタイミング比較手段を備え、前記ピークタイミング比較手段での比較結果に応じて前記スイッチング素子をPWM制御するすることを特徴とする。
請求項2にかかる発明は、請求項1に記載の電源装置において、前記ピークタイミング比較手段での比較結果である前記入力電圧のピークタイミングと前記入力電流のピークタイミングの時間差分に応じて、前記スイッチング素子をPWM制御することを特徴とする。
請求項3にかかる発明は、請求項2に記載の電源装置において、さらに、予め複数のスイッチングパターンを記憶させる記憶手段と、前記時間差分に応じて前記記憶手段に記憶された複数のスイッチングパターンから1つのスイッチングパターンを選択するスイッチングパターン選択手段とを備え、前記選択したスイッチングパターンにより、前記スイッチング素子をPWM制御することを特徴とする。
請求項4にかかる発明は、請求項3に記載の電源装置において、さらに、前記選択したスイッチングパターンの各パルスのデューティを前記出力電圧と目標電圧との電圧差分に応じて調整するデューティ調整手段を備え、該デューティ調整手段により前記各パルスのデューティを調整したスイッチングパターンにより、前記スイッチング素子をPWM制御することを特徴とする。
In order to achieve the above object, a power supply apparatus according to a first aspect of the present invention generates a DC output voltage by PWM-controlling a switching element by a boost chopper method with respect to a voltage obtained by rectifying an AC voltage. In the power supply apparatus, the input voltage peak timing detecting means for detecting the peak timing of the input voltage, the input current peak timing detecting means for detecting the peak timing of the input current, the input voltage peak timing detecting means, and the input current peak timing And a peak timing comparing means for comparing the input voltage peak timing detected by the detecting means with the input current timing, and PWM controlling the switching element according to the comparison result of the peak timing comparing means. To do.
According to a second aspect of the present invention, in the power supply device according to the first aspect, in accordance with a time difference between the peak timing of the input voltage and the peak timing of the input current, which is a comparison result of the peak timing comparison unit, The switching element is PWM controlled.
According to a third aspect of the present invention, in the power supply device according to the second aspect, the storage unit stores a plurality of switching patterns in advance, and the plurality of switching patterns stored in the storage unit according to the time difference. Switching pattern selection means for selecting one switching pattern, and PWM control of the switching element is performed by the selected switching pattern.
According to a fourth aspect of the present invention, there is provided the power supply device according to the third aspect, further comprising duty adjustment means for adjusting a duty of each pulse of the selected switching pattern according to a voltage difference between the output voltage and the target voltage. And the switching element is PWM-controlled by a switching pattern in which the duty of each pulse is adjusted by the duty adjusting means.

本発明の電源装置によれば、入力電圧と入力電流のピークタイミングの比較結果に応じてスイッチング素子をPWM制御するので、入力電圧と入力電流の位相を揃えることができ、力率改善および高調波抑制ができる。また、スイッチングを必要以上に行う必要がないので、スイッチングノイズが抑制できる。また、ゼロクロス点だけでは読み取れない入力電流の乱れ(歪等)に対しても、電流位相が電圧位相に相似となるように制御が行われるので、この面でも高調波を抑制できる。このように本発明は、力率改善と高調波抑制をより十分に実現できる。   According to the power supply device of the present invention, since the switching element is PWM-controlled according to the comparison result of the peak timing of the input voltage and the input current, the phase of the input voltage and the input current can be made uniform, the power factor improvement and the harmonics Can be suppressed. Further, since switching need not be performed more than necessary, switching noise can be suppressed. Further, since the control is performed so that the current phase is similar to the voltage phase even when the input current is disturbed (distortion or the like) that cannot be read only by the zero cross point, harmonics can be suppressed in this aspect as well. Thus, this invention can implement | achieve power factor improvement and harmonic suppression more fully.

本発明の実施例の電源装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply device of the Example of this invention. 図1の電源装置の制御部の詳細を示すブロック図である。It is a block diagram which shows the detail of the control part of the power supply device of FIG. 入力電圧のピークタイミングに対して入力電流のピークタイミングが進んでいる場合の動作説明図である。It is operation | movement explanatory drawing when the peak timing of input current is ahead with respect to the peak timing of input voltage. 入力電圧と入力電流のピークタイミングが一致する場合の動作説明図でIn operation explanatory diagram when the peak timing of input voltage and input current match 入力電圧のピークタイミングに対して入力電流のピークタイミングが遅れている場合の動作説明図であるIt is operation | movement explanatory drawing when the peak timing of input current is late with respect to the peak timing of input voltage. 図1の電源装置の動作のフローチャートである。It is a flowchart of operation | movement of the power supply device of FIG.

本発明では、入力電圧のピークタイミングに対する入力電流ピークタイミングのずれ、つまり入力電流位相の遅れや進みに応じて、スイッチング素子を制御するPWM信号のスイッチングパターンを予測する。そして、そのスイッチングパターンの各パルスのデューティを、出力電圧と目標電圧との電圧差分に応じて調整する。   In the present invention, the switching pattern of the PWM signal for controlling the switching element is predicted according to the shift of the input current peak timing with respect to the peak timing of the input voltage, that is, the delay or advance of the input current phase. Then, the duty of each pulse of the switching pattern is adjusted according to the voltage difference between the output voltage and the target voltage.

図1に本発明の実施例の昇圧チョッパ型の電源装置の構成ブロックを示す。1は商用交流電源(50Hz、又は60Hz)の入力電圧を全波整流するダイオードブリッジ回路、2は昇圧用のリアクタ、3は逆流阻止用のダイオード、4はスイッチングトランジスタ、5は入力電流検出用の抵抗、6は出力電圧平滑用のキャパシタ、7はキャパシタ6の両端の出力電圧を分圧する分圧回路、8はモータ駆動回路(インバータ)、9は3相モータ、10は制御部である。   FIG. 1 shows a configuration block of a boost chopper type power supply device according to an embodiment of the present invention. 1 is a diode bridge circuit for full-wave rectification of the input voltage of a commercial AC power supply (50 Hz or 60 Hz), 2 is a boosting reactor, 3 is a diode for preventing reverse current flow, 4 is a switching transistor, 5 is for detecting input current A resistor, 6 is a capacitor for smoothing the output voltage, 7 is a voltage dividing circuit for dividing the output voltage across the capacitor 6, 8 is a motor drive circuit (inverter), 9 is a three-phase motor, and 10 is a control unit.

制御部10は、交流の入力電圧のゼロクロス点を検出するゼロクロス検出部11、全波整流された整流電圧を検出する入力電圧検出部12、抵抗5の両端に発生する電圧で交流の入力電流を検出する入力電流検出部13、および分圧回路7で得られる電圧により直流の出力電圧を検出する出力電圧検出部15からのそれぞれの検出信号を取り込んで処理を行う。   The control unit 10 includes a zero-cross detection unit 11 that detects a zero-cross point of an AC input voltage, an input voltage detection unit 12 that detects a full-wave rectified rectified voltage, and an AC input current that is generated at both ends of the resistor 5. Each detection signal from the input current detection unit 13 to detect and the output voltage detection unit 15 to detect the DC output voltage by the voltage obtained by the voltage dividing circuit 7 is taken in and processed.

そして、制御部10での処理の結果に応じて、駆動回路14はスイッチングトランジスタ4をPWM制御によりスイッチングする。また、制御部10はモータ駆動回路8を駆動するインバータ駆動部16を制御する。この制御部10には、他に処理用のプログラム、入力値、演算結果、その他のデータ等を格納する記憶部10a、制御のためのCPU(図示せず)等が含まれる。   And according to the result of the process in the control part 10, the drive circuit 14 switches the switching transistor 4 by PWM control. Further, the control unit 10 controls the inverter driving unit 16 that drives the motor driving circuit 8. The control unit 10 further includes a storage unit 10a for storing a processing program, input values, calculation results, other data, and a CPU (not shown) for control.

図2に制御部10の機能ブロックを示す。制御部10は、スイッチング許可信号生成部101、入力電圧ピークタイミング検出部102、入力電流ピークタイミング検出部103、ピークタイミング差分検出部104、スイッチングパターン選択部105、出力電圧平均演算部106、加算器107、PI制御部108、スイッチングデューティ調整部109を備える。   FIG. 2 shows functional blocks of the control unit 10. The control unit 10 includes a switching permission signal generation unit 101, an input voltage peak timing detection unit 102, an input current peak timing detection unit 103, a peak timing difference detection unit 104, a switching pattern selection unit 105, an output voltage average calculation unit 106, an adder 107, a PI control unit 108, and a switching duty adjustment unit 109.

スイッチング許可信号生成部101は、ゼロクロス検出部11からの検出信号によって、スイッチング許可信号を生成する。このスイッチング許可信号は、スイッチングのスタートを許可する信号で、ゼロクロス検出部11でゼロクロスが検出されてから、予め決められた所定時間経過後に、出力される。   The switching permission signal generation unit 101 generates a switching permission signal based on the detection signal from the zero cross detection unit 11. The switching permission signal is a signal for permitting the start of switching, and is output after a predetermined time elapses after the zero cross is detected by the zero cross detection unit 11.

入力電圧ピークタイミング検出部102は、ゼロクロス検出部11からの検出信号と入力電圧検出部12からの検出信号を取り込むことで、入力電圧のゼロクロス点から次のゼロクロス点までの半周期毎に、1ms単位で入力電圧を測定し、記憶部10aに記憶する。そして、記憶した電源半周期間の測定結果から、最大値を検出して、そのときの時刻を電圧ピークタイミングt1とする。   The input voltage peak timing detection unit 102 takes in the detection signal from the zero-cross detection unit 11 and the detection signal from the input voltage detection unit 12, thereby 1 ms for every half cycle from the zero-cross point of the input voltage to the next zero-cross point. The input voltage is measured in units and stored in the storage unit 10a. Then, the maximum value is detected from the stored measurement result during the half cycle of the power supply, and the time at that time is set as the voltage peak timing t1.

入力電流ピークタイミング検出部103は、ゼロクロス検出部11からの検出信号と入力電流検出部13からの検出信号を取り込むことで、入力電圧のゼロクロス点から次のゼロクロス点までの半周期毎に、1ms単位で入力電流を測定し、記憶部10aに記憶する。そして、記憶した電源半周期間の測定結果から、最大値を検出して、そのときの時刻を電流ピークタイミングt2とする。   The input current peak timing detection unit 103 takes in the detection signal from the zero-cross detection unit 11 and the detection signal from the input current detection unit 13, so that it takes 1 ms for every half cycle from the zero-cross point of the input voltage to the next zero-cross point. The input current is measured in units and stored in the storage unit 10a. Then, the maximum value is detected from the stored measurement result during the half cycle of the power supply, and the time at that time is set as the current peak timing t2.

ピークタイミング差分検出部104は、入力電圧ピークタイミング検出部102で得られた電圧ピークタイミングt1と入力電流ピークタイミング検出部103で得られた電流ピークタイミングt2との時間差分Δt(=t1−t2)を算出する。   The peak timing difference detection unit 104 is a time difference Δt (= t1-t2) between the voltage peak timing t1 obtained by the input voltage peak timing detection unit 102 and the current peak timing t2 obtained by the input current peak timing detection unit 103. Is calculated.

スイッチングパターン選択部105は、ピークタイミング差分検出部104で検出された時間差分Δtに応じて、予め記憶部10aに記憶した複数のスイッチングパターン(PWM信号のデューティパターン)から1つのスイッチングパターンを選択する。記憶部10aに記憶されるスイッチングパターンの各パルスのデューティは、ピークタイミングの時間差分の極性、大きさ、リアクタ2の容量等に基づいて、予め決められている。   The switching pattern selection unit 105 selects one switching pattern from a plurality of switching patterns (duty patterns of PWM signals) stored in advance in the storage unit 10a according to the time difference Δt detected by the peak timing difference detection unit 104. . The duty of each pulse of the switching pattern stored in the storage unit 10a is determined in advance based on the polarity and magnitude of the time difference of the peak timing, the capacity of the reactor 2, and the like.

昇圧チョッパ型の電源装置では、入力電流が大きくなる(負荷が大きくなる)と、高調波が大きくなる。また、スイッチング素子のスイッチング周波数が一定の場合は、リアクタ容量が大きくなると入力電流の位相遅れが大きくなり、高調波が大きくなる。通常はリアクタ容量は一定であり、この場合は、スイッチング周波数が低くなるほど、高調波が大きくなるとともに、リアクタ騒音が大きくなる。このような関係があるので、これが、前記した記憶部10aに記憶させた複数のスイッチングパターンに反映されている。   In the step-up chopper type power supply device, the higher the input current (the larger the load), the higher the harmonics. In addition, when the switching frequency of the switching element is constant, the phase delay of the input current increases and the harmonics increase as the reactor capacity increases. Normally, the reactor capacity is constant. In this case, the lower the switching frequency, the higher the harmonics and the greater the reactor noise. Since there is such a relationship, this is reflected in a plurality of switching patterns stored in the storage unit 10a.

出力電圧平均演算部106は、出力電圧検出部15からの検出信号により、1ms単位で出力電圧を検出し、記憶部10aに記憶する。そして、記憶した過去100ms間の測定結果を平均することで、1ms毎に、平均出力電圧を算出する。   The output voltage average calculation unit 106 detects the output voltage in units of 1 ms based on the detection signal from the output voltage detection unit 15 and stores it in the storage unit 10a. Then, the average output voltage is calculated every 1 ms by averaging the stored measurement results for the past 100 ms.

加算器107は、目標出力電圧と平均出力電圧を加算することで電圧差分を得、PI制御部108でその電圧差分の積分値を得て制御量(基準デューティ:基準PWMパルス幅)を生成し、スイッチングデューティ調整部109に送る。   The adder 107 obtains a voltage difference by adding the target output voltage and the average output voltage, and the PI control unit 108 obtains an integrated value of the voltage difference to generate a control amount (reference duty: reference PWM pulse width). And sent to the switching duty adjustment unit 109.

スイッチングデューティ調整部109では、スイッチングパターン選択部105で選択されたスイッチングパターンをセットし、PI制御部108から入力する電圧差分に応じた制御量で、そのスイッチングパターンの各パルスのデューティを調整する。   The switching duty adjustment unit 109 sets the switching pattern selected by the switching pattern selection unit 105 and adjusts the duty of each pulse of the switching pattern with a control amount corresponding to the voltage difference input from the PI control unit 108.

図3に入力電圧に対して入力電流のピークタイミングが進んでいる場合(電流位相進み)の波形を示す。この場合は、スイッチングパターン選択部105によって、位相遅れ用の、入力電流波形を入力電圧波形に近づけるようなスイッチングパターン、例えばパルス幅が「大・中・小・小・中・中」のデューティのパルスの組み合わせのスイッチングパターンが選択され、スイッチングデューティ調整部109にセットされる。   FIG. 3 shows a waveform when the peak timing of the input current is advanced with respect to the input voltage (current phase advance). In this case, the switching pattern selection unit 105 uses the switching pattern that causes the input current waveform to approach the input voltage waveform for the phase delay, for example, the duty of the pulse width is “large / medium / small / small / medium / medium”. A switching pattern of a combination of pulses is selected and set in the switching duty adjustment unit 109.

図4に入力電圧と入力電流のピークタイミングが一致している場合の波形を示す。この場合は、スイッチングパターン選択部105によって、位相無調整用の、入力電流波形を入力電圧波形に近づけるようなスイッチングパターン、例えばパルス幅が「大・中・中・小・小・小」のデューティのパルスの組み合わせのスイッチングパターンが選択され、スイッチングデューティ調整部109にセットされる。   FIG. 4 shows a waveform when the peak timing of the input voltage and the input current coincide. In this case, the switching pattern selection unit 105 uses the switching pattern for adjusting the phase so that the input current waveform is brought close to the input voltage waveform, for example, a duty having a pulse width of “large / medium / medium / small / small / small”. The switching pattern of the combination of pulses is selected and set in the switching duty adjustment unit 109.

図5に入力電圧に対して入力電流のピークタイミングが遅れている場合(電流位相遅れ)の波形を示す。この場合は、スイッチングパターン選択部105によって、位相進み用の、入力電流波形を入力電圧波形に近づけるようなスイッチングパターン、例えばパルス幅が「大・中・中・小・小」のデューティのパルスの組み合わせのスイッチングパターンが選択され、スイッチングデューティ調整部109にセットされる。   FIG. 5 shows a waveform when the peak timing of the input current is delayed with respect to the input voltage (current phase delay). In this case, the switching pattern selection unit 105 causes the phase advance, such as a switching pattern that brings the input current waveform closer to the input voltage waveform, for example, a pulse with a duty of “large / medium / medium / small / small”. A combination switching pattern is selected and set in the switching duty adjustment unit 109.

このスイッチングデューティ調整部109には、PI制御部108からの制御量も、出力電圧に応じた基準デューティ(基準PWMパルス幅)として入力するので、このスイッチングデューティ調整部109において、スイッチングパターン選択部105によって選択されたスイッチングパターンの各パルスのデューティが、その基準デューティに応じて調整される。例えば、平均出力電圧が目標出力電圧よりも高ければ、各パルスのデューティは小さくなるよう調整され、低ければ大きくなるよう調整される。   Since the control amount from the PI control unit 108 is also input to the switching duty adjustment unit 109 as a reference duty (reference PWM pulse width) corresponding to the output voltage, the switching duty adjustment unit 109 includes a switching pattern selection unit 105. The duty of each pulse of the switching pattern selected by is adjusted according to the reference duty. For example, if the average output voltage is higher than the target output voltage, the duty of each pulse is adjusted to be small, and if it is low, the duty is adjusted to be large.

以上のようにして、入力電流波形を入力電圧波形に近づけ、かつ出力電圧の値が目標電圧に近づくように、スイッチングトランジスタ4が、PWM制御される。図6に制御動作のフローチャートを示した。電圧と電流のピークタイミングの算出(S2)からピークタイミングの時間差分の算出(S3)を経由してスイッチングパターンの決定(S4)までの処理と、出力電圧の算出(S5)から基準デューティ決定(S6)までの処理は、平行して行われる。なお、ステップS2→S3→S4のルートと、ステップS5→S6のルートでは、処理時間に差が生じるが、後者のルートは継続的に絶えず処理を行っており、前者のルートの処理が終わってスイッチングパターンが決定したときに、基準デューティを用いる。   As described above, the switching transistor 4 is PWM-controlled so that the input current waveform approaches the input voltage waveform and the value of the output voltage approaches the target voltage. FIG. 6 shows a flowchart of the control operation. Processing from calculation of the peak timing of voltage and current (S2) to calculation of switching pattern (S4) via calculation of time difference of peak timing (S3), and determination of reference duty from calculation of output voltage (S5) ( The processes up to S6) are performed in parallel. Note that there is a difference in processing time between the route of step S2 → S3 → S4 and the route of step S5 → S6, but the latter route is continuously processed, and the processing of the former route is finished. The reference duty is used when the switching pattern is determined.

本実施例では、入力電圧と入力電流のピークタイミングの時間差分から、入力電流波形が入力電圧波形に近づくようなスイッチングパターンを決めるため、電流波形が電圧波形に相似するようなスイッチング制御が行われ、高調波抑制および力率改善ができる。また、入力電圧と入力電流のピークタイミングの時間差に基づいて、予め記憶させておいたスイッチングパターンを選択して制御を行うので、従来に比べて制御の追従性が良い。このような電源装置は、例えば空気調和機の室外機に搭載することにより、負荷変動や入力電源電圧の変動に対して、高調波抑制および力率改善に大きな効果を発揮する。   In this embodiment, from the time difference between the peak timing of the input voltage and the input current, a switching pattern is determined so that the input current waveform approximates the input voltage waveform, so that switching control is performed so that the current waveform is similar to the voltage waveform, Harmonic suppression and power factor improvement are possible. Further, since control is performed by selecting a switching pattern stored in advance based on the time difference between the peak timings of the input voltage and the input current, the followability of the control is better than in the prior art. By mounting such a power supply device on, for example, an outdoor unit of an air conditioner, it exerts a great effect on harmonic suppression and power factor improvement with respect to load fluctuation and input power supply voltage fluctuation.

1:ダイオードブリッジ回路、2:リアクタ、3:ダイオード、4:スイッチングトランジスタ、5:抵抗、6:キャパシタ、7:分圧回路、8:モータ駆動回路、9:3相モータ、10:制御部
11:ゼロクロス検出部、12:入力電圧検出部、13:入力電流検出部、14:駆動回路、15:出力電圧検出部、16:インバータ駆動部
101:スイッチング許可信号生成部、102:入力電圧ピークタイミング検出部、103:入力電流ピークタイミング検出部、104:ピークタイミング差分検出部、105:スイッチングパターン選択部、106:出力電圧平均演算部、107:加算器、108:PI制御部、109:スイッチングデューティ調整部
1: diode bridge circuit, 2: reactor, 3: diode, 4: switching transistor, 5: resistor, 6: capacitor, 7: voltage divider circuit, 8: motor drive circuit, 9: three-phase motor, 10: control unit 11 : Zero cross detection unit, 12: input voltage detection unit, 13: input current detection unit, 14: drive circuit, 15: output voltage detection unit, 16: inverter drive unit 101: switching permission signal generation unit, 102: input voltage peak timing Detection unit, 103: Input current peak timing detection unit, 104: Peak timing difference detection unit, 105: Switching pattern selection unit, 106: Output voltage average calculation unit, 107: Adder, 108: PI control unit, 109: Switching duty Adjustment section

Claims (4)

交流の電圧を整流した電圧に対して、昇圧チョッパ方式によりスイッチング素子をPWM制御することで、直流の出力電圧を生成する電源装置において、
前記入力電圧のピークタイミングを検出する入力電圧ピークタイミング検出手段と、
入力電流のピークタイミングを検出する入力電流ピークタイミング検出手段と、
前記入力電圧ピークタイミング検出手段と前記入力電流ピークタイミング検出手段とで検出された入力電圧ピークタイミングと入力電流タイミングの比較を行うピークタイミング比較手段を備え、
前記ピークタイミング比較手段での比較結果に応じて前記スイッチング素子をPWM制御するすることを特徴とする電源装置。
In a power supply device that generates a DC output voltage by PWM control of a switching element by a boost chopper method with respect to a voltage obtained by rectifying an AC voltage,
Input voltage peak timing detection means for detecting the peak timing of the input voltage;
Input current peak timing detection means for detecting the input current peak timing;
Peak timing comparison means for comparing the input voltage peak timing and the input current timing detected by the input voltage peak timing detection means and the input current peak timing detection means,
A power supply apparatus that performs PWM control of the switching element in accordance with a comparison result of the peak timing comparison means.
請求項1に記載の電源装置において、
前記ピークタイミング比較手段での比較結果である前記入力電圧のピークタイミングと前記入力電流のピークタイミングの時間差分に応じて、前記スイッチング素子をPWM制御することを特徴とする電源装置。
The power supply device according to claim 1,
The power supply apparatus according to claim 1, wherein the switching element is PWM-controlled according to a time difference between the peak timing of the input voltage and the peak timing of the input current, which is a comparison result of the peak timing comparison means.
請求項2に記載の電源装置において、
さらに、予め複数のスイッチングパターンを記憶させる記憶手段と、前記時間差分に応じて前記記憶手段に記憶された複数のスイッチングパターンから1つのスイッチングパターンを選択するスイッチングパターン選択手段とを備え、
前記選択したスイッチングパターンにより、前記スイッチング素子をPWM制御することを特徴とする電源装置。
The power supply device according to claim 2,
Furthermore, storage means for storing a plurality of switching patterns in advance, and switching pattern selection means for selecting one switching pattern from the plurality of switching patterns stored in the storage means according to the time difference,
The power supply apparatus according to claim 1, wherein the switching element is PWM-controlled by the selected switching pattern.
請求項3に記載の電源装置において、
さらに、前記選択したスイッチングパターンの各パルスのデューティを前記出力電圧と目標電圧との電圧差分に応じて調整するデューティ調整手段を備え、
該デューティ調整手段により前記各パルスのデューティを調整したスイッチングパターンにより、前記スイッチング素子をPWM制御することを特徴とする電源装置。
The power supply device according to claim 3,
Furthermore, it comprises a duty adjustment means for adjusting the duty of each pulse of the selected switching pattern according to the voltage difference between the output voltage and the target voltage,
The power supply apparatus according to claim 1, wherein the switching element is PWM-controlled by a switching pattern in which the duty of each pulse is adjusted by the duty adjusting means.
JP2010066008A 2010-03-23 2010-03-23 Power supply Withdrawn JP2011200069A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010066008A JP2011200069A (en) 2010-03-23 2010-03-23 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066008A JP2011200069A (en) 2010-03-23 2010-03-23 Power supply

Publications (1)

Publication Number Publication Date
JP2011200069A true JP2011200069A (en) 2011-10-06

Family

ID=44877569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066008A Withdrawn JP2011200069A (en) 2010-03-23 2010-03-23 Power supply

Country Status (1)

Country Link
JP (1) JP2011200069A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110785A (en) * 2011-11-17 2013-06-06 Toshiba Carrier Corp Three-phase rectification device
WO2013157387A1 (en) * 2012-04-16 2013-10-24 東芝キヤリア株式会社 Rectifier and rectifying system
WO2014034138A1 (en) 2012-08-30 2014-03-06 パナソニック株式会社 Rectifier circuit device
JP2019062664A (en) * 2017-09-27 2019-04-18 株式会社ノーリツ Electric power supply

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110785A (en) * 2011-11-17 2013-06-06 Toshiba Carrier Corp Three-phase rectification device
WO2013157387A1 (en) * 2012-04-16 2013-10-24 東芝キヤリア株式会社 Rectifier and rectifying system
KR20140133946A (en) * 2012-04-16 2014-11-20 도시바 캐리어 가부시키가이샤 Rectifier and rectifying system
CN104247243A (en) * 2012-04-16 2014-12-24 东芝开利株式会社 Rectifier and rectifying system
JP5802828B2 (en) * 2012-04-16 2015-11-04 東芝キヤリア株式会社 Rectifier and rectifier system
KR101702200B1 (en) 2012-04-16 2017-02-02 도시바 캐리어 가부시키가이샤 Rectifier and rectifying system
WO2014034138A1 (en) 2012-08-30 2014-03-06 パナソニック株式会社 Rectifier circuit device
JP2019062664A (en) * 2017-09-27 2019-04-18 株式会社ノーリツ Electric power supply

Similar Documents

Publication Publication Date Title
KR100823922B1 (en) Apparatus and method for supplying dc power source
JP5765287B2 (en) Converter control device and air conditioner equipped with converter control device
WO2014199796A1 (en) Inverter device
JP6038190B2 (en) Power converter
JP6712104B2 (en) DC power supply and air conditioner
JP5663502B2 (en) Power factor correction device
JP6731639B2 (en) Power converter
JP2017073896A5 (en)
JP2012147663A5 (en)
JPWO2016157307A1 (en) Converter device
WO2018012146A1 (en) Power conversion device and control method for power conversion device
JP4889674B2 (en) AC / DC converter, compressor drive, and air conditioner
JP2011200069A (en) Power supply
EP2592746B1 (en) Rectifier device
WO2012098618A1 (en) Power conversion apparatus and rotating-machine driving system using same
JP5337663B2 (en) Driver circuit
CN112015093B (en) Drive control method, device, household appliance and computer readable storage medium
JP6358508B2 (en) Unbalance correction device, unbalance correction method, and program
JP6056425B2 (en) Power supply
KR20180085999A (en) Power supply apparatus controlling harmonics, air conditioner including the same, and method for controlling harmonics
JP5471513B2 (en) Power supply
JP6522227B2 (en) Converter circuit, inverter circuit and power converter for air conditioner
CN112019033B (en) Drive control method, device, household appliance and computer readable storage medium
CN112019027B (en) Drive control method, device, household appliance and computer readable storage medium
KR102160049B1 (en) Power transforming apparatus and air conditioner including the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130604