JP6283468B2 - Reverse conducting IGBT - Google Patents

Reverse conducting IGBT Download PDF

Info

Publication number
JP6283468B2
JP6283468B2 JP2013040561A JP2013040561A JP6283468B2 JP 6283468 B2 JP6283468 B2 JP 6283468B2 JP 2013040561 A JP2013040561 A JP 2013040561A JP 2013040561 A JP2013040561 A JP 2013040561A JP 6283468 B2 JP6283468 B2 JP 6283468B2
Authority
JP
Japan
Prior art keywords
region
trench gate
contact
gate
reverse conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013040561A
Other languages
Japanese (ja)
Other versions
JP2014170780A (en
Inventor
悟 町田
悟 町田
侑佑 山下
侑佑 山下
順 斎藤
順 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2013040561A priority Critical patent/JP6283468B2/en
Publication of JP2014170780A publication Critical patent/JP2014170780A/en
Application granted granted Critical
Publication of JP6283468B2 publication Critical patent/JP6283468B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、逆導通IGBT(Reverse Conducting Insulated Gate Bipolar Transistor)に関する。   The present invention relates to a reverse conducting IGBT (Reverse Conducting Insulated Gate Bipolar Transistor).

IGBT構造が形成されている半導体層内にダイオード構造を一体化させた逆導通IGBTが開発されている。図8に示されるように、この種の逆導通IGBTは、3相インバータを構成する6つのトランジスタTr1−6に用いられることが多く、ダイオード構造がフリーホイールダイオード(Free Wheeling Diode:FWD)として動作する。   A reverse conducting IGBT in which a diode structure is integrated in a semiconductor layer in which an IGBT structure is formed has been developed. As shown in FIG. 8, this kind of reverse conducting IGBT is often used for six transistors Tr1-6 constituting a three-phase inverter, and the diode structure operates as a free wheeling diode (FWD). To do.

図9に、トランジスタTr1-6の各々に入力するゲート信号のタイミングチャートを示す。上下のトランジスタのゲート信号の位相は約180度ずれており、U相とV相のトランジスタのゲート信号の位相は約120度ずれており、V相とW相のトランジスタのゲート信号の位相は約120度ずれている。   FIG. 9 shows a timing chart of gate signals input to the transistors Tr1-6. The phases of the gate signals of the upper and lower transistors are shifted by about 180 degrees, the phases of the gate signals of the U-phase and V-phase transistors are shifted by about 120 degrees, and the phases of the gate signals of the V-phase and W-phase transistors are approximately It is shifted by 120 degrees.

例えば、時間t1では、トランジスタTr1,Tr3,Tr6のIGBT構造を介して電流が流れる。時間t3では、トランジスタTr2,Tr3,Tr6のIGBT構造を介して電流が流れる。ここで、時間t1から時間t3に移行する過渡期である時間t2では、トランジスタTr2のダイオード構造を介して還流電流が流れるとともに、トランジスタTr2のゲート信号がオンである。このように、3相インバータでは、ダイオード構造に還流電流が流れているときに、対応するゲートにゲート電圧が印加されるモードが存在する。   For example, at time t1, a current flows through the IGBT structure of the transistors Tr1, Tr3, Tr6. At time t3, current flows through the IGBT structure of the transistors Tr2, Tr3, Tr6. Here, at time t2, which is a transition period from time t1 to time t3, a reflux current flows through the diode structure of the transistor Tr2, and the gate signal of the transistor Tr2 is on. Thus, in the three-phase inverter, there is a mode in which the gate voltage is applied to the corresponding gate when the return current flows through the diode structure.

ゲートにゲート電圧が印加されると、チャネルを介してn型ドリフト領域とn型エミッタ領域が接続される。n型エミッタ領域とp型ボディ領域の双方は共通のエミッタ電極に接続されている。このため、ゲートにゲート電圧が印加されると、p型ボディ領域とn型ドリフト領域で構成されるダイオード構造の順方向に十分な電圧が印加され難くなる。図10に示されるように、この現象はゲート干渉と呼ばれており、ゲート信号のオン・オフに依存して、ダイオード構造の順方向電圧が大きく変動する。   When a gate voltage is applied to the gate, the n-type drift region and the n-type emitter region are connected via the channel. Both the n-type emitter region and the p-type body region are connected to a common emitter electrode. For this reason, when a gate voltage is applied to the gate, it is difficult to apply a sufficient voltage in the forward direction of the diode structure composed of the p-type body region and the n-type drift region. As shown in FIG. 10, this phenomenon is called gate interference, and the forward voltage of the diode structure varies greatly depending on on / off of the gate signal.

特許文献1には、このようなゲート干渉に対策するために、ダイオード構造に還流電流が流れていることを検出してゲート信号を遮断するように構成された外部回路を設ける技術が提案されている。   Patent Document 1 proposes a technique for providing an external circuit configured to detect a return current flowing in a diode structure and block a gate signal in order to prevent such gate interference. Yes.

特開2008−72848号公報JP 2008-72848 A

特許文献1のように、外部回路を設ける技術では、制御が複雑となり、コスト増加も問題となる。本願明細書では、逆導通IGBTの内部構造を工夫することによってゲート干渉を改善する技術を提供することを目的としている。   As in Patent Document 1, in the technique of providing an external circuit, the control becomes complicated and the cost increases. The present specification aims to provide a technique for improving gate interference by devising the internal structure of a reverse conducting IGBT.

本願明細書で開示される逆導通IGBTの一実施形態は、半導体層、及び半導体層の表層部に設けられているトレンチゲートを備えている。半導体層は、トレンチゲートの底面に接している第1導電型のドリフト領域、ドリフト領域上に設けられているとともにトレンチゲートの側面に接している第2導電型のボディ領域、ボディ領域上に設けられている第1導電型の複数のエミッタ領域を有する。複数のエミッタ領域は、トレンチゲートの側面に接しており、トレンチゲートの長手方向に沿って分散して設けられている。ボディ領域は、エミッタ領域間に位置するコンタクト領域、及びコンタクト領域がトレンチゲートに接する部分の下方に位置する突出領域を含んでいる。突出領域のトレンチゲートに対する深さは、エミッタ領域がトレンチゲートに接する部分の下方に位置するボディ領域の深さよりも深い。   One embodiment of the reverse conducting IGBT disclosed in the present specification includes a semiconductor layer and a trench gate provided in a surface layer portion of the semiconductor layer. The semiconductor layer is provided on the first conductivity type drift region and the drift region in contact with the bottom surface of the trench gate and on the second conductivity type body region and body region in contact with the side surface of the trench gate. A plurality of first conductivity type emitter regions. The plurality of emitter regions are in contact with the side surface of the trench gate and are distributed along the longitudinal direction of the trench gate. The body region includes a contact region located between the emitter regions and a protruding region located below a portion where the contact region is in contact with the trench gate. The depth of the protruding region with respect to the trench gate is deeper than the depth of the body region located below the portion where the emitter region is in contact with the trench gate.

上記実施形態の逆導通IGBTでは、突出領域が設けられていることによって、ドリフト領域とトレンチゲートの接する部分が少なくなるので、ゲート干渉時の寄生抵抗動作が起こり難くなる。したがって、ボディ領域とドリフト領域で構成されるダイオード構造に順方向電圧が十分に印加され、ダイオード構造が良好に動作し、ゲート干渉が抑えられる。   In the reverse conducting IGBT of the above embodiment, since the protruding region is provided, the portion where the drift region and the trench gate are in contact with each other is reduced, so that the parasitic resistance operation at the time of gate interference is difficult to occur. Therefore, a forward voltage is sufficiently applied to the diode structure composed of the body region and the drift region, the diode structure operates well, and gate interference is suppressed.

図1は、実施例の逆導通IGBTの要部断面図であり、図4のI-I線に対応した縦断面図である。FIG. 1 is a cross-sectional view of a main part of the reverse conducting IGBT of the embodiment, and is a vertical cross-sectional view corresponding to the line II in FIG. 図2は、実施例の逆導通IGBTの要部断面図であり、図4のII-II線に対応した縦断面図である。2 is a cross-sectional view of a main part of the reverse conducting IGBT of the embodiment, and is a vertical cross-sectional view corresponding to the line II-II in FIG. 図3は、実施例の逆導通IGBTの要部断面図であり、図4のIII-III線に対応した縦断面図である。FIG. 3 is a cross-sectional view of the main part of the reverse conducting IGBT of the embodiment, and is a vertical cross-sectional view corresponding to the line III-III in FIG. 図4は、実施例の逆導通IGBTの半導体層の要部平面図である。FIG. 4 is a plan view of the main part of the semiconductor layer of the reverse conducting IGBT of the embodiment. 図5は、シミュレーション用の逆導通IGBTの単位構造の要部斜視図である。FIG. 5 is a perspective view of an essential part of a unit structure of a reverse conducting IGBT for simulation. 図6は、アノード・カソード間電圧とアノード電流の関係において、突出領域の単位幅依存性を示すシミュレーション結果である。FIG. 6 is a simulation result showing the unit width dependence of the protruding region in the relationship between the anode-cathode voltage and the anode current. 図7は、アノード・カソード間電圧とアノード電流の関係において、突出領域の不純物濃度依存性を示すシミュレーション結果である。FIG. 7 is a simulation result showing the impurity concentration dependence of the protruding region in the relationship between the anode-cathode voltage and the anode current. 図8は、インバータ回路の回路構成を示す。FIG. 8 shows a circuit configuration of the inverter circuit. 図9は、インバータ回路を構成するトランジスタに対するゲート信号のタイミングチャートを示す。FIG. 9 shows a timing chart of gate signals for the transistors constituting the inverter circuit. 図10は、逆導通IGBTに含まれるダイオード構造の順方向電圧と順方向電流において、ゲート干渉の影響を説明する図である。FIG. 10 is a diagram for explaining the influence of gate interference in the forward voltage and the forward current of the diode structure included in the reverse conducting IGBT.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
(特徴1)本明細書で開示される技術は、IGBT構造が形成されている半導体層内にダイオード構造を一体化させた逆導通IGBTに具現化される。
(特徴2)本明細書で開示される逆導通IGBTは、半導体層の表層部に設けられているトレンチゲートを備えていてもよい。トレンチゲートは、半導体層を平面視したときに、長手方向を有して伸びていてもよい。トレンチゲートのレイアウトは特に限定されない。一例では、トレンチゲートのレイアウトにストライプ状のレイアウトを採用してもよい。
(特徴3)半導体層は、トレンチゲートの底面に接している第1導電型のドリフト領域、ドリフト領域上に設けられているとともにトレンチゲートの側面に接している第2導電型のボディ領域、及びボディ領域上に設けられている第1導電型の複数のエミッタ領域を有していてもよい。複数のエミッタ領域は、トレンチゲートの側面に接しており、トレンチゲートの長手方向に沿って分散して設けられていてもよい。半導体層はさらに、ドリフト領域下の一部に設けられている第2導電型のコレクタ領域、及びドリフト領域下の他の一部に設けられている第1導電型のカソード領域をさらに備えていてもよい。ドリフト領域下に設けられるコレクタ領域とカソード領域のレイアウトは特に限定されない。一例では、半導体層を特定の断面で観測したときに、コレクタ領域とカソード領域が交互に配置されるレイアウトであってもよい。
(特徴4)本明細書で開示される逆導通IGBTでは、ボディ領域が、エミッタ領域間に位置するコンタクト領域、及びコンタクト領域がトレンチゲートに接する部分の下方に位置する突出領域を含んでいてもよい。突出領域のトレンチゲートに対する深さは、エミッタ領域がトレンチゲートに接する部分の下方に位置するボディ領域の深さよりも深い。突出領域の不純物濃度は特に限定されない。突出領域が設けられていることによって、ドリフト領域とトレンチゲートの接する部分が少なくなるので、ゲート干渉時の寄生抵抗動作が起こり難くなる。このため、トレンチゲートにゲート電圧が印加されていても、内蔵されるダイオード構造に十分な順方向電圧が印加されるので、ゲート干渉が抑制される。
(特徴5)ボディ領域の突出領域は、トレンチゲートを覆うように構成されていてもよい。この形態によると、突出領域が設けられている部分においてチャネルが形成されない。このため、トレンチゲートにゲート電圧が印加されていても、内蔵されるダイオード構造に十分な順方向電圧が印加されるので、ゲート干渉が良好に抑制される。
(特徴6)ボディ領域の突出領域は、トレンチゲートの長手方向に沿って分散して設けられていてもよい。この形態によると、トレンチゲートの多くの部分でゲート干渉を抑えることができる。
(特徴7)半導体層を平面視したときに、コレクタ領域が存在する範囲をIGBT範囲とし、カソード領域が存在する範囲をダイオード範囲としたときに、ボディ領域の突出領域は、少なくともダイオード範囲に設けられていてもよい。より好ましくは、ボディ領域の突出領域は、IGBT範囲にも設けられていてもよい。
The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.
(Feature 1) The technique disclosed in this specification is embodied in a reverse conducting IGBT in which a diode structure is integrated in a semiconductor layer in which an IGBT structure is formed.
(Feature 2) The reverse conducting IGBT disclosed in the present specification may include a trench gate provided in a surface layer portion of a semiconductor layer. The trench gate may extend in the longitudinal direction when the semiconductor layer is viewed in plan. The layout of the trench gate is not particularly limited. In one example, a striped layout may be adopted as the trench gate layout.
(Feature 3) The semiconductor layer includes a first conductivity type drift region in contact with the bottom surface of the trench gate, a second conductivity type body region provided on the drift region and in contact with the side surface of the trench gate, and You may have several emitter area | regions of the 1st conductivity type provided on the body area | region. The plurality of emitter regions may be in contact with the side surface of the trench gate and may be distributed along the longitudinal direction of the trench gate. The semiconductor layer further includes a second conductivity type collector region provided in a part under the drift region, and a first conductivity type cathode region provided in another part under the drift region. Also good. The layout of the collector region and the cathode region provided under the drift region is not particularly limited. For example, a layout in which collector regions and cathode regions are alternately arranged when a semiconductor layer is observed in a specific cross section may be used.
(Feature 4) In the reverse conducting IGBT disclosed in the present specification, the body region may include a contact region located between the emitter regions and a protruding region located below a portion where the contact region is in contact with the trench gate. Good. The depth of the protruding region with respect to the trench gate is deeper than the depth of the body region located below the portion where the emitter region is in contact with the trench gate. The impurity concentration in the protruding region is not particularly limited. Since the protruding region is provided, the portion where the drift region and the trench gate are in contact with each other is reduced, so that the parasitic resistance operation at the time of gate interference is difficult to occur. For this reason, even if a gate voltage is applied to the trench gate, a sufficient forward voltage is applied to the built-in diode structure, so that gate interference is suppressed.
(Feature 5) The protruding region of the body region may be configured to cover the trench gate. According to this form, a channel is not formed in the portion where the protruding region is provided. For this reason, even if a gate voltage is applied to the trench gate, a sufficient forward voltage is applied to the built-in diode structure, so that gate interference is well suppressed.
(Feature 6) The protruding regions of the body region may be provided in a distributed manner along the longitudinal direction of the trench gate. According to this embodiment, gate interference can be suppressed in many portions of the trench gate.
(Feature 7) When the semiconductor layer is viewed in plan, the range in which the collector region exists is the IGBT range, and the range in which the cathode region exists is the diode range, the protruding region of the body region is provided at least in the diode range It may be done. More preferably, the protruding region of the body region may be provided also in the IGBT range.

図1に示されるように、逆導通IGBT1は、IGBT範囲とダイオード範囲に区画された半導体層10、半導体層10の裏面を被覆するコレクタ電極22、半導体層10の表面を被覆するエミッタ電極24、及び半導体層10の表層部に形成されている複数のトレンチゲート30を備えている。一例では、コレクタ電極22の材料にアルミニウムが用いられており、エミッタ電極24の材料にアルミニウムが用いられている。トレンチゲート30は、ポリシリコンを材料とするトレンチゲート電極32と、そのトレンチゲート電極32を被覆する酸化シリコンを材料とするゲート絶縁膜34を有している。図4に示されるように、トレンチゲート30は、紙面上下方向を長手方向として伸びており、ストライプ状に配置されている。   As shown in FIG. 1, the reverse conducting IGBT 1 includes a semiconductor layer 10 partitioned into an IGBT range and a diode range, a collector electrode 22 covering the back surface of the semiconductor layer 10, an emitter electrode 24 covering the surface of the semiconductor layer 10, And a plurality of trench gates 30 formed in the surface layer portion of the semiconductor layer 10. In one example, the collector electrode 22 is made of aluminum, and the emitter electrode 24 is made of aluminum. The trench gate 30 includes a trench gate electrode 32 made of polysilicon and a gate insulating film 34 made of silicon oxide covering the trench gate electrode 32. As shown in FIG. 4, the trench gates 30 extend in the vertical direction on the paper surface as the longitudinal direction, and are arranged in stripes.

図1に示されるように、半導体層10は、シリコン基板であり、p型のコレクタ領域11、n型のカソード領域12、n型のドリフト領域13、p型のボディ領域14、及びn型の複数のエミッタ領域15を含んでいる。   As shown in FIG. 1, the semiconductor layer 10 is a silicon substrate, and includes a p-type collector region 11, an n-type cathode region 12, an n-type drift region 13, a p-type body region 14, and an n-type body. A plurality of emitter regions 15 are included.

コレクタ領域11は、ドリフト領域13下の一部に設けられており、IGBT範囲に配置されている。コレクタ領域11の不純物濃度は濃く、コレクタ電極22にオーミック接触している。コレクタ領域11は、例えば、イオン注入技術を利用して、半導体層10の裏層部の一部にボロンを導入することで形成されている。   The collector region 11 is provided in a part below the drift region 13 and is disposed in the IGBT range. The collector region 11 has a high impurity concentration and is in ohmic contact with the collector electrode 22. The collector region 11 is formed, for example, by introducing boron into a part of the back layer portion of the semiconductor layer 10 using an ion implantation technique.

カソード領域12は、ドリフト領域13下の一部に設けられており、ダイオード範囲に配置されている。カソード領域12の不純物濃度は濃く、コレクタ電極22にオーミック接触している。カソード領域12は、例えば、イオン注入技術を利用して、半導体層10の裏層部の一部にリンを導入することで形成されている。なお、この例では、IGBT範囲とダイオード範囲が明確に区画されるように、複数のトレンチゲート30に対応して1つのコレクタ領域11が配置され、複数のトレンチゲート30に対応して1つのカソード領域12が配置されている。このレイアウトは一例であり、この例に代えて、様々なレイアウトを採用することができる。例えば、複数のカソード領域12がコレクタ領域11に対して分散して配置されたレイアウトであってもよい。   The cathode region 12 is provided in a part below the drift region 13 and is disposed in the diode range. The cathode region 12 has a high impurity concentration and is in ohmic contact with the collector electrode 22. The cathode region 12 is formed, for example, by introducing phosphorus into a part of the back layer portion of the semiconductor layer 10 using an ion implantation technique. In this example, one collector region 11 is arranged corresponding to the plurality of trench gates 30 and one cathode corresponding to the plurality of trench gates 30 so that the IGBT range and the diode range are clearly divided. Area 12 is arranged. This layout is an example, and various layouts can be adopted instead of this example. For example, a layout in which a plurality of cathode regions 12 are distributed with respect to the collector region 11 may be used.

ドリフト領域13は、コレクタ領域11とボディ領域14の間、及びカソード領域12とボディ領域14の間に設けられており、IGBT範囲とダイオード範囲の双方に配置されている。ドリフト領域13は、トレンチゲート30の底面に接している。換言すると、トレンチゲート30は、ボディ領域14を貫通してドリフト領域13に接している。ドリフト領域13は、半導体層10に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。   The drift region 13 is provided between the collector region 11 and the body region 14, and between the cathode region 12 and the body region 14, and is disposed in both the IGBT range and the diode range. The drift region 13 is in contact with the bottom surface of the trench gate 30. In other words, the trench gate 30 penetrates the body region 14 and is in contact with the drift region 13. The drift region 13 is a remaining part in which another region is formed in the semiconductor layer 10, and the impurity concentration is constant in the thickness direction.

ボディ領域14は、ドリフト領域13上に設けられており、IGBT範囲とダイオード範囲の双方に配置されている。ボディ領域14は、トレンチゲート30の側面に接している。ボディ領域14は、不純物濃度が相対的に薄いメインボディ領域14aと不純物濃度が相対的に濃いコンタクト領域14bを有している。メインボディ領域14aは、コンタクト領域14bを取り囲んで設けられている。コンタクト領域14bは、半導体層10の表面に露出して設けられており、エミッタ電極24にオーミック接触している。ボディ領域14は、例えば、イオン注入技術を利用して、半導体層10の表層部にボロンを導入することで形成されている。また、メインボディ領域14a内に、電位がフローティングのn型のキャリア蓄積層が設けられていてもよい。   The body region 14 is provided on the drift region 13 and is disposed in both the IGBT range and the diode range. The body region 14 is in contact with the side surface of the trench gate 30. The body region 14 includes a main body region 14a having a relatively low impurity concentration and a contact region 14b having a relatively high impurity concentration. The main body region 14a is provided surrounding the contact region 14b. The contact region 14 b is provided exposed on the surface of the semiconductor layer 10 and is in ohmic contact with the emitter electrode 24. The body region 14 is formed, for example, by introducing boron into the surface layer portion of the semiconductor layer 10 using an ion implantation technique. Further, an n-type carrier storage layer having a floating potential may be provided in the main body region 14a.

複数のエミッタ領域15は、ボディ領域14上に設けられており、IGBT範囲とダイオード範囲の双方に配置されている。複数のエミッタ領域15は、半導体層10の表層部に分散して設けられており、半導体層10の表面に露出している。複数のエミッタ領域15の不純物濃度は濃く、エミッタ電極24にオーミック接触している。複数のエミッタ領域15は、例えば、イオン注入技術を利用して、半導体層10の表層部にリンを導入することで形成されている。   The plurality of emitter regions 15 are provided on the body region 14 and are arranged in both the IGBT range and the diode range. The plurality of emitter regions 15 are provided dispersed in the surface layer portion of the semiconductor layer 10 and exposed on the surface of the semiconductor layer 10. The plurality of emitter regions 15 have a high impurity concentration and are in ohmic contact with the emitter electrode 24. The plurality of emitter regions 15 are formed, for example, by introducing phosphorus into the surface layer portion of the semiconductor layer 10 using an ion implantation technique.

図4に示されるように、複数のエミッタ領域15は、トレンチゲート30の側面に接しており、トレンチゲート30の長手方向(紙面上下方向)に沿って分散して配置されている。ボディ領域14のコンタクト領域14bは、エミッタ領域15の間においてトレンチゲート30の側面に接している。換言すると、トレンチゲート30には、エミッタ領域15に接する部分とコンタクト領域14bに接する部分が長手方向に沿って交互に繰り返し設けられている。また、トレンチゲート30の長手方向に直交する方向(紙面左右方向)に観測したときに、複数のトレンチゲート30の各々のエミッタ領域15に接する部分が一致するように配置されており、同様に、複数のトレンチゲート30の各々のコンタクト領域14bに接する部分が一致するように配置されている。即ち、半導体層10には、トレンチゲート30の長手方向に沿ってエミッタ形成範囲A15とコンタクト形成範囲A14が交互に配置されている。   As shown in FIG. 4, the plurality of emitter regions 15 are in contact with the side surfaces of the trench gates 30 and are distributed along the longitudinal direction of the trench gates 30 (the vertical direction in the drawing). The contact region 14 b of the body region 14 is in contact with the side surface of the trench gate 30 between the emitter regions 15. In other words, the trench gate 30 is repeatedly provided with a portion in contact with the emitter region 15 and a portion in contact with the contact region 14b alternately along the longitudinal direction. Further, when observed in a direction perpendicular to the longitudinal direction of the trench gate 30 (left and right direction on the paper surface), the portions in contact with the emitter regions 15 of the plurality of trench gates 30 are arranged to coincide with each other. The portions of the plurality of trench gates 30 that are in contact with the contact regions 14b are arranged to coincide with each other. That is, in the semiconductor layer 10, emitter formation ranges A <b> 15 and contact formation ranges A <b> 14 are alternately arranged along the longitudinal direction of the trench gate 30.

図2及び図3に示されるように、ボディ領域14は、トレンチゲート30よりも深く形成されているとともにトレンチゲート30の底面を覆う突出領域16をさらに有している。突出領域16は、コンタクト形成範囲A14(図4参照)に選択的に設けられており、エミッタ形成範囲A15(図4参照)に設けられていない。このため、ボディ領域14は、トレンチゲート30の長手方向に沿って観測したときに、トレンチゲート30よりも浅い部分とトレンチゲート30よりも深い部分が交互に設けられている。なお、この例では、突出領域16がメインボディ領域14aの一部として例示しているが、突出領域16の不純物濃度がメインボディ領域14aの不純物濃度よりも濃く形成されているのが望ましい。突出領域16は、例えば、イオン注入技術を利用して、トレンチゲート30を形成するためのトレンチの底部にリンを導入することで形成されている。   As shown in FIGS. 2 and 3, the body region 14 further includes a protruding region 16 that is formed deeper than the trench gate 30 and covers the bottom surface of the trench gate 30. The protruding region 16 is selectively provided in the contact formation range A14 (see FIG. 4) and is not provided in the emitter formation range A15 (see FIG. 4). Therefore, when the body region 14 is observed along the longitudinal direction of the trench gate 30, portions shallower than the trench gate 30 and portions deeper than the trench gate 30 are alternately provided. In this example, the protruding region 16 is illustrated as a part of the main body region 14a. However, it is desirable that the impurity concentration of the protruding region 16 is higher than the impurity concentration of the main body region 14a. The protruding region 16 is formed, for example, by introducing phosphorus into the bottom of the trench for forming the trench gate 30 using an ion implantation technique.

逆導通IGBT1では、コレクタ領域11、ドリフト領域13、ボディ領域14、エミッタ領域15、及びトレンチゲート30によってIGBT構造が構成されている。また、逆導通IGBT1では、カソード領域12、ドリフト領域13、ボディ領域14によってダイオード構造が構成されている。逆導通IGBT1では、ダイオード構造がフリーホイールダイオードとして動作する。   In the reverse conducting IGBT 1, the collector region 11, the drift region 13, the body region 14, the emitter region 15, and the trench gate 30 constitute an IGBT structure. In the reverse conducting IGBT 1, the cathode region 12, the drift region 13, and the body region 14 form a diode structure. In the reverse conducting IGBT 1, the diode structure operates as a free wheel diode.

背景技術で説明したように、逆導通IGBT1が3相インバータに用いられた場合、ダイオード構造に還流電流が流れているときにトレンチゲート30にゲート電圧が印加されるモードが存在する。   As described in the background art, when the reverse conducting IGBT 1 is used in a three-phase inverter, there is a mode in which a gate voltage is applied to the trench gate 30 when a return current flows through the diode structure.

例えば、突出領域16が設けられていない例では、トレンチゲート30にゲート電圧が印加されると、トレンチゲート30の側面の全体にチャネルが形成される。このため、このチャネルを介してエミッタ領域15とドリフト領域13が接続され、ボディ領域14とドリフト領域13で構成されるダイオード構造の順方向に十分な電圧が印加され難くなるゲート干渉が強く現れる。   For example, in the example in which the protruding region 16 is not provided, when a gate voltage is applied to the trench gate 30, a channel is formed on the entire side surface of the trench gate 30. For this reason, the emitter region 15 and the drift region 13 are connected through this channel, and gate interference that makes it difficult to apply a sufficient voltage in the forward direction of the diode structure constituted by the body region 14 and the drift region 13 appears strongly.

一方、本実施例の逆導通IGBT1では、図2に示されるように、突出領域16がコンタクト形成範囲A14(図4参照)においてトレンチゲート30よりも深く設けられている。このため、この部分では、トレンチゲート30の側面に形成されるチャネルがドリフト領域13と接続されることが回避される。したがって、コンタクト形成範囲A14(図4参照)のダイオード構造では、トレンチゲート30にゲート電圧が印加されていても、順方向電圧が印加され、ゲート干渉が抑えられる。   On the other hand, in the reverse conducting IGBT 1 of this embodiment, as shown in FIG. 2, the protruding region 16 is provided deeper than the trench gate 30 in the contact formation range A14 (see FIG. 4). For this reason, in this part, it is avoided that the channel formed on the side surface of the trench gate 30 is connected to the drift region 13. Therefore, in the diode structure in the contact formation range A14 (see FIG. 4), even when a gate voltage is applied to the trench gate 30, a forward voltage is applied and gate interference is suppressed.

以下、逆導通IGBT1の他の特徴を列記する。
(1)本実施例の逆導通IGBT1では、突出領域16がトレンチゲート30の底面を被覆するように深く形成されている。この例に代えて、突出領域16がトレンチゲート30の底面を被覆しないように構成されていてもよい。この場合でも、突出領域16は、コンタクト形成範囲A14(図4参照)に選択的に設けられており、エミッタ形成範囲A15(図4参照)のボディ領域14よりも深く形成されていることを特徴としている。このような突出領域16が設けられているコンタクト形成範囲A14では、突出領域16によって、ドリフト領域とトレンチゲートの接する部分が少なくなるので、エミッタ形成範囲A15に比してゲート干渉時の寄生抵抗動作が起こり難い。したがって、このような形態であっても、コンタクト形成範囲A14(図4参照)のダイオード構造では、トレンチゲート30にゲート電圧が印加されていても、順方向電圧が印加され、ゲート干渉が抑えられる。
Hereinafter, other features of the reverse conducting IGBT 1 are listed.
(1) In the reverse conducting IGBT 1 of the present embodiment, the protruding region 16 is formed deep so as to cover the bottom surface of the trench gate 30. Instead of this example, the protruding region 16 may be configured not to cover the bottom surface of the trench gate 30. Even in this case, the protruding region 16 is selectively provided in the contact formation range A14 (see FIG. 4) and is formed deeper than the body region 14 in the emitter formation range A15 (see FIG. 4). It is said. In the contact formation range A14 in which such a protrusion region 16 is provided, the portion where the drift region and the trench gate are in contact with each other is reduced by the protrusion region 16, and therefore, the parasitic resistance operation at the time of gate interference compared to the emitter formation range A15. Is unlikely to occur. Therefore, even in such a configuration, in the diode structure in the contact formation range A14 (see FIG. 4), even when a gate voltage is applied to the trench gate 30, a forward voltage is applied and gate interference is suppressed. .

(2)本実施例の逆導通IGBT1では、エミッタ形成範囲A15には突出領域16が設けられていない。このため、IGBT構造のオン状態を阻害することがない。また、本実施例の逆導通IGBT1では、ダイオード範囲においても、エミッタ形成範囲A15に突出領域16が設けられていない。このため、IGBT構造がオン状態において、ダイオード範囲のエミッタ領域15からも電子を注入することができるので、低いオン電圧が実現される。 (2) In the reverse conducting IGBT 1 of the present embodiment, the protruding region 16 is not provided in the emitter formation range A15. For this reason, the ON state of the IGBT structure is not inhibited. In the reverse conducting IGBT 1 of the present embodiment, the protruding region 16 is not provided in the emitter formation range A15 even in the diode range. For this reason, when the IGBT structure is in the on state, electrons can be injected also from the emitter region 15 in the diode range, so that a low on voltage is realized.

(3)本実施例の逆導通IGBT1では、突出領域16がトレンチゲート30の長手方向に沿って分散して設けられている。このため、トレンチゲート30の多くの範囲にゲート干渉が抑えられたダイオード構造が配置されているので、還流電流を低い順方向電圧で流すことができる。 (3) In the reverse conducting IGBT 1 of the present embodiment, the protruding regions 16 are provided in a distributed manner along the longitudinal direction of the trench gate 30. For this reason, since the diode structure in which gate interference is suppressed is arranged in many areas of the trench gate 30, the reflux current can be flowed at a low forward voltage.

(4)本実施例の逆導通IGBT1では、突出領域16がダイオード範囲とIGBT範囲の双方に設けられている。例えば、突出領域16がダイオード範囲のみに設けられていても、逆導通IGBT1は、ゲート干渉を抑える効果を奏することができる。好ましくは、突出領域16がダイオード範囲とIGBT範囲の双方に設けられているのが望ましい。ゲート干渉を抑える効果が高い。 (4) In the reverse conducting IGBT 1 of the present embodiment, the protruding region 16 is provided in both the diode range and the IGBT range. For example, even if the protruding region 16 is provided only in the diode range, the reverse conducting IGBT 1 can exhibit an effect of suppressing gate interference. Preferably, the protruding region 16 is provided in both the diode range and the IGBT range. Highly effective in suppressing gate interference.

(5)本実施例の逆導通IGBT1では、半導体層10にシリコン基板を用いた例を例示したが、半導体層10の半導体材料は特に限定されない。例えば、半導体層10の半導体材料は、炭化珪素、窒化ガリウム、窒化アルミニウム、又はダイヤモンドが用いられてもよい。 (5) In the reverse conducting IGBT 1 of the present embodiment, an example in which a silicon substrate is used as the semiconductor layer 10 is illustrated, but the semiconductor material of the semiconductor layer 10 is not particularly limited. For example, silicon carbide, gallium nitride, aluminum nitride, or diamond may be used as the semiconductor material of the semiconductor layer 10.

(シミュレーション結果)
図5に、突出領域16の効果を検証するためのシミュレーションに用いた逆導通IGBTの単位構造の概略斜視図を示す。なお、上記した実施例と共通する構成要素に関しては共通した符号を付す。突出領域16は、コンタクト領域14bの下方に選択的に形成されており、エミッタ領域15の下方には形成されていない。トレンチゲート30の長手方向に沿って観測したときに、コンタクト領域14bの単位幅W14が3μmであり、エミッタ領域15の単位幅W15が1μmである。また、トレンチゲート30の単位幅W30は0.5μmである。また、コンタクト領域14bの不純物濃度は1×1020cm−3であり、メインボディ領域14aの不純物濃度は1×1017cm−3であり、エミッタ領域15の不純物濃度は1×1020cm−3である。
(simulation result)
FIG. 5 shows a schematic perspective view of the unit structure of the reverse conducting IGBT used in the simulation for verifying the effect of the protruding region 16. In addition, the same code | symbol is attached | subjected about the component which is common in the above-mentioned Example. The protruding region 16 is selectively formed below the contact region 14 b and is not formed below the emitter region 15. When observed along the longitudinal direction of the trench gate 30, the unit width W14 of the contact region 14b is 3 μm, and the unit width W15 of the emitter region 15 is 1 μm. The unit width W30 of the trench gate 30 is 0.5 μm. The impurity concentration of the contact region 14b is 1 × 10 20 cm -3, the impurity concentration of the main body region 14a is 1 × 10 17 cm -3, the impurity concentration of the emitter region 15 is 1 × 10 20 cm - 3 .

図6に、突出領域16の単位幅W16を0.7μm、1.2μm、2.0μmとしたときのアノード・カソード間電圧とアノード電流の関係を示す。なお、このときの突出領域16の不純物濃度は1×1016cm−3であり、ゲート電圧は15Vである。図7に、突出領域16の不純物濃度を1.5×1016cm−3、3×1016cm−3、5×1016cm−3としたときのアノード・カソード間電圧とアノード電流の関係を示す。なお、このときの突出領域16の単位幅W16は0.7μmであり、ゲート電圧は15Vである。また、図中の比較例は、突出領域16が設けられていない例であり、Vg=0Vはゲート信号が入力していない例であり、Vg=15Vはゲート信号が入力している例である。 FIG. 6 shows the relationship between the anode-cathode voltage and the anode current when the unit width W16 of the protruding region 16 is 0.7 μm, 1.2 μm, and 2.0 μm. At this time, the impurity concentration of the protruding region 16 is 1 × 10 16 cm −3 and the gate voltage is 15V. FIG. 7 shows the relationship between the anode-cathode voltage and the anode current when the impurity concentration of the protruding region 16 is 1.5 × 10 16 cm −3 , 3 × 10 16 cm −3 , and 5 × 10 16 cm −3. Indicates. At this time, the unit width W16 of the protruding region 16 is 0.7 μm, and the gate voltage is 15V. Further, the comparative example in the figure is an example in which the protruding region 16 is not provided, Vg = 0V is an example in which no gate signal is input, and Vg = 15V is an example in which a gate signal is input. .

図6に示されるように、突出領域16の単位幅W16が増加すると、ダイオード構造の順方向電圧が低下することが確認された。特に、突出領域16の単位幅W16が増加すると、ダイオード構造のスナップバック電圧が顕著に低下しており、ダイオード構造が低い順方向電圧で動作を開始することが確認された。   As shown in FIG. 6, it was confirmed that when the unit width W16 of the protruding region 16 increases, the forward voltage of the diode structure decreases. Particularly, when the unit width W16 of the protruding region 16 is increased, the snapback voltage of the diode structure is remarkably lowered, and it has been confirmed that the diode structure starts to operate at a low forward voltage.

また、図7に示されるように、突出領域16の不純物濃度が増加しても、ダイオード構造の順方向電圧が低下することが確認された。特に、突出領域16の不純物濃度が増加すると、ダイオード構造のスナップバック電圧が顕著に低下しており、ダイオード構造が低い順方向電圧で動作を開始することが確認された。   Further, as shown in FIG. 7, it was confirmed that the forward voltage of the diode structure decreases even when the impurity concentration of the protruding region 16 increases. In particular, when the impurity concentration in the protruding region 16 is increased, the snapback voltage of the diode structure is significantly reduced, and it has been confirmed that the diode structure starts to operate at a low forward voltage.

図6及び図7の結果から、ゲート干渉を抑制するためには、突出領域16を形成することが有効であることが確認された。   From the results of FIGS. 6 and 7, it was confirmed that it is effective to form the protruding regions 16 in order to suppress gate interference.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

10:半導体層
11:コレクタ領域
12:カソード領域
13:ドリフト領域
14:ボディ領域
14a:メインボディ領域
14b:コンタクト領域
15:エミッタ領域
16:突出領域
30:トレンチゲート
32:トレンチゲート電極
34:ゲート絶縁膜
10: Semiconductor layer 11: Collector region 12: Cathode region 13: Drift region 14: Body region 14a: Main body region 14b: Contact region 15: Emitter region 16: Protruding region 30: Trench gate 32: Trench gate electrode 34: Gate insulation film

Claims (4)

3相インバータに用いられる逆導通IGBTであって、
半導体層と、
前記半導体層の表層部に設けられているトレンチゲートと、を備えており、
前記半導体層は、
前記トレンチゲートの底面に接している第1導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記トレンチゲートの側面に接している第2導電型のボディ領域と、
前記ボディ領域上に設けられており、前記トレンチゲートの側面に接しており、前記トレンチゲートの長手方向に沿って分散して設けられている第1導電型の複数のエミッタ領域と、
前記ドリフト領域下の一部に設けられている第2導電型のコレクタ領域と、
前記ドリフト領域下の他の一部に設けられている第1導電型のカソード領域と、を有しており、
前記ボディ領域は、
前記エミッタ領域間に位置するコンタクト領域と、
前記コンタクト領域が前記トレンチゲートに接する部分の下方に位置する突出領域と、を含んでおり、
前記突出領域は、前記エミッタ領域が前記トレンチゲートに接する部分の下方に位置する前記ボディ領域よりも深く形成されており、
前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をIGBT範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記突出領域は、少なくとも前記ダイオード範囲に設けられている、逆導通IGBT。
A reverse conducting IGBT used in a three-phase inverter,
A semiconductor layer;
A trench gate provided in a surface layer portion of the semiconductor layer,
The semiconductor layer is
A first conductivity type drift region in contact with the bottom surface of the trench gate;
A body region of a second conductivity type provided on the drift region and in contact with a side surface of the trench gate;
A plurality of first conductivity type emitter regions provided on the body region, in contact with a side surface of the trench gate, and distributed along the longitudinal direction of the trench gate;
A collector region of a second conductivity type provided in a part under the drift region;
A first conductivity type cathode region provided in another part under the drift region ,
The body region is
A contact region located between the emitter regions;
The contact region includes a projecting region located below a portion in contact with the trench gate,
The protruding region is formed deeper than the body region located below a portion where the emitter region is in contact with the trench gate ,
When the semiconductor layer is viewed in plan, the range in which the collector region exists is an IGBT range, and the range in which the cathode region exists is a diode range, the projecting region is provided at least in the diode range. A reverse conducting IGBT.
前記突出領域は、前記トレンチゲートの底面を覆う請求項1に記載の逆導通IGBT。   The reverse conducting IGBT according to claim 1, wherein the protruding region covers a bottom surface of the trench gate. 前記突出領域は、前記トレンチゲートの長手方向に沿って分散して設けられている請求項1又は2に記載の逆導通IGBT。   3. The reverse conducting IGBT according to claim 1, wherein the protruding regions are provided in a distributed manner along a longitudinal direction of the trench gate. 前記突出領域は、前記IGBT範囲にも設けられている請求項1〜3のいずれか一項に記載の逆導通IGBT。 The reverse conducting IGBT according to claim 1 , wherein the protruding region is also provided in the IGBT range.
JP2013040561A 2013-03-01 2013-03-01 Reverse conducting IGBT Active JP6283468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013040561A JP6283468B2 (en) 2013-03-01 2013-03-01 Reverse conducting IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013040561A JP6283468B2 (en) 2013-03-01 2013-03-01 Reverse conducting IGBT

Publications (2)

Publication Number Publication Date
JP2014170780A JP2014170780A (en) 2014-09-18
JP6283468B2 true JP6283468B2 (en) 2018-02-21

Family

ID=51692978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013040561A Active JP6283468B2 (en) 2013-03-01 2013-03-01 Reverse conducting IGBT

Country Status (1)

Country Link
JP (1) JP6283468B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887287B1 (en) * 2016-12-08 2018-02-06 Cree, Inc. Power semiconductor devices having gate trenches with implanted sidewalls and related methods
JP6687504B2 (en) * 2016-12-19 2020-04-22 トヨタ自動車株式会社 Switching element manufacturing method
JP2018157040A (en) * 2017-03-16 2018-10-04 ローム株式会社 Semiconductor device
JP2019087611A (en) * 2017-11-06 2019-06-06 トヨタ自動車株式会社 Switching element and manufacturing method thereof
JP2019161112A (en) 2018-03-15 2019-09-19 トヨタ自動車株式会社 Semiconductor device
JP7339908B2 (en) * 2020-03-19 2023-09-06 株式会社東芝 Semiconductor device and its control method
WO2023106152A1 (en) * 2021-12-08 2023-06-15 ローム株式会社 Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0403934D0 (en) * 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
JP5283326B2 (en) * 2006-10-27 2013-09-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP4240140B1 (en) * 2007-09-10 2009-03-18 トヨタ自動車株式会社 Power supply apparatus and driving method thereof
JP5458595B2 (en) * 2009-02-17 2014-04-02 トヨタ自動車株式会社 Semiconductor device, switching device, and control method of semiconductor device.
JP5577628B2 (en) * 2009-06-05 2014-08-27 トヨタ自動車株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2014170780A (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP6283468B2 (en) Reverse conducting IGBT
JP6063915B2 (en) Reverse conducting IGBT
JP6053050B2 (en) Reverse conducting IGBT
JP5924420B2 (en) Semiconductor device
JP4265684B1 (en) Semiconductor device
JP5852555B2 (en) Semiconductor device
JP5737102B2 (en) Semiconductor device
US10763252B2 (en) Semiconductor device
JP2015138789A (en) semiconductor device
JP6606007B2 (en) Switching element
JP2013080796A (en) Semiconductor device
JP6088401B2 (en) Reverse conducting IGBT
JP6102354B2 (en) Reverse conducting IGBT
JP5941214B2 (en) Semiconductor device
JP2014103352A (en) Semiconductor device
JP2016096307A (en) Semiconductor device
JP2016149429A (en) Reverse conducting IGBT
JP6241640B2 (en) Semiconductor device
JP7158317B2 (en) semiconductor equipment
JP7085975B2 (en) Semiconductor device
JP6519641B2 (en) Semiconductor device
JP2019160877A (en) Semiconductor device
JP7352151B2 (en) switching element
JP5753114B2 (en) diode
JP7326991B2 (en) switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170420

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180129

R150 Certificate of patent or registration of utility model

Ref document number: 6283468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250