JP6280645B2 - ハイブリッド・パッケージ化パワー・デバイスを用いたデュアル・バンド高効率ドハティ増幅器 - Google Patents

ハイブリッド・パッケージ化パワー・デバイスを用いたデュアル・バンド高効率ドハティ増幅器 Download PDF

Info

Publication number
JP6280645B2
JP6280645B2 JP2016526382A JP2016526382A JP6280645B2 JP 6280645 B2 JP6280645 B2 JP 6280645B2 JP 2016526382 A JP2016526382 A JP 2016526382A JP 2016526382 A JP2016526382 A JP 2016526382A JP 6280645 B2 JP6280645 B2 JP 6280645B2
Authority
JP
Japan
Prior art keywords
amplifier
power transistor
peak
hybrid
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526382A
Other languages
English (en)
Other versions
JP2016525835A (ja
Inventor
ウタレブ，ノレディン
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2016525835A publication Critical patent/JP2016525835A/ja
Application granted granted Critical
Publication of JP6280645B2 publication Critical patent/JP6280645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

ワイヤレス通信規格は、より高いデータ・レートおよびより低いコストで高データ・ボリュームを交換する能力を絶え間なく求める消費者の決して低下しない要望に応えるために急速に変化している。ネットワーク・オペレータは、消費者の欲求を満足させるために、ネットワーク・オペレータの既に配置されたサイトを新しい規格に適合させようと継続的に試みることに付随するコストに対処することが難しいと感じることがある。基地局ベンダは、そのワイヤレス製品戦略が連続的な規格変更によって影響を受けるので、同様の課題に直面する。マルチスタンダードおよびマルチバンド無線基地局は、これらの製品のコストならびに将来のワイヤレス・ネットワーク・インフラストラクチャのコストを削減できる１つの解決策である。ソフトウェア定義無線は、将来のマルチスタンダード基地局を駆動する有力な技術であるように見える。これらの収束した製品の別のイネーブリングな構成要素は、マルチバンド・トランシーバである。より具体的には、マルチバンド・トランシーバに含まれる電力増幅器は、多数の周波数帯で動作するために必要となることがある。さらに、基地局運用費（ＯＰＥＸ）を低く保つために、広帯域／マルチバンド電力増幅器は非常に効率的であるべきである。高効率についてのこの要件は、ネットワーク・オペレータおよび基地局ベンダに対する別の課題である。
少なくとも１つの例示的実施形態によれば、増幅構造が、第１の信号を増幅するように構成されたメイン増幅器と、第２の信号を増幅するように構成されたピーク増幅器とを含み、メイン増幅器およびピーク増幅器のそれぞれがハイブリッド・パワー・デバイスを含み、ハイブリッド・パワー・デバイスのそれぞれが、第１の周波数の信号を増幅するように構成された第１のパワー・トランジスタ・ダイと、第１の周波数とは異なる第２の周波数の信号を増幅するように構成された第２のパワー・トランジスタ・ダイとをそれぞれ含む。
増幅構造はドハティ増幅器でよい。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイのサイズは、それぞれピーク増幅器の第１および第２のパワー・トランジスタ・ダイのサイズと同一でよい。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイのサイズは、それぞれピーク増幅器の第１および第２のパワー・トランジスタ・ダイのサイズよりも小さくてよい。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイと、ピーク増幅器の第１および第２のパワー・トランジスタ・ダイとはそれぞれ、横方向拡散金属酸化物半導体（ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）（ＬＤＭＯＳ）構造を含むことができる。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイと、ピーク増幅器の第１および第２のパワー・トランジスタ・ダイとはそれぞれ、窒化ガリウム（ＧａＮ）構造を含むことができる。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイと、ピーク増幅器の第１および第２のパワー・トランジスタ・ダイとはそれぞれ、１つまたは複数の高ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）を含むことができる。
メイン増幅器の第１および第２のパワー・トランジスタ・ダイと、ピーク増幅器の第１および第２のパワー・トランジスタ・ダイとはそれぞれ、１つまたは複数のスードモルフィック・ヘテロ接合ｐＨＥＭＴパワー・トランジスタを含むことができる。
第２の周波数は第１の周波数よりも高くてよく、メイン増幅器およびピーク増幅器の第１のパワー・トランジスタ・ダイはそれぞれ、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）構造を含むことができ、メイン増幅器およびピーク増幅器の第２のパワー・トランジスタ・ダイはそれぞれ、窒化ガリウム（ＧａＮ）構造を含むことができる。
第１の周波数と第２の周波数との間の差は、２００ＭＨｚから１０００ＭＨｚの間でよい。
第１の周波数と第２の周波数との間の差は、１０００ＭＨｚ超でよい。
メイン増幅器のハイブリッド・パワー・デバイスは、第１の周波数で動作するように構成された第１の入力内部整合回路網を含むことができ、第１の入力内部整合回路網は第１のコンデンサを含み、メイン増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成され、メイン増幅器のハイブリッド・パワー・デバイスは、第２の周波数で動作するように構成された第２の入力内部整合回路網を含むことができ、第２の入力内部整合回路網は第２のコンデンサを含み、メイン増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成される。
第１の入力内部整合回路網は、メイン増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイに第１のコンデンサを接続する第１の複数の内部ボンディング・ワイヤと、第１のゲート・リード線に第１のコンデンサを接続する第１の複数の外部ボンディング・ワイヤとを含むことができ、第２の入力内部整合回路網は、メイン増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイに第２のコンデンサを接続する第２の複数の内部ボンディング・ワイヤと、第２のゲート・リード線に第２のコンデンサを接続する第２の複数の外部ボンディング・ワイヤとを含むことができる。
メイン増幅器のハイブリッド・パワー・デバイスは、第１の周波数で動作するように構成された第１の出力内部整合回路網を含むことができ、第１の出力内部整合回路網は第１のコンデンサを含み、メイン増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイの出力インピーダンスを変換するように構成され、メイン増幅器のハイブリッド・パワー・デバイスは、第２の周波数で動作するように構成された第２の出力内部整合回路網を含むことができ、第２の出力内部整合回路網は第２のコンデンサを含み、メイン増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイの出力インピーダンスを変換するように構成される。
第１の出力内部整合回路網は、メイン増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイに第１のコンデンサを接続する第１の複数の内部ボンディング・ワイヤと、第１のドレイン・リード線に第１のコンデンサを接続する第１の複数の外部ボンディング・ワイヤとを含むことができ、メイン増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイに第２のコンデンサを接続する第２の出力内部整合回路網は、第２の複数の内部ボンディング・ワイヤと、第２のドレイン・リード線に第２のコンデンサを接続する第２の複数の外部ボンディング・ワイヤとを含むことができる。
ピーク増幅器のハイブリッド・パワー・デバイスは、第１の周波数で動作するように構成された第１の入力内部整合回路網を含むことができ、第１の入力内部整合回路網は第１のコンデンサを含み、ピーク増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成され、ピーク増幅器のハイブリッド・パワー・デバイスは、第２の周波数で動作するように構成された第２の入力内部整合回路網を含むことができ、第２の入力内部整合回路網は第２のコンデンサを含み、ピーク増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成される。
第１の入力内部整合回路網は、ピーク増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイに第１のコンデンサを接続する第１の複数の内部ボンディング・ワイヤと、第１のゲート・リード線に第１のコンデンサを接続する第１の複数の外部ボンディング・ワイヤとを含むことができ、第２の入力内部整合回路網は、ピーク増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイに第２のコンデンサを接続する第２の複数の内部ボンディング・ワイヤと、第２のゲート・リード線に第２のコンデンサを接続する第２の複数の外部ボンディング・ワイヤとを含むことができる。
ピーク増幅器のハイブリッド・パワー・デバイスは、第１の周波数で動作するように構成された第１の出力内部整合回路網を含むことができ、第１の出力内部整合回路網は第１のコンデンサを含み、ピーク増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイの出力インピーダンスを変換するように構成され、ピーク増幅器のハイブリッド・パワー・デバイスは、第２の周波数で動作するように構成された第２の出力内部整合回路網を含むことができ、第２の出力内部整合回路網は第２のコンデンサを含み、ピーク増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイの出力インピーダンスを変換するように構成される。
第１の出力内部整合回路網は、ピーク増幅器のハイブリッド・デバイスの第１のパワー・トランジスタ・ダイに第１のコンデンサを接続する第１の複数の内部ボンディング・ワイヤと、第１のドレイン・リード線に第１のコンデンサを接続する第１の複数の外部ボンディング・ワイヤとを含むことができ、第２の出力内部整合回路網は、ピーク増幅器のハイブリッド・デバイスの第２のパワー・トランジスタ・ダイに第２のコンデンサを接続する第２の複数の内部ボンディング・ワイヤと、第２のドレイン・リード線に第２のコンデンサを接続する第２の複数の外部ボンディング・ワイヤとを含むことができる。
メイン増幅器のハイブリッド・デバイスおよびピーク増幅器のハイブリッド・デバイスのうちの１つまたは複数は、メイン・ハイブリッド・パワー・デバイスとピーク・ハイブリッド・パワー・デバイスの両方またはいずれかと共に統合入力および出力整合回路網を実装するための１つまたは複数の低温同時焼成クリーミング（ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｒｅａｍｉｎｇ）（ＬＴＣＣ）集積回路を含むことができる。
例として与えられるに過ぎず、したがって本発明の限定ではない、本明細書の以下で与えられる詳細な説明と、同様の要素が同様の参照番号によって表される添付の図面とから、例示的実施形態をより完全に理解されよう。
少なくとも１つの例示的実施形態によるドハティ増幅器構造を示す図である。 少なくとも１つの例示的実施形態によるデジタル信号プロセッサ（ＤＳＰ）を含むドハティ増幅器構造を示した図である。 少なくとも１つの例示的実施形態によるドハティ増幅器のハイブリッド・パッケージ化パワー・デバイス構造を示す図である。 第１のトランジスタ・ダイに対応する図２のハイブリッド・パッケージ化パワー・デバイスの一部の回路図を示す図である。 第２のトランジスタ・ダイに対応する図２のハイブリッド・パッケージ化パワー・デバイスの一部の回路図を示す図である。 少なくとも１つの例示的実施形態による図２のハイブリッド・パッケージ化パワー・デバイスの非対称変形形態を示す図である。
次に、添付の図面を参照しながら様々な例示的実施形態をより完全に説明する。図面上の同様の要素が同様の参照番号で標示される。
本明細書では、文脈が明確に規定しない限り、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は複数形も含むものとする。「備える」および／または「含む」という用語は、本明細書で使用されるとき、明記される特徴、整数、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそのグループの存在または追加を除外しないことをさらに理解されよう。
次に、添付の図を参照しながら例示的実施形態を説明する。単に説明のために、かつ当業者に周知の細部で本発明を不明瞭にしないように、様々な構造、システム、およびデバイスが図面で概略的に示される。それでも、例示的実施形態を説明し、明らかにするために、添付の図面が含められる。本明細書で使用される語および語句は、関連技術の技術者による語および語句の理解と一致する意味を有すると理解および解釈されたい。用語または語句が特別な意味、すなわち当業者によって理解される以外の意味を有することが意図される範囲で、用語または語句についての特別な定義を直接的かつはっきりと与える特別な定義が、本明細書内で明白に記述される。
本発明の実施形態は、ハイブリッド・パッケージ化パワー・デバイスを提供することにより、マルチバンド応用例で使用されるときの従来型ドハティ増幅器の欠点を克服する。例示的実施形態によるハイブリッド・パッケージ化パワー・デバイスは、ドハティ増幅器がドハティ挙動を示すことを依然として可能にしながら、互いにかなり分離されることのある２つの異なる周波数にわたって増幅を実施するように構成される。以下でより詳細に論じるように、ドハティ増幅器のメイン電力増幅器とピーク電力増幅器のどちらも、例示的実施形態によるハイブリッド・パッケージ化パワー・デバイスによって実装することができる。
いくつかの最終使用にワイヤレス接続性を提供するワイヤレス通信システム内の基地局で、本発明のドハティ増幅器を実施することができる。ドハティ増幅器は、最終使用に送信すべき信号を増幅することができる。さらに、Ｗ−ＣＤＭＡ、ＵＭＴＳ、ＬＴＥ、またはＷｉＭＡＸ基地局、送受信基地局、基地局ルータ、ＷｉＦｉアクセス・ポイント、あるいはネットワークと１つまたは複数のエンド・ユーザとの間のデータおよび／または音声接続性についての無線ベースバンド機能を提供する任意の他のデバイスなどの別のタイプのデバイスで、本発明のドハティ増幅器を実施することができる。エンド・ユーザは、限定はしないが、エンド・ユーザ（ＥＵ）機器、固定またはモバイル・サブスクライバ・ユニット、受信機、セルラ電話、携帯情報端末（ＰＤＡ）、パーソナル・コンピュータ、あるいはワイヤレス環境で動作することのできる任意の他のタイプのユーザ・デバイスを含むことができる。
例示的実施形態によるドハティ増幅器は、少なくとも２つの異なる周波数に関して同時に動作することのできるハイブリッド・パッケージ・パワー・デバイスを含むマルチバンド電力増幅器である。これらの実施形態を、本出願の図１〜４を参照して論じる。
図１Ａに、少なくとも１つの例示的実施形態によるドハティ増幅器１００の構造を示す。
ドハティ増幅器１００は、入力信号を第１の信号および第２の信号に分割するように構成されたデュアル・バンド入力スプリッタ１０５と、第１の信号を増幅するメイン増幅器１１０Ａと、第２の信号を選択的に増幅するピーク増幅器１１０Ｂと、第２の信号の位相をシフトするデュアル・バンド位相補償器１３０と、メイン増幅器１１０Ａおよびピーク増幅器１１０Ｂの出力を組み合わせるデュアル・バンド・ドハティ・コンバイナ１４０と、結合ノード負荷ＲＬインピーダンスの、ドハティの出力負荷インピーダンスＺ０へのインピーダンス変換を実施するように構成されたデュアル・バンド・インピーダンス変換器１５０とを含む。
デュアル・バンド入力スプリッタ１０５は一般に、入力信号を第１および第２の信号に分割し、２つの異なる周波数で動作することができる。デュアル・バンド入力スプリッタ１０５は、任意の周知のデュアル・バンド・ドハティ・パワー・スプリッタの構造を有することができる。
デュアル・バンド入力スプリッタ１０５は入力信号を受信することができる。デュアル・バンド入力スプリッタ１０５は、メイン増幅器１１０Ａの入力への接続を通じて第１の信号を提供し、位相補償器１３０を介するピーク増幅器１１０Ｂの入力への接続を通じて第２の信号を提供することができる。
位相補償器１３０は、デュアル・バンド入力スプリッタ１０５とピーク増幅器１１０Ｂの入力との間に接続される。位相補償器１３０は、デュアル・バンド・ドハティ・コンバイナ１４０によって導入される位相変化を補償するように構成される。位相補償器１３０は、たとえば、図１Ａに示されるような「パイ」構造の３つの伝送線路構成に基づくことができる。図１Ａは、位相補償器１３０が「パイ」構造を有することのできる一例を示すが、デュアル・バンド位相補償器１３０は、任意の周知のデュアル・バンド・ドハティ位相補償器の構造を有することができる。
さらに、デュアル・バンド・デジタル・ドハティが使用される実施形態では、位相補償器１３０を省略することができる。たとえば、図１Ｂに、デュアル・バンド・デジタル・ドハティを実装するデジタル信号プロセッサ（ＤＳＰ）１７０を含むドハティ増幅器１００を示す。図１Ｂに示されるように、ＤＳＰ１７０が使用されるとき、位相補償器１３０を省略することができる。
入力信号が第１および第２の信号に分割され、第２の信号が位相補償器１３０を通過した後、以下で論じるように、第１および第２の信号が、メイン増幅器１１０Ａ、またはメイン増幅器１１０Ａとピーク増幅器１１０Ｂの組合せによってそれぞれ増幅される。
たとえば、ピーク増幅器１１０Ｂは、メイン増幅器１１０Ａと組み合わせて選択されたときに動作するように選択的に動作可能である。すなわち、ピーク増幅器１１０Ｂは、電力要件がドハティ電力増幅器１００全体からのより高い電力出力を求めるまでオフにすることができ、電力要件がドハティ電力増幅器１００全体からのより高い電力出力を求めるとき、ピーク増幅器１１０Ｂがオンにされ、ドハティ電力増幅器１００の出力電力の増加に寄与するように動作する。言い換えれば、ピーク増幅器１１０Ｂは、第２の信号の信号強度がしきい値レベルより上にある、より高いピーク・エンベロープで、第２の信号を増幅する。「選択的に動作可能」という用語は、入力信号に応答して増幅器動作状態が変化することを示す。そうではなく、第２の信号の信号強度がしきい値レベル未満である場合、ピーク増幅器１１０Ｂはオフにされ、メイン増幅器１１０Ａだけが、第１の信号を増幅するように動作する。
メイン増幅器１１０Ａは、デュアル・バンド・メイン入力整合回路網（ＩＭＮ）１１２Ａ、メイン・ハイブリッド・パッケージ化パワー・デバイス１１４Ａ、およびデュアル・バンド・メイン出力整合回路網（ＯＭＮ）１１６Ａを含む。信号は、デュアル・バンド・メイン入力整合回路網（ＩＭＮ）１１２Ａを通じてメイン増幅器１１０Ａに入力され、メイン増幅器１１０Ａから出力整合回路網（ＯＭＮ）１１６Ａを通じて出力される。以下でより詳細に論じるように、メイン・ハイブリッド・パッケージ化パワー・デバイス１１４Ａは、第１のメイン・ダイＭＤ１および第２のメイン・ダイＭＤ２という２つのダイを含む。第１および第２のメイン・ダイＭＤ１およびＭＤ２は、それぞれ異なる周波数で動作するように構成されたパワー・トランジスタを含む。デュアル・バンド・メインＩＭＮ１１２Ａの第１の出力が、第１のメイン・ダイＭＤ１の入力に接続され、第１のメイン・ダイＭＤ１の出力が、デュアル・バンド・メインＯＭＮ１１６Ａの第１の入力に接続される。
デュアル・バンド・メインＩＭＮ１１２Ａの第２の出力が、第２のメイン・ダイＭＤ２の入力に接続され、第２のメイン・ダイＭＤ２の出力が、デュアル・バンド・メインＯＭＮ１１６Ａの第２の入力に接続される。デュアル・バンド・メイン入力整合回路網ＩＭＮ１１２Ａは、ダイＭＤ１およびＭＤ２によってそれぞれ提示される２つの複素入力インピーダンスＺｉｍ１＝ａｉｍ１±ｊｂｉｍ１およびＺｉｍ２＝ａｉｍ２±ｊｂｉｍ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、５０Ω、またはデュアル・バンド整合回路網ＩＭＮ１１２Ａの設計を容易にする任意の中間値でよい。デュアル・バンド・メインＯＭＮ１１６Ａは、ダイＭＤ１およびＭＤ２によってそれぞれ提示される２つの複素出力インピーダンスＺｏｍ１＝ａｏｍ１±ｊｂｏｍ１およびＺｏｍ２＝ａｏｍ２±ｊｂｏｍ２を、パワー・バックオフ（ピーク・ステージがオフ）で実インピーダンス２×Ｒｍに、ピーク・パワー（フルパワーで動作中のピーク）で実インピーダンスＲｍに変換する。実インピーダンスＲｍは、５０Ω、またはデュアル・バンド出力整合回路網ＯＭＮ１１６Ａの設計を容易にする任意の中間値でよい。
本明細書では、フォーマット「Ｚｘ」を使用する変数はインピーダンスｘを表し、「ａｘ」は、対応するインピーダンスＺｘの抵抗成分を表し、「ｂｘ」は、対応するインピーダンスＺｘのリアクタンス成分を表し、「ｊ」は虚数単位である。
別の実施形態では、メイン・ダイＭＤ１およびＭＤ２は、実入力および出力デバイス・インピーダンスを提供する内部整合回路の設計を可能にする高集積整合回路網トポロジを可能にするために、たとえば低温同時焼成セラミック（ＬＴＣＣ）または他の類似の技術を含む集積回路技術を使用する。この場合、デュアル・バンド・メイン入力整合回路網ＩＭＮ１１２Ａは、ダイＭＤ１およびＭＤ２によってそれぞれ提示される２つの実入力インピーダンスＲｉｍ１およびＲｉｍ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、たとえば５０Ω、またはデュアル・バンド整合回路網ＩＭＮ１１２Ａの設計を容易にする任意の中間値でよい。デュアル・バンドＯＭＮ１１６Ａは、ダイＭＤ１およびＭＤ２によってそれぞれ提示される２つの実出力インピーダンスＲｏｍ１およびＲｏｍ２を、パワー・バックオフ（ピーク・ステージがオフ）で実インピーダンス２×Ｒｍに、ピーク・パワー（フルパワーで動作中のピーク）で実インピーダンスＲｍに変換する。実インピーダンスＲｍは、たとえば５０Ω、またはデュアル・バンド出力整合回路網ＯＭＮ１１６Ａの設計を容易にする任意の中間値でよい。
ピーク増幅器１１０Ｂは、メイン増幅器１１０Ａに関して上記で論じたのと同様の構造を含む。ピーク増幅器１１０Ｂは、デュアル・バンド・ピーク入力整合回路網（ＩＭＮ）１１２Ｂ、ピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ｂ、およびデュアル・バンド・メイン出力整合回路網（ＯＭＮ）１１６Ｂを含む。信号がデュアル・バンド・ピーク入力整合回路網（ＩＭＮ）１１２Ｂを通じてピーク増幅器１１０Ｂに入力され、出力整合回路網（ＯＭＮ）１１６Ｂを通じてピーク増幅器１１０Ｂから出力される。以下でより詳細に論じるように、ピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ｂは、第１のピーク・ダイＰＤ１および第２のピーク・ダイＰＤ２という２つのダイを含む。第１および第２のピーク・ダイＰＤ１およびＰＤ２は、それぞれ異なる周波数で動作するように構成されたパワー・トランジスタを含む。デュアル・バンド・ピークＩＭＮ１１２Ａの第１の出力が、第１のピーク・ダイＰＤ１の入力に接続され、第１のピーク・ダイＰＤ１の出力が、デュアル・バンド・ピークＯＭＮ１１６Ｂの第１の入力に接続される。デュアル・バンド・ピークＩＭＮ１１２Ｂの第２の出力が、第２のピーク・ダイＰＤ２の入力に接続され、第２のピーク・ダイＰＤ２の出力が、デュアル・バンド・ピークＯＭＮ１１６Ｂの第２の入力に接続される。デュアル・バンド・ピークＩＭＮ１１２Ｂは、ダイＰＤ１およびＰＤ２によってそれぞれ提示される２つの複素入力インピーダンスＺｉｐ１＝ａｉｐ１±ｊｂｉｐ１およびＺｉｐ２＝ａｉｐ２±ｊｂｉｐ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、たとえば５０Ω、またはデュアル・バンド整合回路網ＩＭＮ１１２Ｂの設計を容易にする任意の中間値でよい。デュアル・バンド・ピークＯＭＮ１１６Ｂは、ダイＰＤ１およびＰＤ２によってそれぞれ提示される２つの複素出力インピーダンスＺｏｐ１＝ａｏｐ１±ｊｂｏｐ１およびＺｏｐ２＝ａｏｐ２±ｊｂｏｐ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、たとえば５０Ω、またはデュアル・バンド整合回路網ＯＭＮ１１６Ｂの設計を容易にする任意の中間値でよい。
別の実施形態では、ピーク・ダイＰＤ１およびＰＤ２は、実入力および出力デバイス・インピーダンスを提供する内部整合回路の設計を可能にする高集積整合回路網トポロジを可能にするために、ＬＴＣＣまたは他の類似の技術のような集積回路技術を使用する。この場合、デュアル・バンド・ピーク入力整合回路網ＩＭＮ１１２Ｂは、ダイＰＤ１およびＰＤ２によってそれぞれ提示される２つの実入力インピーダンスＲｉｐ１およびＲｉｐ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、たとえば５０Ω、またはデュアル・バンド整合回路網ＩＭＮ１１２Ｂの設計を容易にする任意の中間値でよい。デュアル・バンド・ピークＯＭＮ１１６Ｂは、ダイＰＤ１およびＰＤ２によってそれぞれ提示される２つの実出力インピーダンスＲｏｐ１およびＲｏｐ２を中間実インピーダンスＲ０に変換する。実インピーダンスＲ０は、たとえば５０Ω、またはデュアル・バンド整合回路網ＯＭＮ１１６Ｂの設計を容易にする任意の中間値でよい。
メイン増幅器１１０Ａおよびピーク増幅器１１０Ｂの出力は、それぞれデュアル・バンド・メイン・オフセット線１２０Ａおよびデュアル・バンド・ピーク・オフセット線１２０Ｂに接続される。デュアル・バンド・メイン・オフセット線１２０Ａは第１の信号を受信し、デュアル・バンド・ピーク・オフセット線１２０Ｂは第２の信号を受信する。
デュアル・バンド・メイン・オフセット線１２０Ａの目的は、パワー・バックオフでのメイン・ステージ負荷インピーダンス２×Ｒｍが負荷プル輪郭（ｌｏａｄ ｐｕｌｌ ｃｏｎｔｏｕｒ）上の高効率エリアまたはピーク効率エリア内に位置することを保証することである。したがって、高効率または最大効率がパワー・バックオフで達成される。この条件がデュアル・バンド周波数で検証されるべきであるので、たとえば、両方の周波数ｆ１およびｆ２で、パワー・バックオフで最大の、あるいは望ましい効率整合を使用できることを保証するのに必要な電気的長さｌ１およびｌ２を含むように設計されたＴ構造線を含む、当領域内で周知の構造および技法を使用して、デュアル・バンド・オフセット線構造を設計することができる。
デュアル・バンド・ピーク・オフセット線１２０Ｂの目的は、ピーク・ステージがオフであるとき、ドハティ出力結合ノードで開路を設けることである。
動作のデュアル周波数帯で開路を設ける必要があるので、デュアル・バンド・オフセット線回路が望ましい。たとえば、両方の周波数ｆ１およびｆ２で、パワー・バックオフで望ましい開路を使用できることを保証するのに必要な電気的長さｌ１およびｌ２を含むように設計されたＴ構造線を含む、当領域内で周知の構造および技法を使用して、デュアル・バンド・オフセット線回路を設計することができる。
周知のドハティ動作原理によれば、メイン増幅器１１０Ａの出力インピーダンスは、デュアル・バンド・ドハティ・コンバイナ１４０と共にピーク増幅器１１０Ｂの電流の変動の結果として変調される変調インピーダンスＲｍである。デュアル・バンド・ドハティ・コンバイナ１４０は、デュアル・バンド・メイン・オフセット線１２０Ａから第１の信号を受信し、デュアル・バンド・ピーク・オフセット線１２０Ｂから第２の信号を受信する。デュアル・バンド・ドハティ・コンバイナ１４０はインピーダンス・インバータとして働き、周知の方法によれば、デュアル・バンド・ドハティ増幅器１００が動作するように構成されるデュアル・バンド周波数ｆ１およびｆ２で−９０度の位相ずれを含むインピーダンス変換を保証するデュアル・バンド・インピーダンス・インバータとして動作するように構成される。図１Ａに示される例では、デュアル・バンド・ドハティ・コンバイナは、周知のマイクロストリップ線「パイ」構造を使用して実装される。しかし、少なくともいくつかの実施形態によれば、複数の周波数を扱うことのできるインピーダンス・インバータについての他の周知の構造を使用して、デュアル・バンド・ドハティ・コンバイナ１４０を実装することもできる。
デュアル・バンド・ドハティ・コンバイナ１４０は、デュアル・バンド・インピーダンス変換器１５０を介してデュアル・バンド・ドハティ増幅器１００の出力に接続される。周知の方法によれば、デュアル・バンド・インピーダンス変換器は、デュアル・バンド・ドハティ・コンバイナ１４０の出力で、デュアル・バンド・ドハティ増幅器１００の出力負荷Ｚ０を結合ノード負荷ＲＬに変換するように構成される。
上記で論じたように、デュアル・バンド・ドハティ増幅器１００では、メイン増幅器１１０Ａおよびピーク増幅器１１０Ｂのそれぞれは、ハイブリッド・パッケージ化パワー・デバイス１１４Ａおよび１１４Ｂを含む。メイン増幅器１１０Ａのハイブリッド・パッケージ化パワー・デバイス１１４Ａは、２つの異なる周波数ｆ１およびｆ２についてそれぞれ構成および設計された２つの別々のダイＭＤ１およびＭＤ２を含む。同様に、ピーク増幅器１１０Ｂのハイブリッド・パッケージ化パワー・デバイス１１４Ｂは、２つの異なる周波数ｆ１およびｆ２についてそれぞれ構成および設計された２つの別々のダイＰＤ１およびＰＤ２を含む。
ドハティ増幅器１００のメイン増幅器１１０Ａとピーク増幅器１１０Ｂをどちらも実装するために、２つの異なる周波数ｆ１およびｆ２について最適化され、あるいは設計された２つのダイを含むハイブリッド・パッケージを使用することにより、ドハティ増幅器は、互いに著しく離れていることのある２つの異なる周波数ｆ１およびｆ２にわたって、たとえば効率の点で、高いレベルの性能を達成することができる。
比較として、窒化ガリウム（ＧａＮ）のようないくつかの広帯域技術は、単一のダイ・パワー・トランジスタを使用してデュアル・バンド・ドハティ増幅器を実装することができる。しかし、ドハティ電力増幅器は本質的に狭帯域であるので、ＧａＮパワー・トランジスタを使用することは、動作の２つの周波数帯ｆ１およびｆ２にわたって、主に、これらの２つの周波数が離れているとき、高性能を可能にしない。実際に、ＧａＮパワー・トランジスタは飽和電力動作（ｓａｔｕｒａｔｅｄ ｐｏｗｅｒ ｏｐｅｒａｔｉｏｎ）で広帯域であるが、周波数にわたる負荷輪郭変動は一般に、パワー・バックオフで（２：１定電圧定在波比（ＶＳＷＲ）円上で）狭帯域特性を呈する。したがって、得られるＧａＮベースのドハティ増幅器は、主に、周波数が互いに著しく分離されるとき、たとえば、第１の周波数７００ＭＨｚ、および第２の周波数２１００ＭＨｚまたは２６００ＭＨｚでは、複数の周波数にわたる高いレベルの効率を達成することができないことがある。さらに、ＧａＮパワー・トランジスタはコストが高い。さらに、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）のような、よりコストの低い代替パワー・トランジスタ技術は、ＧａＮパワー・トランジスタよりも一般にはさらに狭い帯域幅を有し、したがって、一般にはデュアル・バンド・ドハティ増幅器で使用されるＧａＮ技術よりも能力が低い。
それとは反対に、例示的実施形態によるドハティ増幅器で使用されるハイブリッド・パッケージ化パワー・デバイスは別々のダイを使用し、各ダイは、異なる周波数について設計され、またはたとえば最適化されたパワー・トランジスタを含む（たとえば、周波数ｆ１およびｆ２についてそれぞれ設計された２つのダイ）。異なる周波数についてそれぞれ設計された複数のダイの使用により、たとえば、低コストＬＤＭＯＳパワー・トランジスタを使用して、例示的実施形態によるドハティ増幅器が、互いに著しく分離される複数の周波数について高い性能または最大の性能で動作することが可能となる。したがって、デュアル・バンド・ドハティ増幅器１００で使用されるハイブリッド・パッケージ化パワー・デバイスにより、従来型ＧａＮデュアル・バンド・ドハティ増幅器と比較してより低い製造コストも維持しながら、ドハティ増幅器がより高い総効率で動作することが可能となる。さらに、少なくとも１つの例示的実施形態によれば、ドハティ増幅器１００で使用されるハイブリッド・パッケージ化パワー・デバイスはまた、ＬＤＭＯＳダイの代わりに、またはＬＤＭＯＳダイに加えて、他のタイプのダイ、たとえばＧａＮダイをも含むことができる。
たとえば、例示的実施形態によるトランジスタハイブリッド・パッケージ化パワー・デバイスのタイプは、１つまたは複数のＧａＮパワー・トランジスタ、高ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ガリウム砒素パワー・トランジスタ（ＧａＡｓ）、およびスードモルフィック・ヘテロ接合ｐＨＥＭＴパワー・トランジスタを含むことができる。
次に、図２〜４を参照しながら、ハイブリッド・パッケージ化パワー・デバイス１１４Ａおよび１１４Ｂの構造を以下で詳細に論じる。
図２に、少なくとも１つの例示的実施形態によるハイブリッド・パッケージ化パワー・デバイス２００を示す。図２に示されるように、ハイブリッド・パッケージ化パワー・デバイス２００は、２つの周波数ｆ１およびｆ２で動作するようにそれぞれ設計される第１のトランジスタ・ダイｄｉｅ１および第２のトランジスタ・ダイｄｉｅ２を含む。図３に、第１のトランジスタ・ダイｄｉｅ１に対応するハイブリッド・パッケージ化パワー・デバイス２００の一部の回路図を示す。図４に、第２のトランジスタ・ダイｄｉｅ２に対応するハイブリッド・パッケージ化パワー・デバイス２００の一部の回路図を示す。
メイン・ハイブリッド・パッケージ化パワー・デバイス１１４Ａおよびピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ｂの一方または両方は、ハイブリッド・パワー・パッケージ化デバイス２００と同一の構造および動作を有することができる。たとえば、ハイブリッド・パワー・パッケージ化デバイス２００がメイン・ハイブリッド・パッケージ化パワー・デバイス１１４Ａを実装するとき、図２に示される第１のトランジスタ・ダイｄｉｅ１は、第１のメイン・ダイＭＤ１を実装することができ、図２に示される第２のトランジスタ・ダイｄｉｅ２は、図１に示される第２のメイン・ダイＭＤ２を実装することができる。同様に、ハイブリッド・パワー・パッケージ化デバイス２００がピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ｂを実装するとき、図２に示される第１のトランジスタ・ダイｄｉｅ１は、第１のピーク・ダイＰＤ１を実装することができ、図２に示される第２のトランジスタ・ダイｄｉｅ２は、図１に示される第２のピーク・ダイＰＤ２を実装することができる。
トランジスタ・ダイｄｉｅ１およびｄｉｅ２のそれぞれが、入力内部整合回路網および出力内部整合回路網に接続される。トランジスタ・ダイｄｉｅ１およびｄｉｅ２のそれぞれの入力内部整合回路網は、トランジスタ・ダイｄｉｅ１およびｄｉｅ２の低入力インピーダンスを、電力増幅器設計者にとってより望ましいレベルに変換する。さらに、ｄｉｅ１の入力内部整合回路網は、周波数ｆ１で高い性能または最大の性能のために設計され、またはたとえば最適化され、一方、ｄｉｅ２の入力整合回路網は、周波数ｆ２で高い性能または最大性能のために設計され、またはたとえば最適される。同様に、トランジスタ・ダイｄｉｅ１およびｄｉｅ２のそれぞれの出力内部整合回路網は、トランジスタ・ダイｄｉｅ１およびｄｉｅ２の低出力インピーダンスを、電力増幅器設計者にとってより望ましいレベルに変換する。さらに、ｄｉｅ１の出力内部整合回路網は、周波数ｆ１で高い性能または最大の性能のために設計され、またはたとえば最適化され、一方、ｄｉｅ２の出力整合回路網は、周波数ｆ２で高い性能または最大性能のために設計され、またはたとえば最適される。
次に、諸図を参照しながら、トランジスタ・ダイｄｉｅ１およびｄｉｅ２の入力および出力内部整合回路網を以下でより詳細に論じる。
図２〜４に示されるように、トランジスタ・ダイｄｉｅ１およびｄｉｅ２の入力および出力内部整合回路網は、小直径ボンディング・ワイヤおよび分路金属酸化物シリコン（ＭＯＳ）コンデンサのアレイを含む。
図２および３に示される例では、第１のトランジスタ・ダイｄｉｅ１の入力内部整合回路網は、第１の外部入力ボンディング・ワイヤＬｉｎ１を介して第１のゲート・リード線Ｇａｔｅ１に接続される第１の入力分路コンデンサＣｉｎ１にｄｉｅ１を接続する第１の内部入力ボンディング・ワイヤＬｇ１を含み、第１のトランジスタ・ダイｄｉｅ１の出力内部整合回路網は、第１の外部出力ボンディング・ワイヤＬｏｕｔ１を介して第１のドレイン・リード線ドレイン１に接続される第１の出力分路コンデンサＣｏｕｔ１にｄｉｅ１を接続する第１の内部出力ボンディング・ワイヤＬｄ１を含む。
同様に、図２および４に示される例では、第２のトランジスタ・ダイｄｉｅ２の入力内部整合回路網は、第２の外部入力ボンディング・ワイヤＬｉｎ２を介して第２のゲート・リード線Ｇａｔｅ２に接続される第２の入力分路コンデンサＣｉｎ２にｄｉｅ２を接続する第２の内部入力ボンディング・ワイヤＬｇ２を含み、第２のトランジスタ・ダイｄｉｅ２の出力内部整合回路網は、第２の外部出力ボンディング・ワイヤＬｏｕｔ２を介して第２のドレイン・リード線Ｄｒａｉｎ２に接続される第２の出力分路コンデンサＣｏｕｔ２にｄｉｅ２を接続する第２の内部出力ボンディング・ワイヤＬｄ２を含む。
上記で論じたように、２つの異なる周波数ｆ１およびｆ２でそれぞれ動作するようにトランジスタ・ダイｄｉｅ１およびｄｉｅ２を設計することができる。周知の技法によれば、第１の周波数ｆ１についての最適の性能、あるいは望ましい性能を達成するために、第１のトランジスタ・ダイｄｉｅ１の入力および出力内部整合回路網（たとえば、第１のコンデンサＣｉｎ１、Ｃｏｕｔ１、ならびに第１のボンディング・ワイヤＬｉｎ１、Ｌｇ１、Ｌｄ１、およびＬｏｕｔ１のうちの１つまたは複数）を設計することができる。同様に、第２の周波数ｆ２についての最適の性能、あるいは望ましい性能を達成するために、第２のトランジスタ・ダイｄｉｅ２の入力および出力内部整合回路網（たとえば、第２のコンデンサＣｉｎ２、Ｃｏｕｔ２、ならびに第２のボンディング・ワイヤＬｉｎ２、Ｌｇ２、Ｌｄ２、およびＬｏｕｔ２のうちの１つまたは複数）を設計することができる。
いくつかの例示的実施形態によれば、大型のトランジスタ・デバイスでは、内部整合ネットワークは、ハイブリッド・パッケージ化パワー・デバイス２００のパッケージ・キャビティ内に密にパッケージ化された最大１００または２００以上のボンディング・ワイヤおよびいくつかのＭＯＳコンデンサを含むことができる。ハイブリッド・パッケージ化パワー・デバイス２００のパッケージ・タイプは、たとえばセラミック・タイプまたはプラスチック・タイプでよい。高電力無線周波数（ＲＦ）集積回路（ＩＣ）製品実装では、ハイブリッド・パッケージ化パワー・デバイス２００の内部整合ネットワークは、たとえば、オンチップ・スパイラル・インダクタ、コンデンサ、および伝送線路のうちの１つまたは複数に基づくことができる。ハイブリッド・パッケージ化パワー・デバイス２００の内部整合ネットワークは、インピーダンス変換機能を可能にする非常に高いＱ共振を導入することができる。
ハイブリッド・パッケージ化パワー・デバイス２００で非対称ダイを使用することができる。ダイのサイズ、およびダイを設計するのに使用される技術のうちの１つまたは複数により、使用される非対称性を反映することができる。
メインおよびピーク・ハイブリッド・パッケージ化デバイス１１４Ａおよび１１４Ｂの非対称バージョンの場合、ｆ１で動作する第１のメイン・ダイＭＤ１、およびｆ２で動作する第２のメイン・ダイＭＤ２ダイは、ｆ１で動作する第１のピーク・ダイＰＤ１、およびｆ２で動作する第２のピーク・ダイＰＤ２の半分のサイズを有することができる。サイズの違いは、信号が使用されている製品または応用例に基づいて変動することがある、増幅されている信号のピーク対平均比（ＰＡＲ）に直接関係付けることができる。したがって、８〜９ｄＢのＰＡＲでは、ピーク効率がピーク・パワーから８〜９ｄＢのバックオフで生じることが好ましいことがある。したがって、第１および第２のピーク・ダイＰＤ１およびＰＤ２のサイズを第１および第２のメイン・ダイＭＤ１およびＭＤ２のサイズの２倍にすることが望ましいことがある。たとえば、図５に、非対称ダイを含むハイブリッド・パッケージ化パワー・デバイス５００を示す。ハイブリッド・パッケージ化パワー・デバイス５００は、第２のトランジスタ・ダイｄｉｅ２が第１のトランジスタ・ダイｄｉｅ１よりも大きいことを除いて、ハイブリッド・パッケージ化パワー・デバイス２００と同一である。ハイブリッド・パッケージ化パワー・デバイス２００を参照して上記で論じたのと同様に、メインおよびピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ａおよび１１４Ｂの一方または両方は、ハイブリッド・パワー・パッケージ化デバイス５００と同一の構造および動作を有することができる。
別の実施形態では、ｆ１で動作するＭＤ１ダイおよびｆ２で動作するＭＤ２ダイについて使用される技術の違いに、メイン・ハイブリッド・パッケージ化デバイス１１４Ａ内のダイの非対称性を反映することができる。例として、ｆ１で動作するＭＤ１ダイをＬＤＭＯＳ技術を使用して設計することができ、ｆ２で動作するＭＤ２ダイはＧａＮ技術を使用することができる。この技術非対称性は、低コスト技術（ＬＤＭＯＳ）が競合することができないより高い周波数ｆ２でより良好な性能を実現するＧａＮのような高コスト技術よりもＬＤＭＯＳが効率の点で優れ、同様の性能を有する低周波数ｆ１でのＬＤＭＯＳの使用を可能にすることができる。
別の実施形態では、ｆ１で動作するＰＤ１ダイおよびｆ２で動作するＰＤ２ダイについて使用される技術の違いに、ピーク・ハイブリッド・パッケージ化デバイス１１４Ｂ内のダイの非対称性を反映することができる。一例を挙げると、ｆ１で動作するＰＤ１ダイをＬＤＭＯＳ技術を使用して設計することができ、ｆ２で動作するＰＤ２ダイはＧａＮ技術を使用することができる。この技術非対称性は、ＬＤＭＯＳがＧａＮ技術よりも効率の点で優れ、ＧａＮ技術と同様の性能を有する低周波数ｆ１での低コストＬＤＭＯＳ技術の使用を可能にすることができると共に、ＧａＮ技術が優れており、ＬＤＭＯＳ技術がいくつかの環境下でいくつかの制限を示すより高いｆ２周波数での、ＧａＮのような高コスト技術の使用も可能にする。
メイン・ハイブリッド・パッケージ化パワー・デバイス１１４Ａとピーク・ハイブリッド・パッケージ化パワー・デバイス１１４Ｂの両方について、前述の非対称性を同時に適用することができ、またはメイン・ハイブリッド・パッケージ・デバイス１１４Ａのみについて、またはピーク・ハイブリッド・パッケージ・デバイス１１４Ｂのみについて適用することができる。
前述のすべてのパワー・トランジスタ技術（ＬＤＭＯＳ、ＧａＮ、ＧａＡｓ、ＦＥＴ、ＨＢＴ、ｐＨＥＭＴ）は、ハイブリッド・パッケージ・デバイス・ダイを使用することができ、前述の異なる構成および非対称性に従うことができる。
本発明の例示的実施形態の変形形態は本発明の例示的実施形態の精神および範囲からの逸脱とみなされるべきではなく、当業者には明らかなはずのすべてのそのような変形形態は、本発明の範囲内に含まれるものとする。

Claims (10)

  1. 第１の信号を増幅するように構成されたメイン増幅器（１１０Ａ）と、
    第２の信号を増幅するように構成されたピーク増幅器（１１０Ｂ）とを備え、前記メイン増幅器（１１４Ａ）および前記ピーク増幅器（１１４Ｂ）のそれぞれがハイブリッド・パワー・デバイスを含み、前記ハイブリッド・パワー・デバイスのそれぞれが、
    第１の周波数（ｆ１）の信号を増幅するように構成された第１のパワー・トランジスタ・ダイ（ＭＤ１、ＰＤ１）と、
    前記第１の周波数とは異なる第２の周波数（ｆ２）の信号を増幅するように構成された第２のパワー・トランジスタ・ダイ（ＭＤ２、ＰＤ２）と
    を備える、増幅構造（１００）。
  2. 前記増幅構造がドハティ増幅器である請求項１に記載の増幅構造。
  3. 前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイのサイズが、それぞれ前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイのサイズと同一である請求項１に記載の増幅構造。
  4. 前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイのサイズが、それぞれ前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイのサイズよりも小さい請求項１に記載の増幅構造。
  5. 前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイと、前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイとがそれぞれ、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）構造を含み、または前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイと、前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイとがそれぞれ、窒化ガリウム（ＧａＮ）構造を含む請求項１に記載の増幅構造。
  6. 前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイと、前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイとがそれぞれ、１つまたは複数の高ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）を含み、または前記メイン増幅器の前記第１および第２のパワー・トランジスタ・ダイと、前記ピーク増幅器の前記第１および第２のパワー・トランジスタ・ダイとがそれぞれ、１つまたは複数のスードモルフィック・ヘテロ接合ｐＨＥＭＴパワー・トランジスタを含む請求項１に記載の増幅構造。
  7. 前記第２の周波数が前記第１の周波数よりも高く、前記メイン増幅器および前記ピーク増幅器の前記第１のパワー・トランジスタ・ダイがそれぞれ、横方向拡散金属酸化物半導体（ＬＤＭＯＳ）構造を含み、前記メイン増幅器および前記ピーク増幅器の前記第２のパワー・トランジスタ・ダイがそれぞれ、窒化ガリウム（ＧａＮ）構造を含む請求項１に記載の増幅構造。
  8. 前記第１の周波数と前記第２の周波数との間の差が、２００ＭＨｚから１０００ＭＨｚの間である請求項１に記載の増幅構造。
  9. 前記第１の周波数と前記第２の周波数との間の差が、１０００ＭＨｚ超である請求項１に記載の増幅構造。
  10. 前記メイン増幅器の前記ハイブリッド・パワー・デバイスが、前記第１の周波数で動作するように構成された第１の入力内部整合回路網（Ｇａｔｅ Ｌｅａｄ Ｔｒａｎｓｉｓｔｏｒ１、Ｌｉｎ１、Ｃｉｎ１、Ｌｇ１）を含み、前記第１の入力内部整合回路網が第１のコンデンサ（Ｃｉｎ１）を含み、前記メイン増幅器の前記ハイブリッド・デバイスの前記第１のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成され、
    前記メイン増幅器の前記ハイブリッド・パワー・デバイスが、前記第２の周波数で動作するように構成された第２の入力内部整合回路網（ゲート・リード線トランジスタ２、Ｌｉｎ２、Ｃｉｎ２、Ｌｇ２）を含み、前記第２の入力内部整合回路網が第２のコンデンサ（Ｃｉｎ２）を含み、前記メイン増幅器の前記ハイブリッド・デバイスの前記第２のパワー・トランジスタ・ダイの入力インピーダンスを変換するように構成され、
    前記第１の入力内部整合回路網が、前記メイン増幅器の前記ハイブリッド・デバイスの前記第１のパワー・トランジスタ・ダイ（Ｄｉｅ１、ＭＤ１）に前記第１のコンデンサを接続する第１の複数の内部ボンディング・ワイヤ（Ｌｇ１）と、第１のゲート・リード線（Ｇａｔｅ Ｌｅａｄ Ｔｒａｎｓｉｓｔｏｒ１）に前記第１のコンデンサを接続する第１の複数の外部ボンディング・ワイヤ（Ｌｉｎ１）とを含み、
    前記第２の入力内部整合回路網が、前記メイン増幅器の前記ハイブリッド・デバイスの前記第２のパワー・トランジスタ・ダイ（Ｄｉｅ２、ＭＤ２）に前記第２のコンデンサ（Ｃｉｎ２）を接続する第２の複数の内部ボンディング・ワイヤ（Ｌｇ２）と、第２のゲート・リード線（Ｇａｔｅ Ｌｅａｄ Ｔｒａｎｓｉｔｏｒ２）に前記第２のコンデンサ（Ｃｉｎ２）を接続する第２の複数の外部ボンディング・ワイヤ（Ｌｉｎ２）とを含む請求項１に記載の増幅構造。
JP2016526382A 2013-07-19 2014-07-10 ハイブリッド・パッケージ化パワー・デバイスを用いたデュアル・バンド高効率ドハティ増幅器 Active JP6280645B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/946,369 2013-07-19
US13/946,369 US9030260B2 (en) 2013-07-19 2013-07-19 Dual-band high efficiency Doherty amplifiers with hybrid packaged power devices
PCT/CA2014/050655 WO2015006866A1 (en) 2013-07-19 2014-07-10 Dual-band high efficiency doherty amplifiers with hybrid packaged power devices

Publications (2)

Publication Number Publication Date
JP2016525835A JP2016525835A (ja) 2016-08-25
JP6280645B2 true JP6280645B2 (ja) 2018-02-14

Family

ID=52343117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526382A Active JP6280645B2 (ja) 2013-07-19 2014-07-10 ハイブリッド・パッケージ化パワー・デバイスを用いたデュアル・バンド高効率ドハティ増幅器

Country Status (4)

Country Link
US (1) US9030260B2 (ja)
EP (1) EP3022839B1 (ja)
JP (1) JP6280645B2 (ja)
WO (1) WO2015006866A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3095190B1 (en) * 2014-01-16 2019-07-24 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for adjusting peak power capability
US9565642B2 (en) * 2014-04-11 2017-02-07 Cree, Inc. GaN amplifier for WiFi applications
US9973155B2 (en) * 2015-07-09 2018-05-15 Tdk Corporation Apparatus and methods for tunable power amplifiers
US20180254747A1 (en) * 2017-03-01 2018-09-06 Sumitomo Electric Device Innovations, Inc. Doherty amplifier
CN116455334A (zh) * 2023-03-15 2023-07-18 华南理工大学 一种连续类混合调控Doherty功率放大器、设备及方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075995A (en) * 1998-01-30 2000-06-13 Conexant Systems, Inc. Amplifier module with two power amplifiers for dual band cellular phones
JP3892630B2 (ja) * 1999-09-30 2007-03-14 株式会社東芝 半導体装置
JP3728393B2 (ja) * 2000-02-16 2005-12-21 三菱電機株式会社 半導体装置
US6798295B2 (en) * 2002-12-13 2004-09-28 Cree Microwave, Inc. Single package multi-chip RF power amplifier
JP4860476B2 (ja) * 2003-10-21 2012-01-25 ワヴィクス，インコーポレイテッド バイアス制御による高線形性ドハティ通信増幅器
US7193473B2 (en) * 2005-03-24 2007-03-20 Cree, Inc. High power Doherty amplifier using multi-stage modules
EP1811658A1 (en) * 2006-01-24 2007-07-25 Alcatel Lucent Power amplifier bias protection for depletion mode transistor
CN101617403B (zh) * 2006-04-26 2012-09-26 Nxp股份有限公司 高功率集成射频放大器
US7817973B1 (en) * 2006-10-05 2010-10-19 DAC Semiconductor Corporation Method and apparatus of Doherty-type power amplifier subsystem for wireless communications systems
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP2009182635A (ja) * 2008-01-30 2009-08-13 Toshiba Corp ドハティ増幅器
US7764120B2 (en) * 2008-08-19 2010-07-27 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels
JP5163544B2 (ja) * 2009-03-04 2013-03-13 株式会社村田製作所 半導体装置
US8314654B2 (en) 2010-05-17 2012-11-20 Alcatel Lucent Multi-band high-efficiency Doherty amplifier
DE102010034067A1 (de) * 2010-08-12 2012-02-16 Rohde & Schwarz Gmbh & Co. Kg Hochfrequenzleistungsverstärker mit Doherty-Erweiterung
CN102130657A (zh) * 2010-09-14 2011-07-20 华为技术有限公司 一种功率放大器、不对称达赫笛功率放大设备和基站
EP2458730B8 (en) * 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
CN102158186A (zh) 2011-04-29 2011-08-17 中兴通讯股份有限公司 一种功率放大管以及功率放大方法
CN103477558B (zh) * 2011-08-31 2016-04-06 株式会社村田制作所 半导体集成电路装置及高频功率放大器模块
JP5708417B2 (ja) * 2011-09-29 2015-04-30 富士通株式会社 増幅装置
US8502599B2 (en) * 2011-10-19 2013-08-06 Futurewei Technologies, Inc. System and method for a multi-band power-amplifier

Also Published As

Publication number Publication date
US9030260B2 (en) 2015-05-12
EP3022839B1 (en) 2018-10-03
EP3022839A1 (en) 2016-05-25
US20150022270A1 (en) 2015-01-22
WO2015006866A1 (en) 2015-01-22
JP2016525835A (ja) 2016-08-25
EP3022839A4 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
US11502646B2 (en) Quadrature combined Doherty amplifiers
US10892715B2 (en) Wideband power combiner and splitter
US8502599B2 (en) System and method for a multi-band power-amplifier
JP2018042264A (ja) 整合ネットワークの排除により効率が向上した電力増幅器
JP6280645B2 (ja) ハイブリッド・パッケージ化パワー・デバイスを用いたデュアル・バンド高効率ドハティ増幅器
KR20230007556A (ko) 선형의 효율적인 광대역 전력 증폭기들에 관한 시스템들 및 방법들
Dasgupta et al. A 26 dBm 39 GHz Power Amplifier with 26.6% PAE for 5G Applications in 28nm bulk CMOS
US11223327B2 (en) Power amplifier
WO2008062371A2 (en) Integrated doherty type amplifier arrangement with high power efficiency
Lie et al. Highly efficient 5G linear power amplifiers (PA) design challenges
JP2024026359A (ja) 統合高調波終端を備えたドハティ増幅器回路
CN106664062B (zh) 集成3路Doherty放大器
Lee et al. Fully monolithic BiCMOS reconfigurable power amplifier for multi-mode and multi-band applications
Balteanu Linear front end module for 4G/5G LTE advanced applications
Chu et al. A Dual-Mode V-Band 2/4-Way Non-Uniform Power-Combining PA with+ 17.9-dBm P sat and 26.5-% PAE in 16-nm FinFET CMOS
Balteanu et al. Envelope tracking LTE multimode power amplifier with 44% overall efficiency
Li et al. A highly-efficient BiCMOS cascode Class-E power amplifier using both envelope-tracking and transistor resizing for LTE-like applications
Hoffmann et al. A 4 GHz Digital Class-E Outphasing PA
Zhao et al. A 60 GHz 14 dBm power amplifier with a transformer-based power combiner in 65 nm CMOS
Balteanu CMOS high bandwidth envelope tracking and power amplifiers for LTE carrier aggregation
US20230040780A1 (en) Class inverse f doherty amplifier
Nobbe Silicon technology status and perspectives for multi-band and multi-standard challenges in upcoming RF frontends
Wang et al. A 28GHz Doherty Power Amplifier MMIC for 5G Millimeter Band Communication
전문석 A STUDY ON HIGHLY-EFFICIENT LINEAR TRANSMITTER USING PULSED DYNAMIC LOAD MODULATION (PDLM) TECHNIQUE
Helmi RF to millimeter-wave power amplifiers in CMOS SOI technology

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180119

R150 Certificate of patent or registration of utility model

Ref document number: 6280645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250