JP6247816B2 - 高完全性処理を提供する方法 - Google Patents
高完全性処理を提供する方法 Download PDFInfo
- Publication number
- JP6247816B2 JP6247816B2 JP2012244960A JP2012244960A JP6247816B2 JP 6247816 B2 JP6247816 B2 JP 6247816B2 JP 2012244960 A JP2012244960 A JP 2012244960A JP 2012244960 A JP2012244960 A JP 2012244960A JP 6247816 B2 JP6247816 B2 JP 6247816B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- data
- conformer
- buffer
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
- G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
12 第1の処理レーン
14 第2の処理レーン
20 CPU
22 AP
24 メモリ
26 高速インターフェース
28 トランザクションメモリ
30 データコンフォーマ
32 I/Oインターフェース
34 共有メモリ
36 区画タイマ
38 区画切り替えDMA
40 CPU
42 AP
48 トランザクションメモリ
50 データコンフォーマ
52 I/Oインターフェース
Claims (10)
- 少なくとも2つの冗長処理レーンを有する高完全性処理システムにおいて同期および完全性検査を提供する方法であって、各処理レーンがアプリケーションプロセッサ(AP)を有し、前記APが非ロックステップ構成において同じアプリケーションソフトウェアを実行し、アドレス可能な空間へのアクセスを必要とする第1及び第2のトランザクションを出力する、方法において、
第1の処理レーンのAPが前記第1のトランザクションを出力するステップと、
非ロックステップ構成においてアプリケーションソフトウェアを実行するステップと、
前記第1のトランザクションを実行する前に、前記第1の処理レーンの第1のバッファが前記第1のトランザクションを記憶するステップと、
第2の処理レーンの第2のバッファが前記第1のトランザクションを記憶するステップと、
非ロックステップ構成において同じアプリケーションソフトウェアを実行する前記第2の処理レーンの第2のAPが前記第2のトランザクションを出力するステップと、
前記第2のトランザクションを前記第2のバッファが記憶するステップと、
マッチするかどうかを判定するために前記第2のバッファが記憶する前記第1のトランザクションと前記第2のトランザクションをコンフォーマが比較するステップと、
前記第1のトランザクションと前記第2のトランザクションがマッチする場合、前記第1のトランザクションと前記第2のトランザクションの処理をそれらの対応する処理レーンが実行するステップと、
前記第1のトランザクションと前記第2のトランザクションがマッチしない場合、エラーをメモリが記録するステップと、
前記第1のトランザクションと前記第2のトランザクションがマッチしない場合、前記第1のバッファがフラッシュするステップと、
を含む、方法。 - 前記比較するステップの前に前記第2のトランザクションを前記第2のバッファが記憶する、請求項1に記載の方法。
- 前記第2のトランザクションを出力するステップの前に前記第2のバッファが前記第1のトランザクションを記憶するステップを含む、請求項1に記載の方法。
- 前記第1のバッファが前記第2のトランザクションを記憶するステップを含む、請求項1に記載の方法。
- 前記比較するステップの前に前記第1のバッファが前記第2のトランザクションを記憶するステップを含む、請求項4に記載の方法。
- 前記コンフォーマが前記第1の処理レーンの第1のデータコンフォーマを含む、請求項1に記載の方法。
- 前記第1のトランザクションを前記第1のバッファが記憶するステップは、前記第1のトランザクションを前記第1のデータコンフォーマに接続する第1のトランザクションメモリが記憶するステップを含む請求項6に記載の方法。
- 前記コンフォーマが前記第1のトランザクションを受け取る前記第2の処理レーンの第2のデータコンフォーマを含み、前記第1のトランザクションを前記第2のデータコンフォーマに接続する第2のトランザクションメモリが記憶するステップを含む、請求項7に記載の方法。
- 前記第2のデータコンフォーマが前記第2のトランザクションを受け取るステップを含む、請求項8に記載の方法。
- 前記第2のトランザクションを前記第1のトランザクションメモリが受けるステップを含む、請求項9に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/293,501 US8924780B2 (en) | 2011-11-10 | 2011-11-10 | Method of providing high integrity processing |
US13/293,501 | 2011-11-10 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013105491A JP2013105491A (ja) | 2013-05-30 |
JP2013105491A5 JP2013105491A5 (ja) | 2015-12-24 |
JP6247816B2 true JP6247816B2 (ja) | 2017-12-13 |
Family
ID=47290641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012244960A Expired - Fee Related JP6247816B2 (ja) | 2011-11-10 | 2012-11-07 | 高完全性処理を提供する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8924780B2 (ja) |
EP (1) | EP2592555A3 (ja) |
JP (1) | JP6247816B2 (ja) |
CN (1) | CN103198050B (ja) |
BR (1) | BR102012026784A2 (ja) |
CA (1) | CA2794155A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016087175A1 (de) * | 2014-12-01 | 2016-06-09 | Continental Teves Ag & Co. Ohg | Rechensystem für ein kraftfahrzeugsystem |
US20170083331A1 (en) * | 2015-09-19 | 2017-03-23 | Microsoft Technology Licensing, Llc | Memory synchronization in block-based processors |
US10474619B2 (en) * | 2017-05-19 | 2019-11-12 | General Electric Company | Methods for managing communications involving a lockstep processing system |
US10872043B2 (en) * | 2017-08-17 | 2020-12-22 | Microchip Technology Incorporated | Systems and methods for integrity checking of code or data in a mixed security system while preserving confidentiality |
US10599513B2 (en) * | 2017-11-21 | 2020-03-24 | The Boeing Company | Message synchronization system |
US10528077B2 (en) | 2017-11-21 | 2020-01-07 | The Boeing Company | Instruction processing alignment system |
US10901865B2 (en) * | 2019-04-03 | 2021-01-26 | Arm Limited | Error detection for processing elements redundantly processing a same processing workload |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
US6141769A (en) * | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
US6948092B2 (en) * | 1998-12-10 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | System recovery from errors for processor and associated components |
WO2002009626A1 (en) * | 1999-07-26 | 2002-02-07 | Advanced Prosthetic Technologies, Inc. | Improved spinal surgical prosthesis |
US6658621B1 (en) * | 2000-06-30 | 2003-12-02 | Intel Corporation | System and method for silent data corruption prevention due to next instruction pointer corruption by soft errors |
US7318169B2 (en) * | 2002-05-15 | 2008-01-08 | David Czajkowski | Fault tolerant computer |
US7178058B2 (en) * | 2002-08-30 | 2007-02-13 | Nec Corporation | Fault tolerant computer and transaction synchronization control method |
EP1398700A1 (de) * | 2002-09-12 | 2004-03-17 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Synchronisation redundanter Verarbeitungseinheiten |
US7373548B2 (en) * | 2003-08-29 | 2008-05-13 | Intel Corporation | Hardware recovery in a multi-threaded architecture |
US20050240806A1 (en) * | 2004-03-30 | 2005-10-27 | Hewlett-Packard Development Company, L.P. | Diagnostic memory dump method in a redundant processor |
US7426656B2 (en) * | 2004-03-30 | 2008-09-16 | Hewlett-Packard Development Company, L.P. | Method and system executing user programs on non-deterministic processors |
RU2007119322A (ru) * | 2004-10-25 | 2008-12-10 | Роберт Бош ГмбХ (DE) | Способ и устройство для переключения в вычислительной системе, включающей в себя по меньшей мере два обрабатывающих блока |
CN1811722A (zh) * | 2005-01-27 | 2006-08-02 | 惠普开发有限公司 | 冗余处理器中的差错处理系统 |
JP5013309B2 (ja) * | 2006-08-18 | 2012-08-29 | 日本電気株式会社 | フォールトトレラントコンピュータ、そのトランザクション同期制御方法 |
CN101861569B (zh) * | 2007-07-24 | 2014-03-19 | 通用电气航空系统有限责任公司 | 高集成度和高可用性计算机处理模块 |
US7987385B2 (en) | 2007-07-24 | 2011-07-26 | Ge Aviation Systems Llc | Method for high integrity and high availability computer processing |
US8015390B1 (en) * | 2008-03-19 | 2011-09-06 | Rockwell Collins, Inc. | Dissimilar processor synchronization in fly-by-wire high integrity computing platforms and displays |
-
2011
- 2011-11-10 US US13/293,501 patent/US8924780B2/en active Active
-
2012
- 2012-10-19 BR BRBR102012026784-5A patent/BR102012026784A2/pt active Search and Examination
- 2012-11-01 CA CA 2794155 patent/CA2794155A1/en not_active Abandoned
- 2012-11-07 JP JP2012244960A patent/JP6247816B2/ja not_active Expired - Fee Related
- 2012-11-08 CN CN201210443106.XA patent/CN103198050B/zh active Active
- 2012-11-09 EP EP20120192080 patent/EP2592555A3/en not_active Withdrawn
-
2014
- 2014-11-21 US US14/549,882 patent/US9170907B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8924780B2 (en) | 2014-12-30 |
BR102012026784A2 (pt) | 2014-04-22 |
US20130124922A1 (en) | 2013-05-16 |
CA2794155A1 (en) | 2013-05-10 |
US9170907B2 (en) | 2015-10-27 |
EP2592555A2 (en) | 2013-05-15 |
JP2013105491A (ja) | 2013-05-30 |
CN103198050B (zh) | 2018-02-23 |
EP2592555A3 (en) | 2013-10-23 |
CN103198050A (zh) | 2013-07-10 |
US20150106657A1 (en) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6247816B2 (ja) | 高完全性処理を提供する方法 | |
US9052887B2 (en) | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode | |
US20090044044A1 (en) | Device and method for correcting errors in a system having at least two execution units having registers | |
EP3270290B1 (en) | Ddr memory error recovery | |
US7257682B2 (en) | Synchronizing memory copy operations with memory accesses | |
US20060190702A1 (en) | Device and method for correcting errors in a processor having two execution units | |
US8850262B2 (en) | Inter-processor failure detection and recovery | |
US20050240806A1 (en) | Diagnostic memory dump method in a redundant processor | |
US20090144524A1 (en) | Method and System for Handling Transaction Buffer Overflow In A Multiprocessor System | |
US7464208B2 (en) | Method and apparatus for shared resource management in a multiprocessing system | |
JP7351933B2 (ja) | エラーリカバリ方法及び装置 | |
US9448933B2 (en) | Using redundant transactions to verify the correctness of program code execution | |
US9003260B2 (en) | Partial-writes to ECC (error check code) enabled memories | |
JP2005285120A (ja) | ユーザプログラムを実行する複数のプロセッサにおける非同期割り込みにサービスを提供する方法およびシステム | |
US20120254698A1 (en) | Memory scrubbing | |
WO2015153645A1 (en) | Memory migration in presence of live memory traffic | |
US7216252B1 (en) | Method and apparatus for machine check abort handling in a multiprocessing system | |
US20140156975A1 (en) | Redundant Threading for Improved Reliability | |
US6799285B2 (en) | Self-checking multi-threaded processor | |
US7447941B2 (en) | Error recovery systems and methods for execution data paths | |
Koser et al. | A chip-level redundant threading (CRT) scheme for shared-memory protection | |
US20240086327A1 (en) | Pseudo Lock-Step Execution Across CPU Cores | |
JP2012003313A (ja) | コンピュータシステム及びその制御方法 | |
JP2013175076A (ja) | 情報処理装置および情報処理装置における異常分析方法 | |
JP2002244879A (ja) | プロセッサ二重化方式の情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6247816 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |