JP6241285B2 - Matrix type load sensor - Google Patents
Matrix type load sensor Download PDFInfo
- Publication number
- JP6241285B2 JP6241285B2 JP2014002631A JP2014002631A JP6241285B2 JP 6241285 B2 JP6241285 B2 JP 6241285B2 JP 2014002631 A JP2014002631 A JP 2014002631A JP 2014002631 A JP2014002631 A JP 2014002631A JP 6241285 B2 JP6241285 B2 JP 6241285B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- rib
- load detection
- transistor
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 24
- 238000001514 detection method Methods 0.000 claims description 150
- 239000010410 layer Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 63
- 239000010408 film Substances 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000010409 thin film Substances 0.000 claims description 41
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 2
- 101100334009 Caenorhabditis elegans rib-2 gene Proteins 0.000 description 70
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000005259 measurement Methods 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、有機半導体薄膜を用いて構成される縦型トランジスタ(縦型電界効果型トランジスタ)をマトリクス状に配置したマトリクス型の荷重センサに関するものである。 The present invention relates to a matrix type load sensor in which vertical transistors (vertical field effect transistors) configured using an organic semiconductor thin film are arranged in a matrix.
従来、面圧を測定する荷重センサでは、フィルム状の感圧ゴムの両面それぞれに互いに直交した配線を形成し、荷重が印加されたときにそれら配線の交点での感圧ゴムの厚みが変化することを利用して、その交点での感圧ゴムの抵抗変化に基づき、荷重検知を行うようにしている。しかしながら、このような構造の荷重センサでは、単純マトリクス型、つまり感圧ゴムの両面において互いに直交した配線の各交点がマトリクス状に配置された構造による荷重検知となるため、測定点が多くなると他の交点での抵抗変化の影響を受け易い。このため、S/N(シグナル/ノイズ)比が悪くなり、測定精度が低下してしまって、ロボット用途などの高速計測が必要な場合は周辺回路が複雑になってしまう。 Conventionally, in a load sensor that measures surface pressure, wirings that are orthogonal to each other are formed on both sides of a film-like pressure-sensitive rubber, and the thickness of the pressure-sensitive rubber at the intersection of the wirings changes when a load is applied. Thus, load detection is performed based on the resistance change of the pressure-sensitive rubber at the intersection. However, in the load sensor having such a structure, the load is detected by a simple matrix type, that is, the load is detected by a structure in which the intersecting points of the wirings orthogonal to each other on both sides of the pressure-sensitive rubber are arranged in a matrix. It is easy to be affected by resistance change at the intersection. For this reason, the S / N (signal / noise) ratio is deteriorated, the measurement accuracy is lowered, and the peripheral circuit becomes complicated when high-speed measurement such as robot use is required.
これを解決するものとして、特許文献1において、有機半導体薄膜を用いたトランジスタ(以下、有機TFTという)と感圧センサとをマトリクス状に配置するようにした荷重センサが提案されている。この荷重センサでは、アドレス部と検知部を備え、アドレス部では基板が変形しないように補助板を導入しつつ、検知部において荷重に対して基板がよく撓むように基板を薄くし、荷重検知が行えるようにしている。
In order to solve this problem,
上記特許文献1に示す荷重センサでは、検知部側においてアドレス部側よりも基板を薄くし、荷重印加時に検知部側において基板を撓ませ、その基板の変形量に応じた出力を発生させることで荷重検知を行っている。もしくは、検知部側よりもアドレス部側において基板が変形し難くなるよう補助板を導入し、荷重印加時に検知部側において基板を撓ませ、その基板の変形量に応じた出力を発生させることで荷重検知を行っている。このような構造の荷重センサでは、基板を変形させられるように、基板を部分的に薄くしたり、基板に補助板を導入するなど、基板を加工する必要があった。このため、基板構造の複雑化を招くと共に、基板へのストレス蓄積によって有機TFTの特性変動が収まらなかった。
In the load sensor shown in
本発明は上記点に鑑みて、荷重によって基板を変形させる構造としなくても、荷重検知が行えるようにしたマトリクス型の荷重センサを提供することを目的とする。 In view of the above, an object of the present invention is to provide a matrix type load sensor capable of detecting a load without a structure in which a substrate is deformed by a load.
上記目的を達成するため、請求項1に記載の発明では、少なくとも表層が絶縁体とされた基板(1)の上に、側面および上面を有し、少なくとも表面が絶縁体で構成されたリブ(2)と、リブの一側面に形成された、ゲート電極(3)とゲート絶縁膜(4)および半導体薄膜(5)と、基板のうちリブが形成された部分を凸部とし、リブが形成されていない部分を凹部として、凹部の底面において半導体薄膜と接するように形成された底部電極層(6)および凸部の上面において半導体薄膜と接するように形成された頂部電極層(7)と、を有する縦型トランジスタ(101、102)を備え、隣接配置した1対の縦型トランジスタを1組として、複数組がm行n列(ただし、m、nは2以上の自然数)のマトリクス状に並べられ、各組の一方の縦型トランジスタを荷重検知トランジスタ、他方の縦型トランジスタを参照トランジスタとしている。そして、縦型トランジスタは、ゲート電極に対してゲート電圧が印加されることで半導体薄膜にチャネル領域が形成されて底部電極層と頂部電極層との間に電流を流し、凸部に対して荷重が印加されると、荷重検知トランジスタでは、リブの変形に伴って該リブの高さ方向において半導体薄膜の長さや移動度が変化し、電流が変化することで、荷重検知トランジスタに流れる電流と参照トランジスタに流れる電流とに基づいて、荷重検知を行うことを特徴としている。 To achieve the above object, according to the first aspect of the present invention, there is provided a rib having a side surface and an upper surface on at least a substrate (1) whose surface layer is an insulator, and at least a surface made of an insulator. and 2) formed on one side of the rib, and a gate electrode (3) and gate insulating film (4) and the semiconductor thin film (5), a portion where the rib is formed of the substrate and the convex portion, rib The bottom electrode layer (6) formed so as to be in contact with the semiconductor thin film on the bottom surface of the recess and the top electrode layer (7) formed so as to be in contact with the semiconductor thin film on the top surface of the protrusion And a pair of adjacently arranged vertical transistors as one set, and a plurality of sets is a matrix of m rows and n columns (where m and n are natural numbers of 2 or more). Arranged in the shape of each pair Load sensing transistor a vertical transistor, and a reference transistor and the other of the vertical transistor. In the vertical transistor, when a gate voltage is applied to the gate electrode, a channel region is formed in the semiconductor thin film, a current flows between the bottom electrode layer and the top electrode layer, and a load is applied to the convex portion. Is applied to the load detection transistor, the length and mobility of the semiconductor thin film change in the height direction of the rib in accordance with the deformation of the rib, and the current changes. The load detection is performed based on the current flowing through the transistor.
このように、荷重検知トランジスタと参照トランジスタの1つずつを組として、複数組をマトリクス状に配置することで荷重センサを構成している。そして、荷重検知トランジスタと参照トランジスタをリブおよび半導体薄膜などを用いた縦型トランジスタによって構成し、荷重検知トランジスタのリブの変形に伴って半導体薄膜を変形させ、荷重検知を行うようにしている。このため、基板を変形させられる構造としなくても、精度良く荷重検知を行うことが可能となる。 In this way, a load sensor is configured by arranging a plurality of sets in a matrix form, each including a load detection transistor and a reference transistor. The load detection transistor and the reference transistor are constituted by vertical transistors using ribs and a semiconductor thin film, and the semiconductor thin film is deformed in accordance with the deformation of the rib of the load detection transistor to perform load detection. For this reason, even if it is not set as the structure which can deform | transform a board | substrate, it becomes possible to detect a load accurately.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows an example of a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other will be described with the same reference numerals.
(第1実施形態)
本発明の第1実施形態について説明する。本実施形態では、半導体薄膜として有機半導体薄膜を用いた縦型トランジスタをマトリクス状に配置することでマトリクス型の荷重センサを構成している。この荷重センサは、例えばフラットパネルディスプレイ等の表面に配置されることでタッチパネルとして用いられる。まず、図1を参照して、本実施形態にかかる荷重センサ100の回路構成および荷重センサ100の駆動回路の構成について説明する。
(First embodiment)
A first embodiment of the present invention will be described. In this embodiment, a matrix type load sensor is configured by arranging vertical transistors using an organic semiconductor thin film as a semiconductor thin film in a matrix. This load sensor is used as a touch panel by being disposed on the surface of a flat panel display or the like, for example. First, the circuit configuration of the
図1に示すように、荷重センサ100は、荷重検知TFT101と参照TFT102の1つずつを1組のセルとして、複数セルがm行n列(ただし、m、nは2以上の自然数)のマトリクス状に配置されることで構成されている。荷重センサ100の駆動回路には、ゲートドライバ回路103、荷重信号入力部104、参照信号入力部105および差分検出回路106が備えられている。そして、マトリクス状に配置された複数組のセルいずれか選択された組に対してゲートドライバ回路103を通じてゲート電圧を印加すると、その組の荷重検知TFT101および参照TFT102がオンされる。
As shown in FIG. 1, the
このときに、荷重検知TFT101に印加されている荷重に基づいて荷重検知TFT101の出力信号が変化する。一方、参照TFT102については、荷重が印加されていても、荷重に基づいて出力信号がほとんど変化しない。このため、荷重検知TFT101の出力信号を荷重信号入力部104に入力すると共に、参照TFT102の出力信号を参照信号入力部105に入力し、これら各出力信号の差分を差分検出回路106で検出することで、荷重検知を行うようにしている。
At this time, the output signal of the
このように、荷重検知TFT101と参照TFT102の1つずつを組として、複数組をマトリクス状に配置することで荷重センサ100を構成している。このため、荷重検知TFT101と参照TFT102を隣接配置した状態、つまりこれらを同じ環境下に置かれる場所に配置した状態にできる。したがって、各セルでは、例えば同じ温度になる同じ組の荷重検知TFT101と参照TFT102に基づいて出力信号の差分を取ることができ、温度差のある場所に荷重検知TFT101と参照TFT102とが配置される場合のような温度差の影響を無くせる。また、各セルでの隣接した荷重検知TFT101と参照TFT102では、荷重の加えられ方についても同様となるため、例えば同じような使用頻度で荷重が加えられた状態となり、使用頻度や加えられた荷重に基づく影響についても同様となる。これにより、温度差の影響、使用頻度や加えられた荷重に基づく影響を殆ど考慮しなくても済む荷重センサ100とすることが可能となる。特に、有機半導体薄膜を用いたTFTは、温特の影響が大きく現れるし、荷重センサ100が大面積とされる場合には場所ごとに使用頻度に差が生じ得る。このため、温度差の影響や使用頻度や加えられた荷重に基づく影響を殆ど受けないようにできることで、荷重センサ100にて、より精度良く荷重検知を行うことが可能となる。
In this way, the
続いて、図1に示した荷重センサ100を構成する荷重検知TFT101および参照TFT102の具体的な構造について、図2〜図3を参照して説明する。
Next, specific structures of the
図2に示すように、本実施形態の縦型トランジスタを用いた荷重センサ100は、ガラスやプラステックフィルムなどのように少なくとも表面が絶縁体とされた絶縁性基板によって構成される基板1の上に形成されている。具体的には、荷重センサ100に備えられる各セルは、次のように構成されている。
As shown in FIG. 2, the
基板1の上に、荷重検知TFT101と参照TFT102を構成する各要素が備えられている。荷重検知TFT101と参照TFT102を構成する各要素は、基本的には同じであるが、本実施形態の場合、荷重検知TFT101と参照TFT102の上に形成した保護膜8の厚みを変えた構成としている。具体的には、荷重検知TFT101と参照TFT102の各要素は、共に、以下のように構成されている。
On the
荷重検知TFT101および参照TFT102の形成領域それぞれにおいて、基板1の上にリブ2が形成されている。リブ2は、基板1よりもヤング率が小さくて変形し易い材質で構成されており、例えばフォトレジストとして用いられるSU−8やPDMS等などの絶縁材料で構成される。本実施形態では、リブ2は、図2に示すように断面形状が四角形とされていると共に、図3に示すように上面形状も四角形とされている。具体的には、リブ2は、上面形状が2mm×2mm□、高さ(厚み方向寸法)が1μm以上、例えば50μmとされ、図2の紙面垂直方向を幅方向として延設されている。また、リブ2の一側面には、導電層として例えばAuとCrとが順に積層されたゲート電極3が形成されている。例えば、本実施形態では、Auを60nm、Crを3nmの厚みで成膜することでゲート電極3を形成している。これらリブ2およびゲート電極3は、図2および図3に示すように隣接する1対を1組として、複数組が荷重センサ100における荷重検知範囲をカバーするようにマトリクス状に配置されている。そして、基板1上において、リブ2が形成された位置は凸部、これらが形成されていない位置は凹部となっている。
A
基板1の表面やリブ2およびゲート電極3の表面にはパリレン(登録商標)、SiO2、アルミナもしくは有機材料などの絶縁材料によって構成されたゲート絶縁膜4が形成されている。例えば、本実施形態では、ゲート絶縁膜4を450nmの厚みで形成している。また、リブ2の一側面におけるゲート絶縁膜4の表面からリブ2の上面および基板1上におけるリブ2が形成されていない位置に延設されるように、有機半導体薄膜5が形成されている。有機半導体薄膜5は、例えば高分子有機材料や低分子有機材料もしくはそれらの積層構造などからなる有機半導体材料にて構成されている。
A
そして、有機半導体薄膜5のうち、凹部の底面、つまり基板1上においてリブ2が形成されていない位置に配置された部分の上に、有機半導体薄膜5と接するようにAuなどの電極材料で構成された底部電極層6が形成されている。本実施形態の場合、荷重検知TFT101と参照TFT102それぞれの低部電極層6が連結した構造とされている。さらに、有機半導体薄膜5のうち、凸部の上面、つまり基板1上においてリブ2が形成されている位置に配置された部分の上に、有機半導体薄膜5と接するようにAuなどの電極材料で構成された頂部電極層7が形成されている。これら底部電極層6および頂部電極層7は離間配置されることで電気的に分離されている。本実施形態では、これら底部電極層6および頂部電極層7を例えば20nmの厚みで形成している。
Further, the organic semiconductor
また、図3に示すように、各セルの荷重検知TFT101および参照TFT102のゲート電極3は同じゲート引出配線3aに接続されており、このゲート引出配線3aがゲートドライバ回路103に接続されることで、同時にゲート電圧が印加されるようになっている。
Further, as shown in FIG. 3, the
さらに、底部電極層6および頂部電極層7には、基板1の表面における図3の紙面上下方向(図2の紙面垂直方向に相当)に延設された引出配線部6a、7aが備えられている。底部電極層6については、基板1のうちリブ2が形成されていない凹部上に形成されていることから、この凹部上において引出配線部6aに繋がっている。本実施形態の場合、各セルの荷重検知TFT101および参照TFT102の底部電極層6が共通の引出配線部6aに接続されており、この引出配線部6aが図1に示すようにGND接続されている。頂部電極層7に関しては、基本的にはリブ2が形成された凸部上に形成されている。このため、基板1上に形成された引出配線部7aに繋がるように、リブ2のうちゲート電極3が形成された側面と対向する側面やそれと隣り合う側面上にも頂部電極層7が形成されるようにすることで、リブ2の下に位置する基板1上まで延設してある。本実施形態の場合、各セルの荷重検知TFT101および参照TFT102の頂部電極層7は別々の引出配線部7aに接続されており、図1に示すように、各引出配線部7aがそれぞれ荷重信号入力部104と参照信号入力部105に接続されている。
Furthermore, the
なお、図3に示すように、上面レイアウトとしては、ゲート引出配線3aや引出配線部6a、7aが交差しているが、これらの間には半導体層もしくは絶縁膜などが配置されることで、電気的に分離されている。
As shown in FIG. 3, as the top layout, the gate lead-out
さらに、図2に示すように、各セルを覆うように保護膜8が形成されている。保護膜8は、例えばポリイミドなどの樹脂材料のような絶縁材料であって、荷重の印加に伴って撓む材料で構成されている。このため、荷重が印加された場所において局所的にその荷重を下方に位置する荷重検知TFT101に伝えることが可能となっている。保護膜8は、荷重検知TFT101と参照TFT102の上において厚みが変えられており、荷重検知TFT101の上では参照TFT102の上よりも厚くされている。具体的には、保護膜8には、参照TFT102の上において荷重検知TFT101の上に形成される部分よりも表面が凹まされた凹部8aが形成されており、その分、荷重検知TFT101の上において参照TFT102の上よりも保護膜8が厚くなっている。
Further, as shown in FIG. 2, a
そして、この保護膜8を覆うようにフィルム9が配置されている。フィルム9は、例えばプラステックフィルムなどによって構成され、荷重の印加に伴って撓む材料で構成されている。このため、荷重が印加された場所において局所的にその荷重を下方に位置する荷重検知TFT101に伝えることが可能となっている。
And the
このような構造により、本実施形態にかかる荷重センサ100が構成されている。このように構成された荷重センサ100では、底部電極層6と頂部電極層7のうちの一方がドレイン電極、他方がソース電極を構成する。本実施形態の場合、底部電極層6をソース、頂部電極層7をドレインとして適用する場合を想定しているが、これらが逆であっても良い。そして、荷重検知TFT101や参照TFT102を構成する縦型トランジスタは、ゲート電極3に対して所定のゲート電圧が印加されると、有機半導体薄膜5のうちドレイン電極とソース電極の間に位置する部分においてチャネル領域を形成する。これにより、チャネル領域を通じてドレイン・ソース間、つまりリブ2の側面において電流Idsを流すという動作を行う。
With such a structure, the
このとき、荷重センサ100に対して図2の紙面上方、つまり基板1に対して垂直方向(基板1の表面に対する法線方向)の荷重が印加されると、図4に示すように、その荷重に応じて荷重検知TFT101側のリブ2が変形させられる。つまり、荷重検知TFT101の上において参照TFT102の上よりも保護膜8が厚くされており、荷重が荷重検知TFT101には伝わり参照TFT102には伝わらないようにできるため、荷重検知TFT101側のみリブ2が変形させられる。
At this time, when a load is applied to the
これにより、荷重検知TFT101側のリブ2の高さが低くなり、有機半導体薄膜5のうち底部電極層6および頂部電極層7の間に位置する部分の最短距離が荷重印加前よりも短くなって、チャネル長が短くなる。このため、チャネル長が短くなることに伴ってチャネル抵抗が低下し、それに基づいて電流Idsが大きくなる。この電流Idsの変化に基づいて、荷重測定を行うことが可能となる。すなわち、荷重検知TFT101と参照TFT102それぞれの電流Idsを荷重信号入力部104および参照信号入力部105に入力し、これらの差分を差分検出回路106で検出することで、荷重検知を行うことができる。したがって、基板1を変形させられる構造としなくても、リブ2の変形に伴って有機半導体薄膜5を変形させられ、荷重検知を行うことが可能となる。
Thereby, the height of the
具体的に、本実施形態の荷重センサ100について荷重印加時の電流Idsの変化を調べたところ、図5に示す結果が得られた。リブの上面形状は、2mm×2mmとし、トランジスタサイズはL/W=50/2000μmで、Vgs=−20V、Vds=−20Vで測定した。T1、T3期間は荷重が0であり、T2期間中には30Nを印加した。Wはゲート幅、Lはゲート長、Vgsはゲート−ソース間電圧、Vdsはドレイン−ソース間電圧である。
Specifically, when the change of the current Ids at the time of load application was examined for the
また、荷重と電流Idsの変化率の関係について調べたところ、図6に示す結果が得られた。Idsの変化率は、ΔIds=T2期間の平均電流値/T1期間の平均電流値×100で定義した。 Further, when the relationship between the load and the rate of change of the current Ids was examined, the result shown in FIG. 6 was obtained. The rate of change of Ids was defined as ΔIds = average current value in T2 period / average current value in T1 period × 100.
図5の結果から判るように、荷重印加前の期間T1と比較して荷重印加時の期間T2では電流Idsが増加しており、荷重開放時となる期間T3になると再び電流Idsが減少している。また、T1期間とT3期間の平均電流値に概ね同様であった。このため、電流Idsの変化に基づいて荷重測定を行うことが可能であることが判る。 As can be seen from the results in FIG. 5, the current Ids increases in the period T2 when the load is applied compared to the period T1 before the load is applied, and the current Ids decreases again in the period T3 when the load is released. Yes. Further, the average current values in the T1 period and the T3 period were almost the same. For this reason, it turns out that it is possible to perform load measurement based on the change of the current Ids.
また、図6の結果から判るように、荷重に対して電流Idsの変化率がほぼ比例して変化している。特に、荷重が30〜150Nの間においては、荷重に対して電流Idsが比例して変化していることが判る。これは、荷重に対する電流Idsの変化が主にチャネル層の長さの変化に基づいて生じているからである。 Further, as can be seen from the results of FIG. 6, the rate of change of the current Ids changes almost in proportion to the load. In particular, when the load is between 30 and 150 N, it can be seen that the current Ids changes in proportion to the load. This is because the change in the current Ids with respect to the load occurs mainly based on the change in the length of the channel layer.
このように、本実施形態では、荷重センサ100を縦型トランジスタにて構成しており、縦型トランジスタにおけるチャネル長と移動度の変化に基づいて荷重測定が行えるようにしている。チャネル長は、特に歪みの変化率が7%以内の場合には、チャネル長の変化率も小さくなるので、その範囲ではチャネル長の変化率と電流Idsの変化率は比例することになる。また、トランジスタの移動度は荷重によって有機半導体層をなす分子間位置関係が変化しトランスファー積分が大きくなることで、移動度が向上する。よって、移動度もチャネルの歪みが小さい場合は、荷重の変化に比例することになる。このようにして、荷重検知を行うことが可能となる。
As described above, in the present embodiment, the
続いて、本実施形態にかかる縦型トランジスタの製造方法について、図7に示す各製造工程を示した断面図を用いて説明する。 Next, a method for manufacturing the vertical transistor according to the present embodiment will be described with reference to cross-sectional views illustrating each manufacturing process shown in FIG.
まず、図7(a)に示すように、ガラスなどの絶縁性基板によって構成される基板1を用意する。そして、図7(b)に示すように、その基板1の上にSU−8などの絶縁材料であってヤング率が基板1よりも小さな材料で構成される絶縁層を例えば厚さ50μm形成する。例えば、スピンコート法などによって絶縁層を形成することができる。そして、フォトエッチングなどにより、絶縁層をパターニングして上面形状が2mm×2mm□のリブ2を形成する。または、印刷によって形成してもよい。
First, as shown in FIG. 7A, a
次に、図7(c)に示すように、リブ2の表面を含む基板1の表面に、スパッタなどによってAuとCrをそれぞれ60nm、3nmの厚みで形成し、これをパターニングすることでゲート電極3を形成する。このとき、リブ2の側面が垂直であると、基板1に対して垂直方向からゲート電極3の構成材料を成膜しようとしたのでは、リブ2の側面にゲート電極3を形成し難い。このため、ゲート電極3の構成材料を斜めにスパッタするなどにより、リブ2の側面にも形成し易くなるようにするのが好ましい。
Next, as shown in FIG. 7C, Au and Cr are formed to a thickness of 60 nm and 3 nm, respectively, on the surface of the
続いて、図7(d)に示すように、パリレン(登録商標)、SiO2、アルミナもしくは有機材料などの絶縁材料を成膜することでゲート絶縁膜4を例えば450nmの厚みで形成する。例えば、トリメチルアルミニウムを原料にして、ALD(電子層成長)法などによってゲート絶縁膜4を形成すれば、90℃程度の低温プロセスでゲート絶縁膜4を成膜することができる。このような低温プロセスを適用すると、耐熱性が十分ではないリブ2などを高温に晒す必要がなくなるため、リブ2を高温から保護することが可能となる。また、基板1をガラス基板で構成すれば耐熱性に優れているが、基板1を絶縁性の樹脂基板などで構成することもできる。このような樹脂基板を用いる場合には、耐熱性が十分ではないため、低温プロセスでゲート絶縁膜4を成膜することは有効である。
Subsequently, as shown in FIG. 7D, an insulating material such as Parylene (registered trademark), SiO 2 , alumina, or an organic material is formed to form the
そして、図7(e)に示すように、ゲート絶縁膜4の上に例えば蒸着法などによって0.6〜0.8Å/secの成膜速度で有機半導体材料を120nmの厚みで成膜したのち、これをパターニングして有機半導体薄膜5を形成する。さらに、図7(f)に示すように、スパッタ法やシャドウマスクを用いた真空蒸着法などにより、底部電極層6および頂部電極層7を構成するための電極材料を0.5〜0.8Å/secの成膜速度で20nmの厚み成膜する。このとき、成膜の方法により有機半導体薄膜5のうちチャネルとなる部分に電極材料が成膜されないようにすることも可能である。例えば、垂直方向からスパッタや蒸着を行えば、有機半導体薄膜5のうち基板1の表面に対して垂直になっている部分の表面、つまりチャネルとなる部分に電極材料が成膜されないようにすることができる。これにより、有機半導体薄膜5上において、自己整合的(セルフアライン)に底部電極層6と頂部電極層7とを分離することが可能となる。
Then, as shown in FIG. 7E, after depositing an organic semiconductor material with a thickness of 120 nm on the
また、チャネルとなる部分に電極材料が成膜されたとしても必要に応じてフォトエッチング工程を行って底部電極層6および頂部電極層7をパターニングすれば良い。このようにして底部電極層6および頂部電極層7を形成したのち、ポリイミドなどで構成される保護膜8を成膜する。そして、保護膜8の表面に参照TFT102の形成領域が開口部とされたマスク(図示せず)を配置し、このマスクの開口部からエッチングを行うことで保護膜8に凹部8aを形成する。その後、マスクを除去してから、保護膜8の表面にフィルム9を貼り付ける。これにより、図2および図3に示した本実施形態にかかる荷重センサ100が製造される。
Further, even if an electrode material is formed on the channel portion, the
以上説明したように、本実施形態にかかる荷重センサ100では、荷重検知TFT101と参照TFT102の1つずつを組として、複数組をマトリクス状に配置することで荷重センサ100を構成している。そして、荷重検知TFT101と参照TFT102をリブ2および有機半導体薄膜5などを用いた縦型トランジスタによって構成し、荷重検知TFT101のリブ2の変形に伴って有機半導体薄膜5を変形させ、荷重検知を行うようにしている。このため、基板1を変形させられる構造としなくても、精度良く荷重検知を行うことが可能となる。
As described above, in the
また、荷重検知TFT101と参照TFT102を隣接配置した状態、つまりこれらを同じ環境下に置かれる場所に配置した状態にしている。これにより、温度差の影響、使用頻度や加えられた荷重に基づく影響を殆ど考慮しなくても済む荷重センサ100とすることが可能となる。このため、温度差の影響や使用頻度や加えられた荷重に基づく影響を殆ど受けないようにできることで、荷重センサ100にて、より精度良く荷重検知を行うことが可能となる。
Further, the
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して荷重検知TFT101と参照TFT102の構造を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
(Second Embodiment)
A second embodiment of the present invention will be described. In this embodiment, the structure of the
図8に示すように、本実施形態でも荷重検知TFT101と参照TFT102を構成する各要素を基本的に同じにしている。ただし、本実施形態の場合、荷重検知TFT101を基板1の上に形成された絶縁膜1aの上に形成し、参照TFT102を基板1の上に直接形成している。このため、荷重検知TFT101と参照TFT102の各要素の形成位置、つまり基板1の表面からの高さが変えられており、荷重検知TFT101の方が参照TFT102よりも各要素の形成位置が高い位置とされている。
As shown in FIG. 8, in this embodiment, the elements constituting the
また、本実施形態でも、荷重検知TFT101と参照TFT102を覆うように保護膜8を形成しているが、参照TFT102の上において、第1実施形態で形成していた凹部8a(図2参照)を形成していない。つまり、荷重検知TFT101と参照TFT102の上において、保護膜8の表面は平坦面とされている。
Also in this embodiment, the
このような構成によれば、荷重検知TFT101と参照TFT102とで各要素の形成位置が変えられているため、荷重印加時には、高い位置に各要素が形成された荷重検知TFT101のリブ2は変形させられ、参照TFT102側のリブ2はあまり変形しないようにできる。これにより、第1実施形態と同様の効果を得ることができる。
According to such a configuration, since the formation position of each element is changed between the
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態では、荷重の方向検知も行うことができるマトリクス型の荷重センサについて説明する。
(Third embodiment)
A third embodiment of the present invention will be described. In the present embodiment, a matrix type load sensor capable of detecting the direction of a load will be described.
荷重は、ベクトル量であり、大きさと方向から特定される物理量である。荷重の大きさの測定方法については、複数提案されており、実用化もされている。例えば、荷重印加に伴う感圧ゴムの抵抗値を検知したり、荷重に対する電子デバイスの特性変化を利用することで、荷重測定を行っている。一方、荷重の方向検知については、荷重センサを複数並べて、その時間変動を解析するという手法によって行っている。 The load is a vector quantity, which is a physical quantity specified from the size and direction. A plurality of methods for measuring the magnitude of the load have been proposed and put into practical use. For example, the load measurement is performed by detecting the resistance value of the pressure-sensitive rubber that accompanies the load application, or by utilizing the change in characteristics of the electronic device with respect to the load. On the other hand, load direction detection is performed by a method of arranging a plurality of load sensors and analyzing the time variation thereof.
しかしながら、上記のような荷重の測定方法では、検出回路が複雑になったり、高速測定が難しいなどの問題があった。そこで、特開2012−167939号公報において、荷重の大きさを検知するセンサと方向を検知するセンサの2枚を重ねて1つのセンサにする方法が提案されている。具体的には、人の足裏の形状に合わせた電極を複数に分割し、踵がどちらかに傾くと荷重にアンバランスが生じることに基づいて、方向検知を行っている。 However, the load measuring method as described above has problems such as a complicated detection circuit and difficulty in high-speed measurement. In view of this, Japanese Patent Application Laid-Open No. 2012-167939 proposes a method in which two sensors, a sensor for detecting the magnitude of the load and a sensor for detecting the direction, are overlapped to form one sensor. Specifically, the electrodes are divided into a plurality of electrodes that match the shape of the person's sole, and direction detection is performed based on the fact that the load is unbalanced when the heel tilts in either direction.
ところが、このセンサにおいても、各センサの位置合わせが困難であることや、荷重センサがその動作方向に重ね合わされることで精度低下が生じるという問題を発生させていた。このため、本実施形態では、センサの位置合わせの困難性やセンサの重ね合わせによる精度低下を招くことなく、精度良く荷重の大きさおよび方向を測定することが可能な荷重センサを提供する。 However, even in this sensor, there are problems that it is difficult to align the sensors, and that the accuracy of the load sensor is reduced due to the load sensors being overlapped in the operation direction. For this reason, this embodiment provides a load sensor that can accurately measure the magnitude and direction of a load without causing difficulty in alignment of the sensors and without causing a decrease in accuracy due to the overlapping of the sensors.
以下、本実施形態に掛かる荷重センサについて説明する。まず、本実施形態に掛かる荷重センサの詳細構造について説明する前に、本実施形態にかかる荷重センサによる荷重の大きさおよび方向の測定のメカニズムについて説明する。 Hereinafter, the load sensor according to the present embodiment will be described. First, before describing the detailed structure of the load sensor according to the present embodiment, a mechanism for measuring the magnitude and direction of the load by the load sensor according to the present embodiment will be described.
図9は、第1実施形態のように、上面形状を四角形状としたリブ2の一側面に荷重検知TFT101を形成した場合において、荷重の掛け方を代えて電流Idsの変化率を調べた結果を示している。具体的には、図10(a)に示すように、一点鎖線で囲んだ領域、つまり荷重検知TFT101のうちの基板1に対して突き出た部分(リブ2や有機半導体薄膜5など)のうち有機半導体薄膜5が形成された検知部側の一側面に荷重を掛けた場合を示している(以下、パターン1という)。この場合には、検知部側の一側面と相対する一側面側には荷重が掛けられていない状態となる。また、図10(b)に示すように、一点鎖線で囲んだ領域、つまり荷重検知TFT101の検知部側の一側面と相対する一側面側に荷重を掛けた場合を示している(以下、パターン2という)。この場合には、検知部側の一側面にはあまり荷重が掛けられていない状態となる。
FIG. 9 shows the result of examining the rate of change of the current Ids when the
その結果、パターン1の場合には、荷重が大きくなるほど電流Idsの変化率が大きくなり、パターン2の場合には、荷重が大きくなるほど電流Idsの変化率が小さくなることが確認された。つまり、パターン1の場合には、荷重検知TFT101側に荷重が掛けられていることから、荷重検知TFT101に対して圧縮応力が加えられることになり、有機半導体薄膜5の高さ方向の最短距離が短くなって、電流Idsが増加する。また、パターン2の場合には、荷重検知TFT101と反対側に荷重が掛けられていることから、荷重検知TFT101に対して引張応力が加えられることになり、有機半導体薄膜5の高さ方向の最短距離が長くなって、電流Idsが減少する。
As a result, it was confirmed that in the case of
このため、荷重の加わる方向に応じて、電流Idsの変化率が変わることから、電流Idsに基づいて荷重の加わる方向を把握することが可能となる。例えば、荷重検知TFT101の検知部側の一側面からそれと反対側の一側面に向かう方向において荷重が加えられた場合には電流Idsの変化率が大きくなり、逆方向に荷重が加えられた場合には電流Idsの変化率が小さくなる。これに基づいて、荷重の大きさだけでなく、荷重の方向についても測定できる。
For this reason, since the rate of change of the current Ids changes according to the direction in which the load is applied, it is possible to grasp the direction in which the load is applied based on the current Ids. For example, when a load is applied in a direction from one side surface of the
したがって、本実施形態の荷重センサでは、図11の破線で囲んだ領域を1セルとして、図11および図12に示すように、1セル中に荷重検知TFT101および参照TFT102を2つずつ備えた組を2組備えるようにしている。つまり、各リブ2を少なくとも相対する平行な二側面を有する構造とし、その相対する二側面それぞれに荷重検知TFT101を構成する各部を設けたり、参照TFT102を構成する各部を設けたりしている。このような構成とすることで、基本的な荷重センサの構造については第1、第2実施形態と同様にしつつ、荷重の大きさと方向が測定できるようにしている。
Therefore, in the load sensor according to the present embodiment, a region surrounded by a broken line in FIG. 11 is defined as one cell, and as shown in FIGS. 11 and 12, two
具体的には、図12の紙面左側に配置された一方の組に含まれる荷重検知TFT101については、四角形状のリブ2のうち図12の紙面上下方向が法線方向となる相対する両側面それぞれに荷重検知TFT101を構成する各部を形成してある。また、一方の組に含まれる参照TFT102についても、四角形状のリブ2のうち図12の紙面上下方向が法線方向となる相対する両側面それぞれに参照TFT102を構成する各部を形成してある。つまり、一方のリブ2の相対する両側面に荷重検知TFT101を構成する各部備えることで、当該両側面に荷重検知TFT101を1つずつ備えると共に、他方のリブ2の相対する両側面に同様に参照TFT102を1つずつ備えた構成としている。
Specifically, with respect to the
また、図12の紙面右側に配置された他方の組に含まれる荷重検知TFT101については、四角形状のリブ2のうち図12の紙面左右方向が法線方向となる相対する両側面それぞれに荷重検知TFT101を構成する各部を形成してある。また、他方の組に含まれる参照TFT102についても、四角形状のリブ2のうち図12の紙面左右方向が法線方向となる相対する両側面それぞれに参照TFT102を構成する各部を形成してある。つまり、一方のリブ2の相対する両側面に荷重検知TFT101を1つずつ備えると共に、他方のリブ2の相対する両側面に参照TFT102を1つずつ備えてある。
Further, with respect to the
図12の紙面左側に配置された一方の組については、底部電極層6は、一方の組の両リブ2のうち図12の紙面上下方向が法線方向となる両側面に沿って荷重検知TFT101から参照TFT102に至るように直線状にレイアウトされている。一方の組における各荷重検知TFT101および参照TFT102の底部電極層6は、すべてソースとドレインのいずれか一方とされている。そして、各底部電極層6は、各底部電極層6に対して垂直方向に延設された引出配線部6aに接続されている。
For one set arranged on the left side of FIG. 12, the
また、一方の組の頂部電極層7については、各リブ2の上面全面に延設されていると共に、各リブ2のうち図12の紙面左右方向が法線方向となる両側面の一方の側面に延設されている。一方の組における各荷重検知TFT101および参照TFT102の頂部電極層7は、すべてソースとドレインのいずれか他方(底部電極層6と異なる方)とされている。そして、一方の組の各頂部電極層7は、リブ2の一方の側面に延設された部分から更に延設され、リブ2を挟んで引出配線部6aと反対側に延設された引出配線部7aに接続されている。
Further, one set of the
さらに、一方の組のゲート電極3については、各リブ2に備えられた2つの荷重検知TFT101もしくは2つの参照TFT102毎に、各リブ2のうち図12の紙面上下方向が法線方向となる両側面に沿って延設されている。ゲート引出配線3aは、一方の組の両方のリブ2を挟んだ両側に配置されており、各ゲート引出配線3aそれぞれが2つの荷重検知TFT101の一方および2つの参照TFT102の一方のゲート電極3に接続されている。
Furthermore, with respect to one set of
このように構成された一方の組の各リブ2の紙面上側に配置された荷重検知TFT101と参照TFT102を組とし、さらに紙面下側に配置された荷重検知TFT101と参照TFT102を組として各出力信号の差分が検出されるようにしている。
Each set of the
他方の組については、底部電極層6は、他方の組の両リブ2のうち図12の紙面左右方向が法線方向となる両側面に沿って直線状にレイアウトされている。同様に、頂部電極層7も、他方の組の両リブ2のうち図12の紙面左右方向が法線方向となる両側面に沿って直線状にレイアウトされている。
Regarding the other set, the
他方の組における両リブ2のうち紙面左側のリブ2については、図12の紙面左側の側面と対向する底部電極層6と紙面右側の側面と対向する頂部電極層7が共にソースとドレインのうちのいずれか一方とされている。そして、これらの底部電極層6と頂部電極層7とが共通の引出配線部10aに接続されている。また、同リブ2について、図12の紙面左側の側面と対向する頂部電極層7と紙面右側の側面と対向する底部電極層6が共にソースとドレインのうちのいずれか他方とされている。そして、これらの頂部電極7と底部電極層6とが共通の引出配線部10bに接続されている。
Of the two
他方の組における両リブ2のうち紙面右側のリブ2については、図12の紙面左側の側面と対向する底部電極層6と紙面右側の側面と対向する頂部電極層7が共にソースとドレインのうちのいずれか他方とされている。そして、これらの底部電極層6と頂部電極層7とが共通の引出配線部10bに接続されている。また、同リブ2について、図12の紙面左側の側面と対向する頂部電極層7と紙面右側の側面と対向する底部電極層6が共にソースとドレインのうちのいずれか一方とされている。そして、これらの頂部電極7と底部電極層6とが共通の引出配線部10cに接続されている。
Of the two
さらに、他方の組のゲート電極3については、各リブ2に備えられた2つの荷重検知TFT101もしくは2つの参照TFT102毎に、各リブ2のうち図12の紙面左右方向が法線方向となる両側面に沿って延設されている。ゲート引出配線3aは、一方の組の両方のリブ2を挟んだ両側に配置されており、各ゲート引出配線3aそれぞれが2つの荷重検知TFT101の一方および2つの参照TFT102の一方のゲート電極3に接続されている。
Further, with respect to the other set of
このように構成された他方の組の各リブ2の紙面左側に配置された荷重検知TFT101と参照TFT102を組とし、さらに紙面右側に配置された荷重検知TFT101と参照TFT102を組として各出力信号の差分が検出されるようにしている。
The
このような構成とされた荷重検知TFT101および参照TFT102を2つずつ備えた組を2組備えたセルを複数セル備え、図11に示すような第1実施形態と同様の回路構成とすることで、本実施形態にかかる荷重センサを構成している。
By providing a plurality of cells each including two sets each including the
この荷重センサにおいては、例えば図11の紙面左側から右側に向く方向の荷重が加えられた場合に、2つの荷重検知TFT101に対して印加される荷重が一方の組(紙面左側の組)では同様になるが、他方の組(紙面右側の組)では異なった状態になる。つまり、他方の組のうち左側の荷重検知TFT101については圧縮応力が加わり、右側の荷重検知TFT101については引張応力が加わることになる。したがって、他方の組における各リブ2の紙面左側の荷重検知TFT101と紙面右側の荷重検知TFT101の電流Idsの変化率に差が出る。これにより、他方の組における各リブ2の紙面左側の荷重検知TFT101と参照TFT102の出力信号の差分と、紙面右側の荷重検知TFT101と参照TFT102の出力信号の差分とが異なった値となり、これから荷重の大きさに加えて方向も検出可能となる。
In this load sensor, for example, when a load in the direction from the left side to the right side in FIG. 11 is applied, the load applied to the two
また、紙面上側から下側に向く方向の荷重が加えられた場合には、2つの荷重検知TFT101に対して印加される荷重が他方の組(紙面右側の組)では同様になるが、一方の組(紙面左側の組)では異なった状態になる。つまり、一方の組のうち上側の荷重検知TFT101については圧縮応力が加わり、下側の荷重検知TFT101については引張応力が加わることになる。したがって、一方の組における各リブ2の紙面上側の荷重検知TFT101と紙面下側の荷重検知TFT101の電流Idsの変化率に差が出る。これにより、他方の組における各リブ2の紙面上側の荷重検知TFT101と参照TFT102の出力信号の差分と、紙面下側の荷重検知TFT101と参照TFT102の出力信号の差分とが異なった値となり、これから荷重の大きさに加えて方向も検出可能となる。
In addition, when a load in the direction from the upper side to the lower side is applied, the load applied to the two
なお、図11の紙面右側から左側に向く方向の荷重が加えられた場合には、紙面左側から右側に向く方向の荷重が加えられた場合と比較して、上記した応力の関係が逆となる。また、図11の紙面下側から上側に向く方向の荷重が加えられた場合にも、紙面上側から下側に向く方向の荷重が加えられた場合と比較して、上記した応力の関係が逆となる。 When the load in the direction from the right side to the left side in FIG. 11 is applied, the stress relationship described above is reversed compared to the case in which the load in the direction from the left side to the right side is applied. . Further, when a load in the direction from the lower side to the upper side in FIG. 11 is applied, the above-described stress relationship is reversed compared to the case in which a load in the direction from the upper side to the lower side is applied. It becomes.
以上説明したように、本実施形態に掛かる荷重センサによれば、荷重の大きさだけでなく荷重の方向についても検知することが可能となる。そして、荷重センサをリブ2および有機半導体薄膜5などを用いた縦型トランジスタからなる荷重検知TFT101と参照TFT102によって構成している。このため、センサの位置合わせの困難性やセンサの重ね合わせによる精度低下を招くことなく、精度良く荷重の大きさおよび方向を測定することが可能な荷重センサとすることが可能となる。
As described above, according to the load sensor according to the present embodiment, it is possible to detect not only the magnitude of the load but also the direction of the load. The load sensor is constituted by a
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(Other embodiments)
The present invention is not limited to the embodiment described above, and can be appropriately changed within the scope described in the claims.
例えば、上記各実施形態では、有機半導体薄膜5の上に底部電極層6および頂部電極層7を形成したトップコンタクト構造のデバイスを例に挙げたが、有機半導体薄膜5の下に底部電極層6および頂部電極層7を形成したボトムコンタクト構造であっても良い。また、リブ2の上面形状を四角形以外の多角形や他の形状としても良い。また、上記各実施形態では、荷重検知TFT101や参照TFT102のトランジスタの構造が基板1側からゲート電極3と、ゲート電極3の表面に形成されたゲート絶縁膜4と、ゲート絶縁膜4上に形成された有機半導体薄膜5となるボトムゲート構造で説明したが、構成が逆になるトップゲート構造のトランジスタ構造でも良い。
For example, in each of the above embodiments, the top contact structure device in which the
また、荷重センサ100を構成する縦型トランジスタの構成要素の構成材料についても適宜変更可能であり、例えば基板1としてガラスなどを用いたが、少なくとも表面が絶縁体とされた基板、例えばシリコン基板の表面に絶縁膜を形成したものなどでも良い。リブ2についても同様であり、少なくとも表面が絶縁膜で構成されていれば良い。さらに、縦型トランジスタとして、半導体層に有機膜を用いた場合を述べてきたが、ZnOなどの酸化物半導体でもよい。ゲート絶縁膜はSiNなどの窒化物でもよい。
In addition, the constituent materials of the constituent elements of the vertical transistor constituting the
また、上記各実施形態では、荷重印加時に、荷重検知TFT101側においてリブ2が変形し、参照TFT102側ではリブ2が変形しないようにしたが、これはより精度良く荷重検知をできるようにする一例を示したに過ぎない。例えば、荷重検知TFT101側の方が参照TFT102よりもリブ2の変形が大きくなるようにしてあっても、荷重検知TFT101と参照TFT102に流れる電流に基づいて、精度良く荷重検知を行うことが可能となる。すなわち、荷重印加時に参照TFT102側のリブ2が変形しないのが好ましいが、多少変形しても構わない。
In each of the above embodiments, the
さらに、荷重検出TFT101の方が参照TFT102よりもリブ2が変形し易ければ良い。このため、荷重検出TFT101と参照TFT102とでリブ2の材質を変え、荷重検出TFT101よりも参照TFT102の方がリブ2のヤング率が高い材質で構成するようにしても良い。
Further, it is sufficient that the
また、上記第3実施形態では、荷重の大きさに加えて、図12の紙面上下方向および左右方向に加えられた荷重の方向も測定できる荷重センサについて説明した。つまり、荷重の方向について、一つの直線方向およびそれに交差する直線方向の2つの直線方向の測定が行える荷重センサについて説明した。これに対して、一つの直線方向のみの測定が行える荷重センサとしても構わない。具体的には、相対する平行な二側面を有するリブ2を隣接するように2つ備え、一方のリブ2に備えられた平行な二側面が他方のリブ2に備えられた平行な二側面と同じ平面もしくは平行な平面とされるようにする。そして、一方のリブ2の相対する平行な二側面それぞれに荷重検知TFT101を形成し、他方のリブ2の相対する平行な二側面それぞれに参照TFT102を備える。これにより、各リブ2の側面の法線方向を検出可能な荷重の方向として、一つの直線方向に加えられた荷重の向きを測定することができる荷重センサとすることができる。
Moreover, in the said 3rd Embodiment, in addition to the magnitude | size of a load, the load sensor which can measure the direction of the load added to the paper surface up-down direction and the left-right direction of FIG. 12 was demonstrated. That is, the load sensor that can measure two linear directions, ie, one linear direction and a linear direction intersecting the linear direction, has been described. On the other hand, it may be a load sensor capable of measuring only in one linear direction. Specifically, two
また、荷重の方向についても、上記実施形態では一つの直線方向およびそれに交差する直線方向の2つの直線方向の測定が行える荷重センサについて説明したが、交差するとは直行している必要はないし、二以上の多数の荷重の方向の測定が行える形態であっても良い。 Also, with regard to the direction of the load, the load sensor that can measure two linear directions, one linear direction and a linear direction that intersects the linear direction, has been described in the above embodiment, but it is not necessary to be perpendicular to the crossing. It may be in a form that can measure the direction of many loads as described above.
また、各セル中において、荷重検知TFT101および参照TFT102の配置方向についても任意である。
In each cell, the arrangement direction of the
例えば、複数セルに備えられる荷重検知TFT101および参照TFT102のうち、図12の紙面上下方向の荷重の方向を検知するもの同士を一列に並べると共に、紙面左右方向荷重の方向を検知するものを一列に並べる。そして、図11に示すように、一列に並べたもの同士を列毎に同じ引出配線部6aや引出配線部7aに接続することができる。
For example, among the
また、例えば、複数セルに備えられる荷重検知TFT101および参照TFT102のうち、図12の紙面上下方向の荷重の方向を検知するものと紙面左右方向荷重の方向を検知するものを順番に交互に一列に並べ、隣の列では、紙面左右方向の荷重の方向を検知するものと紙面上下方向荷重の方向を検知するものを順番に交互に一列に並べる。そして、図11に示すように、一列に並べたもの同士を列毎に同じ引出配線部6aや引出配線部7aなどに接続することもできる。
Also, for example, among the
1 基板
2 リブ
3 ゲート電極
4 ゲート絶縁膜
5 有機半導体薄膜
6 底部電極層
7 頂部電極層
8 保護膜
9 フィルム
100 荷重センサ
101 荷重検知TFT
102 参照TFT
DESCRIPTION OF
102 Reference TFT
Claims (11)
前記基板の上に、側面および上面を有し、少なくとも表面が絶縁体で構成されたリブ(2)と、
前記リブの一側面に形成された、ゲート電極(3)とゲート絶縁膜(4)および半導体薄膜(5)と、
前記基板のうち前記リブが形成された部分を凸部とし、前記リブが形成されていない部分を凹部として、前記凹部の底面において前記半導体薄膜と接するように形成された底部電極層(6)および前記凸部の上面において前記半導体薄膜と接するように形成された頂部電極層(7)と、を有する縦型トランジスタ(101、102)を備え、
隣接配置した1対の前記縦型トランジスタを1組として、複数組がm行n列(ただし、m、nは2以上の自然数)のマトリクス状に並べられ、各組の一方の縦型トランジスタを荷重検知トランジスタ(101)、他方の縦型トランジスタを参照トランジスタ(102)とし、
前記縦型トランジスタは、前記ゲート電極に対してゲート電圧が印加されることで前記半導体薄膜にチャネル領域が形成されて前記底部電極層と前記頂部電極層との間に電流を流し、前記凸部に対して荷重が印加されると、前記荷重検知トランジスタでは、前記リブの変形に伴って該リブの高さ方向において前記半導体薄膜の長さや移動度が変化し、前記電流が変化することで、前記荷重検知トランジスタに流れる前記電流と前記参照トランジスタに流れる前記電流とに基づいて、荷重検知を行うことを特徴とするマトリクス型の荷重センサ。 A substrate (1) having at least a surface layer as an insulator;
A rib (2) having a side surface and an upper surface on the substrate, at least the surface being made of an insulator;
Formed on one side of the rib, and the gate electrode (3) and Gate insulating film (4) and the semiconductor thin film (5),
A bottom electrode layer (6) formed so as to be in contact with the semiconductor thin film on the bottom surface of the concave portion, wherein a portion of the substrate where the rib is formed is a convex portion and a portion where the rib is not formed is a concave portion. A vertical transistor (101, 102) having a top electrode layer (7) formed so as to be in contact with the semiconductor thin film on an upper surface of the convex portion;
A pair of the vertical transistors arranged adjacent to each other is set as one set, and a plurality of sets are arranged in a matrix of m rows and n columns (where m and n are natural numbers of 2 or more). The load detection transistor (101), the other vertical transistor is the reference transistor (102),
In the vertical transistor, when a gate voltage is applied to the gate electrode, a channel region is formed in the semiconductor thin film, and a current flows between the bottom electrode layer and the top electrode layer, and the convex portion When a load is applied to the load detection transistor, the length and mobility of the semiconductor thin film change in the height direction of the rib as the rib deforms, and the current changes. A matrix type load sensor, wherein load detection is performed based on the current flowing through the load detection transistor and the current flowing through the reference transistor.
前記荷重検知トランジスタの上において前記参照トランジスタの上よりも前記保護膜が厚くされていることを特徴とする請求項2に記載のマトリクス型の荷重センサ。 By forming a recess (8a) in the protective film on the reference transistor,
3. The matrix type load sensor according to claim 2, wherein the protective film is thicker on the load detection transistor than on the reference transistor.
前記荷重検知トランジスタおよび前記参照トランジスタを覆うと共に表面が平坦面とされた保護膜(8)と、を備え、
前記荷重検知トランジスタが前記絶縁膜の上に形成されると共に前記参照トランジスタが前記基板の表面に形成されていることを特徴とする請求項1に記載のマトリクス型の荷重センサ。 An insulating film (1a) provided in a region of the substrate where the load detection transistor is formed;
A protective film (8) covering the load detection transistor and the reference transistor and having a flat surface.
2. The matrix type load sensor according to claim 1, wherein the load detection transistor is formed on the insulating film and the reference transistor is formed on a surface of the substrate.
前記荷重検知トランジスタは、前記リブの二側面それぞれに備えられていると共に、
前記参照トランジスタも、前記リブの二側面それぞれに備えられていることを特徴とする請求項1ないし6のいずれか1つに記載の荷重センサ。 Two ribs arranged adjacent to each other as one set, each set of the ribs having two parallel parallel side surfaces, the two parallel side surfaces provided on the rib on which the load detection transistor is formed, The two parallel sides of the rib provided with the reference transistor are the same plane or parallel planes,
The load detection transistor is provided on each of two side surfaces of the rib,
The load sensor according to claim 1, wherein the reference transistor is also provided on each of two side surfaces of the rib.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014002631A JP6241285B2 (en) | 2013-08-30 | 2014-01-09 | Matrix type load sensor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013179142 | 2013-08-30 | ||
JP2013179142 | 2013-08-30 | ||
JP2014002631A JP6241285B2 (en) | 2013-08-30 | 2014-01-09 | Matrix type load sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015064328A JP2015064328A (en) | 2015-04-09 |
JP6241285B2 true JP6241285B2 (en) | 2017-12-06 |
Family
ID=52832313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014002631A Expired - Fee Related JP6241285B2 (en) | 2013-08-30 | 2014-01-09 | Matrix type load sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241285B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6330595B2 (en) | 2014-09-15 | 2018-05-30 | 株式会社デンソー | Load sensor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3053007B2 (en) * | 1997-07-28 | 2000-06-19 | 日本電気株式会社 | Fingerprint sensor |
JP2005150146A (en) * | 2003-11-11 | 2005-06-09 | Univ Of Tokyo | Flexible detector |
JP5396698B2 (en) * | 2007-07-25 | 2014-01-22 | セイコーエプソン株式会社 | pressure sensor |
JP5887591B2 (en) * | 2012-02-10 | 2016-03-16 | パイクリスタル株式会社 | Thin film transistor having three-dimensional structure and manufacturing method thereof |
-
2014
- 2014-01-09 JP JP2014002631A patent/JP6241285B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015064328A (en) | 2015-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102066099B1 (en) | Organic light emitting display and fabricating method thereof | |
US10860159B2 (en) | Display substrate, display panel and display device | |
CN104731412B (en) | array substrate, display panel and display device | |
US9214480B2 (en) | Display device and method of manufacturing the same | |
JP2004317403A (en) | Surface pressure distribution sensor | |
US10739925B2 (en) | Touch screen panel-integrated display device and method for fabricating the same | |
KR101849588B1 (en) | Color filter array with touch sensor and display panel comprising the same | |
WO2007000902A1 (en) | Specific pressure distribution sensor | |
US10558286B2 (en) | Array substrate, touch display panel, and touch display device thereof | |
KR20110097077A (en) | Liquid crystal display device having touch sensor | |
EP2690534A2 (en) | Touch screen panel and fabrication method thereof | |
US8809717B2 (en) | Touch panel | |
KR102162580B1 (en) | Display device having in-cell type touch electrode and fabricating method thereof | |
CN105473990B (en) | Use the load transducer of vertical access transistor | |
CN107402671B (en) | Embedded touch panel and manufacturing method thereof | |
JP6241285B2 (en) | Matrix type load sensor | |
JP6330595B2 (en) | Load sensor | |
CN107577366B (en) | Display panel and display device | |
CN108417588B (en) | Sensing element and sensing display panel | |
JP6323345B2 (en) | Load sensor | |
CN111766973A (en) | Touch display panel and display device | |
JP2011174793A (en) | Pressure sensor | |
US11656134B2 (en) | Pressing force sensor with improved dynamic range increase | |
CN110307777B (en) | Pressure-sensitive panel and display device | |
KR101777912B1 (en) | Active sensor using Graphene, and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171023 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6241285 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |