JP6234680B2 - Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element - Google Patents

Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element Download PDF

Info

Publication number
JP6234680B2
JP6234680B2 JP2013003790A JP2013003790A JP6234680B2 JP 6234680 B2 JP6234680 B2 JP 6234680B2 JP 2013003790 A JP2013003790 A JP 2013003790A JP 2013003790 A JP2013003790 A JP 2013003790A JP 6234680 B2 JP6234680 B2 JP 6234680B2
Authority
JP
Japan
Prior art keywords
type semiconductor
particles
layer
semiconductor particles
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013003790A
Other languages
Japanese (ja)
Other versions
JP2014135445A (en
Inventor
尚洋 藤沼
尚洋 藤沼
大輔 時田
大輔 時田
俊介 功刀
俊介 功刀
中嶋 節男
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2013003790A priority Critical patent/JP6234680B2/en
Publication of JP2014135445A publication Critical patent/JP2014135445A/en
Application granted granted Critical
Publication of JP6234680B2 publication Critical patent/JP6234680B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Light Receiving Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体デバイス、太陽電池、発光素子及び受光素子の製造方法に関する。   The present invention relates to a semiconductor device, a solar cell, a light emitting element, and a method for manufacturing a light receiving element.

近年、量子サイズ効果を利用した半導体デバイスが注目されている。量子サイズ効果とは、粒子の平均粒径をナノメートル程度まで小さくすると、粒子を構成する電子が微小領域内に閉じ込められて電子の運動の自由度が極端に制御されることにより、電子がとり得るエネルギーが量子化される現象である。このように電子が微小領域内に閉じ込められた粒子は量子ドットと呼ばれ、平均粒径でバンドギャップが調整されることにより、光吸収波長や光電変換特性が制御される。例えば、太陽電池の光電変換層を量子ドット構造とすることにより、従来活用できなかった幅広い波長の光吸収を行うことが可能になり、高エネルギーの光を熱エネルギーとして損失する前に励起子生成に活用できるため、高い変換効率を有する太陽電池が得られる。   In recent years, semiconductor devices using the quantum size effect have attracted attention. The quantum size effect means that when the average particle size of the particles is reduced to about nanometers, the electrons that make up the particles are confined in a minute region, and the degree of freedom of movement of the electrons is extremely controlled, thereby removing the electrons. This is a phenomenon where the energy gained is quantized. Particles in which electrons are confined in such a minute region are called quantum dots, and the light absorption wavelength and photoelectric conversion characteristics are controlled by adjusting the band gap with the average particle diameter. For example, by making the photoelectric conversion layer of the solar cell into a quantum dot structure, it becomes possible to absorb light of a wide range of wavelengths that could not be used conventionally, and exciton generation before losing high energy light as thermal energy Therefore, a solar cell having high conversion efficiency can be obtained.

上記のように光電変換層に量子ドット構造を採用した太陽電池(以下、量子ドット太陽電池という)に関しては、例えば非特許文献1には、幅広い波長の光吸収を可能とする量子ドット太陽電池の一つである中間バンド型太陽電池において、74.6%の高い理論効率が達成され得るとの報告がなされている。   As described above, for a solar cell employing a quantum dot structure in the photoelectric conversion layer (hereinafter referred to as a quantum dot solar cell), for example, Non-Patent Document 1 discloses a quantum dot solar cell that can absorb light of a wide range of wavelengths. It has been reported that a theoretical efficiency as high as 74.6% can be achieved in one intermediate band solar cell.

また、非特許文献2には、透明導電層と対向導電層との間に酸化チタン(TiO)と硫化鉛(PbS)の量子ドット(以下、PbS粒子という)とを含む光電変換層を備えたコロイド量子ドット(colloidal quantum dot:CQD)太陽電池が開示されている。この光電変換層においては、PbS粒子が太陽光等の光を吸収すると共にP型半導体として電荷輸送を担っており、TiOが電荷輸送のみを担っている。ここで、P型半導体とは電荷を運ぶキャリアとして正の電荷を持つ正孔(ホール)が使われる半導体であって、N型半導体とは電荷を運ぶキャリアとして負の電荷を持つ電子が使われる半導体を意味する。また、正孔及び電子がそれぞれキャリアとして移動することでP型及びN型の各半導体内に電流が生じる。そして、前記光電変換層においては、PbS粒子とTiOとの接合部分がPN接合になっており、このPN接合で電荷分離が促進される。 Non-Patent Document 2 includes a photoelectric conversion layer including titanium oxide (TiO 2 ) and lead sulfide (PbS) quantum dots (hereinafter referred to as PbS particles) between the transparent conductive layer and the counter conductive layer. Colloidal quantum dots (CQD) solar cells have been disclosed. In this photoelectric conversion layer, the PbS particles absorb light such as sunlight and are responsible for charge transport as a P-type semiconductor, and TiO 2 is responsible only for charge transport. Here, a P-type semiconductor is a semiconductor in which positive holes are used as carriers that carry charges, and an N-type semiconductor is that in which negative charges are used as carriers that carry charges. Means semiconductor. Further, currents are generated in the P-type and N-type semiconductors by moving holes and electrons as carriers. Then, in the photoelectric conversion layer, the connecting portion between PbS particles and TiO 2 has become a PN junction, charge separation is promoted in the PN junction.

更に、非特許文献3には、非特許文献2の太陽電池と同様にPbS粒子を含む量子ドット構造の光電変換層を備えたCQD太陽電池が開示されている。非特許文献3のCQD太陽電池では、光電変換層の形成時に、ハロゲン化物を用いた有機・無機ハイブリッド型の表面安定化処理が導入されている。これにより、光電変換層におけるキャリアの再結合が抑制されるため、光電変換層内で発生した電流が外部に容易に取り出され、従来のCQD太陽電池の変換効率を上回る約7%の変換効率が得られている。   Further, Non-Patent Document 3 discloses a CQD solar cell including a photoelectric conversion layer having a quantum dot structure including PbS particles, as in the solar cell of Non-Patent Document 2. In the CQD solar cell of Non-Patent Document 3, an organic / inorganic hybrid surface stabilization treatment using a halide is introduced when the photoelectric conversion layer is formed. Thereby, since recombination of carriers in the photoelectric conversion layer is suppressed, the current generated in the photoelectric conversion layer is easily extracted to the outside, and the conversion efficiency is about 7%, which exceeds the conversion efficiency of the conventional CQD solar cell. Has been obtained.

上述のように、量子ドット太陽電池をはじめとする量子ドット構造の光電変換層を備えた半導体デバイスは、更なる性能向上を目指して活発な研究開発が進められている。   As described above, active research and development has been progressing for semiconductor devices having a quantum dot structure photoelectric conversion layer such as a quantum dot solar cell for further performance improvement.

Appl.Phys.Lett,2011,98,171108Appl. Phys. Lett, 2011, 98, 171108 ACSNano,2010,4,3374ACSano, 2010, 4, 3374 Nature Nanotechnol,2012,10.1038/NNANO.2012.127,1Nature Nanotechnol, 2012, 10.1038 / NNANO. 2012.12.27, 1

しかしながら、従来の量子ドット太陽電池の製造においては、光電変換層の形成に高温プロセス又は高真空プロセスが必要であった(非特許文献1参照)。また、簡便に製造可能といわれるCQD太陽電池であっても、N型半導体層となるTiO層の形成において500℃での焼成等の高温プロセスが必要になる上に、TiO層の前記焼成後に、P型半導体層となるPbS粒子を溶媒に溶かしてスピンコートにて製膜する工程を経て、一晩放置して前記溶媒を乾燥させる(非特許文献2,3参照)必要があった。このように、従来から量子ドット構造の光電変換層を備えた半導体デバイスの製造方法では、前記光電変換層の形成において高真空プロセス又は高温プロセスが必要になり、各工程が煩雑であるという問題があった。 However, in the production of a conventional quantum dot solar cell, a high-temperature process or a high-vacuum process is required for forming the photoelectric conversion layer (see Non-Patent Document 1). Further, even in the case of a CQD solar cell that is said to be easily manufacturable, a high-temperature process such as firing at 500 ° C. is required in forming a TiO 2 layer that becomes an N-type semiconductor layer, and the firing of the TiO 2 layer Later, it was necessary to allow the PbS particles to be a P-type semiconductor layer to be dissolved in a solvent and to form a film by spin coating, and then to stand overnight to dry the solvent (see Non-Patent Documents 2 and 3). Thus, in the conventional method for manufacturing a semiconductor device having a photoelectric conversion layer having a quantum dot structure, a high vacuum process or a high temperature process is required in forming the photoelectric conversion layer, and each process is complicated. there were.

本発明は、上記事情を鑑みてなされたものであり、より簡易な工程で、PN接合における電荷分離が良好に生じる量子ドット構造の光電変換層を形成することができる半導体デバイスと該半導体デバイスを用いた太陽電池、発光素子及び受光素子の製造方法の提供を課題とする。   The present invention has been made in view of the above circumstances, and a semiconductor device capable of forming a photoelectric conversion layer having a quantum dot structure in which charge separation at a PN junction is favorably generated in a simpler process, and the semiconductor device. It is an object of the present invention to provide a method for manufacturing the solar cell, the light emitting element, and the light receiving element used.

本発明の半導体デバイスの製造方法は、P型の半導体粒子とN型の半導体粒子との界面からなるPN接合を有する量子ドット構造の光電変換層を備え、前記P型の半導体粒子と前記N型の半導体粒子のうち少なくとも一方の導電型の半導体粒子が平均粒径によって三次元全方位で電子の移動方向を制限された状態の量子ドットである半導体デバイスの製造方法であって、基板上に、前記P型の半導体粒子と前記N型の半導体粒子のうち一方の導電型の半導体粒子からなる半導体層中に他方の導電型の半導体粒子が分散されてなる光電変換層をエアロゾルデポジション法によって形成する際に、前記P型の半導体粒子と前記N型の半導体粒子を前記基板に同時に吹きつけることにより、前記光電変換層を形成し、前記P型の半導体粒子と前記N型の半導体粒子のうち前記半導体層をなす導電型の半導体粒子と前記半導体層中に分散される導電型の半導体粒子との重量比を80:20〜99.1:0.1とし、搬送ガスによって前記P型の半導体粒子と前記N型の半導体粒子の速度を10〜1000m/sの範囲内に加速し、前記基板に吹きつけることを特徴とする。
本発明の半導体デバイスの製造方法では、前記搬送ガスによって前記P型の半導体粒子と前記N型の半導体粒子の速度を10〜250m/sの範囲内に加速し、前記基板に吹きつけることにより、前記光電変換層を形成してもよい。
また、本発明の半導体デバイスの製造方法では、前記P型の半導体粒子と前記N型の半導体粒子のうち何れか一方又は両方の平均粒径が1nm〜10nmであることが好ましい
The method for manufacturing a semiconductor device of the present invention includes a photoelectric conversion layer having a quantum dot structure having a PN junction composed of an interface between a P-type semiconductor particle and an N-type semiconductor particle, and the P-type semiconductor particle and the N-type semiconductor particle A semiconductor device manufacturing method in which at least one of the semiconductor particles is a quantum dot in a state in which the moving direction of electrons is restricted in all three dimensions by an average particle diameter, on a substrate, A photoelectric conversion layer is formed by aerosol deposition method in which a semiconductor layer made of one of the P type semiconductor particles and the N type semiconductor particles is dispersed in a semiconductor layer made of one of the conductive type semiconductor particles. In this case, the P-type semiconductor particles and the N-type semiconductor particles are simultaneously sprayed on the substrate to form the photoelectric conversion layer, and the P-type semiconductor particles and the N-type semiconductor particles are formed. The weight ratio of the conductive semiconductor particles forming the semiconductor layer to the conductive semiconductor particles dispersed in the semiconductor layer is 80:20 to 99.1: 0.1, depending on the carrier gas. The speed of the P-type semiconductor particles and the N-type semiconductor particles is accelerated within a range of 10 to 1000 m / s and sprayed onto the substrate.
In the manufacturing method of the semiconductor device of the present invention, the carrier gas accelerates the speed of the P-type semiconductor particles and the N-type semiconductor particles within a range of 10 to 250 m / s, and sprays it on the substrate. The photoelectric conversion layer may be formed.
In the method for producing a semiconductor device of the present invention, it is preferable that an average particle diameter of one or both of the P-type semiconductor particles and the N-type semiconductor particles is 1 nm to 10 nm .

本発明の太陽電池、発光素子及び受光素子の製造方法はそれぞれ、本発明の上記半導体デバイスの製造方法により太陽電池、発光素子又は受光素子を得ることを特徴とする。 The manufacturing method of the solar cell, light emitting element, and light receiving element of the present invention is characterized in that a solar cell, a light emitting element, or a light receiving element is obtained by the semiconductor device manufacturing method of the present invention.

本発明の半導体デバイス、太陽電池、発光素子及び受光素子の製造方法によれば、より簡易な工程でPN接合における電荷分離が良好に生じる量子ドット構造の光電変換層を形成することができる。   According to the method for manufacturing a semiconductor device, a solar cell, a light emitting element, and a light receiving element of the present invention, it is possible to form a photoelectric conversion layer having a quantum dot structure in which charge separation at a PN junction is favorably performed by a simpler process.

本発明の第一実施形態である半導体デバイスを示す断面図である。It is sectional drawing which shows the semiconductor device which is 1st embodiment of this invention. 本発明の第一実施形態である半導体デバイスを用いた太陽電池を示す断面図である。It is sectional drawing which shows the solar cell using the semiconductor device which is 1st embodiment of this invention. 本発明の第一実施形態である半導体デバイスを用いた発光素子を示す断面図である。It is sectional drawing which shows the light emitting element using the semiconductor device which is 1st embodiment of this invention. 本発明の第一実施形態である半導体デバイスを用いた受光素子を示す断面図である。It is sectional drawing which shows the light receiving element using the semiconductor device which is 1st embodiment of this invention. 本発明の半導体デバイスを製造するための製造装置を示す模式図である。It is a schematic diagram which shows the manufacturing apparatus for manufacturing the semiconductor device of this invention. 本発明の半導体デバイスを製造するための他の製造装置を示す模式図である。It is a schematic diagram which shows the other manufacturing apparatus for manufacturing the semiconductor device of this invention. 本発明の第実施形態である半導体デバイスの製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the semiconductor device which is 1st embodiment of this invention. 本発明の第二実施形態である半導体デバイスを示す断面図である。It is sectional drawing which shows the semiconductor device which is 2nd embodiment of this invention. 本発明の第二実施形態である半導体デバイスを用いた太陽電池を示す断面図である。It is sectional drawing which shows the solar cell using the semiconductor device which is 2nd embodiment of this invention. 本発明の第二実施形態である半導体デバイスを用いた発光素子を示す断面図である。It is sectional drawing which shows the light emitting element using the semiconductor device which is 2nd embodiment of this invention. 本発明の第二実施形態である半導体デバイスを用いた受光素子を示す断面図である。It is sectional drawing which shows the light receiving element using the semiconductor device which is 2nd embodiment of this invention. 本発明の第二実施形態である半導体デバイスの製造工程説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the semiconductor device which is 2nd embodiment of this invention.

以下、本発明の実施形態である半導体デバイスと該半導体デバイスを用いた太陽電池、発光素子及び受光素子の製造方法について、図面を参照して説明する。なお、以下の説明で用いる図面は模式的なものであり、長さ、幅、及び厚みの比率等は実際のものと同一とは限らず、適宜変更できる。   Hereinafter, a semiconductor device according to an embodiment of the present invention and a method for manufacturing a solar cell, a light emitting element, and a light receiving element using the semiconductor device will be described with reference to the drawings. The drawings used in the following description are schematic, and the length, width, thickness ratio, and the like are not necessarily the same as actual ones, and can be changed as appropriate.

(第一実施形態)
図1は、本発明の第一実施形態である半導体デバイス10を示す断面図である。
図1に示すように、半導体デバイス10は、基板21と、基板21の一方の板面上に形成された透明導電層22と、透明導電層22の上に形成された光電変換層25と、光電変換層25の上に形成された対向導電層27と、透明導電層22の上に形成された電流取出部29と、を備えている。本実施形態の光電変換層25は、N型半導体層23(第一導電型の半導体層)と、P型半導体層24(第二導電型の半導体層)が順次積層形成されてなる複合層である。
(First embodiment)
FIG. 1 is a sectional view showing a semiconductor device 10 according to the first embodiment of the present invention.
As shown in FIG. 1, the semiconductor device 10 includes a substrate 21, a transparent conductive layer 22 formed on one surface of the substrate 21, a photoelectric conversion layer 25 formed on the transparent conductive layer 22, The counter conductive layer 27 formed on the photoelectric conversion layer 25 and the current extraction part 29 formed on the transparent conductive layer 22 are provided. The photoelectric conversion layer 25 of this embodiment is a composite layer in which an N-type semiconductor layer 23 (first conductivity type semiconductor layer) and a P-type semiconductor layer 24 (second conductivity type semiconductor layer) are sequentially stacked. is there.

基板21は、透明導電層22の基台となる部材であり、量子ドット太陽電池の製造及び利用に適用可能な材質で構成されていれば、種類等は特に限定されない。このような材質の基板としては、例えば、PET(ポリエチレンテレフタレート)或いはPEN(ポリエチレンナフタレート)等の樹脂フィルムや、ソーダライムガラス、硼珪酸ガラス、石英ガラス、ホウケイ酸ガラス、バイコールガラス、無アルカリガラス、青板ガラス及び白板ガラス等からなるガラス基板が挙げられる。   If the board | substrate 21 is a member used as the base of the transparent conductive layer 22, and is comprised with the material applicable to manufacture and utilization of a quantum dot solar cell, a kind etc. will not be specifically limited. Examples of such a substrate include resin films such as PET (polyethylene terephthalate) or PEN (polyethylene naphthalate), soda lime glass, borosilicate glass, quartz glass, borosilicate glass, Vycor glass, and alkali-free glass. And a glass substrate made of blue plate glass and white plate glass.

透明導電層22は、半導体デバイス10の第一電極を構成するために設けられており、スパッタリング法や印刷法により基板21の上に形成されている。透明導電層22には、例えば、酸化スズ(ITO)、フッ素ドープ酸化スズ(FTO)、酸化亜鉛(ZnO)、酸化スズ(SnO)、アンチモンドープ酸化スズ(ATO)、酸化インジウム/酸化亜鉛(IZO)、酸化ガリウム/酸化亜鉛(GZO)等が用いられる。   The transparent conductive layer 22 is provided to constitute the first electrode of the semiconductor device 10, and is formed on the substrate 21 by a sputtering method or a printing method. Examples of the transparent conductive layer 22 include tin oxide (ITO), fluorine-doped tin oxide (FTO), zinc oxide (ZnO), tin oxide (SnO), antimony-doped tin oxide (ATO), indium oxide / zinc oxide (IZO). ), Gallium oxide / zinc oxide (GZO), or the like is used.

光電変換層25は、N型半導体層23とN型半導体層23の上に形成されたP型半導体層24から構成されている。   The photoelectric conversion layer 25 includes an N-type semiconductor layer 23 and a P-type semiconductor layer 24 formed on the N-type semiconductor layer 23.

N型半導体層23は、負の電荷を持つ電子をキャリアとして電荷を運ぶ機能を有する金属酸化物等の不図示のN型半導体粒子23p(第一導電型の半導体粒子)から構成されている。このような金属酸化物としては、例えば、酸化チタン(TiO)、酸化亜鉛(ZnO)が挙げられる。また、N型半導体粒子23pの平均粒径は、1nm〜2000nmであることが好ましい。これにより、適度にN型半導体とP型半導体の界面が形成され、光電変換層25の変換効率が向上する。 The N-type semiconductor layer 23 is composed of N-type semiconductor particles 23p (first-conductivity-type semiconductor particles) (not shown) such as metal oxide having a function of carrying charges by using negatively charged electrons as carriers. Examples of such metal oxides include titanium oxide (TiO 2 ) and zinc oxide (ZnO). The average particle size of the N-type semiconductor particles 23p is preferably 1 nm to 2000 nm. Thereby, an interface between the N-type semiconductor and the P-type semiconductor is appropriately formed, and the conversion efficiency of the photoelectric conversion layer 25 is improved.

N型半導体粒子23pは、平均粒径によって三次元全方位で電子の移動方向を制限された状態である量子ドットであってもよく、量子ドットでなくてもよい。N型半導体粒子23pを量子ドットとする場合は、N型半導体粒子23pの量子サイズ効果を高めて光電変換層25の変換効率を向上させる点から、N型半導体粒子23pの平均粒径は1nm〜10nmであることが好ましい。   The N-type semiconductor particles 23p may be quantum dots that are in a state in which the moving direction of electrons is limited in all three-dimensional directions by the average particle diameter, or may not be quantum dots. When the N-type semiconductor particles 23p are quantum dots, the average particle size of the N-type semiconductor particles 23p is 1 nm to from the point of increasing the quantum size effect of the N-type semiconductor particles 23p and improving the conversion efficiency of the photoelectric conversion layer 25. 10 nm is preferred.

前記金属酸化物のうち、産業上利用されるTiOはアナターゼ型とルチル型とに大別され、その他にブルッカイト型や非晶質(アモルファス)のTiOが知られる。電子伝導性と生産性を向上させる点から、N型半導体粒子23pとしては、アナターゼ型TiOが好適である。なお、N型半導体粒子23pは、アナターゼ型TiOとルチル型TiOの混合物であってもよく、ルチル型TiOのみであってもよい。この場合、50wt%〜100wt%のルチル型TiOに対して50wt%〜0wt%のアナターゼ型TiOが適宜混合して用いられることが好ましい。 Among the metal oxides, TiO 2 used in the industry is roughly classified into anatase type and rutile type, and brookite type and amorphous TiO 2 are also known. From the viewpoint of improving electron conductivity and productivity, the anatase TiO 2 is suitable as the N-type semiconductor particle 23p. Incidentally, N-type semiconductor particles 23p may be a mixture of anatase type TiO 2 and rutile TiO 2, may be only rutile TiO 2. In this case, it is preferable that 50 wt% to 0 wt% of anatase TiO 2 is appropriately mixed with 50 wt% to 100 wt% of rutile TiO 2 .

本実施形態の半導体デバイス10において、N型半導体層23は、粉体吹付法によりN型半導体粒子23pを透明導電層22に吹き付けることにより形成されている。粉体吹付法は、製膜原料を粒子(以下、原料粒子という)にして、搬送ガスによって製膜対象物に吹き付けることで、衝突エネルギーや熱、電気等の補助エネルギーを利用して、室温プロセスで後処理等の必要なく製膜対象物上に原料粒子を成膜する方法である。このような粉体吹付法としては、例えばエアロゾルデポジション法(以下、AD法という)、スプレー法、コールドスプレー法、静電スプレー法、溶射法等が知られている。   In the semiconductor device 10 of the present embodiment, the N-type semiconductor layer 23 is formed by spraying N-type semiconductor particles 23p on the transparent conductive layer 22 by a powder spraying method. In the powder spraying method, the film-forming raw material is made into particles (hereinafter referred to as raw material particles) and sprayed onto the film-forming target with a carrier gas, using auxiliary energy such as collision energy, heat, electricity, etc. In this method, the raw material particles are formed on the object to be formed without the need for post-treatment. As such a powder spraying method, for example, an aerosol deposition method (hereinafter referred to as AD method), a spray method, a cold spray method, an electrostatic spray method, a thermal spraying method and the like are known.

AD法は、ヘリウム等の搬送ガスによって原料粒子を亜音速〜超音速程度まで加速して、基材に吹き付ける方法である。基材表面に衝突した原料粒子は、少なくともその一部が基材表面に食い込んで、容易には剥離しない状態となる。また、原料粒子の基材表面への衝突により、基材表面と原料粒子表面に新生面が形成されて、主にこの新生面において、基材と原料粒子とが接合する。原料粒子の吹き付けを継続することにより、基材表面に食い込んだ原料粒子に対して、別の原料粒子が衝突する。原料粒子同士の衝突によって、互いの原料粒子表面に新生面が形成されて、主にこの新生面において原料粒子同士が接合する。この原料粒子同士の衝突においては、原料粒子が溶融するような温度上昇は発生し難いため、原料粒子同士が接合した界面には、ガラス質からなる粒界層は実質的に存在しない。原料粒子の吹き付けを継続することによって、次第に、基材表面に多数の原料粒子が接合してなる層又は膜が形成される。形成された層又は膜は、原料粒子同士の接合により充分な強度を有するので、焼成による焼き締めを必要としない。このようにAD法では、原料粒子の吹き付け時の条件を調整することによって、良好な多孔質層を形成することができることから、N型半導体層23は、AD法を用いて形成されていることが好ましい。   The AD method is a method in which raw material particles are accelerated to a subsonic speed to a supersonic speed by a carrier gas such as helium and sprayed onto a substrate. At least part of the raw material particles that collide with the surface of the base material bite into the surface of the base material and are not easily peeled off. In addition, a new surface is formed on the surface of the base material and the surface of the raw material particle by the collision of the raw material particles with the surface of the base material, and the base material and the raw material particles are mainly joined on this new surface. By continuing the spraying of the raw material particles, another raw material particle collides with the raw material particles that have digged into the substrate surface. Due to the collision between the raw material particles, a new surface is formed on the surface of the respective raw material particles, and the raw material particles are joined mainly on the new surface. In the collision between the raw material particles, a temperature rise that melts the raw material particles hardly occurs. Therefore, a grain boundary layer made of vitreous does not substantially exist at the interface where the raw material particles are joined to each other. By continuing the spraying of the raw material particles, a layer or a film formed by joining a large number of raw material particles to the surface of the base material is gradually formed. The formed layer or film has sufficient strength due to the joining of the raw material particles, and therefore does not require baking by baking. As described above, in the AD method, a favorable porous layer can be formed by adjusting the conditions at the time of spraying the raw material particles. Therefore, the N-type semiconductor layer 23 is formed using the AD method. Is preferred.

なお、N型半導体層23は、TiO等のN型半導体粒子23pがトルエン等の溶媒に分散された状態の溶液を透明導電層22の上にスピンコートすることで形成されていてもよい。 The N-type semiconductor layer 23 may be formed by spin-coating a solution in which N-type semiconductor particles 23p such as TiO 2 are dispersed in a solvent such as toluene on the transparent conductive layer 22.

P型半導体層24は、太陽光等に対して光吸収を起こし、正の電荷を持つ正孔をキャリアとして電荷を運ぶ機能を有する無機半導体等のP型半導体粒子24p(第二導電型の半導体粒子)から構成されている。このような無機半導体としては、例えば、PbSが挙げられる。また、P型半導体粒子24pの平均粒径は、1nm〜2000nmであることが好ましい。これにより、適度にN型半導体とP型半導体の界面が形成され、光電変換層25の変換効率が向上する。   The P-type semiconductor layer 24 absorbs sunlight and the like, and P-type semiconductor particles 24p (second-conductivity-type semiconductor) such as an inorganic semiconductor having a function of carrying charges by using positively charged holes as carriers. Particle). An example of such an inorganic semiconductor is PbS. The average particle size of the P-type semiconductor particles 24p is preferably 1 nm to 2000 nm. Thereby, an interface between the N-type semiconductor and the P-type semiconductor is appropriately formed, and the conversion efficiency of the photoelectric conversion layer 25 is improved.

P型半導体粒子24pは、量子ドットであってもよく、量子ドットでなくてもよい。但し、N型半導体粒子23pが量子ドットではない場合は、P型半導体粒子24pを量子ドットとした方が好ましい。P型半導体粒子24pを量子ドットとする場合は、P型半導体粒子24pの量子サイズ効果を高めて光電変換層25の変換効率を向上させる点から、P型半導体粒子24pの平均粒径は1nm〜10nmであることが好ましい。   The P-type semiconductor particles 24p may be quantum dots or may not be quantum dots. However, when the N-type semiconductor particles 23p are not quantum dots, it is preferable to use the P-type semiconductor particles 24p as quantum dots. When the P-type semiconductor particles 24p are quantum dots, the average particle size of the P-type semiconductor particles 24p is 1 nm to from the point that the quantum size effect of the P-type semiconductor particles 24p is increased to improve the conversion efficiency of the photoelectric conversion layer 25. 10 nm is preferred.

本実施形態の半導体デバイス10において、P型半導体層24は、AD法、スプレー法、コールドスプレー法、静電スプレー法、溶射法等の粉体吹付法によりP型半導体粒子24pをN型半導体層23に吹き付けることにより形成されている。従って、光電変換層25は、室温プロセスにより連続的に、且つ、後処理を必要とせず比較的短時間で形成されている。また、P型半導体層24側のN型半導体層23には、P型半導体粒子24pをN型半導体層23に吹き付ける際に、P型半導体粒子24pの一部が個々に又は複数で繋がってP型半導体層24との界面に接するようにして侵入している(図1参照)。このようなN型半導体層23と、P型半導体粒子24p及びP型半導体層24との界面は、PN接合26になっており、N型半導体に電子が流れて、P型半導体に正孔が流れることで、電荷分離が促進される。   In the semiconductor device 10 of the present embodiment, the P-type semiconductor layer 24 is formed by applying the P-type semiconductor particles 24p to the N-type semiconductor layer by a powder spraying method such as an AD method, a spray method, a cold spray method, an electrostatic spray method, or a spraying method. 23 is formed by spraying. Accordingly, the photoelectric conversion layer 25 is formed continuously by a room temperature process and in a relatively short time without the need for post-processing. In addition, when the P-type semiconductor particles 24p are sprayed onto the N-type semiconductor layer 23, a part of the P-type semiconductor particles 24p are connected individually or plurally to the N-type semiconductor layer 23 on the P-type semiconductor layer 24 side. It penetrates in contact with the interface with the mold semiconductor layer 24 (see FIG. 1). The interface between the N-type semiconductor layer 23 and the P-type semiconductor particles 24p and the P-type semiconductor layer 24 is a PN junction 26. Electrons flow to the N-type semiconductor and holes to the P-type semiconductor. By flowing, charge separation is promoted.

なお、P型半導体層24は、PbS等のP型半導体粒子24pがトルエン等の溶媒に分散された状態の溶液をN型半導体層23の上にスピンコートすることで形成されていてもよい。但し、N型半導体層23が前記スピンコートにより形成されている場合は、P型半導体層24は、上記の粉体吹付法により形成されている。   The P-type semiconductor layer 24 may be formed by spin-coating a solution in which P-type semiconductor particles 24p such as PbS are dispersed in a solvent such as toluene on the N-type semiconductor layer 23. However, when the N-type semiconductor layer 23 is formed by the spin coating, the P-type semiconductor layer 24 is formed by the above-described powder spraying method.

光電変換層25を構成するN型半導体層23とP型半導体層24の少なくとも一方の厚みは、0.05μm〜20μmであることが好ましい。これにより、光電変換層25における光吸収が適度になされ、且つN型半導体層23とP型半導体層24においてそれぞれ、効率よく電子と正孔が透明導電層22、対向導電層27の各電極まで輸送される。   The thickness of at least one of the N-type semiconductor layer 23 and the P-type semiconductor layer 24 constituting the photoelectric conversion layer 25 is preferably 0.05 μm to 20 μm. Thereby, light absorption in the photoelectric conversion layer 25 is moderately performed, and electrons and holes are efficiently transferred to the respective electrodes of the transparent conductive layer 22 and the counter conductive layer 27 in the N-type semiconductor layer 23 and the P-type semiconductor layer 24, respectively. Transported.

対向導電層27は、半導体デバイス10の第二電極を構成するために設けられており、スパッタリング法や印刷法によりP型半導体層24の上に形成されている。また、対向導電層27は、半導体デバイス10の厚み方向において光電変換層25を介して透明導電層22と対向している。対向導電層27には、例えば、酸化モリブデン(MoO、ここでxは整数)、金、銀等が用いられる。 The counter conductive layer 27 is provided to form the second electrode of the semiconductor device 10 and is formed on the P-type semiconductor layer 24 by a sputtering method or a printing method. The counter conductive layer 27 is opposed to the transparent conductive layer 22 via the photoelectric conversion layer 25 in the thickness direction of the semiconductor device 10. For example, molybdenum oxide (MoO x , where x is an integer), gold, silver, or the like is used for the counter conductive layer 27.

電流取出部29は、透明導電層22内の電流を取り出すために設けられており、スパッタリング法や印刷法により、平面視において光電変換層25が形成されていない透明導電層22の上に形成されている。電流取出部29には、例えば、金、銅等が用いられる。   The current extraction portion 29 is provided to extract the current in the transparent conductive layer 22 and is formed on the transparent conductive layer 22 where the photoelectric conversion layer 25 is not formed in a plan view by a sputtering method or a printing method. ing. For the current extraction part 29, for example, gold, copper or the like is used.

本発明において、第一導電型の半導体粒子とは、例えばN型の半導体粒子であり、また、第二導電型の半導体粒子とは、第一導電型の半導体粒子がN型である場合のP型の半導体粒子である。また、第一導電型の半導体粒子がP型の半導体粒子である場合は、第二導電型の半導体粒子はN型の半導体粒子である。
以上、半導体粒子の場合を例にして説明したが、半導体層の場合も同様である。
即ち、上記説明した半導体デバイス10の光電変換層25は、P型半導体層と、N型半導体層が順次積層形成されてなる複合層であってもよい。この場合、対向導電層27はN型半導体層に接するので、対向導電層27には、仕事関数がN型半導体にあった材料を用いることが好ましく、例えばカルシウムやアルミニウムが用いられる。
In the present invention, the first conductive type semiconductor particles are, for example, N type semiconductor particles, and the second conductive type semiconductor particles are P in the case where the first conductive type semiconductor particles are N type. Type semiconductor particles. When the first conductivity type semiconductor particles are P type semiconductor particles, the second conductivity type semiconductor particles are N type semiconductor particles.
The case of semiconductor particles has been described above as an example, but the same applies to the case of a semiconductor layer.
That is, the photoelectric conversion layer 25 of the semiconductor device 10 described above may be a composite layer in which a P-type semiconductor layer and an N-type semiconductor layer are sequentially stacked. In this case, since the opposing conductive layer 27 is in contact with the N-type semiconductor layer, it is preferable to use a material having a work function suitable for the N-type semiconductor for the opposing conductive layer 27, for example, calcium or aluminum.

図2は、本発明の第一実施形態である半導体デバイス10を用いた太陽電池100を示す断面図である。図2に示すように、太陽電池100は量子ドット太陽電池であって、半導体デバイス10の対向導電層27に配線111を接続して、電流取出部29に配線112を接続することにより製造することができる。太陽電池100では、光電変換層25に太陽光等の光が照射されると、N型半導体層23内の電子が透明導電層22側に移動し、P型半導体層24内の正孔が対向導電層27側に移動することでPN接合26での電荷分離が促進され、光電流が発生する。光電流は、配線111,112の端子111e,112eから太陽電池100の外部に取り出される。   FIG. 2 is a cross-sectional view showing a solar cell 100 using the semiconductor device 10 according to the first embodiment of the present invention. As shown in FIG. 2, the solar cell 100 is a quantum dot solar cell, and is manufactured by connecting the wiring 111 to the opposing conductive layer 27 of the semiconductor device 10 and connecting the wiring 112 to the current extraction portion 29. Can do. In the solar cell 100, when the photoelectric conversion layer 25 is irradiated with light such as sunlight, electrons in the N-type semiconductor layer 23 move to the transparent conductive layer 22 side, and holes in the P-type semiconductor layer 24 face each other. By moving to the conductive layer 27 side, charge separation at the PN junction 26 is promoted, and a photocurrent is generated. Photocurrent is taken out of the solar cell 100 from the terminals 111 e and 112 e of the wirings 111 and 112.

図3は、本発明の第一実施形態である半導体デバイス10を用いた発光素子101を示す断面図である。図3に示すように、発光素子101は所謂、発光ダイオードであって、光電変換層25のPN接合26に順方向バイアスがかかるように、対向導電層27及び電流取出部29に配線115を接続することにより製造することができる。発光素子101では、配線115の電源等から電流取出部29及び透明導電層22を介してN型半導体層23に負電圧が印加されると共に、対向導電層27を介してP型半導体層24に正電圧が印加され、N型半導体層23の電子とP型半導体層24の正孔がそれぞれPN接合26側に引き寄せられる。PN接合26では電子と正孔との再結合に伴い、これらの有するエネルギーが光として放出される。従って、N型及びP型の半導体層23,24への電圧印加量を制御することにより発光強度等が調節され、発光素子101が動作する。   FIG. 3 is a cross-sectional view showing a light emitting element 101 using the semiconductor device 10 according to the first embodiment of the present invention. As shown in FIG. 3, the light emitting element 101 is a so-called light emitting diode, and a wiring 115 is connected to the counter conductive layer 27 and the current extraction unit 29 so that a forward bias is applied to the PN junction 26 of the photoelectric conversion layer 25. Can be manufactured. In the light emitting element 101, a negative voltage is applied to the N-type semiconductor layer 23 from the power source of the wiring 115 through the current extraction part 29 and the transparent conductive layer 22, and to the P-type semiconductor layer 24 through the counter conductive layer 27. A positive voltage is applied, and electrons in the N-type semiconductor layer 23 and holes in the P-type semiconductor layer 24 are attracted to the PN junction 26 side. In the PN junction 26, the energy possessed by electrons and holes is released as light. Therefore, by controlling the voltage application amount to the N-type and P-type semiconductor layers 23 and 24, the light emission intensity and the like are adjusted, and the light emitting element 101 operates.

図4は、本発明の第一実施形態である半導体デバイス10を用いた受光素子102を示す断面図である。図4に示すように、受光素子102は所謂、フォトダイオードであって、光電変換層25のPN接合26に逆方向バイアスがかかるように、対向導電層27及び電流取出部29に配線116を接続することにより製造することができる。図4では、図2の太陽電池100と同様の配線111,112に配線116が接続されている回路構成を示しているが、この構成に限定されず、配線116はP型半導体層24に負電圧が印加され得る構成を有していればよい。配線116の電源等から対向導電層27を介してP型半導体層24に負電圧を印加した状態で、光電変換層25に光が照射されると、PN接合26での内部光電効果により光電子が発生し、光電子はN型半導体層23に、正孔はP型半導体層23に移動して起電力が発生する。従って、配線111,112の端子111e,112eから受光素子102の外部に直流電流を取り出すことができる。   FIG. 4 is a sectional view showing a light receiving element 102 using the semiconductor device 10 according to the first embodiment of the present invention. As shown in FIG. 4, the light receiving element 102 is a so-called photodiode, and a wiring 116 is connected to the counter conductive layer 27 and the current extraction unit 29 so that a reverse bias is applied to the PN junction 26 of the photoelectric conversion layer 25. Can be manufactured. 4 illustrates a circuit configuration in which the wiring 116 is connected to the wirings 111 and 112 similar to the solar cell 100 in FIG. 2, but the wiring 116 is not limited to this configuration, and the wiring 116 is negatively connected to the P-type semiconductor layer 24. It is only necessary to have a configuration to which a voltage can be applied. When light is applied to the photoelectric conversion layer 25 in a state where a negative voltage is applied to the P-type semiconductor layer 24 from the power source of the wiring 116 through the counter conductive layer 27, photoelectrons are generated by the internal photoelectric effect at the PN junction 26. The generated photoelectrons move to the N-type semiconductor layer 23 and the holes move to the P-type semiconductor layer 23 to generate an electromotive force. Accordingly, a direct current can be taken out from the light receiving element 102 from the terminals 111 e and 112 e of the wirings 111 and 112.

以上、本実施形態における半導体デバイス10として量子ドット太陽電池に適用可能な半導体デバイスを例示して説明したが、半導体デバイス10はPN接合26を有する量子ドット構造の光電変換層25を備えた半導体デバイスであれば、特に限定されない。   As mentioned above, the semiconductor device applicable to the quantum dot solar cell has been exemplified and described as the semiconductor device 10 in the present embodiment, but the semiconductor device 10 includes the photoelectric conversion layer 25 having the quantum dot structure having the PN junction 26. If it is, it will not be specifically limited.

次いで、本実施形態の半導体デバイス10の製造方法(以下、単に製造方法という)について説明する。   Next, a method for manufacturing the semiconductor device 10 of the present embodiment (hereinafter simply referred to as a manufacturing method) will be described.

本実施形態の製造方法では、例えば、図5に示す製膜装置50が用いられる。製膜装置50は、基材Dを収容して、その一方の面DaにAD法等の粉体吹付法により光電変換層25等を形成するための製膜室51を備えている。製膜室51内には、基材Dを配置するための配置面52aを有するステージ52が設けられている。ステージ52は、基材Dを配置した状態で水平方向に移動可能となっている。製膜室51には、真空ポンプ53が接続されており、製膜室51内が陰圧にされる。   In the manufacturing method of the present embodiment, for example, a film forming apparatus 50 shown in FIG. 5 is used. The film forming apparatus 50 includes a film forming chamber 51 for accommodating the substrate D and forming the photoelectric conversion layer 25 and the like on one surface Da thereof by a powder spraying method such as the AD method. In the film forming chamber 51, a stage 52 having an arrangement surface 52a for arranging the substrate D is provided. The stage 52 is movable in the horizontal direction with the base material D disposed. A vacuum pump 53 is connected to the film forming chamber 51, and the inside of the film forming chamber 51 is set to a negative pressure.

また、製膜室51内には、ステージ52の配置面52a上に配置された基材Dの一方の面Daに開口部54aが対向するようにノズル54が配設されている。開口部54aは、基材Dの一方の面Daに均一に製膜を行う点から、基材Dが平面視で矩形であれば、平面視で矩形であることが好ましいが、その平面視形状は特に限定されない。ノズル54は、搬送管55を介して、ガスボンベ56と接続されている。搬送管55の途中には、ガスボンベ56側から順に、マスフロー制御器57、エアロゾル発生器58、解砕器59及び分級器60が設けられている。   In the film forming chamber 51, a nozzle 54 is disposed so that the opening 54a faces the one surface Da of the substrate D disposed on the arrangement surface 52a of the stage 52. The opening 54a is preferably rectangular in plan view if the base material D is rectangular in plan view from the viewpoint of uniformly forming a film on one surface Da of the base material D. Is not particularly limited. The nozzle 54 is connected to the gas cylinder 56 through the transport pipe 55. A mass flow controller 57, an aerosol generator 58, a crusher 59, and a classifier 60 are provided in the middle of the transport pipe 55 from the gas cylinder 56 side.

製膜装置50では、ヘリウム等の搬送ガスをガスボンベ56から搬送管55へ供給し、搬送ガスの流速をマスフロー制御器57で調整する。エアロゾル発生器58には吹き付け用の原料粒子を装填し、搬送管55中を流れる搬送ガスに原料粒子を分散させて、原料粒子を解砕器59及び分級器60へ搬送する。そして、ノズル54から原料粒子71が亜音速〜超音速の噴射速度で基材Dの一方の面Daに噴射される。   In the film forming apparatus 50, a carrier gas such as helium is supplied from the gas cylinder 56 to the carrier pipe 55, and the flow rate of the carrier gas is adjusted by the mass flow controller 57. The aerosol generator 58 is loaded with raw material particles for spraying, and the raw material particles are dispersed in a carrier gas flowing in the carrier pipe 55 and conveyed to the crusher 59 and the classifier 60. Then, the raw material particles 71 are injected from the nozzle 54 onto the one surface Da of the substrate D at a subsonic to supersonic injection speed.

本実施形態の製造方法では、図6に示す製膜装置70を用いることもできる。製膜装置70の構成要素において、図5に示す製膜装置50の構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。   In the manufacturing method of this embodiment, the film forming apparatus 70 shown in FIG. 6 can also be used. In the constituent elements of the film forming apparatus 70, the same constituent elements as those of the film forming apparatus 50 shown in FIG.

製膜装置70には、原料粒子及び搬送ガスを基材Dに向けて噴射するための搬送路として、2つの搬送管55A,55Bが設けられている。即ち、製膜装置70では、搬送管55A,55Bの各ノズル54A,54Bから異なる二種類の原料粒子71A,71Bを基材Dの面Daに連続的又は同時に吹き付けることができる。二つの搬送管55A,55Bに設けられているガスボンベ56A,56B、マスフロー制御器57A,57B、エアロゾル発生器58A,58B、解砕器59A,59B及び分級器60A,60Bの機能はそれぞれ、製膜装置50のガスボンベ56、マスフロー制御器57、エアロゾル発生器58、解砕器59及び分級器60の機能と同一の機能を有する。   The film forming apparatus 70 is provided with two transfer pipes 55A and 55B as transfer paths for injecting the raw material particles and the transfer gas toward the substrate D. That is, in the film forming apparatus 70, two different kinds of raw material particles 71A and 71B can be sprayed continuously or simultaneously on the surface Da of the substrate D from the nozzles 54A and 54B of the transport pipes 55A and 55B. The functions of the gas cylinders 56A and 56B, the mass flow controllers 57A and 57B, the aerosol generators 58A and 58B, the crushers 59A and 59B, and the classifiers 60A and 60B provided in the two transport pipes 55A and 55B are respectively formed into films. The apparatus 50 has the same functions as those of the gas cylinder 56, the mass flow controller 57, the aerosol generator 58, the crusher 59, and the classifier 60 of the apparatus 50.

製膜装置70は、異なる二種類の原料粒子の連続的又は同時吹き付けを可能とするが、ノズル54A,54Bを近接させ、二つの搬送管55A,55Bとそれらに設けられた各構成要素の配置を工夫することにより、一種類の原料粒子や複数種類の原料粒子が混合されてなる混合物を一つの搬送管55で搬送してノズル54から吹き付ける製膜装置50と同程度の収容スペースがあればよい。従って、製膜装置70によれば、半導体デバイスの製造装置の省スペース化を図ることができる。   The film forming apparatus 70 enables continuous or simultaneous spraying of two different kinds of raw material particles. However, the nozzles 54A and 54B are brought close to each other, and the arrangement of the two conveying pipes 55A and 55B and the constituent elements provided on them is provided. If there is a storage space similar to that of the film forming apparatus 50 that transports a mixture of a single type of raw material particles or a plurality of types of raw material particles through a single transport pipe 55 and sprays it from the nozzle 54 Good. Therefore, according to the film forming apparatus 70, space saving of the semiconductor device manufacturing apparatus can be achieved.

続いて、本実施形態の製造方法の各工程について説明する。
先ず、図7(a)に示すガラス基板等の基板21の上に、図7(b)に示すように、スパッタリング等の方法を用いてITOやFTO等からなる透明導電層22を形成する。なお、透明導電層22の形成は、製膜装置50又は製膜装置70を用いて、透明導電層22の原料粒子を粉体吹付法により基板21の上に吹き付けることにより行ってもよい。
Then, each process of the manufacturing method of this embodiment is demonstrated.
First, as shown in FIG. 7B, a transparent conductive layer 22 made of ITO, FTO or the like is formed on a substrate 21 such as a glass substrate shown in FIG. 7A using a method such as sputtering. The transparent conductive layer 22 may be formed by spraying the raw material particles of the transparent conductive layer 22 on the substrate 21 by a powder spraying method using the film forming apparatus 50 or the film forming apparatus 70.

次に、図5に示す製膜装置50又は図6に示す製膜装置70の製膜室51内のステージ52の配置面52aに、図7(b)に示す透明導電層22が形成された基板21を基材Dとして配置する。基材Dの一方の面Daは、露出している透明導電層22の表面(透明導電層22の基板21と接している面とは反対側の面)とする。この後、真空ポンプ53により、製膜室51内を真空にする。また、搬送管55を介して、ガスボンベ56から製膜室51内に搬送ガスとしてヘリウムを供給し、製膜室51内をヘリウム雰囲気とする。   Next, the transparent conductive layer 22 shown in FIG. 7B was formed on the arrangement surface 52a of the stage 52 in the film forming chamber 51 of the film forming apparatus 50 shown in FIG. 5 or the film forming apparatus 70 shown in FIG. The substrate 21 is arranged as the base material D. One surface Da of the base material D is the exposed surface of the transparent conductive layer 22 (the surface opposite to the surface in contact with the substrate 21 of the transparent conductive layer 22). Thereafter, the inside of the film forming chamber 51 is evacuated by the vacuum pump 53. Further, helium is supplied as a carrier gas from the gas cylinder 56 into the film forming chamber 51 via the transfer pipe 55, and the inside of the film forming chamber 51 is made a helium atmosphere.

本実施形態において、搬送ガス(ヘリウム)によって加速する原料粒子の速度としては、10m/s〜1000m/sが好ましく、10m/s〜250m/sがより好ましい。前記範囲の上限値以下であることにより、基材又は既に堆積している原料粒子に衝突した際に、原料粒子が過度に砕けることなく、吹き付け時の粒径をほぼ保ったまま、製膜される。前記範囲の下限値以上であることにより、透明導電層22の原料粒子が基材又は既に堆積している原料粒子に確実に接合させて、充分な強度の層又は膜を形成できる。なお、搬送ガスによって加速する原料粒子の速度は、基材の種類に応じて適宜調整すればよい。   In the present embodiment, the speed of the raw material particles accelerated by the carrier gas (helium) is preferably 10 m / s to 1000 m / s, and more preferably 10 m / s to 250 m / s. By being below the upper limit of the above range, when colliding with the base material or already deposited raw material particles, the raw material particles are not excessively crushed, and the film is formed while maintaining the particle size at the time of spraying substantially. The By being at least the lower limit of the above range, the raw material particles of the transparent conductive layer 22 can be reliably bonded to the base material or the raw material particles already deposited, and a sufficiently strong layer or film can be formed. In addition, what is necessary is just to adjust suitably the speed | rate of the raw material particle accelerated by carrier gas according to the kind of base material.

本実施形態の製造方法において、原料粒子の吹き付けは常温環境で行われることが好ましい。ここで、常温とは透明導電層22の原料粒子の融点より十分低い温度のことを指し、実質的には200℃以下である。常温環境の温度は、基材Dの融点以下であることが好ましい。   In the manufacturing method of this embodiment, it is preferable that the raw material particles are sprayed in a room temperature environment. Here, normal temperature refers to a temperature sufficiently lower than the melting point of the raw material particles of the transparent conductive layer 22, and is substantially 200 ° C. or lower. The temperature of the normal temperature environment is preferably not higher than the melting point of the substrate D.

次に、ガスボンベ56から製膜室51内にヘリウムを供給し続けたまま、図7(c)に示すように、基板21に形成された透明導電層22の上に、AD法等の粉体吹付法を用いてTiO、ZnO、SnO等の金属酸化物からなるN型半導体層23を形成する。N型半導体層23の厚みは、N型半導体層23とP型半導体層24においてそれぞれ、効率よく電子と正孔を輸送する点から、0.05μm〜20μmとすることが好ましい。 Next, while the helium is continuously supplied from the gas cylinder 56 into the film forming chamber 51, as shown in FIG. 7C, powder such as AD method is formed on the transparent conductive layer 22 formed on the substrate 21. An N-type semiconductor layer 23 made of a metal oxide such as TiO 2 , ZnO, SnO 2 is formed using a spraying method. The thickness of the N-type semiconductor layer 23 is preferably 0.05 μm to 20 μm from the viewpoint of efficiently transporting electrons and holes in the N-type semiconductor layer 23 and the P-type semiconductor layer 24, respectively.

透明導電層22の上にN型半導体層23を形成するには、製膜装置50のエアロゾル発生器58に、前記金属酸化物の微粒子からなるN型半導体粒子23pを装填し、そのN型半導体粒子を、搬送管55中を流れる搬送ガスに分散させて、解砕器59及び分級器60へ搬送する。そして、ノズル54の開口部54aから、透明導電層22の前記表面に、原料粒子71としてN型半導体粒子23pを吹き付ける。なお、N型半導体粒子23pを構成する金属酸化物の平均粒径は、SEM観察により複数の粒子径を測定して平均する方法やレーザー回折式粒度分布測定装置の測定により得られた粒子径(体積平均径)分布のピーク値として決定する方法により測定することができる。   In order to form the N-type semiconductor layer 23 on the transparent conductive layer 22, the aerosol generator 58 of the film forming apparatus 50 is loaded with the N-type semiconductor particles 23 p made of the metal oxide fine particles, and the N-type semiconductor is formed. The particles are dispersed in a carrier gas flowing in the carrier pipe 55 and conveyed to the crusher 59 and the classifier 60. Then, N-type semiconductor particles 23 p are sprayed as raw material particles 71 from the opening 54 a of the nozzle 54 onto the surface of the transparent conductive layer 22. In addition, the average particle diameter of the metal oxide constituting the N-type semiconductor particles 23p is a particle diameter obtained by a method of measuring and averaging a plurality of particle diameters by SEM observation or a laser diffraction particle size distribution measuring device ( It can be measured by a method of determining the peak value of the (volume average diameter) distribution.

本実施形態の製造方法では、N型半導体粒子23pとしてアナターゼ型TiO粒子を用いる場合を例に挙げる。基板21の上に形成された透明導電層22の前記表面に、アナターゼ型TiO粒子を高速で吹き付けて、透明導電層22とアナターゼ型TiO粒子とを接合させると共に、アナターゼ型TiO粒子同士を接合させることによって、透明導電層22の上にアナターゼ型TiO粒子からなるN型半導体層23を形成する。なお、N型半導体粒子23pとして、アナターゼ型TiOとルチル型TiOの混合物、或いは、ルチル型TiOのみを用いてもよい。この場合、50wt%〜100wt%のルチル型TiOに対して50wt%〜0wt%のアナターゼ型TiOを適宜混合して用いることが好ましい。 In the production method of the present embodiment, a case of using anatase type TiO 2 particles as an N-type semiconductor particles 23p example. The formed the surface of the transparent conductive layer 22 on the substrate 21, by blowing anatase TiO 2 particles at high speed, with bonding the transparent conductive layer 22 and the anatase type TiO 2 particles, anatase-type TiO 2 grains To form an N-type semiconductor layer 23 made of anatase-type TiO 2 particles on the transparent conductive layer 22. As the N-type semiconductor particles 23p, a mixture of anatase TiO 2 and rutile TiO 2 or only rutile TiO 2 may be used. In this case, it is preferable that 50 wt% to 0 wt% of anatase TiO 2 is appropriately mixed with 50 wt% to 100 wt% of rutile TiO 2 .

N型半導体粒子23pの吹き付け時において、搬送ガスによって加速するN型半導体粒子23pの速度としては、10〜1000m/sが好ましく、10〜250m/sがより好ましい。N型半導体粒子23pの速度が前記上限以下であることにより、N型半導体粒子23pが透明導電層22に衝突した際に過度に砕けることなく、N型半導体粒子23pを吹き付け時の粒径を保持させて積層することができる。また、N型半導体粒子23pの速度が前記下限以上であることにより、N型半導体粒子23pを基板21又は既に堆積しているN型半導体粒子23pに確実に接合させて、充分な強度のN型半導体層23を形成することができる。搬送ガスによって加速するアナターゼ型TiO粒子等のN型半導体粒子23pの速度は、上記範囲内において、透明導電層22やN型半導体層23の材質に応じて適宜調整すればよい。 When the N-type semiconductor particles 23p are sprayed, the speed of the N-type semiconductor particles 23p accelerated by the carrier gas is preferably 10 to 1000 m / s, more preferably 10 to 250 m / s. When the speed of the N-type semiconductor particles 23p is equal to or less than the above upper limit, the N-type semiconductor particles 23p are maintained in a particle size at the time of spraying the N-type semiconductor particles 23p without being excessively crushed when colliding with the transparent conductive layer 22. And can be laminated. In addition, since the speed of the N-type semiconductor particles 23p is equal to or higher than the lower limit, the N-type semiconductor particles 23p are surely bonded to the substrate 21 or the already deposited N-type semiconductor particles 23p, so The semiconductor layer 23 can be formed. The speed of the N-type semiconductor particles 23p such as anatase-type TiO 2 particles accelerated by the carrier gas may be appropriately adjusted in accordance with the material of the transparent conductive layer 22 and the N-type semiconductor layer 23 within the above range.

本実施形態において、N型半導体粒子23pの吹き付けは、常温環境で行われることが好ましい。ここで常温とは、アナターゼ型TiO粒子等のN型半導体粒子23pの融点より十分低い温度のことを指し、実質的には200℃以下である。また、常温環境の温度は、基材Dの融点以下であることが好ましい。 In the present embodiment, the N-type semiconductor particles 23p are preferably sprayed in a normal temperature environment. Here, normal temperature refers to a temperature sufficiently lower than the melting point of the N-type semiconductor particles 23p such as anatase-type TiO 2 particles, and is substantially 200 ° C. or lower. Moreover, it is preferable that the temperature of a normal temperature environment is below the melting point of the base material D.

本実施形態の製造方法において、粉体吹付法としてAD法を選択して多孔質なN型半導体層23を製膜する場合は、N型半導体層23の空孔率はN型半導体粒子23pの吹き付け速度や吹き付け角度によっても影響を受けるが、主に影響する要因は、吹き付けるN型半導体粒子23pの平均粒径である。好ましい平均粒径1nm〜2000nmの範囲内で、平均粒径を大きくする程、N型半導体層23の空孔率は高くなり、平均粒径を小さくする程、N型半導体層23の空孔率は低くなる傾向がある。なお、N型半導体層23の空孔率が高すぎると、N型半導体層23における電荷の運搬経路が細切れになって電荷が遠回りをするため、結果として電荷の運搬経路が長くなり、光電変換層25の変換効率が低下して好ましくない。また、N型半導体層23の空孔率が低すぎるとN型半導体層23が緻密になり過ぎてN型半導体とP型半導体との界面が少なくなるため、好ましくない。従って、N型半導体粒子23pの平均粒径は前記範囲内で適宜調整することが好ましい。   In the manufacturing method of the present embodiment, when the AD method is selected as the powder spraying method to form the porous N-type semiconductor layer 23, the porosity of the N-type semiconductor layer 23 is that of the N-type semiconductor particles 23p. Although influenced by the spraying speed and the spraying angle, the factor that mainly affects the average particle diameter of the N-type semiconductor particles 23p to be sprayed. Within a preferable average particle diameter of 1 nm to 2000 nm, the porosity of the N-type semiconductor layer 23 increases as the average particle diameter increases, and the porosity of the N-type semiconductor layer 23 decreases as the average particle diameter decreases. Tend to be lower. Note that if the porosity of the N-type semiconductor layer 23 is too high, the charge transport path in the N-type semiconductor layer 23 is shredded and the charge goes around, resulting in a longer charge transport path and photoelectric conversion. The conversion efficiency of the layer 25 is undesirably lowered. Further, if the porosity of the N-type semiconductor layer 23 is too low, the N-type semiconductor layer 23 becomes too dense and the interface between the N-type semiconductor and the P-type semiconductor is reduced, which is not preferable. Therefore, it is preferable to appropriately adjust the average particle size of the N-type semiconductor particles 23p within the above range.

N型半導体粒子23pは、量子ドットとしてもよく、しなくてもよい。N型半導体粒子23pを量子ドットとする場合は、N型半導体粒子23pの量子サイズ効果を高めて光電変換層25の変換効率を向上させる点から、N型半導体粒子23pの平均粒径を1nm〜10nmとすることが好ましい。   The N-type semiconductor particles 23p may or may not be quantum dots. In the case where the N-type semiconductor particles 23p are quantum dots, the average particle size of the N-type semiconductor particles 23p is set to 1 nm to 1 nm in terms of enhancing the quantum size effect of the N-type semiconductor particles 23p and improving the conversion efficiency of the photoelectric conversion layer 25. The thickness is preferably 10 nm.

公知のAD法としては、例えば、国際公開第WO01/27348A1号パンフレットに開示されている超微粒子ビーム堆積法及びその装置、又は特許第3265481号公報の脆性材料超微粒子低温成形法及びその装置が挙げられる。これらの公知のAD法では、吹き付ける原料粒子をボールミル等で前処理することにより、クラックが入るか入らないか程度の内部歪を予め加えておくことが重要であるとされている。この内部歪を加えておくことによって、吹き付けられた原料粒子が、基材又は既に堆積した原料粒子に衝突する際に破砕や変形を起し易くすることができ、この結果、緻密な膜を形成することができるとの記載がなされている。本実施形態の製造方法においても、アナターゼ型TiO粒子等のN型半導体粒子23pに内部歪を加えておくことによって、適度に緻密なN型半導体層23を形成することができる。 Known AD methods include, for example, the ultrafine particle beam deposition method and apparatus disclosed in International Publication No. WO01 / 27348A1, or the brittle material ultrafine particle low temperature molding method and apparatus disclosed in Japanese Patent No. 3265481. It is done. In these known AD methods, it is considered important to preliminarily add internal strains to the extent that cracks are generated or not by pre-processing the raw material particles to be sprayed with a ball mill or the like. By adding this internal strain, the sprayed raw material particles can be easily crushed and deformed when colliding with the base material or the already deposited raw material particles, thereby forming a dense film. It is described that it can be done. Also in the manufacturing method of this embodiment, a moderately dense N-type semiconductor layer 23 can be formed by applying internal strain to the N-type semiconductor particles 23p such as anatase TiO 2 particles.

次に、製膜装置50の製膜室51を開放することなく、ガスボンベ56から製膜室51内にヘリウム等の搬送ガスを供給し続けたまま、図7(d)に示すように、AD法等の粉体吹付法を用いて、N型半導体層23の上にPbS等の無機半導体からなるP型半導体層24を形成する。本工程において、必要があれば製膜室51を開放してP型半導体層24を形成してもよいが、製膜室51を開放せずに連続してN型半導体層23の上にP型半導体層24を形成することにより、光電変換層25への不純物の混入を確実に防止することができる。P型半導体層24の厚みは、N型半導体層23とP型半導体層24においてそれぞれ、効率よく電子と正孔を輸送する点から、0.05μm〜20μmとすることが好ましい。   Next, as shown in FIG. 7D, the carrier gas such as helium is continuously supplied from the gas cylinder 56 into the film forming chamber 51 without opening the film forming chamber 51 of the film forming apparatus 50. A P-type semiconductor layer 24 made of an inorganic semiconductor such as PbS is formed on the N-type semiconductor layer 23 by using a powder spraying method such as a method. In this step, if necessary, the film forming chamber 51 may be opened to form the P-type semiconductor layer 24. However, the P-type semiconductor layer 24 may be continuously formed on the N-type semiconductor layer 23 without opening the film forming chamber 51. By forming the type semiconductor layer 24, it is possible to reliably prevent impurities from being mixed into the photoelectric conversion layer 25. The thickness of the P-type semiconductor layer 24 is preferably 0.05 μm to 20 μm from the viewpoint of efficiently transporting electrons and holes in the N-type semiconductor layer 23 and the P-type semiconductor layer 24, respectively.

具体的には、エアロゾル発生器58に吹き付け用の無機半導体の微粒子からなるP型半導体粒子24pを装填した後、搬送管55中を流れる搬送ガスにP型半導体粒子24pを分散させて、解砕器59及び分級器60へ搬送する。そして、ノズル54の開口部54aから、N型半導体層23の表面(N型半導体層23の透明導電層22と接している面とは反対側の面)に、P型半導体粒子24pを吹き付ける。N型半導体層23と同様に、P型半導体層24におけるP型半導体粒子24pの量子サイズ効果を高めるためには、P型半導体粒子24pには平均粒径が1nm〜2000nmである無機半導体の微粒子を用いることが好ましい。なお、P型半導体粒子24pを構成する無機半導体の平均粒径は、N型半導体層23のN型半導体粒子23pを構成する金属酸化物の平均粒径を測定する方法と同様の方法により測定できる。   Specifically, after the P-type semiconductor particles 24p made of inorganic semiconductor fine particles for spraying are loaded into the aerosol generator 58, the P-type semiconductor particles 24p are dispersed in the carrier gas flowing in the carrier pipe 55, and then crushed. To the container 59 and the classifier 60. Then, P-type semiconductor particles 24p are sprayed from the opening 54a of the nozzle 54 onto the surface of the N-type semiconductor layer 23 (the surface opposite to the surface in contact with the transparent conductive layer 22 of the N-type semiconductor layer 23). Similar to the N-type semiconductor layer 23, in order to enhance the quantum size effect of the P-type semiconductor particles 24p in the P-type semiconductor layer 24, the P-type semiconductor particles 24p include inorganic semiconductor fine particles having an average particle diameter of 1 nm to 2000 nm. Is preferably used. The average particle size of the inorganic semiconductor constituting the P-type semiconductor particles 24p can be measured by a method similar to the method for measuring the average particle size of the metal oxide constituting the N-type semiconductor particles 23p of the N-type semiconductor layer 23. .

P型半導体粒子24pは、量子ドットでしてもよく、しなくてもよい。但し、N型半導体粒子23pを量子ドットとしない場合は、P型半導体粒子24pを量子ドットとする。P型半導体粒子24pを量子ドットとする場合は、P型半導体粒子24pの量子サイズ効果を高めて光電変換層25の変換効率を向上させる点から、P型半導体粒子24pの平均粒径を1nm〜10nmとすることが好ましい。   The P-type semiconductor particles 24p may or may not be quantum dots. However, when the N-type semiconductor particles 23p are not quantum dots, the P-type semiconductor particles 24p are quantum dots. When the P-type semiconductor particles 24p are quantum dots, the average particle size of the P-type semiconductor particles 24p is set to 1 nm to 1 nm in that the quantum size effect of the P-type semiconductor particles 24p is enhanced to improve the conversion efficiency of the photoelectric conversion layer 25. The thickness is preferably 10 nm.

粉体吹付法を用いたP型半導体層24の形成における好ましい吹き付け条件等は、N型半導体層23について上記説明した内容と同様であるため、その説明を省略する。本工程において、N型半導体層23にP型半導体粒子24pを吹き付けた際には、図7(d)に示すように、P型半導体層24側のN型半導体層23の表面にP型半導体粒子24pの一部が侵入する。従って、N型半導体層23に侵入したP型半導体粒子24pの一部、及び、N型半導体層23とP型半導体層24との界面に半導体デバイス10の光電変換層25におけるPN接合26が形成される。   The preferable spraying conditions and the like in the formation of the P-type semiconductor layer 24 using the powder spraying method are the same as those described above for the N-type semiconductor layer 23, and thus the description thereof is omitted. In this step, when the P-type semiconductor particles 24p are sprayed on the N-type semiconductor layer 23, the P-type semiconductor is formed on the surface of the N-type semiconductor layer 23 on the P-type semiconductor layer 24 side as shown in FIG. Part of the particles 24p enters. Accordingly, a part of the P-type semiconductor particles 24p that have entered the N-type semiconductor layer 23 and a PN junction 26 in the photoelectric conversion layer 25 of the semiconductor device 10 are formed at the interface between the N-type semiconductor layer 23 and the P-type semiconductor layer 24. Is done.

N型半導体層23とP型半導体層24を形成する際に、図6に示す製膜装置70を用いる場合は、予めエアロゾル発生器58A,58Bに吹き付け用のN型半導体粒子23p,P型半導体粒子24pをそれぞれ装填しておき、各搬送管55A,55Bの中を流れる搬送ガスにN型半導体粒子23p,P型半導体粒子24pを分散させて、解砕器59A,59B及び分級器60A,60Bへそれぞれ搬送する。その後、上記説明したN型半導体層23とP型半導体層24の形成工程及び吹き付け条件の設定と同様にして、ノズル54Aの開口部54aからのN型半導体粒子23pの吹き付けと、ノズル54Bの開口部54aからのP型半導体粒子24pの吹き付けを順次行う。 When forming the N-type semiconductor layer 23 and the P-type semiconductor layer 24, when the film forming apparatus 70 shown in FIG. 6 is used, the N-type semiconductor particles 23p for spraying on the aerosol generators 58A and 58B in advance and the P-type semiconductor are used. Each of the particles 24p is loaded, and the N-type semiconductor particles 23p and the P-type semiconductor particles 24p are dispersed in the carrier gas flowing in the carrier pipes 55A and 55B, and the crushers 59A and 59B and the classifiers 60A and 60B are dispersed. To each. Then, setting the forming step and blowing conditions of the N-type semiconductor layer 23 and the P-type semiconductor layer 24 described above and in the same manner, the N-type semiconductor particles 23p from the opening 54a A nozzle 54A spraying and, the nozzle 54B sequentially performing blowing of P-type semiconductor particles 24p from the opening 54a B.

上記説明した工程により、透明導電層22の上にN型半導体層23とP型半導体層24が積層されてなる光電変換層25を形成することができる。なお、N型半導体層23とP型半導体層24のうち何れか一方の半導体層については、その半導体層を構成するN型半導体粒子23p又はP型半導体粒子24pをトルエン等の溶媒に分散させることで溶液にし、該溶液をスピンコートすることにより形成してもよい。前記スピンコートによる半導体層の形成は室温下で行うことが好ましい。   Through the process described above, the photoelectric conversion layer 25 in which the N-type semiconductor layer 23 and the P-type semiconductor layer 24 are stacked on the transparent conductive layer 22 can be formed. For either one of the N-type semiconductor layer 23 and the P-type semiconductor layer 24, the N-type semiconductor particles 23p or the P-type semiconductor particles 24p constituting the semiconductor layer are dispersed in a solvent such as toluene. The solution may be formed by spin coating with the solution. The semiconductor layer is preferably formed by spin coating at room temperature.

次に、スパッタリング法や印刷法等により、P型半導体層24の上に、白金、ポリアニリン、PEDOT、カーボン等からなる対向導電層27を形成する。   Next, an opposing conductive layer 27 made of platinum, polyaniline, PEDOT, carbon, or the like is formed on the P-type semiconductor layer 24 by sputtering or printing.

次に、スパッタリング法や印刷法等により、平面視において光電変換層25が形成されていない透明導電層22の上に、金、銅等からなる電流取出部29を形成する。なお、電流取出部29の形成は、透明導電層22の形成後且つ光電変換層25の形成前に行ってもよい。   Next, a current extraction portion 29 made of gold, copper, or the like is formed on the transparent conductive layer 22 on which the photoelectric conversion layer 25 is not formed in a plan view by a sputtering method, a printing method, or the like. The current extraction portion 29 may be formed after the transparent conductive layer 22 is formed and before the photoelectric conversion layer 25 is formed.

なお、上記説明した半導体デバイス10の製造方法において、光電変換層25を形成する際に、透明導電層22の上にP型半導体層とN型半導体層を順次積層形成してもよい。また、N型半導体層に接する対向導電層27の材質には、仕事関数がN型半導体にあった材料を用いることが好ましく、例えばカルシウムやアルミニウムを用いることができる。   In the method for manufacturing the semiconductor device 10 described above, when the photoelectric conversion layer 25 is formed, a P-type semiconductor layer and an N-type semiconductor layer may be sequentially stacked on the transparent conductive layer 22. Further, as the material of the counter conductive layer 27 in contact with the N-type semiconductor layer, a material having a work function suitable for the N-type semiconductor is preferably used, and for example, calcium or aluminum can be used.

以上説明したように、本実施形態の半導体デバイス10及びその製造方法によれば、光電変換層25を構成するN型半導体層23とP型半導体層24のうち少なくとも一方の半導体層を形成する際に、N型半導体粒子23p又はP型半導体粒子24pのうち少なくとも一方の半導体粒子を量子ドットとし、AD法等の粉体吹付法を用いて前記一方の半導体層を構成するN型半導体粒子23p又はP型半導体粒子24pを吹き付けることにより、高温プロセスを必要とせずに簡易な工程により、PN接合26における電荷分離が良好に生じる量子ドット構造の光電変換層25を形成することができる。また、粉体吹付法を用いてN型半導体粒子23p又はP型半導体粒子24pを吹き付けることで、N型半導体層23とP型半導体層24との間に不純物を混入させることなく、連続的且つ簡便に、N型半導体層23とP型半導体層24とを積層して形成することができ、N型及びP型の半導体粒子23p,24pのうち少なくとも一方の量子サイズ効果を高めて、光電変換層25に該量子サイズ効果特有の光吸収特性を持たせることができる。更に、室温プロセスで光電変換層25の形成が行われるため、耐熱性が低い基板21にも光電変換層25や透明導電層22を形成することができる。即ち、量子ドット構造の光電変換層25を備えた半導体デバイス10の製造に適用可能な材質の選択範囲、及び、半導体デバイス10の応用の幅を拡げることができる。   As described above, according to the semiconductor device 10 and the manufacturing method thereof of the present embodiment, when forming at least one of the N-type semiconductor layer 23 and the P-type semiconductor layer 24 constituting the photoelectric conversion layer 25. Further, at least one of the N-type semiconductor particles 23p or the P-type semiconductor particles 24p is a quantum dot, and the N-type semiconductor particles 23p constituting the one semiconductor layer using a powder spraying method such as an AD method or the like By spraying the P-type semiconductor particles 24p, it is possible to form the photoelectric conversion layer 25 having a quantum dot structure in which charge separation at the PN junction 26 is favorably performed by a simple process without requiring a high-temperature process. In addition, by spraying the N-type semiconductor particles 23p or the P-type semiconductor particles 24p using the powder spraying method, without introducing impurities between the N-type semiconductor layer 23 and the P-type semiconductor layer 24, continuous and The N-type semiconductor layer 23 and the P-type semiconductor layer 24 can be easily stacked to form a photoelectric conversion by increasing the quantum size effect of at least one of the N-type and P-type semiconductor particles 23p and 24p. The layer 25 can have light absorption characteristics peculiar to the quantum size effect. Furthermore, since the photoelectric conversion layer 25 is formed by a room temperature process, the photoelectric conversion layer 25 and the transparent conductive layer 22 can be formed on the substrate 21 having low heat resistance. That is, the selection range of materials applicable to the manufacture of the semiconductor device 10 including the photoelectric conversion layer 25 having the quantum dot structure and the range of application of the semiconductor device 10 can be expanded.

また、本実施形態の半導体デバイス10及びその製造方法によれば、N型半導体粒子23p又はP型半導体粒子24pのうち何れか一方の量子サイズ効果に起因する光吸収特性を有する光電変換層25を備え、室温プロセスで製造可能な太陽電池100、発光素子101及び受光素子102を提供することができる。   Moreover, according to the semiconductor device 10 and the manufacturing method thereof of the present embodiment, the photoelectric conversion layer 25 having the light absorption characteristic due to the quantum size effect of either one of the N-type semiconductor particles 23p or the P-type semiconductor particles 24p. It is possible to provide a solar cell 100, a light emitting element 101, and a light receiving element 102 that can be provided by a room temperature process.

(第二実施形態)
図8は、本発明の第二実施形態である半導体デバイス12を示す断面図である。なお、図8に示す本実施形態の半導体デバイス12の構成要素において、図1に示す第一実施形態の半導体デバイス10の構成要素と同一の構成要素については、同一の符号を付し、その説明を省略する。
(Second embodiment)
FIG. 8 is a sectional view showing a semiconductor device 12 according to the second embodiment of the present invention. In the constituent elements of the semiconductor device 12 of this embodiment shown in FIG. 8, the same constituent elements as those of the semiconductor device 10 of the first embodiment shown in FIG. Is omitted.

図8に示すように、半導体デバイス12の光電変換層25では、N型半導体粒子23p(図示略)からなるN型半導体層23中にP型半導体粒子24pが散在している。従って、N型半導体層23とP型半導体粒子24pとの界面がPN接合26となり、PN接合26において電荷分離が良好に生じる。光電変換層25以外の半導体デバイス12の構成要素については、第一実施形態の半導体デバイス10の構成要素と同様である。   As shown in FIG. 8, in the photoelectric conversion layer 25 of the semiconductor device 12, P-type semiconductor particles 24p are scattered in the N-type semiconductor layer 23 made of N-type semiconductor particles 23p (not shown). Therefore, the interface between the N-type semiconductor layer 23 and the P-type semiconductor particles 24 p becomes the PN junction 26, and charge separation occurs well at the PN junction 26. The components of the semiconductor device 12 other than the photoelectric conversion layer 25 are the same as the components of the semiconductor device 10 of the first embodiment.

なお、上記説明した半導体デバイス12の光電変換層25は、P型半導体粒子24pからなるP型半導体層24中にN型半導体粒子23pが散在してなる層であってもよい。この場合、図8に示すN型半導体粒子23pとN型半導体層23がそれぞれP型半導体粒子とP型半導体層に置き換えられる共に、P型半導体粒子24pがN型半導体粒子に置き換えられる。   The photoelectric conversion layer 25 of the semiconductor device 12 described above may be a layer in which N-type semiconductor particles 23p are scattered in a P-type semiconductor layer 24 made of P-type semiconductor particles 24p. In this case, the N-type semiconductor particles 23p and the N-type semiconductor layer 23 shown in FIG. 8 are replaced with P-type semiconductor particles and a P-type semiconductor layer, respectively, and the P-type semiconductor particles 24p are replaced with N-type semiconductor particles.

図9〜図11はそれぞれ、本発明の第二実施形態である半導体デバイス12を用いた太陽電池120、発光素子121、受光素子122のそれぞれを示す断面図である。なお、図9〜図11に示す太陽電池120、発光素子121、受光素子122の構成要素において、図2〜4に示す第一実施形態の半導体デバイス10を用いた太陽電池100、発光素子101、受光素子102の構成要素と同一の構成要素については、同一の符号を付す。   9 to 11 are cross-sectional views respectively showing a solar cell 120, a light emitting element 121, and a light receiving element 122 using the semiconductor device 12 according to the second embodiment of the present invention. In addition, in the constituent elements of the solar cell 120, the light emitting element 121, and the light receiving element 122 shown in FIGS. 9 to 11, the solar cell 100, the light emitting element 101, and the semiconductor device 10 of the first embodiment shown in FIGS. The same components as those of the light receiving element 102 are denoted by the same reference numerals.

太陽電池120、発光素子121、受光素子122はそれぞれ、太陽電池100、発光素子101、受光素子102における半導体デバイス10を半導体デバイス12に置き換えたものである。従って、太陽電池120、発光素子121、受光素子122の各製造方法は、半導体デバイス10を半導体デバイス12に置き換えること以外は太陽電池100、発光素子101、受光素子102の製造方法と同一であるため、説明を省略する。   Solar cell 120, light emitting element 121, and light receiving element 122 are obtained by replacing semiconductor device 10 in solar cell 100, light emitting element 101, and light receiving element 102 with semiconductor device 12, respectively. Therefore, each manufacturing method of the solar cell 120, the light emitting element 121, and the light receiving element 122 is the same as the manufacturing method of the solar cell 100, the light emitting element 101, and the light receiving element 102 except that the semiconductor device 10 is replaced with the semiconductor device 12. Explanation is omitted.

続いて、本実施形態の半導体デバイス12の製造方法について説明する。
半導体デバイス12の製造方法は、第一実施形態の半導体デバイス10の製造方法と同様に、透明導電層22の形成工程と、粉体吹付法を用いた光電変換層25の形成工程と、対向導電層27及び電流取出部29の形成工程と、を備えている。以下、半導体デバイス12の製造方法の説明において、半導体デバイス10の製造方法と同一の内容については、その説明を省略する。
Then, the manufacturing method of the semiconductor device 12 of this embodiment is demonstrated.
The manufacturing method of the semiconductor device 12 is similar to the manufacturing method of the semiconductor device 10 of the first embodiment. The forming process of the transparent conductive layer 22, the forming process of the photoelectric conversion layer 25 using the powder spraying method, Forming a layer 27 and a current extraction portion 29. Hereinafter, in the description of the manufacturing method of the semiconductor device 12, the description of the same content as the manufacturing method of the semiconductor device 10 is omitted.

先ず、第一実施形態の半導体デバイス10の製造方法における図7の(a)及び(b)で説明した工程と同様の工程を行い、図12の(a)及び(b)に示すように、基板21の上にITO等からなる透明導電層22を形成する。   First, the same processes as those described in FIGS. 7A and 7B in the method for manufacturing the semiconductor device 10 of the first embodiment are performed, and as shown in FIGS. 12A and 12B, A transparent conductive layer 22 made of ITO or the like is formed on the substrate 21.

続いて、図12(c)に示すように、基板21に形成された透明導電層22の上に、AD法等の粉体吹付法を用いて、TiO、ZnO、SnO等の金属酸化物からなるN型半導体層23の中に、PbS等の無機半導体からなるP型半導体粒子24pを分散させてなる光電変換層25を形成する。光電変換層25の厚みは、N型半導体層23とP型半導体層24においてそれぞれ、効率よく電子と正孔を輸送する点から、0.05μm〜20μmとすることが好ましい。 Subsequently, as shown in FIG. 12C, a metal oxide such as TiO 2 , ZnO, or SnO 2 is formed on the transparent conductive layer 22 formed on the substrate 21 using a powder spraying method such as the AD method. A photoelectric conversion layer 25 is formed by dispersing P-type semiconductor particles 24p made of an inorganic semiconductor such as PbS in an N-type semiconductor layer 23 made of a material. The thickness of the photoelectric conversion layer 25 is preferably 0.05 μm to 20 μm from the viewpoint of efficiently transporting electrons and holes in the N-type semiconductor layer 23 and the P-type semiconductor layer 24, respectively.

半導体デバイス12の光電変換層25を形成する際に、図5に示す製膜装置50を用いる場合は、エアロゾル発生器58に予め吹き付け用のN型半導体粒子23pとP型半導体粒子24pを混合した混合物を装填しておき、搬送管55の中を流れる搬送ガスに前記混合物を分散させて、解砕器59及び分級器60へそれぞれ搬送する。その後、第一実施形態の半導体デバイス10の製造方法における光電変換層25の形成工程及び吹き付け条件の設定と同様にして、ノズル54の開口部54aからの前記混合物の吹き付けを行う。N型半導体粒子23pとP型半導体粒子24pの混合比は、N型半導体粒子23p:P型半導体粒子24p=80:20〜99.1:0.1(重量比)とすることが好ましく、例えばN型半導体粒子23p:P型半導体粒子24p=99:1とすることができる。前記混合比に設定することにより、P型半導体粒子24pがN型半導体層23中に適度に分散される。   When the photoelectric conversion layer 25 of the semiconductor device 12 is formed, when the film forming apparatus 50 shown in FIG. 5 is used, the N-type semiconductor particles 23p and the P-type semiconductor particles 24p for spraying are previously mixed in the aerosol generator 58. The mixture is loaded, and the mixture is dispersed in the carrier gas flowing in the carrier pipe 55 and conveyed to the crusher 59 and the classifier 60, respectively. Then, the said mixture is sprayed from the opening part 54a of the nozzle 54 similarly to the formation process of the photoelectric converting layer 25 in the manufacturing method of the semiconductor device 10 of 1st embodiment, and the setting of spraying conditions. The mixing ratio of the N-type semiconductor particles 23p and the P-type semiconductor particles 24p is preferably N-type semiconductor particles 23p: P-type semiconductor particles 24p = 80: 20 to 99.1: 0.1 (weight ratio). N-type semiconductor particles 23p: P-type semiconductor particles 24p = 99: 1. By setting the mixing ratio, the P-type semiconductor particles 24p are moderately dispersed in the N-type semiconductor layer 23.

N型半導体層23とP型半導体層24を形成する際に、図6に示す製膜装置70を用いる場合は、予めエアロゾル発生器58A,58Bに吹き付け用のN型半導体粒子23p,P型半導体粒子24pをそれぞれ装填しておき、各搬送管55A,55Bの中を流れる搬送ガスにN型半導体粒子23p,P型半導体粒子24pを分散させて、解砕器59A,59B及び分級器60A,60Bへそれぞれ搬送する。その後、ノズル54Aの開口部54aからのN型半導体粒子23pの吹き付けと、ノズル54Bの開口部54aからのP型半導体粒子24pの吹き付けを同時に行う。このとき、N型半導体層23の中にP型半導体粒子24pを均一に分散させるために、N型半導体粒子23pとP型半導体粒子24pの吹き付け条件の設定はそれぞれ、第一実施形態の半導体デバイス10の製造方法と同様の理由で10〜1000m/sとすることが好ましく、10〜250m/sがとすることがより好ましい。 When forming the N-type semiconductor layer 23 and the P-type semiconductor layer 24, when the film forming apparatus 70 shown in FIG. 6 is used, the N-type semiconductor particles 23p for spraying on the aerosol generators 58A and 58B in advance and the P-type semiconductor are used. Each of the particles 24p is loaded, and the N-type semiconductor particles 23p and the P-type semiconductor particles 24p are dispersed in the carrier gas flowing in the carrier pipes 55A and 55B, and the crushers 59A and 59B and the classifiers 60A and 60B are dispersed. To each. Thereafter, spraying and N-type semiconductor particles 23p from the opening 54a A nozzle 54A, the P-type semiconductor particles 24p from the opening 54a B of the nozzle 54B sprayed simultaneously. At this time, in order to uniformly disperse the P-type semiconductor particles 24p in the N-type semiconductor layer 23, the spraying conditions of the N-type semiconductor particles 23p and the P-type semiconductor particles 24p are set respectively for the semiconductor device of the first embodiment. It is preferable to set it as 10-1000 m / s for the same reason as the manufacturing method of 10, and it is more preferable to set it as 10-250 m / s.

上記のようにして、製膜装置50又は製膜装置70を用いて、N型半導体粒子23pとP型半導体粒子24pの混合比や吹き付け条件を適宜設定することにより、N型半導体層23の中にP型半導体粒子24pを分散させて光電変換層25を形成することができる。   As described above, by using the film forming apparatus 50 or the film forming apparatus 70, the mixing ratio of the N-type semiconductor particles 23p and the P-type semiconductor particles 24p and the spraying conditions are appropriately set. The photoelectric conversion layer 25 can be formed by dispersing the P-type semiconductor particles 24p.

次に、第一実施形態の半導体デバイス10の製造方法における対向導電層27及び電流取出部29の形成工程と同様の工程を行い、光電変換層25の上に対向導電層27を形成した後に、平面視において光電変換層25が形成されていない透明導電層22の上に電流取出部29を形成する。
以上の工程により、図5に示す半導体デバイス12が完成する。
なお、上記説明した半導体デバイス12の製造方法において、P型半導体層24の中にN型半導体粒子23pを分散させて光電変換層25を形成してもよい。
Next, after performing the process similar to the formation process of the opposing conductive layer 27 and the electric current extraction part 29 in the manufacturing method of the semiconductor device 10 of 1st embodiment, after forming the opposing conductive layer 27 on the photoelectric converting layer 25, A current extraction portion 29 is formed on the transparent conductive layer 22 where the photoelectric conversion layer 25 is not formed in plan view.
Through the above steps, the semiconductor device 12 shown in FIG. 5 is completed.
In the method for manufacturing the semiconductor device 12 described above, the photoelectric conversion layer 25 may be formed by dispersing the N-type semiconductor particles 23 p in the P-type semiconductor layer 24.

上述のように、本実施形態の半導体デバイス12及びその製造方法では、N型半導体粒子23p又はP型半導体粒子24pのうち少なくとも一方の半導体粒子を量子ドットとし、N型及びP型の半導体粒子23p,24pを透明導電層22に吹き付けることにより光電変換層25を形成するため、第一実施形態の半導体デバイス10と同様の効果が得られる。また、本実施形態の半導体デバイス12及びその製造方法によれば、N型半導体粒子23pとP型半導体粒子24pのうち一方の半導体粒子中に、他方の半導体粒子が分散されてなる光電変換層25が形成される。N型及びP型の半導体粒子23p,24pそれぞれの吹き付け速度及び吹き付け量を調整することにより、前記一方の半導体粒子中の前記他方の半導体粒子の分散度及び均一性を容易に制御することができる。これにより、前記他方の半導体粒子における量子サイズ効果をより一層高めることができる。   As described above, in the semiconductor device 12 and the manufacturing method thereof according to this embodiment, at least one of the N-type semiconductor particles 23p or the P-type semiconductor particles 24p is a quantum dot, and the N-type and P-type semiconductor particles 23p. , 24p are sprayed onto the transparent conductive layer 22 to form the photoelectric conversion layer 25, so that the same effect as the semiconductor device 10 of the first embodiment can be obtained. Moreover, according to the semiconductor device 12 and the manufacturing method thereof of the present embodiment, the photoelectric conversion layer 25 in which the other semiconductor particle is dispersed in one semiconductor particle of the N-type semiconductor particle 23p and the P-type semiconductor particle 24p. Is formed. By adjusting the spray speed and spray amount of each of the N-type and P-type semiconductor particles 23p, 24p, the dispersity and uniformity of the other semiconductor particle in the one semiconductor particle can be easily controlled. . Thereby, the quantum size effect in the other semiconductor particle can be further enhanced.

以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、N型半導体層23とP型半導体層24を交互に繰り返し積層することにより、N型半導体層23とP型半導体層24の積層構造を半導体デバイスの厚み方向に複数重ねてなる光電変換層25を形成してもよい。
The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the specific embodiments, and various modifications are possible within the scope of the gist of the present invention described in the claims. Deformation / change is possible.
For example, a photoelectric conversion layer formed by alternately stacking N-type semiconductor layers 23 and P-type semiconductor layers 24 so that a plurality of stacked structures of N-type semiconductor layers 23 and P-type semiconductor layers 24 are stacked in the thickness direction of the semiconductor device. 25 may be formed.

次に、本発明を以下の実施例により詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。   Next, the present invention will be described in detail by the following examples, but the present invention is not limited only to these examples.

(実施例1)
半導体デバイスの基板として、予めFTOがガラス基板に製膜されたFTO−ガラス基板を用いた。
次に、平均粒子径が約20nmのアナターゼ型TiO粒子をN型半導体層の原料粒子として用いた。
また、平均粒子径が約5nmのPbSをトルエンに分散させた溶液(以下、PbS溶液という)を準備して、この溶液を減圧乾燥させることで、量子ドットのP型半導体粒子となるPbS粒子を得た。
Example 1
As a substrate of a semiconductor device, an FTO-glass substrate in which FTO was formed on a glass substrate in advance was used.
Next, anatase TiO 2 particles having an average particle diameter of about 20 nm were used as raw material particles for the N-type semiconductor layer.
Also, by preparing a solution in which PbS having an average particle diameter of about 5 nm is dispersed in toluene (hereinafter referred to as a PbS solution), and drying this solution under reduced pressure, PbS particles that become P-type semiconductor particles of quantum dots are obtained. Obtained.

次に、図5に示す製膜装置50を使用して、TiO粒子をFTO−ガラス基板の上に室温(約20℃)で製膜した。
具体的には、製膜室51内において、平面視で10mm×0.5mmの長方形の開口部54aを持つノズル54からFTO−ガラス基板に対してTiO粒子を吹き付けた。この際、搬送ガスとしては窒素(N)を用いて、この窒素をガスボンベ56から搬送管55へ供給し、その流速をマスフロー制御器57で調整した。吹き付け用のTiO粒子をエアロゾル発生器58に装填し、窒素に分散させて、解砕器59および分級器60へ搬送し、ノズル54からFTO−ガラス基板へ噴射することによりTiO層を形成した。その後、製膜室51に接続されている真空ポンプ53により製膜室51内を陰圧(100Pa)にした。ノズル54における前記混合物を伴う窒素の搬送速度は5mm/secとした。
次に、製膜装置50を使用してTiO層の上にPbS粒子を室温下で製膜することによりPbS層を形成し、対向導電層形成前の半導体デバイス(単に、半導体デバイスという)を製造した。PbS粒子の製膜はTiO層の形成と同様の吹き付け方法で行った。
Next, using a film forming apparatus 50 shown in FIG. 5, TiO 2 particles were formed on an FTO-glass substrate at room temperature (about 20 ° C.).
Specifically, in the film forming chamber 51, TiO 2 particles were sprayed onto the FTO-glass substrate from a nozzle 54 having a rectangular opening 54a of 10 mm × 0.5 mm in plan view. At this time, nitrogen (N 2 ) was used as the carrier gas, and this nitrogen was supplied from the gas cylinder 56 to the carrier pipe 55, and the flow rate was adjusted by the mass flow controller 57. TiO 2 particles for spraying are loaded into the aerosol generator 58, dispersed in nitrogen, transported to the crusher 59 and the classifier 60, and sprayed from the nozzle 54 onto the FTO-glass substrate to form a TiO 2 layer. did. Thereafter, the inside of the film forming chamber 51 was set to a negative pressure (100 Pa) by a vacuum pump 53 connected to the film forming chamber 51. The conveyance speed of nitrogen accompanying the mixture in the nozzle 54 was 5 mm / sec.
Next, a PbS layer is formed by depositing PbS particles on the TiO 2 layer at room temperature using the film forming apparatus 50, and a semiconductor device before forming the opposite conductive layer (simply referred to as a semiconductor device) is formed. Manufactured. PbS particles were formed by the same spraying method as the formation of the TiO 2 layer.

(実施例2)
半導体デバイスにおける光電変換層のP型半導体層を、PbS溶液をスピンコートによって形成すること以外は、実施例1と同様の手順で半導体デバイスを製造した。
(Example 2)
A semiconductor device was manufactured in the same procedure as in Example 1 except that the P-type semiconductor layer of the photoelectric conversion layer in the semiconductor device was formed by spin coating a PbS solution.

(比較例)
実施例1と同じFTO−ガラス基板に、実施例1と同じTiO粒子が含有された印刷用ペーストをスクリーン印刷した後、500℃で30分間焼成することで、半導体デバイスの光電変換層のTiO層を製造した。また、実施例1と同じPbS溶液をN型半導体層の上にスピンコートすることによって半導体デバイスの光電変換層のPbS層を形成した。その他の工程については実施例1と同様に行い、半導体デバイスを製造した。
(Comparative example)
The same FTO-glass substrate as in Example 1 was screen-printed with a printing paste containing the same TiO 2 particles as in Example 1, and then baked at 500 ° C. for 30 minutes, so that the TiO of the photoelectric conversion layer of the semiconductor device Two layers were produced. Moreover, the PbS layer of the photoelectric conversion layer of a semiconductor device was formed by spin-coating the same PbS solution as Example 1 on an N type semiconductor layer. Other steps were performed in the same manner as in Example 1 to manufacture a semiconductor device.

電子顕微鏡を用いて実施例1、2及び比較例で製造した半導体デバイスのSEM写真を撮影し、各半導体デバイスの断面観察を行った。
その結果、実施例1の半導体デバイスでは、TiO層が0.1μm、PbS層が0.5μmであり、これらの層は良好に接していた。また、実施例2及び比較例においても同様なTiO層及びPbS層が形成されていることを確認した。
以上の結果から、本発明の製造方法によれば、室温プロセス且つ簡易な工程でPN接合を有する量子ドット構造の光電変換層を形成可能であることを確認した。
SEM photographs of the semiconductor devices manufactured in Examples 1 and 2 and the comparative example were taken using an electron microscope, and cross-sectional observation of each semiconductor device was performed.
As a result, in the semiconductor device of Example 1, the TiO 2 layer was 0.1 μm and the PbS layer was 0.5 μm, and these layers were in good contact. Further, it was confirmed that the same TiO 2 layer and PbS layer were formed in Example 2 and Comparative Example.
From the above results, according to the manufacturing method of the present invention, it was confirmed that a photoelectric conversion layer having a quantum dot structure having a PN junction can be formed by a room temperature process and a simple process.

10,12…半導体デバイス、21…基板、23…N型半導体層(第一導電型の半導体層)、23p…N型半導体粒子(第一導電型の半導体粒子)、24…P型半導体層(第二導電型の半導体層)、24p…P型半導体粒子(第二導電型の半導体粒子)、25…光電変換層、26…PN接合   DESCRIPTION OF SYMBOLS 10,12 ... Semiconductor device, 21 ... Substrate, 23 ... N type semiconductor layer (first conductive type semiconductor layer), 23p ... N type semiconductor particle (first conductive type semiconductor particle), 24 ... P type semiconductor layer ( Second conductivity type semiconductor layer), 24p ... P type semiconductor particles (second conductivity type semiconductor particles), 25 ... Photoelectric conversion layer, 26 ... PN junction

Claims (6)

P型の半導体粒子とN型の半導体粒子との界面からなるPN接合を有する量子ドット構造の光電変換層を備え、前記P型の半導体粒子と前記N型の半導体粒子のうち少なくとも一方の導電型の半導体粒子が平均粒径によって三次元全方位で電子の移動方向を制限された状態の量子ドットである半導体デバイスの製造方法であって、
基板上に、前記P型の半導体粒子と前記N型の半導体粒子のうち一方の導電型の半導体粒子からなる半導体層中に他方の導電型の半導体粒子が分散されてなる光電変換層をエアロゾルデポジション法によって形成する際に、
前記P型の半導体粒子と前記N型の半導体粒子を前記基板に同時に吹きつけることにより、前記光電変換層を形成し、
前記P型の半導体粒子と前記N型の半導体粒子のうち前記半導体層をなす導電型の半導体粒子と前記半導体層中に分散される導電型の半導体粒子との重量比を80:20〜99.1:0.1とし、搬送ガスによって前記P型の半導体粒子と前記N型の半導体粒子の速度を10〜1000m/sの範囲内に加速し、前記基板に吹きつけることを特徴とする半導体デバイスの製造方法。
A photoelectric conversion layer having a quantum dot structure having a PN junction composed of an interface between a P-type semiconductor particle and an N-type semiconductor particle, and having at least one conductivity type of the P-type semiconductor particle and the N-type semiconductor particle A semiconductor device manufacturing method in which the semiconductor particles are quantum dots in a state in which the moving direction of electrons is restricted in all three dimensions by an average particle size,
A photoelectric conversion layer in which the other conductive type semiconductor particles are dispersed in a semiconductor layer made of one of the P type semiconductor particles and the N type semiconductor particles on the substrate is disposed on the substrate. When forming by the position method,
By simultaneously blowing the P-type semiconductor particles and the N-type semiconductor particles to the substrate, the photoelectric conversion layer is formed,
Of the P-type semiconductor particles and the N-type semiconductor particles, the weight ratio of the conductive semiconductor particles forming the semiconductor layer to the conductive semiconductor particles dispersed in the semiconductor layer is 80:20 to 99.99. 1: 0.1, the velocity of the P-type semiconductor particles and the N-type semiconductor particles is accelerated within a range of 10 to 1000 m / s by a carrier gas and sprayed onto the substrate. Manufacturing method.
前記搬送ガスによって前記P型の半導体粒子と前記N型の半導体粒子の速度を10〜250m/sの範囲内に加速し、前記基板に吹きつけることにより、前記光電変換層を形成することを特徴とする請求項1に記載の半導体デバイスの製造方法。   The photoelectric conversion layer is formed by accelerating the velocity of the P-type semiconductor particles and the N-type semiconductor particles within a range of 10 to 250 m / s with the carrier gas and spraying on the substrate. A method for manufacturing a semiconductor device according to claim 1. 前記P型の半導体粒子と前記N型の半導体粒子のうち何れか一方又は両方の平均粒径が1nm〜10nmであることを特徴とする請求項1又は2に記載の半導体デバイスの製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein an average particle diameter of one or both of the P-type semiconductor particles and the N-type semiconductor particles is 1 nm to 10 nm. 請求項1〜のうち何れか一項に記載の半導体デバイスの製造方法により太陽電池を得ることを特徴とする太陽電池の製造方法。 Method of manufacturing a solar cell characterized by obtaining a solar cell by the method of manufacturing a semiconductor device according to any one of claims 1-3. 請求項1〜のうち何れか一項に記載の半導体デバイスの製造方法により発光素子を得ることを特徴とする発光素子の製造方法。 Method of fabricating a light emitting device, characterized in that to obtain a light emitting device by the method of manufacturing a semiconductor device according to any one of claims 1-3. 請求項1〜のうち何れか一項に記載の半導体デバイスの製造方法により受光素子を得ることを特徴とする受光素子の製造方法。 The manufacturing method of the light-receiving element, characterized in that to obtain a light receiving element by the method of manufacturing a semiconductor device according to any one of claims 1-3.
JP2013003790A 2013-01-11 2013-01-11 Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element Active JP6234680B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013003790A JP6234680B2 (en) 2013-01-11 2013-01-11 Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013003790A JP6234680B2 (en) 2013-01-11 2013-01-11 Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element

Publications (2)

Publication Number Publication Date
JP2014135445A JP2014135445A (en) 2014-07-24
JP6234680B2 true JP6234680B2 (en) 2017-11-22

Family

ID=51413507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013003790A Active JP6234680B2 (en) 2013-01-11 2013-01-11 Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element

Country Status (1)

Country Link
JP (1) JP6234680B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6965452B2 (en) * 2018-09-25 2021-11-10 ティーシーエル テクノロジー グループ コーポレーションTCL Technology Group Corporation Quantum dot white light diode
WO2021001906A1 (en) 2019-07-01 2021-01-07 花王株式会社 Light absorbing layer and manufacturing method therefor, photoelectric conversion element, and intermediate band-type solar cell
WO2021124473A1 (en) 2019-12-18 2021-06-24 花王株式会社 Light absorption layer, method for producing same, coating liquid, photoelectric conversion element, and solar cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100879A (en) * 2009-11-06 2011-05-19 National Institute Of Advanced Industrial Science & Technology Compound semiconductor thin film, method of manufacturing the same, and solar cell
US8975509B2 (en) * 2010-06-07 2015-03-10 The Governing Council Of The University Of Toronto Photovoltaic devices with multiple junctions separated by a graded recombination layer
JP2012248789A (en) * 2011-05-31 2012-12-13 Sekisui Chem Co Ltd Manufacturing method of solar cells

Also Published As

Publication number Publication date
JP2014135445A (en) 2014-07-24

Similar Documents

Publication Publication Date Title
Bishop et al. Development of spray-coated perovskite solar cells
KR101496609B1 (en) Organic solar cell comprising nano-bump structure and process for preparing same
Spyropoulos et al. Flexible organic tandem solar modules with 6% efficiency: combining roll-to-roll compatible processing with high geometric fill factors
US9694422B2 (en) Deposition and post-processing techniques for transparent conductive films
KR20080095288A (en) Photovoltaic device with nanostructured layers
JP2013531886A (en) Photovoltaic device with multiple junctions separated by graded recombination layers
JP6700248B2 (en) Flexible substrate material and method for manufacturing electronic thin film device
KR101144034B1 (en) Method for manufacturing organic thin film solar cell using ion beam treatment and organic thin film solar cell manufactured by the same
TWI695526B (en) Organic photovoltaic device and method for forming the same
JP6234680B2 (en) Semiconductor device, solar cell, light emitting element, and method for manufacturing light receiving element
CN104051560A (en) Novel infrared detector based on three-dimensional self-assembly nano materials
EP3329526B1 (en) Photovoltaic device
Vinoth et al. Enhanced photovoltaic performance of hybrid solar cells with a calcium interfacial metal electrode
JP7204890B2 (en) Electrode manufacturing method and photoelectric conversion element manufacturing method
KR101690191B1 (en) Graphene-quantum layered heterostructure and manufacturing method thereof, and solar cell by using the same
Goje et al. Review of flexible perovskite solar cells for indoor and outdoor applications
JP6134106B2 (en) Method for producing porous membrane
Xu et al. Strategies for Performance Improvement of Organic Solar Cells
JP6371977B2 (en) Photoelectric conversion element
JP6228414B2 (en) Method for producing composite membrane
KR20120137837A (en) Middle band type organic solar cell by using metal oxide quantum dot and method of producing the same
Kasaeian et al. Effect of Thickness of TiO2 Nano-Particles Layer and P3HT Density on TiO2: P3HT Hybrid Photovoltaic Solar Cells
JP2013026493A (en) Photoelectric conversion element
WO2013148501A1 (en) Electrostatically coated wire mesh architectured electrodes for high-efficiency flexible polymer pvs and oleds
JP2013149816A (en) Organic thin-film solar cell and method for manufacturing organic thin-film solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171025

R151 Written notification of patent or utility model registration

Ref document number: 6234680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151