JP6223805B2 - Peak hold circuit and peak hold method - Google Patents
Peak hold circuit and peak hold method Download PDFInfo
- Publication number
- JP6223805B2 JP6223805B2 JP2013257299A JP2013257299A JP6223805B2 JP 6223805 B2 JP6223805 B2 JP 6223805B2 JP 2013257299 A JP2013257299 A JP 2013257299A JP 2013257299 A JP2013257299 A JP 2013257299A JP 6223805 B2 JP6223805 B2 JP 6223805B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- output
- constant current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
本発明は、ピークホールド回路およびピークホールド方法に関する。 The present invention relates to a peak hold circuit and a peak hold method.
従来、入力信号の単極のピークを保持するピークホールド回路が知られている。この従来のピークホールド回路は、定電流回路による充電をオンオフするスイッチを制御することで、単極のピークを保持する動作を行っていた。 Conventionally, a peak hold circuit that holds a unipolar peak of an input signal is known. This conventional peak hold circuit performs an operation of holding a unipolar peak by controlling a switch for turning on and off charging by a constant current circuit.
しかし、定電流回路による充電オン動作の開始時刻に電流出力していない定電流回路は飽和状態にある。これにより充電開始時に飽和状態から動作状態に回復するためにタイムラグが生じてしまう。このため従来のピークホールド回路は、高速応答の信号を高精度にピークホールドすることができないという問題があった。 However, the constant current circuit that does not output current at the start time of the charge on operation by the constant current circuit is in a saturated state. This causes a time lag to recover from the saturated state to the operating state at the start of charging. For this reason, the conventional peak hold circuit has a problem that a high-speed response signal cannot be peak-held with high accuracy.
そこで、本発明は上記問題に鑑みてなされたものであり、高速応答の信号を高精度にピークホールドすることを可能とするピークホールド回路およびピークホールド方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a peak hold circuit and a peak hold method that can hold a high-speed response signal with high accuracy.
本発明の一態様に係るピークホールド回路は、
一端に正極の電源電圧が入力され、他端から所定の定電流を出力する定電流回路と、
一端が前記定電流回路の出力に接続され、他端に負極の電源電圧が入力され、前記定電流回路が出力する定電流より小さい規定の電流を流す電流生成部と、
一端が前記定電流回路の出力に接続されるスイッチと、
一端が前記スイッチの他端に接続され、他端が接地されているコンデンサと、
第１の入力が前記スイッチの他端と前記コンデンサの一端とに接続され、出力が第２の入力に接続されたオペアンプと、
第１の入力に入力される電圧と、第２の入力に入力されるオペアンプの出力電圧とを比較し、この比較結果に基づいて前記スイッチを制御するコンパレータと、
を備える。
A peak hold circuit according to one embodiment of the present invention includes:
A constant current circuit that receives a positive power supply voltage at one end and outputs a predetermined constant current from the other end;
One end connected to the output of the constant current circuit, the other end is input with a negative power supply voltage, and a current generator that flows a specified current smaller than the constant current output from the constant current circuit;
A switch having one end connected to the output of the constant current circuit;
A capacitor having one end connected to the other end of the switch and the other end grounded;
An operational amplifier having a first input connected to the other end of the switch and one end of the capacitor, and an output connected to a second input;
A comparator that compares the voltage input to the first input with the output voltage of the operational amplifier input to the second input and controls the switch based on the comparison result;
Is provided.
本発明の一態様は、前記ピークホールド回路において、
外部から入力された入力電圧が、所定の電圧未満の場合、前記入力電圧を前記所定の電圧だけマイナス側にシフトさせた電圧を前記コンパレータの前記第１の入力に出力し、前記入力電圧が前記所定の電圧以上の場合、前記入力電圧に応じた電圧を前記コンパレータの前記第１の入力に出力する電圧シフト部を更に備える。
One aspect of the present invention is the peak hold circuit,
When the input voltage input from the outside is less than a predetermined voltage, a voltage obtained by shifting the input voltage to the minus side by the predetermined voltage is output to the first input of the comparator, and the input voltage is A voltage shift unit that outputs a voltage corresponding to the input voltage to the first input of the comparator when the voltage is equal to or higher than a predetermined voltage.
本発明の一態様は、前記ピークホールド回路において、
ドレインに前記正極の電源電圧が入力され、ゲートに第２の基準電位が入力され、ソースが前記スイッチの一端及び前記電流生成部の一端に接続された定電流用ＭＯＳトランジスタを備え、
前記電流生成部が供給する電流の大きさは、前記定電流用ＭＯＳトランジスタが動作状態を維持できる範囲の電流値である。
One aspect of the present invention is the peak hold circuit,
The positive power supply voltage is input to the drain, the second reference potential is input to the gate, and the source includes a constant current MOS transistor connected to one end of the switch and one end of the current generation unit,
The magnitude of the current supplied by the current generator is a current value within a range in which the constant current MOS transistor can maintain the operating state.
本発明の一態様は、前記ピークホールド回路において、
前記電流生成部が供給する電流の大きさは、前記定電流用ＭＯＳトランジスタが動作状態を維持できる範囲の電流の下限値である。
One aspect of the present invention is the peak hold circuit,
The magnitude of the current supplied by the current generation unit is a lower limit value of the current within a range in which the constant current MOS transistor can maintain the operating state.
本発明の一態様は、前記ピークホールド回路において、
前記定電流回路は、アノードに前記正極の電源電圧が入力され、カソードが前記スイッチの一端及び前記電流生成部の一端に接続された第１の定電流ダイオードである。
One aspect of the present invention is the peak hold circuit,
The constant current circuit is a first constant current diode in which the positive power supply voltage is input to an anode and a cathode is connected to one end of the switch and one end of the current generation unit.
本発明の一態様は、前記ピークホールド回路において、
前記電流生成部は、アノードが前記定電流回路の出力に接続され、カソードが接地された第２の定電流ダイオードである。
One aspect of the present invention is the peak hold circuit,
The current generator is a second constant current diode having an anode connected to the output of the constant current circuit and a cathode grounded.
本発明の一態様は、前記ピークホールド回路において、
前記電圧シフト部は、
一端から前記入力電圧が入力される第１の抵抗と、
一端が前記第１の抵抗の他端に接続され、前記第１の抵抗より抵抗値が小さい第２の抵抗と、
前記コンパレータの第１の入力の電圧が前記オペアンプの出力電圧未満の場合、前記第２の抵抗の他端に負の基準電位が入力されるように制御し、前記コンパレータの第１の入力の電圧が前記オペアンプの出力電圧以上の場合、前記第２の抵抗の他端に負の基準電位が入力されないように制御する切替部と、
を備える。
One aspect of the present invention is the peak hold circuit,
The voltage shift unit includes:
A first resistor to which the input voltage is input from one end;
A second resistor having one end connected to the other end of the first resistor and having a resistance value lower than that of the first resistor;
When the voltage of the first input of the comparator is less than the output voltage of the operational amplifier, control is performed so that a negative reference potential is input to the other end of the second resistor, and the voltage of the first input of the comparator A switching unit for controlling so that a negative reference potential is not input to the other end of the second resistor,
Is provided.
本発明の一態様は、前記ピークホールド回路において、
前記切替部は、前記コンパレータの出力電圧を反転して出力するインバータと、ゲートが前記インバータの出力に接続され、ソースに前記負の基準電位が入力され、ドレインが前記第２の抵抗の他端に接続されたシフト用ＭＯＳトランジスタと、を備える。
One aspect of the present invention is the peak hold circuit,
The switching unit includes an inverter that inverts and outputs the output voltage of the comparator, a gate that is connected to the output of the inverter, a negative reference potential that is input to a source, and a drain that is the other end of the second resistor. And a shift MOS transistor connected to.
本発明の一態様は、前記ピークホールド回路において、
ドレインが前記コンデンサの一端と前記オペアンプの第１の入力とに接続され、ソースが接地され、ゲートに供給されるリセット信号に応じて制御されるスルー用ＭＯＳトランジスタを更に備える。
One aspect of the present invention is the peak hold circuit,
A drain MOS transistor is connected to one end of the capacitor and the first input of the operational amplifier, a source is grounded, and a through MOS transistor controlled according to a reset signal supplied to the gate is further provided.
本発明の一態様は、前記ピークホールド回路において、
前記スイッチは、前記コンパレータの第１の入力に入力される電圧が前記オペアンプの出力以上の場合、前記コンデンサの一端と前記定電流回路の出力との間を導通させる。
One aspect of the present invention is the peak hold circuit,
When the voltage input to the first input of the comparator is greater than or equal to the output of the operational amplifier, the switch conducts between one end of the capacitor and the output of the constant current circuit.
本発明の一態様に係るピークホールド方法は、
一端に正極の電源電圧が入力され、他端から所定の定電流を出力する定電流回路と、一端が前記定電流回路の出力に接続され、他端に負極の電源電圧が入力され、前記定電流回路が出力する定電流より小さい規定の電流を流す電流生成部と、一端が前記定電流回路の出力に接続されるスイッチと、一端が前記スイッチの他端に接続され、他端が接地されているコンデンサと、第１の入力が前記スイッチの他端と前記コンデンサの一端とに接続され、出力が第２の入力に接続されたオペアンプと、第１の入力に電圧が入力され第２の入力が前記オペアンプの出力に接続されたコンパレータと、を備えるピークホールド回路が実行するピークホールド方法であって、
前記コンパレータが、前記コンパレータの第１の入力に入力される電圧と、前記コンパレータの第２の入力に入力されるオペアンプの出力電圧とを比較し、この比較結果に基づいて前記スイッチを制御するステップと、
前記オペアンプが、このオペアンプの第１の入力の電圧に応じた電圧を出力するステップと、
を有する。
A peak hold method according to an aspect of the present invention is as follows.
A positive power supply voltage is input to one end, a constant current circuit that outputs a predetermined constant current from the other end, one end is connected to the output of the constant current circuit, and a negative power supply voltage is input to the other end. A current generator for supplying a specified current smaller than the constant current output by the current circuit, a switch having one end connected to the output of the constant current circuit, one end connected to the other end of the switch, and the other end grounded A capacitor having a first input connected to the other end of the switch and one end of the capacitor, an output connected to the second input, and a voltage input to the first input. A peak hold method performed by a peak hold circuit comprising: a comparator having an input connected to an output of the operational amplifier;
The comparator compares the voltage input to the first input of the comparator with the output voltage of the operational amplifier input to the second input of the comparator, and controls the switch based on the comparison result. When,
The operational amplifier outputs a voltage corresponding to the voltage of the first input of the operational amplifier;
Have
したがって、本発明に係るピークホールド回路は、定電流回路は動作状態を維持するので定電流回路が飽和状態になることを防ぐことができる。そのため、定電流回路ＣＣＣは、スイッチがオン状態になった時からコンデンサの充電を即座に開始することができる。これにより、オペアンプの出力は、入力電圧に即座に追従することができる。その結果、ピークホールド回路は、高速応答の信号を高精度にピークホールドすることができる。 Therefore, the peak hold circuit according to the present invention can prevent the constant current circuit from being saturated because the constant current circuit maintains the operating state. Therefore, the constant current circuit CCC can start charging the capacitor immediately after the switch is turned on. Thereby, the output of the operational amplifier can immediately follow the input voltage. As a result, the peak hold circuit can hold a high-speed response signal with high accuracy.
さらに、本発明に係るピークホールド方法は、定電流回路は動作状態を維持するので定電流回路が飽和状態になることを防ぐことができる。そのため、定電流回路ＣＣＣは、スイッチがオン状態になった時からコンデンサの充電を即座に開始することができる。これにより、オペアンプの出力は、入力電圧に即座に追従することができる。その結果、ピークホールド回路は、高速応答の信号を高精度にピークホールドすることができる。 Furthermore, the peak hold method according to the present invention can prevent the constant current circuit from being saturated because the constant current circuit maintains the operating state. Therefore, the constant current circuit CCC can start charging the capacitor immediately after the switch is turned on. Thereby, the output of the operational amplifier can immediately follow the input voltage. As a result, the peak hold circuit can hold a high-speed response signal with high accuracy.
＜比較例＞
図６に示すように、比較例におけるピークホールド回路１００は、一端に正極の電源電圧が入力された定電流回路ＣＣＣと、ドレインが定電流回路ＣＣＣの他端に接続されたスイッチＳＷとを備える。ピークホールド回路１００は、更に、一端がスイッチＳＷのソースと接続されたコンデンサＣと、コンデンサＣの一端に接続された抵抗Ｒ１と、ドレインが抵抗Ｒ１の他端に接続されソースが接地に接続されゲートにリセット信号ＳＲが入力されるＮＭＯＳトランジスタＱ１とを備える。
<Comparative example>
As shown in FIG. 6, the
ピークホールド回路１００は、更に、第１の入力（非反転入力端子）が抵抗Ｒ１の一端に接続され出力が第２の入力（反転入力端子）に接続されたオペアンプＡＭＰと、第１の入力（非反転入力端子）に入力電圧Ｖｉｎが入力され第２の入力（反転入力端子）にオペアンプＡＭＰの出力が接続され出力がスイッチＳＷのコントローラＣｎｔに接続されたコンパレータＣＭＰと、を備える。
The
ここで、スイッチＳＷが制御されて定電流回路ＣＣＣによるコンデンサＣの充電を開始する際、定電流回路ＣＣＣがオフのため飽和状態にある。この飽和状態から動作状態に回復するまでに時間を要するので、充電動作の開始時刻から実際にコンデンサに充電を開始するまでにタイムラグが生じる。このため、比較例におけるピークホールド回路１００は、出力が入力に追従するまでにタイムラグが生じてしまい、高速応答の信号を高精度にピークホールドすることができないという問題があった。
Here, when the switch SW is controlled and charging of the capacitor C by the constant current circuit CCC is started, the constant current circuit CCC is in a saturated state because it is off. Since it takes time to recover from the saturated state to the operating state, a time lag occurs from the start time of the charging operation until the capacitor is actually started to be charged. For this reason, the
＜本実施形態＞
そこで、以下では、高速応答の信号を高精度にピークホールドすることを可能とする本実施形態に係るピークホールド回路およびピークホールド方法について説明する。以下、本発明に係る実施形態について図面に基づいて説明する。
<This embodiment>
Therefore, hereinafter, a peak hold circuit and a peak hold method according to the present embodiment that enable peak holding of a high-speed response signal with high accuracy will be described. Hereinafter, embodiments according to the present invention will be described with reference to the drawings.
図１に示すように、本発明の一態様である実施形態に係るピークホールド回路１は、一端に正極の電源電圧ＶＰが入力され、他端から所定の定電流を出力する定電流回路ＣＣＣと、一端が定電流回路ＣＣＣの出力に接続され、他端に負極の電源電圧ＶＮが入力され、定電流回路ＣＣＣが出力する定電流より小さい規定の電流を流す電流生成部ＣＧとを備える。本実施形態では、負極の電源電圧ＶＮは、一例として０Ｖである。更に、ピークホールド回路１は、一端Ｄが定電流回路ＣＣＣの出力に接続されるスイッチＳＷと、一端がスイッチＳＷの他端Ｓに接続され、他端が接地されているコンデンサＣと、コンデンサＣの一端に接続された抵抗Ｒ１とを備える。 As shown in FIG. 1, a peak hold circuit 1 according to the embodiments wherein one embodiment of the present invention, the power supply voltage V P of the positive electrode is inputted to one terminal, a constant current circuit CCC which outputs a predetermined constant current from the other end And a current generation unit CG that has one end connected to the output of the constant current circuit CCC and the other end to which the negative power supply voltage VN is input, and supplies a specified current smaller than the constant current output from the constant current circuit CCC. . In this embodiment, the power supply voltage V N of the negative electrode is 0V, for example. Further, the peak hold circuit 1 has a switch SW having one end D connected to the output of the constant current circuit CCC, a capacitor C having one end connected to the other end S of the switch SW, and the other end grounded, and a capacitor C And a resistor R1 connected to one end thereof.
更に、ピークホールド回路１は、ドレインが抵抗Ｒ１の他端に接続されソースが接地されゲートにリセット信号ＳＲが入力されるＮＭＯＳトランジスタ（スルー用ＭＯＳトランジスタともいう）Ｑ１を備える。
更に、ピークホールド回路１は、第１の入力（非反転入力端子）がスイッチＳＷの他端Ｓ、コンデンサＣの一端及び抵抗Ｒ１の一端に接続され出力が第２の入力（反転入力端子）に接続されたオペアンプＡＭＰを備える。
Further, the peak hold circuit 1 includes an NMOS transistor (also referred to as a through MOS transistor) Q1 having a drain connected to the other end of the resistor R1, a source grounded, and a reset signal SR input to the gate.
Further, in the peak hold circuit 1, the first input (non-inverting input terminal) is connected to the other end S of the switch SW, one end of the capacitor C, and one end of the resistor R1, and the output is connected to the second input (inverting input terminal). A connected operational amplifier AMP is provided.
更に、ピークホールド回路１は、入力Ｉに入力電圧Ｖｉｎが入力され、一端に負極の電源電圧ＶＮが入力された電圧シフト部ＶＳＦＴを備える。更に、ピークホールド回路１は、第１の入力（非反転入力端子）が電圧シフト部ＶＳＦＴの出力Ｏに接続され、第２の入力（反転入力端子）がオペアンプＡＭＰの出力に接続され出力がスイッチＳＷのコントローラＣｎｔ及びＶＳＦＴのコントローラＣｎｔに接続されたコンパレータＣＭＰを備える。 Furthermore, the peak hold circuit 1 is supplied with the input voltage Vin to the input I, comprises a voltage shifting portion VSFT the power supply voltage V N of the negative electrode is input to one end. Further, the peak hold circuit 1 has a first input (non-inverting input terminal) connected to the output O of the voltage shift unit VSFT, a second input (inverting input terminal) connected to the output of the operational amplifier AMP, and the output switched. The comparator CMP is connected to the SW controller Cnt and the VSFT controller Cnt.
定電流回路ＣＣＣは、所定の定電流（例えば、数ｍＡ）をスイッチＳＷのドレインへ出力する。本実施形態では、定電流回路ＣＣＣは、一例として、アノードに正極の電源電圧ＶＰが入力され、カソードがスイッチＳＷの一端及び電流生成部ＣＧの一端に接続された第１の定電流ダイオードＣＲＤ１である。 The constant current circuit CCC outputs a predetermined constant current (for example, several mA) to the drain of the switch SW. In the present embodiment, the constant current circuit CCC includes, for example, anode inputted power supply voltage V P of the positive electrode, the first constant current diode cathode connected to one end and the current generator end of the CG of the switch SW CRD 1 It is.
電流生成部ＣＧは、定電流回路ＣＣＣが出力する定電流より小さい規定の電流（例えば、１０μＡ）を流す。これにより、定電流回路ＣＣＣに常時、所定の定電流（例えば、数ｍＡ）の電流を流す場合よりも、ピークホールド回路１に常時流れる電流を小さくすることができるので、ピークホールド回路１の消費電力を低減することができる。 The current generator CG passes a specified current (for example, 10 μA) smaller than the constant current output from the constant current circuit CCC. As a result, the current that always flows through the peak hold circuit 1 can be made smaller than when a current of a predetermined constant current (for example, several mA) is constantly passed through the constant current circuit CCC. Electric power can be reduced.
また、この規定の電流は、定電流回路ＣＣＣが動作状態を維持できる範囲の電流値である。この規定の電流は、好ましくは、定電流回路ＣＣＣが動作状態を維持できる範囲の電流の下限値である。これにより、定電流回路ＣＣＣが動作状態を維持するので定電流回路が飽和状態になることを防ぐことができるため、スイッチＳＷがオン状態になった時からコンデンサＣの充電を即座に開始することができる。これにより、オペアンプＡＭＰの出力は、入力電圧Ｖｉｎに即座に追従することができる。その結果、本実施形態のピークホールド回路１は、高速応答の信号を高精度にピークホールドすることができる。 The specified current is a current value in a range in which the constant current circuit CCC can maintain the operating state. This prescribed current is preferably a lower limit value of a current within a range in which the constant current circuit CCC can maintain the operating state. Thereby, since the constant current circuit CCC maintains the operating state, it is possible to prevent the constant current circuit from being saturated, so that the charging of the capacitor C is started immediately after the switch SW is turned on. Can do. Thereby, the output of the operational amplifier AMP can immediately follow the input voltage Vin. As a result, the peak hold circuit 1 of this embodiment can hold a high-speed response signal with high accuracy.
本実施形態では、電流生成部ＣＧは、一例として、アノードが定電流回路ＣＣＣの出力に接続され、カソードが接地された第２の定電流ダイオードＣＲＤ２である。 In the present embodiment, as an example, the current generator CG is a second constant current diode CRD2 whose anode is connected to the output of the constant current circuit CCC and whose cathode is grounded.
スイッチＳＷのコントローラＣｎｔの電圧がハイレベルのときに、スイッチＳＷはオン状態になり一端Ｄと他端Ｓを導通させる。スイッチＳＷは、一例としてＮＭＯＳトランジスタである。その場合、一端Ｄは、ドレインで、他端Ｓはソースで、コントローラＣｎｔはゲートである。 When the voltage of the controller Cnt of the switch SW is at a high level, the switch SW is turned on and the one end D and the other end S are made conductive. The switch SW is an NMOS transistor as an example. In this case, one end D is a drain, the other end S is a source, and the controller Cnt is a gate.
オペアンプＡＭＰは、オペアンプの第１の入力（非反転入力端子）の電圧に応じた電圧を出力する。本実施形態では、オペアンプＡＭＰは、一例として、ボルテージフォロワであり、オペアンプＡＭＰの非反転入力端子の電圧と同じ電圧を出力電圧Ｖｏｕｔとして出力する。 The operational amplifier AMP outputs a voltage corresponding to the voltage of the first input (non-inverting input terminal) of the operational amplifier. In the present embodiment, the operational amplifier AMP is a voltage follower as an example, and outputs the same voltage as the voltage of the non-inverting input terminal of the operational amplifier AMP as the output voltage Vout.
電圧シフト部ＶＳＦＴは、外部から入力された入力電圧Ｖｉｎが、所定の電圧未満の場合、この入力電圧Ｖｉｎを所定の電圧だけマイナス側にシフトさせた電圧をコンパレータＣＭＰの第１の入力に出力し、この入力電圧Ｖｉｎが所定の電圧以上の場合、この入力電圧Ｖｉｎに応じた電圧をコンパレータＣＭＰの第１の入力に出力する。これにより、入力電圧Ｖｉｎが所定の電圧未満の間、コンパレータＣＭＰの出力がローレベルに維持されて、スイッチＳＷがオフ状態のままに維持され、定電流回路ＣＣＣからコンデンサＣへの充電がないままになるので、オペアンプＡＭＰの出力電圧Ｖｏｕｔを０Ｖのまま安定化させることができる。 When the input voltage Vin input from the outside is less than a predetermined voltage, the voltage shift unit VSFT outputs a voltage obtained by shifting the input voltage Vin to the negative side by a predetermined voltage to the first input of the comparator CMP. When the input voltage Vin is equal to or higher than a predetermined voltage, a voltage corresponding to the input voltage Vin is output to the first input of the comparator CMP. As a result, while the input voltage Vin is less than the predetermined voltage, the output of the comparator CMP is maintained at a low level, the switch SW is maintained in the OFF state, and the capacitor C is not charged from the constant current circuit CCC. Therefore, the output voltage Vout of the operational amplifier AMP can be stabilized at 0V.
コンパレータＣＭＰは、第１の入力（非反転入力端子）に入力される電圧と、第２の入力（反転入力端子）に入力されるオペアンプＡＭＰの出力電圧Ｖｏｕｔとを比較し、この比較結果に基づいてスイッチＳＷを制御する。 The comparator CMP compares the voltage input to the first input (non-inverting input terminal) with the output voltage Vout of the operational amplifier AMP input to the second input (inverting input terminal), and based on the comparison result. To control the switch SW.
例えば、コンパレータＣＭＰは、第１の入力（非反転入力端子）に入力される電圧が第２の入力（反転入力端子）に入力されるオペアンプＡＭＰの出力電圧Ｖｏｕｔ以上の場合、ハイレベルの制御信号ＳｘをスイッチＳＷのコントローラＣｎｔに出力する。これにより、スイッチＳＷは、一端Ｄと他端Ｓを導通させる。 For example, the comparator CMP has a high-level control signal when the voltage input to the first input (non-inverting input terminal) is equal to or higher than the output voltage Vout of the operational amplifier AMP input to the second input (inverting input terminal). Sx is output to the controller Cnt of the switch SW. Thereby, the switch SW makes the one end D and the other end S conductive.
このように、スイッチＳＷは、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力以上の場合、コンデンサＣの一端と定電流回路ＣＣＣの出力との間を導通させる。 As described above, the switch SW conducts between one end of the capacitor C and the output of the constant current circuit CCC when the voltage input to the first input of the comparator CMP is equal to or higher than the output of the operational amplifier AMP.
これにより、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力以上の間、定電流回路ＣＣＣからコンデンサＣに電流が供給され、コンデンサＣが電荷を蓄積することで、コンデンサＣの一端の電圧すなわちオペアンプＡＭＰの第１の入力の電圧が上昇する。 As a result, while the voltage input to the first input of the comparator CMP is equal to or higher than the output of the operational amplifier AMP, current is supplied from the constant current circuit CCC to the capacitor C, and the capacitor C accumulates electric charge. The voltage at one end, that is, the voltage at the first input of the operational amplifier AMP rises.
オペアンプＡＭＰは、一例として第１の入力の電圧と同じ電圧を出力する。このため、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力以上の間、オペアンプＡＭＰの出力電圧Ｖｏｕｔが上昇する。このため、図２に示すように、オペアンプＡＭＰの出力すなわちピークホールド回路１の出力の電圧は、ピークホールド回路１の入力の電圧の上昇に追従して上昇する。 For example, the operational amplifier AMP outputs the same voltage as the voltage of the first input. For this reason, the output voltage Vout of the operational amplifier AMP rises while the voltage input to the first input of the comparator CMP is equal to or higher than the output of the operational amplifier AMP. For this reason, as shown in FIG. 2, the output voltage of the operational amplifier AMP, that is, the output voltage of the peak hold circuit 1 rises following the rise of the input voltage of the peak hold circuit 1.
一方、コンパレータＣＭＰは、第１の入力（非反転入力端子）に入力される電圧が第２の入力（反転入力端子）に入力されるオペアンプＡＭＰの出力電圧Ｖｏｕｔ未満の場合、ローレベルの制御信号ＳｘをスイッチＳＷのコントローラＣｎｔに出力する。これにより、スイッチＳＷは、一端Ｄと他端Ｓを非導通にさせる。 On the other hand, when the voltage input to the first input (non-inverting input terminal) is lower than the output voltage Vout of the operational amplifier AMP input to the second input (inverting input terminal), the comparator CMP is a low-level control signal. Sx is output to the controller Cnt of the switch SW. Thereby, the switch SW makes the one end D and the other end S non-conductive.
このように、スイッチＳＷは、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力未満の場合、コンデンサＣの一端と定電流回路ＣＣＣの出力との間を非導通にさせる。 As described above, the switch SW causes the one end of the capacitor C and the output of the constant current circuit CCC to be non-conductive when the voltage input to the first input of the comparator CMP is less than the output of the operational amplifier AMP.
これにより、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力未満の間、定電流回路ＣＣＣからコンデンサＣには電流が供給されないので、コンデンサＣに蓄積される電荷が、それまでに蓄積された電荷量で維持され、コンデンサＣの一端の電圧すなわちオペアンプＡＭＰの第１の入力の電圧が、一定の電圧で維持される。その結果、コンパレータＣＭＰの第１の入力に入力される電圧がオペアンプＡＭＰの出力未満の間、オペアンプＡＭＰの出力の電圧がほぼ一定の電圧で維持される。このため、図２に示すように、オペアンプＡＭＰの出力すなわちピークホールド回路１の出力電圧Ｖｏｕｔは、ピークホールド回路１の入力電圧Ｖｉｎが下降しても、一定の電圧を維持する。 As a result, no current is supplied from the constant current circuit CCC to the capacitor C while the voltage input to the first input of the comparator CMP is less than the output of the operational amplifier AMP. The voltage at one end of the capacitor C, that is, the voltage at the first input of the operational amplifier AMP is maintained at a constant voltage. As a result, while the voltage input to the first input of the comparator CMP is less than the output of the operational amplifier AMP, the output voltage of the operational amplifier AMP is maintained at a substantially constant voltage. Therefore, as shown in FIG. 2, the output of the operational amplifier AMP, that is, the output voltage Vout of the peak hold circuit 1 is maintained at a constant voltage even when the input voltage Vin of the peak hold circuit 1 decreases.
ＮＭＯＳトランジスタＱ１は、ドレインが抵抗Ｒ１を介してコンデンサＣ１の一端とオペアンプＡＭＰの第１の入力とに接続され、ソースが接地され、ゲートに供給されるリセット信号ＳＲに応じて制御される。 In the NMOS transistor Q1, the drain is connected to one end of the capacitor C1 and the first input of the operational amplifier AMP via the resistor R1, the source is grounded, and the NMOS transistor Q1 is controlled according to the reset signal SR supplied to the gate.
ピークホールド回路１が入力電圧Ｖｉｎのピークに応じた電圧を出力する場合、リセット信号ＳＲがローレベルである。この場合、ＮＭＯＳトランジスタＱ１は、オフ状態であり、コンデンサＣに電荷が蓄積される。これにより、オペアンプＡＭＰの非反転入力端子の電圧は、コンデンサＣに電荷が蓄積されるほどオペアンプＡＭＰの非反転入力端子の電圧は大きくなる。その結果、オペアンプＡＭＰの出力電圧ＶｏｕｔはコンデンサＣに電荷が蓄積されるほどオペアンプＡＭＰの出力電圧Ｖｏｕｔは大きくなる。 When the peak hold circuit 1 outputs a voltage corresponding to the peak of the input voltage Vin, the reset signal SR is at a low level. In this case, the NMOS transistor Q1 is in an off state, and charges are accumulated in the capacitor C. As a result, the voltage at the non-inverting input terminal of the operational amplifier AMP increases as the electric charge is accumulated in the capacitor C. As a result, the output voltage Vout of the operational amplifier AMP increases as the charge is accumulated in the capacitor C.
一方、ピークホールド回路１の出力をリセットする場合、リセット信号ＳＲがハイレベルである。この場合、ＮＭＯＳトランジスタＱ１は、オン状態であり、コンデンサＣに蓄積された電荷がＮＭＯＳトランジスタＱ１のドレインとソース間を介して放電される。これにより、オペアンプＡＭＰの非反転入力端子の電圧は０Ｖとなるので、オペアンプＡＭＰの出力電圧Ｖｏｕｔは０Ｖとなる。 On the other hand, when resetting the output of the peak hold circuit 1, the reset signal SR is at a high level. In this case, the NMOS transistor Q1 is in an on state, and the electric charge accumulated in the capacitor C is discharged through between the drain and source of the NMOS transistor Q1. As a result, the voltage at the non-inverting input terminal of the operational amplifier AMP becomes 0V, so that the output voltage Vout of the operational amplifier AMP becomes 0V.
続いて、電圧シフト部ＶＳＦＴの回路構成について説明する。図３に示すように、電圧シフト部ＶＳＦＴは、一端から上記入力電圧Ｖｉｎが入力される第１の抵抗ＲＩＮと、一端が第１の抵抗ＲＩＮの他端に接続された第２の抵抗ＲＯＦＦとを備える。更に、電圧シフト部ＶＳＦＴは、第１端が第２の抵抗ＲＯＦＦに接続され第２端がコンパレータＣＭＰの出力に接続された切替部ＳＰと、負極が切替部ＳＰの第３端に接続され正極が接地された基準電圧源ＶＧＮを備える。 Next, the circuit configuration of the voltage shift unit VSFT will be described. As shown in FIG. 3, the voltage shift unit VSFT includes a first resistor R IN to which the input voltage Vin is input from one end, and a second resistor having one end connected to the other end of the first resistor R IN. R OFF . Further, the voltage shift unit VSFT has a switching unit SP having a first end connected to the second resistor R OFF and a second end connected to the output of the comparator CMP, and a negative electrode connected to the third end of the switching unit SP. A reference voltage source VGN having a positive electrode grounded is provided.
第２の抵抗ＲＯＦＦは、第１の抵抗ＲＩＮより抵抗値が小さい。第２の抵抗ＲＯＦＦと第１の抵抗ＲＩＮの抵抗値の比率は、負の基準電位（−Ｖｏｆｆｓｅｔ）の分圧比に応じて予め決められている。例えば、負の基準電位（−Ｖｏｆｆｓｅｔ）が−１Ｖの場合、一例として第１の抵抗ＲＩＮは１００ｋΩで、第２の抵抗ＲＩＮは１００Ωである。これにより、負の基準電位（−Ｖｏｆｆｓｅｔ）が約１０００分の１に分圧されることで、コンパレータＣＭＰの非反転入力端子に、約−１ｍＶのオフセット電圧がかかる。 The second resistor R OFF has a smaller resistance value than the first resistor R IN . The ratio of the resistance values of the second resistor R OFF and the first resistor R IN is determined in advance according to the voltage division ratio of the negative reference potential (−Voffset). For example, when the negative reference potential (−Voffset) is −1V, the first resistor R IN is 100 kΩ and the second resistor R IN is 100Ω as an example. As a result, the negative reference potential (−Voffset) is divided by about 1/1000, whereby an offset voltage of about −1 mV is applied to the non-inverting input terminal of the comparator CMP.
切替部ＳＰは、コンパレータＣＭＰの第１の入力の電圧がオペアンプＡＭＰの出力電圧Ｖｏｕｔ未満の場合、第２の抵抗ＲＯＦＦの他端に負の基準電位（−Ｖｏｆｆｓｅｔ）が入力されるように制御し、コンパレータＣＭＰの第１の入力の電圧がオペアンプＡＭＰの出力電圧Ｖｏｕｔ以上の場合、第２の抵抗ＲＯＦＦの他端に負の基準電位（−Ｖｏｆｆｓｅｔ）が入力されないように制御する。 The switching unit SP controls the negative reference potential (−Voffset) to be input to the other end of the second resistor R OFF when the voltage of the first input of the comparator CMP is lower than the output voltage Vout of the operational amplifier AMP. and, the voltage of the first input of the comparator CMP is not less than the output voltage Vout of the operational amplifier AMP, a negative reference potential to the other end of the second resistor R OFF (-Voffset) is controlled so as not to be entered.
ここで、切替部ＳＰは、一例として、コンパレータＣＭＰの出力に接続され、コンパレータＣＭＰが出力する制御信号Ｓｘを反転して出力するインバータＩＮＶと、ゲートがインバータＩＮＶの出力に接続され、ソースが基準電圧源ＶＧＮの負極に接続され、ドレインが第２の抵抗ＲＯＦＦの他端に接続されたＮＭＯＳトランジスタ（シフト用ＭＯＳトランジスタともいう）Ｑ２とを備える。 Here, as an example, the switching unit SP is connected to the output of the comparator CMP, the inverter INV that inverts and outputs the control signal Sx output from the comparator CMP, the gate is connected to the output of the inverter INV, and the source is the reference An NMOS transistor (also referred to as a shift MOS transistor) Q2 connected to the negative electrode of the voltage source V GN and having a drain connected to the other end of the second resistor R OFF .
入力電圧Ｖｉｎが上述した上述したオフセット電圧の絶対値未満の場合、コンパレータＣＭＰが出力する制御信号Ｓｘはローレベルであり、インバータＩＮＶが出力する信号は、ハイレベルである。これにより、ＮＭＯＳトランジスタＱ２はオン状態となり、コンパレータＣＭＰの非反転入力端子に負のオフセット電圧がかかる。 When the input voltage Vin is less than the absolute value of the above-described offset voltage, the control signal Sx output from the comparator CMP is at a low level, and the signal output from the inverter INV is at a high level. As a result, the NMOS transistor Q2 is turned on, and a negative offset voltage is applied to the non-inverting input terminal of the comparator CMP.
一方、入力電圧Ｖｉｎが上述した上述したオフセット電圧の絶対値以上の場合、コンパレータＣＭＰが出力する制御信号Ｓｘハイレベルであり、インバータＩＮＶが出力する信号は、ローレベルである。これにより、ＮＭＯＳトランジスタＱ２はオフ状態となり、コンパレータＣＭＰの非反転入力端子に負のオフセット電圧がかからなくなる。 On the other hand, when the input voltage Vin is equal to or higher than the absolute value of the above-described offset voltage, the control signal Sx output from the comparator CMP is at a high level, and the signal output from the inverter INV is at a low level. As a result, the NMOS transistor Q2 is turned off, and a negative offset voltage is not applied to the non-inverting input terminal of the comparator CMP.
従って、入力電圧Ｖｉｎが上述したオフセット電圧の絶対値以上になるまでは、コンパレータＣＭＰの出力がローレベルに維持される。このため、スイッチがオフ状態のままに維持され、定電流回路ＣＣＣからコンデンサＣへの充電がないままになるので、オペアンプＡＭＰの出力電圧Ｖｏｕｔを０Ｖのまま安定化させることができる。 Therefore, the output of the comparator CMP is maintained at a low level until the input voltage Vin becomes equal to or higher than the absolute value of the offset voltage. For this reason, the switch is maintained in the OFF state and the capacitor C is not charged from the constant current circuit CCC, so that the output voltage Vout of the operational amplifier AMP can be stabilized at 0V.
以上のように、本発明の一態様に係るピークホールド回路１は、所定の定電流を出力する定電流回路ＣＣＣと、一端が定電流回路ＣＣＣの出力に接続され、他端が接地され、定電流回路ＣＣＣが出力する定電流より小さい規定の電流を流す電流生成部ＣＧと、一端が定電流回路ＣＣＣの出力に接続されるスイッチと、一端がスイッチＳＷの他端に接続され、他端が接地されているコンデンサＣと、第１の入力がスイッチＳＷの他端とコンデンサＸの一端とに接続され、出力が第２の入力に接続されたオペアンプＡＭＰと、第１の入力に入力される電圧と、第２の入力に入力されるオペアンプＡＭＰの出力電圧Ｖｏｕｔとを比較し、この比較結果に基づいてスイッチＳＷを制御するコンパレータＣＭＰと、を備える。 As described above, the peak hold circuit 1 according to one aspect of the present invention includes the constant current circuit CCC that outputs a predetermined constant current, one end connected to the output of the constant current circuit CCC, and the other end grounded. A current generation unit CG for supplying a specified current smaller than a constant current output by the current circuit CCC; a switch having one end connected to the output of the constant current circuit CCC; one end connected to the other end of the switch SW; The grounded capacitor C, the first input is connected to the other end of the switch SW and one end of the capacitor X, the output is input to the first input, and the operational amplifier AMP is connected to the second input. Comparing the voltage with the output voltage Vout of the operational amplifier AMP input to the second input, and a comparator CMP for controlling the switch SW based on the comparison result.
これにより、定電流回路ＣＣＣが動作状態を維持するので定電流回路ＣＣＣが飽和状態になることを防ぐことができる。そのため定電流回路ＣＣＣは、スイッチがオン状態になった時からコンデンサの充電を即座に開始することができる。これにより、オペアンプＡＭＰの出力は、入力電圧Ｖｉｎに即座に追従することができる。その結果、ピークホールド回路１は、高速応答の信号を高精度にピークホールドすることができる。 Thereby, since the constant current circuit CCC maintains the operating state, the constant current circuit CCC can be prevented from being saturated. Therefore, the constant current circuit CCC can start charging the capacitor immediately after the switch is turned on. Thereby, the output of the operational amplifier AMP can immediately follow the input voltage Vin. As a result, the peak hold circuit 1 can peak-hold a high-speed response signal with high accuracy.
また、本発明の一態様に係るピークホールド回路１は、外部から入力された入力電圧Ｖｉｎが、所定の電圧未満場合、この入力電圧Ｖｉｎをこの所定の電圧だけマイナス側にシフトさせた信号をコンパレータＣＭＰの第１の入力に出力し、この入力電圧Ｖｉｎがこの所定の電圧以上の場合、この入力電圧Ｖｉｎに応じた電圧をコンパレータＣＭＰのこの第１の入力に出力する電圧シフト部ＶＳＦＴを更に備える。 In addition, the peak hold circuit 1 according to one aspect of the present invention is configured such that when the input voltage Vin input from the outside is less than a predetermined voltage, a signal obtained by shifting the input voltage Vin to the negative side by the predetermined voltage is a comparator. A voltage shift unit VSFT that outputs to the first input of the CMP and outputs a voltage corresponding to the input voltage Vin to the first input of the comparator CMP when the input voltage Vin is equal to or higher than the predetermined voltage. .
これにより、入力電圧Ｖｉｎが所定の電圧を超えるまでは、コンパレータの出力がローレベルに維持される。このためスイッチがオフ状態のままに維持され、定電流回路からコンデンサへの充電がないままになるので、オペアンプの出力電圧Ｖｏｕｔを０Ｖのまま安定化させることができる。 Thus, the output of the comparator is maintained at a low level until the input voltage Vin exceeds a predetermined voltage. For this reason, the switch is maintained in the OFF state, and the capacitor is not charged from the constant current circuit, so that the output voltage Vout of the operational amplifier can be stabilized at 0V.
なお、本実施形態において、定電流回路ＣＣＣは、第１の定電流ダイオードＣＲＤ１としたが、これに限ったものではない。 In the present embodiment, the constant current circuit CCC is the first constant current diode CRD1, but is not limited thereto.
例えば図４に示すように、定電流回路ＣＣＣは、ドレインに正極の電源電圧ＶＰが入力されたＮＭＯＳトランジスタ（定電流用ＭＯＳトランジスタともいう）Ｑ３を備えてもよい。更に、定電流回路ＣＣＣは、正極がＮＭＯＳトランジスタＱ３のゲートに接続され、負極がスイッチＳＷの一端Ｄ及び電流生成部ＣＧの一端に接続された基準電圧源ＶＧＮ２を備えてもよい。更に、定電流回路ＣＣＣは、一端がＮＭＯＳトランジスタＱ３のソースに接続され他端がスイッチＳＷの一端Ｄ及び電流生成部ＣＧの一端に接続された抵抗Ｒ２を備えてもよい。
For example, as shown in FIG. 4, the constant current circuit CCC is (also referred to as a constant current MOS transistor) NMOS transistor source voltage V P of the positive electrode to the drain is input Q3 may be provided. Further, the constant current circuit CCC may include a reference
これにより、ＮＭＯＳトランジスタＱ３のゲートに第２の基準電位が入力され、ＮＭＯＳトランジスタＱ３のソースは、抵抗Ｒ２を介して、スイッチＳＷの一端Ｄ及び電流生成部ＣＧの一端に接続される。 As a result, the second reference potential is input to the gate of the NMOS transistor Q3, and the source of the NMOS transistor Q3 is connected to one end D of the switch SW and one end of the current generator CG via the resistor R2.
その場合、電流生成部ＣＧが供給する電流の大きさは、ＮＭＯＳトランジスタＱ３が動作状態を維持できる範囲の電流値である。好ましくは、電流生成部ＣＧが供給する電流の大きさは、ＮＭＯＳトランジスタＱ３が動作状態を維持できる範囲の電流の下限値である。 In that case, the magnitude of the current supplied by the current generator CG is a current value within a range in which the NMOS transistor Q3 can maintain the operating state. Preferably, the magnitude of the current supplied by the current generation unit CG is a lower limit value of the current within a range in which the NMOS transistor Q3 can maintain the operating state.
なお、本実施形態において、電流生成部ＣＧは、第２の定電流ダイオードＣＲＤ２としたが、これに限ったものではない。 In the present embodiment, the current generator CG is the second constant current diode CRD2, but is not limited thereto.
例えば図５に示すように、電流生成部ＣＧは、ドレインがスイッチＳＷの一端Ｄ及び定電流回路ＣＣＣの他端に接続されたＮＭＯＳトランジスタ（定電流源用ＭＯＳトランジスタともいう）Ｑ４を備えてもよい。更に、電流生成部ＣＧは、正極がＮＭＯＳトランジスタＱ４のゲートに接続され、負極に負極の電源電圧が入力された基準電圧源ＶＧＮ３を備えてもよい。更に、電流生成部ＣＧは、一端がＮＭＯＳトランジスタＱ３のソースに接続され他端に負極の電源電圧が入力された抵抗Ｒ３を備えてもよい。
For example, as shown in FIG. 5, the current generator CG includes an NMOS transistor (also referred to as a constant current source MOS transistor) Q4 whose drain is connected to one end D of the switch SW and the other end of the constant current circuit CCC. Good. Further, the current generator CG may include a reference
これにより、ＮＭＯＳトランジスタＱ４のゲートに第３の基準電位が入力され、ＮＭＯＳトランジスタＱ３のソースに第４の基準電位が入力される。 As a result, the third reference potential is input to the gate of the NMOS transistor Q4, and the fourth reference potential is input to the source of the NMOS transistor Q3.
また、本発明の一態様に係るピークホールド方法は、一端に正極の電源電圧が入力され、他端から所定の定電流を出力する定電流回路ＣＣＣと、一端が定電流回路ＣＣＣの出力に接続され、他端に負極の電源電圧が入力され、定電流回路ＣＣＣが出力する定電流より小さい規定の電流を流す電流生成部ＣＧと、を備える。更に、ピークホールド回路は、一端が定電流回路ＣＣＣの出力に接続されるスイッチＳＷと、一端が前記スイッチの他端に接続され、他端が接地されているコンデンサＣと、を備える。更に、ピークホールド回路は、第１の入力がスイッチＳＷの他端とコンデンサＣの一端とに接続され、出力が第２の入力に接続されたオペアンプＡＭＰと、第１の入力に電圧が入力され第２の入力がオペアンプＡＭＰの出力に接続されたコンパレータＣＭＰと、を備えるピークホールド回路が実行するピークホールド方法であって、以下の手順を有する。 The peak hold method according to one aspect of the present invention includes a constant current circuit CCC that receives a positive power supply voltage at one end and outputs a predetermined constant current from the other end, and one end connected to the output of the constant current circuit CCC. A negative power supply voltage is input to the other end, and a current generation unit CG that supplies a specified current smaller than the constant current output from the constant current circuit CCC is provided. Further, the peak hold circuit includes a switch SW having one end connected to the output of the constant current circuit CCC, and a capacitor C having one end connected to the other end of the switch and the other end grounded. Further, the peak hold circuit has an operational amplifier AMP having a first input connected to the other end of the switch SW and one end of the capacitor C, and an output connected to the second input, and a voltage input to the first input. A peak hold method executed by a peak hold circuit including a comparator CMP having a second input connected to the output of the operational amplifier AMP, and has the following procedure.
（第１のステップ）まず、コンパレータＣＭＰが、コンパレータＣＭＰの第１の入力に入力される電圧と、コンパレータＣＭＰの第２の入力に入力されるオペアンプの出力電圧Ｖｏｕｔとを比較し、この比較結果に基づいてスイッチＳＷを制御する。 (First Step) First, the comparator CMP compares the voltage input to the first input of the comparator CMP with the output voltage Vout of the operational amplifier input to the second input of the comparator CMP. Based on the control, the switch SW is controlled.
（第２のステップ）第１のステップと並行して、または第１のステップの後に、オペアンプＡＭＰが、オペアンプＡＭＰの第１の入力の電圧に応じた電圧を出力する。 (Second Step) In parallel with the first step or after the first step, the operational amplifier AMP outputs a voltage corresponding to the voltage of the first input of the operational amplifier AMP.
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。 In addition, embodiment is an illustration and the range of invention is not limited to them.
１、１００ ピークホールド回路
ＶＳＦＴ 電圧シフト部
ＣＭＰ コンパレータ
ＳＷ スイッチ
ＣＣＣ 定電流回路
ＣＧ 電流生成部
ＣＲＤ１ 第１の定電流ダイオード
ＣＲＤ２ 第２の定電流ダイオード
Ｃ コンデンサ
Ｒ１、Ｒ２、Ｒ３ 抵抗
Ｑ１、Ｑ２、Ｑ３、Ｑ４ ＮＭＯＳトランジスタ
ＡＭＰ オペアンプ
ＲＩＮ 第１の抵抗
ＲＯＦＦ 第２の抵抗
ＳＰ 切替部
ＩＮＶ インバータ
ＶＧＮ、ＶＧＮ２、ＶＧＮ３ 基準電圧源
DESCRIPTION OF SYMBOLS 1,100 Peak hold circuit VSFT Voltage shift part CMP Comparator SW Switch CCC Constant current circuit CG Current generation part CRD1 1st constant current diode CRD2 2nd constant current diode C Capacitors R1, R2, R3 Resistors Q1, Q2, Q3, Q4 NMOS transistor AMP operational amplifier R IN first resistor R OFF second resistor SP switching unit INV inverters V GN ,
Claims (9)
一端が前記定電流回路の出力に接続され、他端に負極の電源電圧が入力され、前記定電流回路が出力する定電流より小さい規定の電流を流す電流生成部と、
一端が前記定電流回路の出力に接続されるスイッチと、
一端が前記スイッチの他端に接続され、他端が接地されているコンデンサと、
第１の入力が前記スイッチの他端と前記コンデンサの一端とに接続され、出力が第２の入力に接続されたオペアンプと、
第１の入力に入力される電圧と、第２の入力に入力されるオペアンプの出力電圧とを比較し、この比較結果に基づいて前記スイッチを制御するコンパレータと、
外部から入力された入力電圧が、所定の電圧未満の場合、前記入力電圧を前記所定の電圧だけマイナス側にシフトさせた電圧を前記コンパレータの前記第１の入力に出力し、前記入力電圧が前記所定の電圧以上の場合、前記入力電圧に応じた電圧を前記コンパレータの前記第１の入力に出力する電圧シフト部と、を備え、
前記スイッチは、前記コンパレータの前記第１の入力に入力される電圧が前記オペアンプの出力以上の場合、前記コンデンサの一端と前記定電流回路の出力との間を導通させる、ピークホールド回路。 A constant current circuit that receives a positive power supply voltage at one end and outputs a predetermined constant current from the other end;
One end connected to the output of the constant current circuit, the other end is input with a negative power supply voltage, and a current generator that flows a specified current smaller than the constant current output from the constant current circuit;
A switch having one end connected to the output of the constant current circuit;
A capacitor having one end connected to the other end of the switch and the other end grounded;
An operational amplifier having a first input connected to the other end of the switch and one end of the capacitor, and an output connected to a second input;
A comparator that compares the voltage input to the first input with the output voltage of the operational amplifier input to the second input and controls the switch based on the comparison result;
When the input voltage input from the outside is less than a predetermined voltage, a voltage obtained by shifting the input voltage to the minus side by the predetermined voltage is output to the first input of the comparator, and the input voltage is A voltage shift unit that outputs a voltage corresponding to the input voltage to the first input of the comparator when the voltage is equal to or higher than a predetermined voltage ;
The switch is a peak hold circuit that conducts between one end of the capacitor and an output of the constant current circuit when a voltage input to the first input of the comparator is equal to or higher than an output of the operational amplifier .
ドレインに前記正極の電源電圧が入力され、ゲートに第２の基準電位が入力され、ソースが前記スイッチの一端及び前記電流生成部の一端に接続された定電流用ＭＯＳトランジスタを備え、
前記電流生成部が供給する電流の大きさは、前記定電流用ＭＯＳトランジスタが動作状態を維持できる範囲の電流値である
請求項１に記載のピークホールド回路。 The constant current circuit is:
The positive power supply voltage is input to the drain, the second reference potential is input to the gate, and the source includes a constant current MOS transistor connected to one end of the switch and one end of the current generation unit,
The current size of the generator current supplied, the peak hold circuit of claim 1 MOS transistor constant-current is a current value in a range capable of maintaining the operating state.
請求項２に記載のピークホールド回路。 The peak hold circuit according to claim 2 , wherein the magnitude of the current supplied by the current generator is a lower limit value of a current within a range in which the constant current MOS transistor can maintain an operating state.
請求項１に記載のピークホールド回路。 2. The peak hold circuit according to claim 1 , wherein the constant current circuit is a first constant current diode in which the positive power supply voltage is input to an anode and a cathode is connected to one end of the switch and one end of the current generation unit. circuit.
を備える請求項１から４のいずれか一項に記載のピークホールド回路。 5. The peak hold circuit according to claim 1, wherein the current generation unit includes a second constant current diode having an anode connected to an output of the constant current circuit and a cathode grounded. 6.
一端から前記入力電圧が入力される第１の抵抗と、
一端が前記第１の抵抗の他端に接続され、前記第１の抵抗より抵抗値が小さい第２の抵抗と、
前記コンパレータの第１の入力の電圧が前記オペアンプの出力電圧未満の場合、前記第２の抵抗の他端に負の基準電位が入力されるように制御し、前記コンパレータの第１の入力の電圧が前記オペアンプの出力電圧以上の場合、前記第２の抵抗の他端に負の基準電位が入力されないように制御する切替部と、
を備える請求項１に記載のピークホールド回路。 The voltage shift unit includes:
A first resistor to which the input voltage is input from one end;
A second resistor having one end connected to the other end of the first resistor and having a resistance value lower than that of the first resistor;
When the voltage of the first input of the comparator is less than the output voltage of the operational amplifier, control is performed so that a negative reference potential is input to the other end of the second resistor, and the voltage of the first input of the comparator A switching unit for controlling so that a negative reference potential is not input to the other end of the second resistor,
The peak hold circuit according to claim 1 .
請求項６に記載のピークホールド回路。 The switching unit includes an inverter that inverts and outputs the output voltage of the comparator, a gate that is connected to the output of the inverter, a negative reference potential that is input to a source, and a drain that is the other end of the second resistor. The peak hold circuit according to claim 6 , further comprising: a shift MOS transistor connected to the shift MOS transistor.
請求項１から７のいずれか一項に記載のピークホールド回路。 A drain connected to a first input of said operational amplifier and one end of the capacitor, a source is grounded, from claim 1, further comprising a through MOS transistor which is controlled in response to a reset signal supplied to the gate 7 of The peak hold circuit according to any one of the above.
前記コンパレータが、前記コンパレータの第１の入力に入力される電圧と、前記コンパレータの第２の入力に入力されるオペアンプの出力電圧とを比較し、この比較結果に基づいて前記スイッチを制御するステップと、
前記オペアンプが、前記オペアンプの第１の入力の電圧に応じた電圧を出力するステップと、
を有し、
前記スイッチは、前記コンパレータの前記第１の入力に入力される電圧が前記オペアンプの出力以上の場合、前記コンデンサの一端と前記定電流回路の出力との間を導通させる、ピークホールド方法。 A positive power supply voltage is input to one end, a constant current circuit that outputs a predetermined constant current from the other end, one end is connected to the output of the constant current circuit, and a negative power supply voltage is input to the other end. A current generator for supplying a specified current smaller than the constant current output by the current circuit, a switch having one end connected to the output of the constant current circuit, one end connected to the other end of the switch, and the other end grounded A capacitor having a first input connected to the other end of the switch and one end of the capacitor, an output connected to the second input, and a voltage input to the first input. a comparator having an input connected to the output of said operational amplifier, the input voltage input from the outside, of less than the predetermined voltage, the voltage of the input voltage is shifted by the minus side the predetermined voltage of said comparator said Output to one input, if the input voltage is equal to or higher than the predetermined voltage, the peak hold circuit is executed and a voltage shift unit which outputs a voltage corresponding to the input voltage to the first input of the comparator A peak hold method to
The comparator compares the voltage input to the first input of the comparator with the output voltage of the operational amplifier input to the second input of the comparator, and controls the switch based on the comparison result. When,
The operational amplifier outputting a voltage according to a voltage of a first input of the operational amplifier;
I have a,
The switch is a peak hold method in which when the voltage input to the first input of the comparator is equal to or higher than the output of the operational amplifier, the switch conducts between one end of the capacitor and the output of the constant current circuit .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013257299A JP6223805B2 (en) | 2013-12-12 | 2013-12-12 | Peak hold circuit and peak hold method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013257299A JP6223805B2 (en) | 2013-12-12 | 2013-12-12 | Peak hold circuit and peak hold method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015114238A JP2015114238A (en) | 2015-06-22 |
| JP6223805B2 true JP6223805B2 (en) | 2017-11-01 |
Family
ID=53528158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013257299A Active JP6223805B2 (en) | 2013-12-12 | 2013-12-12 | Peak hold circuit and peak hold method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6223805B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853325B2 (en) | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US10658705B2 (en) | 2018-03-07 | 2020-05-19 | Space Charge, LLC | Thin-film solid-state energy storage devices |
| US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
| US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7071116B2 (en) * | 2017-12-27 | 2022-05-18 | 株式会社クボタ | Terminal device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0726980B2 (en) * | 1987-11-27 | 1995-03-29 | 松下電器産業株式会社 | Peak detection circuit |
| JP3593623B2 (en) * | 1997-06-11 | 2004-11-24 | 富士通株式会社 | Light emitting element drive circuit |
| JP3256482B2 (en) * | 1998-02-26 | 2002-02-12 | 富士通テン株式会社 | Peak hold circuit |
| JP2002082139A (en) * | 2000-09-05 | 2002-03-22 | Advantest Corp | Power source voltage monitoring circuit |
| JP2004198335A (en) * | 2002-12-20 | 2004-07-15 | Seiko Instruments Inc | Voltage detection circuit |
| JP2007170881A (en) * | 2005-12-20 | 2007-07-05 | Nippon Inter Electronics Corp | Voltage monitoring circuit, gate driver circuit, and switching power supply circuit |
-
2013
- 2013-12-12 JP JP2013257299A patent/JP6223805B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9853325B2 (en) | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US10199682B2 (en) | 2011-06-29 | 2019-02-05 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
| US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
| US10658705B2 (en) | 2018-03-07 | 2020-05-19 | Space Charge, LLC | Thin-film solid-state energy storage devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015114238A (en) | 2015-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6223805B2 (en) | Peak hold circuit and peak hold method | |
| JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| US20090315530A1 (en) | Pulse controlled soft start scheme for buck converter | |
| TWI435522B (en) | Charge pump controller and method therefor | |
| JP5347748B2 (en) | DC / DC converter and control method of DC / DC converter | |
| JP4630165B2 (en) | DC-DC converter | |
| WO2015025709A1 (en) | Battery-monitoring device | |
| JP2014087082A (en) | Energy harvester device and energy harvester system | |
| KR102336095B1 (en) | Dc/dc converter | |
| KR101701613B1 (en) | Gate potential control circuit | |
| US20170038788A1 (en) | Voltage source | |
| US9559583B2 (en) | Power converter with a wave generator that filters a wave signal to generate an output voltage | |
| KR20160070004A (en) | Voltage detection circuit | |
| US10056896B2 (en) | Switching element driving device | |
| US9354647B2 (en) | Adjustable reference current generating circuit and method for driving the same | |
| WO2017159035A1 (en) | Discharge circuit and power storage device | |
| US20140062432A1 (en) | Power supply apparatus | |
| JP2017163215A (en) | Output circuit | |
| JP2008011585A (en) | Switching regulator | |
| JP5398422B2 (en) | Switching power supply | |
| JP5593104B2 (en) | Ripple converter | |
| JP5881664B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP2014079047A (en) | Dc/dc converter | |
| JP2015216420A (en) | Switch device, step-down device and step-up device | |
| JP2009268339A (en) | Electronic device and detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6223805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |