JP6218110B2 - Excimer light source device - Google Patents
Excimer light source device Download PDFInfo
- Publication number
- JP6218110B2 JP6218110B2 JP2013239730A JP2013239730A JP6218110B2 JP 6218110 B2 JP6218110 B2 JP 6218110B2 JP 2013239730 A JP2013239730 A JP 2013239730A JP 2013239730 A JP2013239730 A JP 2013239730A JP 6218110 B2 JP6218110 B2 JP 6218110B2
- Authority
- JP
- Japan
- Prior art keywords
- light source
- excimer
- timing
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
本発明は、例えば、UVオゾン洗浄、UV表面改質、UV硬化、UV殺菌、UV治療などの分野において利用可能なUV(紫外域の)光を発生して、もしくは発生したUV光を他の波長に変換して、それを照射する装置を構成する際に好適な光源であるエキシマランプの、その複数本を同時点灯するエキシマ光源装置に関する。 The present invention generates UV light that can be used in the fields of, for example, UV ozone cleaning, UV surface modification, UV curing, UV sterilization, and UV treatment, or other generated UV light. The present invention relates to an excimer light source device that simultaneously turns on a plurality of excimer lamps, which are light sources suitable for converting a wavelength into an apparatus that irradiates the device.
エキシマ光源装置は、エキシマランプと、それを点灯する給電装置を含んで構成される。
図1は、エキシマランプ(Y)の構成を簡略化して示したもので、放電用ガスが充填された放電空間(Yg)が、石英ガラス等を用いて構成されたバルブ(Yt)の中に封じられている様子を表している。
前記放電空間(Yg)に高電圧を印加して、放電を誘起せしめるための両極の電極(Ye1,Ye2)のうち、少なくともその片方と前記放電空間(Yg)との間に誘電体(Yb)が介在する。
本図では、前記電極(Ye1,Ye2)は、両極とも前記バルブ(Yt)の外部に設けた外部電極とした場合を描いてあるが、何れか一方を前記バルブ(Yt)の内部に設け、前記放電空間(Yg)と接するように構成することも可能である。
The excimer light source device includes an excimer lamp and a power supply device that lights the excimer lamp.
FIG. 1 shows a simplified configuration of an excimer lamp (Y). A discharge space (Yg) filled with a discharge gas is placed in a bulb (Yt) made of quartz glass or the like. It shows a state of being sealed.
A dielectric (Yb) is provided between at least one of the electrodes (Ye1, Ye2) for inducing discharge by applying a high voltage to the discharge space (Yg) and the discharge space (Yg). Intervenes.
In the drawing, the electrodes (Ye1, Ye2) are depicted as external electrodes provided on both sides of the bulb (Yt), but either one is provided inside the bulb (Yt), It is also possible to configure so as to be in contact with the discharge space (Yg).
放電用ガスとしては、キセノンやクリプトンなどの希ガス、フッ素や塩素などのハロゲン等、もしくはそれらの混合物が、発生させたい光の波長に応じて選択して用いられる。
放電によって発生した光を直接利用する場合だけでなく、例えば前記バルブ(Yt)の内面に、蛍光体などの被膜を設け、発生したUV光を波長変換して、長い波長のUV光や可視光として外部に取出し、利用する場合もある。
前記バルブ(Yt)としては、石英ガラスなどを用いることが多いが、例えばフッ素など、反応性が高い放電用ガスを用いる場合には、サファイアなどの耐腐食性の材料を使用する場合もある。
さらに、例えばキセノンエキシマなどの真空紫外域の光を取出す場合は、その波長に透過率を有する合成石英を用いたり、蛍光体でUVから可視光に変換した光を取出し、元のUV光自体は放射したくない場合は、ホウ珪酸ガラスを用いるなど、発生する光の波長に着目して、好適な材料が選ばれる。
また、本図のように、前記バルブ(Yt)が前記誘電体(Yb)を兼ねる場合が多いが、そうでないような構成、例えば、前記バルブ(Yt)の内面に前記電極(Ye1,Ye2)の電極を設け、これら電極の片方もしくは両方と放電用ガスとの間に誘電体被膜を設けるようにすることもできる。
なお、前記電極(Ye1,Ye2)は、金属板、金属蒸着膜、金属ペースト等を前記バルブ(Yt)に被着もしくは形成せしめて構成することができるが、電極を通して光を取り出したい場合は、透明導電膜や金網、網状パターンに印刷した金属ペーストの固化体などによって構成してもよい。
As the discharge gas, a rare gas such as xenon or krypton, a halogen such as fluorine or chlorine, or a mixture thereof is selected and used according to the wavelength of light to be generated.
Not only when the light generated by the discharge is used directly, but also, for example, a coating film such as a phosphor is provided on the inner surface of the bulb (Yt), and the generated UV light is wavelength-converted to generate long wavelength UV light or visible light. There are also cases where it is taken out to the outside and used.
Quartz glass or the like is often used as the bulb (Yt), but when a highly reactive discharge gas such as fluorine is used, a corrosion-resistant material such as sapphire may be used.
Furthermore, when taking out light in the vacuum ultraviolet region such as xenon excimer, for example, synthetic quartz having transmittance at that wavelength is used, or light converted from UV to visible light by a phosphor is taken out, and the original UV light itself is In the case where it is not desired to radiate, a suitable material is selected by paying attention to the wavelength of generated light, such as using borosilicate glass.
Further, as shown in the figure, the bulb (Yt) often serves also as the dielectric (Yb), but the configuration is not so, for example, the electrodes (Ye1, Ye2) on the inner surface of the bulb (Yt). These electrodes may be provided, and a dielectric film may be provided between one or both of these electrodes and the discharge gas.
The electrodes (Ye1, Ye2) can be configured by depositing or forming a metal plate, a metal vapor deposition film, a metal paste or the like on the bulb (Yt). You may comprise by the transparent conductive film, a metal mesh, the solidified body of the metal paste printed on the mesh pattern, etc.
エキシマランプは、交流の高電圧で点灯する必要があるため、それを点灯するための給電装置は、普通、昇圧トランスを含み、その1次側を、例えばハーフブリッジ等の回路で駆動し、2次側に接続されたランプに給電する、インバータとして構成される。
なお、以下においては、昇圧トランスは、インバータのなかに含まれるものとして記載する。
Since an excimer lamp needs to be lit at an alternating high voltage, a power supply device for lighting it usually includes a step-up transformer, and its primary side is driven by a circuit such as a half bridge. It is configured as an inverter that supplies power to the lamp connected to the next side.
In the following description, the step-up transformer is described as being included in the inverter.
近来の環境汚染問題への関心の高まりのなかで、UV光化学反応を応用した無公害処理は、エキシマ光源装置の最も重要な応用のひとつであり、様々な用途への利用が検討されている。
そして用途によっては、エキシマ光源装置に対し、UV照射パワー密度の増大、照射面積の広大化を強く要求される。
他の放電ランプと異なり、エキシマランプの場合、1個のインバータに対して、複数本のランプを単に並列接続するだけで、全てを同時に安定点灯できるという特長を有している。
そのため、前記したUV照射パワー密度の増大、照射面積の広大化の要求に対応するためには、インバータの大電力化、および接続するエキシマランプの本数の増大を行えば達成できるように見える(例えば、特開平08−096766号公報、特開平10−097898号公報)。
In the recent increase in interest in environmental pollution problems, pollution-free treatment using UV photochemical reaction is one of the most important applications of excimer light source devices, and its use for various purposes is being studied.
Depending on the application, the excimer light source device is strongly required to increase the UV irradiation power density and widen the irradiation area.
Unlike other discharge lamps, excimer lamps have the feature that all of them can be stably lit at the same time by simply connecting a plurality of lamps in parallel to one inverter.
Therefore, it seems that it can be achieved by increasing the power consumption of the inverter and increasing the number of excimer lamps to be connected in order to meet the above-described demands for increasing the UV irradiation power density and the irradiation area (for example, JP-A-08-096766, JP-A-10-097898).
しかしながら、エキシマ発光効率の高い条件でエキシマランプを点灯させたい場合は、急峻な変化を行う波形を呈する高電圧の交流で駆動する必要がある事が判明している(例えば、特開平11−204280号公報)。
エキシマランプは容量性の負荷であるため、多数のそれらを並列接続すると、全体の静電容量が増大し、また、インバータの大電力化を行うと、インバータのトランスのインダクタンスが増大することにより、高電圧の急峻な変化が困難になるため、エキシマ発光効率が低下してしまう。
したがって、高効率を維持したままUV照射パワー密度の増大、照射面積の広大化を達成するためには、理想的には、1本のランプと1個のインバータとを組として、この組の数を増すことが有利となる。
However, when it is desired to turn on the excimer lamp under conditions with high excimer luminous efficiency, it has been found that it is necessary to drive the excimer lamp with a high voltage alternating current exhibiting a waveform that undergoes a steep change (for example, Japanese Patent Laid-Open No. 11-204280). Issue gazette).
Since the excimer lamp is a capacitive load, when many of them are connected in parallel, the overall capacitance increases, and when the power of the inverter is increased, the inductance of the inverter transformer increases. Since it becomes difficult to make a rapid change in high voltage, the excimer luminous efficiency is lowered.
Therefore, in order to achieve an increase in UV irradiation power density and an increase in irradiation area while maintaining high efficiency, ideally one lamp and one inverter are used as a set, and the number of sets Is advantageous.
この方針に沿って開発された技術として、特開平11−233071号公報には、誘電体バリア放電ランプとインバータとの組を複数組設け、各インバータの前段に共通に設けたDC・DCコンバータ(降圧チョッパ)によって共通の点灯制御を行い、各インバータの周波数を独立に調整することにより、各ランプを独立に調光して、例えばランプ毎の明るさバラツキを補正する技術が記載されている。
ところが、このように、インバータの周波数を独立に調整する場合、複数あるインバータうちから任意に選んだ2個から成る組に注目すると、その動作周波数の差周波数に対応する頻度で、それぞれのインバータに属する2個のスイッチ素子が近いタイミングで(ほぼ同時に)オン遷移またはオフ遷移する事象が発生する。
この事象が発生すると、2個のインバータがほぼ同時にDC・DCコンバータから電流を引出そうとするため、DC・DCコンバータの出力電圧が低下し、またDC・DCコンバータは出力電圧の低下を防ぐための補正制御を行うため、制御の乱れが生じる。
As a technology developed in accordance with this policy, Japanese Patent Application Laid-Open No. 11-233071 discloses a plurality of sets of dielectric barrier discharge lamps and inverters, and a DC / DC converter (commonly provided in the preceding stage of each inverter) A technique is described in which a common lighting control is performed by a step-down chopper), and the frequency of each inverter is independently adjusted, so that each lamp is dimmed independently, for example, to correct brightness variation for each lamp.
However, when adjusting the frequency of the inverters independently as described above, paying attention to a set of two arbitrarily selected from a plurality of inverters, each inverter has a frequency corresponding to the difference frequency of the operating frequencies. An event occurs in which the two switch elements to which the two belong belong to each other at almost the same time (substantially simultaneously).
When this event occurs, the two inverters try to draw current from the DC / DC converter almost simultaneously, so that the output voltage of the DC / DC converter decreases, and the DC / DC converter prevents the output voltage from decreasing. Since the correction control is performed, the control is disturbed.
複数あるインバータうちから注目する2個一組の選び方には多数の組合わせがあり、それぞれで差周波数が異なるため、前記した2個のスイッチ素子のほぼ同時のオン遷移またはオフ遷移に伴う電磁放射および伝導ノイズ(以下単にノイズと記載する)発生と、それに伴うDC・DCコンバータ制御の擾乱とからなる現象が、非常に複雑な周期的繰返しを伴って発生することになる。
そして調光のために、各インバータの周波数が独立に調整されると、前記した現象の周期性が乱れて、むしろ非周期的となるため、ノイズ対策が非常に困難となる。
また、それぞれのインバータの動作周波数が、例えば数十kHz以上の高周波である場合は、これが人間の耳に聞こえることは無いが、差周波数については可聴域に入る場合があるため、光源装置全体が、時間的に変化する奇妙な音鳴りを発する問題がある。
なお、音鳴りの原因となる振動は、インバータのトランスの磁歪に起因するものの他に、ランプの放電空間における放電発生時のガスの膨張に起因するものの両方がある。
There are a number of combinations of two sets to be noticed from among a plurality of inverters, and each has a different frequency difference. Therefore, electromagnetic radiation associated with almost the same on-transition or off-transition of the two switching elements described above. In addition, a phenomenon including generation of conduction noise (hereinafter simply referred to as noise) and accompanying disturbance of DC / DC converter control occurs with extremely complicated periodic repetition.
If the frequency of each inverter is adjusted independently for dimming, the periodicity of the phenomenon described above is disturbed and rather aperiodic, so that it is very difficult to take measures against noise.
In addition, when the operating frequency of each inverter is, for example, a high frequency of several tens of kHz or more, this is not audible to human ears, but the difference frequency may enter the audible range. There is a problem of emitting strange sounds that change over time.
In addition to vibrations caused by the magnetostriction of the transformer of the inverter, there are both vibrations caused by gas expansion when a discharge occurs in the discharge space of the lamp.
なお、一般に、ノイズがスイッチ素子のオン遷移またはオフ遷移の何れにおいて発生し易いかについては、インバータ回路の法式によって異なる。
例えば、プッシュプル方式、ハーフブリッジ方式、フルブリッジ方式等の場合は、オン遷移時に高電圧の急峻な変化が生じ、またトランスの1次側回路の電流が急激に流れるため、ノイズが発生し易い。
しかし例えば、フライバック方式等の場合は、オフ遷移時に高電圧の急峻な変化が生じ、またトランスの1次側回路の電流が急激に停止するため、ノイズが発生し易い。
Generally, whether the noise is likely to be generated in the on transition or the off transition of the switch element differs depending on the formula of the inverter circuit.
For example, in the case of the push-pull method, the half-bridge method, the full-bridge method, etc., a high voltage suddenly changes at the time of ON transition, and the current in the transformer primary circuit flows rapidly, so that noise is likely to occur. .
However, in the case of the flyback method, for example, a sharp change in high voltage occurs at the time of off-transition, and the current in the primary circuit of the transformer stops abruptly, so that noise is likely to occur.
この問題と関連する提案として、特開平08−146198号公報には、誘電体バリア放電ランプとインバータとの組を複数組設け、1個の発振器で生成された発振信号から、それぞれ異なる分周比で分周することにより、互いに異なる(それぞれが固定された)周波数の信号を生成し、この信号により各インバータを動作させる技術が記載されている。
これによれば、ノイズの周波数分散を行うことができるが、前記した2個のスイッチ素子のほぼ同時のオン遷移またはオフ遷移に伴うノイズ発生と、それに伴うDC・DCコンバータ制御の擾乱とからなる現象の問題、および差周波数が可聴域に入る問題は解決できなかった。
As a proposal related to this problem, Japanese Patent Application Laid-Open No. 08-146198 provides a plurality of sets of dielectric barrier discharge lamps and inverters, each having a different frequency division ratio from an oscillation signal generated by one oscillator. A technique is described in which signals having different frequencies (fixed to each other) are generated by dividing the frequency at, and each inverter is operated by this signal.
According to this, although the frequency dispersion of noise can be performed, it consists of the noise generation accompanying the above-mentioned almost simultaneous on-transition or off-transition of the two switch elements and the disturbance of the DC / DC converter control associated therewith. The problem of the phenomenon and the problem that the difference frequency falls in the audible range could not be solved.
また、特開2002−343592号公報には、誘電体バリア放電ランプとインバータとの組の2組を一対として、その一対に含まれる2個のインバータは、同じ周波数かつ180°反転した位相関係で動作させ、そのような一対の複数対によって光源を構成する技術が記載されている。
一対に含まれる2個のインバータが逆位相で動作するため、ノイズを打消し合わせることができ、結果として低ノイズ化の達成を図るものであり、例えばトランス等から放射される漏洩磁束に起因する電磁ノイズについては、打消し合いが期待できるが、逆に、2個のインバータのスイッチ素子の同時のオン遷移またはオフ遷移が確実に起きる事になるため、これに伴う大電流に起因するノイズやDC・DCコンバータ制御の擾乱については、むしろ悪化の懸念があるし、複数対のそれぞれの動作周波数に関する差周波数が可聴域に入る問題には配慮されていない。
Japanese Patent Application Laid-Open No. 2002-343592 discloses two pairs of a dielectric barrier discharge lamp and an inverter as a pair, and the two inverters included in the pair have the same frequency and a phase relationship inverted by 180 °. A technique for operating and configuring a light source by such a plurality of pairs is described.
Since two inverters included in a pair operate in opposite phases, noise can be canceled out, and as a result, low noise can be achieved. For example, this is caused by leakage magnetic flux radiated from a transformer or the like. Electromagnetic noise can be expected to cancel each other, but conversely, the simultaneous on transition or off transition of the switching elements of the two inverters will surely occur. The disturbance of the DC / DC converter control is rather aggravated and does not take into account the problem that the difference frequencies related to the operating frequencies of a plurality of pairs fall into the audible range.
さらに、特開2003−303694号公報には、複数のエキシマランプを同一ランプ管軸上に近接配置し、各エキシマランプを点灯させるに際し、ランプの間で電位差が生じて不所望の放電が生じないよう、各エキシマランプに給電するインバータの周波数と位相とを同期させるべく、各インバータは1個の基準信号に追従して動作するように構成し、また周波数を変化させる場合には基準信号を変化させる技術が記載されている。
しかし、この技術についても前記のものと同じく、2個のインバータのスイッチ素子の同時のオン遷移またはオフ遷移が確実に起きる事になるため、これに伴う大電流に起因するノイズやDC・DCコンバータ制御の擾乱については、むしろ悪化の懸念がある点は同様である。
Further, in Japanese Patent Laid-Open No. 2003-303694, when a plurality of excimer lamps are arranged close to each other on the same lamp tube axis and each excimer lamp is turned on, a potential difference is generated between the lamps, and undesired discharge does not occur. In order to synchronize the frequency and phase of the inverter that supplies power to each excimer lamp, each inverter is configured to operate following one reference signal, and when the frequency is changed, the reference signal is changed. The technology to be described is described.
However, as in the case of this technique, since the simultaneous on-transition or off-transition of the switching elements of the two inverters surely occurs, the noise caused by the large current accompanying this and the DC / DC converter As for control disturbance, there is a similar point that there is a concern of deterioration.
さらに、特開2004−207045号公報には、誘電体バリア放電ランプとインバータとの組を複数組設け、インバータトランスの2次側を並列接続する、あるいはインバータトランスの2次側とランプとの間に同期用トランスを挿入することにより、複数組のインバータの発振を同期させることにより、複数本のランプをチラツキ無く点灯する技術が記載されている。
しかし、この技術についても前記のものと同じく、2個のインバータのスイッチ素子の同時のオン遷移またはオフ遷移が確実に起きる事になるため、これに伴う大電流に起因するノイズやDC・DCコンバータ制御の擾乱については、むしろ悪化の懸念がある点は同様である。
Furthermore, Japanese Patent Application Laid-Open No. 2004-207045 provides a plurality of sets of dielectric barrier discharge lamps and inverters, and connects the secondary side of the inverter transformer in parallel, or between the secondary side of the inverter transformer and the lamp. Describes a technique for lighting a plurality of lamps without flickering by synchronizing the oscillations of a plurality of sets of inverters by inserting a synchronizing transformer.
However, as in the case of this technique, since the simultaneous on-transition or off-transition of the switching elements of the two inverters surely occurs, the noise caused by the large current accompanying this and the DC / DC converter As for control disturbance, there is a similar point that there is a concern of deterioration.
本発明が解決しようとする課題は、高いエキシマ発光効率を維持しながら複数本のエキシマランプを同時点灯する場合にも、ノイズ対策が容易で、可聴域の音鳴りを低減したエキシマ光源装置を提供することにある。 The problem to be solved by the present invention is to provide an excimer light source device that can easily prevent noise and reduce audible noise even when a plurality of excimer lamps are simultaneously turned on while maintaining high excimer luminous efficiency. There is to do.
本発明における第1の発明のエキシマ光源装置は、エキシマ分子を生成する放電用ガスが充填された放電空間(Yg)を有し、この放電用ガスに放電を誘起せしめるための一対の電極(Ye1,Ye2)のうちの少なくとも一方と前記放電空間(Yg)との間に誘電体(Yb)が介在するように構成されたエキシマランプ(Y1,Y2a,Y2b,…)と、
トランス(Ltb,Ltf)と少なくとも1個のスイッチ素子(Qu,Qv,Qw)とを有し、急峻な変化を行う波形を呈する高電圧を発生して、前記エキシマランプ(Y1,Y2a,Y2b,…)の前記電極(Ye1,Ye2)に印加するための、他励式のインバータ(Ui1,Ui2a,Ui2b,…)と、
前記スイッチ素子(Qu,Qv,Qw)を制御するインバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)と、
を含んで構成されたエキシマ光源セット(U1,U2a,U2b,…)の複数個と、
前記スイッチ素子(Qu,Qv,Qw)のオン遷移またはオフ遷移のうちの、前記した高電圧の急峻な変化を誘起する遷移タイミングを規定する、前記インバータ(Ui1,Ui2a,Ui2b,…)を駆動するための信号であって、前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)それぞれに対して送信される駆動タイミング信号(St1,St2,St3,…)を生成する統合タイミング生成回路(Ft)と、
を具備するエキシマ光源装置であって、
前記エキシマ光源セット(U1,U2a,U2b,…)のそれぞれは、それが含む前記エキシマランプ(Y1,Y2a,Y2b,…)への供給電力を、前記エキシマ光源セット(U1,U2a,U2b,…)毎に独立に調整可能であり、
前記エキシマ光源セット(U1,U2a,U2b,…)のそれぞれは、複数設けた光源駆動グループ(P1,P2,P3,…)の何れかに属しており、同じ前記光源駆動グループに属する前記エキシマ光源セットのそれぞれは、同じ前記駆動タイミング信号を受信するよう構成されており、
前記統合タイミング生成回路(Ft)は、前記光源駆動グループ(P1,P2,P3,…)の全てに対して前記した遷移タイミングの周波数が同一で、かつ前記光源駆動グループ(P1,P2,P3,…)の何れの2個に対しても前記した遷移タイミングが同時にならない前記駆動タイミング信号(St1,St2,St3,…)を生成することを特徴とするものである。
The excimer light source device of the first invention in the present invention has a discharge space (Yg) filled with a discharge gas for generating excimer molecules, and a pair of electrodes (Ye1) for inducing a discharge in the discharge gas. , Ye2) and an excimer lamp (Y1, Y2a, Y2b,...) Configured such that a dielectric (Yb) is interposed between at least one of the discharge spaces (Yg),
It has a transformer (Ltb, Ltf) and at least one switch element (Qu, Qv, Qw), generates a high voltage exhibiting a waveform that changes sharply, and generates the excimer lamps (Y1, Y2a, Y2b, ...) to be applied to the electrodes (Ye1, Ye2), separately-excited inverters (Ui1, Ui2a, Ui2b, ...);
Inverter switch control circuits (Uh1, Uh2a, Uh2b,...) For controlling the switch elements (Qu, Qv, Qw);
A plurality of excimer light source sets (U1, U2a, U2b,...) Configured to include:
Drives the inverters (Ui1, Ui2a, Ui2b,...) That define the transition timing that induces the abrupt change of the high voltage among the on-transitions and off-transitions of the switch elements (Qu, Qv, Qw). Are integrated timing generation circuits (Ft) that generate drive timing signals (St1, St2, St3,...) That are transmitted to the inverter switch control circuits (Uh1, Uh2a, Uh2b,...), Respectively. )When,
An excimer light source device comprising:
Each of the excimer light source sets (U1, U2a, U2b,...) Supplies power supplied to the excimer lamps (Y1, Y2a, Y2b,...) Included in the excimer light source sets (U1, U2a, U2b,...). ) Can be adjusted independently for each
Each of the excimer light source sets (U1, U2a, U2b,...) Belongs to one of a plurality of light source drive groups (P1, P2, P3,...), And the excimer light sources belonging to the same light source drive group. Each of the sets is configured to receive the same drive timing signal;
The integrated timing generation circuit (Ft) has the same transition timing frequency for all of the light source drive groups (P1, P2, P3,...), And the light source drive groups (P1, P2, P3, etc.). The drive timing signals (St1, St2, St3,...) That do not coincide with the transition timing described above are generated for any two of.
本発明における第2の発明のエキシマ光源装置は、前記エキシマ光源セット(U1,U2a,U2b,…)に含まれる前記インバータ(Ui1,Ui2a,Ui2b,…)は、前記トランス(Ltb)の1次側巻線(Lpu,Lpv)に接続された前記スイッチ素子(Qu,Qv)がオン遷移するときに、前記トランス(Ltb)の2次側巻線(Ls)において極性反転が生じることにより急峻な変化を行う波形を呈する高電圧を発生するよう構成されており、さらに前記エキシマ光源セット(U1,U2a,U2b,…)は、前記インバータ(Ui1,Ui2a,Ui2b,…)の前段に、DC電源(Mx)の電圧を昇圧または降圧して出力し、前記インバータ(Ui1,Ui2a,Ui2b,…)に供給するためのDC・DCコンバータ(Uc1)を具備しており、前記DC・DCコンバータ(Uc1)は、前記エキシマランプ(Y1)への供給電力が目標値になるよう出力電圧を調整することが可能であることを特徴とするものである。 In the excimer light source device according to the second aspect of the present invention, the inverter (Ui1, Ui2a, Ui2b,...) Included in the excimer light source set (U1, U2a, U2b,...) Includes a primary of the transformer (Ltb). When the switch elements (Qu, Qv) connected to the side windings (Lpu, Lpv) are turned on, the polarity inversion occurs in the secondary side winding (Ls) of the transformer (Ltb). The excimer light source set (U1, U2a, U2b,...) Is connected to a DC power source before the inverter (Ui1, Ui2a, Ui2b,...). DC / DC converter for boosting or stepping down the voltage of (Mx) and outputting it to the inverters (Ui1, Ui2a, Ui2b,...) Uc1), and the DC / DC converter (Uc1) is capable of adjusting an output voltage so that power supplied to the excimer lamp (Y1) becomes a target value. It is.
本発明における第3の発明のエキシマ光源装置は、前記インバータ(Ui1,Ui2a,Ui2b,…)は、前記スイッチ素子(Qw)が前記トランス(Ltb,Ltf)の1次側巻線(Lp)に直列に接続され、前記スイッチ素子(Qw)のオン期間に蓄積された磁気エネルギーを、前記スイッチ素子(Qw)のオフ遷移時に2次側巻線(Ls)に解放することにより、急峻な変化を行う波形を呈する高電圧パルスを発生する、フライバック回路によって構成されるとともに、前記エキシマ光源セット(U1,U2a,U2b,…)は、前記した高電圧パルスの強度に相関する出力強度信号(So)を生成する出力強度検出回路(Vo)をさらに具備し、前記統合タイミング生成回路(Ft)は、一定の時間幅(Tw)を有するパルスの繰返しとして前記駆動タイミング信号(St1,St2,St3,…)を生成し、前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)は、前記駆動タイミング信号(St1,St2,St3,…)のパルス開始タイミングからある待機期間(Tx)の遅延を伴って前記スイッチ素子(Qw)をオン遷移させた後、前記駆動タイミング信号(St1,St2,St3,…)のパルス終了タイミングに同期して前記スイッチ素子(Qw)をオフ遷移させるよう構成されており、前記待機期間(Tx)が可変である可変遅延回路(Ujd)を具備するとともに、前記出力強度信号(So)を所定の大きさに維持するよう、前記待機期間(Tx)の長さをフィードバック制御することを特徴とするものである。 In the excimer light source device according to a third aspect of the present invention, the inverter (Ui1, Ui2a, Ui2b,...) Has the switch element (Qw) connected to the primary winding (Lp) of the transformer (Ltb, Ltf). By connecting the magnetic energy accumulated in the ON period of the switch element (Qw) in series to the secondary winding (Ls) when the switch element (Qw) is turned off, a steep change can be achieved. The excimer light source set (U1, U2a, U2b,...) Generates an output voltage signal (So) correlated with the intensity of the high voltage pulse. ), And the integrated timing generation circuit (Ft) repeats pulses having a certain time width (Tw). As a result, the drive timing signals (St1, St2, St3,...) Are generated, and the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Generates pulses of the drive timing signals (St1, St2, St3,...). After the switch element (Qw) is turned on with a delay of a waiting period (Tx) from the start timing, the switch is synchronized with the pulse end timing of the drive timing signals (St1, St2, St3,...) The device (Qw) is configured to be turned off, includes a variable delay circuit (Ujd) in which the waiting period (Tx) is variable, and maintains the output intensity signal (So) at a predetermined magnitude. As described above, the length of the waiting period (Tx) is feedback-controlled.
本発明における第4の発明のエキシマ光源装置は、前記エキシマ光源セット(U1,U2a,U2b,…)の複数個が属する前記光源駆動グループ(P1,P2,P3,…)に属する、少なくとも1個の前記エキシマ光源セット(U1,U2a,U2b,…)の前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)には、前記駆動タイミング信号(St1,St2,St3,…)に対し、前記した遷移タイミングを遅延させるための遷移タイミング遅延回路(Ud2B)を前置したことを特徴とするものである。 The excimer light source device according to the fourth aspect of the present invention is at least one that belongs to the light source drive group (P1, P2, P3,...) To which a plurality of the excimer light source sets (U1, U2a, U2b,...) Belong. The inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Of the excimer light source set (U1, U2a, U2b,...) Has been described with respect to the drive timing signals (St1, St2, St3,...). It is characterized in that a transition timing delay circuit (Ud2B) for delaying the transition timing is provided in front.
本発明における第5の発明のエキシマ光源装置は、前記光源駆動グループ(P1,P2,P3,…)の個数をNとするとき、前記統合タイミング生成回路(Ft)は、
所定の周波数で発振してクロックパルス信号(Sck)を生成する発振回路(Osc)と、
前記クロックパルス信号(Sck)が入力され、前記クロックパルス信号(Sck)の周波数が1/Mに分周された周波数を有する分周信号(Sdv)を生成する分周回路(Ufn)と、
前記クロックパルス信号(Sck)が入力され、前記クロックパルス信号(Sck)のタイミングに従って前記分周信号(Sdv)をシフトする、複数段の遅延フリップフロップ(Fs1,Fs2,…,Fs6)を有するシフトレジスタ(Ufs)と、
を具備し、前記分周信号(Sdv)および前記遅延フリップフロップ(Fs1,Fs2,…,Fs6)の各段の出力信号のうちから選択された、相異なるN個の信号を前記駆動タイミング信号(St1,St2,St3,…)として生成するよう構成され、MはN以上であることを特徴とするものである。
In the excimer light source device according to the fifth aspect of the present invention, when the number of the light source drive groups (P1, P2, P3,...) Is N, the integrated timing generation circuit (Ft)
An oscillation circuit (Osc) that oscillates at a predetermined frequency to generate a clock pulse signal (Sck);
A frequency dividing circuit (Ufn) that receives the clock pulse signal (Sck) and generates a frequency-divided signal (Sdv) having a frequency obtained by dividing the frequency of the clock pulse signal (Sck) by 1 / M;
A shift having a plurality of delay flip-flops (Fs1, Fs2,..., Fs6) that receives the clock pulse signal (Sck) and shifts the divided signal (Sdv) according to the timing of the clock pulse signal (Sck). A register (Ufs);
And N different signals selected from the divided signals (Sdv) and the output signals of the respective stages of the delay flip-flops (Fs1, Fs2,..., Fs6). (St1, St2, St3,...), And M is N or more.
本発明における第6の発明のエキシマ光源装置は、前記エキシマ光源セットのうちの前記エキシマランプを除いた部分をそれぞれ構成要素として含む駆動回路部(Ue1,Ue2,Ue3,…)を、前記エキシマランプ(Y1,Y2,Y3,…)それぞれに対応して設け、前記駆動回路部(Ue1,Ue2,Ue3,…)に含まれる前記インバータの前記スイッチ素子を、発生した熱を逃がすためのヒートシンク(Bh1,Bh2,Bh3,…)に固着し、かつ前記駆動回路部(Ue1,Ue2,Ue3,…)内の回路素子をプリント配線板に実装するとともに、該プリント配線板を前記ヒートシンク(Bh1,Bh2,Bh3,…)に固定して、前記駆動回路部(Ue1,Ue2,Ue3,…)と前記ヒートシンク(Bh1,Bh2,Bh3,…)とを一体のモジュールを成すように構成し、前記モジュールが、放熱体(B1)の上に、これと前記ヒートシンク(Bh1,Bh2,Bh3,…)との間で熱的接触を形成する固定方法で並べて配置されることを特徴とするものである。 An excimer light source device according to a sixth aspect of the present invention includes a drive circuit unit (Ue1, Ue2, Ue3,...) That includes a portion of the excimer light source set excluding the excimer lamp as a component. (Y1, Y2, Y3,...) And a heat sink (Bh1) for releasing the generated heat from the switching elements of the inverter included in the drive circuit unit (Ue1, Ue2, Ue3,...). , Bh2, Bh3,..., And circuit elements in the drive circuit section (Ue1, Ue2, Ue3,...) Are mounted on a printed wiring board, and the printed wiring board is mounted on the heat sink (Bh1, Bh2,. Bh3,... Fixed to the drive circuit unit (Ue1, Ue2, Ue3,...) And the heat sink (Bh1, Bh2, Bh). ,... Are formed as an integral module, and the module forms a thermal contact between the heat sink (Bh1, Bh2, Bh3,...) On the radiator (B1). It is characterized by being arranged side by side by a fixing method.
高いエキシマ発光効率を維持しながら複数本のエキシマランプを同時点灯する場合にも、ノイズ対策が容易で、可聴域の音鳴りを低減したエキシマ光源装置を提供することができる。 Even when a plurality of excimer lamps are simultaneously turned on while maintaining high excimer luminous efficiency, it is possible to provide an excimer light source device that can easily take measures against noise and reduce audible noise.
先ず、本発明のエキシマ光源装置を簡略化して示すブロック図である図2を用いて、本発明を実施するための形態について説明する。
本発明のエキシマ光源装置は、複数のエキシマランプ(Y1,Y2a,Y2b,…)を備えており、前記エキシマランプ(Y1,Y2a,Y2b,…)それぞれに対応して、それらを独立に駆動するためのインバータ(Ui1,Ui2a,Ui2b,…)が設けられている。
後述するように、前記インバータ(Ui1,Ui2a,Ui2b,…)は、前記エキシマランプ(Y1,Y2a,Y2b,…)にエキシマ発光効率の高い条件の放電を誘起するよう、急峻な変化を行う波形を呈する高電圧を印加するために、トランス(Ltb,Ltf)と、少なくとも1個のスイッチ素子(Qu,Qv,Qw)を具備している。
さらに前記スイッチ素子(Qu,Qv,Qw)を制御するためのインバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)が設けられ、前記インバータ(Ui1,Ui2a,Ui2b,…)に接続される。
First, the form for implementing this invention is demonstrated using FIG. 2 which is a block diagram which simplifies and shows the excimer light source device of this invention.
The excimer light source device of the present invention includes a plurality of excimer lamps (Y1, Y2a, Y2b,...), And drives them independently corresponding to each of the excimer lamps (Y1, Y2a, Y2b,...). Inverters (Ui1, Ui2a, Ui2b,...) Are provided.
As will be described later, the inverter (Ui1, Ui2a, Ui2b,...) Has a waveform that undergoes a steep change so as to induce a discharge under conditions with high excimer luminous efficiency in the excimer lamp (Y1, Y2a, Y2b,...). Is provided with a transformer (Ltb, Ltf) and at least one switch element (Qu, Qv, Qw).
Further, inverter switch control circuits (Uh1, Uh2a, Uh2b,...) For controlling the switch elements (Qu, Qv, Qw) are provided and connected to the inverters (Ui1, Ui2a, Ui2b,...).
そして、前記エキシマランプ(Y1)と前記インバータ(Ui1)と前記インバータスイッチ制御回路(Uh1)との組によって、一つのエキシマ光源セット(U1)が構成されている。
すなわち、前記インバータ(Ui1,Ui2a,Ui2b,…)の1個に対し、それに接続される前記エキシマランプ(Y1,Y2a,Y2b,…)と前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)とが組を成し、それぞれエキシマ光源セット(U1,U2a,U2b,…)を構成している。
ここで、前記エキシマ光源セットの「セット」とは、必ずしも一体物にまとめられたものに限定されず、機能的に「組合わせられたもの」を意味する、観念上のセットを指す。
さらに、前記エキシマ光源セット(U1,U2a,U2b,…)は、それぞれ光源駆動グループ(P1,P2,P3,…)に所属しており、図においては、前記光源駆動グループ(P1)には1個の前記エキシマ光源セット(U1)を、前記光源駆動グループ(P2)には2個の前記エキシマ光源セット(U2a,U2b)を配置する例を示している。
The excimer lamp (Y1), the inverter (Ui1), and the inverter switch control circuit (Uh1) constitute a single excimer light source set (U1).
That is, for one of the inverters (Ui1, Ui2a, Ui2b,...), The excimer lamp (Y1, Y2a, Y2b,...) Connected thereto and the inverter switch control circuit (Uh1, Uh2a, Uh2b,. Form a set, and each constitutes an excimer light source set (U1, U2a, U2b,...).
Here, the “set” of the excimer light source set is not necessarily limited to a united one, but refers to an ideal set that means “combined” functionally.
Further, the excimer light source set (U1, U2a, U2b,...) Belongs to the light source drive group (P1, P2, P3,...), And in the figure, 1 is assigned to the light source drive group (P1). An example is shown in which two excimer light source sets (U1) and two excimer light source sets (U2a, U2b) are arranged in the light source drive group (P2).
統合タイミング生成回路(Ft)は、前記インバータ(Ui1,Ui2a,Ui2b,…)を駆動するための駆動タイミング信号(St1,St2,St3,…)を生成し、前記エキシマ光源セット(U1,U2a,U2b,…)の前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)それぞれに対して送信する。
前記駆動タイミング信号(St1,St2,St3,…)は、前記スイッチ素子(Qu,Qv,Qw)のオン遷移またはオフ遷移のタイミングのうち、前記した高電圧の急峻な変化を誘起する方の遷移タイミングを規定する信号である。
前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)は、前記駆動タイミング信号(St1,St2,St3,…)を受信すると、前記インバータ(Ui1,Ui2a,Ui2b,…)にある前記スイッチ素子(Qu,Qv,Qw)のゲートを駆動するスイッチゲート信号(Sh1,Sh2,Sh2’,…)を前記インバータ(Ui1,Ui2a,Ui2b,…)に送信し、前記インバータ(Ui1,Ui2a,Ui2b,…)は、直ちに、もしくは短時間の遅延時間の後に前記スイッチ素子(Qu,Qv,Qw)をオン遷移またはオフ遷移させて、前記した高電圧の急峻な変化を誘起するよう構成されている。
なお、前記駆動タイミング信号(St1,St2,St3,…)が、ハイまたはローの何れかのレベルをとる2値のパルス信号である場合、その立上りタイミングと立下りタイミングについて、その何れが高電圧の急峻な変化に対応するか、あるいは前記スイッチ素子(Qu,Qv,Qw)のオン遷移またはオフ遷移とどのように対応するか、については、前記インバータ(Ui1,Ui2a,Ui2b,…)の回路方式や、前記駆動タイミング信号(St1,St2,St3,…)の論理のとり方(正論理または負論理)に依存する。
An integrated timing generation circuit (Ft) generates drive timing signals (St1, St2, St3,...) For driving the inverters (Ui1, Ui2a, Ui2b,...), And the excimer light source sets (U1, U2a,. U2b,...) Is transmitted to each of the inverter switch control circuits (Uh1, Uh2a, Uh2b,...).
The drive timing signal (St1, St2, St3,...) Is a transition that induces a steep change in the high voltage among the on-transition or off-transition timings of the switch elements (Qu, Qv, Qw). This signal defines the timing.
When the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Receives the drive timing signal (St1, St2, St3,...), The inverter switch (Ui1, Ui2a, Ui2b,...) Switch gate signals (Sh1, Sh2, Sh2 ′,...) That drive the gates of Qu, Qv, Qw) are transmitted to the inverters (Ui1, Ui2a, Ui2b,...), And the inverters (Ui1, Ui2a, Ui2b,. ) Is configured to induce the above-described steep change in the high voltage by causing the switch elements (Qu, Qv, Qw) to transition on or off immediately or after a short delay time.
When the drive timing signal (St1, St2, St3,...) Is a binary pulse signal that takes either a high level or a low level, the rising timing and the falling timing are the high voltage. The circuit of the inverter (Ui1, Ui2a, Ui2b,...) Will be described with respect to how the switch element (Qu, Qv, Qw) corresponds to the on transition or the off transition. It depends on the method and the logic of the drive timing signals (St1, St2, St3,...) (Positive logic or negative logic).
そして前記統合タイミング生成回路(Ft)は、前記駆動タイミング信号(St1,St2,St3,…)を生成するに際しては、前記光源駆動グループ(P1,P2,P3,…)の全てに対して、前記した高電圧の急峻な変化を誘起する遷移タイミングの周波数が同一であり、かつ前記光源駆動グループ(P1,P2,P3,…)の何れの2個に対しても、前記した高電圧の急峻な変化を誘起する遷移タイミングが同時にならないように信号を生成する。
これについて、本発明のエキシマ光源装置の一部の動作を簡略化して示すタイミング図である図3を用い、以下において説明する。
The integrated timing generation circuit (Ft) generates the drive timing signals (St1, St2, St3,...) With respect to all the light source drive groups (P1, P2, P3,...). The frequency of the transition timing for inducing the abrupt change in the high voltage is the same, and the above-mentioned steep high voltage is applied to any two of the light source drive groups (P1, P2, P3,...). A signal is generated so that transition timings that induce changes are not simultaneously performed.
This will be described below with reference to FIG. 3 which is a simplified timing diagram showing part of the operation of the excimer light source device of the present invention.
いま、簡単のため、前記エキシマ光源セットを1個づつ具備する前記光源駆動グループが4個あり、それぞれに1個づつ所属する前記エキシマランプが、合計4個あるとし、図は、このときの駆動タイミング信号(St1,St2,St3,St4)、およびランプ電圧波形(Vd1,Vd2,Vd3,Vd4)の関係について、その一例を表すものである。
時点(t1,t2,t3,t4)において、前記駆動タイミング信号(St1,St2,St3,St4)は、それぞれハイレベルに移行し、それらのタイミングを受けて前記ランプ電圧波形(Vd1,Vd2,Vd3,Vd4)は、それぞれ急峻な電圧変化を呈している。
その後、前記駆動タイミング信号(St1,St2,St3,St4)は、それぞれ一旦ローレベルに戻り、再度、時点(t1’,t2’,t3’,t4’)において、前記駆動タイミング信号(St1,St2,St3,St4)は、それぞれハイレベルに移行し、それらのタイミングを受けて前記ランプ電圧波形(Vd1,Vd2,Vd3,Vd4)は、それぞれ先とは逆の急峻な電圧変化を呈している。
For the sake of simplicity, it is assumed that there are four light source driving groups each having one excimer light source set, and that there are a total of four excimer lamps each belonging to one of the groups. An example of the relationship between the timing signal (St1, St2, St3, St4) and the ramp voltage waveform (Vd1, Vd2, Vd3, Vd4) is shown.
At the time point (t1, t2, t3, t4), the drive timing signals (St1, St2, St3, St4) shift to high level, and the ramp voltage waveforms (Vd1, Vd2, Vd3) are received at those timings. , Vd4) each exhibit a steep voltage change.
Thereafter, the drive timing signals (St1, St2, St3, St4) once return to a low level, and again at the time points (t1 ′, t2 ′, t3 ′, t4 ′), the drive timing signals (St1, St2). , St3, St4) respectively shift to a high level, and the ramp voltage waveforms (Vd1, Vd2, Vd3, Vd4) exhibit steep voltage changes opposite to the previous ones in response to their timing.
ここで、前記駆動タイミング信号(St1,St2,St3,St4)それぞれのハイレベル移行のタイミングに注目すると、その周波数は全て同じであるが、タイミング自体は、全て相違している。
前記したように、前記駆動タイミング信号(St1,St2,St3,St4)それぞれのハイレベル移行のタイミングで前記ランプ電圧波形(Vd1,Vd2,Vd3,Vd4)が急峻な電圧変化を呈し、その瞬間、ランプで放電が発生し、また前記インバータがその前段の回路から引出す電流が急変する。
そのため、前記した瞬間にノイズが発生し易く、また、後述する、前記インバータの前段の回路であるDC・DCコンバータやDC電源において、制御の擾乱が発生し易い。
しかし、前記した瞬間が前記光源駆動グループの全てにおいて、意図的に相違させられているため、同時に重なって発生することが無く、ノイズの発生タイミングが分散される。
また、前記した瞬間の発生周波数が前記光源駆動グループの全てで同じであるため、ノイズの発生タイミングが分散された状態が常に維持される。
Here, when attention is paid to the high-level transition timings of the drive timing signals (St1, St2, St3, St4), the frequencies are all the same, but the timings are all different.
As described above, the ramp voltage waveform (Vd1, Vd2, Vd3, Vd4) exhibits a steep voltage change at the high level transition timing of each of the drive timing signals (St1, St2, St3, St4). A discharge occurs in the lamp, and the current drawn from the preceding circuit by the inverter changes suddenly.
Therefore, noise is likely to occur at the moment described above, and control disturbance is likely to occur in a DC / DC converter or a DC power source, which will be described later, the circuit preceding the inverter.
However, since the moments described above are intentionally made different in all of the light source drive groups, they do not occur at the same time, and noise generation timing is distributed.
In addition, since the instantaneous generation frequency is the same in all of the light source drive groups, a state in which noise generation timing is dispersed is always maintained.
その結果、発生するノイズのレベルが低く抑えられ、またノイズ発生のタイミングが重なることに起因する高いレベルのノイズが突発的に生ずることも防止される。
さらに、前記した瞬間に発生する回路電流の急変に起因した振動、例えば、前記インバータに含まれる、後述するトランスにおける、コアの磁歪の急変に起因した振動の発生周波数が前記光源駆動グループの全てで同じであるため、前記したような、周波数が同じでない場合に差周波数が可聴域に入って音鳴りを生ずることも無い。
As a result, the level of generated noise is suppressed to a low level, and sudden occurrence of high level noise due to overlapping timing of noise generation is also prevented.
Furthermore, vibrations caused by sudden changes in the circuit current occurring at the moment, for example, vibrations caused by sudden changes in the magnetostriction of the core included in the inverter, which will be described later, are generated in all the light source drive groups. Since they are the same, as described above, when the frequencies are not the same, the difference frequency enters the audible range and no sound is produced.
なお、補足しておくと、図3では、前記ランプ電圧波形(Vd1,Vd2,Vd3,Vd4)は、上のものから順に下へ向かって急峻な電圧変化のタイミングが遅延するように描いてあるが、前記ランプ電圧波形(Vd4)のみについては、上のものからの遅延に加えて、極性が常に逆になっているように描いてある。
これは、前記駆動タイミング信号(St1,St2,St3,St4)が、前記スイッチ素子(Qu,Qv,Qw)のオン遷移またはオフ遷移のうちの、前記した高電圧の急峻な変化を誘起する遷移タイミングのみを規定し、位相を規定しない形式の信号である場合には、インバータの初期状態が不定であれば実際に起こり得る事であるが、このような事が起こっていても何ら問題は無い。
また、前記駆動タイミング信号(St1,St2,St3,St4)は、前記時点(t1,t2,t3,t4)と前記時点(t1’,t2’,t3’,t4’)の両方においてそれぞれハイレベルに移行するように記載したが、例えば、前記時点(t1,t2,t3,t4)においてはハイレベルに移行し、前記時点(t1’,t2’,t3’,t4’)においてはローレベルに移行するように構成しても構わない。
In addition, in addition, in FIG. 3, the ramp voltage waveforms (Vd1, Vd2, Vd3, Vd4) are drawn so that the timing of the steep voltage change is delayed from the top to the bottom. However, only the ramp voltage waveform (Vd4) is drawn so that the polarity is always reversed in addition to the delay from the above.
This is because the drive timing signal (St1, St2, St3, St4) induces a steep change in the high voltage among the on-transition and off-transition of the switch elements (Qu, Qv, Qw). If the signal is of a format that specifies only the timing and does not specify the phase, it may actually occur if the initial state of the inverter is indeterminate, but there is no problem even if this happens. .
Further, the drive timing signals (St1, St2, St3, St4) are high level at both the time point (t1, t2, t3, t4) and the time point (t1 ′, t2 ′, t3 ′, t4 ′). However, for example, the signal shifts to the high level at the time point (t1, t2, t3, t4) and changes to the low level at the time point (t1 ′, t2 ′, t3 ′, t4 ′). You may comprise so that it may transfer.
また、前記した本発明の特徴であるノイズの発生タイミングが分散された状態が常に維持され、差周波数が可聴域に入って音鳴りを生ずることも無いという利点は、前記駆動タイミング信号(St1,St2,St3,…)で規定される前記した遷移タイミングの周波数の一定性を拠所としていない。
したがって、この周波数が、状況に応じて変化したり、揺らいだりするように構成しても構わない。
あるいは、前記駆動タイミング信号(St1,St2,St3,…)で規定される前記した遷移タイミングそれぞれについての相互の時間間隔が、状況に応じて変化したり、揺らいだりするように構成しても構わない。
The advantage that the noise generation timing, which is the feature of the present invention as described above, is always maintained, and the difference frequency does not enter the audible range and no sound is produced. (St2, St3,...)) Is not based on the frequency uniformity of the transition timing described above.
Therefore, this frequency may change or fluctuate depending on the situation.
Alternatively, the mutual time interval for each of the transition timings defined by the drive timing signals (St1, St2, St3,...) May change or fluctuate depending on the situation. Absent.
次に、本発明のエキシマ光源装置の一部の構成を簡略化して示す回路図である図4を用いて、先に図2に基づいて述べた前記エキシマ光源セット(U1)の具体的構成につき、以下において説明する。
なお、前記エキシマ光源セット(U2a,U2b)など、他のエキシマ光源セットの構成についても以下の記載するものと同様にすることができる。
Next, a specific configuration of the excimer light source set (U1) described above based on FIG. 2 will be described with reference to FIG. 4 which is a circuit diagram showing a simplified configuration of a part of the excimer light source device of the present invention. This will be described below.
In addition, about the structure of other excimer light source sets, such as the said excimer light source set (U2a, U2b), it can carry out similarly to what is described below.
図においては、インバータ(Ui1)にDC電圧を供給する回路として、昇圧チョッパ型のDC・DCコンバータ(Uc1)を備えるものを描いてある。
該DC・DCコンバータ(Uc1)は、DC電源(Mx)より電圧の供給を受けて動作し、ランプに印加される電圧を決定する。
前記DC・DCコンバータ(Uc1)においては、FET等のスイッチ素子(Qx)が、オン状態とオフ状態とを交互に繰り返すよう、コンバータ制御回路(Ucx)が生成するゲート信号(Sgx)によって、ゲート駆動回路(Gx)を介して駆動されている。
前記スイッチ素子(Qx)がオン状態の期間では、前記DC電源(Mx)よりインダクタ(Lx)に電流が流されて、該インダクタ(Lx)に磁気エネルギーが蓄積され、前記スイッチ素子(Qx)がオフ遷移すると、前記インダクタ(Lx)に蓄積された磁気エネルギーが解放されて、ダイオード(Dx)を介して平滑コンデンサ(Cx)に充電されることにより、前記DC電源(Mx)の電圧よりも高い電圧を、後段のインバータ(Ui1)のノード(T1,T2)に供給できるよう構成されている。
In the figure, a circuit including a step-up chopper type DC / DC converter (Uc1) is depicted as a circuit for supplying a DC voltage to the inverter (Ui1).
The DC / DC converter (Uc1) operates by receiving a voltage supply from a DC power source (Mx), and determines a voltage applied to the lamp.
In the DC / DC converter (Uc1), the gate element (Sgx) generated by the converter control circuit (Ucx) is configured so that the switching element (Qx) such as an FET repeats an ON state and an OFF state alternately. It is driven via a drive circuit (Gx).
During a period in which the switch element (Qx) is on, a current flows from the DC power source (Mx) to the inductor (Lx), magnetic energy is accumulated in the inductor (Lx), and the switch element (Qx) When transitioned off, the magnetic energy stored in the inductor (Lx) is released and charged to the smoothing capacitor (Cx) through the diode (Dx), thereby being higher than the voltage of the DC power supply (Mx). The voltage can be supplied to the nodes (T1, T2) of the subsequent inverter (Ui1).
前記DC・DCコンバータ(Uc1)の出力電圧、すなわち、前記平滑コンデンサ(Cx)の充電電圧は、分圧抵抗等を用いて構成された電圧検出手段(Vx)により検出され、チョッパ電圧検出信号(Sv)が前記コンバータ制御回路(Ucx)に送られる。
前記コンバータ制御回路(Ucx)には、その内部において、例えばトリマ抵抗を含む分圧回路(図示を省略)が設けられて、該トリマ抵抗を調整することにより、出力電圧の目標値に相関させる電圧を設定できるようにしてあり、前記コンバータ制御回路(Ucx)は、この電圧と前記チョッパ電圧検出信号(Sv)の電圧とを比較し、もし前記チョッパ電圧検出信号(Sv)の電圧の方が低ければ、前記スイッチ素子(Qx)がオン状態の期間の割合を増し、逆に前記チョッパ電圧検出信号(Sv)の電圧の方が高ければ、前記スイッチ素子(Qx)がオン状態の期間の割合を減ずるよう、前記ゲート信号(Sgx)のデューティサイクル比をフィードバック制御するように構成することにより、前記DC・DCコンバータ(Uc1)の出力電圧を目標値に維持することができる。
前記DC・DCコンバータ(Uc1)は前記エキシマ光源セット毎に設けられ、出力電圧の目標値に相関させる電圧を設定できるため、前記エキシマランプ(Y1)への供給電力を独立に調整可能となる。
The output voltage of the DC / DC converter (Uc1), that is, the charging voltage of the smoothing capacitor (Cx) is detected by voltage detection means (Vx) configured using a voltage dividing resistor or the like, and a chopper voltage detection signal ( Sv) is sent to the converter control circuit (Ucx).
In the converter control circuit (Ucx), for example, a voltage dividing circuit (not shown) including a trimmer resistor is provided, and a voltage correlated with the target value of the output voltage by adjusting the trimmer resistor. The converter control circuit (Ucx) compares this voltage with the voltage of the chopper voltage detection signal (Sv), and if the voltage of the chopper voltage detection signal (Sv) is lower For example, the ratio of the on-period of the switch element (Qx) is increased. Conversely, if the voltage of the chopper voltage detection signal (Sv) is higher, the ratio of the on-period of the switch element (Qx) is increased. By configuring the duty cycle ratio of the gate signal (Sgx) to be feedback controlled so as to decrease, the DC / DC converter (Uc1) It is possible to maintain the force voltage to the target value.
The DC / DC converter (Uc1) is provided for each excimer light source set and can set a voltage correlated with the target value of the output voltage, so that the power supplied to the excimer lamp (Y1) can be adjusted independently.
なお、ここでは、一例として最も簡単な、前記DC・DCコンバータ(Uc1)の出力電圧を電圧検出手段(Vx)によって検出し、それを目標値に維持するものについて記載したが、他の量、例えば前記DC・DCコンバータ(Uc1)の出力電流や前記エキシマランプ(Y1)の出力電流の、ピーク値や平均値などを検出するための検出手段を設けて検出し、それを目標値に維持するように構成することもできる。
また、ここでは、前記DC電源(Mx)が、例えばメカトロニクス系で普通に用いられるDC24V電源の場合を想定して、前記DC・DCコンバータ(Uc1)として、昇圧チョッパ型のものを記載したが、前記DC電源(Mx)が、例えばAC200Vの商用ラインに直結したDC370VのPFC等の場合は、降圧チョッパ型のものを用いることができるし、前記DC・DCコンバータ(Uc1)の回路方式は、本エキシマ光源装置の設置環境等に応じて、昇降圧チョッパや反転チョッパ等の他のチョッパ類や、トランスとインバータを用いるものなど、適当なものを採用すればよい。
Here, as an example, the simplest output voltage of the DC / DC converter (Uc1) is detected by the voltage detection means (Vx) and is maintained at the target value. For example, a detecting means for detecting a peak value or an average value of the output current of the DC / DC converter (Uc1) or the output current of the excimer lamp (Y1) is provided and detected, and the target value is maintained. It can also be configured as follows.
Here, assuming that the DC power source (Mx) is, for example, a DC 24V power source commonly used in mechatronics systems, the DC / DC converter (Uc1) has been described as a step-up chopper type. When the DC power source (Mx) is, for example, a DC370V PFC directly connected to an AC200V commercial line, a step-down chopper type can be used, and the circuit system of the DC / DC converter (Uc1) is Depending on the installation environment of the excimer light source device, an appropriate one such as another chopper such as a step-up / step-down chopper or an inversion chopper, or one using a transformer and an inverter may be employed.
図4においては、インバータ(Ui1)の回路方式としてプッシュプル方式のものを記載してある。
トランス(Ltb)の1次側巻線(Lpu,Lpv)に対し、前記DC・DCコンバータ(Uc1)からの電圧と、スイッチ素子(Qu,Qv)とを接続し、ゲート駆動回路(Gu,Gv)を介して前記スイッチ素子(Qu,Qv)が交互にオン状態とオフ状態とを繰り返すように制御することにより、2次側巻線(Ls)に極性反転を繰り返す電圧を誘起し、特に前記スイッチ素子(Qu,Qv)がオン遷移するときには、急峻な変化を行う波形を呈する高電圧を発生して、前記2次側巻線(Ls)に接続されたエキシマランプ(Y1)に印加することができる。
ただし、一般に、前記スイッチ素子(Qu,Qv)のオン状態の切り替わりの間に、デッドタイムと呼ばれる前記スイッチ素子(Qu,Qv)の両方がオフ状態の期間が設けられるが、前記エキシマランプ(Y1)が容量性の負荷であることに起因して、負荷電流は極性反転直後の短時間しか流れないため、本質的な回路動作はデッドタイムの長さにあまり依存せず、長いデッドタイムを設けることができる。
In FIG. 4, the push-pull method is described as the circuit method of the inverter (Ui1).
The voltage from the DC / DC converter (Uc1) and the switch elements (Qu, Qv) are connected to the primary windings (Lpu, Lpv) of the transformer (Ltb), and the gate drive circuits (Gu, Gv) are connected. ), The switching elements (Qu, Qv) are alternately controlled to repeat the on state and the off state, thereby inducing a voltage that repeats polarity reversal in the secondary winding (Ls). When the switch elements (Qu, Qv) are turned on, a high voltage having a waveform that changes sharply is generated and applied to the excimer lamp (Y1) connected to the secondary winding (Ls). Can do.
However, in general, a period during which both the switch elements (Qu, Qv) are turned off, which is called dead time, is provided between the switching of the switch elements (Qu, Qv). However, the excimer lamp (Y1 ) Is a capacitive load, the load current flows only for a short time immediately after polarity reversal, so the essential circuit operation does not depend much on the length of the dead time, and a long dead time is provided. be able to.
なお、本図においては、前記インバータ(Ui1)の回路方式としてプッシュプル方式のものを記載したが、前記スイッチ素子(Qu,Qv)がオン遷移するときに、前記トランス(Ltb)の2次側巻線(Ls)において極性反転が生じることにより急峻な変化を行う波形を呈する高電圧を発生する回路方式であれば、何れでも採用することができ、例えば図5のaに記載のハーフブリッジ方式や、bに記載のフルブリッジ方式のものに置き換えても良好に動作する。 In this figure, the push-pull method is described as the circuit method of the inverter (Ui1). However, when the switch element (Qu, Qv) is turned on, the secondary side of the transformer (Ltb) Any circuit system that generates a high voltage that exhibits a waveform that undergoes a steep change due to polarity reversal in the winding (Ls) can be employed. For example, the half-bridge system illustrated in FIG. Even if it is replaced with the full bridge system described in b, it operates well.
いま述べたような動作を前記インバータ(Ui1)に行わせるため、前記ゲート駆動回路(Gu,Gv)に入力されるスイッチゲート信号(Sh1)は、前記統合タイミング生成回路(Ft)から送られて来た駆動タイミング信号(St1)を受けて、インバータスイッチ制御回路(Uh1)が生成する。
前記駆動タイミング信号(St1)は遅延フリップフロップ(Fh)の負論理クロックの入力端子に接続され、また前記遅延フリップフロップ(Fh)においては、遅延入力Dの端子に出力Qの反転出力Qバーが入力される。
前記インバータスイッチ制御回路(Uh1)および前記インバータ(Ui1)の動作を説明するための、本発明のエキシマ光源装置の一部の動作を簡略化して示すタイミング図である図6に記載のように、前記遅延フリップフロップ(Fh)の出力および反転出力であるフリップフロップ出力信号(Sd,Sd*)は、前記駆動タイミング信号(St1)の立下りの度毎に、それぞれが反転する。
In order to cause the inverter (Ui1) to perform the operation as just described, the switch gate signal (Sh1) input to the gate driving circuit (Gu, Gv) is sent from the integrated timing generation circuit (Ft). The inverter switch control circuit (Uh1) is generated in response to the incoming drive timing signal (St1).
The drive timing signal (St1) is connected to the input terminal of the negative logic clock of the delay flip-flop (Fh). In the delay flip-flop (Fh), the inverted output Q bar of the output Q is connected to the terminal of the delay input D. Entered.
As shown in FIG. 6, which is a simplified timing diagram showing a part of the operation of the excimer light source device of the present invention for explaining the operation of the inverter switch control circuit (Uh1) and the inverter (Ui1). The output of the delay flip-flop (Fh) and the flip-flop output signal (Sd, Sd *), which is an inverted output, are inverted each time the drive timing signal (St1) falls.
AND論理ゲート(Hu,Hv)それぞれの一方の入力端子には、前記駆動タイミング信号(St1)が接続され、前記AND論理ゲート(Hu,Hv)それぞれの他方の入力端子には、前記フリップフロップ出力信号(Sd,Sd*)が接続されて、それぞれ、両方がハイレベルのときにハイレベルとなる極性別スイッチゲート信号(Shu,Shv)が前記スイッチゲート信号(Sh1)として出力される。
そして、前記極性別スイッチゲート信号(Shu,Shv)がハイレベルのときに前記スイッチ素子(Qu,Qv)がオン状態になるよう前記インバータ(Ui1)が動作する結果、急峻な変化を行う波形を呈する高電圧であるランプ電圧波形(Vd1)を生ずる。
The drive timing signal (St1) is connected to one input terminal of each of the AND logic gates (Hu, Hv), and the flip-flop output is connected to the other input terminal of each of the AND logic gates (Hu, Hv). When the signals (Sd, Sd *) are connected to each other, switch gate signals (Shu, Shv) by polarity that are high when both are high are output as the switch gate signal (Sh1).
As a result of the operation of the inverter (Ui1) so that the switch elements (Qu, Qv) are turned on when the switch gate signals (Shu, Shv) by polarity are at a high level, a waveform having a steep change is obtained. A ramp voltage waveform (Vd1), which is a high voltage to be exhibited, is generated.
図6を見れば容易に確認できるように、前記駆動タイミング信号(St1)のハイレベルへの移行のタイミングを受けて前記ランプ電圧波形(Vd1)は急峻な電圧変化を呈しており、したがって、図4に記載の前記エキシマ光源セット(U1)は、図2および図3について述べた本発明のエキシマ光源装置を実現するものであることが判る。 As can be easily seen from FIG. 6, the ramp voltage waveform (Vd1) exhibits a steep voltage change in response to the timing of the drive timing signal (St1) transitioning to a high level. It can be seen that the excimer light source set (U1) described in 4 realizes the excimer light source device of the present invention described with reference to FIGS.
ここで、重要な点を補足しておく。
エキシマランプではなく、抵抗負荷などに電力供給する通常の応用においては、ここで述べたプッシュプル方式、ハーフブリッジ方式、フルブリッジ方式などのインバータであっても、前記スイッチ素子(Qu,Qv)のオン状態期間が1周期の長さに占める割合、即ちデューティサイクル比を調整することによって、負荷への供給電力を調整することが可能である。
しかしエキシマランプにおいては、前記したように負荷電流は極性反転直後の短時間しか流れないため、デューティサイクル比を調整することによっては、負荷への供給電力を調整することができない。
その代わりに、エキシマランプへの供給電力は、印加電圧波形の振幅を意図的に変化させない場合でも、インバータの極性反転周波数を変化させれば、周波数に概ね比例的に調整することができ、この調整によって、例えばランプ毎の明るさバラツキを補正したりすることができる。
実際、前記した特開平11−233071号公報に記載の装置では、この技術を利用している。
Here are some important points to supplement.
In a normal application for supplying power to a resistive load or the like instead of an excimer lamp, the push-pull method, the half-bridge method, the full-bridge method, or the like described here can be used for the switching elements (Qu, Qv). The power supplied to the load can be adjusted by adjusting the ratio of the on-state period to the length of one cycle, that is, the duty cycle ratio.
However, in the excimer lamp, as described above, the load current flows only for a short time immediately after the polarity reversal. Therefore, the power supplied to the load cannot be adjusted by adjusting the duty cycle ratio.
Instead, even if the amplitude of the applied voltage waveform is not intentionally changed, the power supplied to the excimer lamp can be adjusted approximately proportionally to the frequency by changing the polarity inversion frequency of the inverter. By adjustment, for example, it is possible to correct brightness variations among lamps.
In fact, this technique is used in the apparatus described in Japanese Patent Laid-Open No. 11-233071.
ところが、本発明のエキシマ光源装置においては、インバータの周波数は、エキシマ光源セットの全てに対して同一のものを統合タイミング生成回路(Ft)が規定するのであって、エキシマ光源セット毎に調整することができないという大きな問題に直面する。
本発明では、コスト増という犠牲を払って、前記インバータ(Ui1)の前段に、このエキシマ光源セット(U1)に専用の前記DC・DCコンバータ(Uc1)を設け、その出力電圧を設定することによってエキシマランプ(Y1)への供給電力を調整可能ならしめ、この問題を解決しており、此処が本発明の巧妙な点である。
なお、前記DC電源(Mx)については、前記エキシマ光源セット(U1,U2a,U2b,…)の全てに共通のものを用いることが可能である。
However, in the excimer light source device of the present invention, the integrated timing generation circuit (Ft) defines the same inverter frequency for all the excimer light source sets, and is adjusted for each excimer light source set. Face the big problem of not being able to.
In the present invention, at the expense of cost increase, the exclusive DC / DC converter (Uc1) is provided in the excimer light source set (U1) before the inverter (Ui1), and the output voltage is set. The problem is solved by making it possible to adjust the power supplied to the excimer lamp (Y1), which is a clever point of the present invention.
In addition, about the said DC power supply (Mx), it is possible to use a common thing for all the said excimer light source sets (U1, U2a, U2b, ...).
因みに、前記ランプ電圧波形(Vd1)に見られる、高電圧の急峻な変化直後のリンギング状の振動は、前記トランス(Ltb)の前記1次側巻線(Lpu,Lpv)および前記2次側巻線(Ls)の間の漏洩インダクタンスと、主として前記エキシマランプ(Y1)の静電容量とで構成されるLC共振に起因するものと考えられる。 Incidentally, the ringing-like vibration immediately after the steep change of the high voltage seen in the ramp voltage waveform (Vd1) is caused by the primary side windings (Lpu, Lpv) and the secondary side windings of the transformer (Ltb). This is considered to be caused by LC resonance composed of the leakage inductance between the lines (Ls) and mainly the capacitance of the excimer lamp (Y1).
次に、本発明のエキシマ光源装置の一部の構成を簡略化して示す回路図である図7を用いて、先に図2に基づいて述べた前記エキシマ光源セット(U1)の更なる具体的構成につき、以下において説明する。
なお、前記エキシマ光源セット(U2a,U2b)など、他のエキシマ光源セットの構成についても以下の記載するものと同様にすることができる。
Next, a further specific example of the excimer light source set (U1) described above based on FIG. 2 will be described with reference to FIG. 7 which is a circuit diagram showing a simplified configuration of a part of the excimer light source device of the present invention. The configuration will be described below.
In addition, about the structure of other excimer light source sets, such as the said excimer light source set (U2a, U2b), it can carry out similarly to what is described below.
本図では、インバータ(Ui1)の回路方式として、スイッチ素子(Qw)がトランス(Ltf)の1次側巻線(Lp)に直列に接続され、前記スイッチ素子(Qw)のオン期間にDC電源(Mx)から流れ込む電流により前記トランス(Ltf)に蓄積された磁気エネルギーを、前記スイッチ素子(Qw)のオフ遷移時に2次側巻線(Ls)に解放することにより、急峻な変化を行う波形を呈する高電圧パルスを発生する、フライバック方式のものを記載してある。
エキシマランプ(Y1)は、前記トランス(Ltf)の2次側に接続するが、前記した高電圧パルスの強度に相関する量として、前記エキシマランプ(Y1)に流れる電流のピーク値を検出するための出力強度検出回路(Vo)を、その電流経路に挿入してある。
In this figure, as a circuit system of the inverter (Ui1), a switch element (Qw) is connected in series with a primary side winding (Lp) of a transformer (Ltf), and a DC power source is supplied during the ON period of the switch element (Qw). A waveform that undergoes a steep change by releasing the magnetic energy accumulated in the transformer (Ltf) by the current flowing from (Mx) to the secondary winding (Ls) when the switch element (Qw) is turned off. A flyback type that generates a high-voltage pulse exhibiting the following is described.
The excimer lamp (Y1) is connected to the secondary side of the transformer (Ltf). In order to detect the peak value of the current flowing through the excimer lamp (Y1) as an amount correlated with the intensity of the high voltage pulse. The output intensity detection circuit (Vo) is inserted in the current path.
前記スイッチ素子(Qw)のゲート駆動回路(Gw)に入力されるスイッチゲート信号(Sh1)は、前記統合タイミング生成回路(Ft)から送られて来た駆動タイミング信号(St1)を受けて、インバータスイッチ制御回路(Uh1)が生成する。
前記インバータスイッチ制御回路(Uh1)では、駆動タイミング信号(St1)のハイレベルの期間中にバッファ(Hj1)およびダイオード(Dj1)を介してコンデンサ(Cj1)に充電されていた電荷が、前記駆動タイミング信号(St1)のパルス開始タイミングである前記駆動タイミング信号(St1)の立下りの時点(tj1)より、抵抗(Rj1)を介して放電されることにより、前記コンデンサ(Cj1)の端子電圧であるコンデンサ電圧信号(Sjv)は、指数関数的な時間変化で低下して行く。
この様子、および以降において述べる動作の様子は、前記インバータスイッチ制御回路(Uh1)および前記インバータ(Ui1)の動作を説明するための、本発明のエキシマ光源装置の一部の動作を簡略化して示すタイミング図である図8に記載のようである。
The switch gate signal (Sh1) input to the gate drive circuit (Gw) of the switch element (Qw) receives the drive timing signal (St1) sent from the integrated timing generation circuit (Ft), and receives an inverter Generated by the switch control circuit (Uh1).
In the inverter switch control circuit (Uh1), the charge charged in the capacitor (Cj1) through the buffer (Hj1) and the diode (Dj1) during the high level period of the drive timing signal (St1) is the drive timing signal (St1). The terminal voltage of the capacitor (Cj1) is discharged through the resistor (Rj1) from the time point (tj1) when the drive timing signal (St1) falls, which is the pulse start timing of the signal (St1). The capacitor voltage signal (Sjv) decreases with an exponential time change.
This state and the state of the operation described below are shown by simplifying a part of the operation of the excimer light source device of the present invention for explaining the operation of the inverter switch control circuit (Uh1) and the inverter (Ui1). It is as described in FIG. 8 which is a timing diagram.
比較器(Aj1)は、前記コンデンサ電圧信号(Sjv)と、後述するように生成される閾値電圧信号(Sjt)とを比較し、前者の方が後者より低くなるとローレベルになる比較信号(Sja)を出力する。
したがって、前記時点(tj1)以降、前記比較信号(Sja)がローレベルになる時点(tj2)までの待機期間(Tx)は可変であり、前記閾値電圧信号(Sjt)が高いほど短くなる。
したがって、いま前記バッファ(Hj1)から前記比較器(Aj1)に至るまで述べた回路は、可変遅延回路(Ujd)を構成している。
The comparator (Aj1) compares the capacitor voltage signal (Sjv) with a threshold voltage signal (Sjt) generated as will be described later, and the comparison signal (Sja) becomes low when the former is lower than the latter. ) Is output.
Therefore, after the time point (tj1), the waiting period (Tx) until the time point (tj2) when the comparison signal (Sja) becomes low level is variable, and becomes shorter as the threshold voltage signal (Sjt) becomes higher.
Therefore, the circuit described from the buffer (Hj1) to the comparator (Aj1) now forms a variable delay circuit (Ujd).
前記スイッチゲート信号(Sh1)は負論理ANDゲート(Hj2)の出力信号として生成され、この信号は、前記駆動タイミング信号(St1)と前記比較信号(Sja)の両方がローレベルである場合にハイレベルとなる。
そのため結局、前記スイッチゲート信号(Sh1)は、前記駆動タイミング信号(St1)のパルス開始タイミングである前記駆動タイミング信号(St1)の立下りの前記時点(tj1)より、前記待機期間(Tx)だけ遅延してハイレベルとなり、前記駆動タイミング信号(St1)のパルス終了タイミングである前記駆動タイミング信号(St1)の立上りの時点(tj3)においてローレベルに戻る信号となる。
ただし、前記駆動タイミング信号(St1)のローレベルの時間幅(Tw)は一定である。
The switch gate signal (Sh1) is generated as an output signal of a negative logic AND gate (Hj2), and this signal is high when both the drive timing signal (St1) and the comparison signal (Sja) are at a low level. Become a level.
Therefore, after all, the switch gate signal (Sh1) is only in the standby period (Tx) from the time point (tj1) of the fall of the drive timing signal (St1) which is the pulse start timing of the drive timing signal (St1). The signal is delayed to a high level, and becomes a signal that returns to a low level at the rising edge (tj3) of the drive timing signal (St1), which is the pulse end timing of the drive timing signal (St1).
However, the low-level time width (Tw) of the drive timing signal (St1) is constant.
前記したように、前記スイッチゲート信号(Sh1)がハイレベルである期間に前記トランス(Ltf)に磁気エネルギーを蓄積し、前記スイッチゲート信号(Sh1)がローレベルに戻った時にそれを解放して前記2次側巻線(Ls)に急峻な変化を行う波形を呈する高電圧パルスを発生するため、前記インバータ(Ui1)における、概念的なランプ電圧波形(Vd1)は、図8に記載のようになる。
本図を見れば容易に確認できるように、前記駆動タイミング信号(St1)のハイレベルへの移行のタイミングを受けて前記ランプ電圧波形(Vd1)は急峻な電圧変化を呈しており、したがって、図4に記載の前記エキシマ光源セット(U1)は、図2および図3について述べた本発明のエキシマ光源装置を実現するものであることが判る。
As described above, magnetic energy is accumulated in the transformer (Ltf) during a period when the switch gate signal (Sh1) is at a high level, and is released when the switch gate signal (Sh1) returns to a low level. A conceptual ramp voltage waveform (Vd1) in the inverter (Ui1) is generated as shown in FIG. 8 in order to generate a high voltage pulse exhibiting a waveform that changes sharply in the secondary winding (Ls). become.
As can be easily seen from this figure, the ramp voltage waveform (Vd1) exhibits a steep voltage change in response to the timing of the drive timing signal (St1) transitioning to a high level. It can be seen that the excimer light source set (U1) described in 4 realizes the excimer light source device of the present invention described with reference to FIGS.
一方、前記出力強度検出回路(Vo)においては、前記時点(tj3)の直後に前記エキシマランプ(Y1)に流れる電流によってシャント抵抗で発生する電圧を保持するための、ダイオードとコンデンサによる簡単なピークホールド回路を構成しており、保持された電圧を出力強度信号(So)として出力する。 On the other hand, in the output intensity detection circuit (Vo), a simple peak due to a diode and a capacitor for holding the voltage generated in the shunt resistor by the current flowing in the excimer lamp (Y1) immediately after the time (tj3). A hold circuit is configured, and the held voltage is output as an output intensity signal (So).
前記出力強度信号(So)は、抵抗(Rj2)を介して演算増幅器(Aj2)の反転入力端子に接続される。
前記出力強度信号(So)の目標値に相関する、負電圧を発生する電圧源(Vj)の電圧が抵抗(Rj3)を介して、同じく前記演算増幅器(Aj2)の反転入力端子に接続される。
さらに、前記演算増幅器(Aj2)の反転入力端子には、その出力が積分コンデンサ(Cj2)を介してフィードバックされているため、前記演算増幅器(Aj2)の出力信号である前記閾値電圧信号(Sjt)は、前記出力強度信号(So)の目標値からの誤差を積分した誤差積分信号としての情報を有することが判る。
The output intensity signal (So) is connected to the inverting input terminal of the operational amplifier (Aj2) through the resistor (Rj2).
The voltage of the voltage source (Vj) that generates a negative voltage correlated with the target value of the output intensity signal (So) is connected to the inverting input terminal of the operational amplifier (Aj2) through the resistor (Rj3). .
Further, since the output is fed back to the inverting input terminal of the operational amplifier (Aj2) via the integrating capacitor (Cj2), the threshold voltage signal (Sjt) which is the output signal of the operational amplifier (Aj2). It can be seen that it has information as an error integration signal obtained by integrating an error from the target value of the output intensity signal (So).
したがって、もし前記出力強度信号(So)が目標値より小さい場合は、前記閾値電圧信号(Sjt)が上昇し、これがが上昇すると前記待機期間(Tx)は短くなる。
一方、前記スイッチ素子(Qw)のオン期間(Ty)は、前記スイッチゲート信号(Sh1)のハイレベル時間幅に等しく、これは前記駆動タイミング信号(St1)がローレベルである期間から前記待機期間(Tx)を差し引いたものである。
よって、前記待機期間(Tx)が短くなるほど前記スイッチ素子(Qw)のオン期間(Ty)は長くなり、前記トランス(Ltf)に蓄積される磁気エネルギーが増加するため、前記スイッチゲート信号(Sh1)がローレベルに戻った時に発生するパルス電圧が高くなる。
その結果、前記エキシマランプ(Y1)に流れる電流も増加し、前記出力強度信号(So)が大きくなって目標値に近づくことになる。
当然、前記出力強度信号(So)が目標値より大きい場合は、逆の動作を行って、前記出力強度信号(So)が小さくなって目標値に近づくことになり、前記出力強度信号(So)が目標値に維持されるよう、前記待機期間(Tx)の長さを介してフィードバック制御が達成されることが判る。
ただし、前記オン期間(Ty)の、生じ得る時間長さの最大値に対し、それよりも長く前記時間幅(Tw)を設定する必要がある。
Therefore, if the output intensity signal (So) is smaller than the target value, the threshold voltage signal (Sjt) rises, and if it rises, the waiting period (Tx) becomes shorter.
On the other hand, the ON period (Ty) of the switch element (Qw) is equal to the high level time width of the switch gate signal (Sh1), which is from the period when the drive timing signal (St1) is at the low level to the standby period. (Tx) is subtracted.
Therefore, the shorter the waiting period (Tx) is, the longer the on period (Ty) of the switch element (Qw) is, and the magnetic energy accumulated in the transformer (Ltf) is increased. Therefore, the switch gate signal (Sh1) The pulse voltage generated when becomes low level becomes high.
As a result, the current flowing through the excimer lamp (Y1) also increases, and the output intensity signal (So) increases to approach the target value.
Naturally, when the output intensity signal (So) is larger than the target value, the reverse operation is performed, the output intensity signal (So) becomes smaller and approaches the target value, and the output intensity signal (So) It can be seen that feedback control is achieved through the length of the waiting period (Tx) so that is maintained at the target value.
However, it is necessary to set the time width (Tw) longer than the maximum value of the possible time length of the ON period (Ty).
なお、図7に記載の回路のままでは、ランプの消灯状態から点灯を開始する直前の時点では、前記出力強度信号(So)が検出されていないことに起因して、前記演算増幅器(Aj2)による誤差積分信号回路が高電圧パルスの強度を増す方向に飽和しているため、最大電力状態から点灯を開始し、その後、フィードバック制御により、目標電力まで低下するように動作することになる。
しかし、この動作はあまり好ましくないため、例えば、消灯状態では、前記演算増幅器(Aj2)の反転入力端子に、前記電圧源(Vj)からの電流を打消すような電流を流し込む回路を追加したり、あるいは、前記電圧源(Vj)が、消灯状態では、前記出力強度信号(So)の目標値として負の値に相当する電圧を発生させるようにしたりすることにより、前記誤差積分信号回路が高電圧パルスの強度を減ずる方向に飽和するようにしておくことにより、最低電力状態から点灯を開始し、その後、フィードバック制御により、目標電力まで上昇するように構成することが好適である。
If the circuit shown in FIG. 7 is used as it is, the operational amplifier (Aj2) is caused by the fact that the output intensity signal (So) is not detected at the time immediately before starting lighting from the lamp extinguishing state. Since the error integration signal circuit according to is saturated in the direction of increasing the intensity of the high voltage pulse, the lighting is started from the maximum power state, and thereafter, the operation is performed so as to decrease to the target power by the feedback control.
However, since this operation is not preferable, for example, a circuit that flows a current that cancels the current from the voltage source (Vj) to the inverting input terminal of the operational amplifier (Aj2) in the light-off state is added. Alternatively, when the voltage source (Vj) is turned off, a voltage corresponding to a negative value is generated as a target value of the output intensity signal (So), thereby increasing the error integration signal circuit. It is preferable to start the lighting from the lowest power state by saturating in the direction of decreasing the intensity of the voltage pulse, and then increase to the target power by feedback control.
ところで、図7に記載の前記エキシマ光源セット(U1)においては、前記した高電圧パルスの強度に相関する前記出力強度信号(So)を、前記エキシマランプ(Y1)に流れる電流から生成するもの示したが、例えば前記スイッチ素子(Qw)のソース・ドレイン間電圧、すなわち前記スイッチ素子(Qw)と前記1次側巻線(Lp)との接続ノードの電位を検出するよう出力強度検出回路(Vo)を設けるようにしてもよく、各部の具体的波形に鑑みて、高電圧パルスの強度への相関の良い出力強度信号(So)を生成するよう工夫することができる。 Incidentally, in the excimer light source set (U1) shown in FIG. 7, the output intensity signal (So) correlated with the intensity of the high voltage pulse is generated from the current flowing through the excimer lamp (Y1). However, for example, the output intensity detection circuit (Vo) detects the voltage between the source and drain of the switch element (Qw), that is, the potential of the connection node between the switch element (Qw) and the primary winding (Lp). ), And an output intensity signal (So) having a good correlation with the intensity of the high voltage pulse can be devised in view of the specific waveform of each part.
ここで、重要な点を補足しておく。
フライバック回路の場合、前記したように、前記スイッチ素子(Qw)がオン状態である期間に前記トランス(Ltf)に磁気エネルギーが蓄積されるため、前記エキシマランプ(Y1)への供給電力を前記エキシマ光源セット(U1)毎に独立に調整できるためには、前記スイッチ素子(Qw)のオン遷移とオフ遷移の両方のタイミングを、外部の回路である前記統合タイミング生成回路(Ft)が規定することは不可能である。
急峻な変化を行う波形を呈する高電圧パルスを発生するのは、前記スイッチ素子(Qw)のオフ遷移のタイミングであるから、このタイミングを前記駆動タイミング信号(St1)によって、前記統合タイミング生成回路(Ft)から前記エキシマ光源セット(U1)に伝える必要がある。
しかし、そのタイミングよりも前に、前記エキシマ光源セット(U1)自身が前記スイッチ素子(Qw)のオン遷移を発生させ、丁度良い磁気エネルギーが蓄積された時点で、前記統合タイミング生成回路(Ft)から前記スイッチ素子(Qw)のオフ遷移のタイミングが伝えられるようにしなければならず、一見すると、これは因果律に反する要求のように見える。
本発明では、前記駆動タイミング信号(St1)を一定の時間幅(Tw)を有するパルスとし、その開始タイミングから待機期間(Tx)の遅延を伴って前記スイッチ素子(Qw)をオン遷移させた後、前記駆動タイミング信号(St1)のパルス終了タイミングで前記スイッチ素子(Qw)をオフ遷移させるよう構成し、前記待機期間(Tx)が可変で、フィードバック制御によって自動調整されるようにする、という非常に巧妙な方法により、前記した不可能とも思える要求を満足させたものである。
Here are some important points to supplement.
In the case of the flyback circuit, as described above, since magnetic energy is accumulated in the transformer (Ltf) during the period when the switch element (Qw) is in the on state, the power supplied to the excimer lamp (Y1) is In order to be able to adjust independently for each excimer light source set (U1), the integrated timing generation circuit (Ft), which is an external circuit, defines the timing of both the on transition and the off transition of the switch element (Qw). It is impossible.
Since a high voltage pulse having a waveform that undergoes a steep change is generated at an OFF transition timing of the switch element (Qw), this timing is determined by the drive timing signal (St1). Ft) needs to be transmitted to the excimer light source set (U1).
However, before the timing, the excimer light source set (U1) itself generates an on transition of the switch element (Qw), and at the time when just good magnetic energy is accumulated, the integrated timing generation circuit (Ft) The timing of the off-transition of the switch element (Qw) must be communicated, and at first glance, this appears to be a request that is contrary to causality.
In the present invention, the drive timing signal (St1) is a pulse having a certain time width (Tw), and the switch element (Qw) is turned on with a delay of the standby period (Tx) from the start timing. The switch element (Qw) is turned off at the pulse end timing of the drive timing signal (St1), and the standby period (Tx) is variable and automatically adjusted by feedback control. In this way, the above-mentioned seemingly impossible request is satisfied by a clever method.
なお、いま述べたような、前記スイッチ素子(Qw)のオン期間(Ty)の適正値は予め決めておくことが出来ないにも係わらず、前記スイッチ素子(Qw)をオフ遷移させるタイミングを、前記エキシマ光源セット(U1)の外部からの前記駆動タイミング信号(St1,St2,St3,…)のパルス終了タイミングで規定できる構成とすることの利点は、もし、前記駆動タイミング信号(St1,St2,St3,…)のパルス開始タイミングで前記スイッチ素子(Qw)をオン遷移させた後、前記トランス(Ltf)に蓄積された磁気エネルギーが適正値になった時点で、前記スイッチ素子(Qw)を自動的にオフ遷移するように構成されていたならば、前記スイッチ素子(Qw)のオン期間(Ty)の長さの、インバータ毎のバラツキが大きい場合には、駆動タイミング信号(St1)のパルス開始タイミングで先にオン遷移させた、あるスイッチ素子のオン期間(Ty)が長く、一方、駆動タイミング信号(St2)のパルス開始タイミングで後からオン遷移させた、他のスイッチ素子のオン期間(Ty)が短く、そのため例えば、両方のスイッチ素子がほとんど同時にオフ遷移してしまう、というような事象の発生を回避できることである。
したがって、前記インバータ(Ui1,Ui2a,Ui2b,…)がフライバック回路である場合でも、前記スイッチ素子(Qw)のオン期間(Ty)の長さのインバータ毎のバラツキの最大値が、前記駆動タイミング信号(St1,St2,St3,…)の相互間の時間間隔の最小値よりも小さく、したがって先にオン遷移させたスイッチ素子と後からオン遷移させたスイッチ素子とが同時にオフ遷移することが起こり得ない場合は、高電圧の急峻な変化のタイミングを正確に制御できない点を厭わなければ、前記したように、前記駆動タイミング信号(St1,St2,St3,…)のパルス開始タイミングで前記スイッチ素子(Qw)をオン遷移させた後、前記トランス(Ltf)に蓄積された磁気エネルギーが適正値になった時点で、前記スイッチ素子(Qw)を自動的にオフ遷移するように構成しても構わない。
In addition, although the appropriate value of the ON period (Ty) of the switch element (Qw) as described above cannot be determined in advance, the timing at which the switch element (Qw) is turned off, The advantage of the configuration that can be defined by the pulse end timing of the drive timing signals (St1, St2, St3,...) From the outside of the excimer light source set (U1) is that the drive timing signals (St1, St2, The switch element (Qw) is automatically turned on when the magnetic energy accumulated in the transformer (Ltf) becomes an appropriate value after the switch element (Qw) is turned on at the pulse start timing of St3,. If the switch element (Qw) is configured to make an OFF transition, the length of the ON period (Ty) of the switch element (Qw) When the key is large, the ON period (Ty) of a certain switch element, which has been turned on first at the pulse start timing of the drive timing signal (St1), is long, while at the pulse start timing of the drive timing signal (St2) The on-period (Ty) of the other switch elements that have been turned on later is short, and therefore, for example, it is possible to avoid the occurrence of an event in which both switch elements are turned off almost simultaneously.
Therefore, even when the inverters (Ui1, Ui2a, Ui2b,...) Are flyback circuits, the maximum variation in the length of the ON period (Ty) of the switch element (Qw) for each inverter is the drive timing. It is smaller than the minimum value of the time interval between the signals (St1, St2, St3,...). Therefore, the switch element that has been turned on first and the switch element that has been turned on later are simultaneously turned off. If not, unless there is a point that the timing of the steep change of the high voltage cannot be controlled accurately, as described above, the switch element at the pulse start timing of the drive timing signal (St1, St2, St3,...) (Qw) is turned on and then the magnetic energy accumulated in the transformer (Ltf) becomes an appropriate value. It may be configured to automatically turn off transition the switching element (Qw).
そのようなエキシマ光源セット(U1)の構成例を、本発明のエキシマ光源装置の一部の構成を簡略化して示す回路図である図9に示してあり、その動作は以下のようである。
駆動タイミング信号(St1)は、時間幅の短いローレベルのパルス信号であるとして、これがRSフリップフロップ(Hk)のセット端子に入力されると、直ちにスイッチゲート信号(Sh1)がハイレベルにセットされ、ゲート駆動回路(Gw)を介してスイッチ素子(Qw)がオン状態になってトランス(Ltf)への磁気エネルギーの蓄積が開始される。
蓄積エネルギーは、トランス(Ltf)の1次側巻線(Lp)に流れる電流の大きさに相関するから、その電流を電流検出抵抗(Rk)によって電圧に変換した電流検出信号(Ski)として検出し、これと、トランス(Ltf)に蓄積されたエネルギー量の規定値に相当する閾値信号電圧源(Vk)の電圧とを比較できるよう比較器(Ak)を設けてある。
そして、前記電流検出信号(Ski)が前記閾値信号電圧源(Vk)の電圧を超過すると、前記比較器(Ak)の比較結果出力である蓄積完了信号(Ske)がローレベルになり、この信号が前記RSフリップフロップ(Hk)のリセット端子に入力されると、直ちに前記スイッチゲート信号(Sh1)がローレベルにリセットされ、前記スイッチ素子(Qw)がオフ状態になって、2次側巻線(Ls)に急峻な変化を行う波形を呈する高電圧パルスを発生する。
A configuration example of such an excimer light source set (U1) is shown in FIG. 9 which is a circuit diagram showing a simplified configuration of a part of the excimer light source device of the present invention, and the operation thereof is as follows.
Assuming that the drive timing signal (St1) is a low-level pulse signal having a short time width and is input to the set terminal of the RS flip-flop (Hk), the switch gate signal (Sh1) is immediately set to the high level. The switch element (Qw) is turned on via the gate drive circuit (Gw), and accumulation of magnetic energy in the transformer (Ltf) is started.
Since the stored energy correlates with the magnitude of the current flowing through the primary winding (Lp) of the transformer (Ltf), the current is detected as a current detection signal (Ski) converted into a voltage by the current detection resistor (Rk). A comparator (Ak) is provided so that it can be compared with the voltage of the threshold signal voltage source (Vk) corresponding to the specified value of the amount of energy stored in the transformer (Ltf).
When the current detection signal (Ski) exceeds the voltage of the threshold signal voltage source (Vk), the accumulation completion signal (Ske), which is the comparison result output of the comparator (Ak), becomes low level. Is input to the reset terminal of the RS flip-flop (Hk), the switch gate signal (Sh1) is immediately reset to a low level, the switch element (Qw) is turned off, and the secondary winding A high voltage pulse having a waveform that sharply changes in (Ls) is generated.
次に、本発明のエキシマ光源装置の一部の構成を簡略化して示す回路図である図10を用いて、改良した本エキシマ光源装置の構成について説明する。
図2に記載した前記光源駆動グループ(P2)には、2個の前記エキシマ光源セット(U2a,U2b)が含まれる場合を例示した。
両方の前記エキシマ光源セット(U2a,U2b)の構成が、同じ(例えば、両方とも図4に記載のもの、または両方とも図7に記載のもの)であっても、あるいは相違したもの(例えば、一方が図4に記載のもので、他方が図7に記載のもの)であっても、前記統合タイミング生成回路(Ft)からは、両方に対して同じ駆動タイミング信号(St2)が供給されているため、この信号で規定された同じタイミングで前記した高電圧の急峻な変化を誘起するスイッチ素子の遷移が、前記エキシマ光源セット(U2a,U2b)の両方で生じる。
そうであっても、その結果生ずるノイズが、規定の許容水準未満であれば何も問題は無いが、その場合でも、可能な限りノイズ水準を下げることが望ましい。
Next, the configuration of the improved excimer light source device will be described with reference to FIG. 10, which is a circuit diagram showing a simplified configuration of a part of the excimer light source device of the present invention.
The light source driving group (P2) illustrated in FIG. 2 exemplifies a case where the two excimer light source sets (U2a, U2b) are included.
Both the excimer light source sets (U2a, U2b) may have the same configuration (for example, both described in FIG. 4 or both described in FIG. 7) or different (for example, Even if one is the one shown in FIG. 4 and the other is the one shown in FIG. 7, the same drive timing signal (St2) is supplied to both from the integrated timing generation circuit (Ft). Therefore, the transition of the switch element that induces the abrupt change of the high voltage described above occurs in both of the excimer light source sets (U2a, U2b) at the same timing defined by this signal.
Even so, there is no problem as long as the resulting noise is less than the prescribed allowable level, but even in that case, it is desirable to reduce the noise level as much as possible.
図10は前記駆動タイミング信号(St2)の立上りおよび立下りのタイミングに遅延を与える遷移タイミング遅延回路(Ud2B)の一例を示したもので、前記駆動タイミング信号(St2)をバッファ(Bd1)で受け、抵抗(Rd1)とコンデンサ(Cd1)とを用いて信号の立上りと立下りにアナログ的な遅延を与え、シュミットトリガバッファ(Bd2)でディジタル信号に戻す簡単な回路である。
図2に破線で記載したように、この回路を前記エキシマ光源セット(U2b)に入力される前記駆動タイミング信号(St2)に対して挿入することにより、前記した高電圧の急峻な変化を誘起するスイッチ素子の遷移タイミングについて、前記エキシマ光源セット(U2a)におけるものに対し、前記エキシマ光源セット(U2b)におけるものには遅延が生じる。
FIG. 10 shows an example of a transition timing delay circuit (Ud2B) that delays the rise and fall timings of the drive timing signal (St2). The drive timing signal (St2) is received by the buffer (Bd1). This is a simple circuit that applies an analog delay to the rise and fall of a signal using a resistor (Rd1) and a capacitor (Cd1) and returns the signal to a digital signal using a Schmitt trigger buffer (Bd2).
As described with broken lines in FIG. 2, this circuit is inserted with respect to the drive timing signal (St2) input to the excimer light source set (U2b), thereby inducing a steep change in the high voltage. Regarding the switching timing of the switch element, a delay occurs in the excimer light source set (U2b) compared to that in the excimer light source set (U2b).
この様子を本発明のエキシマ光源装置の一部の動作を簡略化して示すタイミング図である図11に示す。
この図は、図2に対応して、前記光源駆動グループ(P1,P2,P3,…)の前記エキシマ光源セット(U1,U2a,U2b,U3)における前記スイッチゲート信号(Sh1,Sh2,Sh2’,Sh3)とランプ電圧波形(Vd1,Vd2a,Vd2b,Vd3)とを描いてある。
前記エキシマ光源セット(U2a)における前記スイッチゲート信号(Sh2)に対し、前記エキシマ光源セット(U2b)における前記スイッチゲート信号(Sh2’)には、遅延時間(Td)だけのタイミングのずれが付与されており、その結果、スイッチ素子の遷移タイミングがずれて、前記ランプ電圧波形(Vd1,Vd2a,Vd2b,Vd3)の高電圧の急峻な変化のタイミングが全て分散され、ノイズ水準の低減が可能となる。
This state is shown in FIG. 11 which is a timing chart showing a simplified operation of a part of the excimer light source device of the present invention.
This figure corresponds to FIG. 2, and the switch gate signals (Sh1, Sh2, Sh2 ′) in the excimer light source set (U1, U2a, U2b, U3) of the light source driving group (P1, P2, P3,...). , Sh3) and ramp voltage waveforms (Vd1, Vd2a, Vd2b, Vd3).
In contrast to the switch gate signal (Sh2) in the excimer light source set (U2a), the switch gate signal (Sh2 ′) in the excimer light source set (U2b) is provided with a timing shift corresponding to the delay time (Td). As a result, the transition timings of the switch elements are shifted, and the timings of abrupt changes in the high voltage of the ramp voltage waveforms (Vd1, Vd2a, Vd2b, Vd3) are all dispersed, and the noise level can be reduced. .
ここでは、光源駆動グループに2個のエキシマ光源セットが所属している場合に、そのうちの1個に遷移タイミング遅延回路を挿入する例を示したが、例えば、光源駆動グループに3個のエキシマ光源セットが所属している場合には、そのうちの2個に、遅延時間が異なる遷移タイミング遅延回路を挿入するようにすればよく、さらに個数が増えた場合でも同様に構成すればよい。
なお、遷移タイミング遅延回路が付与する遅延時間は、前記駆動タイミング信号(St1,St2,St3,…)のうちの、タイミングが隣り合うものの時間差よりも小さくすべきである。
Here, when two excimer light source sets belong to a light source drive group, an example in which a transition timing delay circuit is inserted into one of them is shown. For example, three excimer light sources are included in a light source drive group. If the set belongs, a transition timing delay circuit with a different delay time may be inserted into two of them, and the same configuration may be adopted even when the number increases.
The delay time provided by the transition timing delay circuit should be smaller than the time difference between adjacent ones of the drive timing signals (St1, St2, St3,...).
次に、本発明のエキシマ光源装置の一部の構成を簡略化して示す回路図である図12を用いて、前記統合タイミング生成回路(Ft)の構成方法の一例について説明する。
前記統合タイミング生成回路(Ft)の機能は、前記したように前記光源駆動グループ(P1,P2,P3,…)の全てに対して前記した遷移タイミングの周波数が同一で、かつ前記光源駆動グループ(P1,P2,P3,…)の何れの2個に対しても前記した遷移タイミングが同時にならない前記駆動タイミング信号(St1,St2,St3,…)を生成することであり、例えば、光源駆動グループの数が4程度までであれば、マイクロプロセッサにタイマ割込みを掛けるようにして前記駆動タイミング信号(St1,St2,St3,…)を生成することは容易である。
しかし、光源駆動グループの数がそれより有意に大きくなると、この方法による実現は困難になり、以下に述べるような構成方法が有利となる。
Next, an example of a configuration method of the integrated timing generation circuit (Ft) will be described with reference to FIG. 12 which is a circuit diagram showing a simplified configuration of a part of the excimer light source device of the present invention.
As described above, the function of the integrated timing generation circuit (Ft) has the same transition timing frequency for all of the light source drive groups (P1, P2, P3,...), And the light source drive group ( P1, P2, P3,...) For the two drive timing signals (St1, St2, St3,...) That do not have the same transition timing at the same time. If the number is up to about 4, it is easy to generate the drive timing signals (St1, St2, St3,...) By making a timer interrupt to the microprocessor.
However, if the number of light source driving groups becomes significantly larger than that, implementation by this method becomes difficult, and the configuration method described below is advantageous.
いま、前記光源駆動グループの数が7個あるとして、7チャンネルの駆動タイミング信号(St1,St2,…,St7)を生成する場合を想定する。
このとき、T入力が真(ここではハイレベルVcc)であるときにクロックパルス信号の立上りで出力が反転するTフリップフロップ(Fc1,Fc2,Fc3)、およびAND論理ゲート(Hc1)を接続して構成された、同期8進カウンタ構成の分周回路(Ufn)に対し、水晶振動子などを含んで構成される発振回路(Osc)からのクロックパルス信号(Sck)を供給することにより、前記クロックパルス信号(Sck)が8分周された分周信号(Sdv)を生成することができる。
また、6段の遅延フリップフロップ(Fs1,Fs2,…,Fs6)を接続して構成されたシフトレジスタ(Ufs)にも前記クロックパルス信号(Sck)を供給し、これによって前記分周信号(Sdv)を順次シフトすることにより、前記した7チャンネルの駆動タイミング信号(St1,St2,…,St7)を生成する統合タイミング生成回路(Ft)を構成することができる。
Now, assuming that the number of the light source drive groups is seven, a case where seven channel drive timing signals (St1, St2,..., St7) are generated is assumed.
At this time, T flip-flops (Fc1, Fc2, Fc3) whose outputs are inverted at the rising edge of the clock pulse signal when the T input is true (here, high level Vcc), and an AND logic gate (Hc1) are connected. By supplying a clock pulse signal (Sck) from an oscillation circuit (Osc) including a crystal resonator to the frequency dividing circuit (Ufn) having a synchronous octal counter configuration, the clock A frequency-divided signal (Sdv) obtained by dividing the pulse signal (Sck) by 8 can be generated.
Further, the clock pulse signal (Sck) is also supplied to a shift register (Ufs) constituted by connecting six stages of delay flip-flops (Fs1, Fs2,..., Fs6), whereby the divided signal (Sdv) is supplied. ) Are sequentially shifted, so that an integrated timing generation circuit (Ft) for generating the 7-channel drive timing signals (St1, St2,..., St7) can be configured.
前記駆動タイミング信号(St1,St2,…,St7)の様子は本発明のエキシマ光源装置の一部の動作を簡略化して示すタイミング図である図13に示すようである。
前記駆動タイミング信号(St1,St2,…,St7)の立上りの時点(t1,t2,t3,t4,t5,t6,t7)および時点(t1’,t2’,t3’,t4’,t5’,t6’,t7’)、時点(t1”,t2”,…)をまとめて並べた、本図の最下段のチャートを見れば判るように、前記駆動タイミング信号(St1,St2,…,St7)の立上りまたは立下りタイミングが不均等に発生している。
このような不均等が生じたのは、前記分周信号(Sdv)および前記遅延フリップフロップ(Fs1,Fs2,…,Fs6)の各段の出力を合わせた信号の数が、前記分周回路(Ufn)の分周比より小さい事が原因であるが、このように不均等であっても何ら問題は無い。
もし、均等にしたい場合は、前記遅延フリップフロップ(Fs1,Fs2,…,Fs6)の各段の出力を合わせた信号の数と同じになるよう、前記分周回路(Ufn)の分周比を設定すればよい。
The driving timing signals (St1, St2,..., St7) are as shown in FIG. 13, which is a simplified timing diagram showing a part of the operation of the excimer light source device of the present invention.
The rising timing (t1, t2, t3, t4, t5, t6, t7) and the timing (t1 ′, t2 ′, t3 ′, t4 ′, t5 ′, t5) of the drive timing signal (St1, St2,..., St7) t6 ′, t7 ′) and time points (t1 ″, t2 ″,...), and the drive timing signals (St1, St2,..., St7) as can be seen from the bottom chart in FIG. The rise or fall timings of are generated unevenly.
Such inequalities occur because the number of signals obtained by combining the divided signal (Sdv) and the outputs of the delay flip-flops (Fs1, Fs2,..., Fs6) is the frequency dividing circuit ( This is because the frequency division ratio is smaller than Ufn), but there is no problem even if it is uneven in this way.
If equalization is desired, the frequency dividing ratio of the frequency dividing circuit (Ufn) is set to be equal to the number of signals obtained by adding the outputs of the respective stages of the delay flip-flops (Fs1, Fs2,..., Fs6). You only have to set it.
先の例で、前記分周回路(Ufn)をTフリップフロップで構成するものを示したのは、単に記載の簡略化のためであり、他の形式のフリップフロップを用いてもよく、さらにプリセッタブルカウンタICを用いて、任意の分周比を設定可能なように構成することもできる。
因みに、Tフリップフロップは、JKフリップフロップのJ端子とK端子とを接続して1個の入力端子、すなわちT端子としたものと等価である。
なお、図13における時点(t1,t2,t3,t4)および時点(t1’,t2’,t3’,t4’)は、図3における同じ記号のものとは直接の関係は無い。
In the above example, the frequency dividing circuit (Ufn) is composed of T flip-flops for the sake of simplification of description, other types of flip-flops may be used, and presetting is performed. An arbitrary frequency division ratio can be set by using a double counter IC.
Incidentally, the T flip-flop is equivalent to one in which the J terminal and the K terminal of the JK flip-flop are connected to form one input terminal, that is, the T terminal.
Note that the time point (t1, t2, t3, t4) and the time point (t1 ′, t2 ′, t3 ′, t4 ′) in FIG. 13 are not directly related to those of the same symbol in FIG.
次に、本発明のエキシマ光源装置の実施例の一形態を簡略化して示す図である図14を用いて、本エキシマ光源装置の構成について説明する。
前記した網状パターンに印刷した金属ペーストの固化体等による光透過性の電極を有するエキシマランプ(Y1,Y2,Y3,…)が、高輝アルミニウム等の光反射率の高い金属板等を材料とする、1枚の大きな光反射体(B2)の前に並べて配置されている。
前記光反射体(B2)は電気的に接地されており、前記エキシマランプ(Y1,Y2,Y3,…)の一方の電極は前記光反射体(B2)に接続されている。
前記エキシマランプ(Y1,Y2,Y3,…)で発生した光は、窓(B3)を通して外部に取り出される。
Next, the configuration of the excimer light source device will be described with reference to FIG. 14 which is a diagram showing a simplified form of an embodiment of the excimer light source device of the present invention.
Excimer lamps (Y1, Y2, Y3,...) Having light-transmitting electrodes made of solidified metal paste or the like printed on the above-described net-like pattern are made of a metal plate having high light reflectance such as bright aluminum. It is arranged side by side in front of one large light reflector (B2).
The light reflector (B2) is electrically grounded, and one electrode of the excimer lamp (Y1, Y2, Y3,...) Is connected to the light reflector (B2).
The light generated by the excimer lamps (Y1, Y2, Y3,...) Is extracted outside through the window (B3).
前記エキシマ光源セットのうちのランプを除いた電気回路部(前記インバータスイッチ制御回路および、前記インバータなどで、図4に記載の方式のものの場合はさらに前記DC・DCコンバータ)をそれぞれ構成要素として含む駆動回路部(Ue1,Ue2,Ue3,…)が、前記エキシマランプ(Y1,Y2,Y3,…)それぞれに対応して設けられる。
ただし、前記駆動回路部(Ue1,Ue2,Ue3,…)のそれぞれに含まれる前記インバータの前記スイッチ素子は、発生した熱を逃がすためのヒートシンク(Bh1,Bh2,Bh3,…)に固着される。
前記駆動回路部(Ue1,Ue2,Ue3,…)内の全ての回路素子は1枚のプリント配線板に実装され、さらにネジ止め等により、それを前記ヒートシンク(Bh1,Bh2,Bh3,…)に固定するようにすることにより、前記駆動回路部(Ue1,Ue2,Ue3,…)と前記ヒートシンク(Bh1,Bh2,Bh3,…)とが一体のモジュールを成し、前記ヒートシンク(Bh1,Bh2,Bh3,…)が前記駆動回路部(Ue1,Ue2,Ue3,…)のホルダを兼ねるように構成することが、前記駆動回路部(Ue1,Ue2,Ue3,…)の個数が多い場合にとりわけ好適である。
そして前記ヒートシンク(Bh1,Bh2,Bh3,…)に載せられた前記駆動回路部(Ue1,Ue2,Ue3,…)からなる前記モジュールは、固定板を兼ねた1枚の大きな放熱体(B1)の上に、これと前記ヒートシンク(Bh1,Bh2,Bh3,…)との間で良好な熱的接触を形成するような強固な固定方法で、並べて配置されている。
Each of the excimer light source sets includes an electric circuit portion excluding the lamp (the inverter switch control circuit, the inverter, etc., and the DC / DC converter in the case of the system shown in FIG. 4) as components. Drive circuit portions (Ue1, Ue2, Ue3,...) Are provided corresponding to the excimer lamps (Y1, Y2, Y3,...).
However, the switch elements of the inverter included in each of the drive circuit units (Ue1, Ue2, Ue3,...) Are fixed to heat sinks (Bh1, Bh2, Bh3,...) For releasing generated heat.
All the circuit elements in the drive circuit section (Ue1, Ue2, Ue3,...) Are mounted on one printed wiring board, and are further screwed to the heat sink (Bh1, Bh2, Bh3,...). By fixing, the drive circuit unit (Ue1, Ue2, Ue3,...) And the heat sink (Bh1, Bh2, Bh3,...) Form an integrated module, and the heat sink (Bh1, Bh2, Bh3). ,... Are also particularly suitable when the number of the drive circuit units (Ue1, Ue2, Ue3,...) Is large. is there.
The module comprising the drive circuit portions (Ue1, Ue2, Ue3,...) Mounted on the heat sinks (Bh1, Bh2, Bh3,...) Is a single large radiator (B1) that also serves as a fixed plate. Above, the heat sinks (Bh1, Bh2, Bh3,...) Are arranged side by side in a strong fixing method so as to form good thermal contact.
前記駆動回路部(Ue1,Ue2,Ue3,…)それぞれに含まれる前記トランスの前記2次側巻線の一端は前記エキシマランプ(Y1,Y2,Y3,…)の一方の電極にケーブル等によって接続され、前記2次側巻線の他端は接地されることにより、前記光反射体(B2)を介して前記エキシマランプ(Y1,Y2,Y3,…)への給電経路が確保される。
DC電源(Mx)は、前記駆動回路部(Ue1,Ue2,Ue3,…)の全体に共通のものが設置される。
また、統合タイミング生成回路(Ft)からは、駆動タイミング信号(St1,St2,St3,…)が前記駆動回路部(Ue1,Ue2,Ue3,…)のそれぞれに向けて送信される。
One end of the secondary winding of the transformer included in each of the drive circuit units (Ue1, Ue2, Ue3,...) Is connected to one electrode of the excimer lamp (Y1, Y2, Y3,. Then, the other end of the secondary winding is grounded, so that a power feeding path to the excimer lamps (Y1, Y2, Y3,...) Is secured through the light reflector (B2).
A common DC power source (Mx) is installed in the entire drive circuit section (Ue1, Ue2, Ue3,...).
Further, a drive timing signal (St1, St2, St3,...) Is transmitted from the integrated timing generation circuit (Ft) to each of the drive circuit units (Ue1, Ue2, Ue3,...).
前記したように、主としてトランスのコアの磁歪に起因する振動が前記駆動回路部(Ue1,Ue2,Ue3,…)で発生し、それが前記ヒートシンク(Bh1,Bh2,Bh3,…)を介して伝えられて前記放熱体(B1)が振動する。
また、前記エキシマランプ(Y1,Y2,Y3,…)のそれぞれの放電空間において発生する、放電時の急峻なガスの膨張による振動が伝えられて前記光反射体(B2)が振動する。
前記放熱体(B1)や前記光反射体(B2)がそれぞれ1枚の大きな板状のものであるため、スピーカのように働いて振動を助長する。
As described above, vibration caused mainly by magnetostriction of the core of the transformer is generated in the drive circuit unit (Ue1, Ue2, Ue3,...), Which is transmitted through the heat sink (Bh1, Bh2, Bh3,...). As a result, the radiator (B1) vibrates.
Further, the light reflector (B2) vibrates by transmitting vibrations generated in the discharge spaces of the excimer lamps (Y1, Y2, Y3,...) Due to steep gas expansion during discharge.
Since each of the radiator (B1) and the light reflector (B2) is a single large plate, it works like a speaker to promote vibration.
もし、前記駆動タイミング信号(St1,St2,St3,…)のなかに周波数の異なるものが含まれている形態の場合、その差周波数が可聴域に入る可能性があり、非常に耳障りな音鳴りを発することになる。
さらにこの形態の場合、前記したように、前記した2個のスイッチ素子のほぼ同時のオン遷移またはオフ遷移に伴うノイズ発生と、それに伴うDC・DCコンバータ制御の擾乱とからなる現象が発生する不都合がある。
If the drive timing signals (St1, St2, St3,...) Include signals having different frequencies, the difference frequency may enter the audible range, and the sound is very harsh. Will be issued.
Further, in the case of this embodiment, as described above, there is a problem in that the phenomenon is caused by the noise generation accompanying the substantially simultaneous on transition or off transition of the two switch elements and the disturbance of the DC / DC converter control associated therewith. There is.
しかし本発明に従ってエキシマ光源装置を構成すれば、前記したように、前記駆動タイミング信号(St1,St2,St3,…)は、前記光源駆動グループ(P1,P2,P3,…)の全てに対して前記した遷移タイミングの周波数が同一で、かつ前記光源駆動グループ(P1,P2,P3,…)の何れの2個に対しても前記した遷移タイミングが同時にならないように生成されるため、差周波数というものがそもそも存在せず、発生する振動は、基本周波数およびその高調波のみで、全て可聴域よりも高いため、音鳴りが最低限に抑えられる。
また、前記した2個のスイッチ素子のほぼ同時のオン遷移またはオフ遷移に伴うノイズ発生と、それに伴うDC・DCコンバータ制御の擾乱とからなる現象が発生しないため、ノイズ対策や回路動作の安定化対策が容易となる。
However, if the excimer light source device is configured according to the present invention, as described above, the drive timing signals (St1, St2, St3,...) Are supplied to all the light source drive groups (P1, P2, P3,...). Since the frequency of the transition timing described above is the same and the transition timing described above is not generated at the same time for any two of the light source drive groups (P1, P2, P3,...), It is called a difference frequency. There is no thing in the first place, and the generated vibrations are only the fundamental frequency and its harmonics, and are all higher than the audible range, so that the noise is minimized.
In addition, since the phenomenon of noise generation due to almost the same on-transition or off-transition of the two switching elements and the disturbance of the DC / DC converter control associated therewith does not occur, noise countermeasures and circuit operation stabilization Countermeasures are easy.
本発明を利用して実用的なエキシマ光源装置を実現させる際の補足を述べる。
本発明のエキシマ光源装置に含まれる前記インバータ(Ui1,Ui2a,Ui2b,…)は、前記したように他励式である必要があり、そのため、もし何らかの事情により前記統合タイミング生成回路(Ft)から前記駆動タイミング信号(St1,St2,St3,…)を正常に受信できなかった場合は、前記インバータ(Ui1,Ui2a,Ui2b,…)が全く動かないため、本エキシマ光源装置が機能しないだけでなく、条件によっては前記トランス(Ltb,Ltf)のコアが磁気飽和を起こして前記スイッチ素子(Qu,Qv,Qw)に過電流が流れ、破損に至る可能性もある。
A supplement when realizing a practical excimer light source device using the present invention will be described.
The inverters (Ui1, Ui2a, Ui2b,...) Included in the excimer light source device of the present invention need to be separately excited as described above. Therefore, if the integrated timing generation circuit (Ft) When the drive timing signals (St1, St2, St3,...) Cannot be received normally, the inverters (Ui1, Ui2a, Ui2b,...) Do not move at all, so that the excimer light source device does not function. Depending on the conditions, the core of the transformer (Ltb, Ltf) may be magnetically saturated, an overcurrent may flow through the switch elements (Qu, Qv, Qw) and may be damaged.
このような事態を避けるため、本発明の範囲内の事項として実施できる工夫の一例して、前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)は、経過時間を測定するタイマ回路であって、前記駆動タイミング信号(St1,St2,St3,…)を受信すると経過時間情報がリセットされるタイマ回路を有し、該タイマ回路は、所定上限時間の計時を満了したときには、前記駆動タイミング信号(St1,St2,St3,…)を受信した際に前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)が行う動作を前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)に行わせしめるとともに、経過時間情報をリセットするように構成し、かつ前記所定上限時間として、前記統合タイミング生成回路(Ft)の正常な活動状態における前記駆動タイミング信号(St1,St2,St3,…)の最大周期よりも長い時間を設定するとよい。 In order to avoid such a situation, as an example of a device that can be implemented as a matter within the scope of the present invention, the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Is a timer circuit that measures elapsed time. , And a timer circuit whose elapsed time information is reset when the drive timing signal (St1, St2, St3,...) Is received. When the timer circuit expires a predetermined upper limit time, the drive timing signal ( .., And when the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Performs the operation performed by the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) It is configured to reset elapsed time information, and the integration timing is set as the predetermined upper limit time. The drive timing signals in the normal active adult circuit (Ft) (St1, St2, St3, ...) may be set longer than the maximum period of.
このように前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)を構成しておけば、前記統合タイミング生成回路(Ft)の正常な活動状態においては、前記所定上限時間よりも短い時間間隔で前記駆動タイミング信号(St1,St2,St3,…)が到来するため、前記タイマ回路は、前記所定上限時間の計時を満了することなく経過時間情報のリセットが繰り返されるだけであるが、もし前記統合タイミング生成回路(Ft)が停止してしまったり、信号伝達に不具合が生じた場合には、前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)はあたかも前記所定上限時間を周期とする駆動タイミング信号を受信しているかの如く前記スイッチゲート信号(Sh1,Sh2,Sh2’,…)を生成し、前記インバータ(Ui1,Ui2a,Ui2b,…)が動作するため、所期の性能には達しないまでも、本エキシマ光源装置は最低限の機能を果たすことができ、少なくとも前記したような前記スイッチ素子(Qu,Qv,Qw)の破損を回避することができる。 If the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Is configured in this way, in a normal activity state of the integrated timing generation circuit (Ft), at a time interval shorter than the predetermined upper limit time. Since the drive timing signal (St1, St2, St3,...) Arrives, the timer circuit only repeats resetting the elapsed time information without expiring the timing of the predetermined upper limit time. When the timing generation circuit (Ft) stops or malfunction occurs in signal transmission, the inverter switch control circuit (Uh1, Uh2a, Uh2b,...) Is driven as if the predetermined upper limit time is a cycle. Generate the switch gate signals (Sh1, Sh2, Sh2 ′,...) As if the signals are being received; Since the inverters (Ui1, Ui2a, Ui2b,...) Operate, the excimer light source device can perform a minimum function even if it does not reach the expected performance, and at least the switching element as described above. Damage to (Qu, Qv, Qw) can be avoided.
本明細書に記載の回路構成は、本発明の光源装置の動作や機能、作用を説明することを目的として、必要最少限のものを記載したものである。
したがって、説明した回路構成や動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計時に遂行されることを前提としている。
The circuit configuration described in this specification describes the minimum necessary components for the purpose of explaining the operation, function, and operation of the light source device of the present invention.
Therefore, the details of the circuit configuration and operation described, such as signal polarity, selection, addition, omission of specific circuit elements, or ingenuity such as changes based on the convenience of obtaining elements and economic reasons Is assumed to be performed at the time of designing the actual device.
とりわけ過電圧や過電流、過熱などの破損要因から給電装置のFET等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、(パルスバイパルス方式を含む)電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。 In particular, a mechanism for protecting circuit elements such as switching elements such as FETs of the power supply device from damage factors such as overvoltage, overcurrent, and overheating, or radiation noise and conduction noise generated by the operation of circuit elements of the power supply device Mechanisms that reduce the occurrence of noise and prevent the generated noise from being output to the outside, such as snubber circuits, varistors, clamp diodes, current limiting circuits (including pulse-by-pulse systems), common mode or normal mode noise filter chokes It is assumed that a coil, a noise filter capacitor, and the like are added to each part of the circuit configuration described in the embodiment as necessary.
本発明になるエキシマ光源装置の構成は、本明細書に記載の回路方式のものに限定されるものではなく、また、記載の波形やタイミング図に限定されるものではない。
特に波形の極性や、信号を正論理とするか負論理とするか、あるいは動作させるタイミングを信号の立上りとするか立ち下がりとするか、等々については、設計上の都合に合わせて任意に決めればよいことである。
The configuration of the excimer light source device according to the present invention is not limited to the circuit system described in this specification, and is not limited to the waveform and timing diagram described.
In particular, the polarity of the waveform, whether the signal is positive logic or negative logic, or whether the operation timing is the rising or falling edge of the signal can be arbitrarily determined according to the design convenience. That's fine.
また、1個のエキシマランプを1個のインバータで駆動することが有利である旨を述べたが、本発明の範囲内の事項として実施できる工夫の一例して、1個のインバータで好適に駆動することが可能な1個のエキシマランプであっても、例えば寸法制約等の事情に合わせて、複数のランプに分割してもよい。 In addition, it has been described that it is advantageous to drive one excimer lamp with one inverter. However, as an example of a device that can be implemented as a matter within the scope of the present invention, it is suitably driven with one inverter. Even one excimer lamp that can be used may be divided into a plurality of lamps according to circumstances such as dimensional constraints.
本発明は、UVオゾン洗浄、UV表面改質、UV硬化、UV殺菌、UV治療などの分野において利用可能なUV(紫外域の)光を発生して、もしくは発生したUV光を他の波長に変換して、それを照射する装置を構成する際に好適な光源であるエキシマランプの、その複数本を同時点灯するエキシマ光源装置を設計・製造する産業において利用可能である。 The present invention generates UV (ultraviolet) light that can be used in fields such as UV ozone cleaning, UV surface modification, UV curing, UV sterilization, and UV treatment, or changes the generated UV light to other wavelengths. The present invention can be used in the industry that designs and manufactures excimer light source devices that simultaneously turn on a plurality of excimer lamps, which are light sources suitable for converting and illuminating the device.
Aj1 比較器
Aj2 演算増幅器
Ak 比較器
B1 放熱体
B2 光反射体
B3 窓
Bd1 バッファ
Bd2 シュミットトリガバッファ
Bh1 ヒートシンク
Bh2 ヒートシンク
Bh3 ヒートシンク
Cd1 コンデンサ
Cj1 コンデンサ
Cj2 積分コンデンサ
Cx 平滑コンデンサ
Dj1 ダイオード
Dx ダイオード
Fc1 Tフリップフロップ
Fc2 Tフリップフロップ
Fc3 Tフリップフロップ
Fh 遅延フリップフロップ
Fs1 遅延フリップフロップ
Fs2 遅延フリップフロップ
Fs6 遅延フリップフロップ
Ft 統合タイミング生成回路
Gu ゲート駆動回路
Gu’ ゲート駆動回路
Gv ゲート駆動回路
Gv’ ゲート駆動回路
Gw ゲート駆動回路
Gx ゲート駆動回路
Hc1 AND論理ゲート
Hj1 バッファ
Hj2 負論理ANDゲート
Hk RSフリップフロップ
Hu AND論理ゲート
Hv AND論理ゲート
Lp 1次側巻線
Lpu 1次側巻線
Lpv 1次側巻線
Ls 2次側巻線
Lt トランス
Ltb トランス
Ltf トランス
Lx インダクタ
Mx DC電源
Osc 発振回路
P1 光源駆動グループ
P2 光源駆動グループ
P3 光源駆動グループ
Qu スイッチ素子
Qu’ スイッチ素子
Qv スイッチ素子
Qv’ スイッチ素子
Qw スイッチ素子
Qx スイッチ素子
Rd1 抵抗
Rj1 抵抗
Rj2 抵抗
Rj3 抵抗
Rk 電流検出抵抗
Sck クロックパルス信号
Sd フリップフロップ出力信号
Sd* フリップフロップ出力信号
Sdv 分周信号
Sgx ゲート信号
Sh1 スイッチゲート信号
Sh2 スイッチゲート信号
Sh2’ スイッチゲート信号
Sh3 スイッチゲート信号
Shu 極性別スイッチゲート信号
Shv 極性別スイッチゲート信号
Sja 比較信号
Sjt 閾値電圧信号
Sjv コンデンサ電圧信号
Ske 蓄積完了信号
Ski 電流検出信号
So 出力強度信号
St1 駆動タイミング信号
St2 駆動タイミング信号
St3 駆動タイミング信号
St4 駆動タイミング信号
St7 駆動タイミング信号
Sv チョッパ電圧検出信号
t1 時点
T1 ノード
t1’ 時点
t1” 時点
t2 時点
T2 ノード
t2’ 時点
t2” 時点
t3 時点
t3’ 時点
t4 時点
t4’ 時点
t5 時点
t5’ 時点
t6 時点
t6’ 時点
t7 時点
t7’ 時点
Td 遅延時間
tj1 時点
tj2 時点
tj3 時点
Tw 時間幅
Tx 待機期間
Ty オン期間
U1 エキシマ光源セット
U2a エキシマ光源セット
U2b エキシマ光源セット
U3 エキシマ光源セット
Uc1 DCコンバータ
Ucx コンバータ制御回路
Ud2B 遷移タイミング遅延回路
Ue1 駆動回路部
Ue2 駆動回路部
Ue3 駆動回路部
Ufn 分周回路
Ufs シフトレジスタ
Uh1 インバータスイッチ制御回路
Uh2a インバータスイッチ制御回路
Uh2b インバータスイッチ制御回路
Ui1 インバータ
Ui2a インバータ
Ui2b インバータ
Ujd 可変遅延回路
Vd1 ランプ電圧波形
Vd2 ランプ電圧波形
Vd2a ランプ電圧波形
Vd2b ランプ電圧波形
Vd3 ランプ電圧波形
Vd4 ランプ電圧波形
Vj 電圧源
Vk 閾値信号電圧源
Vo 出力強度検出回路
Vx 電圧検出手段
Y エキシマランプ
Y1 エキシマランプ
Y2 エキシマランプ
Y2a エキシマランプ
Y2b エキシマランプ
Y3 エキシマランプ
Yb 誘電体
Ye1 電極
Ye2 電極
Yg 放電空間
Yt バルブ
Aj1 comparator Aj2 operational amplifier Ak comparator B1 radiator B2 light reflector B3 window Bd1 buffer Bd2 Schmitt trigger buffer Bh1 heat sink Bh2 heat sink Bh3 heat sink Cd1 capacitor Cj1 capacitor Cj2 integration capacitor Cx smoothing capacitor Dj1 diode Dx diode Fc1 T flip-flop Fc2 Flip-flop Fc3 T flip-flop Fh delay flip-flop Fs1 delay flip-flop Fs2 delay flip-flop Fs6 delay flip-flop Ft integrated timing generation circuit Gu gate drive circuit Gu ′ gate drive circuit Gv gate drive circuit Gv ′ gate drive circuit Gw gate drive circuit Gx Gate drive circuit Hc1 AND logic gate Hj1 Buffer Hj2 Negative logic AND gate Hk RS Rip-flop Hu AND logic gate Hv AND logic gate Lp Primary side winding Lpu Primary side winding Lpv Primary side winding Ls Secondary side winding Lt Transformer Ltb Transformer Ltf Transformer Lx Inductor Mx DC power supply Osc Oscillation circuit P1 Light source Drive group P2 Light source drive group P3 Light source drive group Qu Switch element Qu ′ Switch element Qv Switch element Qv ′ Switch element Qw Switch element Qx Switch element Rd1 Resistor Rj1 Resistor Rj2 Resistor Rj3 Resistor Rk Current detection resistor Sck Clock pulse signal Sd Flip-flop output Signal Sd * Flip-flop output signal Sdv Divided signal Sgx Gate signal Sh1 Switch gate signal Sh2 Switch gate signal Sh2 ′ Switch gate signal Sh3 Switch gate signal Shu Switch gate by polarity No. Shv Polarity switch gate signal Sja Comparison signal Sjt Threshold voltage signal Sjv Capacitor voltage signal Ske Accumulation completion signal Ski Current detection signal So Output intensity signal St1 Drive timing signal St2 Drive timing signal St3 Drive timing signal St4 Drive timing signal St7 Drive timing signal Sv Chopper voltage detection signal t1 time point T1 node t1 'time point t1 "time point t2 time point T2 node t2' time point t2" time point t3 time point t4 time point t4 'time point t5 time point t5' time point t6 time point t6 'time point t7 time point t7' time point Td Delay time tj1 Time point tj2 Time point tj3 Time point Tw Time width Tx Standby period Ty On period U1 Excimer light source set U2a Excimer light source set U2b Excimer light source set U3 Excimer light source set Uc1 DC converter Ucx Inverter control circuit Ud2B transition timing delay circuit Ue1 drive circuit unit Ue2 drive circuit unit Ue3 drive circuit unit Ufn frequency divider Ufs shift register Uh1 inverter switch control circuit Uh2a inverter switch control circuit Uh2b inverter switch control circuit Ui1 inverter Ui2a inverter Ui2b inverter Ujd variable Delay circuit Vd1 Ramp voltage waveform Vd2 Ramp voltage waveform Vd2a Ramp voltage waveform Vd2b Ramp voltage waveform Vd3 Ramp voltage waveform Vd4 Ramp voltage waveform Vj Voltage source Vk Threshold signal voltage source Vo Output intensity detection circuit Vx Voltage detection means Y Excimer lamp Y1 Excimer lamp Y2 Excimer lamp Y2a Excimer lamp Y2b Excimer lamp Y3 Excimer lamp Yb Dielectric Ye1 Electrode Ye2 Electrode Yg Discharge space Yt Lube
Claims (6)
トランス(Ltb,Ltf)と少なくとも1個のスイッチ素子(Qu,Qv,Qw)とを有し、急峻な変化を行う波形を呈する高電圧を発生して、前記エキシマランプ(Y1,Y2a,Y2b,…)の前記電極(Ye1,Ye2)に印加するための、他励式のインバータ(Ui1,Ui2a,Ui2b,…)と、
前記スイッチ素子(Qu,Qv,Qw)を制御するインバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)と、
を含んで構成されたエキシマ光源セット(U1,U2a,U2b,…)の複数個と、
前記スイッチ素子(Qu,Qv,Qw)のオン遷移またはオフ遷移のうちの、前記した高電圧の急峻な変化を誘起する遷移タイミングを規定する、前記インバータ(Ui1,Ui2a,Ui2b,…)を駆動するための信号であって、前記インバータスイッチ制御回路(Uh1,Uh2a,Uh2b,…)それぞれに対して送信される駆動タイミング信号(St1,St2,St3,…)を生成する統合タイミング生成回路(Ft)と、
を具備するエキシマ光源装置であって、
前記エキシマ光源セット(U1,U2a,U2b,…)のそれぞれは、それが含む前記エキシマランプ(Y1,Y2a,Y2b,…)への供給電力を、前記エキシマ光源セット(U1,U2a,U2b,…)毎に独立に調整可能であり、
前記エキシマ光源セット(U1,U2a,U2b,…)のそれぞれは、複数設けた光源駆動グループ(P1,P2,P3,…)の何れかに属しており、同じ前記光源駆動グループに属する前記エキシマ光源セットのそれぞれは、同じ前記駆動タイミング信号を受信するよう構成されており、
前記統合タイミング生成回路(Ft)は、前記光源駆動グループ(P1,P2,P3,…)の全てに対して前記した遷移タイミングの周波数が同一で、かつ前記光源駆動グループ(P1,P2,P3,…)の何れの2個に対しても前記した遷移タイミングが同時にならない前記駆動タイミング信号(St1,St2,St3,…)を生成することを特徴とするエキシマ光源装置。 It has a discharge space (Yg) filled with a discharge gas for generating excimer molecules, and at least one of a pair of electrodes (Ye1, Ye2) for inducing a discharge in the discharge gas and the discharge space ( Excimer lamps (Y1, Y2a, Y2b,...) Configured such that a dielectric (Yb) is interposed between them and Yg),
It has a transformer (Ltb, Ltf) and at least one switch element (Qu, Qv, Qw), generates a high voltage exhibiting a waveform that changes sharply, and generates the excimer lamps (Y1, Y2a, Y2b, ...) to be applied to the electrodes (Ye1, Ye2), separately-excited inverters (Ui1, Ui2a, Ui2b, ...),
Inverter switch control circuits (Uh1, Uh2a, Uh2b,...) For controlling the switch elements (Qu, Qv, Qw);
A plurality of excimer light source sets (U1, U2a, U2b,...) Configured to include:
Drives the inverters (Ui1, Ui2a, Ui2b,...) That define the transition timing that induces the abrupt change of the high voltage among the on-transitions and off-transitions of the switch elements (Qu, Qv, Qw). Are integrated timing generation circuits (Ft) that generate drive timing signals (St1, St2, St3,...) That are transmitted to the inverter switch control circuits (Uh1, Uh2a, Uh2b,...), Respectively. )When,
An excimer light source device comprising:
Each of the excimer light source sets (U1, U2a, U2b,...) Supplies power supplied to the excimer lamps (Y1, Y2a, Y2b,...) Included in the excimer light source sets (U1, U2a, U2b,...). ) Can be adjusted independently for each
Each of the excimer light source sets (U1, U2a, U2b,...) Belongs to one of a plurality of light source drive groups (P1, P2, P3,...), And the excimer light sources belonging to the same light source drive group. Each of the sets is configured to receive the same drive timing signal;
The integrated timing generation circuit (Ft) has the same transition timing frequency for all of the light source drive groups (P1, P2, P3,...), And the light source drive groups (P1, P2, P3, etc.). The excimer light source device generates the drive timing signals (St1, St2, St3,...) That do not have the same transition timing for any two of the two.
Drive circuit portions (Ue1, Ue2, Ue3,...) Each including a portion excluding the excimer lamp in the excimer light source set correspond to the excimer lamps (Y1, Y2, Y3,...). The switch element of the inverter included in the drive circuit section (Ue1, Ue2, Ue3,...) Is fixed to a heat sink (Bh1, Bh2, Bh3,...) For releasing generated heat, and The circuit elements in the drive circuit unit (Ue1, Ue2, Ue3,...) Are mounted on a printed wiring board, and the printed circuit board is fixed to the heat sink (Bh1, Bh2, Bh3,...) (Ue1, Ue2, Ue3,...) And the heat sink (Bh1, Bh2, Bh3,...) Are configured to form an integral module. The module is arranged on a heat radiating body (B1) side by side in a fixing method that forms a thermal contact between the heat sink and the heat sink (Bh1, Bh2, Bh3, ...). The excimer light source device according to any one of 1 to 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239730A JP6218110B2 (en) | 2013-09-06 | 2013-11-20 | Excimer light source device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013184612 | 2013-09-06 | ||
JP2013184612 | 2013-09-06 | ||
JP2013239730A JP6218110B2 (en) | 2013-09-06 | 2013-11-20 | Excimer light source device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015072881A JP2015072881A (en) | 2015-04-16 |
JP6218110B2 true JP6218110B2 (en) | 2017-10-25 |
Family
ID=53015111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239730A Expired - Fee Related JP6218110B2 (en) | 2013-09-06 | 2013-11-20 | Excimer light source device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6218110B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022160904A (en) * | 2021-04-07 | 2022-10-20 | ウシオ電機株式会社 | Ultraviolet irradiation device, method for using ultraviolet irradiation device |
JP2023125954A (en) * | 2022-02-28 | 2023-09-07 | ウシオ電機株式会社 | Light source device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02174094A (en) * | 1988-12-27 | 1990-07-05 | Tokyo Electric Co Ltd | Electric discharge lamp lighting apparatus |
JP3929578B2 (en) * | 1998-01-09 | 2007-06-13 | 株式会社東芝 | Liquid crystal display |
JP2002075674A (en) * | 2000-08-29 | 2002-03-15 | Harison Toshiba Lighting Corp | Electric discharge lamp driving equipment |
JP4190734B2 (en) * | 2001-01-15 | 2008-12-03 | ウシオ電機株式会社 | Dielectric barrier discharge lamp light source device |
JP2003197027A (en) * | 2001-12-25 | 2003-07-11 | Toshiba Lighting & Technology Corp | Discharge lamp lighting device and luminaire |
JP2004311309A (en) * | 2003-04-09 | 2004-11-04 | Ushio Inc | Excimer discharge lamp device |
-
2013
- 2013-11-20 JP JP2013239730A patent/JP6218110B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015072881A (en) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1755364B1 (en) | Discharge lamp lighting device and projector | |
JP6391429B2 (en) | Switching converter, control circuit thereof, control method, lighting apparatus using the same, and electronic apparatus | |
JP5142403B2 (en) | Discharge lamp lighting device, lamp, and vehicle | |
US20100201281A1 (en) | Discharge lamp lighting device, method of driving discharge lamp, and projector | |
JP2008148540A (en) | Dc-ac inverter of mixed mode | |
KR20100007997A (en) | Ac power supply apparatus | |
JP5476181B2 (en) | Lighting device and lighting fixture using the same | |
JP6218110B2 (en) | Excimer light source device | |
US7498751B2 (en) | High efficiency and low cost cold cathode fluorescent lamp driving apparatus for LCD backlight | |
JP2006344495A (en) | Discharge lamp lighting device | |
JP2008103091A (en) | High pressure discharge lamp lighting device | |
JP5924494B2 (en) | Discharge lamp lighting device and projector | |
JP2009224193A (en) | Discharge lamp lighting device, its control method, and projector | |
Chiu et al. | Design and implementation of a single-stage high-frequency HID lamp electronic ballast | |
JP5595285B2 (en) | Electronic ballast and method for driving and controlling at least one light source | |
JP2005051845A (en) | Dc-dc converter and high-pressure discharge lamp lighting device using it | |
Zhou et al. | High power density electronic ballast for HID lamps | |
JP2009123677A (en) | Lighting device and lighting fixture | |
US8941321B2 (en) | Discharge lamp lighting device, and illumination apparatus and vehicle including same | |
JP2008091304A (en) | Synchronized operation system of discharge tube lighting devices, discharge tube lighting device and semiconductor integrated circuit | |
JP2012099353A (en) | Lighting device of discharge lamp and lighting control method thereof | |
JP4670062B2 (en) | High pressure discharge lamp lighting device | |
JP2010056043A (en) | Load control device and illumination apparatus | |
US7045969B1 (en) | Inverter circuit capable of adjusting power factor | |
JP4823650B2 (en) | Inverter and driving method thereof, and light emitting device and liquid crystal television using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6218110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |