JP6213222B2 - Optical semiconductor device and manufacturing method thereof - Google Patents
Optical semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6213222B2 JP6213222B2 JP2013265932A JP2013265932A JP6213222B2 JP 6213222 B2 JP6213222 B2 JP 6213222B2 JP 2013265932 A JP2013265932 A JP 2013265932A JP 2013265932 A JP2013265932 A JP 2013265932A JP 6213222 B2 JP6213222 B2 JP 6213222B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- layer
- semiconductor device
- high resistance
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
本発明は、光半導体装置及びその製造方法に関する。 The present invention relates to an optical semiconductor device and a method for manufacturing the same.
近年における通信情報量の増大に伴い、それを支えるフォトニックネットワークの大容量化が進められており、高速で多チャンネルの光を送受信可能な小型の光デバイスが求められている。このような多チャネル送信器では、一般的に、レーザアレイではなく複数の半導体レーザと光結合器（光カプラ）とをそれぞれ光学部品で接続した光モジュールが用いられているところ、この構成ではモジュールサイズが大きくなり過ぎるという問題がある。そこで、少ない光学部品数でモジュールサイズを小さくすることのできる、レーザアレイと光カプラとをモノリシック集積した光集積素子が求められている。 As the amount of communication information increases in recent years, the capacity of the photonic network that supports it has been increased, and a compact optical device capable of transmitting and receiving multi-channel light at high speed is required. In such a multi-channel transmitter, in general, an optical module in which a plurality of semiconductor lasers and an optical coupler (optical coupler) are connected by optical components instead of a laser array is used. There is a problem that the size becomes too large. Therefore, there is a demand for an optical integrated device that monolithically integrates a laser array and an optical coupler, which can reduce the module size with a small number of optical components.
しかしながら、レーザアレイと光カプラとをモノリシック集積した光集積素子には、以下のような問題がある。
レーザアレイにおいて、光機能素子である各レーザを差動駆動する場合には、各半導体レーザのチャネル間の電気的クロストークを抑える必要がある。即ち、各レーザ間の分離抵抗が十分に高くなるように電気的に絶縁されていることが求められる。ところが、レーザアレイと光カプラとのモノリシック集積では、各レーザ間において、下部クラッド層が光導波路及び光カプラを介して電気的に接続されており、電気的クロストークが大きい。
However, an optical integrated device in which a laser array and an optical coupler are monolithically integrated has the following problems.
In a laser array, when each laser that is an optical functional element is differentially driven, it is necessary to suppress electrical crosstalk between channels of each semiconductor laser. That is, it is required to be electrically insulated so that the separation resistance between the lasers is sufficiently high. However, in monolithic integration of the laser array and the optical coupler, the lower clad layer is electrically connected between the lasers via the optical waveguide and the optical coupler, and the electrical crosstalk is large.
上述の電気的クロストークを抑える手法として、特許文献１では、光機能素子と光導波路の接続部にイオンインプランテーション（イオン注入）により高抵抗領域を形成することで電気的に絶縁する手法が提案されている。しかしながら、電気的な絶縁を要する部位に高抵抗領域をそれぞれ一箇所形成する構成では、当該光半導体装置に適合した十分な分離抵抗を得ることは極めて困難である。
As a technique for suppressing the above-described electrical crosstalk,
本発明は、上記の課題に鑑みてなされたものであり、複数の光機能素子と光結合器とが半導体基板上にモノリシック集積されてなる光半導体装置であって、各光機能素子間の分離抵抗が十分に高く各光機能素子間で所望の電気的絶縁性が確保されてなる信頼性の高い光半導体装置及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and is an optical semiconductor device in which a plurality of optical functional elements and an optical coupler are monolithically integrated on a semiconductor substrate, and the optical functional elements are separated from each other. An object of the present invention is to provide a highly reliable optical semiconductor device having a sufficiently high resistance and ensuring desired electrical insulation between the respective optical functional elements, and a method for manufacturing the same.
光半導体装置の一態様は、半導体基板上に、複数の光機能素子と、前記各光機能素子と接続された複数の光導波路と、前記各光導波路が接続された光結合器とがモノリシック集積されており、前記各光導波路は、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とが、光導波方向に沿って各々複数交互に形成されており、前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝ 1/2 −１８
の関係を満たす。
In one aspect of the optical semiconductor device, a plurality of optical functional elements, a plurality of optical waveguides connected to the optical functional elements, and an optical coupler connected to the optical waveguides are monolithically integrated on a semiconductor substrate. Each of the optical waveguides includes a first portion and a second portion having a higher electric resistance than the first portion on the semiconductor substrate side of the semiconductor layer that guides light. A plurality of alternating layers are formed along the wave direction, the thickness of the core layer formed on the first portion and the second portion is T (μm), and the height of the second portion is When H (μm) and the width in the optical waveguide direction are W (μm),
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
Satisfy the relationship .
光半導体装置の製造方法の一態様は、半導体基板上に、複数の光機能素子と、前記各光機能素子と接続された複数の光導波路と、前記各光導波路が接続された光結合器とを半導体基板上にモノリシック集積する光半導体装置の製造方法であって、前記各光導波路を形成する際に、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とを、光導波方向に沿って各々複数交互に形成し、前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝ 1/2 −１８
の関係を満たす。
One aspect of a method for manufacturing an optical semiconductor device includes: a plurality of optical functional elements on a semiconductor substrate; a plurality of optical waveguides connected to the optical functional elements; and an optical coupler connected to the optical waveguides. A method for manufacturing an optical semiconductor device monolithically integrated on a semiconductor substrate, wherein when forming each of the optical waveguides, a first portion closer to the semiconductor substrate than the semiconductor layer that guides light; and A plurality of second portions having higher electric resistance than the first portion are alternately formed along the optical waveguide direction, and the thickness of the core layer formed on the first portion and the second portion Is T (μm), the height of the second portion is H (μm), and the width in the optical waveguide direction is W (μm).
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
Satisfy the relationship .
上記の諸態様によれば、複数の光機能素子と光結合器とが半導体基板上に一体形成されてなる光半導体装置であって、各光機能素子間の分離抵抗が十分に高く各光機能素子間で所望の電気的絶縁性が確保されてなる信頼性の高い光半導体装置が実現する。 According to the above aspects, an optical semiconductor device in which a plurality of optical functional elements and an optical coupler are integrally formed on a semiconductor substrate, wherein the separation resistance between the optical functional elements is sufficiently high. A highly reliable optical semiconductor device in which desired electrical insulation is ensured between elements is realized.
以下、光半導体装置の諸実施形態について、図面を参照しながら詳細に説明する。 Hereinafter, embodiments of an optical semiconductor device will be described in detail with reference to the drawings.
（第１の実施形態）
本実施形態では、通信用光源として用いる波長１．３μｍ帯の半導体レーザアレイと光カプラとをモノリシック集積した光半導体装置を例示する。
(First embodiment)
In this embodiment, an optical semiconductor device in which a semiconductor laser array having a wavelength of 1.3 μm band used as a communication light source and an optical coupler are monolithically integrated is illustrated.
−光半導体装置の構成−
図１は、第１の実施形態による光半導体装置の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）中のＩ−Ｉ'に沿った断面図である。図２は、第１の実施形態による光半導体装置の概略構成を示す模式図であり、（ａ）が図１（ａ）中のＩＩ−ＩＩ'に沿った断面図、（ｂ）が図１（ａ）中のＩＩＩ−ＩＩＩ'に沿った断面図である。
-Configuration of optical semiconductor device-
1A and 1B are schematic views illustrating a schematic configuration of the optical semiconductor device according to the first embodiment, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view along II ′ in FIG. . 2A and 2B are schematic views showing a schematic configuration of the optical semiconductor device according to the first embodiment. FIG. 2A is a cross-sectional view taken along line II-II ′ in FIG. It is sectional drawing along III-III 'in (a).
この光半導体装置は、図１（ａ）に示すように、高抵抗のＩｎＰ基板１０上に、光機能領域であるＤＲ（Distributed Reflector）レーザ領域１と、光導波路領域２と、受動領域である光カプラ＋出力光導波路領域４とがモノリシック集積されて構成されている。
As shown in FIG. 1A, this optical semiconductor device has a DR (Distributed Reflector)
ＤＲレーザ領域１は、光機能素子として半導体レーザ、ここではＤＲレーザ１ａが複数（ここでは４本）並列形成されている。ＤＲレーザ１ａの共振器構造は、ＤＦＢ（Distributed Feedback）の前後にＤＢＲ（Distributed Bragg Reflector）ミラーが集積されている。前側のＤＢＲの長さが２５μｍ程度、ＤＦＢの長さが１２５μｍ程度、後側のＤＢＲの長さが１００μｍ程度とされている。
光導波路領域２は、ＤＲレーザ１ａと接続された光導波路２ａが複数並列形成されている。本実施形態では、各光導波路２ａにおいて、高抵抗部分３が光導波方向に沿って等間隔に複数（ここでは８本）形成されている。
光カプラ＋出力光導波路領域４は、複数の光導波路２ａが合波する光カプラ４ａと、光カプラ４ａと接続された１本の出力光導波路４ｂとを備えている。
In the
In the optical waveguide region 2, a plurality of
The optical coupler + output optical waveguide region 4 includes an optical coupler 4a in which a plurality of
この光半導体装置では、ＤＲレーザ領域１の各ＤＲレーザ１ａのＤＦＢに変調電気信号を印加することで、変調された光信号が出力される。各ＤＲレーザ１ａから出力された光信号は、光導波路領域２の各光導波路２ａを導波して光カプラ４ａで合波され、１本の出力光導波路４ｂから出力される。
In this optical semiconductor device, a modulated optical signal is output by applying a modulated electric signal to the DFB of each
ＤＲレーザ１ａは、図１（ｂ）に示すように、ＩｎＰ基板１０上に、コア層１２で前後を挟まれたＭＱＷ層１１、ＭＱＷ層１１を下部と上部で挟持する下部クラッド層１３と第１及び第２上部クラッド層１６，１７を備えている。更に、第２上部クラッド層１７上にコンタクト層１８を備えている。下部クラッド層１３とＭＱＷ層１１との間には、回折格子１４ａ及びその上にスペーサ層１５が形成されている。ここで、図２（ａ）のみに示すように、第２上部クラッド層１７及びコンタクト層１８がリッジ導波路構造とされている。リッジ導波路構造を覆う保護膜１９が形成され、リッジ導波路構造間には保護膜１９を介してＢＣＢ（ベンゾシクロブテン）２０が形成されている。コンタクト層１８にはｐ型電極２１が、下部クラッド層１３の露出部位にはｎ型電極２２がそれぞれ形成されている。
As shown in FIG. 1B, the
ＤＲレーザ１ａでは、上記のリッジ導波路構造により、その凸形状部分の等価屈折率が周辺に比べて大きくなることにより光を導波する。リッジ導波路構造では、ＭＱＷ層１１がリッジ幅よりも広く存在するが、リッジ導波路構造によって制限された電流注入により、レーザ発振に寄与する活性領域が制限される。
In the
光導波路２ａは、ＩｎＰ基板１０上に、コア層１２、コア層１２の下部と上部に下部クラッド層１３と第１及び第２上部クラッド層１６，１７を備えている。下部クラッド層１３とＭＱＷ層１１との間には、回折格子層１４及びその上にスペーサ層１５が形成されている。ここで、図２（ｂ）のみに示すように、第２上部クラッド層１７がリッジ導波路構造とされており、リッジ導波路構造を覆う保護膜１９が形成され、リッジ導波路構造間には保護膜１９を介してＢＣＢ２０が形成されている。
光導波路２ａでは、上記のリッジ導波路構造により、その凸形状部分の等価屈折率が周辺に比べて大きくなることにより光を導波する。
The
In the
本実施形態では、図１（ａ），（ｂ）に示すように、各光導波路２ａの下部クラッド層１３及び回折格子層１４に、光導波方向に等間隔に半絶縁性半導体層からなる複数の高抵抗部分３が挿入形成されている。各高抵抗部分３は、光導波方向に対して垂直な方向に延伸したストライプ状に形成されている。光導波路２ａでは、コア層１２の下方において、下部クラッド層１３である第１の部分と、高抵抗部分３であり第１の部分よりも電気抵抗の高い第２の部分とが、光導波方向に沿って各々複数交互に形成されている。
In this embodiment, as shown in FIGS. 1A and 1B, a plurality of semi-insulating semiconductor layers are formed on the
光カプラ４ａ及び出力光導波路４ｂは、ＩｎＰ基板１０上に、コア層１２、コア層１２の下部と上部に下部クラッド層１３と第１及び第２上部クラッド層１６，１７を備えている。下部クラッド層１３とＭＱＷ層１１との間には、回折格子層１４及びその上にスペーサ層１５が形成されている。
The optical coupler 4 a and the output optical waveguide 4 b include a
上記のように構成された光半導体装置において、各構成部材は例えば以下の材料で形成される。
ＭＱＷ層１１は、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓからなる多重量子井戸（ＭＱＷ）構造として形成される。コア層１２は、バンドギャップ波長１．１８μｍでＩｎＰ基板１０に格子整合する組成のＩｎＧａＡｓＰで形成される。下部クラッド層１３は、ｎ型のＩｎＰ（ｎ−ＩｎＰ）で形成される。回折格子層１４（回折格子１４ａ）は、ｎ−ＩｎＧａＡｓＰで形成される。スペーサ層１５は、ｎ−ＩｎＰで形成される。第１上部クラッド層１６は、ＭＱＷ層１１上に位置する部分がｐ−ＩｎＰで、その他の部分がアンドープＩｎＰ（ｉ−ＩｎＰ）で形成される。第２上部クラッド層１７は、ｐ−ＩｎＰで形成される。コンタクト層１８は、ｐ−ＩｎＧａＡｓで形成される。保護膜１９は、（ＳｉＮ）で形成される。ｐ型電極２１は、（Ｔｉ／Ｐｔ／Ａｕ）で形成される。ｎ型電極２２は、（ＡｕＧｅ／Ａｕ）で形成される。
In the optical semiconductor device configured as described above, each component is formed of, for example, the following materials.
The
高抵抗部分３は、鉄（Ｆｅ）をドープしたＩｎＰで形成される。このＦｅドープＩｎＰは、電子を捕獲する機能を有する半絶縁性半導体である。高抵抗部分３は、Ｆｅの代わりにルテニウム（Ｒｕ）又はチタン（Ｔｉ）をドープしたＩｎＰで形成しても良い。ＲｕドープＩｎＰ及びＴｉドープＩｎＰは、正孔を捕獲する機能を有する半絶縁性半導体である。
The
以下、本実施形態に適用する高抵抗部分３について詳述する。
図３は、１本の高抵抗部分３及びその周辺を拡大して示す概略断面図であり、図１（ｂ）の一部拡大に相当する。
高抵抗部分３は、例えば幅Ｗが２０μｍ程度、高さＨが１μｍ程度とされる。下部クラッド層１３が例えば厚み０．８μｍ程度、回折格子層１４が厚み０．０８μｍ程度とされる。下部クラッド層１３及び回折格子層１４の高抵抗部分３との接合部付近では、高抵抗部分３を形成する際に用いたマスクからの原料拡散による選択成長効果により成長速度が速く、例えば１４％程度速くなる。そのため、接合部における下部クラッド層１３及び回折格子層１４を合わせた厚みが１μｍ程度となり、高抵抗部分３の高さと略一致する。高抵抗部分３及び回折格子層１４上に、厚み０．０７μｍ程度のスペーサ層１５、厚みＴが０．２４μｍ程度のコア層１２、厚み０．１５μｍ程度の第１上部クラッド層１６、厚み１．５μｍ程度の第２上部クラッド層１７が順次形成されている。
Hereinafter, the
FIG. 3 is an enlarged schematic cross-sectional view showing one
The
図４は、高抵抗部分の数とＤＲレーザ間の分離抵抗との関係を示す特性図である。
高抵抗部分が１本の場合では、分離抵抗は３ｋΩ程度となる。ＤＲレーザ間の分離抵抗としては、１０ｋΩを超えることが望ましい。本実施形態では、所期の分離抵抗を得るべく、高抵抗部分の数を調節しており、高抵抗化を要する各光導波路に高抵抗部分を例えば８本形成することにより、１７ｋΩ程度の十分な分離抵抗が得られ、ＤＲレーザ間で所望の電気的絶縁性が確保される。
FIG. 4 is a characteristic diagram showing the relationship between the number of high resistance portions and the separation resistance between DR lasers.
In the case where there is one high resistance part, the separation resistance is about 3 kΩ. It is desirable that the separation resistance between DR lasers exceeds 10 kΩ. In this embodiment, the number of high resistance portions is adjusted in order to obtain the desired separation resistance, and by forming, for example, eight high resistance portions in each optical waveguide that requires high resistance, a sufficient value of about 17 kΩ is obtained. Therefore, desired electrical insulation is ensured between the DR lasers.
図５は、高抵抗部分により生じるステップ段差について説明するための概略断面図であり、図１（ｂ）の一部拡大に相当する。
本実施形態では、高抵抗部分３を形成することにより、コア層１２にステップ段差が生じる。ステップ段差は、コア層１２の高抵抗部分３上の部位と高抵抗部分３以外の部位との高さの差異で定義される。
コア層１２の高さズレは、導波する光のモードを乱し散乱や損失の発生原因となるため、これを抑える必要がある。特に、導波する光のモードが乱れたままで光カプラに光が入力すると、４つの入力光の干渉が乱れて光カプラの出力側の導波路へ結合され難くなる。これにより、損失や波長依存性が大きくなって合波特性が悪くなる。ステップ段差は、少なくともコア層１２の厚みの１／２より小さくしなければならないことは自明である。
FIG. 5 is a schematic cross-sectional view for explaining the step difference caused by the high resistance portion, and corresponds to a partial enlargement of FIG.
In the present embodiment, a step difference is generated in the
Since the height shift of the
ここで、高抵抗部分３の光導波方向の幅を変化させたパターンを用い、下部クラッド層１３のｎ−ＩｎＰを再成長した後に、下部クラッド層１３について、高抵抗部分３との接合部近傍と当該接合部から十分離れた領域との成長膜厚比を調べた。図６は、高抵抗部分３を形成する際に用いたマスクの幅と成長膜厚比との関係を示す特性図である。高抵抗部分３の光導波方向の幅は、マスクの幅と同等となる。
Here, after regrowing n-InP of the
図６のように、高抵抗部分３の幅が広くなるにつれ、マスクからの原料拡散により接合部近傍の成長速度が速くなる。そのため、選択成長効果による接合部近傍の膜厚比Ａは、マスク幅をＷ（μｍ）とすると、実験データに基づく近似式より、
Ａ＝０．０００１Ｗ2＋０．００３６Ｗ＋１
で示される。再成長した下部クラッド層１３の厚みをt（μｍ）とすると、接合部近傍の厚みは、Ａ・ｔとなる（回折格子層１４は、下部クラッド層１３に比べて十分に薄いため、その厚みを無視する。）。高抵抗部分３の高さをＨ（μｍ）、コア層１２の厚みをＴ（μｍ）として、高抵抗部分３の高さＨと接合近傍の厚みを等しく（Ｈ＝Ａ・ｔ）する。
As shown in FIG. 6, as the width of the
A = 0.0001W 2 + 0.0036
Indicated by Assuming that the thickness of the regrown
この場合、ステップ段差をコア層１２の厚みＴ以下にするためには、
Ｈ−ｔ≦０．５Ｔ
の関係を満たす必要がある。即ち、
Ｈ−ｔ＝Ｈ−Ｈ／Ａ＝Ｈ(１−１／Ａ)≦０．５Ｔ
の関係を満たす必要がある。ここから、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝1/2−１８ ・・・（１）
の関係式が得られる。幅Ｗが（１）式を満たせば、高抵抗部分３を形成しても、コア層１２を導波する光の伝搬損失が十分に抑えられることになる。
In this case, in order to make the step difference below the thickness T of the
Ht ≦ 0.5T
It is necessary to satisfy the relationship. That is,
Ht = H−H / A = H (1-1 / A) ≦ 0.5T
It is necessary to satisfy the relationship. from here,
W ≦ {(10000 / (1-T / 2H)) − 9666} 1/2 −18 (1)
The following relational expression is obtained. If the width W satisfies the expression (1), even if the
本実施形態では、高抵抗部分３の高さＨは１μｍであり、コア層１２の厚みＴは０．２４μｍであることから、
｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝1/2−１８≒２３（μｍ）
である。本実施形態では、高抵抗部分３の幅は２０（μｍ）であるため、（１）式の関係を満たす。以上より、本実施形態による光半導体装置では、高抵抗部分３を形成しても、コア層１２を導波する光の伝搬損失が十分に抑えられることが判る。
In the present embodiment, the height H of the
{(10000 / (1-T / 2H))-9676} 1/2 -18≈23 (μm)
It is. In the present embodiment, since the width of the
続いて、ＤＲレーザ１ａの素子抵抗と下部クラッド層１３との関係について調べた。図７では、（ａ）にＤＲレーザ１ａの概略断面図を、（ｂ）にリッジ導波路構造の中央部とｎ型電極２２との間の距離とｎ型電極２２側の引き出し抵抗との関係を表す特性図をそれぞれ示す。
Subsequently, the relationship between the element resistance of the
従来技術である特許文献１では、電気的な絶縁を要する部位にイオン注入により高抵抗領域を形成する。この場合、高抵抗領域を形成するためにイオン注入する鉄（Ｆｅ）やルテニウム（Ｒｕ）等の元素は、一般的に１０16／ｃｍ3台までの濃度しかＩＩＩ族サイトに入らない。そのため、電子（正孔）濃度が１０16／ｃｍ3台までのクラッド層しか高抵抗化することができず、通常の半導体レーザで使用されるような電子（正孔）濃度が１０18／ｃｍ3台のクラッド層を用いることはできない。
In
図７（ｂ）では、従来技術及び本実施形態によるＤＲレーザについて引き出し抵抗を示している。従来技術によるＤＲレーザでは、下部クラッド層について、そのｎ型電極下における厚みが０．５μｍとされ、電子濃度が７．０×１０16／ｃｍ3とされている。本実施形態のＤＲレーザでは、下部クラッド層について、同様にｎ型電極下における厚みが０．５μｍとされ、電子濃度が５．０×１０18／ｃｍ3とされている。 FIG. 7B shows the drawing resistance for the DR laser according to the related art and the present embodiment. In the conventional DR laser, the thickness of the lower cladding layer under the n-type electrode is 0.5 μm, and the electron concentration is 7.0 × 10 16 / cm 3 . In the DR laser of the present embodiment, the thickness of the lower cladding layer under the n-type electrode is similarly 0.5 μm, and the electron concentration is 5.0 × 10 18 / cm 3 .
従来技術によるＤＲレーザでは、ｎ型電極をリッジ導波路構造の中央部から３μｍ程度の位置まで近づけても、ｎ型電極側の引き出し抵抗は２０Ωを超える。このような半導体レーザでは動作時の素子内部の発熱が大きく、電流注入時の光出力の低下や変調周波数帯域の低下等が生じるためにレーザ特性が悪い。また、ｎ型電極を形成する領域がリッジ導波路構造に近いため、電極形成プロセスが困難であり、作製歩留まりが悪い。 In the DR laser according to the prior art, even if the n-type electrode is brought close to the position of about 3 μm from the center of the ridge waveguide structure, the lead-out resistance on the n-type electrode side exceeds 20Ω. In such a semiconductor laser, the heat generation inside the element during operation is large, and the laser output is poor when the current is injected. Further, since the region for forming the n-type electrode is close to the ridge waveguide structure, the electrode formation process is difficult and the production yield is poor.
これに対して、本実施形態によるＤＲレーザでは、エッチング及び再成長により高抵抗部分３及び下部クラッド層１３を形成することから、従来の半導体レーザと同様に電子濃度を５．０×１０18／ｃｍ3とした下部クラッド層１３を用いることができる。そのため、リッジ導波路構造の中央部とｎ型電極２２との間の距離を大きくしても、ｎ型電極２２側の引き出し抵抗の増加分は小さい。電極形成プロセスを容易にするため、図７（ａ）のように、ｎ型電極２２をリッジ導波路構造の中央部から例えば１５μｍ程度離しても、ｎ型電極２２側の引き出し抵抗は１Ω程度に抑えられる。
On the other hand, in the DR laser according to the present embodiment, the
−光半導体装置の製造方法−
以下、上記の構成を有する光半導体装置の製造方法について説明する。図８〜図１１は、第１の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。図８（図８（ｂ）の下図を除く）〜図１０は図１（ｂ）に対応しており、図１１は左側が図２（ａ）に、右側が図２（ｂ）にそれぞれ対応している。
-Manufacturing method of optical semiconductor device-
Hereinafter, a method for manufacturing the optical semiconductor device having the above-described configuration will be described. 8 to 11 are schematic sectional views showing the method of manufacturing the optical semiconductor device according to the first embodiment in the order of steps. 8 corresponds to FIG. 1B, and FIG. 11 corresponds to FIG. 2A on the left side and FIG. 2B corresponds to the right side in FIG. doing.
先ず、図８（ａ）に示すように、ＩｎＰ基板１０上にＦｅドープＩｎＰ層３１を形成する。
詳細には、高抵抗のＩｎＰ基板１０の（１００）面上に、例えばＭＯＶＰＥ法により、不純物としてＦｅがドープされた半絶縁性半導体（ＳＩ−）ＩｎＰを１．０μｍ程度の厚みに成長する。以上により、ＩｎＰ基板１０上にＦｅドープＩｎＰ層３１が形成される。なお、なお、ＳＩ−ＩｎＰにドープする不純物として、Ｆｅの代わりにＲｕ又はＴｉを用いても良い。
First, as shown in FIG. 8A, an Fe-doped
More specifically, a semi-insulating semiconductor (SI-) InP doped with Fe as an impurity is grown on the (100) plane of the high
続いて、図８（ｂ）に示すように、ＦｅドープＩｎＰ層３１上に、高抵抗部分を形成するためのマスク３２を形成する。図８（ｂ）では、下側に平面図を、上側に平面図で破線Ｉ−Ｉ'に沿った断面図を、それぞれ示す。
詳細には、ＣＶＤ法等によりＦｅドープＩｎＰ層３１上に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びウェットエッチングにより加工する。以上により、ＦｅドープＩｎＰ層３１上に、高抵抗部分を形成するためのマスク３２が形成される。
Subsequently, as shown in FIG. 8B, a
Specifically, an insulating film such as SiO 2 is formed on the Fe-doped
続いて、図８（ｃ）に示すように、高抵抗部分３を形成する。
詳細には、マスク３２を用いて、ＦｅドープＩｎＰ層３１のマスク３２から露出する部分をエッチングして除去する。これにより、ＦｅドープＩｎＰ層３１が光導波方向と直交する方向に等間隔で延在する帯状に残り、複数の高抵抗部分３が形成される。高抵抗部分３は、例えば幅が２０μｍ程度で８０μｍ程度の間隔とされる。
なお、ＦｅドープＩｎＰ層３１のエッチングの制御性を高めるために、ＦｅドープＩｎＰ層３１の下側にエッチング停止層を形成しておき、エッチング停止層で停止するエッチャントを用いて選択的にＦｅドープＩｎＰ層３１をエッチングするようにしても良い。
Subsequently, as shown in FIG. 8C, the
Specifically, using the
In order to improve the controllability of the etching of the Fe-doped
続いて、図９（ａ）に示すように、下部クラッド層１３及び回折格子層１４を順次形成する。
詳細には、ＭＯＶＰＥ法等による再成長により、ＩｎＰ基板１０上のマスク３２で覆われていない領域に、厚み０．８μｍ程度のｎ−ＩｎＰ、及び厚み０．０８μｍ程度のｎ−ＩｎＧａＡｓＰを順次成長する。ｎ−ＩｎＰのｎ型不純物の濃度は、例えば５．０×１０18／ｃｍ3とされる。以上により、高抵抗部分３間を埋め込むように、下部クラッド層１３及び回折格子層１４が形成される。
Subsequently, as shown in FIG. 9A, a lower
Specifically, n-InP having a thickness of about 0.8 μm and n-InGaAsP having a thickness of about 0.08 μm are sequentially grown in a region not covered with the
下部クラッド層１３及び回折格子層１４を形成する際には、マスク３２からの原料拡散によりマスク３２の近傍におけるｎ−ＩｎＰの成長量が増大する。そのため、接合部の再成長層の厚みは１．０μｍ程度となり、再成長したｎ−ＩｎＰ及びｎ−ＩｎＧａＡｓＰの厚みの合計と高抵抗部位３の高さとが略一致する。なお、接合部から離れた領域の再成長したｎ−ＩｎＰ及びｎ−ＩｎＧａＡｓＰの厚みの合計は０．８８μｍ程度となるため、上述したステップ段差は０．１２μｍ程度となる。
When forming the
続いて、図９（ｂ）に示すように、回折格子１４ａを形成する。
詳細には、先ず、マスク３２を所定のウェット処理等により除去する。その後、回折格子層１４のＤＲレーザ領域の部分をリソグラフィー及びウェットエッチングにより加工し、回折格子１４ａを形成する。
Subsequently, as shown in FIG. 9B, a
Specifically, first, the
続いて、図９（ｃ）に示すように、スペーサ層１５、ＭＱＷ層１１、及び第１上部クラッド層１６を順次形成する。
詳細には、ＭＯＶＰＥ法等による再成長により、回折格子層１４（回折格子１４ａ）上に、厚み０．０７μｍ程度のｎ−ＩｎＰ、ＡｌＧａＩｎＡｓ／ＡｌＧａＩｎＡｓ、厚み０．１５μｍ程度のｐ−ＩｎＰを順次成長する。以上により、スペーサ層１５、ＭＱＷ層１１、及び第１上部クラッド層１６が形成される。
Subsequently, as shown in FIG. 9C, the
Specifically, n-InP having a thickness of about 0.07 μm, AlGaInAs / AlGaInAs, and p-InP having a thickness of about 0.15 μm are sequentially grown on the diffraction grating layer 14 (
続いて、図１０（ａ）に示すように、第１上部クラッド層１６上にマスク３３を形成する。
詳細には、ＣＶＤ法等により第１上部クラッド層１６上に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びウェットエッチングにより加工する。以上により、第１上部クラッド層１６上でＤＲレーザ領域におけるＤＦＢの部位を覆うマスク３３が形成される。
Subsequently, as shown in FIG. 10A, a
Specifically, an insulating film, for example, SiO 2 is formed on the first
続いて、図１０（ｂ）に示すように、ＭＱＷ層１１及び第１上部クラッド層１６をエッチングする。
詳細には、マスク３３を用いて、第１上部クラッド層１６のマスク３２から露出する部分及びその下部のＭＱＷ層１１をエッチングして除去する。これにより、ＭＱＷ層１１及び第１上部クラッド層１６がＤＲレーザ領域におけるＤＦＢの部位のみに残存する。
Subsequently, as shown in FIG. 10B, the
Specifically, using the
続いて、図１０（ｃ）に示すように、コア層１２及び第１上部クラッド層１６を順次形成する。
詳細には、ＭＯＶＰＥ法等による再成長により、スペーサ層１５上のマスク３３で覆われていない領域に、厚み０．２４μｍ程度のＩｎＧａＡｓＰ及び厚み０．１５μｍ程度のｉ−ＩｎＰを順次成長する。以上により、ＭＱＷ層１１及び第１上部クラッド層１６の前後の領域を埋め込むように、コア層１２及び第１上部クラッド層１６が形成される。
Subsequently, as shown in FIG. 10C, the
Specifically, InGaAsP having a thickness of about 0.24 μm and i-InP having a thickness of about 0.15 μm are successively grown in a region not covered with the
続いて、図１０（ｄ）に示すように、第２上部クラッド層１７及びコンタクト層１８を順次形成する。
詳細には、先ず、マスク３３を所定のウェット処理等により除去する。その後、ＭＯＶＰＥ法等により、ＭＱＷ層１１及びコア層１２上に、厚み１．３５μｍ程度のｐ−ＩｎＰ、及び厚み０．３μｍ程度のｐ−ＩｎＧａＡｓを順次成長する。以上により、第２上部クラッド層１７及びコンタクト層１８が形成される。
Subsequently, as shown in FIG. 10D, the second upper clad
Specifically, first, the
続いて、図１１（ａ）に示すように、リッジ導波路構造３０を形成する。
詳細には、先ず、ＣＶＤ法等によりコンタクト層１８上に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びドライエッチングにより加工する。以上により、コンタクト層１８上にリッジ導波路構造を形成するためのマスク３４が形成される。
次に、マスク３４を用いて、コンタクト層１８のマスク３４から露出する部分及びその下部の第２上部クラッド層１７をエッチングして除去する。これにより、レーザ領域、光導波路領域、光カプラ＋出力光導波路領域に、第２上部クラッド層１７のリッジ導波路構造３０がそれぞれ形成される。リッジ導波路構造３０は、例えば２．０μｍ程度の幅に形成される。
Subsequently, as shown in FIG. 11A, a
Specifically, first, an insulating film, for example, SiO 2 is formed on the
Next, using the
なお、第２上部クラッド層１７のエッチングの制御性を高めるために、第２上部クラッド層１７の下側にエッチング停止層を形成しても良い。このエッチング停止層を形成しておき、コンタクト層１８をエッチングした後に、第２上部クラッド層１７のみを選択的にエッチングするエッチャントを用いることで、エッチング停止層により選択的に第２上部クラッド層１７をエッチングする。
In order to improve the controllability of the etching of the second
続いて、図１１（ｂ）に示すように、先ず、マスク３４を所定のウェット処理等により除去する。その後、所定のリソグラフィー及びドライエッチングにより、コンタクト層１８のＤＲレーザ領域におけるＤＦＢ以外の部分を除去する。保護膜１９を形成した後、ＢＣＢ２０を形成する。下部クラッド層１３のｎ型電極を形成する領域を表面に露出させ、下部クラッド層１３のＤＲレーザ領域間及び光導波路領域間の不要な部分をエッチング除去する。リッジ導波路構造３０のコンタクト層１８上にｐ型電極２１を形成し、表面に露出した下部クラッド層１３上にｎ型電極２２を形成する。基板研磨により素子厚を１５０μｍ程度に薄膜化した後にアレイ化し、端面膜を成膜する。
以上により、本実施形態による光半導体装置が形成される。
Subsequently, as shown in FIG. 11B, first, the
As described above, the optical semiconductor device according to the present embodiment is formed.
以上説明したように、本実施形態によれば、モノリシック集積された光半導体装置であって、高抵抗部分３の数を適宜調節することにより、ＤＲレーザ１ａ間の分離抵抗が十分に高くＤＲレーザ１ａ間のクロストークが抑制される。しかも、光を導波する導波路コア層には高抵抗領域を形成しないため、導波路コア層をアンドープ半導体層のみで形成でき、高抵抗領域を複数形成しても光の導波損失を抑制できる。しかも、電子（正孔）濃度が１０17／ｃｍ3台以上の下部クラッド層１３を用いることができるため、ＤＲレーザ１ａの素子抵抗が低く、素子特性に優れた信頼性の高い光半導体装置が実現する。
As described above, according to the present embodiment, the optical semiconductor device is monolithically integrated, and by appropriately adjusting the number of
（第２の実施形態）
本実施形態では、光半導体装置として、ＱＰＳＫ（Quadrature Phase Shift Keying）変調方式の復調用の光コヒーレントレシーバを例示する。
(Second Embodiment)
In the present embodiment, as an optical semiconductor device, an optical coherent receiver for demodulation of a QPSK (Quadrature Phase Shift Keying) modulation method is illustrated.
−光半導体装置の構成−
図１２は、第２の実施形態による光半導体装置の概略構成を示す模式図であり、（ａ）が平面図、（ｂ）が（ａ）中のＩ−Ｉ'に沿った断面図である。
この光半導体装置は、図１２（ａ）に示すように、高抵抗のＩｎＰ基板５０上に、受動領域である入力光導波路領域４１及び多モード干渉(ＭＭＩ)領域４２と、接続光導波路領域４３と、光機能領域であるＰＤ（Photodiode）領域４４とがモノリシック集積されて構成されている。
-Configuration of optical semiconductor device-
12A and 12B are schematic views illustrating a schematic configuration of the optical semiconductor device according to the second embodiment, in which FIG. 12A is a plan view and FIG. 12B is a cross-sectional view taken along line II ′ in FIG. .
In this optical semiconductor device, as shown in FIG. 12A, an input
入力光導波路領域４１は、２本の入力光導波路４１ａを有している。
ＭＭＩ領域４２は、９０°ハイブリッド光導波路であって、４×４ＭＭＩ光導波路４２ａで構成されている。ＭＭＩ光導波路４２ａの２番目の位置に上側の入力光導波路４１ａが、ＭＭＩ光導波路４２ａの４番目の位置に下側の入力光導波路４１ａがそれぞれ接続されている。本実施形態では、各接続光導波路４３ａにおいて、高抵抗部分４４が光導波方向に沿って所定の間隔で複数（ここでは４本）形成されている。
The input
The MMI region 42 is a 90 ° hybrid optical waveguide, and is configured by a 4 × 4 MMI
接続光導波路領域４３は、ＭＭＩ光導波路４２ａの出力１〜出力４と夫々接続された４本の接続光導波路４３ａを有している。
ＰＤ領域４４は、４個のＰＤ（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）を有している。ＰＤ１は接続光導波路４３ａを介してＭＭＩ光導波路４２ａの出力１と、ＰＤ２は接続光導波路４３ａを介して出力４と、ＰＤ３は接続光導波路４３ａを介して出力２と、ＰＤ４は接続光導波路４３ａを介して出力３とそれぞれ接続されている。ＰＤ１〜ＰＤ４には夫々、ＰＤメサ構造のコンタクト層５６の直上に信号電極となるｐ型電極５７が、下部クラッド層のｎ−ＩｎＰが表面に露出している部分にグランド電極となるｎ型電極５８が形成されている。
The connection optical waveguide region 43 has four connection optical waveguides 43a connected to the
The
この光半導体装置では、上側の入力光導波路４１ａにＱＰＳＫの変調信号光を、下側の入力光導波路４１ａにローカルオシレータ（ＬＯ）光をそれぞれ入射する。これにより、ＱＰＳＫ変調方式のいわゆるＩチャネル信号をＰＤ１，ＰＤ２から、Ｑチャネル信号をＰＤ３，ＰＤ４からそれぞれ取り出すことができる。
In this optical semiconductor device, QPSK modulated signal light is incident on the upper input
入力光導波路４１ａ、ＭＭＩ光導波路４２ａ、及び接続光導波路４３ａは、図１２（ｂ）に示すように、ＩｎＰ基板１０上に、コア層５１、コア層５１を下部と上部で挟持する下部クラッド層５２及び上部クラッド層５３を備えている。
As shown in FIG. 12B, the input
本実施形態では、図１２（ａ），（ｂ）に示すように、各接続光導波路４３ａの下部クラッド層５２に、光導波方向に並ぶように半絶縁性半導体層からなる複数の高抵抗部分４４が挿入形成されている。各高抵抗部分４４は、光の入出力端面に平行な方向に延伸したストライプ状に形成されている。接続光導波路４３ａでは、コア層５１の下方において、下部クラッド層５２である第１の部分と、高抵抗部分４４であり第１の部分よりも電気抵抗の高い第２の部分とが、光導波方向に沿って各々複数交互に形成されている。
In the present embodiment, as shown in FIGS. 12A and 12B, a plurality of high resistance portions made of semi-insulating semiconductor layers are arranged in the
ＰＤ１〜ＰＤ４は夫々、図１２（ａ），（ｂ）に示すように、ｐ型電極５７側とｎ型電極５７側とで異なる構造とされている。
ｐ型電極５７側では、ＩｎＰ基板１０上に、コア層５１、コア層５１を下部と上部で挟持する下部クラッド層５２及び上部クラッド層５３を備えている。ここで、コア層５１及び上部クラッド層５３内に、上部クラッド層５４及びこれを下部と上部で挟持する吸収層５５及びコンタクト層５６を有するＰＤメサ構造が挿入形成されている。コンタクト層５６上にこれと接続されたｐ型電極５７が形成されている。
PD1 to PD4 have different structures on the p-
On the p-
ｎ型電極５８側では、ＩｎＰ基板１０上に下部クラッド層５２を備え、下部クラッド層５２の表面が露出しており、当該表面上にこれと接続されたｎ型電極５８が形成されている。
ＰＤ１〜ＰＤ４では、ｐ型電極５７及びｎ型電極５８に電圧を印加し、光吸収によって発生したフォトキャリアが引き出せるようになっている。
On the n-
In PD1 to PD4, a voltage is applied to the p-
上記のように構成された光半導体装置において、各構成部材は例えば以下の材料で形成される。
コア層５１は、１．５μｍ帯の光受信器として、例えばバンドギャップ波長１．０５μｍでＩｎＰ基板５０に格子整合する組成のＩｎＧａＡｓＰで形成される。下部クラッド層５２は、ｎ−ＩｎＰで形成される。上部クラッド層５３は、ｉ−ＩｎＰで形成される。上部クラッド層５４は、ｐ−ＩｎＰで形成される。吸収層５５は、ｉ−ＩｎＧａＡｓで形成される。コンタクト層５６は、ｐ−ＩｎＧａＡｓで形成される。ｐ型電極５７は、（Ｔｉ／Ｐｔ／Ａｕ）で形成される。ｎ型電極５８は、（ＡｕＧｅ／Ａｕ）で形成される。
In the optical semiconductor device configured as described above, each component is formed of, for example, the following materials.
The
高抵抗部分４４は、鉄（Ｆｅ）をドープしたＳＩ−ＩｎＰで形成される。このＦｅドープＩｎＰは、Ｆｅが電子を捕獲する機能を有する半絶縁性半導体である。高抵抗部分４４は、Ｆｅの代わりにルテニウム（Ｒｕ）又はチタン（Ｔｉ）をドープしたＳＩ−ＩｎＰで形成しても良い。ＲｕドープＩｎＰ又はＴｉドープＩｎＰは、Ｒｕ又はＴｉが正孔を捕獲する機能を有する半絶縁性半導体である。
The
以下、本実施形態に適用する高抵抗部分４４について詳述する。
図１３は、１本の高抵抗部分４４及びその周辺を拡大して示す概略断面図であり、図１２（ｂ）の一部拡大に相当する。
高抵抗部分４４は、例えば幅Ｗが１０μｍ程度、高さＨが１．０５μｍ程度とされる。下部クラッド層５２が例えば厚み１．０μｍ程度とされる。下部クラッド層５２の高抵抗部分４４との接合部付近では、高抵抗部分４４を形成する際に用いたマスクからの原料拡散による選択成長効果により成長速度が速く、例えば４．６％程度速くなる。そのため、接合部における下部クラッド層１３の厚みが１.０４６μｍ程度となり、高抵抗部分４４の高さと略一致する。高抵抗部分４４及び下部クラッド層５２上に、厚み０．５μｍ程度のコア層５１、厚み１．０μｍ程度の上部クラッド層５３が順次形成されている。
Hereinafter, the
FIG. 13 is an enlarged schematic cross-sectional view showing one high-
The
本実施形態では、高抵抗部分４４上に直接的にコア層５１が形成されており、高抵抗部分４４とコア層５１との間に導電性の半導体層を有していない。そのため、高抵抗化を要する各接続光導波路に形成する高抵抗部分４４の数を適宜調節する（本実施形態では４本とする）ことによりＰＤ間で大きな分離抵抗が得られ、ＰＤ間で所望の電気的絶縁性が確保される。
In the present embodiment, the
本実施形態においても、第１の実施形態と同様に、高抵抗部分４４の高さをＨ（μｍ）、幅をＷ（μｍ）、コア層１２の厚みをＴ（μｍ）として、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝1/2−１８ ・・・（１）
の関係式が得られる。幅Ｗが（１）式を満たせば、高抵抗部分４４を形成しても、コア層５１を導波する光の伝搬損失が十分に抑えられることになる。本実施形態では、第１の実施形態と同様に（１）式の関係を満たす。以上より、本実施形態による光半導体装置では、高抵抗部分４４を形成しても、コア層１２を導波する光の伝搬損失が十分に抑えられることが判る。
Also in the present embodiment, as in the first embodiment, the height of the
W ≦ {(10000 / (1-T / 2H)) − 9666} 1/2 −18 (1)
The following relational expression is obtained. If the width W satisfies the expression (1), even if the
−光半導体装置の製造方法−
以下、上記の構成を有する光半導体装置の製造方法について説明する。図１４〜図１６は、第２の実施形態による光半導体装置の製造方法を工程順に示す概略断面図である。図１４〜図１５は図１２（ｂ）に対応しており、図１６は左側が図１２（ａ）中のＩＩ−ＩＩ'に沿った断面に、右側が図１２（ａ）中のＩＩＩ−ＩＩＩ'に沿った断面にそれぞれ対応している。
-Manufacturing method of optical semiconductor device-
Hereinafter, a method for manufacturing the optical semiconductor device having the above-described configuration will be described. 14 to 16 are schematic cross-sectional views illustrating the method of manufacturing the optical semiconductor device according to the second embodiment in the order of steps. 14 to 15 correspond to FIG. 12 (b), FIG. 16 is a cross section taken along the line II-II ′ in FIG. 12 (a) on the left side, and III- in FIG. 12 (a) on the right side. Each corresponds to a cross-section along III ′.
先ず、図１４（ａ）に示すように、ＩｎＰ基板５０上にＦｅドープＩｎＰ層６１を形成する。
詳細には、高抵抗のＩｎＰ基板５０の（１００）面上に、例えばＭＯＶＰＥ法により、不純物としてＦｅがドープされたＳＩ−ＩｎＰを１．０５μｍ程度の厚みに成長する。以上により、ＩｎＰ基板５０上にＦｅドープＩｎＰ層６１が形成される。なお、ＳＩ−ＩｎＰにドープする不純物として、Ｆｅの代わりにＲｕ又はＴｉを用いても良い。
First, as shown in FIG. 14A, an Fe-doped
Specifically, SI-InP doped with Fe as an impurity is grown to a thickness of about 1.05 μm on the (100) plane of the high-
続いて、図１４（ｂ）に示すように、ＦｅドープＩｎＰ層６１上に、高抵抗部分を形成するためのマスク６２を形成する。
詳細には、ＣＶＤ法等によりＦｅドープＩｎＰ層６１上に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びウェットエッチングにより加工する。以上により、ＦｅドープＩｎＰ層３１上に、高抵抗部分を形成するためのマスク３２が形成される。
Subsequently, as shown in FIG. 14B, a
Specifically, an insulating film, for example, SiO 2 is formed on the Fe-doped
続いて、図１４（ｃ）に示すように、高抵抗部分４４を形成する。
詳細には、マスク６２を用いて、ＦｅドープＩｎＰ層６１のマスク６２から露出する部分をエッチングして除去する。これにより、ＦｅドープＩｎＰ層６１が等間隔で延在する帯状に残り、複数の高抵抗部分４４が形成される。高抵抗部分４４は、例えば幅が１０μｍ程度で１４０μｍ程度の間隔とされる。
なお、ＦｅドープＩｎＰ層６１のエッチングの制御性を高めるために、ＦｅドープＩｎＰ層６１の下側にエッチング停止層を形成しておき、エッチング停止層で停止するエッチャントを用いて選択的にＦｅドープＩｎＰ層６１をエッチングするようにしても良い。
Subsequently, as shown in FIG. 14C, a
Specifically, using the
In order to improve the controllability of etching of the Fe-doped
続いて、図１４（ｄ）に示すように、下部クラッド層５２を順次形成する。
詳細には、ＭＯＶＰＥ法等による再成長により、ＩｎＰ基板５０上のマスク６２で覆われていない領域に、厚み１．０μｍ程度のｎ−ＩｎＰを成長する。ｎ−ＩｎＰのｎ型不純物の濃度は、例えば５．０×１０18／ｃｍ3とされる。以上により、高抵抗部分４４間を埋め込むように、下部クラッド層５２が形成される。
Subsequently, as shown in FIG. 14D, the
Specifically, n-InP having a thickness of about 1.0 μm is grown in a region not covered with the
下部クラッド層５２を形成する際には、マスク６２からの原料拡散によりマスク６２の近傍におけるｎ−ＩｎＰの成長量が増大する。そのため、接合部の再成長層の厚みは１．０４６μｍ程度となり、再成長したｎ−ＩｎＰの厚みと高抵抗部位４４の高さとが略一致する。なお、接合部から離れた領域の再成長したｎ−ＩｎＰの厚みの合計は１．０μｍ程度となるため、第１の実施形態で説明したステップ段差は０．０４６μｍ程度となる。
When the
続いて、図１５（ａ）に示すように、吸収層５５、上部クラッド層５４、及びコンタクト層５６を順次形成する。
詳細には、先ず、マスク６２を所定のウェット処理等により除去する。その後、ＭＯＶＰＥ法等による再成長により、高抵抗部位４４及び下部クラッド層５２上に、厚み０．３μｍ程度のＩ−ＩｎＧａＡｓ、厚み０．９μｍ程度のｐ−ＩｎＰ、厚み０．３μｍ程度の
ｐ−ＩｎＧａＡｓを順次成長する。以上により、吸収層５５、上部クラッド層５４、及びコンタクト層５６が形成される。
Subsequently, as shown in FIG. 15A, an
Specifically, first, the
続いて、図１５（ｂ）に示すように、吸収層５５、上部クラッド層５４、及びコンタクト層５６を加工してＰＤ領域のみに残す。
詳細には、先ず、ＣＶＤ法等によりコンタクト層５６上に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びウェットエッチングにより加工する。以上により、コンタクト層５６上でＰＤ領域のみにマスク６３が形成される。
次に、マスク６３を用いて、コンタクト層５６のマスク６３から露出する部分及びその下部の上部クラッド層５４及び吸収層５５をエッチングして除去する。これにより、ＰＤ領域に吸収層５５、上部クラッド層５４、及びコンタクト層５６が残存する。
Subsequently, as shown in FIG. 15B, the
Specifically, first, an insulating film, for example, SiO 2 is formed on the
Next, using the
続いて、図１５（ｃ）に示すように、コア層５１及び上部クラッド層５３を順次形成する。
詳細には、ＭＯＶＰＥ法等による再成長により、高抵抗部位４４及び下部クラッド層５２上のマスク６３で覆われていない領域に、厚み０．５μｍ程度のｉ−ＩｎＧａＡｓＰ、及び厚み１．０μｍ程度のｉ−ＩｎＰを順次成長する。以上により、メサ状の吸収層５５、上部クラッド層５４、及びコンタクト層５６の側面を埋め込むように、コア層５１及び上部クラッド層５３が形成される。
Subsequently, as shown in FIG. 15C, a
Specifically, i-InGaAsP having a thickness of about 0.5 μm and a thickness of about 1.0 μm are formed in a region not covered with the
続いて、図１６（ａ）に示すように、メサ構造を形成する。なお、本図及び図１６（ｂ）では、図示の便宜上、単チャネルのメサ構造のみを示す。
詳細には、先ず、マスク６３を所定のウェット処理等により除去する。その後、ＣＶＤ法等により全面に絶縁膜、例えばＳｉＯ2を成膜し、ＳｉＯ2をリソグラフィー及びドライエッチングにより加工する。以上により、入力光導波路領域からＭＭＩ領域、接続光導波路領域、及びＰＤ領域に架けて覆うマスク６４が形成される。
Subsequently, a mesa structure is formed as shown in FIG. In FIG. 16 and FIG. 16B, only a single channel mesa structure is shown for convenience of illustration.
Specifically, first, the
続いて、図１６（ｂ）に示すように、先ず、マスク６４を所定のウェット処理等により除去する。その後、下部クラッド層１３のチャネル間における不要な部分をエッチング除去する。
次に、マスク６４を用いて、下部クラッド層５２が露出するまでドライエッチングする。エッチング深さは、例えば１．８μｍ程度とする。以上により、入力光導波路領域からＭＭＩ領域、接続光導波路領域、及びＰＤ領域に架けてメサ構造が形成され、その両側には下部クラッド層５２の表面が露出する。全面に保護膜５９及びポリイミド６０を形成し、ＰＤ領域において、保護膜５９をエッチングしてコンタクト層５６の表面の一部を露出する。同様に、ＰＤ領域において、保護膜５９及びポリイミド６０をエッチングして下部クラッド層５２の表面の一部を露出する。露出したコンタクト層５６と接続するようにｐ型電極５７を、露出した下部クラッド層５２と接続するようにｎ型電極５７をそれぞれ形成する。基板研磨により素子厚を１５０μｍ程度に薄膜化した後にアレイ化し、端面膜を成膜する。
Subsequently, as shown in FIG. 16B, first, the
Next, dry etching is performed using the
以上説明したように、本実施形態によれば、ＭＭＩ光導波路４２ａと複数のＰＤとがＩｎＰ基板５０上に一体形成されてなる光半導体装置であって、高抵抗部分４４の数を適宜調節することにより、ＰＤ間の分離抵抗が十分に高くＰＤ間のクロストークが抑制される。しかも、光を導波する導波路コア層には高抵抗領域を形成しないため、導波路コア層をアンドープ半導体層のみで形成できるため、高抵抗領域を複数形成しても光の導波損失を抑制でき、ＰＤの検出感度が高い。しかも、電子（正孔）濃度が１０17／ｃｍ3台以上の下部クラッド層５２を用いることができるため、ＰＤの素子抵抗が低く、素子特性に優れた信頼性の高い光半導体装置が実現する。
As described above, according to the present embodiment, the optical semiconductor device in which the MMI
なお、上記した第１及び第２の実施形態では、ＡｌＧａＩｎＡｓやＩｎＧａＡｓＰ、ＩｎＧａＡｓ等を材料として用いた光半導体装置の構造について説明しているが、これらに限定されるものではない。例えば、必要に応じてＩｎＡｌＡｓ，ＡｌＧａＩｎＰ，ＩｎＧａＰ，ＩｎＧａＡｓＳｂ等の混晶半導体を用いても良い。 In the first and second embodiments described above, the structure of the optical semiconductor device using AlGaInAs, InGaAsP, InGaAs, or the like as a material has been described. However, the present invention is not limited to these. For example, a mixed crystal semiconductor such as InAlAs, AlGaInP, InGaP, or InGaAsSb may be used as necessary.
また、第１の実施形態では、光機能素子として半導体レーザであるＤＲレーザについて説明したが、光を増幅する活性層を有している光機能素子等に適用しても第１の実施形態と同様の効果が得られる。更に、半導体レーザや光機能素子等を組み合わせてモノリシック集積した光半導体装置についても第１の実施形態と同様の効果を得ることができる。 In the first embodiment, the DR laser, which is a semiconductor laser, has been described as an optical functional element. However, the first embodiment can be applied to an optical functional element having an active layer for amplifying light. Similar effects can be obtained. Further, the same effect as that of the first embodiment can be obtained for an optical semiconductor device monolithically integrated by combining a semiconductor laser, an optical functional element, and the like.
以下、光半導体装置及びその製造方法の諸態様について、付記としてまとめて記載する。 Hereinafter, various aspects of the optical semiconductor device and the manufacturing method thereof will be collectively described as supplementary notes.
（付記１）半導体基板上に、
複数の光機能素子と、
前記各光機能素子と接続された複数の光導波路と、
前記各光導波路が接続された光結合器と
が一体形成されており、
前記各光導波路は、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とが、光導波方向に沿って各々複数交互に形成されていることを特徴とする光半導体装置。
(Appendix 1) On the semiconductor substrate,
A plurality of optical functional elements;
A plurality of optical waveguides connected to each of the optical functional elements;
And an optical coupler to which each of the optical waveguides is connected.
In each of the optical waveguides, a first portion and a second portion having a higher electric resistance than the first portion are disposed along the optical waveguide direction on the semiconductor substrate side of the semiconductor layer that guides light. A plurality of the optical semiconductor devices are alternately formed.
（付記２）前記第２の部分は、成長形成された半絶縁性半導体層からなることを特徴とする付記１に記載の光半導体装置。
(Supplementary note 2) The optical semiconductor device according to
（付記３）前記第２の部分は、Ｆｅ，Ｒｕ，Ｔｉから選ばれた１種の不純物がドープされた半絶縁性半導体層からなることを特徴とする付記１又は２に記載の光半導体装置。
(Supplementary note 3) The optical semiconductor device according to
（付記４）前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝1/2−１８
の関係を満たすことを特徴とする付記１〜３のいずれか１項に記載の光半導体装置。
(Supplementary Note 4) The thickness of the core layer formed on the first portion and the second portion is T (μm), the height of the second portion is H (μm), and the width in the optical waveguide direction Is W (μm),
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
4. The optical semiconductor device according to any one of
（付記５）半導体基板上に、
複数の光機能素子と、
前記各光機能素子と接続された複数の光導波路と、
前記各光導波路が接続された光結合器と
を半導体基板上に一体形成する光半導体装置の製造方法であって、
前記各光導波路を形成する際に、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とを、光導波方向に沿って各々複数交互に形成することを特徴とする光半導体装置の製造方法。
(Appendix 5) On the semiconductor substrate,
A plurality of optical functional elements;
A plurality of optical waveguides connected to each of the optical functional elements;
A method of manufacturing an optical semiconductor device, wherein an optical coupler connected to each of the optical waveguides is integrally formed on a semiconductor substrate,
When forming each of the optical waveguides, a first portion and a second portion having a higher electric resistance than the first portion are disposed on the semiconductor substrate side of the semiconductor layer that guides light. A method of manufacturing an optical semiconductor device, wherein a plurality of each are alternately formed along a wave direction.
（付記６）前記第２の部分は、半絶縁性半導体層を成長することで形成されることを特徴とする付記５に記載の光半導体装置の製造方法。
(Additional remark 6) The said 2nd part is formed by growing a semi-insulating semiconductor layer, The manufacturing method of the optical semiconductor device of
（付記７）前記第１の部分及び前記第２の部分を形成する工程は、
前記半導体基板の上方に、前記第２の部分の材料層を形成する工程と、
前記材料層上に、前記第２の部分となる箇所を覆うマスクを形成し、前記マスクを用いて前記材料層をエッチングして、前記第２の部分を形成する工程と、
再成長により、前記エッチングした領域を埋め込む前記第１の部分を形成する工程と
を含むことを特徴とする付記６に記載の光半導体装置の製造方法。
(Appendix 7) The step of forming the first part and the second part includes
Forming a material layer of the second portion above the semiconductor substrate;
Forming a mask covering the portion to be the second portion on the material layer, etching the material layer using the mask, and forming the second portion;
The method for manufacturing an optical semiconductor device according to appendix 6, further comprising: forming the first portion that embeds the etched region by regrowth.
（付記８）前記第２の部分を、Ｆｅ，Ｒｕ，Ｔｉから選ばれた１種の不純物がドープされた半絶縁性半導体層により形成することを特徴とする付記６又は７に記載の光半導体装置の製造方法。 (Appendix 8) The optical semiconductor according to appendix 6 or 7, wherein the second portion is formed of a semi-insulating semiconductor layer doped with one kind of impurity selected from Fe, Ru, and Ti. Device manufacturing method.
（付記９）前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝1/2−１８
の関係を満たすように、前記コア層及び前記第２の部分を形成することを特徴とする付記５〜８のいずれか１項に記載の光半導体装置の製造方法。
(Supplementary Note 9) The thickness of the core layer formed on the first portion and the second portion is T (μm), the height of the second portion is H (μm), and the width in the optical waveguide direction Is W (μm),
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
The method for manufacturing an optical semiconductor device according to any one of
１ ＤＲレーザ領域
１ａ ＤＲレーザ
２ 光導波路領域
２ａ 光導波路
３，４４ 高抵抗部分
４ 光カプラ＋出力光導波路領域
４ａ 光カプラ
４ｂ 出力光導波路
１０，５０ ＩｎＰ基板
１１ ＭＱＷ層
１２，５１ コア層
１３，５２ 下部クラッド層
１４ 回折格子層
１４ａ 回折格子
１５ スペーサ層
１６ 第１上部クラッド層
１７ 第２上部クラッド層
１８，５６ コンタクト層
１９，５９ 保護膜
２０ ＢＣＢ
２１，５７ ｐ型電極
２２，５８ ｎ型電極
３０ リッジ導波路構造
３１，６１ ＦｅドープＩｎＰ層
３２，３３，３４，６２，６３，６４ マスク
４１ 入力光導波路領域
４１ａ 入力光導波路
４２ ＭＭＩ領域
４２ａ ＭＭＩ光導波路
４３ 接続光導波路領域
４３ａ 接続光導波路
４５ ＰＤ領域
５３，５４ 上部クラッド層
５５ 吸収層
６０ ポリイミド層
DESCRIPTION OF
21, 57 p-
Claims (6)
複数の光機能素子と、
前記各光機能素子と接続された複数の光導波路と、
前記各光導波路が接続された光結合器と
がモノリシック集積されており、
前記各光導波路は、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とが、光導波方向に沿って各々複数交互に形成されており、
前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝ 1/2 −１８
の関係を満たすことを特徴とする光半導体装置。 On the semiconductor substrate,
A plurality of optical functional elements;
A plurality of optical waveguides connected to each of the optical functional elements;
The optical coupler to which each of the optical waveguides is connected is monolithically integrated,
In each of the optical waveguides, a first portion and a second portion having a higher electric resistance than the first portion are disposed along the optical waveguide direction on the semiconductor substrate side of the semiconductor layer that guides light. Are formed alternately ,
The thickness of the core layer formed on the first part and the second part is T (μm), the height of the second part is H (μm), and the width in the optical waveguide direction is W (μm). )
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
An optical semiconductor device characterized by satisfying the relationship:
複数の光機能素子と、
前記各光機能素子と接続された複数の光導波路と、
前記各光導波路が接続された光結合器と
を半導体基板上にモノリシック集積する光半導体装置の製造方法であって、
前記各光導波路を形成する際に、光を導波する半導体層よりも前記半導体基板側に、第１の部分と、前記第１の部分よりも電気抵抗の高い第２の部分とを、光導波方向に沿って各々複数交互に形成し、
前記第１の部分及び前記第２の部分上に形成されるコア層の厚みをＴ（μｍ）とし、前記第２の部分の高さをＨ（μｍ）、光導波方向の幅をＷ（μｍ）としたときに、
Ｗ≦｛（１００００／（１−Ｔ／２Ｈ））−９６７６｝ 1/2 −１８
の関係を満たすことを特徴とする光半導体装置の製造方法。 On the semiconductor substrate,
A plurality of optical functional elements;
A plurality of optical waveguides connected to each of the optical functional elements;
A method of manufacturing an optical semiconductor device, wherein the optical coupler to which each of the optical waveguides is connected is monolithically integrated on a semiconductor substrate,
When forming each of the optical waveguides, a first portion and a second portion having a higher electric resistance than the first portion are disposed on the semiconductor substrate side of the semiconductor layer that guides light. A plurality of alternates are formed along the wave direction ,
The thickness of the core layer formed on the first part and the second part is T (μm), the height of the second part is H (μm), and the width in the optical waveguide direction is W (μm). )
W ≦ {(10000 / (1-T / 2H))-9676} 1/2 -18
An optical semiconductor device manufacturing method characterized by satisfying the relationship :
前記半導体基板の上方に、前記第２の部分の材料層を形成する工程と、
前記材料層上に、前記第２の部分となる箇所を覆うマスクを形成し、前記マスクを用いて前記材料層をエッチングして、前記第２の部分を形成する工程と、
再成長により、前記エッチングした領域を埋め込む前記第１の部分を形成する工程と
を含むことを特徴とする請求項５に記載の光半導体装置の製造方法。 Forming the first part and the second part comprises:
Forming a material layer of the second portion above the semiconductor substrate;
Forming a mask covering the portion to be the second portion on the material layer, etching the material layer using the mask, and forming the second portion;
The method of manufacturing an optical semiconductor device according to claim 5 , further comprising: forming the first portion that embeds the etched region by regrowth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013265932A JP6213222B2 (en) | 2013-12-24 | 2013-12-24 | Optical semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013265932A JP6213222B2 (en) | 2013-12-24 | 2013-12-24 | Optical semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015122440A JP2015122440A (en) | 2015-07-02 |
| JP6213222B2 true JP6213222B2 (en) | 2017-10-18 |
Family
ID=53533811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013265932A Expired - Fee Related JP6213222B2 (en) | 2013-12-24 | 2013-12-24 | Optical semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6213222B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6414365B1 (en) * | 2017-10-03 | 2018-10-31 | 三菱電機株式会社 | Semiconductor optical integrated device |
| JP6758546B1 (en) * | 2020-01-16 | 2020-09-23 | 三菱電機株式会社 | Semiconductor optical integrated device and its manufacturing method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03239387A (en) * | 1990-02-16 | 1991-10-24 | Nippon Telegr & Teleph Corp <Ntt> | Optical integrated circuit |
| AU636792B2 (en) * | 1991-02-13 | 1993-05-06 | University Of Melbourne, The | Semiconductor laser |
| JP3051499B2 (en) * | 1991-05-22 | 2000-06-12 | 日本電信電話株式会社 | Semiconductor light emitting device |
| JP2005116644A (en) * | 2003-10-03 | 2005-04-28 | Ntt Electornics Corp | Semiconductor opto-electronic waveguide |
| JP2006173465A (en) * | 2004-12-17 | 2006-06-29 | Opnext Japan Inc | Modulator integrated laser and optical module |
| JP2011003627A (en) * | 2009-06-17 | 2011-01-06 | Nippon Telegr & Teleph Corp <Ntt> | Differential signal driving laser array |
| JP5569045B2 (en) * | 2010-03-05 | 2014-08-13 | 富士通株式会社 | Manufacturing method of optical semiconductor device |
| US8948227B2 (en) * | 2013-01-11 | 2015-02-03 | Source Photonics, Inc. | Isolated modulator electrodes for low power consumption |
-
2013
- 2013-12-24 JP JP2013265932A patent/JP6213222B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015122440A (en) | 2015-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5451332B2 (en) | Optical semiconductor device | |
| US10763644B2 (en) | Lateral current injection electro-optical device with well-separated doped III-V layers structured as photonic crystals | |
| JP2008010484A (en) | Semiconductor optical element and optical transmission module | |
| JP2016171173A (en) | Semiconductor optical element | |
| JP2010157691A5 (en) | ||
| JP2006276497A (en) | Method for manufacturing optical semiconductor device | |
| CN106532434A (en) | Method for manufacturing multi-wavelength photon-integrated transmitting chip through lamination and selective-area-growth mode | |
| US9122003B2 (en) | Semiconductor optical device | |
| JP2019054107A (en) | Semiconductor optical element | |
| JP6172271B2 (en) | Optical semiconductor integrated device and manufacturing method thereof | |
| JP4909159B2 (en) | Semiconductor waveguide device, manufacturing method thereof, and semiconductor laser | |
| JP4947778B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| JP2018093002A (en) | Array semiconductor optical element, optical transmitter module, optical module and manufacturing methods of the same | |
| JP2001091913A (en) | Modulator and semiconductor laser device with modulator and method for manufacturing the same | |
| JP2019008179A (en) | Semiconductor optical element | |
| JP6213222B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| US9819153B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| JPH1197799A (en) | Fabrication of semiconductor device | |
| JP5655643B2 (en) | Semiconductor optical integrated circuit device and manufacturing method thereof | |
| EP2403077B1 (en) | A photonic device and a method of manufacturing a photonic device | |
| JP7410276B2 (en) | semiconductor optical device | |
| JP2002169132A (en) | Electric field absorption type optical modulator and method of manufacturing the same | |
| JP5924138B2 (en) | Optical semiconductor integrated circuit device and manufacturing method thereof | |
| CN108988124B (en) | Monolithic integration tunnel junction laser for microwave oscillation source | |
| JP2011077329A (en) | Semiconductor optical integrated element and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6213222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |