JP6212694B2 - A / D conversion method and apparatus - Google Patents
A / D conversion method and apparatus Download PDFInfo
- Publication number
- JP6212694B2 JP6212694B2 JP2013180828A JP2013180828A JP6212694B2 JP 6212694 B2 JP6212694 B2 JP 6212694B2 JP 2013180828 A JP2013180828 A JP 2013180828A JP 2013180828 A JP2013180828 A JP 2013180828A JP 6212694 B2 JP6212694 B2 JP 6212694B2
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- signal
- analog
- digital
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、A/D変換方法及び装置に関し、特に、A/D変換時にアナログ信号の極性を含めないことにより、回路構成を簡略化するための新規な改良に関する。 The present invention relates to an A / D conversion method and apparatus, and more particularly to a novel improvement for simplifying a circuit configuration by not including the polarity of an analog signal during A / D conversion.
従来、用いられていたこの種のA/D変換器においては、A/D変換して絶対値デジタルデータを得るためには、(1)アナログ信号をアナログ絶対値回路にて絶対値信号にした後に、A/D変換する方法、及び、(2)アナログ信号をA/D変換した後にデジタル絶対値回路で絶対値化する方法、の二方法がある。 In this type of A / D converter that has been used conventionally, in order to obtain absolute value digital data by A / D conversion, (1) an analog signal is converted into an absolute value signal by an analog absolute value circuit. Later, there are two methods: A / D conversion method and (2) A / D conversion of an analog signal and then converting it into an absolute value by a digital absolute value circuit.
前述の二方法に共通するA/D変換については、非特許文献1のフラッシュ型高分解能A/D変換器を代表として挙げることができ、通常は入力されたアナログ信号の基準値に対する電位差に応じたデジタルデータが出力される。
また、前述の絶対値回路については、前述の(1)のアナログ絶対値回路としては、非特許文献2の図11−14のような回路が知られ、前記の(2)のデジタル絶対値回路については、デジタルデータの極性符号に基づいてデータを反転させる方法等がある。
As for the A / D conversion common to the above-mentioned two methods, the flash type high resolution A / D converter of
As for the above-described absolute value circuit, as the analog absolute value circuit of (1) described above, a circuit as shown in FIG. 11-14 of Non-Patent
また、特許文献1に開示されたR/Dコンバータにおいては、A/D変換した後に、データの絶対値を取得して信号処理に用いる方法である。
The R / D converter disclosed in
従来のA/D変換方法は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の(1)の方法では、アナログ絶対値回路が必要で回路を簡単化することが難しく、前記の(2)の方法においては、アナログ信号の極性まで含めてアナログ/デジタル変換した後に、デジタル信号処理にて絶対値化することとなり、アナログ/デジタル変換を実施する回路が大型化することになっていた。
また、前記の特許文献1の構成においては、A/D変換した後に、データの絶対値を取得して信号処理に用いる方法であるため、回路の小型化には好適ではなかった。
Since the conventional A / D conversion method is configured as described above, the following problems exist.
In other words, the method (1) described above requires an analog absolute value circuit and it is difficult to simplify the circuit. In the method (2), after the analog / digital conversion including the polarity of the analog signal is performed. Therefore, the absolute value is obtained by the digital signal processing, and the circuit for performing the analog / digital conversion is to be enlarged.
Further, the configuration of
本発明は、以上のような課題を解決するためになされたもので、特に、A/D変換時にアナログ信号の極性を含めないことにより、回路構成を従来よりも小型化できるようにしたA/D変換方法及び装置を得ることを目的とする。 The present invention has been made in order to solve the above-described problems. In particular, an A / D circuit which can be made smaller in size than the conventional one by not including the polarity of an analog signal during A / D conversion. An object is to obtain a D conversion method and apparatus.
本発明によるA/D変換方法は、アナログ/デジタル変換部と前記アナログ/デジタル変換部からのデジタルデータ及びアナログ信号極性を入力するためのデジタル信号処理部とからなる絶対値A/D変換器を有し、前記絶対値A/D変換器は入力されるアナログ信号の極性に応じて前記アナログ/デジタル変換部にてアナログ信号との比較に用いる比較信号の極性を切換える比較信号極性切換回路と、前記デジタル信号処理部において前記アナログ信号の極性に応じてデジタルデータの極性を切換えるデジタルデータ極性切換回路とを有し、前記デジタル信号処理部から絶対値データを得る方法であり、また、前記比較信号極性切換回路は、絶対値が同じ極性の異なる2つの比較信号の内、前記アナログ信号と同じ極性の前記比較信号を選択して前記アナログ信号との比較に用いる方法であり、また、前記比較信号極性切換回路は、絶対値データが同じで極性の異なる基準信号の内、前記アナログ信号と同じ極性の基準信号を選択して前記比較信号の生成に用いる方法であり、また、本発明によるA/D変換装置は、アナログ/デジタル変換部と前記アナログ/デジタル変換部からのデジタルデータ及びアナログ信号極性を入力するためのデジタル信号処理部とからなる絶対値A/D変換器を有し、前記絶対値A/D変換器は入力されるアナログ信号の極性に応じて前記アナログ/デジタル変換部にてアナログ信号との比較に用いる比較信号の極性を切換える比較信号極性切換回路と、前記デジタル信号処理部において前記アナログ信号の極性に応じてデジタルデータの極性を切換えるデジタルデータ極性切換回路とを有し、前記デジタル信号処理部から絶対値データを得る構成であり、また、前記比較信号極性切換回路は、絶対値が同じ極性の異なる2つの比較信号の内、前記アナログ信号と同じ極性の前記比較信号を選択して前記アナログ信号との比較に用いる構成であり、また、前記比較信号極性切換回路は、絶対値データが同じで極性の異なる基準信号の内、前記アナログ信号と同じ極性の基準信号を選択して前記比較信号の生成に用いる構成である。 An A / D conversion method according to the present invention comprises an absolute value A / D converter comprising an analog / digital converter and a digital signal processor for inputting digital data and analog signal polarity from the analog / digital converter. The absolute value A / D converter has a comparison signal polarity switching circuit for switching the polarity of the comparison signal used for comparison with the analog signal in the analog / digital conversion unit according to the polarity of the input analog signal; A digital data polarity switching circuit for switching the polarity of digital data in accordance with the polarity of the analog signal in the digital signal processing unit, and obtaining absolute value data from the digital signal processing unit, and the comparison signal The polarity switching circuit selects the comparison signal having the same polarity as the analog signal from two comparison signals having the same absolute value but different polarities. The comparison signal polarity switching circuit selects a reference signal having the same polarity as that of the analog signal among the reference signals having the same absolute value data and different polarities. The A / D converter according to the present invention is a method for inputting the analog / digital converter and the digital data and the analog signal polarity from the analog / digital converter. An absolute value A / D converter composed of a signal processing unit, and the absolute value A / D converter compares the analog signal with an analog signal in the analog / digital conversion unit according to the polarity of the input analog signal. A comparison signal polarity switching circuit that switches the polarity of the comparison signal to be used, and the digital signal processing unit switches the polarity of the digital data according to the polarity of the analog signal. A digital data polarity switching circuit that obtains absolute value data from the digital signal processing unit, and the comparison signal polarity switching circuit includes two comparison signals having the same polarity but different absolute values, The comparison signal having the same polarity as the analog signal is selected and used for comparison with the analog signal, and the comparison signal polarity switching circuit is a reference signal having the same absolute value data but different polarity, A reference signal having the same polarity as that of the analog signal is selected and used to generate the comparison signal.
本発明によるA/D変換方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、アナログ/デジタル変換部と前記アナログ/デジタル変換部からのデジタルデータ及びアナログ信号極性を入力するためのデジタル信号処理部とからなる絶対値A/D変換器を有し、前記絶対値A/D変換器は入力されるアナログ信号の極性に応じて前記アナログ/デジタル変換部にてアナログ信号との比較に用いる比較信号の極性を切換える比較信号極性切換回路と、前記デジタル信号処理部において前記アナログ信号の極性に応じてデジタルデータの極性を切換えるデジタルデータ極性切換回路とを有し、前記デジタル信号処理部から絶対値データを得ることにより、アナログ信号の極性のA/D変換を省略できるため、その部分の回路を従来よりも少なくすることができ、回路の簡略化によってA/D変換器の小型化及び低価格化が図れる。
また、前記比較信号極性切換回路は、絶対値が同じ極性の異なる2つの比較信号の内、前記アナログ信号と同じ極性の前記比較信号を選択して前記アナログ信号との比較に用いることにより、前述の効果をより一層明確化できる。
また、前記比較信号極性切換回路は、絶対値データが同じで極性の異なる基準信号の内、前記アナログ信号と同じ極性の基準信号を選択して前記比較信号の生成に用いることにより、前述の効果をより一層明確化できる。
Since the A / D conversion method and apparatus according to the present invention are configured as described above, the following effects can be obtained.
That is, an absolute value A / D converter including an analog / digital conversion unit and a digital signal processing unit for inputting digital data and analog signal polarity from the analog / digital conversion unit, the absolute value A / D The D converter includes a comparison signal polarity switching circuit for switching the polarity of a comparison signal used for comparison with an analog signal in the analog / digital conversion unit according to the polarity of the input analog signal, and the analog signal processing unit in the analog signal processing unit. A digital data polarity switching circuit that switches the polarity of digital data according to the polarity of the signal, and by obtaining absolute value data from the digital signal processing unit, A / D conversion of the polarity of the analog signal can be omitted. The circuit of the part can be reduced as compared with the conventional circuit, and the A / D converter can be reduced in size and reduced by simplifying the circuit. Kakuka can be achieved.
The comparison signal polarity switching circuit selects the comparison signal having the same polarity as the analog signal from two comparison signals having the same polarity and having the same absolute value, and uses the comparison signal for comparison with the analog signal. The effect of can be further clarified.
The comparison signal polarity switching circuit selects the reference signal having the same polarity as the analog signal from among the reference signals having the same absolute value data and different polarities, and uses the same to generate the comparison signal. Can be further clarified.
本発明は、A/D変換時にアナログ信号の極性を含めないことにより、回路構成を簡略化することである。 The present invention is to simplify the circuit configuration by not including the polarity of the analog signal during A / D conversion.
以下、図面と共に本発明によるA/D変換方法及び装置の好適な実施の形態について説明する。
図1において、符号200で示されるものは、本発明による改良された絶対値A/D変換器であり、この絶対値A/D変換器200は、比較信号極性切換回路300を有するアナログ/デジタル変換部301と、前記アナログ/デジタル変換部301に接続されデジタルデータ極性切換回路302を有するデジタル信号処理部303とから構成されている。
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of an A / D conversion method and apparatus according to the present invention will be described with reference to the drawings.
In FIG. 1, what is indicated by
前記アナログ/デジタル変換部301には、アナログ信号F(t)が入力され、前記アナログ/デジタル変換器301から出力されるデジタルデータ301a及びアナログ信号極性301bは前記デジタル信号処理部303に入力され、前記デジタル信号処理部303からは絶対値データ200aが出力されるように構成されている。
An analog signal F (t) is input to the analog /
図1に示される絶対値A/D変換器200は、周知のフラッシュ型のアナログ/デジタル変換ベースの形態であり、前記比較信号極性切換回路300は、絶対値が同じで極性の異なる2つの(正側と負側)比較信号のうち、前記F(t)と同じ極性の基準信号を選択して比較信号を生成してF(t)との比較に用いている。
The absolute value A /
すなわち、図2で示されるように、前記アナログ/デジタル変換部301内の前記比較信号極性切換回路300の後段側には、デジタル化の分解能に対応した数のコンパレータCMPPOL,CMP1,CMP2・・・CMPn−1,CMPnが設けられ、各コンパレータCMP1〜CMPnの出力OUT側にはこれと対応して頭数のラッチ回路LT1,LT2・・・LTn−1,LTnが設けられている。
That is, as shown in FIG. 2, a number of comparators CMP POL , CMP 1 , CMP 2 corresponding to the digitization resolution are provided on the rear stage side of the comparison signal
前記各ラッチ回路LT1〜LTnからのデジタルデータ301aは、前記アナログ/デジタル変換部301の後段のデジタルデータ極性切換回路302の各セレクタ1、セレクタ2、セレクタn−1及びセレクタnの一方の入力端子Aに入力され、他方の入力端子Bには、前記デジタルデータ301aがインバータ1vを介して反転した状態で接続されている。
The
前記各セレクタ1〜nの各出力S1〜Snは、バイナリエンコーダ400を介してLSB,LSB+1,・・・MSB−1,MSBからなる絶対値データ200aが得られるように構成されている。
また、前記デジタルデータ極性切換回路302は、図2の構成に限らず前記バイナリエンコーダ400の後段に設けることもできる。
The outputs S 1 to Sn of the selectors 1 to n are configured to obtain
The digital data
前記各コンパレータCMPPOL〜CMPnの前段に設けられた比較信号極性切換回路300には、所定の設定電圧+Vrefと−Vref間に、分解能に応じた数で設けられ互いに直列接続された多数の抵抗R−(n+1),R−n・・・R−3,R−2,R−1,R+1,R+2,R+3・・・R+n,R+n+1が設けられ、各抵抗R−(n+1)〜R+n+1は周知のラダーネットワークを形成し、分圧された各分圧電圧からなる比較信号VBは前記各コンパレータCMP1〜CMPnの負端子T−に接続された電子型オン/オフのスイッチSW−1,SW+1,SW−2,SW+2・・・SW−(n−1),SW+(n−1).SW−n,SW+nに接続されている。
The comparison signal
前記各分圧電圧VBのうち、抵抗R−1とR+1との間における分圧電圧VB1からなる比較信号は、前記コンパレータCMPPOLのT−に直接入力され、このコンパレータCMPPOL及び各コンパレータCMP1〜CMPnの正端子T+には、前記アナログ信号F(t)が直接入力されるように構成されている。 Among the respective divided voltage V B, the comparison signal comprising a divided voltage V B1 between the resistor R -1 and R +1, the comparator CMP POL of T - is directly input to this comparator CMP POL and the The analog signal F (t) is directly input to the positive terminals T + of the comparators CMP 1 to CMP n .
図2において、前記コンパレータCMPPOLは、極性を選択するためのコンパレータであり、前記コンパレータCMPPOLからのアナログ信号極性301bは、前記比較信号極性切換回路300の前記スイッチSW1〜SW−nにインバータ1V1を介して入力されると共に前記スイッチSW+1〜SW+nに直接入力され、さらに、前記各セレクタ1〜nに同時に入力されるように構成されている。
In FIG. 2, the comparator CMP POL is a comparator for selecting a polarity, and an
従って、前記アナログ/デジタル変換部301に入力されたアナログ信号F(t)はコンパレータCMPPOL〜CMPnの正端子T+に入力され、各比較信号VBがその負端子T−に入力され、前記アナログ信号極性301bが前記各SW−1からSW+nに直接又はインバータIV1を介して入力され、前記アナログ信号F(t)の正負何れかの極性におけるアナログ信号のみが各ラッチLT1〜LTnを介してデジタルデータ301aとして各セレクタ1〜nを経て各セレクタ1〜nを通過してバイナリエンコーダ400に入力され、絶対値データ200aが得られる。
Thus, the analog signal the input to the analog / digital converter section 301 F (t) is input to the positive terminal T + of the comparator CMP POL ~CMP n, each comparison signal V B is the negative terminal T - is input to, the
尚、前記アナログ信号極性301bは、前記各スイッチSW−1〜SW+1に入力されていると共に、同時に、前記セレクタ1〜nに入力され、前記デジタルデータ301aが直接バイナリエンコーダ400に入力されるか、又は、各インバータ1Vを介して反転されてバイナリエンコーダ400に入力される。
The
前述のアナログ信号極性301bは、前記コンパレータCMPPOLに入力される前記F(t)の正・負に応じて出力され、このアナログ信号極性301bによって各スイッチSW−1〜SW+n及び各セレクタ1〜nが切換えられ、前記バイナリエンコーダ400には、正側又は負側のデジタルデータ301aが入力される。
The
従って、前記アナログ信号極性301bの正・負により、全てのスイッチSW−1〜SW+1を有する比較信号極性切換回路300及びデジタルデータ極性切換回路302の切換えが自動的に行われ、従来のようにアナログ信号F(t)における極性部分の変換はデジタル処理しなくて済むことになり、従来よりもA/D変換器の回路構成を大幅に小さくすることができる。
Therefore, the comparison signal
図3は、図1の絶対値A/D変換器200の他の形態を示すもので、前記比較信号極性切換回路300が図2の構成とは異なるのみで、その他の構成は図2と同一であるため、前記比較信号極性切換回路300について説明する。
すなわち、図3において、電源−Vrefには第1スイッチSWaが接続され、この第1スイッチSWaにはインバータIV1を介して前述のアナログ信号極性301bが接続されている。
FIG. 3 shows another form of the absolute value A /
That is, in FIG. 3, the first switch SW a is connected to the power source −V ref, and the
また、電源+Vrefに接続された第2スイッチSWbは、前記第1スイッチSWaに電気的に接続されると共に、前述の比較信号VB,VB1を出力するための直列型の各抵抗R1〜Rn+1に接続され、各比較信号VB,VB1は各コンパレータCMP1〜CMPn及びCMPPOLの負端子T−に入力されている。
前記各コンバータCMPPOLからCMPnのうち、コンバータCMPPOLから出力されるアナログ信号極性301bは、前記第1スイッチSWaにインバータIV1を介して入力されると共に前記第2スイッチSWbに直接入力されている。
The second switch SW b connected to the power source + V ref is electrically connected to the first switch SW a , and each series resistor for outputting the comparison signals V B and V B1 described above. The comparison signals V B and V B1 are connected to R 1 to R n + 1 and input to the negative terminals T − of the comparators CMP 1 to CMP n and CMP POL .
Of the converters CMP POL to CMP n , the
従って、前記アナログ信号極性301bが正、負何れかの場合、何れかのスイッチSWa,SWbが切換えられ、正側又は負側のデジタルデータ301aが前述の各セレクタS1〜Snに送られ、前記各セレクタS1〜Snも前記アナログ信号極性301bによって各スイッチSWa,SWbと同期して正側及び負側が切換えられ、信号極性をデータ化することなく、絶対値データ200aを出力することができる。
Thus, the
尚、図3の絶対値A/D変換器200の構成は、周知のフラッシュ型のA/D変換器であり、前記比較信号極性切換回路300は、絶対値が同じで極性の異なる図示しない基準信号のうち、アナログ信号と同じ極性の図示しない基準信号を選択して比較信号の生成に用いている。
前述の構成は、図示しない基準信号の極性を切換えるものであり、A/D変換は前述のフラッシュ型ではなく、図示しない基準信号から比較信号を生成するものであれば幅広い方式に適用できる。
また、前記デジタルデータ極性切換回路302は、前記バイナリエンコーダ400の前段に限らず、後段に設けた場合も同様の作用を得ることができる。
The configuration of the absolute value A /
The above-described configuration switches the polarity of a reference signal (not shown), and A / D conversion can be applied to a wide variety of systems as long as the comparison signal is generated from the reference signal (not shown) instead of the flash type described above.
Further, the digital data
次に、以上の実施の形態をまとめると、次の通りである。
すなわち、アナログ/デジタル変換部301と前記アナログ/デジタル変換部301からのデジタルデータ301a及びアナログ信号極性301bを入力するためのデジタル信号処理部303とからなる絶対値A/D変換器200を有し、
前記絶対値A/D変換器200は入力されるアナログ信号F(t)の極性に応じて前記アナログ/デジタル変換部301にてアナログ信号F(t)との比較に用いる比較信号の極性を切換える比較信号極性切換回路300と、前記デジタル信号処理部303において前記アナログ信号F(t)の極性に応じてデジタルデータ301aの極性を切換えるデジタルデータ極性切換回路302とを有し、前記デジタル信号処理部303から絶対値データ200aを得ることを特徴とするA/D変換方法及び装置であり、また、前記比較信号極性切換回路300は、絶対値が同じ極性の異なる2つの比較信号の内、前記アナログ信号F(t)と同じ極性の前記比較信号を選択して前記信号アナログF(t)との比較に用いることを特徴とするA/D変換方法及び装置であり、また、前記比較信号極性切換回路300は、絶対値データ200aが同じで極性の異なる基準信号の内、前記アナログ信号F(t)と同じ極性の基準信号を選択して前記比較信号の生成に用いることを特徴とするA/D変換方法及び装置である。
Next, the above embodiment is summarized as follows.
That is, it has an absolute value A /
The absolute value A /
本発明によるA/d変換方法及び装置は、A/D変換時にアナログ信号の極性を含めないことにより、回路構成を簡略化した安価なA/D変換器を得ることができる。 The A / d conversion method and apparatus according to the present invention can provide an inexpensive A / D converter with a simplified circuit configuration by not including the polarity of an analog signal during A / D conversion.
F(t) アナログ信号
200a 絶対値データ
300 比較信号極性切換回路
301 アナログ/デジタル変換部
301a デジタルデータ
301b アナログ信号極性
302 デジタルデータ極性切換回路
303 デジタル信号処理部
400 バイナリエンコーダ
VB 比較信号
IV,IV1 インバーダ
SW−1〜SW+n スイッチ
CMPPOL〜CMPn コンパレータ
LT1〜LTn ラッチ回路
1〜n セレクタ
F (t) Analog signal
200a
Claims (6)
前記絶対値A/D変換器(200)は入力されるアナログ信号F(t)の極性に応じて前記アナログ/デジタル変換部(301)にてアナログ信号F(t)との比較に用いる比較信号の極性を切換える比較信号極性切換回路(300)と、前記デジタル信号処理部(303)において前記アナログ信号F(t)の極性に応じてデジタルデータ(301a)の極性を切換えるデジタルデータ極性切換回路(302)とを有し、前記デジタル信号処理部(303)から絶対値データ(200a)を得ることを特徴とするA/D変換方法。 An absolute value A comprising an analog / digital conversion unit (301) and a digital signal processing unit (303) for inputting digital data (301a) and analog signal polarity (301b) from the analog / digital conversion unit (301). / D converter (200)
The absolute value A / D converter (200) is a comparison signal used for comparison with the analog signal F (t) in the analog / digital converter (301) according to the polarity of the input analog signal F (t). And a digital data polarity switching circuit (300) for switching the polarity of the digital data (301a) in accordance with the polarity of the analog signal F (t) in the digital signal processing unit (303). 302), and obtaining the absolute value data (200a) from the digital signal processor (303).
前記絶対値A/D変換器(200)は入力されるアナログ信号F(t)の極性に応じて前記アナログ/デジタル変換部(301)にてアナログ信号F(t)との比較に用いる比較信号の極性を切換える比較信号極性切換回路(300)と、前記デジタル信号処理部(303)において前記アナログ信号F(t)の極性に応じてデジタルデータ(301a)の極性を切換えるデジタルデータ極性切換回路(302)とを有し、前記デジタル信号処理部(303)から絶対値データ(200a)を得ることを特徴とするA/D変換装置。 An absolute value A comprising an analog / digital conversion unit (301) and a digital signal processing unit (303) for inputting digital data (301a) and analog signal polarity (301b) from the analog / digital conversion unit (301). / D converter (200)
The absolute value A / D converter (200) is a comparison signal used for comparison with the analog signal F (t) in the analog / digital converter (301) according to the polarity of the input analog signal F (t). And a digital data polarity switching circuit (300) for switching the polarity of the digital data (301a) in accordance with the polarity of the analog signal F (t) in the digital signal processing unit (303). 302), and obtains absolute value data (200a) from the digital signal processing unit (303).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013180828A JP6212694B2 (en) | 2013-09-02 | 2013-09-02 | A / D conversion method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013180828A JP6212694B2 (en) | 2013-09-02 | 2013-09-02 | A / D conversion method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015050617A JP2015050617A (en) | 2015-03-16 |
JP6212694B2 true JP6212694B2 (en) | 2017-10-18 |
Family
ID=52700283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013180828A Active JP6212694B2 (en) | 2013-09-02 | 2013-09-02 | A / D conversion method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6212694B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5516512A (en) * | 1978-07-21 | 1980-02-05 | Toshiba Corp | Coding circuit |
JPS63250918A (en) * | 1987-04-08 | 1988-10-18 | Hitachi Ltd | A/d conversion circuit |
JPH0319429A (en) * | 1989-06-15 | 1991-01-28 | Seiko Epson Corp | A/d converter |
JP2789697B2 (en) * | 1989-08-01 | 1998-08-20 | 松下電器産業株式会社 | Parallel AD converter |
JPH06204877A (en) * | 1992-12-28 | 1994-07-22 | Sony Corp | Analog/digital converting circuit |
JP3114837B2 (en) * | 1994-02-10 | 2000-12-04 | 株式会社富士通ゼネラル | A / D converter |
-
2013
- 2013-09-02 JP JP2013180828A patent/JP6212694B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015050617A (en) | 2015-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3090488B1 (en) | Combining a coarse adc and a sar adc | |
JP2010519810A5 (en) | ||
US6229472B1 (en) | A/D converter | |
JP2011018974A (en) | D/a converter | |
JP2012191412A (en) | Apparatus and method for testing a/d converter | |
JP2014200116A5 (en) | ||
JP6212694B2 (en) | A / D conversion method and apparatus | |
JPWO2011099367A1 (en) | A / D converter and A / D conversion correction method | |
JP3782911B2 (en) | AD converter circuit | |
JP2016213531A (en) | AD converter and AD conversion method | |
US8587465B2 (en) | Successive approximation analog to digital converter with comparator input toggling | |
JP6175619B2 (en) | Interface circuit | |
JP7081442B2 (en) | Analog-to-digital converter | |
JP3813614B2 (en) | Error correction circuit and A / D converter | |
JP2014236373A (en) | A/d conversion device | |
JP2013135467A5 (en) | ||
US9054737B1 (en) | Analog to digital converter circuit | |
US10886941B2 (en) | Pulse density modulation method and pulse density value signal conversion circuit | |
JP3723362B2 (en) | Flash analog / digital converter | |
JP2004289759A (en) | A/d converter | |
JP2016082509A (en) | Resistance type DA converter | |
JP4551194B2 (en) | Analog to digital converter | |
TW201136179A (en) | Test system and method for analog-to-digital converter | |
JPWO2010116737A1 (en) | A / D converter | |
JP2877983B2 (en) | A / D converter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170816 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6212694 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |