JP6210801B2 - 露光光源及び画像形成装置 - Google Patents

Description

本発明は、露光光源及び画像形成装置に関するものである。

有機エレクトロルミネセンス（ＥＬ）素子等の発光素子を用い、例えばプリンタ等に搭載される露光光源は、発光素子を有する画素を基板上に複数個、直線状に配置して構成される。そのため、露光光源は、一般的に、画素の配列方向に長く、アスペクト比が高い形状となる。従って、データ線を露光光源の長手方向に沿って配線する場合、データ線が長くなり寄生容量が大きくなりやすいが、高速駆動を行うためにはこの寄生容量を小さくする必要がある。特許文献１には、データ線の寄生容量を小さくする露光光源の構成が開示されている。

特開２００６−１２３４９３号公報

しかし、特許文献１の構成では、走査線とデータ線が交差し、この交差部で寄生容量が形成されるため、駆動の更なる高速化が難しいという問題がある。

本発明は、上記従来の問題点に鑑みてなされたもので、発光素子を駆動するための回路の寄生容量を低減した露光光源を提供することを目的とする。

上記課題を解決するために、本発明は、一列に配列された複数の画素回路と、走査信号を出力する走査回路と、前記走査信号を前記複数の画素回路に供給する走査線と、を含む回路部と、前記複数の画素回路に接続された複数の発光素子と、引き出し線を介して前記複数の画素回路にデータ信号を供給する複数のデータ線と、を有し、
前記複数のデータ線を含むデータ線群と、前記複数の発光素子を含む発光素子群と、前記回路部とが、前記複数の画素回路の配列方向と垂直な方向に沿って、この順で配置され、
前記回路部は、前記画素回路および前記発光素子に電源電圧を供給する複数の電源配線を更に有し、前記複数の電源配線のうち第一の電圧が印加される第一電源配線は、前記画素回路の前記走査回路側に配置されていることを特徴とする露光光源を提供するものである。

本発明によれば、データ線の寄生容量を非常に小さくすることができる。従って、露光ヘッドを高速駆動させることができる。

本発明の露光光源の構成の一例を示す概略図である。 画素の回路を示す一例図である。 本発明の露光光源の構成の他の例を示す概略図である。 本発明の露光光源を有する画像形成装置の概略図である。

以下、図面を用いて本発明を詳細に説明する。

≪露光光源≫
〔第一実施形態〕
図１を用いて、感光ドラムに光照射して潜像を露光するための、本発明にかかる露光光源の例ついて説明する。図１は本実施形態にかかる露光光源の構成を示す概略図である。

本発明の露光光源は、基板１の上に、画素回路２が一方向に並ぶように複数形成されている。基板１として、例えば、ガラス基板やシリコン基板等を用いることができる。画素回路２のそれぞれには発光素子１１が接続され、画素回路２と発光素子１１で画素を構成している。発光素子１１は、画素回路２の配列方向に一列に並ぶように配列されているが、発光素子１１は必ずしも一列に配列されている必要はなく、例えば、千鳥配置等されていてもよい。発光素子１１としては、例えば、発光ダイオード（ＬＥＤ）、無機ＥＬ素子、有機ＥＬ素子等を用いることができる。

画素回路２は、画素回路２の配列方向の長さよりも、画素回路１０の配列方向と垂直な方向の長さが長い。図１で示す画素回路２は略長方形状となっている。画素回路２は、隣接する複数の画素回路からなる複数のブロックに分割されている。具体的には、画素回路２は、互いに隣接するｍ個（ｍは２以上の整数）の画素で１ブロックとしてまとめられており、全体でＮブロック（Ｎは２以上の整数）配置されている。さらに、各ブロックは、画素回路２の配列方向と同じ方向に一列に配列されている。

本実施形態では１ブロックを構成する画素回路２の数に対応して、データ信号を伝送するデータ線３がｍ本並んでいる。データ線３と画素回路２は引き出し線１２により接続されている。本実施形態では、一本のデータ線３にブロック数に対応したＮ本の引き出し線１２が接続されており、データ信号が各ブロックの画素回路２に供給される。本実施形態では、データ線３は、画素回路２の配列方向に延伸し、引き出し線１２は、画素回路２の配列方向と垂直な方向に延伸している。

クロック信号ＣＫ、ＣＫＢやゲート信号ＳＴ、Ｐ等の制御信号が走査回路４に入力され、ブロック毎に走査線８に走査信号を出力し、画素回路２に走査信号を供給する。走査回路４内にはシフトレジスタを含み、走査信号がブロック単位でタイミングをシフトして出力される。走査回路４内のシフトレジスタは、画素回路２の配列方向に信号が進むように配置されている。なお、図１では１本の走査線８により１種の走査信号を画素回路２に入力する構成となっているが、走査線８の数は、これに限るものではない。

ここで、露光光源は、面積が小さいほど量産時に多面取りでき、コストが下がるため好ましい。特に、短手方向の長さの変動は面積に及ぼす影響が大きく、この長さを少しでも短くした方が好ましい。同時に、露光光源には、プリント速度の高速化等、高速駆動も求められている。これらを実現するには、複数のデータ線で複数画素にまとめてデータを書き込むブロック駆動が好ましい。

全ての画素回路２と発光素子１１へは、第一電源配線５と第二電源配線とを介して電源電圧が供給される。複数の第二電源配線は領域６Ａに配置されており、領域６Ａは、発光素子１１や画素回路２と重なるように設けられている。第二電源配線は、この領域６Ａの、データ線３、引き出し線１２、画素回路２の配線と異なる層に形成されている。上記の信号や電源電圧は、各端子部７により基板１上に供給される。尚、第二電源配線は、端子部７の付近で、他の層に乗り換え、端子部７に接続している。

図１に示す様に、本発明の露光光源は、データ線３を複数含むデータ線群と、発光素子１１を複数含む発光素子群と、画素回路２と走査回路４と走査線８を含む回路部が、画素回路２の配列方向と垂直な方向に沿って、この順で配置されている。回路部が画素回路２と走査回路４とを含み、かつ、データ線群が回路部と異なる領域に配置されているため、走査線８がデータ線３と交差することなく、画素回路２に接続されている。その結果、データ線３の寄生容量を低減することができる。また、本実施形態では、画素回路２と走査回路４が、発光素子１１側から、画素回路２の配列方向と垂直な方向に沿って、この順で配置されている。更に、本実施形態では、回路部が第一の電圧が印加される第一電源配線５を含み、第一電源配線５は、画素回路２の走査回路４側に配置されている。そのため、引き出し線１２が、第一電源配線５、走査線８、走査回路４と交差することなく、画素回路２に接続されている。その結果、引き出し線１２の寄生容量を低減することができる。尚、引き出し線１２は、領域６Ａにおいて第二電源配線と交差しているが、例えば、その間に平坦化膜を設け、引き出し線１２と第二電源配線との層間の間隔を離す等により、寄生容量を小さくすることができる。

また、本発明の露光光源は、データ線群と回路部の間に発光素子群を配置しているため、画素回路２の配列方向と垂直な方向の基板１の長さを短くすることができる。即ち、一般的に発光素子、特に有機ＥＬ素子は、水分や酸素と触れると劣化しやすくなるので、それらを遮断する為にキャップガラスや薄膜などの封止部材により封止を行う。その際、封止部材と基板１との接触領域として発光素子の周囲にある程度の封止スペースが必要となるが、本発明の露光光源では、発光素子群の両側のデータ線群や回路部の上に重ねて封止スペースを設けることができる。そのため、封止スペースを別途確保する必要がなく、画素回路２の配列方向と垂直な方向の基板１の長さを短くすることができる。

ここで、発光素子群の両側の領域を封止スペースとして利用するためには、発光素子１１を、基板１の画素回路２の配列方向に垂直な方向の、なるべく中央に配置することが望ましい。この観点より、データ線群の、画素回路２の配列方向と垂直な方向の長さが、走査回路４、画素回路２、第一電源配線５それぞれの、画素回路２の配列方向と垂直な方向の長さよりも長いことが好ましい。即ち、画素回路２の配列方向と垂直な方向の長さがデータ線群より短い走査回路４等を、発光素子群の片側にまとめて配置することで、発光素子１１をなるべく中央に配置することができる。

図２は画素回路２と発光素子１１からなる画素の回路を示す一例図である。回路構成について説明する。画素回路２は２つのＰＭＯＳトランジスタと１つの保持容量Ｃ１から構成される。選択トランジスタであるスイッチトランジスタＴｒ１のゲート電極に走査信号Ｐ１が入力され、ソースまたはドレインの一方にデータ線３が接続される。ソースまたはドレインの他方は、発光素子１１に駆動電流を供給する駆動トランジスタＴｒ２のゲートに接続され、Ｔｒ２のソースは第一電源配線５に、ドレインは発光素子１１のアノード電極に接続される。Ｔｒ２のゲートとソース間に保持容量Ｃ１が配置され、画素回路２内に書き込まれたデータ電圧を保持する。さらに、発光素子１１のカソードは全画素共通に設けられた共通電位である第二電源配線６に接続される。アノード電極、又はカソード電極のどちらか一方は、光取り出し面とするため、透明電極（例えば酸化インジウムスズ（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）など）によって形成する。図２では、第一電源配線５に電源電圧を印加し、第二電源配線６をグランド（ＧＮＤ）としているが、第一電源配線５をＧＮＤとし第二電源配線６に電源電圧に印加する回路構成であっても構わない。

回路動作について説明する。データ線３に該当画素に対応するデータを設定したタイミングで、スイッチングトランジスタＴｒ１がＯＮする。そしてデータが保持容量Ｃ１に書き込まれる。その後、Ｔｒ１がＯＦＦすることで、データが画素回路２内に保持される。同時に、駆動トランジスタＴｒ２のゲートソース間電圧に応じた電流がＴｒ２から発光素子１１に流れる。本実施形態では、画素回路２はＰＭＯＳで構成された例を示したが、このトランジスタ（Ｔｒ）極性に限定されない。具体的には、ＮＭＯＳの単チャンネルで構成した回路や、ＮＭＯＳおよびＰＭＯＳが混在した回路でも良い。

上記実施形態では、発光素子の種類について限定はしていないが、本発明は、有機ＥＬ素子の点灯を制御する露光光源に好適に用いられるものである。

〔第二の実施形態〕
図３を用いて、本発明の露光光源の他の例ついて説明する。図３は本実施形態にかかる露光光源の構成を示す概略図である。

本実施形態では、端子部７と走査回路４の間に、保護素子１０としてＥＳＤ（静電気放電）保護素子を有し、静電気により走査回路４が破壊されることを防いでいる。また、ショートリング９を有し、端子部７同士を低抵抗な配線で接続して同電位になるようにし、製造過程での静電気から基板１を保護している。尚、ショートリング９は、完成時には、基板１の端部である切断ラインで切断され、各端子部７間が分離される。

図３に示す様に、端子部７は、画素領域（画素回路２と発光素子１１からなる画素が配置された領域）外であって、画素領域の、画素回路２の配列方向と垂直な方向の延長線上の領域外に、画素回路２の配列方向に沿って配置されている。また、端子部７は、データ線３に接続された第１の端子部群７ａと、走査回路４に接続された第２の端子部群７ｂとを有し、第１の端子部群７ａは、第２の端子部群７ｂの画素回路２側に配置されている。

データ線３は、第１の端子部群７ａから、画素回路２の配列方向と垂直な方向に延伸し、垂直に折れ曲がって、画素領域の、画素回路２の配列方向と垂直な方向の延長線上の領域では、画素回路２の配列方向に延伸する。また、走査回路４と第２の端子部群７ｂとを保護素子１０を介して接続する信号線１３は、第２の端子部群７ｂから、画素回路２の配列方向と垂直な方向であって、第１の端子部群７ａからデータ線３が延伸する方向と反対の方向に延伸している。その結果、第１の端子部群７ａの、第１の端子部群７ａからデータ線３が延伸する方向と反対側の領域（図３では、第１の端子部群７ａの下側の領域）にスペースが生じる。ＥＳＤ保護素子等の保護素子１０は、一般的に画素回路２内のトランジスタ等と比べて非常に大きく、配置には大きな面積を必要とするが、本実施形態では、このスペースに保護素子１０を配置することで、基板サイズの大型化を防止することができる。

更に、本実施形態では、ショートリング９を構成する配線が、第１の端子部群７ａ及び第２の端子部群７ｂから、画素回路２の配列方向と垂直な方向であって、第１の端子部群７ａからデータ線３が延伸する方向に延伸している。一般的に、ショートリング９を構成する配線は低抵抗の配線層であるため、保護素子１０を構成する配線層と同じ層に形成される。よって、ショートリング９と保護素子１０を同じ場所に配置する事は、困難であるため、保護素子１０を配置する領域には、ショートリング９を構成する配線を形成しない方が好ましい。但し、ショートリング９を保護素子１０と全く干渉しない配線層で配線できる場合は、ショートリング９と保護素子１０を重ねて配置することができるので、ショートリング９を構成する配線の延伸方向は、特に限定されない。

≪画像形成装置≫
本発明の露光光源を用いた露光ヘッドを備える画像形成装置の一実施形態を、図４を用いて説明する。画像形成装置１００は、感光ドラム１０５と、帯電器１０６と、本発明の露光光源を備えた露光ヘッド１０７と、現像器１０８と、転写器１０９と、を備える記録ユニット１０４を有する。また、搬送ローラー１０３と、定着器１１０と、を有する。露光ヘッド１０７は、露光光源に、露光光源の発光素子が発する光を感光ドラム１０５に結像する結像ユニットを設けたものである。

記録ユニット１０４では、まず、円柱状の感光ドラム１０５の表面を帯電器１０６で均一に帯電させ、露光ヘッド１０７がデータに応じて発光して静電潜像を感光ドラム１０５に形成する。静電潜像は露光ヘッド１０７の感光量（照度、時間）によって制御することができる。次に、記録ユニット１０４では、現像器１０８によって静電潜像にトナーを付着させ、転写器１０９によって静電潜像に付着したトナーを用紙１０２に転写する。このようにして、記録ユニット１０４を介して画像データが転写された用紙１０２は、定着器１１０によってトナーが定着され、排出される。なお、用紙１０２が搬送ローラー１０３によって記録ユニット１０３に搬送されるタイミングは適宜設定できる。本実施形態においては、記録ユニット１０４が１つのモノクロ画像形成装置を例にして説明したが、それに限るものではなく、記録ユニット１０４を複数備えたカラー画像形成装置でもかまわない。

１：基板、２：画素回路、３：データ線、４：走査回路、５：第一電源配線、６：第二電源配線、７：端子部、８：走査線、９：ショートリング、１０：保護素子、１１：発光素子、１２：引き出し線、１３：信号線、１００：画像形成装置、１０７：露光ヘッド

Claims (11)

1. 一列に配列された複数の画素回路と、走査信号を出力する走査回路と、前記走査信号を前記複数の画素回路に供給する走査線と、を含む回路部と、前記複数の画素回路に接続された複数の発光素子と、引き出し線を介して前記複数の画素回路にデータ信号を供給する複数のデータ線と、を有し、
   前記複数のデータ線を含むデータ線群と、前記複数の発光素子を含む発光素子群と、前記回路部とが、前記複数の画素回路の配列方向と垂直な方向に沿って、この順で配置され、
   前記回路部は、前記画素回路および前記発光素子に電源電圧を供給する複数の電源配線を更に有し、前記複数の電源配線のうち第一の電圧が印加される第一電源配線は、前記画素回路の前記走査回路側に配置されていることを特徴とする露光光源。
2. 前記複数の画素回路と前記走査回路が、前記発光素子群側から、前記画素回路の配列方向と垂直な方向に沿って、この順で配置されていることを特徴とする請求項１に記載の露光光源。
3. 前記複数のデータ線は、前記画素回路の配列方向に延伸し、前記引き出し線は、前記画素回路の配列方向と垂直な方向に延伸することを特徴とする請求項１または２に記載の露光光源。
4. 前記データ線群の、前記画素回路の配列方向と垂直な方向の長さは、前記画素回路の前記長さ、前記走査回路の前記長さ、前記第一電源配線の前記長さよりも長いことを特徴とする請求項１乃至３のいずれか一項に記載の露光光源。
5. 前記発光素子群は、千鳥配列されていることを特徴とする請求項１乃至４のいずれか一項に記載の露光光源。
6. 前記画素回路は、前記発光素子に駆動電流を供給する駆動トランジスタと、前記データ信号を前記駆動トランジスタに供給する選択トランジスタを備え、前記駆動トランジスタは前記第一電源配線と接続し、前記選択トランジスタのゲート電極は前記走査線に接続することを特徴とする請求項１乃至５のいずれか一項に記載の露光光源。
7. 前記複数の画素回路は、互いに隣接する複数の画素回路からなる複数のブロックに分割され、前記走査回路は、前記複数の画素回路を前記ブロック単位で走査することを特徴とする請求項１乃至６のいずれか一項に記載の露光光源。
8. 前記走査回路に接続された保護素子と、前記画素回路の配列方向に沿って配置された複数の端子部を有し、
   前記複数の端子部は、前記複数のデータ線に接続された第１の端子部群と、前記走査回路に接続された第２の端子部群とを有し、前記第１の端子部群は、前記第２の端子部群の前記複数の画素回路側に配置されており、
   前記第２の端子部群から、前記走査回路と前記第２の端子部群とを前記保護素子を介して接続する信号線が、前記第１の端子部群から前記データ線が延伸する方向と反対の方向に延伸し、
   前記保護素子は、前記第１の端子部群の、前記第１の端子部群から前記データ線が延伸する方向と反対側の領域に配置されていることを特徴とする請求項１乃至７のいずれか一項に記載の露光光源。
9. 前記第１の端子部群及び第２の端子部群から、ショートリングを構成する配線が、前記第１の端子部群から前記データ線が延伸する方向に延伸していることを特徴とする請求項８に記載の露光光源。
10. 請求項１乃至９のいずれか一項に記載の露光光源を備えることを特徴とする露光ヘッド。
11. 請求項１０に記載の露光ヘッドを備えることを特徴とする画像形成装置。

Images