JP6205596B2 - Soft start circuit and power supply device - Google Patents

Soft start circuit and power supply device Download PDF

Info

Publication number
JP6205596B2
JP6205596B2 JP2013135439A JP2013135439A JP6205596B2 JP 6205596 B2 JP6205596 B2 JP 6205596B2 JP 2013135439 A JP2013135439 A JP 2013135439A JP 2013135439 A JP2013135439 A JP 2013135439A JP 6205596 B2 JP6205596 B2 JP 6205596B2
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
comparator
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013135439A
Other languages
Japanese (ja)
Other versions
JP2015012668A (en
Inventor
和則 津田
和則 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Information Systems Japan Corp
Original Assignee
Toshiba Information Systems Japan Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Information Systems Japan Corp filed Critical Toshiba Information Systems Japan Corp
Priority to JP2013135439A priority Critical patent/JP6205596B2/en
Publication of JP2015012668A publication Critical patent/JP2015012668A/en
Application granted granted Critical
Publication of JP6205596B2 publication Critical patent/JP6205596B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、突入電流の阻止などを目的として用いられるソフトスタート回路及びこのソフトスタート回路を用いて構成した電源装置に関するものである。   The present invention relates to a soft start circuit used for the purpose of preventing an inrush current and the like and a power supply device configured using the soft start circuit.

同期整流型降圧スイッチングレギュレータは、一般的に図1の概念図に示すように構成される。このスイッチングレギュレータは抵抗R1と抵抗R2によって分圧された電圧レベルと内部参照電圧VREFが一致するよう制御される。そのため、出力コンデンサCoutが放電した状態において、この電源装置を始動させると、出力電圧VOUTは急峻に立ち上がることになる。このとき、出力コンデンサCoutへの電荷流入は時間的に高い密度となり、内部回路やインダクタの破壊或いは劣化につながることがある。そのため、始動時における突入電流のピーク値を小さく抑えたいという要望がある。   The synchronous rectification step-down switching regulator is generally configured as shown in the conceptual diagram of FIG. This switching regulator is controlled so that the voltage level divided by the resistors R1 and R2 matches the internal reference voltage VREF. Therefore, when the power supply device is started in a state where the output capacitor Cout is discharged, the output voltage VOUT rises sharply. At this time, the inflow of charge into the output capacitor Cout has a high density in time, which may lead to destruction or deterioration of the internal circuit and the inductor. Therefore, there is a demand for suppressing the peak value of the inrush current at the time of starting.

そこで、一般的に電源回路には出力電圧を緩やかに立ち上げるソフトスタート機能が実装されている場合が多い。図2に、始動時からの時間経過と電流値の変化を示す波形図を示した。図2において、実線で示したソフトスタート機能がない場合には、始動時において出力コンデンサCoutへ急速に電荷が与えられることになるため、出力電流IOUTのピーク値が大きくなる。一方、ソフトスタート機能を利用し緩やかに出力電圧VOUTを立ち上げた(図2において破線で示した)場合には、出力電流IOUTのピーク値は小さくなる。   Therefore, in general, the power supply circuit is often provided with a soft start function that gently raises the output voltage. FIG. 2 is a waveform diagram showing the change of the current value and the passage of time since the start. In FIG. 2, when the soft start function indicated by the solid line is not provided, electric charge is rapidly applied to the output capacitor Cout at the time of starting, so that the peak value of the output current IOUT increases. On the other hand, when the output voltage VOUT is gradually raised using the soft start function (indicated by a broken line in FIG. 2), the peak value of the output current IOUT becomes small.

このソフトスタート機能の実装方法として、参照電圧VREFを緩やかに立ち上げる手法がある。ソフトスタート機能は、例えば図3に示すような簡単な回路にて実現が可能である。図3において、スイッチSW2をON、スイッチSW1をOFFとし、定電流源(I1)とコンデンサ(C1)などで構成される時定数を持たせたランプ回路の出力を参照電圧VREFとし、緩やかに参照電圧VREFを立ち上げる。これによって、電源回路の出力電圧VOUTを参照電圧VREFに追従させ、ソフトスタート機能を実現する。   As a method of mounting this soft start function, there is a method of gradually raising the reference voltage VREF. The soft start function can be realized by a simple circuit as shown in FIG. In FIG. 3, the switch SW2 is turned on, the switch SW1 is turned off, and the output of the ramp circuit having a time constant composed of a constant current source (I1) and a capacitor (C1) is referred to as a reference voltage VREF. The voltage VREF is raised. As a result, the output voltage VOUT of the power supply circuit is made to follow the reference voltage VREF, thereby realizing a soft start function.

ただし、これだけでは参照電圧VREFが目標電圧を越えてしまうため、コンパレータCMP1と、目標電圧となるBand Gap Reference(BGR)などで生成された基準電圧VBGRと比較を行う。ランプ出力電圧がBGR出力などの基準電圧VBGRに到達したことを検出すると、スイッチSW2は開放となり、スイッチSW1が短絡される。これにより、ランプ回路の充電は停止し、参照電圧VREFにはBGR出力などの基準電圧VBGRが目標電圧として出力されるようになる。   However, since the reference voltage VREF exceeds the target voltage only with this, the comparator CMP1 is compared with the reference voltage VBGR generated by the band gap reference (BGR) or the like that is the target voltage. When it is detected that the lamp output voltage has reached a reference voltage VBGR such as a BGR output, the switch SW2 is opened and the switch SW1 is short-circuited. As a result, charging of the ramp circuit is stopped, and a reference voltage VBGR such as a BGR output is output as a target voltage to the reference voltage VREF.

ところが、この図3に示したソフトスタート回路の構成には課題がある。即ち、コンパレータCMP1には遅延時間が存在するため、目標電圧であるBGR出力で検出を行わせようとしても、それより少し高い電圧でスイッチSW1とスイッチSW2の切り換えが行われてしまうのである。この結果、図4(a)に示すように、参照電圧VREFがオーバーシュートを起こしてしまう。この参照電圧VREFにより出力電圧を制御しているため、出力電圧VOUTにも同様にオーバーシュートが起こる(図4(b))。オーバーシュート電圧は、そのレベルにより素子の破壊や収束の不安定さを招くためにしばしば倦厭される。   However, there is a problem with the configuration of the soft start circuit shown in FIG. That is, since there is a delay time in the comparator CMP1, even if the detection is performed using the BGR output that is the target voltage, the switch SW1 and the switch SW2 are switched at a slightly higher voltage. As a result, as shown in FIG. 4A, the reference voltage VREF causes an overshoot. Since the output voltage is controlled by this reference voltage VREF, overshoot occurs in the output voltage VOUT as well (FIG. 4B). The overshoot voltage is often tempered because the level causes the destruction of the device and the instability of convergence.

この問題に対処するための手法として、図5に示すような回路構成を採用することができる。これは特許文献1において紹介されている手法であり、参照電圧より少し低い参照電圧をもう一つ生成し、それをソフトスタート完了目標に設定するというものである。この手法によれば、遅延時間を考慮し目標よりやや低い電圧でコンパレータCMP1に判定を行わせることが可能となり、オーバーシュートの発生がなくなる。即ち、この機能を実装した場合には、コンパレータCMP1による判定動作が図6に示されるVREF2により行われ、判定後は本来の目標電圧であるVREF1に切換えられる。   As a technique for dealing with this problem, a circuit configuration as shown in FIG. 5 can be adopted. This is a technique introduced in Patent Document 1, in which another reference voltage slightly lower than the reference voltage is generated and set as a soft start completion target. According to this method, it is possible to cause the comparator CMP1 to make a determination at a voltage slightly lower than the target in consideration of the delay time, and overshoot does not occur. That is, when this function is implemented, the determination operation by the comparator CMP1 is performed by VREF2 shown in FIG. 6, and after the determination, it is switched to VREF1, which is the original target voltage.

特開2007−159288号公報JP 2007-159288 A

しかしながら、この特許文献1に示された手法には大きな問題がある。それは基準電圧の系統が増加してしまうことである。電源回路などの基準となるBGRなどは雑音に弱いことが多い。そのため、図5に示したような構成では、雑音の影響を考慮しバッファの後段で抵抗分圧し、VREF2を生成することが好ましい。ただし、この場合常時電流を流す必要があるため、消費電力を抑えるための高抵抗が必要となり大きな面積が必要となる。回路的な工夫により、BGRの電圧生成過程でやや低い電圧VREF2を生成することも可能である。この場合は電流や面積の増加は発生しないが、多くの基準電圧配線を引き回すことによって雑音性能が劣化してしまう。これに対してはVREF2にもBufferを挿入することにより回避可能であるが、やはり面積や消費電流の増加につながってしまうという問題があった。   However, the method disclosed in Patent Document 1 has a big problem. That is, the reference voltage system increases. BGR, which is a standard for power supply circuits, is often vulnerable to noise. Therefore, in the configuration as shown in FIG. 5, it is preferable to generate the voltage VREF2 by dividing the resistance in the subsequent stage of the buffer in consideration of the influence of noise. However, in this case, since it is necessary to constantly pass a current, a high resistance is required to reduce power consumption and a large area is required. It is also possible to generate a slightly lower voltage VREF2 in the process of generating the BGR voltage by circuit contrivance. In this case, the current and area do not increase, but the noise performance deteriorates when many reference voltage wires are routed. This can be avoided by inserting a buffer in VREF2, but there is still a problem that the area and current consumption increase.

本発明は上記のような従来のソフトスタート回路が有する問題点を解決せんとしてなされたもので、その目的は、構成の追加や大型化を行うことなく、オーバーシュートを起こすことなく、緩やかに電圧を上昇させ適切に所要の電圧へ到達する外部出力電圧を出力することが可能なソフトスタート回路を提供することである。また、このソフトスタート回路を用いた電源回路を提供することを目的とする。   The present invention has been made as a solution to the problems of the conventional soft start circuit as described above, and the purpose of the present invention is to gently increase the voltage without adding a configuration or increasing the size, without causing an overshoot. And a soft start circuit capable of outputting an external output voltage that appropriately reaches a required voltage. Another object is to provide a power supply circuit using the soft start circuit.

本発明に係るソフトスタート回路は、所定電圧値を有する電圧を出力する所定電圧出力部と、時間の経過に伴って電圧値を徐々に高くして出力する漸次高圧出力部と、前記所定電圧出力部の出力電圧を基準電圧側端子へ取込み、この取り込んだ電圧よりも所定のオフセット電圧だけ低い電圧を基準電圧として、この基準電圧と前記漸次高圧出力部の出力電圧との比較を行い、前記漸次高圧出力部の出力電圧が前記基準電圧以上となると出力信号を反転するオフセットコンパレータであるコンパレータと、前記コンパレータからの前記出力信号によりオンオフされる第1のスイッチ及び第2のスイッチにより構成され、前記コンパレータからの前記出力信号が反転されるまでは前記漸次高圧出力部に設けられる前記第1のスイッチをオンとすることにより前記漸次高圧出力部の出力電圧を外部出力端子からの外部出力電圧として出力し、前記コンパレータからの前記出力信号が反転されると前記第1のスイッチをオフとすることにより前記漸次高圧出力部の出力電圧を前記外部出力端子へ到る経路から切り離すと共に前記所定電圧出力部と前記外部出力端子へ到る経路との間の前記第2のスイッチをオンすることにより前記所定電圧出力部の出力電圧を外部出力電圧として出力とする切り換えを行う電圧切換部とを具備し、前記オフセットコンパレータは、差動増幅回路を含み、前記差動増幅回路の2入力端子にそれぞれ接続されているペアのトランジスタと、前記差動増幅回路内において前記ペアのトランジスタにそれぞれ接続されている第2のペアのトランジスタとの少なくとも一方のペアにおいて各トランジスタの素子サイズが異なることを特徴とする。 The soft start circuit according to the present invention includes a predetermined voltage output unit that outputs a voltage having a predetermined voltage value, a gradually increasing high voltage output unit that gradually increases the voltage value as time elapses, and the predetermined voltage output. The output voltage of the part is taken into the reference voltage side terminal, a voltage lower than the taken-in voltage by a predetermined offset voltage is used as a reference voltage, and the reference voltage is compared with the output voltage of the gradually high voltage output part. A comparator that is an offset comparator that inverts an output signal when the output voltage of the high-voltage output unit is equal to or higher than the reference voltage, and a first switch and a second switch that are turned on / off by the output signal from the comparator, until the output signal from the comparator is inverted to turn on the first switch provided on the gradual voltage output unit The gradually an output voltage of the high voltage output section as an external output voltage from the external output terminal, wherein the progressively high voltage output by the output signal from the comparator to turn off the first switch to be reversed by the And disconnecting the output voltage of the unit from the path to the external output terminal and turning on the second switch between the predetermined voltage output unit and the path to the external output terminal. A voltage switching unit that performs switching to output the output voltage as an external output voltage, and the offset comparator includes a differential amplifier circuit, and is connected to two input terminals of the differential amplifier circuit. At least a transistor and a second pair of transistors respectively connected to the pair of transistors in the differential amplifier circuit Element size of each transistor are different from each other in the square of the pair.

本願発明に係るソフトスタート回路では、前記漸次高圧出力部は、定電流源と、この定電流源に直列接続されるコンデンサとを有し、前記コンデンサと前記定電流源との間には、前記コンパレータからの前記出力信号によりオンオフされる前記第1のスイッチが接続され、前記コンデンサの電位を出力とすることを特徴とする。
The soft start circuit according to the present invention, the gradual voltage output unit includes a constant current source, and a capacitor connected in series to the constant current source, between said constant current source and the capacitor, wherein The first switch that is turned on / off by the output signal from the comparator is connected to output the potential of the capacitor.

本発明に係る電源回路は、出力電圧と基準電圧との比較を行い、比較結果に基づいて出力電圧を制御する電源回路において、前記比較を行うコンパレータへ基準電圧を与える回路として、請求項1または2に記載のソフトスタート回路を用いたことを特徴とする。   A power supply circuit according to the present invention is a power supply circuit that compares an output voltage with a reference voltage and controls the output voltage based on the comparison result, and provides a reference voltage to the comparator that performs the comparison. The soft start circuit described in 2 is used.

本発明に係る電源回路では、電源回路が、同期整流型降圧DCDCコンバータ、非同期整流型降圧DCDCコンバータ、シリーズレギュレータ、同期整流型昇圧DCDCコンバータ、非同期整流型昇圧DCDCコンバータのいずれかであることを特徴とする。   In the power supply circuit according to the present invention, the power supply circuit is any one of a synchronous rectification step-down DCDC converter, an asynchronous rectification step-down DCDC converter, a series regulator, a synchronous rectification step-up DCDC converter, and an asynchronous rectification step-up DCDC converter. And

本発明では、コンパレータが、所定電圧出力部の出力電圧を基準電圧側端子へ取込み、この取り込んだ電圧よりも所定のオフセット電圧だけ低い電圧を基準電圧として比較を行うので、コンパレータの動作遅延があっても、所定電圧出力部の出力電圧である基準電圧を超えた電圧値が出力されるオーバーシュートが生じることがない。即ち、本発明は、構成の追加や大型化を行うことなく、オーバーシュートを起こすことなく、緩やかに電圧を上昇させ適切に所要の電圧へ到達する外部出力電圧を出力することが可能である。   In the present invention, the comparator takes in the output voltage of the predetermined voltage output unit to the reference voltage side terminal and performs comparison using the voltage that is lower than the taken-in voltage by a predetermined offset voltage as the reference voltage, so that there is a delay in the operation of the comparator. However, the overshoot in which the voltage value exceeding the reference voltage, which is the output voltage of the predetermined voltage output unit, is not generated. That is, according to the present invention, it is possible to output an external output voltage that appropriately reaches a required voltage by slowly increasing the voltage without adding a configuration or increasing the size, and without causing an overshoot.

ソフトスタート回路を用いない、従来の同期整流型降圧スイッチングレギュレータの構成を示す回路ブロック図。The circuit block diagram which shows the structure of the conventional synchronous rectification type | mold step-down switching regulator which does not use a soft start circuit. ソフトスタート機能有り無しの2通りについて、始動時からの時間経過と電流値の変化を示す波形図。The waveform diagram which shows the time passage from the time of a start, and the change of an electric current value about two types with and without a soft start function. 従来のソフトスタート回路の構成を示す回路ブロック図。The circuit block diagram which shows the structure of the conventional soft start circuit. 従来のソフトスタート回路によるオーバーシュートを示す波形図。The wave form diagram which shows the overshoot by the conventional soft start circuit. オーバーシュートを考慮した、従来のソフトスタート回路の構成を示す回路ブロック図。The circuit block diagram which shows the structure of the conventional soft start circuit which considered overshoot. 図5のソフトスタート回路による動作を示す波形図。The wave form diagram which shows the operation | movement by the soft start circuit of FIG. 本発明に係るソフトスタート回路の実施形態の回路ブロック図。1 is a circuit block diagram of an embodiment of a soft start circuit according to the present invention. 本発明に係るソフトスタート回路による動作を示す波形図。The wave form diagram which shows the operation | movement by the soft start circuit based on this invention. 本発明に係るソフトスタート回路に用いるオフセットコンパレータの具体的な実施形態の構成図。The block diagram of concrete embodiment of the offset comparator used for the soft start circuit which concerns on this invention. 本発明に係るソフトスタート回路を用いて構成した同期整流型降圧DCDCコンバータの回路ブロック図。The circuit block diagram of the synchronous rectification type | mold step-down DCDC converter comprised using the soft start circuit based on this invention. 本発明に係るソフトスタート回路を用いて構成した非同期整流型降圧DCDCコンバータの回路ブロック図。The circuit block diagram of the asynchronous rectification type | mold step-down DCDC converter comprised using the soft start circuit based on this invention. 本発明に係るソフトスタート回路を用いて構成したシリーズレギュレータの回路ブロック図。The circuit block diagram of the series regulator comprised using the soft start circuit which concerns on this invention. 本発明に係るソフトスタート回路を用いて構成した同期整流型昇圧DCDCコンバータの回路ブロック図。The circuit block diagram of the synchronous rectification type | mold step-up DCDC converter comprised using the soft start circuit based on this invention. 本発明に係るソフトスタート回路を用いて構成した非同期整流型昇圧DCDCコンバータの回路ブロック図。The circuit block diagram of the asynchronous rectification type | mold step-up DCDC converter comprised using the soft start circuit based on this invention.

以下添付図面を参照して、本発明に係るソフトスタート回路及びこれを用いた電源回路の実施形態を説明する。各図において同一の構成要素には同一の符号を付して重複する説明を省略する。図7に、本発明に係るソフトスタート回路の実施形態の回路ブロック図を示す。このソフトスタート回路は、所定電圧出力部10、漸次高圧出力部20、オフセットコンパレータ30、電圧切換部であるスイッチSW1、SW2を主な構成要素としている。   Embodiments of a soft start circuit and a power supply circuit using the same according to the present invention will be described below with reference to the accompanying drawings. In the drawings, the same components are denoted by the same reference numerals, and redundant description is omitted. FIG. 7 shows a circuit block diagram of an embodiment of the soft start circuit according to the present invention. This soft start circuit includes a predetermined voltage output unit 10, a gradually high voltage output unit 20, an offset comparator 30, and switches SW1 and SW2 as voltage switching units as main components.

所定電圧出力部10は、所定電圧値を有する電圧VBGRを出力するものであり、Band Gap Reference(BGR)とバッファBufferとにより構成される。漸次高圧出力部20は、時間の経過に伴って電圧値を徐々に高くして出力するものである。漸次高圧出力部20は、定電流源I1とコンデンサC1との直列接続された回路が電圧源とグランドとの間に接続されたクランプ回路により構成することができる。このクランプ回路は定電流源I1とコンデンサC1などで構成される時定数を有し、電圧値を徐々に高くして出力するものである。   The predetermined voltage output unit 10 outputs a voltage VBGR having a predetermined voltage value, and includes a band gap reference (BGR) and a buffer buffer. The gradual high voltage output unit 20 outputs a voltage value that is gradually increased with time. The gradually high voltage output unit 20 can be configured by a clamp circuit in which a circuit in which a constant current source I1 and a capacitor C1 are connected in series is connected between a voltage source and a ground. This clamp circuit has a time constant composed of a constant current source I1, a capacitor C1, and the like, and outputs a voltage value that is gradually increased.

オフセットコンパレータ30は、所定電圧出力部10の出力電圧と上記漸次高圧出力部20の出力電圧を比較するものであり、上記所定電圧出力部10の出力電圧を基準電圧側端子へ取込み、この取り込んだ電圧よりも所定のオフセット電圧だけ低い電圧を基準電圧として比較を行うものである。   The offset comparator 30 compares the output voltage of the predetermined voltage output unit 10 with the output voltage of the gradual high voltage output unit 20, and takes the output voltage of the predetermined voltage output unit 10 into the reference voltage side terminal. The comparison is performed using a voltage lower than the voltage by a predetermined offset voltage as a reference voltage.

電圧切換部であるスイッチSW1、SW2は、オフセットコンパレータ30の比較結果に基づき漸次高圧出力部20の出力電圧から所定電圧出力部10の出力電圧へ切り換えを行って外部出力電圧を得るものである。つまり、スイッチSW1、SW2は、オフセットコンパレータ30の出力に基づきON、OFFされる。   The switches SW1 and SW2, which are voltage switching units, gradually switch from the output voltage of the high voltage output unit 20 to the output voltage of the predetermined voltage output unit 10 based on the comparison result of the offset comparator 30 to obtain an external output voltage. That is, the switches SW1 and SW2 are turned on and off based on the output of the offset comparator 30.

上記のソフトスタート回路は、スイッチSW1、SW2が共にOFFの状態から起動によりスイッチSW2がONとされる(図8の時刻T1)。このとき所定電圧出力部10の出力電圧VBGRに比べて漸次高圧出力部20の出力電圧VREFが小さな値となっている。これ以降は、コンデンサC1に電荷が蓄積され、漸次高圧出力部20の出力電圧VREFが図8に示すように徐々に電圧値が上昇する。   In the soft start circuit, when the switches SW1 and SW2 are both turned off, the switch SW2 is turned on by activation (time T1 in FIG. 8). At this time, the output voltage VREF of the high voltage output unit 20 gradually becomes smaller than the output voltage VBGR of the predetermined voltage output unit 10. Thereafter, electric charges are accumulated in the capacitor C1, and the voltage value of the output voltage VREF of the high-voltage output unit 20 gradually increases as shown in FIG.

出力電圧VREFがオフセットコンパレータ30の判定オフセット値となると(図8の時刻T2)、オフセットコンパレータ30の出力が反転し、スイッチSW2がOFFとされると共にスイッチSW1がONの状態とされる。これにより、外部出力端子40には、所定電圧出力部10の出力電圧VBGRが出力されるようになる(図8)。これによって、外部出力端子40から出力される外部出力電圧はオーバーシュートすることなく、所定電圧へ移行する。 When the output voltage VREF is determined offset value of the offset comparator 30 (time T2 in FIG. 8), the output is inverted offset comparator 30, the switch SW1 is set to ON state with the switch SW2 is turned OFF. As a result, the output voltage VBGR of the predetermined voltage output unit 10 is output to the external output terminal 40 (FIG. 8). As a result, the external output voltage output from the external output terminal 40 shifts to a predetermined voltage without overshooting.

上記オフセットコンパレータの具体的な実施形態の構成図を、図9に示す。このオフセットコンパレータは、(PMOS)トランジスタPM1、PM2及び(NMOS)トランジスタNM3、NM4、NM2により構成される差動増幅回路と、この差動増幅回路の出力信号を受けるバッファ回路であるトランジスタPM3と、このバッファ回路の出力信号を増幅するトランジスタPM4、NM6により構成される一段目のインバータ回路と、この一段目のインバータ回路の出力信号を更に増幅するトランジスタPM5、NM7により構成される二段目のインバータ回路とを有する。   FIG. 9 shows a configuration diagram of a specific embodiment of the offset comparator. This offset comparator includes a differential amplifier circuit composed of (PMOS) transistors PM1, PM2 and (NMOS) transistors NM3, NM4, NM2, and a transistor PM3 which is a buffer circuit for receiving an output signal of the differential amplifier circuit, A first-stage inverter circuit composed of transistors PM4 and NM6 that amplify the output signal of the buffer circuit, and a second-stage inverter composed of transistors PM5 and NM7 that further amplify the output signal of the first-stage inverter circuit Circuit.

このオフセットコンパレータには、バイアス制御手段として、定電流源IS1と、この定電流源IS1とグランドの間に接続されたトランジスタNM1を備えている。また、オフセットコンパレータは、バイアス制御手段に設けられているトランジスタNM1のカレントミラーであるトランジスタNM2、NM5が設けられている。トランジスタNM2がPM1、PM2、NM3、NM4による差動増幅回路の駆動電流を決定し、トランジスタNM5がトランジスタPM3によるバッファ回路の駆動電流を決定する。   This offset comparator includes a constant current source IS1 and a transistor NM1 connected between the constant current source IS1 and the ground as bias control means. The offset comparator includes transistors NM2 and NM5 that are current mirrors of the transistor NM1 provided in the bias control means. The transistor NM2 determines the drive current of the differential amplifier circuit composed of PM1, PM2, NM3, and NM4, and the transistor NM5 determines the drive current of the buffer circuit composed of the transistor PM3.

このオフセットコンパレータにおいて、上記差動増幅回路の2入力端子INP、INMにそれぞれ接続されているペアのトランジスタNM3、NM4と、上記差動増幅回路内において上記ペアのトランジスタNM3、NM4にそれぞれ接続されている第2のペアのトランジスタPM1、PM2との少なくとも一方のペアにおいてトランジスタの素子サイズが異なっている。   In the offset comparator, a pair of transistors NM3 and NM4 respectively connected to the two input terminals INP and INM of the differential amplifier circuit, and a pair of transistors NM3 and NM4 respectively connected in the differential amplifier circuit. In at least one pair of the second pair of transistors PM1 and PM2, the element sizes of the transistors are different.

通常のコンパレータにおいては、トランジスタPM1、PM2、NM3、NM4によって構成される差動増幅回路におけるトランジスタの素子サイズは、[PM1=PM2]、[NM3=NM4]とするのが一般的である。即ち、この部分のつり合いをとることによって、コンパレータの出力が、入力端子の信号がINP=INMのときに反転するように、コンパレータの閾値を設定する。   In a normal comparator, the element size of a transistor in a differential amplifier circuit composed of transistors PM1, PM2, NM3, and NM4 is generally [PM1 = PM2] and [NM3 = NM4]. That is, by taking this balance, the comparator threshold is set so that the output of the comparator is inverted when the signal at the input terminal is INP = INM.

一方、本発明のオフセットコンパレータにおける回路構成は、図9に示すように、一般的なコンパレータと同様である。ただし、前述の通り、トランジスタPM1、PM2、NM3、NM4によって構成される差動増幅回路におけるトランジスタの素子サイズは、[PM1≠PM2]または[NM3≠NM4]もしくはその両方とする。これによって、コンパレータの閾値を、入力端子の信号がINP≠INMのときに反転するように設定し、目標電圧よりやや低い電圧で出力OUTPが遷移するように構成する。このように意図的に閾値にオフセットを与えたコンパレータを、本ソフトスタート回路に適用することにより、回路規模の増大、システム変更、更に雑音耐性の劣化などを発生させることなく、簡潔にソフトスタート機能の実現とオーバーシュート発生の回避を行うものである。   On the other hand, the circuit configuration of the offset comparator of the present invention is the same as that of a general comparator as shown in FIG. However, as described above, the element size of the transistor in the differential amplifier circuit including the transistors PM1, PM2, NM3, and NM4 is [PM1 ≠ PM2], [NM3 ≠ NM4], or both. Thus, the threshold value of the comparator is set so as to be inverted when the signal at the input terminal is INP ≠ INM, and the output OUTP is changed at a voltage slightly lower than the target voltage. By applying a comparator that intentionally offsets the threshold in this way to this soft-start circuit, the soft-start function can be simplified without causing an increase in circuit scale, system change, or deterioration in noise immunity. And avoiding the occurrence of overshoot.

本発明に係るソフトスタート回路は、各種の電源回路に適用することが可能である。即ち、出力電圧と基準電圧との比較を行い、比較結果に基づいて出力電圧を制御する電源回路に適用することができる。   The soft start circuit according to the present invention can be applied to various power supply circuits. That is, the present invention can be applied to a power supply circuit that compares an output voltage with a reference voltage and controls the output voltage based on the comparison result.

まず、第1には、図10に示す如くの同期整流型降圧DCDCコンバータに適用可能である。このコンバータは、誤差増幅器Error AMPの出力と内部発振器OSCの出力信号とをコンパレータCompにおいて比較する。この比較結果を用いて制御回路(Control Logic)は固定のON時間に対応する時間信号を作成するパルス幅変調を行う。制御回路(Control Logic)の出力信号をバッファBufferで増幅してハイサイドスイッチS1とローサイドスイッチS2をON/OFFする。このON/OFF時間を出力電圧VOUTと内部基準電圧VREFとの差電圧に応じて制御することで、目標となる電圧を得るものである。内部基準電圧VREFを生成する回路として本発明に係るソフトスタート回路100を用いることができる。   First, the present invention can be applied to a synchronous rectification step-down DCDC converter as shown in FIG. This converter compares the output of the error amplifier Error AMP and the output signal of the internal oscillator OSC in the comparator Comp. Using this comparison result, the control circuit (Control Logic) performs pulse width modulation to create a time signal corresponding to a fixed ON time. The output signal of the control circuit (Control Logic) is amplified by the buffer Buffer, and the high side switch S1 and the low side switch S2 are turned ON / OFF. By controlling the ON / OFF time according to the difference voltage between the output voltage VOUT and the internal reference voltage VREF, a target voltage is obtained. The soft start circuit 100 according to the present invention can be used as a circuit for generating the internal reference voltage VREF.

第2には、図11に示す非同期整流型降圧DCDCコンバータに適用可能である。この構成の非同期整流型降圧DCDCコンバータは、図10に示した同期整流型降圧DCDCコンバータと同様の機能を実現するが、ローサイドスイッチS2の代わりにダイオードを利用することで、その制御を容易にする構成を採用したものである。   Second, the present invention can be applied to the asynchronous rectification step-down DCDC converter shown in FIG. The asynchronous rectification step-down DCDC converter having this configuration realizes the same function as the synchronous rectification step-down DCDC converter shown in FIG. 10, but facilitates its control by using a diode instead of the low-side switch S2. The configuration is adopted.

上記図10に示す如くの同期整流型降圧DCDCコンバータと図11に示す非同期整流型降圧DCDCコンバータは、帰還信号にリップルを与えることによって誤差増幅回路や発振器を用いないリップル制御コンバータとして構成することも可能である。   The synchronous rectification step-down DCDC converter as shown in FIG. 10 and the asynchronous rectification step-down DCDC converter shown in FIG. 11 may be configured as a ripple control converter that does not use an error amplification circuit or an oscillator by giving a ripple to the feedback signal. Is possible.

第3には、図12に示すシリーズレギュレータに適用可能である。このシリーズレギュレータは、出力電圧VOUTを抵抗R1、R2により分割した電圧と基準電圧VREFとを誤差増幅器AMPにより比較し、誤差に応じた電圧をトランジスタPM1のゲートに与えることによって目標の電圧を出力するものである。内部基準電圧VREFを生成する回路として本発明に係るソフトスタート回路100を用いることができる。   Third, it can be applied to the series regulator shown in FIG. In this series regulator, a voltage obtained by dividing the output voltage VOUT by resistors R1 and R2 and a reference voltage VREF are compared by an error amplifier AMP, and a target voltage is output by applying a voltage corresponding to the error to the gate of the transistor PM1. Is. The soft start circuit 100 according to the present invention can be used as a circuit for generating the internal reference voltage VREF.

第4には、図13に示す同期整流型昇圧DCDCコンバータに適用可能である。このコンバータは、電源電圧についてコイルLを介して出力端子へ導く経路にスイッチSW1を設け、また、上記コイルLとスイッチSW1とのラインにスイッチSW2の一端を接続し、このスイッチSW2の他端を接地させたものである。上記スイッチSW1、SW2をバッファBufferの出力によりON/OFFする。他の構成は、図10に示したコンバータと同一である。このような構成を有する本コンバータでは、帰還電圧に応じてスイッチSW1、SW2のON/OFF比を生成しており、この比に基づきスイッチSW1とスイッチSW2を交互にON/OFFして電源電圧より高い所望の電圧出力を得る回路である。内部基準電圧VREFを生成する回路として本発明に係るソフトスタート回路100を用いることができる。   Fourthly, the present invention can be applied to the synchronous rectification step-up DCDC converter shown in FIG. In this converter, a switch SW1 is provided in a path for leading the power supply voltage to the output terminal via the coil L. One end of the switch SW2 is connected to the line of the coil L and the switch SW1, and the other end of the switch SW2 is connected to the converter SW2. It is grounded. The switches SW1 and SW2 are turned ON / OFF by the output of the buffer Buffer. Other configurations are the same as those of the converter shown in FIG. In this converter having such a configuration, the ON / OFF ratio of the switches SW1 and SW2 is generated according to the feedback voltage. Based on this ratio, the switch SW1 and the switch SW2 are alternately turned ON / OFF to determine the power supply voltage. This circuit obtains a high desired voltage output. The soft start circuit 100 according to the present invention can be used as a circuit for generating the internal reference voltage VREF.

第5には、図14に示す非同期整流型昇圧DCDCコンバータに適用可能である。このコンバータは、図13のコンバータにおけるスイッチSW1に代えてダイオードDを設けたもので、図13に示した同期整流型昇圧DCDCコンバータと同様の機能を実現するが、その制御を容易にする構成を採用したものである。   Fifth, the present invention can be applied to the asynchronous rectification step-up DCDC converter shown in FIG. This converter is provided with a diode D in place of the switch SW1 in the converter of FIG. 13 and realizes the same function as the synchronous rectification step-up DCDC converter shown in FIG. 13, but has a configuration that facilitates its control. Adopted.

以上説明した電源回路は、本発明に係るソフトスタート回路100によって内部基準電圧VREFを生成し、この内部基準電圧VREFと帰還電圧とを比較して内部基準電圧VREFの緩やかな立ち上りに応じた始動時の出力特性を有する。従って、本発明に係るソフトスタート回路を備える電源回路においては、その具体的な内部構成や制御方式については特に限定されるものではなく、様々なもの用いることができる。   In the power supply circuit described above, the internal reference voltage VREF is generated by the soft start circuit 100 according to the present invention, and the internal reference voltage VREF is compared with the feedback voltage at the time of start-up in response to a gradual rise of the internal reference voltage VREF. Output characteristics. Therefore, in the power supply circuit including the soft start circuit according to the present invention, the specific internal configuration and control method are not particularly limited, and various types can be used.

このように様々な電源回路に本発明に係るソフトスタート回路が搭載されているが、基準電圧を緩やかに立ち上げるソフトスタートを実現する場合、本発明に係るソフトスタート回路による効果を得ることができる。即ち、回路規模の増大、システム変更、更に雑音耐性の劣化などを発生させることなく、簡潔にソフトスタート機能の実現とオーバーシュート発生の回避を行うことが可能となる。   As described above, the soft start circuit according to the present invention is mounted on various power supply circuits. However, when realizing the soft start in which the reference voltage is gradually raised, the effect of the soft start circuit according to the present invention can be obtained. . That is, it is possible to simply realize the soft start function and avoid the occurrence of overshoot without causing an increase in circuit scale, system change, and further deterioration in noise resistance.

10 所定電圧出力部
20 漸次高圧出力部
30 オフセットコンパレータ
40 外部出力端子
100 ソフトスタート回路
10 Predetermined voltage output unit 20 Gradual high voltage output unit 30 Offset comparator 40 External output terminal 100 Soft start circuit

Claims (4)

所定電圧値を有する電圧を出力する所定電圧出力部と、
時間の経過に伴って電圧値を徐々に高くして出力する漸次高圧出力部と、
前記所定電圧出力部の出力電圧を基準電圧側端子へ取込み、この取り込んだ電圧よりも所定のオフセット電圧だけ低い電圧を基準電圧として、この基準電圧と前記漸次高圧出力部の出力電圧との比較を行い、前記漸次高圧出力部の出力電圧が前記基準電圧以上となると出力信号を反転するオフセットコンパレータであるコンパレータと、
前記コンパレータからの前記出力信号によりオンオフされる第1のスイッチ及び第2のスイッチにより構成され、前記コンパレータからの前記出力信号が反転されるまでは前記漸次高圧出力部に設けられる前記第1のスイッチをオンとすることにより前記漸次高圧出力部の出力電圧を外部出力端子からの外部出力電圧として出力し、前記コンパレータからの前記出力信号が反転されると前記第1のスイッチをオフとすることにより前記漸次高圧出力部の出力電圧を前記外部出力端子へ到る経路から切り離すと共に前記所定電圧出力部と前記外部出力端子へ到る経路との間の前記第2のスイッチをオンすることにより前記所定電圧出力部の出力電圧を外部出力電圧として出力とする切り換えを行う電圧切換部と
を具備し、
前記オフセットコンパレータは、差動増幅回路を含み、
前記差動増幅回路の2入力端子にそれぞれ接続されているペアのトランジスタと、前記差動増幅回路内において前記ペアのトランジスタにそれぞれ接続されている第2のペアのトランジスタとの少なくとも一方のペアにおいて各トランジスタの素子サイズが異なることを特徴とするソフトスタート回路。
A predetermined voltage output unit that outputs a voltage having a predetermined voltage value;
A gradual high voltage output unit that gradually increases the voltage value over time and outputs it,
The output voltage of the predetermined voltage output unit is taken into a reference voltage side terminal, and a voltage lower than the taken-in voltage by a predetermined offset voltage is used as a reference voltage to compare the reference voltage with the output voltage of the gradually high voltage output unit. A comparator which is an offset comparator that inverts an output signal when the output voltage of the gradually high voltage output unit is equal to or higher than the reference voltage;
The first switch that is configured by a first switch and a second switch that are turned on / off by the output signal from the comparator, and that is gradually provided in the high-voltage output unit until the output signal from the comparator is inverted. By turning on, the output voltage of the gradually high voltage output section is output as an external output voltage from the external output terminal, and when the output signal from the comparator is inverted, the first switch is turned off. The output voltage of the gradual high voltage output section is disconnected from the path to the external output terminal, and the second switch between the predetermined voltage output section and the path to the external output terminal is turned on to turn on the second switch. A voltage switching unit that performs switching to output the output voltage of the voltage output unit as an external output voltage,
The offset comparator includes a differential amplifier circuit,
In at least one pair of a pair of transistors respectively connected to the two input terminals of the differential amplifier circuit and a second pair of transistors connected to the pair of transistors in the differential amplifier circuit A soft start circuit characterized in that each transistor has a different element size.
前記漸次高圧出力部は、定電流源と、この定電流源に直列接続されるコンデンサとを有し、
前記コンデンサと前記定電流源との間には、前記コンパレータからの前記出力信号によりオンオフされる前記第1のスイッチが接続され、前記コンデンサの電位を出力とすることを特徴とする請求項1に記載のソフトスタート回路。
The gradually high voltage output unit includes a constant current source and a capacitor connected in series to the constant current source ,
Between the constant current source and the capacitor, the first switch is turned on and off by the output signal from the comparator is connected to claim 1, characterized in that the output potential of the capacitor The soft start circuit described.
出力電圧と基準電圧との比較を行い、比較結果に基づいて出力電圧を制御する電源回路において、
前記比較を行うコンパレータへ基準電圧を与える回路として、請求項1または2に記載のソフトスタート回路を用いたことを特徴とする電源回路。
In the power supply circuit that compares the output voltage with the reference voltage and controls the output voltage based on the comparison result,
3. A power supply circuit using the soft start circuit according to claim 1 or 2 as a circuit for supplying a reference voltage to a comparator for comparison.
電源回路は、同期整流型降圧DCDCコンバータ、非同期整流型降圧DCDCコンバータ、シリーズレギュレータ、同期整流型昇圧DCDCコンバータ、非同期整流型昇圧DCDCコンバータのいずれかであることを特徴とする請求項3に記載の電源回路。   The power supply circuit is any one of a synchronous rectification step-down DCDC converter, an asynchronous rectification type step-down DCDC converter, a series regulator, a synchronous rectification type step-up DCDC converter, and an asynchronous rectification type step-up DCDC converter. Power supply circuit.
JP2013135439A 2013-06-27 2013-06-27 Soft start circuit and power supply device Expired - Fee Related JP6205596B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013135439A JP6205596B2 (en) 2013-06-27 2013-06-27 Soft start circuit and power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013135439A JP6205596B2 (en) 2013-06-27 2013-06-27 Soft start circuit and power supply device

Publications (2)

Publication Number Publication Date
JP2015012668A JP2015012668A (en) 2015-01-19
JP6205596B2 true JP6205596B2 (en) 2017-10-04

Family

ID=52305378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013135439A Expired - Fee Related JP6205596B2 (en) 2013-06-27 2013-06-27 Soft start circuit and power supply device

Country Status (1)

Country Link
JP (1) JP6205596B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10082565B2 (en) * 2016-03-31 2018-09-25 Butterfly Network, Inc. Multilevel bipolar pulser
US10256630B2 (en) * 2017-05-30 2019-04-09 Infineon Technologies Austria Ag Controller device for power electronics circuit
US11921240B2 (en) 2019-09-19 2024-03-05 Bfly Operations, Inc. Symmetric receiver switch for ultrasound devices
CN111245215B (en) * 2020-04-02 2023-02-28 深圳能芯半导体有限公司 Power supply soft start method and circuit
CN114337266B (en) * 2021-12-17 2023-12-26 上海晶丰明源半导体股份有限公司 Switching power supply and control circuit for switching power supply

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000056843A (en) * 1998-08-04 2000-02-25 Toyota Autom Loom Works Ltd Reference voltage generating circuit
JP4387172B2 (en) * 2003-12-02 2009-12-16 株式会社リコー Power supply circuit and method for changing output voltage of power supply circuit
JP2007159288A (en) * 2005-12-06 2007-06-21 Seiko Epson Corp Soft start circuit and power supply
JP5527044B2 (en) * 2010-06-25 2014-06-18 ヤマハ株式会社 Mode control circuit
JP5581921B2 (en) * 2010-09-09 2014-09-03 ミツミ電機株式会社 Regulator and DC / DC converter
JP5767855B2 (en) * 2011-05-17 2015-08-19 ローム株式会社 Regulator circuit

Also Published As

Publication number Publication date
JP2015012668A (en) 2015-01-19

Similar Documents

Publication Publication Date Title
KR20170120605A (en) Multi-level switching regulator circuits and methods with finite state machine control
JP6205596B2 (en) Soft start circuit and power supply device
US9553514B2 (en) DC-DC converter
CN108258895B (en) Soft start circuit and power supply system
JP2005045993A (en) Pwm switching regulator control circuit
JP2007282354A (en) Switching control circuit
CN109428487B (en) Switch regulator
JP6510288B2 (en) Charge pump circuit
JP2015130744A (en) Power supply circuit
TWI665542B (en) Voltage Regulator
US10128757B2 (en) Buck-boost converter with small disturbance at mode transitions
JP5791348B2 (en) Voltage regulator
JP2018107931A (en) Phase compensation circuit and dc/dc converter using the same
US20210067042A1 (en) Multi-phase switched capacitor power converter and control method thereof
JP6239266B2 (en) DC-DC converter control circuit and DC-DC converter
JP2008301581A (en) Soft start circuit and switching dc-dc converter equipped with the same
CN108258896B (en) Soft start circuit and power supply system
JP2008011585A (en) Switching regulator
JP6208504B2 (en) Output circuit, output transistor drive circuit, electronic equipment
JP2010063231A (en) Switching regulator
JP5398422B2 (en) Switching power supply
US11545899B2 (en) Semiconductor device, system, and control method
JP2008059141A (en) Complex type system power source circuit
JP2019022295A (en) Switching regulator
JP2010104140A (en) Power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6205596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees