JP6200947B2 - Laser assisted device alternation using synchronized laser pulses - Google Patents

Laser assisted device alternation using synchronized laser pulses Download PDF

Info

Publication number
JP6200947B2
JP6200947B2 JP2015512867A JP2015512867A JP6200947B2 JP 6200947 B2 JP6200947 B2 JP 6200947B2 JP 2015512867 A JP2015512867 A JP 2015512867A JP 2015512867 A JP2015512867 A JP 2015512867A JP 6200947 B2 JP6200947 B2 JP 6200947B2
Authority
JP
Japan
Prior art keywords
laser
pulse
signal
dut
lada
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015512867A
Other languages
Japanese (ja)
Other versions
JP2015517667A (en
Inventor
ベダガルバ,プロヴィーン
レイド,デリック
セルレス,キース
ヴィッカーズ,ジェイムズ,エス.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FEI EFA Inc
Original Assignee
DCG Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DCG Systems Inc filed Critical DCG Systems Inc
Publication of JP2015517667A publication Critical patent/JP2015517667A/en
Application granted granted Critical
Publication of JP6200947B2 publication Critical patent/JP6200947B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Laser Surgery Devices (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Description

‐関連出願の相互参照‐
本願は、2010年9月8日に出願された米国仮出願第61/381,023号に基づく優先権を主張した、2011年9月8日に出願された米国特許出願13/228,369号の一部継続出願であり、その開示の全体は参照文献として本願明細書に組み込まれる。また、本願は2012年5月16日に出願された米国仮出願第61/648,042号に基づく優先権を主張し、その開示の全体は参照文献として本願明細書に組み込まれる。
-Cross-reference of related applications-
This application claims priority from US Provisional Application No. 61 / 381,023, filed Sep. 8, 2010, and US Patent Application No. 13 / 228,369, filed Sep. 8, 2011. The entire disclosure of which is incorporated herein by reference. This application also claims priority based on US Provisional Application No. 61 / 648,042, filed May 16, 2012, the entire disclosure of which is incorporated herein by reference.

‐米国政府の実施権‐
本発明は、The Intelligence Advanced Research Projects Activity (IARPA)の助成により、USAF契約FA8650−11−C−7104に基づいて米国政府の協力により考案された。米国政府は本発明の所定の権利を有する。
-US government license-
The present invention was devised in cooperation with the US Government under the USAF Contract FA8650-11-C-7104 with the support of The Intelligence Advanced Research Projects Activity (IARPA). The US government has certain rights in this invention.

‐技術分野‐
本発明は、集積回路(IC)のレーザ式欠陥位置解析の分野に関する。より具体的には、本発明は、レーザ・アシステッド・デバイス・オルタレーション(LADA:laser assisted device alteration)技術を用いたICの設計デバッグ及び/又は故障解析に関する。
-Technical field-
The present invention relates to the field of laser defect location analysis of integrated circuits (ICs). More specifically, the present invention relates to IC design debugging and / or failure analysis using laser assisted device alternation (LADA) technology.

‐関連技術‐
LADA(レーザ・アシステッド・デバイス・オルタレーション)技術は、連続波(CW:continuous wave)レーザが集積回路の裏面に局所的な光電流を発生させ、「敏感な」トランジスタに対するテスト刺激の合否結果を変化させて、設計又はプロセス欠陥を含む敏感領域を特定することができることに基づいている。レーザは、デバイス上のトランジスタの作動特性を一時的に変えるために用いられる。1064nmの連続波レーザを用いる現在の空間分解能は240nmである。
-Related technology-
LADA (Laser Assisted Device Alteration) technology allows continuous wave (CW) lasers to generate local photocurrents on the backside of an integrated circuit, resulting in pass / fail results for test stimuli on “sensitive” transistors. It can be varied to identify sensitive areas that contain design or process defects. The laser is used to temporarily change the operating characteristics of the transistors on the device. The current spatial resolution using a 1064 nm continuous wave laser is 240 nm.

LADA技術の例として、Critical Timing Analysis in Microprocessors Using Near−IR Laser Assisted Device Alteration(LADA)(Jeremy A. Rowlette及びTravis M. Eiles、International Test Conference、IEEE Paper 10.4、pp.264−273、2003年)などが挙げられる。この文献では、1064nm又は1340nm波長のCWレーザ使用の可能性が記載されている。1340nmは局所的な加熱を介してデバイス・オルタレーションを生じるが、1064nmは光電流発生を介してデバイス・オルタレーションを生じる。また、1064nmレーザが有利な空間分解能を有することは特に言及される。そのため、著者らは1064nmレーザの使用を推奨している。   Examples of LADA technology include Critical Timing Analysis in Microprocessors Using Near-IR Laser Assisted Device Alteration (LADA) (Jermy A. Rowe E, T.E. Year). This document describes the possibility of using a CW laser with a wavelength of 1064 nm or 1340 nm. 1340 nm causes device alternation via local heating, while 1064 nm causes device alternation via photocurrent generation. It is also particularly noted that the 1064 nm laser has an advantageous spatial resolution. For this reason, the authors recommend using a 1064 nm laser.

図1に示されるように、従来のLADAでは、裏面からテスト対象デバイス(DUT)に電子・正孔対を誘起するためにCWレーザが用いられる。そうして生成された電子・正孔対は、近傍のトランジスタのタイミングに影響を与え、クリティカルパス解析を容易にする。DUT110は、例えば従来の自動テスト装置(ATE)などの、コンピュータ150と接続されるテスタ115と連結される。ATEは従来の方法で使用され、テストベクトルでDUTを刺激し、テストベクトルに対するDUTの応答を解析する。テストベクトルに対するDUTの応答は、LADAを用いてさらに分析されてもよい。例えば、DUTが特定のテストに不合格になる場合、DUTが特定の条件下で合格可能かどうか、もし可能なら、どのデバイスが、つまりトランジスタがその不合格の原因となったのかを調べるために、LADAが用いられてもよい。反対に、DUTが特定のテストに合格する場合、どの条件下でDUTがこれらのテストに不合格になり、もし不合格になるのであれば、どのデバイスが、つまりトランジスタがその不合格の原因となったのかを調べるために、LADAが用いられてもよい。   As shown in FIG. 1, in a conventional LADA, a CW laser is used to induce electron / hole pairs from the back surface to a device under test (DUT). The electron / hole pairs thus generated affect the timing of neighboring transistors and facilitate critical path analysis. The DUT 110 is coupled to a tester 115 connected to the computer 150, such as a conventional automatic test equipment (ATE). ATE is used in a conventional manner to stimulate a DUT with a test vector and analyze the response of the DUT to the test vector. The response of the DUT to the test vector may be further analyzed using LADA. For example, if a DUT fails a particular test, to determine if the DUT can pass under certain conditions, and if possible, which device, that is, the transistor that caused the failure LADA may be used. Conversely, if a DUT passes certain tests, under which conditions the DUT fails these tests, and if so, which device, that is, the transistor, is responsible for the failure. LADA may be used to check whether it has become.

図1におけるLADAシステムは以下のように動作する。傾斜可能なミラー130及び135と、対物レンズ140とは、CWレーザ120からDUT110へのビームの焦点を合わせ、走査させるために使用される。これによりレーザ120は、デバイスを局所的に加熱することなくDUTのシリコンに光キャリアを発生させることができる。そうして生成された電子・正孔対は、近傍のトランジスタのタイミングに影響を与える、つまり、トランジスタのスイッチング時間を減少又は増加させる。テスタは、選択された電圧及び周波数の繰り返しテストループを適用することにより、DUTの動作点を限界の状態にするように構成されている。そして、レーザ刺激は、テスタの合格・不合格の結果を変更するために用いられる。各点のビームの位置はテスタの合格・不合格の結果に関係しており、変更が検出される、つまり以前は合格であったトランジスタが今回は不合格である場合、又はその逆の場合、その時のレーザビームの座標は「ボーダーライン」トランジスタの位置を示す。   The LADA system in FIG. 1 operates as follows. Tiltable mirrors 130 and 135 and objective lens 140 are used to focus and scan the beam from CW laser 120 to DUT 110. This allows the laser 120 to generate photocarriers in the DUT silicon without locally heating the device. The electron / hole pairs thus generated affect the timing of neighboring transistors, that is, reduce or increase the switching time of the transistors. The tester is configured to limit the operating point of the DUT by applying a repetitive test loop of a selected voltage and frequency. The laser stimulation is used to change the pass / fail result of the tester. The position of the beam at each point is related to the pass / fail result of the tester, and a change is detected, i.e. if a previously passed transistor is now rejected, or vice versa, The coordinates of the laser beam at that time indicate the position of the “borderline” transistor.

LADA解析時に、テスタ(ATE)はDUTの動作点を限界の状態にするように構成されている。レーザ刺激は、テスタの合格・不合格の結果を変更するために用いられる。レーザ補助による欠陥の空間位置特定における現在の技術水準は約240nmの分解能である。単一フォトンLADA空間分解能のさらなる向上は、レーザ光の波長によって制限されている。Rowletteの文献に記載されているように、空間分解能は短波長を用いて向上される。しかし、1064nmより小さい波長におけるシリコンの光吸収は、裏面からトランジスタへ光を届ける際の主な障害になるので、短波長の使用は退けられる。こうして、現代のデバイスにおいて設計ルールが減少しているにもかかわらず、短波長レーザの使用によって、LADAシステムの空間分解能を向上させることができない。例えば、22nm設計ルールでは、従来のLADAが近接する4個のトランジスタを解析することができるか疑問が残る。   During LADA analysis, the tester (ATE) is configured to place the operating point of the DUT in a limit state. Laser stimulation is used to change the pass / fail result of the tester. The current state of the art in laser-assisted defect spatial localization is about 240 nm resolution. Further improvements in single photon LADA spatial resolution are limited by the wavelength of the laser light. As described in the Rowlett literature, spatial resolution is improved using short wavelengths. However, the light absorption of silicon at wavelengths below 1064 nm is a major obstacle in delivering light from the back to the transistor, so the use of short wavelengths is rejected. Thus, despite the reduced design rules in modern devices, the use of short wavelength lasers cannot improve the spatial resolution of LADA systems. For example, with the 22 nm design rule, it remains questionable whether the conventional LADA can analyze four transistors in close proximity.

OBIC(光ビーム誘導電流)は、レーザビームがDUTを照射するという、別のテスト及びデバッグ解析である。しかし、LADAとは異なり、OBICは、DUTに刺激信号が印加されないという意味で静的なテストである。かわりにレーザ光が用いられて、低雑音、高利得の電圧又は電流増幅器を用いて測定されるDUT内の電流を誘導する。OBICは、単一フォトンモードや、TOBIC又は2P−OBIC(2フォトン光ビーム誘導電流)とも呼ばれる2フォトン吸収モードで使用されている。   OBIC (light beam induced current) is another test and debug analysis where a laser beam illuminates the DUT. However, unlike LADA, OBIC is a static test in the sense that no stimulus signal is applied to the DUT. Instead, laser light is used to induce a current in the DUT that is measured using a low noise, high gain voltage or current amplifier. The OBIC is used in a single photon mode or a two-photon absorption mode called TOBIC or 2P-OBIC (two-photon light beam induced current).

2フォトン吸収(TPA)とは、分子を、ある状態(通常は基底状態)からより高エネルギーの電子状態へと励起するための、同一の又は異なる周波数の2つのフォトンを共に吸収することである。波長は、共に到達する2つのフォトンのフォトンエネルギーの合計が、分子の低エネルギー状態と高エネルギー状態との間のエネルギー差と等しくなるように選択される。2フォトン吸収は2次的なプロセスであり、線形(単一フォトン)吸収より規模が数桁小さい。吸収の強さが光の強度の2乗に依存し、非線形の光学プロセスであるという点で、2フォトン吸収は線形吸収とは異なる。   Two-photon absorption (TPA) is the absorption of two photons of the same or different frequencies together to excite a molecule from one state (usually the ground state) to a higher energy electronic state. . The wavelength is chosen such that the sum of the photon energies of the two photons that arrive together is equal to the energy difference between the low and high energy states of the molecule. Two-photon absorption is a secondary process and is several orders of magnitude smaller than linear (single photon) absorption. Two-photon absorption differs from linear absorption in that the intensity of absorption depends on the square of the intensity of light and is a nonlinear optical process.

本開示の以下の概要は、本発明のいくつかの態様及び特徴の基本的な理解を提供するために含まれる。この概要は、本発明の広範な概要ではなく、またそれ自身で本発明のキーになる若しくは重要な要素を具体的に特定すること、又は本発明の範囲を示すこと、を意図するものではない。その唯一の目的は、本発明のいくつかのコンセプトを、以下に示されるより詳細な説明の前置きとして単純化した形態で示すことである。   The following summary of the disclosure is included to provide a basic understanding of some aspects and features of the invention. This summary is not an extensive overview of the invention and is not intended to identify, in itself, any key or critical element of the invention or to delineate the scope of the invention. . Its sole purpose is to present some concepts of the invention in a simplified form as a prelude to the more detailed description that is presented later.

開示される様々な実施形態では、空間分解能の向上が可能である時間領域を利用することによって欠陥の位置特定におけるより高い空間分解能が可能になる。開示の実施形態では、連続波レーザの代わりに、十分なエネルギーを備えるパルスレーザが使用される。パルスレーザは、デバイスのクロックに同期して、空間分解能の向上を可能にする。様々な実施形態において、単一フォトンLADAのための1064nm波長レーザ、又は、非線形2フォトン吸収機構を用いてLADA効果を誘導するためのより長い波長が利用される。後者の技術は、本明細書において、2フォトンレーザ・アシステッド・デバイス・オルタレーション技術(2pLADA)として言及される。   In various disclosed embodiments, higher spatial resolution in defect localization is possible by utilizing a time domain that allows for improved spatial resolution. In the disclosed embodiment, a pulsed laser with sufficient energy is used instead of a continuous wave laser. The pulsed laser can improve the spatial resolution in synchronization with the clock of the device. In various embodiments, a 1064 nm wavelength laser for single photon LADA, or a longer wavelength to induce the LADA effect using a non-linear two-photon absorption mechanism is utilized. The latter technique is referred to herein as the two-photon laser assisted device alternation technique (2pLADA).

開示される実施形態では、DUTを刺激するテストベクトルを用いて、欠陥の位置特定のより高い分解能を可能にすると共に、DUTの関心領域を走査するためのフェムト秒パルスレーザを使用し、走査時におけるテストベクトルに対するDUTの応答を検査する。また、波長がシリコンのバンドギャップより低いフォトンエネルギーを提供し、フェムト秒パルス幅のパルスを提供するように、レーザ源が選択される。クロック信号はATEから取得されて、DUT及びパルスレーザを制御する回路に提供される。パルスのタイミングは、種々のデバイスの合格・不合格特性を検査するためにATEのクロックに関してずらされてもよい。さらに、クロックに対するレーザパルスの適切な同期を使用することによって、空間分解能は向上して、複数のデバイス、つまりトランジスタを、レーザビーム内で解像することが可能になる。   In the disclosed embodiment, a test vector that stimulates the DUT is used to enable higher resolution of defect location and uses a femtosecond pulsed laser to scan the region of interest of the DUT, Check the response of the DUT to the test vector at. Also, the laser source is selected to provide photon energy whose wavelength is lower than the silicon bandgap and to provide pulses of femtosecond pulse width. The clock signal is obtained from the ATE and provided to a circuit that controls the DUT and the pulsed laser. The timing of the pulses may be shifted with respect to the ATE clock to check the pass / fail characteristics of various devices. Furthermore, by using proper synchronization of the laser pulse to the clock, the spatial resolution is improved and multiple devices, i.e. transistors, can be resolved in the laser beam.

代替的な実施形態では、一定パルスレーザのシステムが用いられる。一定パルスレーザのクロックはATEに送信され、テスト信号をDUTに誘導するために使用される。さらに、テスト信号に関してパルスのタイミングをずらすことによる効果を得るために、一定パルスレーザのクロック信号はATEに送信される前にずらされる。このため、ATEが、ずれたレーザクロックに基づいてテスト信号を生成するとき、テスト信号自体はレーザパルス関してずらされている。テスト信号は、レーザクロックのずれを制御することによって、レーザパルスに関してずらされ、LADA検査が可能になる。   In an alternative embodiment, a constant pulse laser system is used. A constant pulse laser clock is sent to the ATE and used to guide the test signal to the DUT. Further, to obtain the effect of shifting the pulse timing with respect to the test signal, the clock signal of the constant pulse laser is shifted before being sent to the ATE. Thus, when the ATE generates a test signal based on the shifted laser clock, the test signal itself is shifted with respect to the laser pulse. The test signal is shifted with respect to the laser pulse by controlling the shift of the laser clock, allowing LADA inspection.

様々な実施形態において、集積回路のテスト対象デバイス(DUT)をテストするために、自動テスト装置(ATE)と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション(LADA)システムが提供され、該システムは、ATEからテスト信号を受信し解析するコントローラと、ATEからクロック信号を受信し、クロック信号に対するレーザパルスの同期のための同期信号を生成する第1のフィードバックループを含むタイミング電子装置と、レーザパルスを生成し、チューナブルレーザキャビティを有し、所望のパルス数のレーザパルスを生成するためにチューナブルレーザキャビティを制御する第2のフィードバックループを備えるチューナブルパルスレーザ源と、チューナブルパルスレーザ源からレーザパルスを受け取り、レーザパルスをDUT上の所望の位置に方向づける光学装置と、を含み、タイミング電子装置は、クロックタイムに同期されたタイムで、DUTのトランジスタに到達するようにレーザパルスのタイミングを合わせ、ATEからDUTに印加されるテスト信号に対するトランジスタの応答を変化させ、コントローラは変化したトランジスタの応答を検出するために構成される。第1のフィードバックループ及び/又は第2のフィードバックループは、位相ロックループを含んでもよい。光学装置はレーザ走査型顕微鏡を含んでもよい。光学装置は、ソリッドイマージョンレンズをさらに含んでもよい。レーザパルスのパルス数はクロック信号の倍数として構成されてもよい。倍数は、1より大きい整数か、又は分数でもよい。タイミング電子装置は、クロック信号に関して、レーザパルスを遅延又は進行させるために構成される。   In various embodiments, a laser assisted device alternation (LADA) system operable with an automated test equipment (ATE) is provided to test a device under test (DUT) of an integrated circuit, the system comprising: A timing electronic device including a controller for receiving and analyzing a test signal from the ATE, a first feedback loop for receiving a clock signal from the ATE and generating a synchronization signal for synchronization of the laser pulse with the clock signal, and a laser pulse A tunable pulse laser source having a second feedback loop that controls the tunable laser cavity to generate a laser pulse of a desired number of pulses Laser pulse from An optical device that directs the laser pulse to a desired position on the DUT, and the timing electronics synchronizes the laser pulse to reach the DUT transistor at a time synchronized to the clock time, The controller is configured to change the response of the transistor to a test signal applied from the ATE to the DUT, and the controller is configured to detect the changed transistor response. The first feedback loop and / or the second feedback loop may include a phase locked loop. The optical device may include a laser scanning microscope. The optical device may further include a solid immersion lens. The number of laser pulses may be configured as a multiple of the clock signal. The multiple may be an integer greater than 1 or a fraction. The timing electronics is configured to delay or advance the laser pulse with respect to the clock signal.

さらなる実施形態によると、集積回路のテスト対象デバイス(DUT)をテストするために、自動テスト装置(ATE)と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション(LADA)システムが提供され、該システムは、ATEからテスト信号を受信し解析するコントローラと、レーザパルスと、レーザパルスのパルス数を示すパルス数信号とを生成する一定パルスレーザ源と、パルス数信号を受信し、クロック信号をATEに送信するタイミング電子装置と、一定パルスレーザ源からレーザパルスを受け取り、レーザパルスをDUT上の所望の位置に方向づける光学装置と、を含み、タイミング電子装置は、レーザパルスに同期されるときにDUTのトランジスタに到達するように、ATEによって出力されるタイミングテスト信号を調整し、レーザパルスがATEからDUTに印加されたテスト信号に対するトランジスタの応答を変化させるか否かを検出するように構成され、コントローラは変化したトランジスタの応答を検出するために構成される。   According to a further embodiment, a laser assisted device alternation (LADA) system operable with an automatic test equipment (ATE) to test a device under test (DUT) of an integrated circuit is provided, the system comprising: , A controller that receives and analyzes a test signal from the ATE, a constant pulse laser source that generates a laser pulse and a pulse number signal indicating the number of pulses of the laser pulse, receives a pulse number signal, and transmits a clock signal to the ATE Timing electronics and an optical device that receives a laser pulse from a constant pulse laser source and directs the laser pulse to a desired position on the DUT, the timing electronics being a transistor of the DUT when synchronized to the laser pulse The timing output by the ATE to reach Configured to detect whether the laser pulse changes the response of the transistor to the test signal applied from the ATE to the DUT, and the controller is configured to detect the response of the changed transistor. The

タイミング電子装置は、パルス数信号に関してクロック信号の位相を変えるように構成された位相可変回路をさらに含んでもよい。位相可変回路は、パルス数信号に関してテスト信号を遅らせるか又は進めるように構成されてもよい。   The timing electronics may further include a phase variable circuit configured to change the phase of the clock signal with respect to the pulse number signal. The phase variable circuit may be configured to delay or advance the test signal with respect to the pulse number signal.

またさらなる実施形態によると、レーザ・アシステッド・デバイス・オルタレーション(LADA)を用いて、自動テスト装置(ATE)と連結される集積回路のテスト対象デバイス(DUT)をテストするための方法が提供され、該方法は、ATEからクロック信号を取得し、クロック信号をDUTに印加するステップと、テストループ信号を取得し、テストループ信号をDUTに印加するステップと、第1のフィードバックループをパルスレーザ源に適用して反復可能な速度でレーザパルスを生成するステップと、クロック信号を第2のフィードバックループに印加してレーザパルスをクロック信号に同期させるステップと、レーザパルスをDUTの所望の領域に方向づけるステップとを含む。第1及び/又は第2のフィードバックループは、外部基準信号を備える位相ロックループを含んでもよい。外部基準信号はクロック信号を含んでもよい。レーザパルスは、ピコ秒からフェムト秒のレーザパルスを含んでもよい。パルスレーザ源は、単一フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作されてもよい。パルスレーザ源は、2フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作されてもよい。レーザパルスを方向づけることは、DUTの所望の領域にわたってレーザパルスを走査させることを含んでもよい。   According to yet a further embodiment, a method is provided for testing an integrated circuit device under test (DUT) coupled with an automated test equipment (ATE) using laser assisted device alternation (LADA). The method includes obtaining a clock signal from the ATE, applying the clock signal to the DUT, obtaining a test loop signal, applying the test loop signal to the DUT, and a first feedback loop with the pulsed laser source. Applying a clock signal to a second feedback loop to synchronize the laser pulse to the clock signal and directing the laser pulse to a desired region of the DUT Steps. The first and / or second feedback loop may include a phase locked loop with an external reference signal. The external reference signal may include a clock signal. The laser pulse may include a picosecond to femtosecond laser pulse. The pulsed laser source may be operated to generate a laser pulse having a wavelength selected to generate a single photon laser assisted device alternation. The pulsed laser source may be operated to generate a laser pulse having a wavelength selected to generate a two-photon laser assisted device alternation. Directing the laser pulse may include scanning the laser pulse over a desired region of the DUT.

他の実施形態によると、レーザ・アシステッド・デバイス・オルタレーション(LADA)を用いて、自動テスト装置(ATE)と連結される集積回路のテスト対象デバイス(DUT)をテストするための方法が提供され、該方法は、一定パルスレーザ源を用いて所定のパルス数でレーザパルスを生成するステップと、一定パルスレーザ源からパルス数信号を取得して、そこからクロック信号を生成するステップと、クロック信号をATEに印加し、ATEによってテストループ信号を生成し、テストループ信号をDUTに印加するステップと、レーザパルスをDUTの所望の領域へ方向づけるステップと、を含む。該方法は、パルス数信号に関して、クロック信号の位相を変化させることをさらに含んでもよい。   According to another embodiment, there is provided a method for testing a device under test (DUT) in an integrated circuit coupled with an automatic test equipment (ATE) using laser assisted device alternation (LADA). The method includes the steps of generating a laser pulse at a predetermined number of pulses using a constant pulse laser source, obtaining a pulse number signal from the constant pulse laser source, and generating a clock signal therefrom, Are applied to the ATE, a test loop signal is generated by the ATE, the test loop signal is applied to the DUT, and a laser pulse is directed to a desired region of the DUT. The method may further include changing the phase of the clock signal with respect to the pulse number signal.

さらなる実施形態によると、レーザ・アシステッド・デバイス・オルタレーション(LADA)技術を用いて、半導体のテスト対象デバイス(DUT)におけるキャリア寿命を測定するための方法が提供され、電気テスト信号をDUTに繰り返して印加するステップと、最適なLADA信号を取得して、敏感なトランジスタの空間座標を取得するために、レーザビームを用いて前記DUTにおける敏感なトランジスタを照射するステップと、パルスレーザ源を用いてレーザパルスを生成し、レーザパルスを方向づけるために空間座標を用いて敏感なトランジスタを照射するステップと、レーザパルスのタイミングを変化させ、LADA信号の強度がゼロに達するまで各タイミングの位置でLADA信号の強度を記録するステップと、LADA信号が最大信号から最小信号まで変化するのにかかる時間を算出することによってキャリア寿命を測定するステップと、を含む。空間座標を測定するためのレーザビームは連続波(CW)レーザ源から取得されてもよい。時間を算出するステップは、LADA信号強度対時間でプロットすることを含んでもよい。該方法は、テスト信号オーバーラップを伴う最大のレーザパルスオーバーラップのパルスタイミングを測定するために、空間座標にレーザパルスを方向づけ、最適なLADA信号強度が取得されるまでタイミングを変えるステップをさらに含んでもよい。   According to a further embodiment, there is provided a method for measuring carrier lifetime in a semiconductor device under test (DUT) using laser-assisted device alternation (LADA) technology, and repeating electrical test signals to the DUT Applying a laser beam, irradiating the sensitive transistor in the DUT with a laser beam to obtain an optimal LADA signal and obtaining a spatial coordinate of the sensitive transistor, and using a pulsed laser source Generate a laser pulse, irradiate a sensitive transistor using spatial coordinates to direct the laser pulse, and change the timing of the laser pulse, and the LADA signal at each timing position until the intensity of the LADA signal reaches zero Recording the intensity of LADA, and LADA No. comprises the steps of measuring the carrier lifetime by calculating the time it takes to change to a minimum signal from the maximum signal. A laser beam for measuring spatial coordinates may be obtained from a continuous wave (CW) laser source. The step of calculating time may include plotting LADA signal strength versus time. The method further includes directing the laser pulse to spatial coordinates and varying the timing until an optimal LADA signal strength is obtained to measure the pulse timing of the maximum laser pulse overlap with test signal overlap. But you can.

本発明のその他の態様及び特徴は、以下の図面を参照して記載される、発明を実施するための形態から明らかである。また、発明を実施するための形態及び図面が、後述の特許請求の範囲によって定義される本発明の多様な実施形態の様々な非限定的実施例を提供するということを理解する必要がある。   Other aspects and features of the present invention will be apparent from the detailed description which will be described with reference to the following drawings. It should also be understood that the detailed description and drawings provide various non-limiting examples of various embodiments of the invention as defined by the claims that follow.

本明細書に包含され、その一部を構成する添付の図面は、本発明の実施形態を例示し、発明を実施するための形態と共に本発明の原理を説明し描出する役割を担う。図面は図によって例示の実施形態の主な特徴を示すことが意図されている。また、図面では、実際の実施形態のすべての特徴や、描かれる要素の相対的なサイズが提示されることは意図されていない。そして、図面は正確な縮尺率ではない。   The accompanying drawings, which are incorporated in and constitute a part of this specification, illustrate embodiments of the invention and, together with the detailed description, serve to explain and depict the principles of the invention. The drawings are intended to illustrate the main features of the exemplary embodiments by way of illustration. In addition, the drawings are not intended to show all features of actual embodiments or the relative sizes of the depicted elements. And the drawings are not to scale.

図1は、先行技術におけるCW・LADAシステムを示す。FIG. 1 shows a CW / LADA system in the prior art. 図2は、パルスレーザLADAシステムの実施形態を示す。図2Aは、2つのフィードバックループの実施形態を示す。図2Bは、一定パルスレーザ源を用いてクロック信号を生成する実施形態を示す。FIG. 2 shows an embodiment of a pulsed laser LADA system. FIG. 2A shows an embodiment of two feedback loops. FIG. 2B illustrates an embodiment in which a clock signal is generated using a constant pulse laser source. 図3は、同期装置を達成するための実施形態を示す。FIG. 3 shows an embodiment for achieving a synchronizer. 図4A〜図4Cは、いかにパルスレーザLADAがP−及びNMOSの双方のトランジスタ位置を個別に識別し分離するのを改善するかを近接して示す。4A-4C show in close proximity how the pulsed laser LADA improves the identification and isolation of both P- and NMOS transistor positions individually. 図5A〜図5Dは、精密なパルス配置特性の結果としての空間分解能の向上を示す。5A-5D show the improvement in spatial resolution as a result of precise pulse placement characteristics. 図6は、レーザ繰返し数ロック装置の実施形態を示す。FIG. 6 shows an embodiment of a laser repetition rate locking device. 図7A〜図7Cは、一実施形態による、LADAを用いて少数キャリアの寿命を測定するためにおこなわれるステップを示す。7A-7C illustrate steps performed to measure minority carrier lifetime using LADA, according to one embodiment.

図2は、連続波レーザの代わりに十分なエネルギーを備えるパルスレーザ源を用いる実施形態を示す。この実施形態は、LADA技術を用いて欠陥の位置特定をする目的で、キャリアをICに正確に注入するためにフォトン吸収を適用することに関し、IC特性評価と、設計を改善する方法の発見とに用いられることができる。該技術は、伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなるように、トランジスタにおける焦点に到達するフォトンを基にしている。(例えばシリコンでは、>1.1eV、例えばGaAs、SiGe、InPなどその他のICは様々なバンドギャップエネルギーを有する)。この実施形態におけるフォトン刺激は、ナノ秒からフェムト秒までの範囲のレーザパルスによる励起を必要とする。信号をレーザの焦点に局在化させて、欠陥の位置特定について直ちに改善を示す。電子・正孔対の生成がおこる有効量は、同期のために減少するように見える。本実施形態では、精巧なタイミング電子装置が用いられて、例えばATEクロックなどのテスタクロックのエッジの遷移に関してレーザパルスのタイミングを精密に制御する。この種の制御により、LADAのために、対象となるトランジスタを通って伝搬する信号の遅延又は進行を精密に変えることができる。   FIG. 2 shows an embodiment using a pulsed laser source with sufficient energy instead of a continuous wave laser. This embodiment relates to the application of photon absorption to accurately inject carriers into an IC for the purpose of locating defects using LADA technology, and IC characterization and the discovery of ways to improve the design. Can be used. The technique is based on photons reaching the focal point in the transistor so that the photon energy transmitted is greater than the energy required to generate electron-hole pairs. (For example, for silicon,> 1.1 eV, other ICs such as GaAs, SiGe, InP, etc. have different band gap energies). Photon stimulation in this embodiment requires excitation with laser pulses in the nanosecond to femtosecond range. The signal is localized at the focal point of the laser, showing an immediate improvement in defect localization. The effective amount of generation of electron-hole pairs appears to decrease due to synchronization. In this embodiment, elaborate timing electronics are used to precisely control the timing of the laser pulses with respect to the transition of the edge of a tester clock, such as an ATE clock. This type of control can precisely change the delay or progression of the signal propagating through the transistor of interest for LADA.

図2は本発明の一実施形態を示しており、先行技術のようにDUT210がATE215と連結される。しかし、図2の実施形態では、ナノ秒からフェムト秒のレーザパルスはパルスレーザ源225によって生成され、そして、傾斜可能なミラー230及び235と対物レンズ240とを用いてDUT210に焦点が合わせられる。2pLADAでは、レーザ源225は、シリコンのバンドギャップより長い、つまり1107nmより長い波長のパルスレーザビームを提供する。一実施形態では、1550nmの波長が使用されるが、別の実施形態では、1340nm又は1250nmが用いられる。一方で、同じ装置が単一フォトンLADAに用いられてもよく、その場合にはレーザ源は、1064nmなどの波長のパルスビームを提供してもよい。この実施形態では、傾斜可能なミラー230及び235はレーザ走査型顕微鏡(LSM)として適用される。また、一部の実施形態では、ソリッドイマージョンレンズ(SIL)が対物レンズ装置240の一部として用いられる。   FIG. 2 illustrates one embodiment of the present invention, in which a DUT 210 is connected to an ATE 215 as in the prior art. However, in the embodiment of FIG. 2, nanosecond to femtosecond laser pulses are generated by the pulsed laser source 225 and focused on the DUT 210 using tiltable mirrors 230 and 235 and the objective lens 240. In 2pLADA, the laser source 225 provides a pulsed laser beam with a wavelength longer than the band gap of silicon, ie longer than 1107 nm. In one embodiment, a wavelength of 1550 nm is used, while in another embodiment, 1340 nm or 1250 nm is used. On the other hand, the same device may be used for single photon LADA, in which case the laser source may provide a pulsed beam with a wavelength such as 1064 nm. In this embodiment, tiltable mirrors 230 and 235 are applied as a laser scanning microscope (LSM). In some embodiments, a solid immersion lens (SIL) is used as part of the objective lens device 240.

従来のLADAシステムでは、レーザは常に出力されている。しかし、本発明の実施形態では、非常に短いパルスが用いられる。このため、レーザパルスがデバイスに到達するときにデバイス遷移が生じるということは重要である。これを実現するために、トリガー信号245はATEから取得され、タイミング電子装置260に入力され、タイミング電子装置260はパルスレーザ225を制御してレーザパルスをATEのテスト信号に同期させる。   In the conventional LADA system, the laser is always output. However, in embodiments of the present invention, very short pulses are used. For this reason, it is important that device transitions occur when a laser pulse reaches the device. To accomplish this, a trigger signal 245 is obtained from the ATE and input to the timing electronics 260, which controls the pulse laser 225 to synchronize the laser pulse with the ATE test signal.

まず、テスタ(ATE)215は、図2に示されるシステムを用いて、DUT210の限界の設定を決定するためにテストベクトル一式を適用するように動作される。すなわち、テストベクトルの電圧と周波数は、例えばDUTがテストループ回数の50%に不合格になるなどの、DUTがテストに不合格になる寸前の点又はテストにちょうど不合格になる点、を決定するように変更される。これがDUTの合格・不合格の境界条件である。そして、電圧と周波数設定は、反復テスト信号を生成して、その合格・不合格の境界条件で繰り返してDUTを刺激するように用いられる。   First, tester (ATE) 215 is operated to apply a set of test vectors to determine the limit settings of DUT 210 using the system shown in FIG. That is, the voltage and frequency of the test vector determines the point just before the DUT fails the test, or just fails the test, for example, the DUT fails 50% of the number of test loops. To be changed. This is the boundary condition for pass / fail of DUT. The voltage and frequency settings are then used to generate a repetitive test signal and repeatedly stimulate the DUT at the pass / fail boundary conditions.

DUTが境界条件で刺激されるとき、同期信号245がテスタ215からタイミング電子装置260へと送信される。タイミング電子装置260は、ピコ秒からフェムト秒のパルス幅で、かつ2pLADAのためにシリコンのバンドギャップより高い、又は単一フォトンLADAのためにより短い波長のレーザパルスを取得するために、レーザ源225を制御する。2pLADAでは、一般に、波長は約1250nm〜1550nmであり、パルス幅は約100fsである。単一フォトンLADAでは、波長は1064nmであってよく、パルス幅は約100fsである。レーザパルスは、DUT240の関心領域を走査して、DUTのスイッチング時間を増加又は減少させ、DUTが境界条件を越えるようにする。すなわち、DUTが不合格になる寸前になるようにテストベクトルの電圧・周波数が設定される場合、DUTが不合格になるようにレーザパルスのタイミングが決められる。反対に、DUTがちょうど不合格になるようにテストベクトルの電圧・周波数が設定される場合、DUTがテストに合格するようにレーザパルスのタイミングが決められる。この間、DUTの出力は欠陥の位置を決定するためにモニターされる。つまり、DUTからの出力信号が不合格を示す瞬間(レーザビームがなければDUTは合格するであろう)において、DUT上のビームの位置が求められ、不合格の原因となるトランジスタの位置を決定する。反対に、DUTからの出力信号が合格を示す瞬間(レーザビームがなければDUTは不合格になるであろう)において、DUT上のビームの位置が求められ、先立って不合格の原因となり、現在は合格になったトランジスタの位置を決定する。   A synchronization signal 245 is transmitted from the tester 215 to the timing electronics 260 when the DUT is stimulated at a boundary condition. Timing electronics 260 uses laser source 225 to acquire laser pulses at picosecond to femtosecond pulse widths and higher than the silicon bandgap for 2pLADA or shorter for single photon LADA. To control. In 2pLADA, the wavelength is generally about 1250 nm to 1550 nm and the pulse width is about 100 fs. For single photon LADA, the wavelength may be 1064 nm and the pulse width is about 100 fs. The laser pulse scans the region of interest of the DUT 240 to increase or decrease the DUT switching time and cause the DUT to exceed boundary conditions. That is, when the voltage / frequency of the test vector is set so that the DUT is about to fail, the laser pulse timing is determined so that the DUT fails. Conversely, if the voltage and frequency of the test vector is set so that the DUT just fails, the laser pulse is timed so that the DUT passes the test. During this time, the output of the DUT is monitored to determine the position of the defect. That is, at the moment the output signal from the DUT fails (the DUT will pass if there is no laser beam), the position of the beam on the DUT is determined and the position of the transistor causing the failure is determined. To do. On the other hand, at the moment when the output signal from the DUT shows a pass (the DUT will fail if the laser beam is not present), the position of the beam on the DUT is determined in advance, causing the failure, Determines the position of the transistor that passed.

同期信号がテスタから取得されるので、トランジスタにおけるフォト生成(単一フォトン又は2フォトン)作用の量を変えるために、レーザパルスのタイミングが変更可能であるということを理解する必要がある。つまり、レーザパルスのタイミングは、DUTのスイッチング時間を増加又は減少させる量を増加又は減少させるために変更可能である。この能力は、欠陥の位置に加えて欠陥の重大度を決定する助けになる。   Since the synchronization signal is obtained from the tester, it should be understood that the timing of the laser pulses can be varied to change the amount of photo generation (single photon or two photon) action in the transistor. That is, the timing of the laser pulses can be changed to increase or decrease the amount by which the DUT switching time is increased or decreased. This ability helps determine the severity of the defect in addition to the position of the defect.

また、本発明の実施形態では、タイミング電子装置が用いられて、テスタ(例えばATE)クロックのエッジの遷移に関してレーザパルスのタイミングを精密に制御する。この種類の制御によって、対象となるトランジスタを通って伝搬する信号の遅延又は進行を精密に変えることができる。一実施例では、図2Aに示されるように、2つの位相ロックループ(PLL)が用いられてパルスレーザを精密に制御する。図2Aでは、ATE215はクロック信号であるClkとテストループ信号であるテストループを提供する。クロック信号とテストループ信号の双方はDUTに入力され、タップされて、第1のPLLを形成するタイミング電子装置260に送信される。レーザ源225は第2のPLLを含む。   Also, in embodiments of the present invention, timing electronics are used to precisely control the timing of the laser pulses with respect to the transition of the tester (eg, ATE) clock edges. This type of control can precisely change the delay or progression of the signal propagating through the transistor of interest. In one embodiment, as shown in FIG. 2A, two phase locked loops (PLL) are used to precisely control the pulsed laser. In FIG. 2A, ATE 215 provides a clock signal Clk and a test loop signal test loop. Both the clock signal and the test loop signal are input to the DUT, tapped and transmitted to the timing electronics 260 that forms the first PLL. Laser source 225 includes a second PLL.

つまり、レーザ源225のPLLは、レーザパルスのパルス周波数が安定して、所望の周波数(例えば100MHz)に正確に合うことを確実にする。一方、タイミング電子装置の第1のPLLは、ATEのクロック信号に対して第2のPLLの周波数を同期させる。特に、本文脈において、同期とは、レーザパルスとクロックパルスとが同時であることを必ずしも意味するわけではなく、むしろレーザパルスとクロックパルスとはテストループ期間にわたって同期される。例えば、パルス列227によって表されるように、あらゆるクロックパルスにおいてパルスがクロック信号の中心に現れるか、又は、パルス列229によって表されるように、パルスが各クロックパルスの最後に現れるように、レーザパルスのタイミングがずらされてもよい。すなわち、レーザパルスは、ATEのクロック信号に関して遅らせる又は進めてもよいが、ATEのクロック信号への同期は維持される。   That is, the PLL of the laser source 225 ensures that the pulse frequency of the laser pulse is stable and accurately matches the desired frequency (eg, 100 MHz). On the other hand, the first PLL of the timing electronic device synchronizes the frequency of the second PLL with respect to the ATE clock signal. In particular, in the present context, synchronization does not necessarily mean that the laser pulse and the clock pulse are simultaneous, but rather the laser pulse and the clock pulse are synchronized over the test loop period. For example, the laser pulse so that the pulse appears at the center of the clock signal in every clock pulse, as represented by pulse train 227, or the pulse appears at the end of each clock pulse, as represented by pulse train 229. The timing may be shifted. That is, the laser pulse may be delayed or advanced with respect to the ATE clock signal, but synchronization to the ATE clock signal is maintained.

一方で、下記に詳細に記載されるように、レーザパルスの周波数はATEクロック信号の倍数でもよい。例えば、レーザパルス列223は、ATEのすべての1つずつのクロックパルスのために7つのレーザパルスが生成されるように、7の乗数を有する。1より大きい乗数を用いて、欠陥が、立ち上がりエッジにあるか立ち下がりエッジにあるかなどを検査することができる。また、各クロックパルスの複数のレーザパルスが進行・遅延機能を担うので、パルスの遅延又はずれを提供する必要はない。反対に、1より小さい乗数を有することも可能である。例えば、パルス列224では、レーザパルスが1クロック信号おきにのみ到達するように、乗数は1/2である。このような装置は、欠陥が実際にレーザパルスに起因することを確証するために用いられてもよい。これは、欠陥がレーザパルスに起因する場合、デバイスは、時間に対して約50%で不合格になるためである
図3では、同期装置を得るための実施形態が示される。ナノ秒からフェムト秒の持続時間のパルスレーザ源(1)からの出力パルスは、中間の位相ロックループ(PLL)回路(3)を介して集積回路(IC)(2)のクロックサイクルに同期されることができる。この構成において、PPL回路は、ICのクロックサイクル周波数を受信し、同じ周波数の内部水晶発振器にロックする。この実施形態では、クロックと水晶発振器の周波数とは100MHzに固定される。ICクロック信号はATE(図示せず)によって生成されてもよい。これにより、1:1の光パルスとトランジスタのスイッチングイベントとの同期比が可能になる。実際には、この条件において、これらの値はフォトン吸収速度の効果が個別に減衰される前の、1kHz〜10GHzの範囲のいずれでも固定されることが可能である。
On the other hand, as described in detail below, the frequency of the laser pulse may be a multiple of the ATE clock signal. For example, the laser pulse train 223 has a multiplier of 7 so that seven laser pulses are generated for every single clock pulse of the ATE. A multiplier greater than 1 can be used to inspect whether the defect is at the rising edge or the falling edge. In addition, since a plurality of laser pulses of each clock pulse have a progression / delay function, there is no need to provide a delay or deviation of the pulses. Conversely, it is possible to have a multiplier less than one. For example, in the pulse train 224, the multiplier is ½ so that the laser pulse reaches only every other clock signal. Such an apparatus may be used to verify that the defect is actually due to the laser pulse. This is because if the defect is due to a laser pulse, the device will fail about 50% over time. In FIG. 3, an embodiment for obtaining a synchronizer is shown. The output pulses from the pulsed laser source (1) of nanosecond to femtosecond duration are synchronized to the clock cycle of the integrated circuit (IC) (2) via an intermediate phase locked loop (PLL) circuit (3). Can. In this configuration, the PPL circuit receives the IC clock cycle frequency and locks to an internal crystal oscillator of the same frequency. In this embodiment, the frequency of the clock and the crystal oscillator is fixed at 100 MHz. The IC clock signal may be generated by an ATE (not shown). This allows a synchronization ratio between the 1: 1 light pulse and the transistor switching event. In practice, under this condition, these values can be fixed in any of the 1 kHz to 10 GHz range before the effect of the photon absorption rate is individually attenuated.

一般に、各パルスに含まれるピーク光パワーは繰返し数に反比例するので、1GHzより速い光源は、2pLADAなどを伴う非線形検査には望ましくないということが本明細書では特に言及される。そのため、高繰返し数は、もしあるとしても無効である2フォトン吸収を生じるような低ピーク光パワーと等しい。1:1の同期比では、単一フォトンは1064nmで検査されるが、光電子の相互作用が入射光パワーに比例して変化するので数GHzの光源が有効であり得る。さらに、2フォトン吸収の効果は入射パルスの持続時間に正比例し、そこでフェムト秒の光パルスがピコ秒又はナノ秒の選択肢よりも高いピーク光パワーを促し、そのため非線形吸収を向上するということは注目すべきである。結果的に、非線形検査では超高速(すなわち、ピコ秒又はフェムト秒)の光パルスが利用されることが望ましい。一方で、単一フォトン検査では、パルス持続時間は吸収速度に関する制限パラメータではないので、性能を制約しない。もし何かあるとするなら、追加の検査パラメータを可能にする(例えば、光パルスの相互作用時間対光電子デバイス刺激の測定など)。さらに、シリコン吸収係数は、2フォトン吸収用波長(すなわち、1250nm以上)と比較して、単一フォトン波長(1130nm未満)ではより大きい。   In general, it is specifically mentioned herein that a light source faster than 1 GHz is not desirable for non-linear inspection involving 2pLADA, etc., because the peak optical power contained in each pulse is inversely proportional to the repetition rate. Thus, a high repetition rate is equal to a low peak optical power that produces 2-photon absorption that is invalid, if any. At a 1: 1 synchronization ratio, a single photon is inspected at 1064 nm, but a light source of a few GHz may be useful because the photoelectron interaction varies in proportion to the incident light power. In addition, it is noted that the effect of two-photon absorption is directly proportional to the duration of the incident pulse, where femtosecond light pulses promote higher peak light power than picosecond or nanosecond options, thus improving nonlinear absorption. Should. As a result, it is desirable to utilize ultrafast (ie, picosecond or femtosecond) light pulses in non-linear inspection. On the other hand, in single photon inspection, the pulse duration is not a limiting parameter on the absorption rate, so it does not limit performance. If there are any, allow additional inspection parameters (eg, measurement of light pulse interaction time versus optoelectronic device stimulation). Furthermore, the silicon absorption coefficient is larger at a single photon wavelength (less than 1130 nm) compared to a two-photon absorption wavelength (ie, greater than 1250 nm).

効果を維持する目的で、入射光パルスの整数倍をトランジスタスイッチングイベント(又はデバイスのクロック周波数)に合致させるために同期装置を変更してもよい。これを導くため、レーザ源は、1GHzより高い繰返し数を生成し、同期比を補正するためにパルス最適化後の所定の位置に計測可能なパルスピッカーモジュールを有するように、設計される必要がある。例えば、各入射光パルスをあらゆるトランジスタスイッチングイベントに合致させるかわりに、あらゆる第2パルスをあらゆるその後のスイッチングイベントに合致させて、2:1の同期比を作り出してもよい。実際に、これは200MHzの繰返し数レーザと100MHzのデバイス周波数、又は1GHzの繰返し数レーザと500MHzのデバイス周波数などの使用に変換できる。代替的に、テストループ信号との同期におけるクロックパルスとの光電子的なオーバーラップに、比が対応する限りにおいて、比を3:1又は4:1などになるように調整してもよい。この同期装置において、フォトン吸収の効果は減少しないが、吸収がおこる比は、同期比に従って負のスケールのフォトン信号強度を生じる。これが集積回路のレーザ誘導検査にとって制限要素とならないということは、本明細書において特に言及される。各テスト対象デバイスには、可能である最大同期比を決定するために、フォトンスケーラビリティ較正をおこなうための要件がある。さらに、2フォトン吸収は、シリコンでは約1200nmより大きい波長で単一フォトン吸収より優位になり始めるので、調整可能な光源(つまり、1000nm〜1600nm出力波長)をそのようなシステムに統合することによって、単一フォトンと2フォトン吸収方法とが相互交換可能になる。   In order to maintain the effect, the synchronizer may be modified to match an integer number of incident light pulses to the transistor switching event (or device clock frequency). To guide this, the laser source needs to be designed to have a pulse picker module that generates repetition rates higher than 1 GHz and can be measured in place after pulse optimization to correct the synchronization ratio. is there. For example, instead of matching each incident light pulse to every transistor switching event, every second pulse may be matched to every subsequent switching event to create a 2: 1 synchronization ratio. In practice, this can be translated into the use of a 200 MHz repetition rate laser and 100 MHz device frequency, or a 1 GHz repetition rate laser and 500 MHz device frequency. Alternatively, the ratio may be adjusted to be 3: 1, 4: 1, etc., as long as the ratio corresponds to optoelectronic overlap with the clock pulse in synchronization with the test loop signal. In this synchronizer, the effect of photon absorption is not reduced, but the ratio at which absorption occurs results in a negative scale photon signal intensity according to the synchronization ratio. It is specifically mentioned herein that this is not a limiting factor for laser guided inspection of integrated circuits. Each device under test has a requirement to perform a photo scalability calibration to determine the maximum possible sync ratio. In addition, since two-photon absorption begins to dominate single photon absorption at wavelengths greater than about 1200 nm in silicon, by integrating a tunable light source (ie, 1000 nm to 1600 nm output wavelength) into such a system, Single photons and two-photon absorption methods are interchangeable.

これらの周波数(すなわち、クロックと水晶発振器周波数)が共にロックされると、PLL回路出力信号は100MHzの(又はクロック周波数の)フィルタ回路を介してパルスレーザに送信されて、入力刺激としての役割を担う。ここでの有利性はPLL回路が出力信号の位相に対して完全な制御を有するということにある。ゆえに、レーザの光出力の繰返し数、そしてパルス到達時間を制御可能である。これは、ICからの出力クロック周波数と発振器(9)のパルス源からのトリガー出力とを比較することによって証明可能である。この実施例において、PPL回路は約600fsの位相遅延を電子的に許容可能であるが、基板の電気的ジッタのため、最小の位相遅延は約20psに設定される。システムの電気的ジッタは、評価される個々のトランジスタのスイッチング時間に関連して光パルスが配置されるところの正確度に正比例する。ゆえに、システムの電気的ジッタは20psであるので、光配置の正確度もまた20psであり、これは1対1で対応する。電子的配置誤差がより大きい、例えば2pLADAフェムト秒パルス持続時間より大きい場合、取得されたタイミングの効果を無効にし得るので、これは重要なパラメータである。フェムト秒の光パルスは、効果的な2フォトン吸収に要求されるような局所的なエネルギー密度を増加させる。しかし、電気的ジッタが分離したキャリア発生時間スケール以上になるとき、ジッタはその後の信号生成、及びこのとき時間分解されたデータの時間的正確性を制限し得る。   When these frequencies (ie clock and crystal oscillator frequencies) are locked together, the PLL circuit output signal is sent to the pulsed laser through a 100 MHz (or clock frequency) filter circuit to act as an input stimulus. Bear. The advantage here is that the PLL circuit has complete control over the phase of the output signal. Therefore, it is possible to control the repetition number of the laser light output and the pulse arrival time. This can be proved by comparing the output clock frequency from the IC with the trigger output from the pulse source of the oscillator (9). In this embodiment, the PPL circuit can electronically tolerate a phase delay of about 600 fs, but due to the electrical jitter of the substrate, the minimum phase delay is set to about 20 ps. The electrical jitter of the system is directly proportional to the accuracy with which the light pulses are placed in relation to the switching times of the individual transistors being evaluated. Therefore, since the electrical jitter of the system is 20 ps, the optical placement accuracy is also 20 ps, which corresponds one-to-one. This is an important parameter as the electronic placement error is larger, for example greater than 2pLADA femtosecond pulse duration, as the effect of the acquired timing may be negated. Femtosecond light pulses increase the local energy density as required for effective two-photon absorption. However, when the electrical jitter is above the isolated carrier generation time scale, the jitter can limit the subsequent signal generation and the temporal accuracy of the time-resolved data at this time.

そして、レーザパルスはレーザ走査型顕微鏡(LSM)(4)と連結され、IC上の特定の位置へ正確に伝送されることが可能である。LSMは、グラフィカル・ユーザ・インタフェース及び特注のデジタル信号処理装置(DSP)一式を備えたコンピュータ(6)を用いて制御される。開示の実施形態では、このアプリケーション一式は、事前に構成したDSP回路(7)を介して、PLL回路と直接的に通信できる能力をエンドユーザに提供すると共に、PLL回路は、例えばパルスの遅延又は進行によって、レーザパルスがデバイスへ到達する時間を完全に制御する。   The laser pulse is connected to a laser scanning microscope (LSM) (4) and can be accurately transmitted to a specific position on the IC. LSM is controlled using a computer (6) with a graphical user interface and a custom digital signal processor (DSP) suite. In the disclosed embodiment, this set of applications provides the end user with the ability to communicate directly with the PLL circuit via a pre-configured DSP circuit (7), and the PLL circuit, for example, a pulse delay or Progression completely controls the time that the laser pulse reaches the device.

デバイス(2)に関して、特注アプリケーションインターフェイス(5)を使用して事前に調整したLADA合格・不合格値を生成するために電気的に刺激されることが可能である。この基板では、リセットスイッチを選択することで事前に挿入される、ロードされた基準値に対して、カウンタ、ラッチ、及びシフトレジスタ装置からのリアルタイムの取得値が比較される。リアルタイムでロードされたカウンタ値の精密制御は、IC上での動作を可能にするラッチのタイミングを変化させるアプリケーション・インターフェイス・ボードの精密遅延アナログポテンショメータで制御されてもよい。この構成により、ユーザは主に合格、不合格、又は平衡のコンパレータ出力値を調整することができる。そして、これらの合格・不合格出力値はデータ調整回路(この実施例ではフィールド・プログラマブル・ゲートアレイFPGA8)へと送信され、該データ調整回路はリアルタイムでの合格・不合格のデジタル刺激を受け入れるようにプログラムされ、0%〜100%の不合格値を測定するようにスケーリングされ、平均されたデジタル出力(約40μs期間)を伝送し、グラフィカル・ユーザ・インタフェースにおける視覚化の向上と、生じる合格・不合格レベルのバイアスのために再び0%〜100%の不合格値がスケーリングされる。また、データ調整回路は、アプリケーション・ボードの出力遅延の電圧を較正することによってレーザ誘導タイミング遅延の大きさを算出するために、アプリケーション・インターフェイス・ボードと共に用いられてもよい。   With respect to device (2), it can be electrically stimulated to generate a pre-adjusted LADA pass / fail value using a custom application interface (5). The board compares real-time acquired values from the counter, latch, and shift register devices against a loaded reference value that is pre-inserted by selecting a reset switch. Precision control of the counter value loaded in real time may be controlled by a precision delay analog potentiometer on the application interface board that changes the timing of the latches that allow operation on the IC. With this configuration, the user can mainly adjust the pass, fail, or balance comparator output values. These pass / fail output values are then sent to a data adjustment circuit (in this example, a field programmable gate array FPGA 8) that accepts the real-time pass / fail digital stimulus. Programmed, and scaled to measure 0% to 100% failure values, transmits an averaged digital output (approximately 40 μs duration), and provides improved visualization in the graphical user interface and resulting pass The reject value of 0% to 100% is again scaled due to the fail level bias. The data conditioning circuit may also be used with the application interface board to calculate the magnitude of the laser induced timing delay by calibrating the output delay voltage of the application board.

上述の実施形態において、チューナブルパルスレーザ源が用いられ、パルス周波数はATEクロックに同期するために調整される。これらの実施形態は実施可能であるが、調整されるパルスレーザ源は実のところ高価であり、上述の位相ロックループを必要とする。図2Bには別の実施形態が示されており、これはより簡易な一定パルスレーザ255を用いてLADAテストを可能にする。例えば、モードロックレーザ源が使用されてもよい。モードロックとは、レーザがピコ秒又はフェムト秒のオーダーで極めて短い持続時間の光パルスを生成するように作られる光学系における技術である。レーザパルスはクロックとして用いられ、タイミング電子装置265に伝送される。従来のATEはクロック入力ポートを備えており、クロックClkとDUT用のテストループ信号を生成する目的で入力クロックを使用するようにプログラム可能である。それゆえ、一実施例では、タイミング電子装置265からのクロック信号がATEに入力され、ATEは、クロックとテストループ信号を生成するために、入力されるクロック信号を使用するようにプログラムされる。   In the embodiment described above, a tunable pulsed laser source is used and the pulse frequency is adjusted to synchronize with the ATE clock. Although these embodiments are feasible, the tuned pulsed laser source is actually expensive and requires the phase locked loop described above. Another embodiment is shown in FIG. 2B, which enables LADA testing using a simpler constant pulse laser 255. For example, a mode-locked laser source may be used. Mode-locking is a technique in optical systems where the laser is made to produce very short duration light pulses on the order of picoseconds or femtoseconds. The laser pulse is used as a clock and transmitted to the timing electronics 265. A conventional ATE has a clock input port and is programmable to use an input clock for the purpose of generating a test loop signal for the clock Clk and DUT. Thus, in one embodiment, a clock signal from timing electronics 265 is input to the ATE, and the ATE is programmed to use the input clock signal to generate a clock and a test loop signal.

しかし、上述したように、パルスレーザLADAの最も多くの利益を得るために、レーザパルスが、クロックサイクル中の様々な時間、例えば立ち上がりエッジ、中間、立ち下がりエッジなどでトランジスタに到達するようにパルスを調整することが望ましい。これは、図2、図2A、及び図3の実施形態において、レーザパルスを遅らせる又は進めることによっておこなわれる。しかし、図2Bの実施形態では、レーザパルスは一定であり、変更できないので、レーザパルスを遅らせる又は進めることは現実的な選択肢ではない。そのため、一実施形態において、ATEは、タイミング電子装置265から受信したクロック信号との同期において、クロック信号を遅らせる又は進めるようにプログラムされる。この方法では、トランジスタへのレーザパルスの到達タイミングが、ATEクロック信号の立ち上がりエッジ、立ち下がりエッジなどに合わせられてもよい。   However, as mentioned above, in order to obtain the most benefit of the pulsed laser LADA, the laser pulse is pulsed to reach the transistor at various times during the clock cycle, eg rising edge, middle, falling edge, etc. It is desirable to adjust. This is done in the embodiments of FIGS. 2, 2A, and 3 by delaying or advancing the laser pulse. However, in the embodiment of FIG. 2B, the laser pulse is constant and cannot be changed, so delaying or advancing the laser pulse is not a practical option. Thus, in one embodiment, the ATE is programmed to delay or advance the clock signal in synchronization with the clock signal received from the timing electronics 265. In this method, the arrival timing of the laser pulse to the transistor may be matched with the rising edge, falling edge, etc. of the ATE clock signal.

一方で、通常ではATEとLADAテスタとは異なる製造者によって製造され、実際のテストはさらに第3者である企業の技術者によっておこなわれるので、テスト技術者の操作を簡易にし、ATEからの信号の遅延又は進行をしなくてもよいということは有益である。このことは、位相シフタ275を用いておこなわれ、図2Bの実施形態に表される。つまり、タイミング電子装置265からのクロック信号出力は、位相シフタ275を用いて、レーザパルスに関して進めるか又は遅らせることができる。そして、結果として変更された信号は入力クロック信号としてATEに送信される。従って、ATEがクロック及びテストループ信号を出力するとき、双方の信号は、レーザパルスに関してずらされるか又は遅らせることができる。   On the other hand, the ATE and LADA tester are usually manufactured by different manufacturers, and the actual test is further performed by a third-party company engineer, which simplifies the operation of the test engineer and provides a signal from the ATE. It is beneficial that there is no need to delay or progress. This is done using the phase shifter 275 and is represented in the embodiment of FIG. 2B. That is, the clock signal output from the timing electronics 265 can be advanced or delayed with respect to the laser pulse using the phase shifter 275. As a result, the changed signal is transmitted to the ATE as an input clock signal. Thus, when the ATE outputs a clock and test loop signal, both signals can be shifted or delayed with respect to the laser pulse.

(実施例)
パルス光源を備えるパルスLADAシステムの構築により、評価され測定される動作デバイスの新規の態様が可能になる。従来の単一フォトン又は代替の2フォトンLADAでCWレーザが利用される際、光放射は、潜在的に有害なレベルの侵入性を有する個別のトランジスタと恒常的に相互作用している。一方で、パルスLADA方法では、個別のトランジスタのスイッチング特性が物理的2次元と同程度で特定されることを可能にする。広範囲のパルスLADA概念は、以下に詳細に記載される。
(Example)
The construction of a pulsed LADA system with a pulsed light source allows a new aspect of the operating device to be evaluated and measured. When a CW laser is utilized in a conventional single photon or alternative two-photon LADA, the light emission constantly interacts with individual transistors having a potentially harmful level of invasion. On the other hand, the pulse LADA method allows the switching characteristics of individual transistors to be specified to the same extent as in physical two dimensions. The extensive pulse LADA concept is described in detail below.

従来のCW・LADA刺激では、デバイス理論と実施とから、p型金属酸化物半導体(PMOS)トランジスタからのレーザ誘導デバイス摂動の大きさが近接のn型(NMOS)を支配するということがわかる。レーザビームの直径はp型と近接のn型トランジスタの双方に対応するので、結果としての空間分解能は不合格のトランジスタを区別するには不十分である。一方、開示のパルス装置における実施形態によると、より大きい波長のレーザが使用されるときでも、より高い空間分解能を得るために時間的分解能が使用される。つまり、入射パルスが検査されるトランジスタの正確な時間的スイッチング間隔に調整され、また各パルスに含まれるピークパワーがCWモードより著しく高いことから、PMOS及びNMOSの双方のトランジスタの位置を、接近して、個別に特定及び分離することが可能である。これはCW励起下では不可能であり、それゆえ、より小さな設計ルールにおいてすら、探究されるべき半導体デバイス設計デバッグと特性との新規の実験分野を作り出している。これについて、最新技術のノードがより低いナノメータ規模の幾何学に向かっているときに、光誘導トランジスタ認識及び動作特性が非常に重要であるとする半導体デバイス欠陥解析のコミュニティ内で、関心が大きくなっている。そのため、同期パルスLADAは対応するCWよりも高い価値がある。   In conventional CW • LADA stimulation, it can be seen from device theory and practice that the magnitude of the laser induced device perturbation from a p-type metal oxide semiconductor (PMOS) transistor dominates the nearby n-type (NMOS). Since the diameter of the laser beam corresponds to both p-type and adjacent n-type transistors, the resulting spatial resolution is insufficient to distinguish failing transistors. On the other hand, according to embodiments in the disclosed pulse device, temporal resolution is used to obtain higher spatial resolution even when larger wavelength lasers are used. That is, the incident pulses are adjusted to the exact time switching interval of the transistor being tested, and the peak power contained in each pulse is significantly higher than in the CW mode, so the PMOS and NMOS transistors are positioned closer together. Can be individually identified and separated. This is not possible under CW excitation, thus creating a new experimental field of semiconductor device design debug and characteristics to be explored, even with smaller design rules. In this regard, as state-of-the-art nodes are moving towards lower nanometer-scale geometries, there is growing interest within the semiconductor device defect analysis community where photoinduced transistor recognition and operating characteristics are very important. ing. Therefore, the synchronization pulse LADA has a higher value than the corresponding CW.

このような改善の概略的実施例は図4A〜図4Cに示される。連続波モードでは、通常はPMOS信号が優位になり、図4Aに示されるような単一信号の一般的な空間的分布をもたらす。個別のトランジスタの物理的分布を識別し、及び/又はこれらのLADAの表示をコンピュータ支援設計(CAD)のレイアウトに適合させることはここでは非常に困難である。図4Bに示されるように、理論的には、レーザ誘導作用の大きさに関わらず、各トランジスタは自身のLADA信号を生成するはずである。そしてこれらは、迅速な物理的及び/又は光電子的認識を可能にして、個別のトランジスタの物理的位置を完全に突き止めるであろう。このことは、上述された実施形態を用いてパルス領域で再現されることが可能である。すなわち、レーザパルスがユーザの選択によるPMOS及びNMOSトランジスタの位置で到達するように、レーザパルスはテスト信号にタイミングを合わせられ同期される。図4Cに示されるように、パルスは、PMOSトランジスタをテストするためのPMOSトランジスタのスイッチング、又はNMOSトランジスタをテストするためのNMOSトランジスタのスイッチングにタイミングを合わせることができる。そのため、レーザの空間的な適用範囲に関わらず、単一のトランジスタスイッチングの評価と、LADA信号をCADで増強した物理的な特定か、又は認識かの少なくとも一方とがおこなわれる。   A schematic example of such an improvement is shown in FIGS. 4A-4C. In continuous wave mode, the PMOS signal is usually dominant, resulting in the general spatial distribution of a single signal as shown in FIG. 4A. It is very difficult here to identify the physical distribution of the individual transistors and / or to adapt the display of these LADAs to a computer-aided design (CAD) layout. As shown in FIG. 4B, in theory, each transistor should generate its own LADA signal regardless of the magnitude of the laser guidance effect. These will then allow rapid physical and / or optoelectronic recognition to fully locate the physical location of the individual transistors. This can be reproduced in the pulse domain using the embodiments described above. That is, the laser pulse is timed and synchronized with the test signal so that the laser pulse arrives at the position of the PMOS and NMOS transistors as selected by the user. As shown in FIG. 4C, the pulse can be timed to switch the PMOS transistor to test the PMOS transistor or to switch the NMOS transistor to test the NMOS transistor. Therefore, regardless of the spatial application range of the laser, evaluation of single transistor switching and / or physical identification or recognition by enhancing the LADA signal with CAD are performed.

また、超高速パルスによる増大ピークパワーのさらなる利益は、(LADA信号をより効果的に生成する能力、つまりより少ない画像平均を取得することは別として)レーザ誘導のクリティカルタイミングパスの摂動における、(P−又はN−MOSトランジスタのどちらが関心の対象となるか次第で)一般化された増加か、又は減少かの少なくとも一方であり、そしてLADA信号収集の向上である。より大きい入射光パワーは、シリコン内のフォト注入キャリアの数を増加させ、次にデバイス構造内の光電子の変動を刺激する可能性を向上させる。これにより、低減された侵入性レベルでより迅速に測定可能である優れたLADA信号応答がもたらされ、パルス光源は、熱が蓄積して損傷する機会を限定し、実際にはオンであるより長くオフである。例えば、10psのパルス持続時間を備える超高速レーザと、100MHz繰返し数とでは、持続時間10nsの間オフであり、1:1000(オン:オフ)の比を作り出して、十分な冷却期間を提供する。しかし、これが加熱を引き起こす最終的なパワー比であるということは特に言及されるべきである。例えば、1kJの入射光エネルギーを含む単一の光パルスは上記の基準を満たすが、その他の一部の熱的又は非熱的光電子機構によって、デバイスを潜在的、恒久的に損傷するのに十分なエネルギーをもまた含む。   Also, the additional benefit of increased peak power from ultrafast pulses is (in addition to the ability to generate LADA signals more effectively, ie, obtaining less image averages) in perturbing the laser-guided critical timing path ( Depending on whether a P- or N-MOS transistor is of interest, it is at least one of a generalized increase or a decrease, and an improvement in LADA signal collection. Larger incident light power increases the number of photo-injected carriers in the silicon and then increases the possibility of stimulating photoelectron variations in the device structure. This results in an excellent LADA signal response that can be measured more quickly with a reduced level of intrusion, and the pulsed light source has limited chances for heat buildup and damage, rather than actually on Long off. For example, an ultrafast laser with a 10 ps pulse duration and 100 MHz repetition rate is off for a duration of 10 ns, creating a ratio of 1: 1000 (on: off) to provide a sufficient cooling period. . However, it should be specifically mentioned that this is the final power ratio that causes heating. For example, a single light pulse containing 1 kJ of incident light energy meets the above criteria but is sufficient to potentially and permanently damage the device through some other thermal or non-thermal optoelectronic mechanism. Also contains a lot of energy.

また、特定のトランジスタへ顕著なレベルの光パワーを非侵入的に注入するための設備では、以前には不問であったトランジスタの位置が乱されることがある。当然のこととして、(異なる感度のトランジスタが集まる)所定の関心領域近傍のより大きいレベルのフォトキャリア生成により、より広範囲のLADA表示位置の視覚化の可能性は増加する。これらの活性化領域は約10μA〜100μAのレーザ誘導光電流で刺激されることが可能である。しかし、10kW〜100kWに近いピーク光パワーを誇る超高速レーザパルスでは、(侵入性の安全レベルを維持するが)デバイスに10mA〜100mAの光電流を注入する可能性があり、このデバイスは「健康な」トランジスタを摂動するのに十分であり得る。   In addition, in a facility for injecting a significant level of optical power into a specific transistor in a non-intrusive manner, the position of a transistor that was previously unquestioned may be disturbed. Of course, the higher level of photocarrier generation near a given region of interest (collecting transistors of different sensitivities) increases the possibility of visualization of a wider range of LADA display positions. These activated regions can be stimulated with a laser induced photocurrent of about 10 μA to 100 μA. However, ultrafast laser pulses boasting peak optical powers close to 10 kW to 100 kW can inject 10 mA to 100 mA of photocurrent into the device (although maintaining an intrusive safety level). May be sufficient to perturb the transistor.

効果的な2フォトン吸収は、10MW/cm2を超える焦点レーザパワー密度を有するシリコンにおいて得られるが、単一フォトン値は、その相対的な吸収断面のため、約1/106倍小さい。評価されるトランジスタの空間的幾何学が減少するとき、効果的で、非侵入性のフォトキャリア注入に必要な入射光パワー(又は局所的パワー密度)のレベルも減少する。また、2フォトン吸収の生成は特定のパワー密度のしきい値に依存しない、つまり2フォトン吸収は、瞬間的で、量子力学的に規定された、非線形のプロセスであり、これは、3次非線形感受性の虚部に敏感である(すなわち、これはパワー密度依存ではなく、強度の二乗依存を示す)。   Effective two-photon absorption is obtained in silicon with a focused laser power density greater than 10 MW / cm 2, but the single photon value is about 1/106 times smaller due to its relative absorption cross section. As the spatial geometry of the transistor being evaluated decreases, the level of incident optical power (or local power density) required for effective and non-invasive photocarrier injection also decreases. Also, the generation of two-photon absorption does not depend on a specific power density threshold, ie two-photon absorption is an instantaneous, quantum mechanically defined, non-linear process, which is a third order non-linear Sensitive to the imaginary part of the sensitivity (ie, this is not a power density dependency but an intensity square dependency).

1250nmの2フォトン波長が、シリコン内部(吸収断面が1064nmより大きい)で625nmを効果的に生成するとしても、吸収プロセスの元来の強度依存は、吸収の全体的な相対的速度を低減する。2フォトン吸収は入射光強度の二乗に正比例する。さらに、シリコンのドーピングレベルも本記載に寄与する、つまり、増加又は減少したドーピング濃度は、波長の関数としての吸収レベルに影響を与える。しかし、この単一フォトンバイアス時には、トランジスタ内のレーシングか、又はスイッチングかの少なくとも一方の信号レベルのクリティカルタイミング分析の向上のための、別の新規のレーザプロービングとデバイス特性プラットフォームとが可能になる。CW・LADAは、侵入性による制限(つまり、レーザはいつもオンである)と、限られたパワー伝送能力とのため、この種の検査を提供できない。一方、時間分解パルスプロービングは、欠陥解析について、健全な、設計規定されたノードと、その後のダウンチェーンデバイス性能か、相互作用かの少なくとも一方とにおいて、初めてトランジスタのスイッチング物理的現象を検査することを可能にし得る。この種のデバイス特性を効果的に適用するために、必要とされる入射光パワーのレベルに対する理解が重要である。「健康な」トランジスタを摂動するには高ピークパワーを必要とするが、最小レベルの侵入性を容易にする。そこで、入射光パルスの持続時間の最適化が必要とされる。明白なことに、1064nmでのピコ秒パルスの持続時間は、トランジスタレベルで著しいレベルの入射光パワー(つまり、フォトキャリア生成)を提供する。それは例えば、100MHzの繰返し数での10psレーザパルスと、4mWの平均パワーとが、4Wピークパワーを生成するためである。しかし、レーザ繰返し数がテスト対象デバイスからの1GHzより速いクロック周波数に一致する場合、これは制限され得る。繰返し数の増加はピークパワーの減少をもたらす。このため、より適切な代替として、フェムト秒レーザ源が使用される。パルス持続時間は、1/1000に低減され、同じ大きさだけピークパワーを増加させるので(上述の例では4kW)、レーザ繰返し数は、ピーク光パワーのレベルを向上しながら、デバイス動作周波数に従って調整され得る。フェムト秒パルス持続時間のさらなる利益は時間的特性の改善であるが、上述のように、これは同期装置の電気的ジッタの大きさによって制限される。最後に、フェムト秒レーザパルスは、ピコ秒又はナノ秒パルスと比較して、光侵入性のレベルを低減し、デバイスへのレーザ誘導損傷の可能性を最小限にする。   Even though a 2 photon wavelength of 1250 nm effectively produces 625 nm inside silicon (absorption cross section greater than 1064 nm), the original intensity dependence of the absorption process reduces the overall relative rate of absorption. Two-photon absorption is directly proportional to the square of the incident light intensity. In addition, the doping level of silicon also contributes to the present description, i.e., the increased or decreased doping concentration affects the absorption level as a function of wavelength. However, during this single photon bias, another novel laser probing and device characterization platform is possible for improved critical timing analysis of signal levels, either racing within the transistor or switching. CW LADA cannot provide this type of inspection due to intrusion limitations (ie, the laser is always on) and limited power transfer capability. Time-resolved pulse probing, on the other hand, is the first to examine transistor switching physics for defect analysis at sound, well-designed nodes and subsequent downchain device performance or interaction. Can make it possible. In order to effectively apply this type of device characteristics, an understanding of the level of incident optical power required is important. Perturbing a “healthy” transistor requires high peak power, but facilitates a minimal level of intrusion. Therefore, it is necessary to optimize the duration of the incident light pulse. Obviously, the duration of the picosecond pulse at 1064 nm provides a significant level of incident light power (ie, photocarrier generation) at the transistor level. This is because, for example, a 10 ps laser pulse at a repetition rate of 100 MHz and an average power of 4 mW produce 4 W peak power. However, this can be limited if the laser repetition rate matches a clock frequency faster than 1 GHz from the device under test. Increasing the number of repetitions results in a decrease in peak power. For this reason, a femtosecond laser source is used as a more appropriate alternative. Since the pulse duration is reduced to 1/1000 and the peak power is increased by the same magnitude (4 kW in the example above), the laser repetition rate is adjusted according to the device operating frequency while improving the peak optical power level Can be done. A further benefit of femtosecond pulse duration is improved temporal characteristics, but as noted above, this is limited by the magnitude of the synchronizer electrical jitter. Finally, femtosecond laser pulses reduce the level of light penetration and minimize the possibility of laser induced damage to the device compared to picosecond or nanosecond pulses.

加えて、パルスLADAシステムは、精密なパルス配置能力の結果としての空間分解能の向上を示す。だが、CWモードのとき、リアルタイムでLADA情報を推測しながら、レーザは特定の関心領域を連続的に刺激する。回路機能の非常に秩序だったシークエンス同士の間に区別はなく(つまり、伝搬する信号パス対時間)、集合的な分布がPMOS支配のバイアスで取得されるので、空間的に平均化された2次元LADA画像が導かれる。しかし、パルスモードでは、約20psの正確性でこれらの伝搬速度パス同士を識別でき、横方向の解像度が向上された、大きく限定されたLADA信号表示が可能になる。これは、デバイスの動作周期において後期になるまでスイッチングされるように構成されていない、空間的に分離した近傍のトランジスタを、個別に、一時的に処理するためである。これにより、LADA分離解像度と物理的LADA解像度とを向上する。   In addition, the pulse LADA system exhibits improved spatial resolution as a result of precise pulse placement capabilities. However, when in CW mode, the laser continuously stimulates a specific region of interest while guessing LADA information in real time. There is no distinction between highly ordered sequences of circuit functions (ie, propagating signal paths versus time), and a collective distribution is acquired with PMOS-dominated bias, thus spatially averaged 2 A dimensional LADA image is derived. However, in the pulse mode, these propagation velocity paths can be distinguished from each other with an accuracy of about 20 ps, and a greatly limited LADA signal display with improved lateral resolution becomes possible. This is because the spatially separated neighboring transistors that are not configured to be switched until later in the device operation cycle are individually and temporarily processed. This improves the LADA separation resolution and the physical LADA resolution.

図5A〜図5Dでは、概略的例が示される。CWモードでは、LADA信号の空間的分布は時間平均されるので、結果としての2次元LADAマップは、個別のトランジスタのLADA信号強度に応じてバイアスとなる一般化された光電子構造を有する(これは通常、PMOSがNMOSを支配することによる)。図5Aに表されるこれらの図では、空間分解能が低くなり、CADオーバレイ性能が制限される。しかし、パルスモードでは、LADA画像は向上し、取得プロセスの時間分解性のため空間分解能は改善される。ここではデバイス動作を制御するイベントの、テスタに駆動されトランジスタに依存するシーケンスがあるので、空間と時間との関数として(そしてPMOSのバイアス作用を除くための十分な入射光パワーで)各トランジスタを個別に指定することによって、近接するトランジスタの影響は、LADA取得を妨げることから効果的に除かれる。各トランジスタは、2つの物理的次元(すなわち、XとY)及び時間において、各トランジスタを直接的に操作し、測定するための入射光パルスを可能にして、体系的、時間依存的順序でスイッチングされるように構成されている。結果として、異なる時間に取得され、それぞれが時間的空間的に分離する図を示している図5B〜図5Cのシークエンスで示されるように、取得されたLADA信号の空間分解能が向上し、それゆえ、追加の、以前には取得できなかったデバイスのデータが抽出される。   A schematic example is shown in FIGS. 5A-5D. In CW mode, the spatial distribution of the LADA signal is time averaged, so the resulting two-dimensional LADA map has a generalized optoelectronic structure that is biased according to the LADA signal strength of the individual transistors (this is (Usually because PMOS dominates NMOS). In these diagrams represented in FIG. 5A, the spatial resolution is low and the CAD overlay performance is limited. However, in pulse mode, the LADA image is improved and the spatial resolution is improved due to the time resolution of the acquisition process. Here is a sequence of events that control device operation, driven by the tester and dependent on the transistor, so that each transistor as a function of space and time (and with sufficient incident optical power to eliminate the PMOS bias effect) By specifying individually, the effects of adjacent transistors are effectively eliminated from interfering with LADA acquisition. Each transistor switches in a systematic, time-dependent order, allowing the incident light pulse to directly manipulate and measure each transistor in two physical dimensions (ie, X and Y) and time It is configured to be. As a result, the spatial resolution of the acquired LADA signal is improved, as shown in the sequence of FIGS. 5B-5C, which are acquired at different times, each showing a temporal and spatial separation diagram. Additional device data that could not be obtained before is extracted.

この技術によりLADAの特定データのみを収集することのほかに、さらなる光電子現象をも決定することも可能である。一例はレーザ誘導のキャリア寿命の測定である。キャリア寿命は、材料構成、寸法、幾何学的形状、電界の大きさ及び方向など、様々な光電子パラメータの数に依存するので、現在では、特定のデバイスの位置内部のキャリア寿命を定量化することが非常に困難である。しかし、パルスLADAでは、トランジスタ特有のLADAイベントの創出がレーザパルスの到達時間に関連付けられる、疑似的ポンプ・プローブ型の技術によって、この電子的時間スケールを直接的に測定することが可能である。測定されたキャリア寿命には、より正確な表示のためにシステムの電子的応答時間を考慮すること(つまり、減算)が必要とされ得る。   In addition to collecting only LADA specific data with this technique, it is also possible to determine further photoelectronic phenomena. One example is laser-induced carrier lifetime measurement. Since carrier lifetime depends on the number of various optoelectronic parameters such as material composition, dimensions, geometry, electric field magnitude and direction, now it is possible to quantify the carrier lifetime within the location of a particular device Is very difficult. However, in pulsed LADA, this electronic time scale can be measured directly by a pseudo-pump-probe type technique where the creation of transistor-specific LADA events is related to the arrival time of the laser pulse. The measured carrier lifetime may require consideration (ie, subtraction) of the system's electronic response time for a more accurate display.

単一フォトンLADA、すなわち、波長が1064nmのレーザパルスを用いたとき、測定されたLADA効果の大きさは、レーザ誘導光電流の大きさに正比例する(2フォトン技術ではLADA信号は2次的に応答するので、これは線形吸収を用いたときである)。一実施例では、LADA信号はレーザパルスの到達時間の関数として特定される。そして、キャリア寿命は結果としてのLADA信号の大きさを規定するので、キャリア寿命を抽出することが可能になる。   When using a single photon LADA, ie, a laser pulse with a wavelength of 1064 nm, the magnitude of the measured LADA effect is directly proportional to the magnitude of the laser-induced photocurrent (in the two-photon technique, the LADA signal is quadratic. This is when using linear absorption since it responds). In one embodiment, the LADA signal is specified as a function of the arrival time of the laser pulse. Since the carrier life defines the magnitude of the resulting LADA signal, the carrier life can be extracted.

一実施形態において、これがおこなわれるプロセスは、以下のとおりである。まず、レーザビーム(例えば、波長が1064nmのCWレーザビームなど)は、最適なLADA信号を取得するために、敏感なトランジスタを照射するように配置される。これは図7Aに示される。最適なLADA信号でのレーザビームによる空間座標は、トランジスタの適切な空間座標を示す。そして、CWレーザ源は無効にされ、パルスレーザ源が作動されて、レーザパルスはCWレーザから取得された同一の空間座標へと方向づけられる。レーザパルスのタイミングは、トランジスタに到達するテスタ(例えば、ATE)パルスとの適切な時間的オーバーラップを得るために、最適なLADA信号を取得し測定するように調整される。これは図7Bに示される。このとき、トランジスタのレーザスポットの最適化された空間的オーバーラップとテスト信号のレーザパルスの時間的オーバーラップが達成される。そして、レーザパルス到達時間はキャリア寿命を測定するように調整されることができる。具体的には、レーザパルスのタイミングは変更され、LADA信号がゼロに達するまで、LADA信号強度はそれぞれのタイミング位置で記録される(例えば、遅延又は進行の量)。そして、図7Cに示されるように、結果のLADA信号強度対応答時間はプロットされる。LADA信号が最大信号から最小信号に(又は、その反対に)変化するのに要した時間は、測定されたレーザ誘導キャリア寿命に対応する。上述のプロセスは、反復してDUTに電気テスト信号を印加するときにおこなわれる。   In one embodiment, the process by which this is done is as follows. First, a laser beam (for example, a CW laser beam having a wavelength of 1064 nm) is arranged to irradiate a sensitive transistor in order to obtain an optimal LADA signal. This is shown in FIG. 7A. The spatial coordinates of the laser beam with the optimal LADA signal indicate the proper spatial coordinates of the transistor. The CW laser source is then disabled, the pulse laser source is activated, and the laser pulses are directed to the same spatial coordinates obtained from the CW laser. The timing of the laser pulse is adjusted to obtain and measure the optimal LADA signal in order to obtain an appropriate temporal overlap with the tester (eg, ATE) pulse that reaches the transistor. This is shown in FIG. 7B. At this time, an optimized spatial overlap of the laser spot of the transistor and a temporal overlap of the laser pulses of the test signal are achieved. The laser pulse arrival time can then be adjusted to measure the carrier lifetime. Specifically, the timing of the laser pulse is changed and the LADA signal strength is recorded at each timing position (eg, the amount of delay or progression) until the LADA signal reaches zero. The resulting LADA signal strength versus response time is then plotted, as shown in FIG. 7C. The time taken for the LADA signal to change from the maximum signal to the minimum signal (or vice versa) corresponds to the measured laser induced carrier lifetime. The above process occurs when applying an electrical test signal to the DUT repeatedly.

(レーザ源)
数GHzの繰返し数のレーザ源は容易に入手可能であり、共振キャビティの長さを深く考慮して構成される、つまり、発振キャビティが短くなると繰返し数が大きくなる。キャビティの長さの制御について、キャビティ内共振ミラーの対向側に位置する圧電アクチュエータを含むことで操作とロックとが可能である。これは、繰返し数ロックの業界標準技術であるが、このような装置を容易にするために必要とされる電子ミキサ回路は、設計と適用とにおいて異なり得る。上記実施形態に記載されたように、同調パルスレーザ源をLADAテスタへ適切に取り込むために、2つのフィードバックループが必要とされ、そのうちの1つはレーザパルスの繰返し数を制御するためのもので、もう1つはパルスのタイミングをDUTクロックに同期させるためのものである。繰返し数を制御する第1のフィードバックループは、高電圧駆動の差信号を生成するため、レーザのフリーランニング繰返し周波数を入力クロック刺激と比較するミキサを含む。差信号は、圧電トランスデューサに入力されて共振キャビティの長さを調整し、パルス数が、供給されるクロック入力に適合するように、共振キャビティは所望の長さに調整される。このような設定の実施例は図6に示される。図6に表される回路に加え、第2の安定化装置が、比例積分増幅器からの出力電圧を継続的にモニターし補正するために含まれてもよい。これは、より長期間、つまり10分というよりも7日、繰返し数ロックが安定するように、一貫して高電圧増幅器が補正入力電圧を得ることを確実にする。
(Laser source)
A laser source with a repetition rate of several GHz is readily available and is configured with deep consideration of the length of the resonant cavity, that is, the repetition rate increases as the oscillation cavity becomes shorter. The cavity length can be controlled and locked by including a piezoelectric actuator located on the opposite side of the intracavity resonant mirror. This is an industry standard technique for repetition rate locking, but the electronic mixer circuit required to facilitate such devices can vary in design and application. As described in the above embodiment, two feedback loops are required to properly incorporate the tuned pulse laser source into the LADA tester, one of which is for controlling the number of repetitions of the laser pulse. The other is for synchronizing the timing of the pulse with the DUT clock. The first feedback loop controlling the number of repetitions includes a mixer that compares the free running repetition frequency of the laser with the input clock stimulus to generate a high voltage driven difference signal. The difference signal is input to the piezoelectric transducer to adjust the length of the resonant cavity, and the resonant cavity is adjusted to the desired length so that the number of pulses matches the supplied clock input. An example of such a setting is shown in FIG. In addition to the circuit depicted in FIG. 6, a second stabilizer may be included to continuously monitor and correct the output voltage from the proportional-integral amplifier. This ensures that the high voltage amplifier consistently obtains the correct input voltage so that the repetition rate lock is stable for a longer period of time, ie 7 days rather than 10 minutes.

本明細書に記載される処理及び技術について、特定の装置には本質的に関連していないこと、そしてあらゆる適切な構成部の組合せによって適用されることが理解されるべきである。さらに、本明細書に記載の教示によって、様々なタイプの汎用デバイスが用いられてもよい。また、本明細書に記載の方法をおこなうために、特別な装置を構成することは有益である。   It should be understood that the processes and techniques described herein are not inherently related to a particular device and are applied by any suitable combination of components. Further, various types of general purpose devices may be used in accordance with the teachings described herein. It is also beneficial to configure special equipment to perform the methods described herein.

本発明は具体的な材料及び具体的なステップの例示的実施形態によって検討されてきたが、これら具体的な実施例の変化形がおこなわれる及び/又は使用されることが可能であり、そのような構成及び方法は、記載され描出された実施例からの理解と、添付の特許請求の範囲により規定される本発明の範囲から外れることなくなされる、改変を容易にする工程の検討とに従うということが当業者に理解される必要がある。   Although the present invention has been discussed with exemplary embodiments of specific materials and specific steps, variations of these specific examples can be made and / or used, and The detailed structure and method are subject to an understanding from the examples described and depicted and a review of the steps that facilitate modification without departing from the scope of the invention as defined by the appended claims. It should be understood by those skilled in the art.

Claims (27)

集積回路のテスト対象デバイス(DUT)をテストするための、自動テスト装置(ATE)と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション(LADA)システムであって、
前記ATEからテスト信号を受信し解析するコントローラと、
前記ATEからクロック信号を受信し、前記クロック信号に対するレーザパルスの同期のための同期信号を生成する第1のフィードバックループを含むタイミング電子装置と、
前記レーザパルスを生成し、チューナブルレーザキャビティを有し、所望のパルス数の前記レーザパルスを生成するために前記チューナブルレーザキャビティを制御する第2のフィードバックループを備えるチューナブルパルスレーザ源と、
前記チューナブルパルスレーザ源から前記レーザパルスを受け、前記レーザパルスを前記DUT上の所望の位置に方向づける光学装置と、を含み、
前記タイミング電子装置は、クロックタイムに同期されたタイムで前記DUTのトランジスタに到達するように前記レーザパルスのタイミングを合わせ、前記ATEから前記DUTに印加されたテスト信号に対する前記トランジスタの応答を変化させるように構成され、そして、前記コントローラは変化した前記トランジスタの応答を検出するために構成される、システム。
A laser assisted device alternation (LADA) system operable with an automatic test equipment (ATE) for testing a device under test (DUT) of an integrated circuit comprising:
A controller for receiving and analyzing a test signal from the ATE;
Timing electronics including a first feedback loop that receives a clock signal from the ATE and generates a synchronization signal for synchronization of a laser pulse with the clock signal;
A tunable pulse laser source comprising a second feedback loop for generating the laser pulse, having a tunable laser cavity, and controlling the tunable laser cavity to generate the desired number of pulses of the laser pulse;
An optical device that receives the laser pulse from the tunable pulse laser source and directs the laser pulse to a desired position on the DUT;
The timing electronic device adjusts the timing of the laser pulse so as to reach the transistor of the DUT in a time synchronized with a clock time, and changes the response of the transistor to the test signal applied from the ATE to the DUT. And the controller is configured to detect a changed response of the transistor.
前記第1のフィードバックループは位相ロックループを含む、請求項1に記載のシステム。   The system of claim 1, wherein the first feedback loop comprises a phase locked loop. 前記第2のフィードバックループは位相ロックループを含む、請求項1に記載のシステム。   The system of claim 1, wherein the second feedback loop comprises a phase locked loop. 前記光学装置はレーザ走査型顕微鏡を含む、請求項1に記載のシステム。   The system of claim 1, wherein the optical device comprises a laser scanning microscope. 前記光学装置はソリッドイマージョンレンズをさらに含む、請求項4に記載のシステム。   The system of claim 4, wherein the optical device further comprises a solid immersion lens. 前記レーザパルスの前記パルス数は、前記クロック信号の倍数として構成される、請求項1に記載のシステム。   The system of claim 1, wherein the number of pulses of the laser pulse is configured as a multiple of the clock signal. 前記倍数は1より大きい整数である、請求項6に記載のシステム。   The system of claim 6, wherein the multiple is an integer greater than one. 前記倍数は分数である、請求項6に記載のシステム。   The system of claim 6, wherein the multiple is a fraction. 前記タイミング電子装置は、前記クロック信号に関して、前記レーザパルスを遅らせる又は進めるように構成される、請求項1に記載のシステム。   The system of claim 1, wherein the timing electronics is configured to delay or advance the laser pulse with respect to the clock signal. 前記コントローラは、トランジスタに到達する前記レーザパルスの前記タイミングを調整するために、ユーザが直接的に前記第1のフィードバックループを制御することを可能にするユーザインターフェイスを含む、請求項1に記載のシステム。   The controller of claim 1, wherein the controller includes a user interface that allows a user to directly control the first feedback loop to adjust the timing of the laser pulse reaching a transistor. system. 集積回路のテスト対象デバイス(DUT)をテストするための、自動テスト装置(ATE)と共に動作可能なレーザ・アシステッド・デバイス・オルタレーション(LADA)システムであって、
前記ATEからテスト信号を受信し解析するコントローラと、
シリコンのバンドギャップより低いフォトンエネルギーを提供する波長であり、フェムト秒パルス幅のレーザパルスと、前記レーザパルスのパルス数を示すパルス数信号とを生成する一定パルスレーザ源と、
前記パルス数信号を受信し、前記ATEにクロック信号を送信するタイミング電子装置と、
前記一定パルスレーザ源からレーザパルスを受け、前記レーザパルスを前記DUT上の所望の位置に方向づける光学装置と、を含み、
前記タイミング電子装置は、前記レーザパルスに同期されたタイムで前記DUTのトランジスタに到達するように、前記ATEによって出力されるテスト信号のタイミングを合わせ、前記レーザパルスが前記ATEから前記DUTに印加された前記テスト信号に対する前記トランジスタの応答を変化させるか否かを検出するように構成され、前記コントローラは変化した前記トランジスタの応答を検出するために構成される、システム。
A laser assisted device alternation (LADA) system operable with an automatic test equipment (ATE) for testing a device under test (DUT) of an integrated circuit comprising:
A controller for receiving and analyzing a test signal from the ATE;
A constant pulse laser source that generates a photon energy lower than the band gap of silicon and that generates a femtosecond pulse width laser pulse and a pulse number signal indicating the pulse number of the laser pulse;
Timing electronics for receiving the pulse number signal and transmitting a clock signal to the ATE;
Receiving a laser pulse from the constant pulse laser source and directing the laser pulse to a desired position on the DUT;
The timing electronic device synchronizes the timing of the test signal output by the ATE so as to reach the transistor of the DUT in a time synchronized with the laser pulse, and the laser pulse is applied from the ATE to the DUT. A system configured to detect whether to change a response of the transistor to the test signal, and wherein the controller is configured to detect a response of the transistor that has changed.
前記タイミング電子装置は、前記パルス数信号に関して前記クロック信号の位相を変えるように構成された位相可変回路をさらに含む、請求項11に記載のシステム。   The system of claim 11, wherein the timing electronics further includes a phase variable circuit configured to change a phase of the clock signal with respect to the pulse number signal. 前記位相可変回路は、前記パルス数信号に関して前記テスト信号を遅らせるか又は進めるように構成される、請求項12に記載のシステム。   The system of claim 12, wherein the phase varying circuit is configured to delay or advance the test signal with respect to the pulse number signal. レーザ・アシステッド・デバイス・オルタレーション(LADA)を用いて、自動テスト装置(ATE)と連結されたテスト対象集積デバイス(DUT)をテストするための方法であって、
前記ATEからクロック信号を取得し、前記クロック信号を前記DUTに印加するステップと、
テストループ信号を取得し、前記DUTを合格・不合格の境界条件で繰り返して刺激するように、前記テストループ信号を前記DUTに印加するステップと、
第1のフィードバックループをパルスレーザ源に適用して繰返し可能な数でレーザパルスを生成するステップと、
前記クロック信号を第2のフィードバックループに適用して前記レーザパルスを前記クロック信号に同期させるステップと、
伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなり、フォトンがトランジスタの焦点に到達するように、前記レーザパルスを前記DUTの所望の領域に方向づけるステップと、
を含む方法。
A method for testing an integrated device under test (DUT) coupled with an automated test equipment (ATE) using laser assisted device alternation (LADA), comprising:
Obtaining a clock signal from the ATE and applying the clock signal to the DUT;
Obtaining a test loop signal and applying the test loop signal to the DUT so as to repeatedly stimulate the DUT with a pass / fail boundary condition ;
Applying a first feedback loop to the pulsed laser source to generate a repeatable number of laser pulses;
Applying the clock signal to a second feedback loop to synchronize the laser pulse with the clock signal;
Directing the laser pulse to a desired region of the DUT so that the photon energy transmitted is greater than that required to generate electron-hole pairs and the photons reach the focal point of the transistor ;
Including methods.
前記第1のフィードバックループは、外部基準信号を有する位相ロックループを含む、請求項14に記載の方法。   The method of claim 14, wherein the first feedback loop comprises a phase locked loop with an external reference signal. 前記外部基準信号は前記クロック信号を含む、請求項15に記載の方法。   The method of claim 15, wherein the external reference signal comprises the clock signal. 前記第2のフィードバックループは位相ロックループを含む、請求項14に記載の方法。   The method of claim 14, wherein the second feedback loop comprises a phase locked loop. 前記レーザパルスは、ピコ秒からフェムト秒のレーザパルスを含む、請求項14に記載の方法。   15. The method of claim 14, wherein the laser pulse comprises a picosecond to femtosecond laser pulse. 前記パルスレーザ源は、単一フォトン・レーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作される、請求項14に記載の方法。   15. The method of claim 14, wherein the pulsed laser source is operated to generate a laser pulse having a wavelength selected to generate a single photon laser assisted device alternation. 前記パルスレーザ源は、2フォトンレーザ・アシステッド・デバイス・オルタレーションを生成するように選択された波長を有するレーザパルスを生成するように動作される、請求項14に記載の方法。   15. The method of claim 14, wherein the pulsed laser source is operated to generate a laser pulse having a wavelength selected to generate a two-photon laser assisted device alternation. 前記レーザパルスの方向づけには、前記DUTの所望の領域にわたって前記レーザパルスを走査させることを含む、請求項14に記載の方法。   The method of claim 14, wherein directing the laser pulse includes scanning the laser pulse across a desired region of the DUT. レーザ・アシステッド・デバイス・オルタレーション(LADA)を用いて、自動テスト装置(ATE)と連結されたテスト対象集積デバイス(DUT)をテストするための方法であって、
一定パルスレーザ源を用いて所定のパルス数でレーザパルスを生成するステップと、
前記一定パルスレーザ源からパルス数信号を取得して、クロック信号を生成するステップと、
前記クロック信号を前記ATEに印加し、前記ATEによってテストループ信号を生成し、前記DUTを合格・不合格の境界条件で繰り返して刺激するように、前記テストループ信号を前記DUTに印加するステップと、
伝送されるフォトンエネルギーが電子・正孔対の生成に必要なエネルギーより大きくなり、フォトンがトランジスタの焦点に到達するように、前記レーザパルスを前記DUTの所望の領域へ方向づけるステップと、を含む方法。
A method for testing an integrated device under test (DUT) coupled with an automated test equipment (ATE) using laser assisted device alternation (LADA), comprising:
Generating laser pulses at a predetermined number of pulses using a constant pulse laser source;
Obtaining a pulse number signal from the constant pulse laser source and generating a clock signal;
Applying the clock signal to the ATE, generating a test loop signal by the ATE, and applying the test loop signal to the DUT so as to repeatedly stimulate the DUT with a pass / fail boundary condition ; ,
Directing the laser pulse to a desired region of the DUT so that the photon energy transmitted is greater than the energy required to generate electron-hole pairs and the photons reach the focal point of the transistor. .
前記パルス数信号に関して、前記クロック信号の位相を変えることをさらに含む、請求項22に記載の方法。   23. The method of claim 22, further comprising changing the phase of the clock signal with respect to the pulse number signal. レーザ・アシステッド・デバイス・オルタレーション(LADA)技術を用いて、半導体のテスト対象デバイス(DUT)におけるキャリア寿命を測定するための方法であって、
電気テスト信号を前記DUTに繰り返して印加するステップと、
最適なLADA信号を取得するために、レーザビームを用いて前記DUTにおける敏感なトランジスタを照射し、前記敏感なトランジスタの空間座標を取得するステップと、
パルスレーザ源を用いてレーザパルスを生成し、前記レーザパルスを方向づけるために前記空間座標を用いて、前記敏感なトランジスタを照射するステップと、
前記レーザパルスのタイミングを変化させ、LADA信号の強度がゼロに達するまで各タイミングの位置で前記LADA信号の強度を記録するステップと、
前記LADA信号が最大信号から最小信号まで変化するのに要した時間を算出することによってキャリア寿命を測定するステップと、を含む方法。
A method for measuring carrier lifetime in a semiconductor device under test (DUT) using Laser Assisted Device Alteration (LADA) technology, comprising:
Repeatedly applying an electrical test signal to the DUT;
Irradiating a sensitive transistor in the DUT with a laser beam to obtain an optimal LADA signal to obtain spatial coordinates of the sensitive transistor;
Irradiating the sensitive transistor using a pulsed laser source to generate a laser pulse and using the spatial coordinates to direct the laser pulse;
Changing the timing of the laser pulse and recording the intensity of the LADA signal at each timing position until the intensity of the LADA signal reaches zero;
Measuring the carrier lifetime by calculating the time taken for the LADA signal to change from a maximum signal to a minimum signal.
前記レーザビームは連続波(CW)レーザ源から取得される、請求項24に記載の方法。   25. The method of claim 24, wherein the laser beam is obtained from a continuous wave (CW) laser source. 前記時間を算出するステップは、前記LADA信号の強度対時間でプロットすることを含む、請求項24に記載の方法。   25. The method of claim 24, wherein calculating the time comprises plotting the intensity of the LADA signal versus time. テスト信号オーバーラップを伴う最大レーザパルスオーバーラップのパルスタイミングを測定するために、前記空間座標に前記レーザパルスを方向づけ、最適なLADA信号強度が取得されるまで前記タイミングを変えるステップをさらに含む、請求項24に記載の方法。   Further comprising directing the laser pulse to the spatial coordinates and varying the timing until an optimal LADA signal strength is obtained to measure the pulse timing of a maximum laser pulse overlap with test signal overlap. Item 25. The method according to Item 24.
JP2015512867A 2012-05-16 2013-05-16 Laser assisted device alternation using synchronized laser pulses Active JP6200947B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261648042P 2012-05-16 2012-05-16
US61/648,042 2012-05-16
PCT/US2013/041468 WO2013188046A1 (en) 2012-05-16 2013-05-16 Laser-assisted device alteration using synchronized laser pulses

Publications (2)

Publication Number Publication Date
JP2015517667A JP2015517667A (en) 2015-06-22
JP6200947B2 true JP6200947B2 (en) 2017-09-20

Family

ID=49758609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512867A Active JP6200947B2 (en) 2012-05-16 2013-05-16 Laser assisted device alternation using synchronized laser pulses

Country Status (4)

Country Link
JP (1) JP6200947B2 (en)
SG (2) SG11201407582SA (en)
TW (1) TWI479167B (en)
WO (1) WO2013188046A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10352995B1 (en) 2018-02-28 2019-07-16 Nxp Usa, Inc. System and method of multiplexing laser triggers and optically selecting multiplexed laser pulses for laser assisted device alteration testing of semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI440869B (en) 2010-09-08 2014-06-11 Dcg Systems Inc Laser assisted device alteration using two-photon absorption
US9201096B2 (en) 2010-09-08 2015-12-01 Dcg Systems, Inc. Laser-assisted device alteration using synchronized laser pulses
US10191111B2 (en) 2013-03-24 2019-01-29 Dcg Systems, Inc. Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets
JP2016109673A (en) 2014-10-16 2016-06-20 ディーシージー システムズ、 インコーポレイテッドDcg Systems Inc. Systems and method for laser voltage imaging
CN104484885B (en) * 2014-12-25 2017-09-19 上海华岭集成电路技术股份有限公司 The ATE method of testings of CIS chips yuv format output
JP6870740B2 (en) * 2017-08-22 2021-05-12 富士通株式会社 Soft error inspection method, soft error inspection device and soft error inspection system
US10782343B2 (en) 2018-04-17 2020-09-22 Nxp Usa, Inc. Digital tests with radiation induced upsets
US10910786B2 (en) * 2018-07-23 2021-02-02 University Of Maryland, College Park Laser cavity optical alignment

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095262A (en) * 1988-09-01 1992-03-10 Photon Dynamics, Inc. Electro-optic sampling system clock and stimulus pattern generator
US6316950B1 (en) * 1997-05-15 2001-11-13 Lucent Technologies Inc. Method and apparatus for imaging semiconductor devices
US6400165B1 (en) * 2000-02-02 2002-06-04 Lucent Technologies Inc. Ultra-fast probe
JP4249410B2 (en) * 2001-12-10 2009-04-02 Necエレクトロニクス株式会社 Inspection apparatus and inspection method for semiconductor device
JP3776073B2 (en) * 2002-10-01 2006-05-17 株式会社神戸製鋼所 Semiconductor carrier lifetime measurement method and apparatus
US7450245B2 (en) * 2005-06-29 2008-11-11 Dcg Systems, Inc. Method and apparatus for measuring high-bandwidth electrical signals using modulation in an optical probing system
US7733100B2 (en) * 2005-08-26 2010-06-08 Dcg Systems, Inc. System and method for modulation mapping
US9130344B2 (en) * 2006-01-23 2015-09-08 Raydiance, Inc. Automated laser tuning
JP2009300202A (en) * 2008-06-12 2009-12-24 Toshiba Corp Method and system for inspecting semiconductor device
SG166089A1 (en) * 2009-05-01 2010-11-29 Dcg Systems Inc Systems and method for laser voltage imaging state mapping
TWI440869B (en) * 2010-09-08 2014-06-11 Dcg Systems Inc Laser assisted device alteration using two-photon absorption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10352995B1 (en) 2018-02-28 2019-07-16 Nxp Usa, Inc. System and method of multiplexing laser triggers and optically selecting multiplexed laser pulses for laser assisted device alteration testing of semiconductor device

Also Published As

Publication number Publication date
WO2013188046A4 (en) 2014-02-27
JP2015517667A (en) 2015-06-22
TW201411157A (en) 2014-03-16
WO2013188046A1 (en) 2013-12-19
TWI479167B (en) 2015-04-01
SG11201407582SA (en) 2014-12-30
SG10201609595UA (en) 2017-01-27

Similar Documents

Publication Publication Date Title
JP6200947B2 (en) Laser assisted device alternation using synchronized laser pulses
US11353479B2 (en) Laser-assisted device alteration using synchronized laser pulses
US11047906B2 (en) Synchronized pulsed LADA for the simultaneous acquisition of timing diagrams and laser-induced upsets
JP5873669B2 (en) Laser-assisted device alternation using two-photon absorption
US7961379B2 (en) Pump probe measuring device and scanning probe microscope apparatus using the device
JP2002540396A5 (en)
KR20050002819A (en) Apparatus and method for dynamic diagnostic testing of integrated circuits
US7019311B1 (en) Laser-based irradiation apparatus and methods for monitoring the dose-rate response of semiconductor devices
TWI823125B (en) Charged-particle beam apparatus and related non-transitory computer readable medium
US10352995B1 (en) System and method of multiplexing laser triggers and optically selecting multiplexed laser pulses for laser assisted device alteration testing of semiconductor device
US6882170B2 (en) Device speed alteration by electron-hole pair injection and device heating
Melnikov et al. Technical and software improvements of the EPR spectroscopy endstation at the NovoFEL facility: Status 2020
Sanchez et al. Dynamic laser delay variation mapping (DVM) implementations and applications
JP2002076081A (en) Semiconductor evaluation equipment
Pouget et al. Picosecond single-photon and femtosecond two-photon pulsed laser stimulation for IC characterization and failure analysis
Laird et al. A novel feedback method for optimizing the focus of an ultrafast photon source using the transient photocurrent of a high-speed device
Douin et al. Picosecond timing analysis in integrated circuits with pulsed laser stimulation
JPH02136772A (en) Optical probing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20150408

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170313

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170828

R150 Certificate of patent or registration of utility model

Ref document number: 6200947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250