JP6197817B2 - Relay device, relay method, and relay system - Google Patents
Relay device, relay method, and relay system Download PDFInfo
- Publication number
- JP6197817B2 JP6197817B2 JP2015065976A JP2015065976A JP6197817B2 JP 6197817 B2 JP6197817 B2 JP 6197817B2 JP 2015065976 A JP2015065976 A JP 2015065976A JP 2015065976 A JP2015065976 A JP 2015065976A JP 6197817 B2 JP6197817 B2 JP 6197817B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- temperature
- core
- packets
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Description
本発明は、中継装置、中継方法及び中継システムに関し、特に、複数のノード間でパケットを中継する中継装置、中継方法及び中継システムに関する。 The present invention relates to a relay device, a relay method, and a relay system, and more particularly, to a relay device, a relay method, and a relay system that relay packets between a plurality of nodes.
近年、半導体技術の進歩に伴い半導体装置(LSI:Large Scale Integrationなど)のマルチCore化が進んでおり、増加するCore間のバス通信に対応するためネットワークオンチップ(Network on Chip:NoC)が注目されている。NoCでは、各Coreに接続されるバスの間にパケットを中継するルータが配置され、ルータが中継するパケットの調停を行っている。 In recent years, with the advancement of semiconductor technology, multi-core semiconductor devices (LSI: Large Scale Integration, etc.) have progressed, and network-on-chip (NoC) is attracting attention in order to cope with the increasing bus communication between cores. Has been. In NoC, routers that relay packets are arranged between buses connected to each Core, and arbitration of packets relayed by the routers is performed.
一般的なNoCのバスの調停方法として、ラウンドロビン方式が採用されている。また、関連する調停方法として、例えば特許文献1の方法が知られている。特許文献1では、伝送性能の向上を図るためにパケットに締切時刻を示す情報を付与し、ルータはその情報をもとに優先順位を決定している。この締切時刻とは、例えばパケットが宛先までに到着すべき時刻である。なお、その他の関連する技術として、特許文献2や3が知られている。特許文献2は、自ルータの温度を検出するものである。
A round robin method is adopted as a general NoC bus arbitration method. As a related arbitration method, for example, the method of Patent Document 1 is known. In Patent Document 1, in order to improve transmission performance, information indicating a deadline time is given to a packet, and the router determines a priority order based on the information. This deadline time is, for example, the time when a packet should arrive by the destination.
上記のように、特許文献1のような関連する技術では、リクエスト送出元がパケットに対して、パケットが宛先までに到着すべき時刻である締切時刻情報を付与し、その締切時刻を伝送の順位を決める優先度の決定に用いている。 As described above, in a related technique such as Patent Document 1, deadline time information, which is a time at which a packet should arrive at a destination, is given to a packet by a request transmission source, and the deadline time is assigned to a transmission order. Is used to determine the priority.
近年はマルチCore化に伴いトラヒックが増大しているため、NoCの回路により高い性能が求められている。関連する技術では、求められている遅延やスループットなどの性能を保証するため、早い時刻(短い時間)に締切時刻が設定されているパケットを優先して伝送する。そうすると、関連する技術では、性能のみを優先してしまうため、一部のCoreの動作率が上がるとともに温度が上昇し、NoCである装置の故障率が高くなる恐れがあるという問題がある。 In recent years, traffic has increased with the increase in the number of multi-cores. Therefore, higher performance is required for NoC circuits. In the related technology, in order to guarantee required performance such as delay and throughput, a packet whose deadline is set earlier is transmitted preferentially. In this case, the related technology gives priority only to the performance, so that there is a problem that the operating rate of some Cores increases, the temperature rises, and the failure rate of the NoC device may increase.
本発明は、このような課題に鑑み、故障率を低減することが可能な中継装置、中継方法及び中継システムを提供することを目的とする。 In view of such problems, an object of the present invention is to provide a relay device, a relay method, and a relay system that can reduce the failure rate.
本発明に係る中継装置は、複数のノードとバスを介して接続される複数の入力ポートに対応した複数の入力バッファと、前記複数のノードとバスを介して接続される複数の出力ポートに対応した複数の出力バッファと、前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送するスイッチと、前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停する調停制御部と、を備えるものである。 The relay apparatus according to the present invention supports a plurality of input buffers corresponding to a plurality of input ports connected to a plurality of nodes via a bus, and a plurality of output ports connected to the plurality of nodes via a bus. A plurality of output buffers, a switch for transferring the packets stored in the plurality of input buffers to the plurality of output buffers according to a destination of the packet, and the transfer based on the temperatures of the plurality of nodes And an arbitration control unit that arbitrates a plurality of packets that are transmitted.
本発明に係る中継方法は、複数のノードとバスを介して接続される複数の入力ポートに対応した複数の入力バッファと、前記複数のノードとバスを介して接続される複数の出力ポートに対応した複数の出力バッファと、を備えた中継装置における中継方法であって、前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送し、前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停するものである。 The relay method according to the present invention supports a plurality of input buffers corresponding to a plurality of input ports connected to a plurality of nodes via a bus, and a plurality of output ports connected to the plurality of nodes via a bus. A plurality of output buffers, wherein the packets stored in the plurality of input buffers are transferred to the plurality of output buffers according to destinations of the packets, Based on the temperature of the node, the plurality of packets to be transferred are arbitrated.
本発明に係る中継システムは、複数のノードと、前記複数のノード間でパケットを中継する中継装置と、と備えた中継システムであって、前記中継装置は、前記複数のノードとバスを介して接続される複数の入力ポートに対応した複数の入力バッファと、前記複数のノードとバスを介して接続される複数の出力ポートに対応した複数の出力バッファと、前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送するスイッチと、前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停する調停制御部と、を備えるものである。 The relay system according to the present invention is a relay system including a plurality of nodes and a relay device that relays a packet between the plurality of nodes. The relay device is connected to the plurality of nodes via a bus. A plurality of input buffers corresponding to a plurality of connected input ports, a plurality of output buffers corresponding to a plurality of output ports connected to the plurality of nodes via a bus, and stored in the plurality of input buffers A switch that transfers a packet to the plurality of output buffers according to a destination of the packet; and an arbitration control unit that arbitrates the plurality of packets to be transferred based on temperatures of the plurality of nodes. It is.
本発明によれば、故障率を低減することが可能な中継装置、中継方法及び中継システムを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the relay apparatus, the relay method, and relay system which can reduce a failure rate can be provided.
(実施の形態に至る検討)
実施の形態の説明の前に、特許文献1に基づいた参考例について説明する。
(Study leading to the embodiment)
Prior to the description of the embodiment, a reference example based on Patent Document 1 will be described.
図17は、NoCにおいてCore間のパケットを中継する参考例のルータの構成を示している。図17に示すように、参考例のルータ900は、隣接するCoreからの入力ポートに対応する入力バッファ制御部1−1〜1−5、パケットの調停を行う調停制御部3、クロスバ4、出力レジスタ5−1〜5−5を備えている。
FIG. 17 shows a configuration of a router of a reference example that relays a packet between Cores in NoC. As illustrated in FIG. 17, the
各ポートに対応した入力バッファ制御部1−1〜1−5は、各ポート(Core)から入力されるパケットを格納する。調停制御部3は、各入力バッファのパケット自身が持つ宛先Core情報と締切時刻情報を用いて調停を行う。調停制御部3の優先度の決定により求められている性能(遅延とスループット)を保証するために、締切時刻が小さい(早い)パケットを優先して伝送する。出力レジスタ5−1〜5−5は、調停制御部3の調停により選択されたパケットを格納し、格納したパケットを各出力ポートに発行(出力)する。
The input buffer control units 1-1 to 1-5 corresponding to each port store packets input from each port (Core). The
締切時刻は、Coreでの要求の発生時刻とルータのパケット送信時刻の二つの選択が可能である。要求の発生時刻を選択した場合、本来の締切時刻は要求の発生時刻+許容遅延時間となる。例えば、CoreC1(ポートP1)が時刻t0に複数パケットの要求を発行し、CoreC4(ポートP4)が時刻t1(t0<t1)に1パケットの要求を発行し、各Coreの許容遅延時間が共通の値dのとき、ポートP1の複数パケットの締切時刻は全てt0+d、ポートP4のパケットの締切時刻はt1+dとなる。 The deadline time can be selected from the generation time of the request in Core and the packet transmission time of the router. When the request generation time is selected, the original deadline time is the request generation time + allowable delay time. For example, CoreC1 (port P1) issues a request for multiple packets at time t0, CoreC4 (port P4) issues a request for one packet at time t1 (t0 <t1), and the allowable delay time of each Core is common. When the value is d, the deadline times of the plurality of packets at the port P1 are all t0 + d, and the deadline times of the packets at the port P4 are t1 + d.
優先順位を決定する締切時刻の関係はt0+d<t1+dとなるため、ポートP1の複数パケットが優先され、出力ポートにポートP1の複数パケットが全て出力された後で、ポートP4のパケットが出力される。このように特定の入力ポートを優先して処理して、他のポートの処理が遅れてしまい、ルータに入力してから出力されるまでの平均遅延が大きくなってしまう場合があった。 Since the relationship of the deadline for determining the priority order is t0 + d <t1 + d, the plurality of packets at the port P1 are given priority, and after all the plurality of packets at the port P1 are output to the output port, the packet at the port P4 is output. . As described above, processing is given priority to a specific input port, processing of other ports is delayed, and an average delay from input to the router to output may be increased.
これを防ぐために、締切情報をパケットの送信時刻+許容遅延時間として付与する。例えば、CoreC1(ポートP1)が時刻t0に複数パケットを要求し、CoreC4(ポートP4)が時刻t1(t0<t1)に1パケットの要求を発行したとする。各Coreからルータに到達するまでにΔtかかるとする。この場合、ポートP1、P4の各パケットの送信時刻はそれぞれ、時刻t0+n×Δt(1≦n)、時刻t1+Δtとなる。つまり、ポートP1の1パケット目の時刻は(t0+Δt)、2パケット目の時刻は(t0+2×Δt)、ポートP4の1パケットの時刻はt1+Δtとなる。 In order to prevent this, deadline information is given as packet transmission time + allowable delay time. For example, assume that CoreC1 (port P1) requests a plurality of packets at time t0, and CoreC4 (port P4) issues a request for one packet at time t1 (t0 <t1). It is assumed that it takes Δt to reach the router from each Core. In this case, the transmission times of the packets of the ports P1 and P4 are time t0 + n × Δt (1 ≦ n) and time t1 + Δt, respectively. That is, the time of the first packet of the port P1 is (t0 + Δt), the time of the second packet is (t0 + 2 × Δt), and the time of one packet of the port P4 is t1 + Δt.
そして、ポートP1の1パケット目の時刻<ポートP4の1パケットの時刻<ポートP1の2パケット目の時刻という関係が成り立つとき、締切時刻の小さい順に調停されるとポートP1の1パケット目、ポートP4の1パケット、そしてポートP1の2つ目以降のパケットの順に出力ポートに伝送される。このようにしてルータに入力されてから出力されるまでの平均遅延を低減させることができ、伝送性能の向上が見込める。 When the relationship of the time of the first packet of the port P1 <the time of the first packet of the port P4 <the time of the second packet of the port P1 holds, if the mediation is performed in ascending order of the deadline time, the first packet of the port P1, The packet is transmitted to the output port in the order of one packet of P4 and the second and subsequent packets of port P1. In this way, the average delay from the input to the router to the output can be reduced, and an improvement in transmission performance can be expected.
以上から、特許文献1のような参考例では、締切時刻を遵守しようとパケット間の調停を行うため、伝送性能の向上が見込める。しかしながら、参考例では、性能を優先するために、各Coreの動作率が上がり、故障率への影響が無視できないほどLSI温度が高くなる可能性があった。このため、実施の形態では、伝送性能を確保しつつ、故障率が高くならない程度にLSI温度を保つNoC回路の提供を可能とする。 From the above, in the reference example such as Patent Document 1, since arbitration between packets is performed in order to comply with the deadline time, it is possible to improve the transmission performance. However, in the reference example, in order to give priority to the performance, the operation rate of each Core is increased, and there is a possibility that the LSI temperature becomes so high that the influence on the failure rate cannot be ignored. Therefore, in the embodiment, it is possible to provide a NoC circuit that maintains the LSI temperature to such an extent that the failure rate does not increase while ensuring the transmission performance.
(実施の形態の概要)
図1は、実施の形態に係る中継装置の概要を示す構成図である。図1に示すように、実施の形態に係る中継装置10は、NoCのルータなどであり、複数の入力バッファ11、複数の出力バッファ12、スイッチ13、調停制御部14を備えている。
(Outline of the embodiment)
FIG. 1 is a configuration diagram illustrating an overview of a relay device according to an embodiment. As illustrated in FIG. 1, the
複数の入力バッファ11は、複数のノード20とバスを介して接続される複数の入力ポート11aに対応している。複数の出力バッファ12は、複数のノード20とバスを介して接続される複数の出力ポート12aに対応している。スイッチ13は、複数の入力バッファ11に格納されたパケットを、パケットの宛先に応じて、複数の出力バッファ12に転送する。調停制御部14は、複数のノード20の温度に基づいて、転送される複数のパケットを調停する。
The plurality of input buffers 11 correspond to a plurality of
このように、実施の形態では、Coreなどの複数のノードの温度に基づいて調停を制御するため、ノードの温度に応じた優先度でパケットを転送できる。これにより、ノードの温度上昇を抑えることができ、ノードを搭載する装置の故障率を低減することができる。 As described above, in the embodiment, arbitration is controlled based on the temperature of a plurality of nodes such as Core, so that packets can be transferred with a priority according to the temperature of the node. Thereby, the temperature rise of a node can be suppressed and the failure rate of the device mounting the node can be reduced.
(実施の形態1)
以下、図面を参照して実施の形態1について説明する。本実施の形態は、Core毎に温度センサを実装し、ルータがその温度情報をもとに温度の高いCoreから来たパケットより、温度の低いCoreから来たパケットを優先して出力することにより、温度の高いCoreの処理を遅らせ、動作率を落とし、LSIの温度を下げることにより、LSIの故障率を低減させることを特徴とする。
(Embodiment 1)
The first embodiment will be described below with reference to the drawings. In this embodiment, a temperature sensor is mounted for each Core, and the router gives priority to outputting a packet coming from a core having a low temperature over a packet coming from a core having a high temperature based on the temperature information. The feature is that the failure rate of the LSI is reduced by delaying the processing of the high temperature core, lowering the operation rate, and lowering the temperature of the LSI.
<実施の形態の構成>
まず、図2〜図5を用いて実施の形態の構成について説明する。図2は、本実施の形態に係るNoCの構成を示している。
<Configuration of the embodiment>
First, the configuration of the embodiment will be described with reference to FIGS. FIG. 2 shows the configuration of NoC according to the present embodiment.
図2に示すように、本実施の形態に係るNoC(LSI)100は、演算処理を行う16個のCoreC0〜C15(CoreCもしくは端にCoreとも言う)、各CoreC0〜C15の温度を観測する温度センサS0〜S15(温度センサSもしくは単に温度センサとも言う)、各CoreC0〜C15間に配置されるパケットを中継するルータR0〜R15(ルータRもしくは単にルータとも言う)を備えている。なお、ルータに限らず、ノード間のパケットを中継するその他の中継装置でもよい。 As shown in FIG. 2, the NoC (LSI) 100 according to the present embodiment includes 16 CoreC0 to C15 (also referred to as CoreC or Core at the end) that perform arithmetic processing, and the temperatures at which the temperatures of the CoreC0 to C15 are observed. Sensors S0 to S15 (also referred to as temperature sensors S or simply temperature sensors) and routers R0 to R15 (also referred to as routers R or simply routers) that relay packets arranged between the Cores C0 to C15 are provided. The relay device is not limited to the router, and may be another relay device that relays packets between nodes.
例えば、NoC100は2次元のメッシュトポロジのネットワークを構成するが、その他のトポロジのネットワークを構成してもよい。図2の例では、ルータR0〜R15は、4行×4列のマトリクス状に配置され、隣接するルータと行方向(横方向)及び列方向(縦方向)にそれぞれバスを介して接続されている。CoreC0〜C15は、それぞれルータR0〜R15の近傍に配置され、各ルータR0〜R15とバスを介して接続されている。温度センサS0〜S15は、それぞれCoreC0〜C15内(もしくは近傍)に配置され、各ルータR0〜R15と接続されている。温度センサS0〜S15とルータR0〜R15は、CoreC0〜C15とルータR0〜R15間のバスを介して接続されてもよいし、その他の配線を介して接続されてもよい。
For example, the
図3に示すように、本実施の形態に係るルータR(例えばR5)は、温度センサS0〜S15から、全てのCoreC0〜C15の温度を取得する。そして、例えば、図4に示すように、ルータR5が、CoreC0からのパケットPKT1をルータR0を介して受信し、CoreC2からのパケットPKT2をルータR2を介して受信し、受信したPKT1及びPKT2をルータR9へ出力しようとすると、ルータR5の出力先でパケットPKT1及びPKT2が競合する。本実施の形態では、競合したパケットを、図3のように取得したCoreの温度に基づいて調停する。例えば、パケットPKT1及びPKT2の発行元のCoreC0及びC2の温度に応じた優先順位でパケットを選択し出力する。 As shown in FIG. 3, the router R (for example, R5) according to the present embodiment acquires the temperatures of all the CoreC0 to C15 from the temperature sensors S0 to S15. For example, as shown in FIG. 4, the router R5 receives the packet PKT1 from the CoreC0 via the router R0, receives the packet PKT2 from the CoreC2 via the router R2, and receives the received PKT1 and PKT2 as the router. When trying to output to R9, packets PKT1 and PKT2 compete at the output destination of router R5. In the present embodiment, the competing packets are arbitrated based on the acquired Core temperature as shown in FIG. For example, the packets are selected and output in the priority order according to the temperatures of the CoreC0 and C2 that are the issue sources of the packets PKT1 and PKT2.
図5は、図2のNoC100内のルータRのうち、例えば、ルータR5の構成を示している。なお、ルータR0〜R15は同様の構成である。
FIG. 5 shows, for example, the configuration of the router R5 among the routers R in the
図5に示すように、本実施の形態に係るルータR5は、隣接するCoreCからの入力ポートに対応する入力バッファ制御部1−1〜1−5、各CoreCの温度情報を管理する温度情報管理部2、パケットの調停を行う調停制御部3、クロスバ4、出力レジスタ5−1〜5−5を備えている。
As shown in FIG. 5, the router R5 according to the present embodiment includes an input buffer control unit 1-1 to 1-5 corresponding to an input port from an adjacent CoreC, and temperature information management for managing temperature information of each CoreC.
入力バッファ制御部(入力バッファ)1−1〜1−5は、各入力ポートP1、P4、P6、P5に対応しており、各ポート(CoreC)から入力されるパケットを格納する。入力バッファ制御部1−1は、4つの出力ポートP1、P4、P6、P9に対応したそれぞれ1つの出力先レジスタ1−1−2〜1−1−5と、4つのポートと共有する4エントリ可能な共有バッファ1−1−1を有する。入力バッファ制御部1−2〜1−5も入力バッファ制御部1−1と同様の構成である。なお、共有バッファ1−1−1は性能、LSIサイズ、電力などを考慮して上記以上のエントリ数を持つことが可能である。 The input buffer control units (input buffers) 1-1 to 1-5 correspond to the input ports P1, P4, P6, and P5, and store packets input from the respective ports (CoreC). The input buffer control unit 1-1 has one output destination register 1-1-2 to 1-1-5 corresponding to the four output ports P1, P4, P6, and P9, and four entries shared by the four ports. It has a possible shared buffer 1-1-1. The input buffer control units 1-2 to 1-5 have the same configuration as the input buffer control unit 1-1. The shared buffer 1-1-1 can have more entries than the above in consideration of performance, LSI size, power, and the like.
クロスバ(切替部)4は、入力バッファ制御部1−1〜1−5と出力レジスタ5−1〜5−5との間で、パケットの宛先に応じてスイッチングするクロスバスイッチである。クロスバ4は、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のパケットを、調停制御部3の調停にしたがい、出力レジスタ5−1〜5−5へ出力する。
The crossbar (switching unit) 4 is a crossbar switch that switches between the input buffer control units 1-1 to 1-5 and the output registers 5-1 to 5-5 according to the destination of the packet. The
出力レジスタ(出力バッファ)5−1〜5−5は、各出力ポートP1、P4、P6、P5に対応しており、調停制御部3の調停により選択されたパケットを格納し、格納したパケットを各出力ポートに発行(出力)する。例えば、入力ポートP1、P4、P6、P5と出力ポートP1、P4、P6、P5は同じポートであるが、異なるポートでもよい。(入力及び出力)ポートP1は、ルータR1(CoreC1)と接続し、ポートP4は、ルータR4(CoreC4)と接続し、ポートP6は、ルータR6(CoreC6)と接続し、ポートP5は、CoreC5と接続する。
The output registers (output buffers) 5-1 to 5-5 correspond to the output ports P1, P4, P6, and P5, store the packets selected by the arbitration of the
温度情報管理部(温度取得部または温度判定部)2は、各CoreC0〜C15の温度情報を収集し、ある閾値の温度を超えたCoreの有無を監視しており、閾値を超えたCoreの情報を調停制御部3に渡す。なお、温度の閾値は可変に設定可能である。
The temperature information management unit (temperature acquisition unit or temperature determination unit) 2 collects temperature information of each CoreC0 to C15, monitors the presence / absence of Core exceeding a certain threshold temperature, and information on Core exceeding the threshold To the
調停制御部(調停部)3は、温度情報管理部2から入手した閾値を超えたCore情報と、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5に格納されているパケット自身が持つ発行元Core情報と、仕掛りTAT情報とを用いて調停を行う。例えば、調停制御部3が調停により優先させるパケットを選択すると、クロスバ4が選択されたパケットを出力レジスタへ出力する。仕掛りTAT(Turn Around Time)情報は、パケットが送信元から発行されてからのレイテンシを示す。仕掛りTAT情報は、入力バッファ制御部1−1〜1−5に格納されている間、常にカウントして更新している。すなわち、入力バッファ制御部1−1〜1−5は、仕掛りTAT情報をカウントするカウンタ(不図示)を備えている。
The arbitration control unit (arbitration unit) 3 includes the Core information obtained from the temperature
<実施の形態の動作>
具体的な動作について、図5のブロック図を参照しつつ、図6及び図7を用いて説明する。
<Operation of the embodiment>
A specific operation will be described with reference to the block diagram of FIG. 5 and FIG. 6 and FIG.
図6に示すように、本実施の形態に係るルータRは、各ポート(Core)からのパケットを、各ポートに対応した入力バッファ制御部1−1〜1−5に格納する(S101)。 As shown in FIG. 6, the router R according to the present embodiment stores packets from each port (Core) in the input buffer control units 1-1 to 1-5 corresponding to each port (S101).
ルータR自身の入力バッファ制御部1−1〜1−5において、出力ポートに対応した出力先レジスタ1−1−2〜1−1−5が空いている場合は、対応する出力先レジスタ1−1−2〜1−1−5にパケットを格納する。対応する出力先レジスタ1−1−2〜1−1−5にパケットが格納されている場合は、共有バッファ1−1−1にパケットを格納する。対応する出力先レジスタ1−1−2〜1−1−5に格納されているパケットが、出力レジスタ5−1〜5−5に出力されて空き状態になると、共有バッファ1−1−1に格納されたパケットを、出力先レジスタ1−1−2〜1−1−5に格納する。 In the input buffer control unit 1-1 to 1-5 of the router R itself, when the output destination registers 1-1-2 to 1-1-5 corresponding to the output ports are free, the corresponding output destination register 1- The packet is stored in 1-2 to 1-1-5. When a packet is stored in the corresponding output destination register 1-1-2 to 1-1-5, the packet is stored in the shared buffer 1-1-1. When the packets stored in the corresponding output destination registers 1-1-2 to 1-1-5 are output to the output registers 5-1 to 5-5 and become free, they are stored in the shared buffer 1-1-1. The stored packet is stored in the output destination registers 1-1-2 to 1-1-5.
温度情報管理部2は、各CoreC0〜C15の温度情報を収集し(S102)、温度がある閾値を超えたCoreの有無を判定する(S103)。温度情報管理部2は、定期的に温度情報収集及び閾値との比較を繰り返すことで、閾値を超えたCoreの有無を監視し、閾値を超えたCoreの情報を調停制御部3に渡す。
The temperature
調停制御部3は、閾値を超えた発行元Coreと仕掛りTAT情報に基づいて調停を行う(S104)。すなわち、調停制御部3は、温度情報管理部2から入手した閾値を超えたCoreの情報と、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5に格納されているパケットに付与されている発行元Core情報と仕掛りTAT情報を用いて調停を行う。本実施の形態では、調停制御部3は、複数のパケットのうち発行元ノードの温度がより低いパケットの転送を優先させ、特に、発行元ノードの温度が閾値よりも低いパケットの転送を優先させ、さらに、複数のパケットのうち、レイテンシがより大きいパケットの転送を優先させる。
The
具体的には、S104では、図7に示すS111〜S118のように調停を行う。図7に示すように、調停制御部3は、同じ出力ポート(出力レジスタ5−1〜5−5)へ出力される複数のパケットが競合する場合に(S111)、S112以降で調停を行う。
Specifically, in S104, arbitration is performed as in S111 to S118 shown in FIG. As illustrated in FIG. 7, the
調停制御部3は、複数のパケットのうち一部のパケットの発行元Coreが閾値を超えているかどうか判定する(S112)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)に発行元Coreの温度が閾値を超えているパケットと閾値を超えていない発行元Coreのパケットが格納されて、競合が発生した場合、調停制御部3は、発行元Coreが閾値を超えたパケットよりも、発行元Coreが閾値を超えていないパケットを優先して発行(出力レジスタ5−1〜5−5へ出力)する(S113)。
The
また、調停制御部3は、発行元Coreの温度が閾値を超えているパケットについては、仕掛りTAT情報に基づいて調停を行う(S114)。すなわち、発行元Coreの温度が閾値を超えているパケットが調停に負け続けて発行元Coreにてタイムアウトを検出しないように、仕掛りTAT情報がある値になった場合に優先して発行する。
Further, the
一方、調停制御部3は、複数のパケットの全ての発行元Coreが閾値を超えているかどうか判定する(S115)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Coreの温度が閾値を超えているパケットが格納されている場合、調停制御部3は、仕掛りTAT情報が大きいパケット、つまり処理に時間がかかっているパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S116)。
On the other hand, the
他方、調停制御部3は、複数のパケットの全ての発行元Coreが閾値以下かどうか判定する(S117)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Coreの温度が閾値を超えていないパケットが格納されている場合、調停制御部3は、仕掛りTAT情報の大きな値のパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S118)。
On the other hand, the
一般的にあるCoreからのパケットがリードでCoreがそのリプライを受け取ってから次の処理を開始する、またはパケットがライトでそれが完了したかどうかを後続のリードで確認するような動作を行うことが多いが、閾値を超えたCoreからのパケットの優先順位を落とすと上記動作の完了が遅れ、次の処理が行われるまでの時間がかかり、動作率は低くなり、Coreの温度も低くなる。このように、温度の高いCoreのパケットの処理の優先順位を落とすことにより、LSI内の温度が下がり、LSIの故障率を低減させることを可能とする。 In general, a packet from a certain core is a read and the core receives the reply, and then starts the next processing, or performs an operation of confirming whether the packet has been written and completed by a subsequent read. However, if the priority of the packet from the Core exceeding the threshold is dropped, the completion of the operation is delayed, it takes time until the next processing is performed, the operation rate is lowered, and the Core temperature is also lowered. In this way, by lowering the priority of processing of a core packet having a high temperature, the temperature in the LSI is lowered, and the failure rate of the LSI can be reduced.
なお、調停制御部3の動作としては、前述の通り発行元Coreの温度が閾値を超えたパケットの優先順位を落とすだけでなく、発行元Coreの温度が閾値を超えたパケットはある一定時間発行しない、もしくは発行間隔を空けることにより、さらに早く発行元Coreの温度を下げることが可能である。また、パケットに付与されている調停に使用する情報は、本案の仕掛りTAT情報ではなく、関連する技術の締切時間情報などパケット間で優先順位をつけることが可能な情報であれば良い。
Note that, as described above, the
<実施の形態の効果>
本実施の形態に係るNoCの調停方法によれば、パケットに発行元のCore情報、Core毎に温度センサ、ルータに各Coreの温度情報をもとにパケットの優先順位を決める回路を追加し、温度の高いCoreのパケットの優先度を下げることにより、Coreの動作率を落として温度を下げることができる。特に、パケットの発行元Coreの温度上昇を抑えることができる。したがって、本実施の形態によれば、LSIの発熱を抑え、LSIの故障率の低減、つまり、システムの可用性向上が可能となる。
<Effect of Embodiment>
According to the NoC arbitration method according to the present embodiment, the core information of the issuer is added to the packet, the temperature sensor is added to each core, and a circuit that determines the priority of the packet based on the temperature information of each core is added to the router, By lowering the priority of core packets having a high temperature, it is possible to lower the core operation rate and lower the temperature. In particular, the temperature rise of the packet issuer Core can be suppressed. Therefore, according to the present embodiment, it is possible to suppress the heat generation of the LSI, reduce the failure rate of the LSI, that is, improve the system availability.
(実施の形態2)
実施の形態2では、その基本的構成は実施の形態1の図2及び図5と同様であるが、LSIの温度を下げるために、調停制御部3の調停方法について工夫している。
(Embodiment 2)
In the second embodiment, the basic configuration is the same as that in FIGS. 2 and 5 of the first embodiment, but the arbitration method of the
図8は、本実施の形態に係るルータR(例えばR5)の構成を示している。図8において、実施の形態1の図5と異なる点は調停制御部3がパケットの発行元Core情報ではなく、宛先Core情報を入手し、宛先Coreの温度状態をもとに調停を行う点である。
FIG. 8 shows a configuration of a router R (for example, R5) according to the present embodiment. 8 differs from FIG. 5 of the first embodiment in that the
図9及び図10を用いて、本実施の形態の動作について説明する。図9に示すように、実施の形態1と同様に、ルータRは、各ポートからのパケットを、各ポートに対応した入力バッファ制御部1−1〜1−5に格納し(S201)、温度情報管理部2は、各Coreの温度情報を収集し(S202)、温度がある閾値を超えたCoreの有無を判定する(S203)。
The operation of this embodiment will be described with reference to FIGS. As shown in FIG. 9, as in the first embodiment, the router R stores packets from each port in the input buffer control units 1-1 to 1-5 corresponding to each port (S201), and the temperature The
さらに、本実施の形態に係る調停制御部3は、閾値を超えた宛先Coreと仕掛りTAT情報に基づいて調停を行う(S204)。すなわち、調停制御部3は、温度情報管理部2から入手した閾値を超えたCoreの情報と、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5に格納されているパケットに付与されている宛先Core情報と仕掛りTAT情報を用いて調停を行う。本実施の形態では、調停制御部3は、複数のパケットのうち宛先ノードの温度がより低いパケットの転送を優先させ、特に、宛先ノードの温度が閾値よりも低いパケットの転送を優先させ、さらに、複数のパケットのうち、レイテンシがより大きいパケットの転送を優先させる。
Further, the
具体的には、S204では、図10に示すS211〜S218のように調停を行う。図10に示すように、調停制御部3は、同じ出力ポート(出力レジスタ5−1〜5−5)へ出力される複数のパケットが競合する場合に(S211)、S212以降で調停を行う。
Specifically, in S204, arbitration is performed as in S211 to S218 shown in FIG. As shown in FIG. 10, the
調停制御部3は、複数のパケットのうち一部のパケットの宛先Coreが閾値を超えているかどうか判定する(S212)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)に宛先Coreの温度が閾値を超えているパケットと閾値を超えていない宛先Coreのパケットが格納されて、競合が発生した場合、調停制御部3は、宛先Coreが閾値を超えたパケットよりも、宛先Coreが閾値を超えていないパケットを優先して発行する(S213)。
The
また、調停制御部3は、宛先Coreの温度が閾値を超えているパケットが調停に負け続けて発行元Coreにてタイムアウトを検出しないように、仕掛りTAT情報がある値になった場合は優先して発行する(S214)。
In addition, the
一方、調停制御部3は、複数のパケットの全ての宛先Coreが閾値を超えているかどうか判定する(S215)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに宛先Coreの温度が閾値を超えているパケットが格納されている場合、調停制御部3は、仕掛りTAT情報が大きいパケット、つまり処理に時間がかかっているパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S216)。
On the other hand, the
他方、調停制御部3は、複数のパケットの全ての宛先Coreが閾値以下かどうか判定する(S217)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに宛先Coreの温度が閾値を超えていないパケットが格納されている場合、調停制御部3は、仕掛りTAT情報の大きな値のパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S218)。
On the other hand, the
このように、本実施の形態によれば、閾値を超えた宛先Coreに対するアクセスを遅らせ、宛先Coreの動作率を下げ、LSI内の温度を下げることにより、実施の形態1と同様にLSI故障率を低減させることが可能となる。特に、パケットの宛先Coreの温度上昇を抑えることができる。 As described above, according to the present embodiment, by delaying access to the destination core that exceeds the threshold, lowering the operation rate of the destination core, and lowering the temperature in the LSI, the LSI failure rate as in the first embodiment. Can be reduced. In particular, an increase in the temperature of the packet destination core can be suppressed.
(実施の形態3)
実施の形態3では、その基本的構成は実施の形態1の図2及び図5と同様であるが、LSIの温度を下げるために、調停制御部3の調停方法について工夫している。
(Embodiment 3)
In the third embodiment, the basic configuration is the same as in FIGS. 2 and 5 of the first embodiment, but the arbitration method of the
図11は、本実施の形態に係るルータR(例えばR5)の構成を示している。図11において、実施の形態1の図5と異なる点は調停制御部3がパケットの発行元Core情報と宛先Core情報を入手し、発行元Coreと宛先Coreの両方の温度状態をもとに調停を行う点である。
FIG. 11 shows a configuration of a router R (for example, R5) according to the present embodiment. In FIG. 11, the difference from FIG. 5 of the first embodiment is that the
図12及び図13を用いて、本実施の形態の動作について説明する。図12に示すように、実施の形態1と同様に、ルータRは、各ポートからのパケットを、各ポートに対応した入力バッファ制御部1−1〜1−5に格納し(S301)、温度情報管理部2は、各Coreの温度情報を収集し(S302)、温度がある閾値を超えたCoreの有無を判定する(S303)。
The operation of this embodiment will be described with reference to FIGS. As shown in FIG. 12, as in the first embodiment, the router R stores packets from each port in the input buffer control units 1-1 to 1-5 corresponding to each port (S301), and the temperature The
さらに、本実施の形態に係る調停制御部3は、閾値を超えた発行元Core及び宛先Coreと仕掛りTAT情報に基づいて調停を行う(S304)。すなわち、調停制御部3は、温度情報管理部2から入手した閾値を超えたCoreの情報と、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5に格納されているパケットに付与されている発行元Core及び宛先Core情報と仕掛りTAT情報を用いて調停を行う。本実施の形態では、調停制御部3は、複数のパケットのうち発行元ノード及び宛先ノードの温度がより低いパケットの転送を優先させ、特に、発行元ノード及び宛先ノードの温度が閾値よりも低いパケットの転送を優先させ、次に、宛先ノードまたは発行元ノードの温度が閾値よりも低いパケットの転送を優先させ、さらに、複数のパケットのうち、レイテンシがより大きいパケットの転送を優先させる。
Furthermore, the
具体的には、S304では、図13に示すS311〜S318のように調停を行う。図13に示すように、調停制御部3は、同じ出力ポート(出力レジスタ5−1〜5−5)へ出力される複数のパケットが競合する場合に(S311)、S312以降で調停を行う。
Specifically, in S304, arbitration is performed as in S311 to S318 shown in FIG. As illustrated in FIG. 13, the
調停制御部3は、複数のパケットのうち一部のパケットの発行元Core及び/または宛先Coreが閾値を超えているかどうか判定する(S312)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)に発行元Core及び/または宛先Coreの温度が閾値を超えているパケットと閾値を超えていない発行元Core及び/または宛先Coreのパケットが格納されて、競合が発生した場合、調停制御部3は、発行元Core及び/または宛先Coreが閾値を超えたパケットよりも、発行元Core及び/または宛先Coreが閾値を超えていないパケットを優先して発行する(S313)。
The
具体的には、閾値を超えたパケット、閾値以下のパケット間の優先順位を以下のようにして調停を行う。
宛先Coreと発行元Coreの両方の温度が閾値を超えたパケット<宛先Coreの温度が閾値を超えたパケット<発行元Coreの温度が閾値を超えたパケット<宛先Coreの温度が閾値以下のパケット<発行元Coreの温度が閾値以下のパケット
Specifically, arbitration is performed as follows between the packets exceeding the threshold and the packets below the threshold.
Packets in which the temperature of both the destination core and the issuer core exceeds the threshold <a packet in which the temperature of the destination core exceeds the threshold <a packet in which the temperature of the issuer Core exceeds the threshold <a packet in which the temperature of the destination Core is less than the threshold < Packets whose issuer Core temperature is below the threshold
また、調停制御部3は、発行元Coreまたは宛先Coreの温度が閾値を超えているパケットが調停に負け続けて発行元Coreにてタイムアウトを検出しないように、仕掛りTAT情報がある値になった場合は優先して発行する(S314)。
In addition, the
一方、調停制御部3は、複数のパケットの全ての発行元Core及び宛先Coreが閾値を超えているかどうか判定する(S315)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Core及び宛先Coreの温度が閾値を超えているパケットが格納されている場合、調停制御部3は、仕掛りTAT情報が大きいパケット、つまり処理に時間がかかっているパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S316)。
On the other hand, the
他方、調停制御部3は、複数のパケットの全ての発行元Core及び宛先Coreが閾値以下かどうか判定する(S317)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Core及び宛先Coreの温度が閾値を超えていないパケットが格納されている場合、調停制御部3は、仕掛りTAT情報の大きな値のパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S318)。
On the other hand, the
このように、本実施の形態によれば、閾値を超えた宛先Coreと発行元Coreの両方に関係するアクセスを遅らせることにより、更に効率よく宛先Coreと発行元Coreの動作率を下げ、LSI内の温度を下げることにより、LSI故障率を低減させることが可能となる。 As described above, according to the present embodiment, by delaying the access related to both the destination core and the issuer core exceeding the threshold, the operation rate of the destination core and the issuer core can be further efficiently reduced, By reducing the temperature of the LSI, it is possible to reduce the LSI failure rate.
(実施の形態4)
実施の形態4では、その基本的構成は実施の形態1の図2及び図5と同様であるが、LSIの温度を下げるために、温度情報管理部2と調停制御部3について工夫している。
(Embodiment 4)
In the fourth embodiment, the basic configuration is the same as in FIGS. 2 and 5 of the first embodiment, but the temperature
図14は、本実施の形態に係るルータR(例えばR5)の構成を示している。図14において、実施の形態1の図5と異なる点は温度情報管理部2が各Coreからの温度情報を入手し、そのCoreの温度がある閾値を超えたかどうかだけを判断するのではなく、閾値の設定を細分化、例えば閾値1=40℃、閾値2=60℃、閾値3=80℃のように設定し、各Coreがどの状態にあるかを調停制御部3に渡し、調停制御部3はその情報をもとに優先制御を行う。なお、閾値は3つに限らず、任意の数の閾値を設定してもよい。また、閾値に限らず、温度と優先度を関連付けておき、温度に対応する優先度によって優先制御してもよい。
FIG. 14 shows a configuration of a router R (for example, R5) according to the present embodiment. In FIG. 14, the difference from FIG. 5 of the first embodiment is that the temperature
図15及び図16を用いて、本実施の形態の動作について説明する。図15に示すように、実施の形態1と同様に、ルータRは、各ポートからのパケットを、各ポートに対応した入力バッファ制御部1−1〜1−5に格納する(S401)。温度情報管理部2は、各Coreの温度情報を収集し(S402)、温度が閾値1、閾値2、閾値3を超えたCoreの有無を判定する(S403)。
The operation of this embodiment will be described with reference to FIGS. As shown in FIG. 15, as in the first embodiment, the router R stores packets from each port in the input buffer control units 1-1 to 1-5 corresponding to each port (S401). The temperature
さらに、本実施の形態に係る調停制御部3は、閾値1、閾値2、閾値3を超えた発行元Coreと仕掛りTAT情報に基づいて調停を行う(S404)。すなわち、調停制御部3は、温度情報管理部2から入手した閾値1、閾値2、閾値3を超えたCoreの情報と、入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5に格納されているパケットに付与されている発行元Core情報と仕掛りTAT情報を用いて調停を行う。本実施の形態では、調停制御部3は、複数のパケットのうち発行元ノードの温度がより低いパケットの転送を優先させ、特に、発行元ノードの温度と複数の閾値との比較結果に応じてパケットを調停し、さらに、複数のパケットのうち、レイテンシがより大きいパケットの転送を優先させる。
Further, the
具体的には、S404では、図16に示すS411〜S418のように調停を行う。図16に示すように、調停制御部3は、同じ出力ポート(出力レジスタ5−1〜5−5)へ出力される複数のパケットが競合する場合に(S411)、S412以降で調停を行う。
Specifically, in S404, arbitration is performed as in S411 to S418 shown in FIG. As illustrated in FIG. 16, the
調停制御部3は、複数のパケットのうち一部のパケットの発行元Coreが閾値1、閾値2、または閾値3を超えているかどうか判定する(S412)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)に発行元Coreの温度が閾値1、閾値2、または閾値3を超えているパケットと閾値1、閾値2、または閾値3を超えていない発行元Coreのパケットが格納されて、競合が発生した場合、調停制御部3は、発行元Coreが閾値1、閾値2、または閾値3を超えたパケットよりも、発行元Coreが閾値1、閾値2、または閾値3を超えていないパケットを優先して発行する(S413)。
The
具体的には、閾値1、閾値2、閾値3前後のパケット間の優先順位を以下のようにして調停を行う。
発行元Coreの温度が閾値3を超えたパケット<発行元Coreの温度が閾値2と閾値3の間のパケット<発行元Coreの温度が閾値1と閾値2の間のパケット<発行元Coreの温度が閾値1より低いパケット
Specifically, arbitration is performed in the following manner for the priorities of packets around threshold 1,
Packets with issuer core
また、調停制御部3は、発行元Coreの温度が閾値1、閾値2、または閾値3を超えているパケットが調停に負け続けて発行元Coreにてタイムアウトを検出しないように、仕掛りTAT情報がある値になった場合は優先して発行する(S414)。
In addition, the
一方、調停制御部3は、複数のパケットの全ての発行元Coreが全閾値を超えているかどうか判定する(S415)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Coreの温度が全閾値を超えているパケットが格納されている場合、調停制御部3は、仕掛りTAT情報が大きいパケット、つまり処理に時間がかかっているパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S416)。
On the other hand, the
他方、調停制御部3は、複数のパケットの全ての発行元Coreが全閾値以下かどうか判定する(S417)。すなわち、同じ出力ポートへの出力先レジスタ(入力バッファ制御部1−1〜1−5の出力先レジスタ1−1−2〜1−1−5のいずれか)の全てに発行元Coreの温度が全閾値を超えていないパケットが格納されている場合、調停制御部3は、仕掛りTAT情報の大きな値のパケットを優先して発行し、さらに仕掛りTAT情報が同じときはラウンドロビンにて優先順位を決める(S418)。
On the other hand, the
このように、本実施の形態によれば、閾値を細分化することにより、温度の高いCoreから効率良く温度を下げることが可能となる。なお、実施の形態2及び3についても、本実施の形態を適用し、複数の閾値を使用することができる。 As described above, according to the present embodiment, by subdividing the threshold value, it is possible to efficiently lower the temperature from the high temperature Core. Note that the present embodiment can be applied to the second and third embodiments, and a plurality of threshold values can be used.
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.
上述の実施形態における各構成は、ハードウェア又はソフトウェア、もしくはその両方によって構成され、1つのハードウェア又はソフトウェアから構成してもよいし、複数のハードウェア又はソフトウェアから構成してもよい。情報処理装置の各機能(各処理)を、CPUやメモリ等を有するコンピュータにより実現してもよい。例えば、記憶装置に実施形態における調停方法を行うためのプログラムを格納し、各機能を、記憶装置に格納されたプログラムをCPUで実行することにより実現してもよい。 Each configuration in the above-described embodiment is configured by hardware and / or software, and may be configured by one piece of hardware or software, or may be configured by a plurality of pieces of hardware or software. Each function (each process) of the information processing apparatus may be realized by a computer having a CPU, a memory, and the like. For example, a program for performing the arbitration method in the embodiment may be stored in the storage device, and each function may be realized by executing the program stored in the storage device by the CPU.
このプログラムは、様々なタイプの非一時的なコンピュータ可読媒体(non-transitory computer readable medium)を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体(tangible storage medium)を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(random access memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体(transitory computer readable medium)によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。 This program can be stored using various types of non-transitory computer readable media and supplied to a computer. Non-transitory computer readable media include various types of tangible storage media. Examples of non-transitory computer-readable media include magnetic recording media (for example, flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (for example, magneto-optical disks), CD-ROMs (Read Only Memory), CD-Rs, CD-R / W and semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable PROM), flash ROM, RAM (random access memory)) are included. The program may also be supplied to the computer by various types of transitory computer readable media. Examples of transitory computer readable media include electrical signals, optical signals, and electromagnetic waves. The temporary computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
1−1〜1−5 入力バッファ制御部
1−1−1 共有バッファ
1−1−2〜1−1−5 出力先レジスタ
2 温度情報管理部
3 調停制御部
4 クロスバ
5−1〜5−5 出力レジスタ
10 中継装置
11 入力バッファ
11a 入力ポート
12 出力バッファ
12a 出力ポート
13 スイッチ
14 調停制御部
20 ノード
C0〜C15 Core
P1、P4、P5、P6、P9 ポート(入力ポート/出力ポート)
R0〜R15 ルータ
S0〜S15 温度センサ
1-1 to 1-5 Input buffer control unit 1-1-1 Shared buffer 1-1-2 to 1-1-5
P1, P4, P5, P6, P9 ports (input port / output port)
R0 to R15 Router S0 to S15 Temperature sensor
Claims (10)
前記複数のノードとバスを介して接続される複数の出力ポートに対応した複数の出力バッファと、
前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送するスイッチと、
前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停する調停制御部と、
を備える、中継装置。 A plurality of input buffers corresponding to a plurality of input ports connected to a plurality of nodes via a bus;
A plurality of output buffers corresponding to a plurality of output ports connected to the plurality of nodes via a bus;
A switch for transferring packets stored in the plurality of input buffers to the plurality of output buffers according to a destination of the packet;
Based on the temperature of the plurality of nodes, an arbitration control unit that arbitrates the transferred packets,
A relay device comprising:
請求項1に記載の中継装置。 The arbitration control unit prioritizes transfer of a packet having a lower temperature of an issuer node among the plurality of packets.
The relay device according to claim 1.
請求項2に記載の中継装置。 The arbitration control unit prioritizes transfer of a packet in which the temperature of the issuing node is lower than a threshold value.
The relay device according to claim 2.
請求項3に記載の中継装置。 The arbitration control unit performs arbitration according to a comparison result between the temperature of the issuing node and a plurality of threshold values.
The relay device according to claim 3.
請求項1乃至4のいずれか一項に記載の中継装置。 The arbitration control unit prioritizes transfer of a packet having a lower destination node temperature among the plurality of packets.
The relay apparatus as described in any one of Claims 1 thru | or 4.
請求項5に記載の中継装置。 The arbitration control unit prioritizes transfer of a packet in which the temperature of the destination node is lower than a threshold;
The relay device according to claim 5.
請求項6に記載の中継装置。 The arbitration control unit performs arbitration according to a comparison result between the temperature of the destination node and a plurality of threshold values.
The relay device according to claim 6.
請求項1乃至7のいずれか一項に記載の中継装置。 The arbitration control unit prioritizes transfer of a packet having a higher latency among the plurality of packets.
The relay device according to any one of claims 1 to 7.
前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送し、
前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停する、
中継方法。 A plurality of input buffers corresponding to a plurality of input ports connected to a plurality of nodes via a bus; and a plurality of output buffers corresponding to a plurality of output ports connected to the plurality of nodes via a bus; A relay method in a relay device comprising:
A packet stored in the plurality of input buffers is transferred to the plurality of output buffers according to a destination of the packet;
Arbitrating the forwarded packets based on the temperature of the nodes;
Relay method.
前記中継装置は、
前記複数のノードとバスを介して接続される複数の入力ポートに対応した複数の入力バッファと、
前記複数のノードとバスを介して接続される複数の出力ポートに対応した複数の出力バッファと、
前記複数の入力バッファに格納されたパケットを、前記パケットの宛先に応じて、前記複数の出力バッファに転送するスイッチと、
前記複数のノードの温度に基づいて、前記転送される複数のパケットを調停する調停制御部と、
を備える、中継システム。 A relay system comprising a plurality of nodes and a relay device that relays packets between the plurality of nodes,
The relay device is
A plurality of input buffers corresponding to a plurality of input ports connected to the plurality of nodes via a bus;
A plurality of output buffers corresponding to a plurality of output ports connected to the plurality of nodes via a bus;
A switch for transferring packets stored in the plurality of input buffers to the plurality of output buffers according to a destination of the packet;
Based on the temperature of the plurality of nodes, an arbitration control unit that arbitrates the transferred packets,
A relay system comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065976A JP6197817B2 (en) | 2015-03-27 | 2015-03-27 | Relay device, relay method, and relay system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015065976A JP6197817B2 (en) | 2015-03-27 | 2015-03-27 | Relay device, relay method, and relay system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016187081A JP2016187081A (en) | 2016-10-27 |
JP6197817B2 true JP6197817B2 (en) | 2017-09-20 |
Family
ID=57203747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015065976A Active JP6197817B2 (en) | 2015-03-27 | 2015-03-27 | Relay device, relay method, and relay system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6197817B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3556495B2 (en) * | 1998-12-15 | 2004-08-18 | 株式会社東芝 | Packet switch and packet switching method |
US8209493B2 (en) * | 2008-03-26 | 2012-06-26 | Intel Corporation | Systems and methods for scheduling memory requests during memory throttling |
JP2013229811A (en) * | 2012-04-26 | 2013-11-07 | Nec Corp | Communication device, route selection method and route selection program |
-
2015
- 2015-03-27 JP JP2015065976A patent/JP6197817B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016187081A (en) | 2016-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9007920B2 (en) | QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes | |
US20120042105A1 (en) | Bus arbitration apparatus | |
EP2548127B1 (en) | Requests and data handling in a bus architecture | |
JP5895153B2 (en) | Interface device and bus system | |
US9185026B2 (en) | Tagging and synchronization for fairness in NOC interconnects | |
US20130163608A1 (en) | Communication control device, parallel computer system, and communication control method | |
US20140304450A1 (en) | Switching device, packet control method, and data communication system | |
CN103023669A (en) | Switching network based broadcast scheduling method | |
JP2016032288A (en) | Data processing method of noc without buffer, and noc electronic element | |
KR102549085B1 (en) | Bus control circuit | |
CN109716719B (en) | Data processing method and device and switching equipment | |
JP6197817B2 (en) | Relay device, relay method, and relay system | |
US9330038B2 (en) | Computer arbitration system, bandwidth, allocation apparatus, and method thereof | |
CN107003982B (en) | Apparatus and method for using multiple multi-drop buses | |
JP5006526B2 (en) | Interrupt distribution device | |
JP5677007B2 (en) | Bus arbitration device and bus arbitration method | |
JP5978849B2 (en) | Parallel computer system, crossbar switch, and parallel computer system control method | |
US10476814B2 (en) | Arbiter circuit for crossbar | |
JP5949312B2 (en) | Parallel computer system, data transfer apparatus, and parallel computer system control method | |
EP3376719B1 (en) | Arbitrating data packets | |
CN104978289A (en) | Service Request Interrupt Router With Shared Arbitration Unit | |
JP2010118020A (en) | Request order control system, request order control method, and request order control program | |
JP6361410B2 (en) | Information processing apparatus and information processing method | |
JP7292044B2 (en) | Control device and control method | |
JP2004086304A (en) | Information processing system having matrix switch with arbitration circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |