JP6192179B2

JP6192179B2 - Transimpedance amplifier circuit and semiconductor device thereof

Info

Publication number: JP6192179B2
Application number: JP2015182938A
Authority: JP
Inventors: 芳昭森野
Original assignee: Oki Electric Industry Co Ltd; Photonics Electronics Technology Research Association
Current assignee: Oki Electric Industry Co Ltd; Photonics Electronics Technology Research Association
Priority date: 2015-09-16
Filing date: 2015-09-16
Publication date: 2017-09-06
Anticipated expiration: 2035-09-16
Also published as: JP2017059981A

Description

本発明は、トランスインピーダンス増幅回路、及びその半導体装置に関し、特に、フォトダイオードの出力電流を電流−電圧変換するトランスインピーダンス増幅回路、及びその半導体装置に関する。 The present invention relates to a transimpedance amplifier circuit and a semiconductor device thereof, and more particularly to a transimpedance amplifier circuit that converts an output current of a photodiode into a current-voltage and a semiconductor device thereof.

光信号を送受信する通信システムは、ＰＯＮ(Passive Optical Network）システムが例示される。ＰＯＮシステムは、複数の加入者宅の端末（ＯＮＵ：Optical Network Unit）と局（ＯＬＴ：Optical Line Terminal）とを光ファイバで接続するものであり、各々の加入者宅と局との距離が大きく異なっている。このため、ＯＬＴの光受信機は、振幅が異なる光信号を電気信号に変換する必要があり、光信号を受信するフォトダイオード、及び該フォトダイオードの出力電流を電流−電圧変換するトランスインピーダンス増幅回路を備えている。 As a communication system for transmitting and receiving optical signals, a PON (Passive Optical Network) system is exemplified. The PON system connects a plurality of subscriber home terminals (ONU: Optical Network Unit) and a station (OLT: Optical Line Terminal) with an optical fiber, and the distance between each subscriber home and the station is large. Is different. For this reason, the optical receiver of the OLT needs to convert optical signals having different amplitudes into electrical signals, a photodiode that receives the optical signal, and a transimpedance amplifier circuit that performs current-voltage conversion on the output current of the photodiode. It has.

特許文献１〜４は、フォトダイオードの出力電流信号をトランスインピーダンス増幅回路により電圧変換し、該シングルエンド信号を差動増幅回路の入力端子に入力するシングルエンド−差動（Ｓ−Ｄ）変換技術が開示されている。例えば、特許文献１，２は、差動増幅回路の一方の入力端子に、シングルエンド出力端子を接続し、他方の入力端子にローパスフィルタでシングルエンド出力を平滑した直流電圧を印加し、他方のＤＣレベルを決定している。特許文献３は、差動増幅回路の一方の入力端子に、シングルエンド出力端子を接続し、他方の入力端子に差動増幅器の差動出力をＤＣフィードバックにより生成した直流電圧を印加し、他方のＤＣレベルを決定している。このＤＣフィードバックには、ローパスフィルタと差動増幅回路を用いている。特許文献４は、シングルエンド出力端子と差動増幅器の一方の入力端子とをキャパシタを介して接続している。 Patent Documents 1 to 4 disclose a single-end-to-differential (SD) conversion technique in which an output current signal of a photodiode is converted into a voltage by a transimpedance amplifier circuit and the single-ended signal is input to an input terminal of a differential amplifier circuit. Is disclosed. For example, in Patent Documents 1 and 2, a single-ended output terminal is connected to one input terminal of a differential amplifier circuit, a DC voltage obtained by smoothing a single-ended output with a low-pass filter is applied to the other input terminal, and the other The DC level is determined. In Patent Document 3, a single-ended output terminal is connected to one input terminal of a differential amplifier circuit, and a DC voltage generated by DC feedback is applied to the other input terminal to generate a differential output of a differential amplifier. The DC level is determined. For this DC feedback, a low-pass filter and a differential amplifier circuit are used. In Patent Document 4, a single-ended output terminal and one input terminal of a differential amplifier are connected via a capacitor.

特開２０１２−２８８７９号公報（図１）JP 2012-28879 A (FIG. 1) 特開２０１１−２１７２３７号公報（図１）JP2011-217237A (FIG. 1) 特開２０１０−１３６１６９号公報（図１、段落００３３）JP2010-136169A (FIG. 1, paragraph 0033) 特開２００８−３０６６１４号公報（図６）Japanese Patent Laying-Open No. 2008-306614 (FIG. 6)

特許文献１〜４に記載の技術は、差動増幅回路の入力端子にキャパシタを配設している。半導体プロセスで形成することができるキャパシタは、単位面積あたりの容量が２［ｆＦ／μｍ^２］程度であり、小型化や低コスト化の観点から現実的な容量の上限は、１０ｐＦ程度である。また、トランジスタ素子が多数並ぶコア回路部は、キャパシタを形成できる領域が無く、約１００ｆＦが限度である。 In the techniques described in Patent Documents 1 to 4, a capacitor is disposed at the input terminal of the differential amplifier circuit. A capacitor that can be formed by a semiconductor process has a capacitance per unit area of about 2 [fF / μm ² ], and a practical upper limit of capacitance is about 10 pF from the viewpoint of miniaturization and cost reduction. Further, the core circuit portion in which a large number of transistor elements are arranged has no region where a capacitor can be formed, and the limit is about 100 fF.

特に、特許文献３の技術は、遮断周波数１００ｋＨｚで１００ｎＦ程度のキャパシタを必要としている。このようなキャパシタをチップ上に形成することは現実的でない。特許文献３の技術は、キャパシタの容量が足りないと、ＤＣレベルが安定せず、正しい信号増幅が行われず、出力信号波形が歪んでしまう。また、特許文献４の技術は、数百ｎＦオーダーの容量がなければ、信号の低周波成分が遮断されてしまう。この信号の遮断により、特許文献４の技術は、論理レベルで０レベルや、１レベルが連続したときに、信号が正しく伝達できなくなってしまう。 In particular, the technique of Patent Document 3 requires a capacitor of about 100 nF at a cutoff frequency of 100 kHz. It is not realistic to form such a capacitor on a chip. In the technique of Patent Document 3, if the capacitance of the capacitor is insufficient, the DC level is not stabilized, correct signal amplification is not performed, and the output signal waveform is distorted. In the technique of Patent Document 4, the low frequency component of the signal is cut off unless there is a capacitance of the order of several hundreds nF. By blocking the signal, the technique of Patent Document 4 cannot correctly transmit the signal when the logic level is 0 level or 1 level continues.

そこで、本発明は、キャパシタを配設することなく差動出力を得ることができるトランスインピーダンス増幅回路、及びその半導体装置を提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a transimpedance amplifier circuit that can obtain a differential output without providing a capacitor, and a semiconductor device thereof.

前記課題を解決するため、第１発明は、入力端子（Ｉｉｎ）に流れる入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、一端が前記入力端子に接続される抵抗器（１０）と、前記入力端子の電圧を反転させるインバータと、所定電圧が印加された第１負荷と前記インバータの出力電圧をゲート電圧とする第１トランジスタと第２負荷との直列回路とを備え、前記抵抗器の他端は、前記第１トランジスタと前記第２負荷（Ｔ３）とを接続する第１接続点に接続され、前記第１負荷と前記第１トランジスタとを接続する第２接続点と、前記第１接続点との双方から電圧が出力されることを特徴とする。但し、（）内の符号や文字は例示である。 In order to solve the above-mentioned problem, the first invention is a transimpedance amplifier circuit that converts an input current flowing through an input terminal (Iin) into a voltage and differentially outputs the converted voltage, one end of which is connected to the input terminal. A resistor (10) to be connected; an inverter for inverting the voltage of the input terminal; a first load to which a predetermined voltage is applied ; a first transistor having an output voltage of the inverter as a gate voltage; and a second load And the other end of the resistor is connected to a first connection point that connects the first transistor and the second load (T3), and connects the first load and the first transistor. A voltage is output from both the second connection point and the first connection point. However, symbols and characters in parentheses are examples.

本発明は、キャパシタを配設することなく差動出力を得ることができる。このため、占有面積の少ない半導体装置を形成することができる。 The present invention can obtain a differential output without disposing a capacitor. Therefore, a semiconductor device with a small occupation area can be formed.

本発明の第１実施形態であるトランスインピーダンス増幅回路を使用した光受信機の構成図である。It is a block diagram of the optical receiver using the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路の回路図である。1 is a circuit diagram of a transimpedance amplifier circuit according to a first embodiment of the present invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（１）である。It is a wave form diagram (1) of the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図（２）である。It is a wave form diagram (2) of the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（１）である。It is an eye pattern (1) of the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターン（２）である。It is an eye pattern (2) of the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路の周波数特性図である。It is a frequency characteristic figure of the transimpedance amplifier circuit which is 1st Embodiment of this invention. 本発明の第１実施形態であるトランスインピーダンス増幅回路が使用されるＰＯＮシステムの全体構成図である。1 is an overall configuration diagram of a PON system in which a transimpedance amplifier circuit according to a first embodiment of the present invention is used. 本発明の第２実施形態であるトランスインピーダンス増幅回路の回路図である。It is a circuit diagram of the transimpedance amplifier circuit which is 2nd Embodiment of this invention. 本発明の第３実施形態であるトランスインピーダンス増幅回路の回路図である。It is a circuit diagram of the transimpedance amplifier circuit which is 3rd Embodiment of this invention. 本発明の第１比較例である光受信機の回路図である。It is a circuit diagram of the optical receiver which is a 1st comparative example of this invention. 本発明の第２比較例である光受信機の回路図である。It is a circuit diagram of the optical receiver which is the 2nd comparative example of this invention. 本発明の第３比較例である光受信機の回路図である。It is a circuit diagram of the optical receiver which is the 3rd comparative example of the present invention.

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically shown so that the present invention can be fully understood. Therefore, the present invention is not limited to the illustrated example. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.

(第１実施形態)
図１は、本発明の第１実施形態であるトランスインピーダンス増幅回路を使用した光受信機の構成図である。
光受信機５００は、トランスインピーダンス増幅回路２００と、差動増幅回路１１０と、フォトダイオード３００とを備え、トランスインピーダンス増幅回路２００は、トランスインピーダンス増幅回路１００と、差動増幅回路１１０とを有する。また、トランスインピーダンス増幅回路２００は、半導体製造プロセスにより形成された半導体装置として構成されている。 (First embodiment)
FIG. 1 is a configuration diagram of an optical receiver using a transimpedance amplifier circuit according to a first embodiment of the present invention.
The optical receiver 500 includes a transimpedance amplifier circuit 200, a differential amplifier circuit 110, and a photodiode 300. The transimpedance amplifier circuit 200 includes the transimpedance amplifier circuit 100 and the differential amplifier circuit 110. The transimpedance amplifier circuit 200 is configured as a semiconductor device formed by a semiconductor manufacturing process.

トランスインピーダンス増幅回路１００は、一つの電流入力端子Ｉ_ｉｎ、及び２つの出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢを備えており、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢが差動出力端子として機能する。差動増幅回路１１０は、トランスインピーダンス増幅回路１００の出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢに接続された差動入力端子と差動出力端子とを備え、差動入力端子と差動出力端子との差分電圧をゲインＧで増幅する増幅回路である。なお、各図は、差動増幅回路１１０の反転入力端子、及び反転出力端子に「○」の記号を付し、非反転入力端子、及び非反転出力端子には、「○」の記号を付さないことにより、双方を区別している。 The transimpedance amplifier circuit 100 includes one current input terminal I _in and two output voltage terminals V _out and V _outB , and the output voltage terminals V _out and V _outB function as differential output terminals. The differential amplifier circuit 110 includes a differential input terminal and a differential output terminal connected to the output voltage terminals V _out and V _outB of the transimpedance amplifier circuit 100, and a difference between the differential input terminal and the differential output terminal. This is an amplifier circuit that amplifies the voltage with a gain G. In each figure, the inverting input terminal and the inverting output terminal of the differential amplifier circuit 110 are marked with “◯”, and the non-inverting input terminal and the non-inverting output terminal are marked with “◯”. By not doing so, both are distinguished.

フォトダイオード３００は、光の強度を電流に変換する素子であり、カソード端を電源端子Ｖ_ＤＤに接続し、アノード端を電流入力端子Ｉ_ｉｎに接続している。なお、電源端子Ｖ_ＤＤは接地電位よりも正の電圧が印加される。 The photodiode 300 is an element that converts light intensity into a current, and has a cathode end connected to the power supply terminal V _DD and an anode end connected to the current input terminal I _in . Note that a voltage higher than the ground potential is applied to the power supply terminal V _DD .

これらの構成により、光受信機５００は、フォトダイオード３００が光信号を電流信号に変換し、変換された電流信号をトランスインピーダンス増幅回路１００が電圧信号に変換し、変換された電圧信号を差動増幅回路１１０が論理レベルまで増幅し、差動増幅回路１１０が次段の信号処理回路に信号を伝達するように構成されている。ここで、トランスインピーダンス増幅回路１００は、フォトダイオード３００によるシングルエンド電流信号を入力し、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢから差動電圧信号が出力される。 With these configurations, in the optical receiver 500, the photodiode 300 converts an optical signal into a current signal, the transimpedance amplifier circuit 100 converts the converted current signal into a voltage signal, and the converted voltage signal is differentially converted. The amplifier circuit 110 is configured to amplify to a logic level, and the differential amplifier circuit 110 is configured to transmit a signal to a signal processing circuit at the next stage. Here, the transimpedance amplifier circuit 100 receives a single-ended current signal from the photodiode 300 and outputs a differential voltage signal from the output voltage terminals V _out and V _outB .

トランスインピーダンス増幅回路１００が差動電圧信号を出力する理由は、信号のノイズ耐性を強化させるためや、差動増幅回路１１０を使用し、半導体プロセス上の素子間の特性バラツキを抑制するためである。 The reason why the transimpedance amplifier circuit 100 outputs the differential voltage signal is to enhance the noise resistance of the signal or to use the differential amplifier circuit 110 to suppress the characteristic variation between elements in the semiconductor process. .

図２は、本発明の第１実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１００は、ＰチャネルのトランジスタＴ２，Ｔ７，Ｔ８と、ＮチャネルのトランジスタＴ１，Ｔ３，Ｔ４，Ｔ５，Ｔ６と、抵抗器１０，１１とを備えて構成される。また、トランスインピーダンス増幅回路１００は、半導体装置として形成される回路でもある。ここで、特許請求の範囲において、トランジスタＴ１が第３トランジスタであり、トランジスタＴ２が第４トランジスタであり、トランジスタＴ３が第２トランジスタであり、トランジスタＴ４が第１トランジスタである。 FIG. 2 is a circuit diagram of the transimpedance amplifier circuit according to the first embodiment of the present invention.
The transimpedance amplifier circuit 100 includes P-channel transistors T2, T7, and T8, N-channel transistors T1, T3, T4, T5, and T6, and resistors 10 and 11. The transimpedance amplifier circuit 100 is also a circuit formed as a semiconductor device. Here, in the claims, the transistor T1 is a third transistor, the transistor T2 is a fourth transistor, the transistor T3 is a second transistor, and the transistor T4 is a first transistor.

また、トランスインピーダンス増幅回路１００は、電源端子Ｖ_ＤＤ，Ｖ_ＳＳと、電流入力端子Ｉ_ｉｎと、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢと、制御電圧端子Ｖ_Ｃ１，Ｖ_Ｃ２とを備えている。電源端子Ｖ_ＤＤは、接地電位に対して、正の電源電圧が印加され、電源端子Ｖ_ＳＳは接地電位、若しくは仮想接地点に接続される。 The transimpedance amplifier circuit 100 includes power supply terminals V _DD and V _SS , a current input terminal I _in , output voltage terminals V _out and V _outB , and control voltage terminals V _C1 and V _C2 . A positive power supply voltage is applied to the power supply terminal V _DD with respect to the ground potential, and the power supply terminal _VSS is connected to the ground potential or a virtual ground point.

電流入力端子Ｉ_ｉｎは、２つのトランジスタＴ１，Ｔ２のゲートに接続され、トランジスタＴ２のソースとトランジスタＴ１のドレインとが接続されている。また、トランジスタＴ１のソースは電源端子Ｖ_ＳＳに接続され、トランジスタＴ２のドレイン及び基板端子は電源端子Ｖ_ＤＤに接続されている。なお、トランジスタＴ１の基板端子は、電源端子Ｖ_ＳＳに接続されている。 The current input terminal I _in is connected to the gates of the two transistors T1 and T2, and the source of the transistor T2 and the drain of the transistor T1 are connected. The source of the transistor T1 is connected to a power supply terminal V _SS, drain and substrate terminal of the transistor T2 is connected to the power supply terminal V _DD. The substrate terminal of the transistor T1 is connected to the power supply terminal V _SS.

これらの接続により、トランジスタＴ１，Ｔ２は、インバータとして機能し、トランジスタＴ１，Ｔ２は、そのゲート電圧ｖ_１（ｔ）と、トランジスタＴ２のソースとトランジスタＴ１のドレインとの接続点Ｐの電位とが反転する。 With these connections, the transistors T1 and T2 function as inverters, and the transistors T1 and T2 have a gate voltage v ₁ (t) and a potential at a connection point P between the source of the transistor T2 and the drain of the transistor T1. Invert.

トランジスタＴ４は、そのゲートがトランジスタＴ２のソースとトランジスタＴ１のドレインとの接続点Ｐに接続され、ドレインが抵抗器１１の一端に接続されている。また、抵抗器１１の他端は電源端子Ｖ_ＤＤに接続されている。一方、トランジスタＴ３は、そのゲートが制御電圧端子Ｖ_Ｃ１に接続され、ドレインがトランジスタＴ４のソース、及び抵抗器１０の一端と接続され、ソースが電源端子Ｖ_ＳＳに接続されている。抵抗器１０の他端は、電流入力端子Ｉ_ｉｎに接続されている。なお、トランジスタＴ３，Ｔ４の基板端子は、電源端子Ｖ_ＳＳに接続されている。 The gate of the transistor T4 is connected to the connection point P between the source of the transistor T2 and the drain of the transistor T1, and the drain is connected to one end of the resistor 11. The other end of the resistor 11 is connected to the power supply terminal V _DD . On the other hand, the transistor T3 has its gate connected to the control voltage terminal V _C1, a drain connected to one end of the source, and the resistor 10 of the transistor T4, and a source connected to a power supply terminal V _SS. The other end of the resistor 10 is connected to the current input terminal I _in. The substrate terminals of the transistors T3, T4 are connected to a power supply terminal _{V SS.}

これらの接続により、抵抗器１０は、帰還抵抗器として機能し、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）と抵抗器１０の抵抗値Ｒ_Ｆとの積は、トランジスタＴ１，Ｔ２のゲート電圧ｖ_１（ｔ）からトランジスタＴ３のドレインとトランジスタＴ４のソースと抵抗器１０の一端との接続点（Ｘ点）の電圧ｖ_２（ｔ）を減じた値に等しい。つまり、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）とトランジスタＴ１，Ｔ２のゲート電圧ｖ_１（ｔ）とは、同相である。 With these connections, the resistor 10 functions as a feedback resistor, and the product of the input current i _in (t) flowing into the current input terminal I _in and the resistance value R _F of the resistor 10 is the transistor T1, T2. The gate voltage v ₁ (t) is equal to a value obtained by subtracting a voltage v ₂ (t) at a connection point (point X) between the drain of the transistor T3, the source of the transistor T4, and one end of the resistor 10. That is, the input current i _in (t) flowing into the current input terminal I _in and the gate voltage v ₁ (t) of the transistors T1 and T2 are in phase.

トランジスタＴ４は、電圧ｖ_１（ｔ）の変化と逆相の逆相電流を抵抗器１１に流す。そして、トランジスタＴ４は、抵抗器１１を抵抗負荷として、正相のドレイン電圧ｖ_３（ｔ）が取り出され、トランジスタＴ３を電流源として、Ｘ点のソース電圧ｖ_２（ｔ）が逆相で取り出される。 The transistor T4 causes the resistor 11 to pass a negative-phase current having a phase opposite to that of the change in the voltage v ₁ (t). The transistor T4 takes out the positive-phase drain voltage v ₃ (t) using the resistor 11 as a resistive load, and takes out the source voltage v ₂ (t) at the point X in reverse phase using the transistor T3 as a current source. It is.

また、トランジスタＴ４は、トランジスタＴ３を電流源とするソースフォロア回路として機能し、ソース電圧ｖ_２（ｔ）が低インピーダンスで取り出される。つまり、抵抗器１０と、ソースフォロア回路とは、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎ（ｔ）を電圧ｖ_２（ｔ）に変換するトランスインピーダンス増幅器として機能する。また、トランジスタＴ４は、抵抗器１１を抵抗負荷とするソース接地回路としても機能する。このため、ソース電圧ｖ_２（ｔ）とドレイン電圧ｖ_３（ｔ）とは、振幅が異なる逆相の関係になる。 The transistor T4 functions as a source follower circuit using the transistor T3 as a current source, and the source voltage v ₂ (t) is extracted with low impedance. That is, the resistor 10 and the source follower circuit function as a transimpedance amplifier that converts the input current i _in (t) flowing into the current input terminal I _in into the voltage v ₂ (t). The transistor T4 also functions as a source grounding circuit using the resistor 11 as a resistance load. For this reason, the source voltage v ₂ (t) and the drain voltage v ₃ (t) have a reversed phase relationship with different amplitudes.

また、トランジスタＴ４のゲート電圧とドレイン電圧ｖ_３（ｔ）とは互いに反転する。また、トランジスタＴ１，Ｔ２は、インバータとして機能するので、ゲート電圧ｖ_１（ｔ）とトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは、同相になる。つまり、電流入力端子Ｉ_ｉｎに流れ込む入力電流ｉ_ｉｎとトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは、同相になる。 Further, the gate voltage and the drain voltage v ₃ (t) of the transistor T4 are inverted from each other. Since the transistors T1 and T2 function as inverters, the gate voltage v ₁ (t) and the drain voltage v ₃ (t) of the transistor T4 are in phase. That is, the input current i _in flowing into the current input terminal I _in and the drain voltage v ₃ (t) of the transistor T4 are in phase.

トランジスタＴ６は、ゲートがトランジスタＴ４のドレインと抵抗器１１の他端との接続点（第２接続点）に接続され、ソースがトランジスタＴ５のドレイン、及び出力電圧端子Ｖ_ｏｕｔに接続され、ドレインが電源端子Ｖ_ＤＤに接続されている。トランジスタＴ５は、ゲートが制御電圧端子Ｖ_Ｃ１に接続され、ソースが電源端子Ｖ_ＳＳに接続されている。これにより、トランジスタＴ６は、トランジスタＴ５を電流源としたソースフォロア回路を構成し、トランジスタＴ４のドレイン電圧ｖ_３（ｔ）が同相で出力電圧端子Ｖ_ｏｕｔから取り出される。この出力電圧端子Ｖ_ｏｕｔの電圧を電圧ｖ_４（ｔ）とする。 The transistor T6 has a gate connected to a connection point (second connection point) between the drain of the transistor T4 and the other end of the resistor 11, a source connected to the drain of the transistor T5, and the output voltage terminal _Vout , It is connected to the power supply terminal V _DD . Transistor T5 has a gate connected to the control voltage terminal V _C1, and a source connected to a power supply terminal V _SS. Thereby, the transistor T6 forms a source follower circuit using the transistor T5 as a current source, and the drain voltage v ₃ (t) of the transistor T4 is extracted from the output voltage terminal V _{out in the} same phase. The voltage of the output voltage terminal _{V out} and the voltage _v 4 (t).

トランジスタＴ７は、そのゲートがトランジスタＴ３のドレインとトランジスタＴ４のソースと抵抗器１０の一端との接続点（Ｘ点、第１接続点）に接続されており、ドレインが電源端子Ｖ_ＳＳに接続されており、ソースがトランジスタＴ８のドレイン、及び出力電圧端子Ｖ_ｏｕｔＢに接続されている。トランジスタＴ８は、そのゲートが制御電圧端子Ｖ_Ｃ２に接続されており、ソースが電源端子Ｖ_ＤＤに接続されている。なお、トランジスタＴ７の基板端子とトランジスタＴ８の基板端子とは電源端子Ｖ_ＤＤに接続されている。 Transistor T7 has its gate connected point between one end of the source and the resistor 10 of the drain of the transistor T4 of the transistor T3 (X point, the first connection point) is connected to a drain connected to the power supply terminal V _SS The source is connected to the drain of the transistor T8 and the output voltage terminal _VoutB . The transistor T8 has a gate connected to the control voltage terminal V _C2 and a source connected to the power supply terminal V _DD . Note that the substrate terminal of the transistor T7 and the substrate terminal of the transistor T8 are connected to the power supply terminal _VDD .

これにより、トランジスタＴ７は、トランジスタＴ８を電流源としたソースフォロア回路を構成し、トランジスタＴ３のドレイン電圧ｖ_２（ｔ）が同相で出力電圧端子Ｖ_ｏｕｔＢから取り出される。この出力電圧端子Ｖ_ｏｕｔＢの電圧を電圧ｖ_５（ｔ）とする。トランジスタＴ３のドレイン電圧ｖ_２（ｔ）とトランジスタＴ４のドレイン電圧ｖ_３（ｔ）とは逆相なので、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）と出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）とは逆相になる。 Thereby, the transistor T7 forms a source follower circuit using the transistor T8 as a current source, and the drain voltage v ₂ (t) of the transistor T3 is extracted from the output voltage terminal V _{outB in the} same phase. The voltage at the output voltage terminal V _outB is _defined as a voltage v ₅ (t). Since the drain voltage v ₂ (t) of the transistor T3 and the drain voltage v ₃ (t) of the transistor T4 are opposite in phase, the voltage v ₅ (t) at the output voltage terminal V _outB and the voltage v ₄ (at the output voltage terminal V _out ( t) is in opposite phase.

また、制御電圧端子Ｖ_Ｃ１，Ｖ_Ｃ２は、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）のＤＣレベルと出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）のＤＣレベルとの差分電圧が０Ｖになるように設定する。 Further, the control voltage terminals V _C1 and V _C2 have a differential voltage of 0 V between the DC level of the voltage v ₅ (t) of the output voltage terminal V _outB and the DC level of the voltage v ₄ (t) of the output voltage terminal V _out. Set as follows.

（シミュレーション結果）
図３、及び図４は、本発明の第１実施形態であるトランスインピーダンス増幅回路の波形図である。
図３（ａ）は、電圧ｖ_１（ｔ）の波形であり、図３（ｂ）は、電圧ｖ_２（ｔ）の波形であり、図３（ｃ）は、電圧ｖ_３（ｔ）の波形である。また、図４（ａ）は、電圧ｖ_４（ｔ）の波形であり、図４（ｂ）は、電圧ｖ_５（ｔ）の波形である。なお、横軸は時間［ｎｓｅｃ］であり、縦軸は論理値「１」や「０」をＶ_ｎｍａｘやＶ_ｎｍｉｎ（ｎは、１〜５）で表現している。 (simulation result)
3 and 4 are waveform diagrams of the transimpedance amplifier circuit according to the first embodiment of the present invention.
3A shows the waveform of the voltage v ₁ (t), FIG. 3B shows the waveform of the voltage v ₂ (t), and FIG. 3C shows the voltage v ₃ (t). It is a waveform. FIG. 4A shows the waveform of voltage v ₄ (t), and FIG. 4B shows the waveform of voltage v ₅ (t). The horizontal axis represents time [nsec], and the vertical axis represents logical values “1” and “0” by V _nmax and V _nmin (n is 1 to 5).

図３（ａ）の電圧ｖ_１（ｔ）が上昇すると図３（ｂ）の電圧ｖ_２（ｔ）が下降し、電圧ｖ_１（ｔ）が下降すると電圧ｖ_２（ｔ）が上昇している。つまり、電圧ｖ_１（ｔ）と電圧ｖ_２（ｔ）とは、反転している。ここで、帰還抵抗器としての抵抗器１１の電圧降下は、｛ｖ_１（ｔ）−ｖ_２（ｔ）｝であり、入力電流ｉ_ｉｎ（ｔ）の位相と電圧ｖ_１（ｔ）の位相とは同相である。 When the voltage v ₁ (t) in FIG. 3A increases, the voltage v ₂ (t) in FIG. 3B decreases, and when the voltage v ₁ (t) decreases, the voltage v ₂ (t) increases. Yes. That is, the voltage v ₁ (t) and the voltage v ₂ (t) are inverted. Here, the voltage drop of the resistor 11 as the feedback resistor is {v ₁ (t) −v ₂ (t)}, and the phase of the input current i _in (t) and the phase of the voltage v ₁ (t). Is in phase.

図３（ｃ）の電圧ｖ_３（ｔ）は、図３（ａ）のｖ_１（ｔ）と同相になっているので、入力電流ｉ_ｉｎ（ｔ）の位相と同相である。図４（ａ）の電圧ｖ_４（ｔ）は、電圧ｖ_３（ｔ）と同相であるので、入力電流ｉ_ｉｎ（ｔ）の位相と同相である。図４（ｂ）の電圧ｖ_５（ｔ）は、電圧ｖ_１（ｔ）と逆相であるので、入力電流ｉ_ｉｎ（ｔ）の位相と逆相である。つまり、出力電圧端子Ｖ_ｏｕｔは、入力電流ｉ_ｉｎ（ｔ）の位相と同相の電圧を出力し、出力電圧端子Ｖ_ｏｕｔＢは、入力電流ｉ_ｉｎ（ｔ）の位相と逆相の電圧を出力する。 Since the voltage v ₃ (t) in FIG. 3C is in phase with v ₁ (t) in FIG. 3A, it is _in phase with the phase of the input current i _in (t). Since the voltage v ₄ (t) in FIG. 4A is in phase with the voltage v ₃ (t), it is in phase with the phase of the input current i _in (t). Since the voltage v ₅ (t) in FIG. 4B is opposite in phase to the voltage v ₁ (t), it is opposite in phase from the input current i _in (t). In other words, the output voltage terminal V _out outputs a voltage _in phase with the phase of the input current i _in (t), and the output voltage terminal V _outB outputs a voltage _in phase opposite to the phase of the input current i _in (t). .

図５、及び図６は、本発明の第１実施形態であるトランスインピーダンス増幅回路のアイパターンである。横軸は時間「psec」であり、縦軸は論理値「１」又は「０」をＶ_ｎｍａｘ、やＶ_ｎｍｉｎで表現している。
図５（ａ）は、電圧ｖ_１（ｔ）のアイパターンであり、図５（ｂ）は、電圧ｖ_２（ｔ）のアイパターンであり、図５（ｃ）は、電圧ｖ_３（ｔ）のアイパターンである。また、図６（ａ）は電圧ｖ_４（ｔ）のアイパターンであり、図６（ｂ）は、電圧ｖ_５（ｔ）のアイパターンである。 5 and 6 are eye patterns of the transimpedance amplifier circuit according to the first embodiment of the present invention. The horizontal axis represents time “psec”, and the vertical axis represents the logical value “1” or “0” as V _nmax or V _nmin .
5A is an eye pattern of the voltage v ₁ (t), FIG. 5B is an eye pattern of the voltage v ₂ (t), and FIG. 5C is a voltage v ₃ (t ) Eye pattern. 6A shows an eye pattern of voltage v ₄ (t), and FIG. 6B shows an eye pattern of voltage v ₅ (t).

アイパターンとは、信号波形の遷移を多数サンプリングし、重ね合わせてグラフィカルに表示したものである。波形が同じ位置(タイミング・電圧)で複数重ね合っていれば、品質の良い波形である。逆に、波形の位置(タイミング・電圧)がずれている場合は、品質の悪い波形であり、ジッターが悪くなる。図５、及び図６は、目が開いているので、品質が良い波形であることを示している。 The eye pattern is obtained by sampling a large number of signal waveform transitions and overlaying them to display graphically. If multiple waveforms overlap at the same position (timing / voltage), the waveform is good quality. On the other hand, when the waveform position (timing / voltage) is shifted, the waveform is poor in quality and jitter is deteriorated. 5 and 6 show that the waveform is good because the eyes are open.

図７は、本発明の第１実施形態であるトランスインピーダンス増幅回路の周波数特性図である。実線は、出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）のゲインの周波数特性を示し、破線は、出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）のゲインの周波数特性を示す。なお、縦軸は、トランスインピーダンス［ｄＢｏｈｍ］であり、横軸は、周波数［１００ＭＨｚ〜２０ＧＨｚ］である。
トランスインピーダンス増幅回路１００は、全周波数範囲で、電圧ｖ_４（ｔ）も電圧ｖ_５（ｔ）も所定のトランスインピーダンスを有している。出力電圧端子Ｖ_ｏｕｔＢの電圧ｖ_５（ｔ）は、出力電圧端子Ｖ_ｏｕｔの電圧ｖ_４（ｔ）よりもゲインが高い。このゲインの不一致は、差動増幅回路１１０にゲイン制限機能を設ければ問題無い。 FIG. 7 is a frequency characteristic diagram of the transimpedance amplifier circuit according to the first embodiment of the present invention. The solid line indicates the frequency characteristic of the gain of the voltage v ₄ (t) of the output voltage terminal V _out , and the broken line indicates the frequency characteristic of the gain of the voltage v ₅ (t) of the output voltage terminal V _outB . The vertical axis is transimpedance [dBohm], and the horizontal axis is frequency [100 MHz to 20 GHz].
The transimpedance amplifier circuit 100 has predetermined transimpedances in both the voltage v ₄ (t) and the voltage v ₅ (t) over the entire frequency range. The voltage v ₅ (t) at the output voltage terminal V _outB has a higher gain than the voltage v ₄ (t) at the output voltage terminal V _out . This mismatch in gain is not a problem if the differential amplifier circuit 110 is provided with a gain limiting function.

また、周波数が高くなるにつれて、双方のトランスインピーダンスが略等しくなるが（Δｖ_４（ｔ）≒−Δｖ_５（ｔ））、トランジスタＴ４のゲインが周波数の上昇と共に低下するからである。ここで、Δｖ_４（ｔ）やΔｖ_５（ｔ）は、ｖ_４（ｔ）やｖ_５（ｔ）の交流分を示す。なお、周波数が高いときのトランスインピーダンスは、抵抗器１０の抵抗値Ｒ_Ｆが支配的である。 Also, as the frequency increases, both transimpedances become substantially equal (Δv ₄ (t) ≈−Δv ₅ (t)), but the gain of the transistor T4 decreases as the frequency increases. Here, Δv ₄ (t) and Δv ₅ (t) indicate AC components of v ₄ (t) and v ₅ (t). Incidentally, the transimpedance when the frequency is high, the resistance value R _F of the resistor 10 is dominant.

トランスインピーダンス増幅回路１００の次段に接続される差動増幅回路１１０（図１）のゲインとゲイン制限機能により出力電圧ｖｏ（ｔ）は決まる。 The output voltage vo (t) is determined by the gain of the differential amplifier circuit 110 (FIG. 1) connected to the next stage of the transimpedance amplifier circuit 100 and the gain limiting function.

（ＰＯＮシステム）
図８は、本発明の第１実施形態であるトランスインピーダンス増幅回路２００が使用されるＰＯＮシステムの全体構成図である。
ＰＯＮシステム８００は、複数の加入者宅の端末７００，７０１，７０２と、局６００と、スプリッタ７５０とを備え、局６００と複数の加入者宅の端末７００，７０１，７０２とがスプリッタ７５０を介して、通信可能に接続されている。ここで、局６００（ＯＬＴ）に設置される受信機は、光信号を電流に変換するフォトダイオード（ＰＤ:Photo Diode）３００と、フォトダイオード３００が出力する出力電流を差動電圧に変換するトランスインピーダンス増幅回路２００とを備える。 (PON system)
FIG. 8 is an overall configuration diagram of a PON system in which the transimpedance amplifier circuit 200 according to the first embodiment of the present invention is used.
The PON system 800 includes a plurality of subscriber home terminals 700, 701, 702, a station 600, and a splitter 750. The station 600 and the plurality of subscriber home terminals 700, 701, 702 are connected via the splitter 750. Are connected to communicate. Here, a receiver installed in the station 600 (OLT) includes a photodiode (PD) 300 that converts an optical signal into a current, and a transformer that converts an output current output from the photodiode 300 into a differential voltage. And an impedance amplifier circuit 200.

局（ＯＬＴ）から、加入者宅の端末（ＯＮＵ）に送信される下りデータは、連続信号であるが、加入者宅の端末（ＯＮＵ）から局（ＯＬＴ）に送信される上りデータは、データとデータとの間に信号が存在しないバースト信号になっている。また、加入者宅の端末７００，７０１，７０２から送信される信号の振幅は一定であるが、加入者宅の端末７００，７０１，７０２と局６００との距離はまちまちなので、局６００がバースト信号を受信する際には、特定の加入者宅の端末７００からのバースト信号は強くなり、異なる加入者宅７０１からのバースト信号が弱くなることがある。このため、局（ＯＬＴ）は、これらの強度やタイミングの異なる光バースト信号を強度が一定の電気信号に変える光受信機５００（図１）が必要である。 The downlink data transmitted from the station (OLT) to the subscriber's home terminal (ONU) is a continuous signal, but the uplink data transmitted from the subscriber's home terminal (ONU) to the station (OLT) is data There is no signal between the data and the burst signal. In addition, the amplitude of the signal transmitted from the terminal 700, 701, 702 at the subscriber's home is constant, but the distance between the terminal 700, 701, 702 at the subscriber's home and the station 600 varies. , The burst signal from the terminal 700 of a specific subscriber's home may become strong, and the burst signal from a different subscriber's home 701 may become weak. For this reason, the station (OLT) needs an optical receiver 500 (FIG. 1) that converts these optical burst signals having different intensities and timings into electrical signals having a constant intensity.

（第２実施形態）
前記第１実施形態のトランスインピーダンス増幅回路１００は、抵抗負荷としての抵抗器１１を用いたが、能動負荷に変更することができる。
図９は、本発明の第２実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１０１は、図２に示すトランスインピーダンス増幅回路１００に対して、その抵抗器１１（図２）を第４トランジスタとしてのトランジスタＴ９に変更したものである。
つまり、トランジスタＴ９は、そのソースがトランジスタＴ４のドレイン、及びトランジスタＴ６のゲートとの接続点に接続され、ドレインが電源端子Ｖ_ＤＤに接続され、ゲートがＶ_Ｃ２に接続されている。なお、トランジスタＴ９の基板端子は電源端子Ｖ_ＤＤに接続される。 (Second Embodiment)
The transimpedance amplifier circuit 100 of the first embodiment uses the resistor 11 as a resistive load, but can be changed to an active load.
FIG. 9 is a circuit diagram of a transimpedance amplifier circuit according to the second embodiment of the present invention.
The transimpedance amplifier circuit 101 is obtained by changing the resistor 11 (FIG. 2) to a transistor T9 as a fourth transistor with respect to the transimpedance amplifier circuit 100 shown in FIG.
That is, the source of the transistor T9 is connected to the connection point between the drain of the transistor T4 and the gate of the transistor T6, the drain is connected to the power supply terminal V _DD , and the gate is connected to V _C2 . The substrate terminal of the transistor T9 is connected to the power supply terminal V _DD .

この接続により、トランジスタＴ９は、トランジスタＴ４の能動負荷として機能する。
能動負荷は定電流源に近い動作を行い、抵抗負荷のときよりも電圧変化が大きくなるので、トランジスタＴ４の増幅率は高くなる特徴がある。また、トランスインピーダンス増幅回路１０１は、抵抗器１１（図２）を使用しないので、全トランジスタのゲート幅サイズ、及びその素子間のサイズ比で回路特性が決まるため、素子間の特性バラツキが抑制される。 With this connection, the transistor T9 functions as an active load of the transistor T4.
The active load performs an operation close to that of a constant current source, and the voltage change becomes larger than that of the resistive load. Therefore, the amplification factor of the transistor T4 is high. In addition, since the transimpedance amplifier circuit 101 does not use the resistor 11 (FIG. 2), circuit characteristics are determined by the gate width size of all the transistors and the size ratio between the elements, so that variation in characteristics between elements is suppressed. The

（第３実施形態）
前記第１実施形態のトランスインピーダンス増幅回路１００は、トランジスタＴ１，Ｔ２のゲートを互いに接続して、インバータ回路の構成としたが、トランジスタＴ２を能動負荷とすることができる。 (Third embodiment)
In the transimpedance amplifier circuit 100 of the first embodiment, the gates of the transistors T1 and T2 are connected to each other to form an inverter circuit. However, the transistor T2 can be an active load.

図１０は、本発明の第３実施形態であるトランスインピーダンス増幅回路の回路図である。
トランスインピーダンス増幅回路１０２は、トランスインピーダンス増幅回路１０１（図９）と比較して、トランジスタＴ２の接続を変更し、トランジスタＴ１０としている。つまり、第４トランジスタとしてのトランジスタＴ１０は、ドレインが電源端子Ｖ_ＤＤに接続され、ゲートが制御電圧端子Ｖ_Ｃ２に接続され、ソースがトランジスタＴ１のドレイン及びトランジスタＴ４のゲートに接続され、基板端子が電源端子Ｖ_ＤＤに接続されている。 FIG. 10 is a circuit diagram of a transimpedance amplifier circuit according to the third embodiment of the present invention.
Compared with the transimpedance amplifier circuit 101 (FIG. 9), the transimpedance amplifier circuit 102 changes the connection of the transistor T2 to be a transistor T10. That is, the transistor T10 as the fourth transistor has a drain connected to the power supply terminal V _DD , a gate connected to the control voltage terminal V _C2 , a source connected to the drain of the transistor T1 and the gate of the transistor T4, and a substrate terminal It is connected to the power supply terminal V _DD .

トランスインピーダンス増幅回路１０２は、電流入力端子Ｉ_ｉｎに接続されているゲートがトランジスタＴ１のみである。 Transimpedance amplifier circuit 102, a gate connected to the current input terminal I _in is only the transistor T1.

（第１比較例）
図１１は、本発明の第１比較例である光受信機の回路図である。
光受信機５０１は、フォトダイオード３００と、トランスインピーダンス増幅回路２０１とを備え、トランスインピーダンス増幅回路２０１は、トランスインピーダンス増幅回路１０３と、差動増幅回路１１０と、抵抗器１２と、キャパシタ２０とを有する。 (First comparative example)
FIG. 11 is a circuit diagram of an optical receiver which is a first comparative example of the present invention.
The optical receiver 501 includes a photodiode 300 and a transimpedance amplifier circuit 201. The transimpedance amplifier circuit 201 includes a transimpedance amplifier circuit 103, a differential amplifier circuit 110, a resistor 12, and a capacitor 20. Have.

フォトダイオード３００は、カソードが電源端子Ｖ_ＤＤに接続されており、アノードがトランスインピーダンス増幅回路１０３の入力端子に接続されている点は、前記第１実施形態の図１と同様である。トランスインピーダンス増幅回路１０３は、シングルエンド出力の増幅回路である点で、トランスインピーダンス増幅回路１００（図１，２）と相違する。なお、トランスインピーダンス増幅回路１０３は、汎用オペアンプに帰還抵抗器を外部接続しても構成し得るが、該汎用オペアンプは内部に位相補償用のキャパシタが備えられている。 The photodiode 300 is the same as that in FIG. 1 of the first embodiment in that the cathode is connected to the power supply terminal V _DD and the anode is connected to the input terminal of the transimpedance amplifier circuit 103. The transimpedance amplifier circuit 103 is different from the transimpedance amplifier circuit 100 (FIGS. 1 and 2) in that it is a single-ended output amplifier circuit. The transimpedance amplifier circuit 103 can be configured by externally connecting a feedback resistor to a general-purpose operational amplifier. The general-purpose operational amplifier is provided with a phase compensation capacitor.

トランスインピーダンス増幅回路１０３のシングルエンド出力端子は、差動増幅回路１１０の非反転入力端子に接続されている。差動増幅回路１１０は、非反転入力端子と反転入力端子との間に抵抗器１２が接続されており、反転入力端子と抵抗器１２との接続点には、キャパシタ２０の一端が接続されている。なお、キャパシタ２０の他端は、接地されている。つまり、抵抗器１２、及びキャパシタ２０は、ローパスフィルタを構成しており、トランスインピーダンス増幅回路１０３の出力電圧の交流成分（高周波成分）を除去し、直流成分のみを差動増幅回路１１０の反転入力端子に印加する機能を有する。 The single-ended output terminal of the transimpedance amplifier circuit 103 is connected to the non-inverting input terminal of the differential amplifier circuit 110. In the differential amplifier circuit 110, a resistor 12 is connected between a non-inverting input terminal and an inverting input terminal, and one end of a capacitor 20 is connected to a connection point between the inverting input terminal and the resistor 12. Yes. The other end of the capacitor 20 is grounded. That is, the resistor 12 and the capacitor 20 constitute a low-pass filter, which removes an AC component (high-frequency component) of the output voltage of the transimpedance amplifier circuit 103 and uses only the DC component as an inverting input of the differential amplifier circuit 110. It has a function to be applied to the terminal.

差動増幅回路１１０は、非反転入力端子に印加された電圧と反転入力端子に印加された電圧との差分電圧を増幅する回路である。このため、差動増幅回路１１０は、トランスインピーダンス増幅回路１０３のシングルエンド出力端子の出力電圧の直流成分を打ち消し、交流成分のみを増幅して出力する。 The differential amplifier circuit 110 is a circuit that amplifies a differential voltage between a voltage applied to the non-inverting input terminal and a voltage applied to the inverting input terminal. For this reason, the differential amplifier circuit 110 cancels the DC component of the output voltage of the single-ended output terminal of the transimpedance amplifier circuit 103, amplifies only the AC component, and outputs it.

ところで、キャパシタ２０は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０１は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。また、トランスインピーダンス増幅回路１００（図２）は、無信号時の出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢの直流電位を揃えることができるので、差動増幅回路１１０は、揃えられた直流電位を打ち消し、交流成分のみを増幅することができる。 Incidentally, since the capacitor 20 requires a relatively large capacity, it is difficult to integrate the transimpedance amplifier circuit 201. On the other hand, since the transimpedance amplifier circuit 200 of the first embodiment does not include a capacitor, it can be integrated with a small occupied area. Further, since the transimpedance amplifier circuit 100 (FIG. 2) can align the DC potentials of the output voltage terminals V _out and V _outB when there is no signal, the differential amplifier circuit 110 cancels the aligned DC potentials, Only the AC component can be amplified.

（第２比較例）
図１２は、本発明の第２比較例である光受信機の回路図である。
光受信機５０２は、フォトダイオード３００と、トランスインピーダンス増幅回路２０２とを備え、トランスインピーダンス増幅回路２０２は、トランスインピーダンス増幅回路１０３と、二つの差動増幅回路１１０，１１１と、抵抗器１３と、キャパシタ２１とを有する。差動増幅回路１１０は、差動出力端子を有しているのに対し、差動増幅回路１１１は、シングルエンド出力端子を有している。 (Second comparative example)
FIG. 12 is a circuit diagram of an optical receiver which is a second comparative example of the present invention.
The optical receiver 502 includes a photodiode 300 and a transimpedance amplifier circuit 202. The transimpedance amplifier circuit 202 includes a transimpedance amplifier circuit 103, two differential amplifier circuits 110 and 111, a resistor 13, And a capacitor 21. The differential amplifier circuit 110 has a differential output terminal, whereas the differential amplifier circuit 111 has a single-ended output terminal.

フォトダイオード３００、及びトランスインピーダンス増幅回路１０３は、第１比較例と同様の接続であり、トランスインピーダンス増幅回路１０３のシングルエンド出力端子が差動増幅回路１１０の非反転入力端子に接続されている。 The photodiode 300 and the transimpedance amplifier circuit 103 are connected in the same manner as in the first comparative example, and the single-ended output terminal of the transimpedance amplifier circuit 103 is connected to the non-inverting input terminal of the differential amplifier circuit 110.

差動増幅回路１１０は、その差動出力端子と差動増幅回路１１１の差動入力端子とが接続されている。差動増幅回路１１１のシングルエンド出力端子は、抵抗器１３の一端に接続されている。抵抗器１３の他端は、キャパシタ２１の一端、及び差動増幅回路の反転入力端に接続されている。キャパシタ２１の他端は、接地されている。抵抗器１３、及びキャパシタ２１は、ローパスフィルタを構成しており、差動増幅回路１１１のシングルエンド出力端子の直流成分を差動増幅回路１１０の反転入力端子に印加する。これにより、差動増幅回路１１０，１１１、抵抗器１３、及びキャパシタ２１の閉回路は、差動増幅回路１１１の非反転入力端子の電位の直流成分と反転入力端子の電位（直流電位）とが一致するように機能し、ＤＣフィードバック回路を構成する。 The differential amplifier circuit 110 has its differential output terminal connected to the differential input terminal of the differential amplifier circuit 111. A single-ended output terminal of the differential amplifier circuit 111 is connected to one end of the resistor 13. The other end of the resistor 13 is connected to one end of the capacitor 21 and the inverting input terminal of the differential amplifier circuit. The other end of the capacitor 21 is grounded. The resistor 13 and the capacitor 21 constitute a low-pass filter, and apply the DC component of the single-ended output terminal of the differential amplifier circuit 111 to the inverting input terminal of the differential amplifier circuit 110. Thereby, the closed circuit of the differential amplifier circuits 110 and 111, the resistor 13, and the capacitor 21 has a DC component of the potential of the non-inverting input terminal of the differential amplifier circuit 111 and a potential (DC potential) of the inverting input terminal. They function to match and constitute a DC feedback circuit.

したがって、トランスインピーダンス増幅回路２０２は、トランスインピーダンス増幅回路１０３の出力電圧の直流成分を打ち消し、差動増幅回路１１０が交流成分（高周波成分）のみを増幅する。ところで、キャパシタ２１は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０２は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。 Therefore, the transimpedance amplifier circuit 202 cancels the DC component of the output voltage of the transimpedance amplifier circuit 103, and the differential amplifier circuit 110 amplifies only the AC component (high frequency component). By the way, since the capacitor 21 needs a relatively large capacity, it is difficult to integrate the transimpedance amplifier circuit 202. On the other hand, since the transimpedance amplifier circuit 200 of the first embodiment does not include a capacitor, it can be integrated with a small occupied area.

（第３比較例）
図１３は、本発明の第３比較例である光受信機の回路図である。
光受信機５０３は、フォトダイオード３００と、トランスインピーダンス増幅回路２０３とを備え、トランスインピーダンス増幅回路２０３は、トランスインピーダンス増幅回路１０３と、差動増幅回路１１０と、４つの抵抗器１４，１５，１６，１７とキャパシタ２２とを有する。 (Third comparative example)
FIG. 13 is a circuit diagram of an optical receiver which is a third comparative example of the present invention.
The optical receiver 503 includes a photodiode 300 and a transimpedance amplifier circuit 203. The transimpedance amplifier circuit 203 includes a transimpedance amplifier circuit 103, a differential amplifier circuit 110, and four resistors 14, 15, and 16. , 17 and capacitor 22.

フォトダイオード３００は、第１比較例と同様の接続であるが、トランスインピーダンス増幅回路１０３は、シングルエンド出力端子がキャパシタ２２を介して差動増幅回路１１０の非反転入力端子に接続されている点で相違する。また、差動増幅回路１１０は、２本の抵抗器１４，１５を用いて、非反転入力端子に直流バイアスを掛けている。つまり、トランスインピーダンス増幅回路１０３と差動増幅回路１１０とは、ＡＣ結合されている。また、差動増幅回路１１０は、２本の抵抗器１６，１７を用いて、反転入力端子に直流バイアスを掛けている。 The photodiode 300 has the same connection as in the first comparative example, but the transimpedance amplifier circuit 103 has a single-ended output terminal connected to the non-inverting input terminal of the differential amplifier circuit 110 via the capacitor 22. Is different. Further, the differential amplifier circuit 110 uses two resistors 14 and 15 to apply a DC bias to the non-inverting input terminal. That is, the transimpedance amplifier circuit 103 and the differential amplifier circuit 110 are AC coupled. Further, the differential amplifier circuit 110 uses two resistors 16 and 17 to apply a DC bias to the inverting input terminal.

つまり、キャパシタ２２は、トランスインピーダンス増幅回路１０３のシングルエンド出力端子と、差動増幅回路１１０の非反転入力端子とに接続されている。また、抵抗器１４，１５の直列回路、及び抵抗器１６，１７の直列回路は、電源端子Ｖ_ＤＤ、及び電源端子Ｖ_ＳＳに接続されている。抵抗器１４，１５の直列回路の接続点は、キャパシタ２２の一端、及び差動増幅回路１１０の非反転入力端子に接続されている。また、抵抗器１６，１７の直列回路の接続点は、差動増幅回路１１０の反転入力端子に接続されている。 That is, the capacitor 22 is connected to the single-ended output terminal of the transimpedance amplifier circuit 103 and the non-inverting input terminal of the differential amplifier circuit 110. Also, the series circuit, and a series circuit of resistors 16 and 17 of the resistor 14 and 15 is connected a power supply terminal _{V DD,} and the power supply terminal _{V SS.} The connection point of the series circuit of the resistors 14 and 15 is connected to one end of the capacitor 22 and the non-inverting input terminal of the differential amplifier circuit 110. The connection point of the series circuit of the resistors 16 and 17 is connected to the inverting input terminal of the differential amplifier circuit 110.

これらの接続により、差動増幅回路１１０は、トランスインピーダンス増幅回路１０３の出力電圧の交流成分、及び抵抗器１４，１５の分圧電圧（直流電圧）が非反転入力端子に印加され、抵抗器１６，１７の分圧電圧（直流電圧）が反転入力端子に印加される。ここで、抵抗器１４，１６の抵抗値を揃え、抵抗器１５，１７の抵抗値を揃えれば、抵抗器１６，１７の分圧電圧と抵抗器１６，１７の分圧電圧とが等しくなる。この結果、差動増幅回路１１０は、抵抗器１６，１７の分圧電圧と抵抗器１６，１７の分圧電圧とを打ち消し、トランスインピーダンス増幅回路１０３の出力電圧の交流成分のみ増幅する。 With these connections, the differential amplifier circuit 110 applies the AC component of the output voltage of the transimpedance amplifier circuit 103 and the divided voltage (DC voltage) of the resistors 14 and 15 to the non-inverting input terminal. , 17 is applied to the inverting input terminal. Here, if the resistance values of the resistors 14 and 16 are made uniform and the resistance values of the resistors 15 and 17 are made uniform, the divided voltage of the resistors 16 and 17 and the divided voltage of the resistors 16 and 17 become equal. As a result, the differential amplifier circuit 110 cancels the divided voltage of the resistors 16 and 17 and the divided voltage of the resistors 16 and 17 and amplifies only the AC component of the output voltage of the transimpedance amplifier circuit 103.

ところで、キャパシタ２２は比較的大きな容量が必要なので、トランスインピーダンス増幅回路２０３は、集積化が困難である。これに対して、前記第１実施形態のトランスインピーダンス増幅回路２００は、キャパシタを備えていないので、少ない占有面積で集積化することができる。 By the way, since the capacitor 22 needs a relatively large capacity, it is difficult to integrate the transimpedance amplifier circuit 203. On the other hand, since the transimpedance amplifier circuit 200 of the first embodiment does not include a capacitor, it can be integrated with a small occupied area.

（変形例）
（１）前記第１実施形態のトランスインピーダンス増幅回路１００は、トランジスタＴ１，Ｔ２，Ｔ４を用いて、トランジスタＴ１のゲート電圧ｖ_１（ｔ）の変化と逆相のトランジスタＴ４のドレイン電流を流している。しかしながら、トランジスタＴ１，Ｔ２，Ｔ４は、単一の増幅回路と見なすことができる。つまり、トランジスタＴ４は、電流入力端子Ｉ_ｉｎの電圧の変化と逆相のドレイン電流を抵抗器１１に流しているとみなすことができる。 (Modification)
(1) The transimpedance amplifier circuit 100 according to the first embodiment uses the transistors T1, T2, and T4 to flow the drain current of the transistor T4 having a phase opposite to the change in the gate voltage v ₁ (t) of the transistor T1. Yes. However, the transistors T1, T2, and T4 can be regarded as a single amplifier circuit. That is, the transistor T4 can be considered to have passed the drain current changes and reverse-phase voltage of the current input terminal I _in the resistor 11.

（２）前記各実施形態のインピーダンス増幅回路１００，１０１，１０２は、ソースフォロア回路Ｔ５，Ｔ６、及びソースフォロア回路Ｔ７，Ｔ８を介して、出力電圧端子Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢから差動出力電圧を得ていた。しかしながら、次段の差動増幅回路１１０の入力インピーダンスが高いのが通常なので、ソースフォロア回路Ｔ５，Ｔ６、及びソースフォロア回路Ｔ７，Ｔ８が不要になることが多い。つまり、トランスインピーダンス増幅回路１００のトランジスタＴ４のドレインと差動増幅回路の非反転入力端子とが接続され、トランスインピーダンス増幅回路１００のトランジスタＴ３のドレインと差動増幅回路の反転入力端子とが接続される。 (2) The impedance amplifying circuits 100, 101, and 102 of each of the above embodiments _{obtain a} differential output voltage from the output voltage terminals V _out and V _outB via the source follower circuits T5 and T6 and the source follower circuits T7 and T8. I was getting. However, since the input impedance of the differential amplifier circuit 110 at the next stage is usually high, the source follower circuits T5 and T6 and the source follower circuits T7 and T8 are often unnecessary. That is, the drain of the transistor T4 of the transimpedance amplifier circuit 100 is connected to the non-inverting input terminal of the differential amplifier circuit, and the drain of the transistor T3 of the transimpedance amplifier circuit 100 is connected to the inverting input terminal of the differential amplifier circuit. The

（３）前記第３実施形態のインピーダンス増幅回路１０２（図１０）は、能動負荷としてトランジスタＴ９を用いていたが、トランジスタＴ９の代わりに抵抗負荷を用いることもできる。また、前記各実施形態のトランジスタＴ３は、ソースフォロアとしてＸ点の電圧ｖ２（ｔ）の電圧を取り出す電流源として使用したが、抵抗負荷とすることもできる。 (3) Although the impedance amplifying circuit 102 (FIG. 10) of the third embodiment uses the transistor T9 as an active load, a resistive load can be used instead of the transistor T9. In addition, the transistor T3 in each of the above embodiments is used as a current source for extracting the voltage at the voltage V2 (t) at the point X as a source follower, but may be a resistive load.

１０抵抗器
１１抵抗器（抵抗負荷）
１２，１３，１４，１５，１６，１７抵抗器
２０，２１，２２キャパシタ
１００，１０１，１０２，１０３，２００，２０１，２０２，２０３トランスインピーダンス増幅回路（半導体装置）
１１０，１１１差動増幅回路
３００フォトダイオード（ＰＤ）
５００，５０１，５０２，５０３光受信機
６００局
７００，７０１，７０２加入者宅
７５０スプリッタ
８００ＰＯＮシステム
Ｔ１トランジスタ（第３トランジスタ、Ｎチャネルトランジスタ）
Ｔ２トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ）
Ｔ３トランジスタ（第２負荷、第２トランジスタ、Ｎチャネルトランジスタ）
Ｔ４トランジスタ（第１トランジスタ、Ｎチャネルトランジスタ）
Ｔ５，Ｔ６トランジスタ（第２ソースフォロア回路、Ｎチャネルトランジスタ）
Ｔ７，Ｔ８トランジスタ（第１ソースフォロア回路、Ｐチャネルトランジスタ）
Ｔ９（第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）
Ｔ１０トランジスタ（第４トランジスタ、Ｐチャネルトランジスタ、能動負荷）
Ｖ_ＤＤ電源端子
Ｖ_ＳＳ電源端子
Ｖ_Ｃ１，Ｖ_Ｃ２制御電圧端子
Ｉ_ｉｎ電流入力端子
Ｖ_ｏｕｔ，Ｖ_ｏｕｔＢ出力電圧端子
ｖ_１（ｔ）、ｖ_２（ｔ），ｖ_３（ｔ），ｖ_４（ｔ），ｖ_５（ｔ）電圧
ｉ_ｉｎ入力電流 10 Resistor 11 Resistor (resistance load)
12, 13, 14, 15, 16, 17 Resistor 20, 21, 22 Capacitor 100, 101, 102, 103, 200, 201, 202, 203 Transimpedance amplifier circuit (semiconductor device)
110, 111 Differential amplifier circuit 300 Photodiode (PD)
500, 501, 502, 503 Optical receiver 600 Station 700, 701, 702 Subscriber's house 750 Splitter 800 PON system T1 transistor (third transistor, N-channel transistor)
T2 transistor (4th transistor, P-channel transistor)
T3 transistor (second load, second transistor, N-channel transistor)
T4 transistor (first transistor, N-channel transistor)
T5, T6 transistor (second source follower circuit, N-channel transistor)
T7, T8 transistor (first source follower circuit, P-channel transistor)
T9 (4th transistor, P-channel transistor, active load)
T10 transistor (4th transistor, P-channel transistor, active load)
V _DD power source terminal _{V SS} power supply terminal _V _{C1, V C2} control voltage terminal _{I in} the current input terminal _{_V out,} _V _outB output voltage terminal _{_{_{v 1 (t), v 2}}} (t), v 3 (t), v 4 ( t), v ₅ (t) Voltage i _in input current

Claims

A transimpedance amplifier circuit that converts an input current flowing into an input terminal into a voltage and differentially outputs the converted voltage,
A resistor having one end connected to the input terminal;
An inverter for inverting the voltage of the input terminal;
A first load to which a predetermined voltage is applied, and a series circuit of a first transistor and a second load having the output voltage of the inverter as a gate voltage ,
The other end of the resistor is connected to a first connection point that connects the first transistor and the second load;
A transimpedance amplifier circuit, wherein a voltage is output from both a second connection point connecting the first load and the first transistor and the first connection point.

The transimpedance amplifier circuit according to claim 1 ,
Before Stories second load transimpedance amplifier circuit, which is a second transistor which applies a predetermined voltage to the gate.

The transimpedance amplifier circuit according to claim 1 or 2,
The voltage at the first connection point is output through a first source follower circuit,
The voltage at the second connection point is output through a second source follower circuit.

The transimpedance amplifier circuit according to claim 3,
Transimpedance amplification characterized in that the output voltage of the first source follower circuit and the output voltage of the second source follower circuit have the same DC voltage level when the input current is in a no-signal state. circuit.

The transimpedance amplifier circuit according to claim 4,
The transimpedance amplifier circuit further comprising a differential amplifier circuit to which an output voltage of the first source follower circuit and an output voltage of the second source follower circuit are differentially input.

The transimpedance amplifier circuit according to claim 1 or 2,
The transimpedance amplifier circuit further comprising a differential amplifier circuit to which a voltage at the first connection point and a voltage at the second connection point are differentially input.

The transimpedance amplifier circuit according to claim 1,
The transimpedance amplifier circuit, wherein the first load is a resistor or an active load.

The transimpedance amplifier circuit according to claim 2,
The inverter, the gate is connected to a connection point of the input terminal and the resistor, and a third transistor whose source is connected to a source of the second transistor, before Symbol drain of the third transistor, and the first A fourth transistor having a source connected to the gate of the transistor,
The gate of the fourth transistor is connected to the gate of the third transistor or the drain of the fourth transistor.

A semiconductor device in which a transimpedance amplifier circuit that converts an input current flowing into an input terminal into a voltage and differentially outputs the converted voltage is formed,
A resistor having one end connected to the input terminal;
An inverter for inverting the voltage of the input terminal;
A first load to which a predetermined voltage is applied, and a series circuit of a first transistor and a second load having the output voltage of the inverter as a gate voltage ,
The other end of the resistor is connected to a first connection point that connects the first transistor and the second load;
A voltage is output from both a second connection point connecting the first load and the first transistor and the first connection point.