JP6180083B2 - Laminated transformer - Google Patents
Laminated transformer Download PDFInfo
- Publication number
- JP6180083B2 JP6180083B2 JP2012117893A JP2012117893A JP6180083B2 JP 6180083 B2 JP6180083 B2 JP 6180083B2 JP 2012117893 A JP2012117893 A JP 2012117893A JP 2012117893 A JP2012117893 A JP 2012117893A JP 6180083 B2 JP6180083 B2 JP 6180083B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- layer
- layers
- laminated
- primary coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Coils Of Transformers For General Uses (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
この発明は、積層トランスに関し、特に、小型大出力のDC−DCコンバーターに用いるのに適した積層トランスに関する。 The present invention relates to a laminated transformer, and more particularly, to a laminated transformer suitable for use in a small-sized and high-output DC-DC converter.
近年の電子機器に対するさらなる小型化への要求は、その電子機器に組み込まれる各種電子回路部品を可能な限り小型化することへの要求でもある。特に、電子機器の電源となるDC−DCコンバーターは、比較的大型の電子部品であるトランスが必須であることから、このDC−DCコンバーターを小型化することが電子機器の小型化に大きく寄与する。換言すれば、DC−DCコンバーターを構成するトランスを可能な限り小型にすることが必要である。具体的には、一般的なトランスは、コアに導線を巻回した構造を有し、電子回路部品の基板に実装した際、その実装面に対する高さ方向のサイズが大きくなるため、トランスには、薄型化による小型化が特に要求される。 The demand for further downsizing of electronic devices in recent years is also a request for miniaturizing various electronic circuit components incorporated in the electronic devices as much as possible. In particular, since a DC-DC converter serving as a power source for an electronic device requires a transformer, which is a relatively large electronic component, downsizing the DC-DC converter greatly contributes to downsizing of the electronic device. . In other words, it is necessary to make the transformer constituting the DC-DC converter as small as possible. Specifically, a general transformer has a structure in which a lead wire is wound around a core, and when mounted on a substrate of an electronic circuit component, the size in the height direction with respect to the mounting surface becomes large. In particular, miniaturization by thinning is required.
そして、薄型化を達成するために一般的なトランスとは異なる構造を備えたトランスが積層トランスである。周知のごとく、積層トランスは、平面形状が環状となる層状の導電体(銅箔、銅板など)を絶縁体を介して複数層重ねた積層構造を備えている。そして、1層分の層状導体(以下、コイル層)がコイルにおける1巻き分の導線に対応し、積層構造中の適宜なコイル層同士がスルーホールなどのビアを介して接続されることで、トランスを構成する一次コイルと二次コイルとが形成されている(例えば、特許文献1参照)。 A transformer having a structure different from a general transformer in order to achieve a reduction in thickness is a laminated transformer. As is well known, a laminated transformer has a laminated structure in which a plurality of layers of conductors (copper foil, copper plate, etc.) whose planar shape is annular are stacked via an insulator. And, a layered conductor for one layer (hereinafter referred to as a coil layer) corresponds to a wire for one turn in the coil, and appropriate coil layers in the laminated structure are connected through vias such as through holes, The primary coil and the secondary coil which comprise a transformer are formed (for example, refer patent document 1).
DC−DCコンバーターは、近年の高密度実装技術の進歩により、さらなる小型化とともに大出力化も進んでいる。例えば、多層基板を用いた高密度実装技術により、1/8Brickのサイズで数100Wの出力が可能なDC−DCコンバーターも実現している。このような、極めて小型でありながら、大電力を扱うDC−DCコンバーターでは、二次側同期整流回路を構成するFETのドレイン、ソース間の電圧Vdsが高めに設定される。場合によっては、ほぼ定格に近い電圧で駆動させる必要性も生じる。 The DC-DC converter has been further reduced in size and increased in output due to recent progress in high-density mounting technology. For example, a DC-DC converter capable of output of several hundreds of watts with a size of 1/8 brick has been realized by high-density mounting technology using a multilayer substrate. In such a very small DC-DC converter that handles high power, the voltage Vds between the drain and source of the FET constituting the secondary side synchronous rectifier circuit is set high. In some cases, it may be necessary to drive at a voltage close to the rating.
そして、トランスにおける一次側と二次側のコイルとには、漏れインダクタンスが必ず存在するため、この漏れインダクタンスに起因するスパイクノイズがFETに印加され、設計上はともかく、現実的にはVdsが定格を超えてしまう場合がある。すなわち、アバランシェ領域でFETを駆動させてしまう。もちろん、定常的にアバランシェ領域で駆動させない限り、FETが故障する可能性は低い。しかし、その可能性は、ゼロではない。また、より現実的な問題としては、DC−DCコンバーターが組み込まれる電子機器のメーカーが、DC−DCコンバーターにおけるFETを厳密に定格以下で駆動させるように要求してくる、という問題がある。このような場合、DC−DCコンバーターの製造を請け負う部品メーカーは、顧客である電子機器メーカーの要求に従わざるを得ない。 Since leakage inductance always exists in the primary and secondary coils of the transformer, spike noise resulting from this leakage inductance is applied to the FET, and Vds is actually rated regardless of design. May be exceeded. That is, the FET is driven in the avalanche region. Of course, the FET is unlikely to fail unless it is driven constantly in the avalanche region. But that possibility is not zero. Further, as a more realistic problem, there is a problem that a manufacturer of an electronic device in which a DC-DC converter is incorporated requests that the FET in the DC-DC converter be driven strictly below the rating. In such a case, a component manufacturer who undertakes the manufacture of a DC-DC converter must comply with the requirements of the electronic device manufacturer that is the customer.
したがって、高出力型のDC−DCコンバーター用途の積層トランスには、従前の小型薄型のサイズを維持しつつ、高出力型のDC−DCコンバーターに要求される出力を確保し、その上で、FETのVdsが厳密に定格以下となるように漏れインダクタンスを極めて低くする必要がある。もちろん、積層トランスの性能を向上させるために、積層トランス単体の製造コストや、その積層トランスを用いたDC−DCコンバーターの製造コストが増加してしまっては実用上問題となる。 Therefore, the laminated transformer for high output type DC-DC converter is used to secure the output required for the high output type DC-DC converter while maintaining the conventional small and thin size, and then the FET. Therefore, it is necessary to make the leakage inductance extremely low so that the Vds is strictly below the rating. Of course, in order to improve the performance of the laminated transformer, if the manufacturing cost of the laminated transformer alone or the manufacturing cost of the DC-DC converter using the laminated transformer is increased, it becomes a practical problem.
そこで、本発明は、漏れインダクタンスをより低減させて、小型大出力のDC−DCコンバーター用途に適した積層トランスを、コストアップを伴わずに提供することを目的としている。 Therefore, an object of the present invention is to provide a multilayer transformer suitable for use in a small-sized and high-output DC-DC converter with a reduced leakage inductance without increasing the cost.
上記目的を達成するための本発明は、一つの多層基板に一体的に形成されたDC−DCコンバーターを構成する電子部品として前記多層基板に実装される積層トランスであって、
一部が開放する環状の平面形状に形成された層状の導電体からなるコイル層が、絶縁体からなる層を介して上下方向に複数積層された積層構造を有し、
前記コイル層は、一次コイルに属する一次コイル層と、二次コイルに属する二次コイル層とに区別されて、複数の一次コイル層同士、および複数の二次コイル層同士が上下方向でビアを介して接続されて、前記一次コイルと前記二次コイルとが形成され、
前記一次コイルは、前記積層構造の最上層と最下層のそれぞれに配置された前記一次コイル層を含み、
前記二次コイルは、センタータップを備えて二組のコイルに分割されているとともに、一組の二次コイルは、上下で連続する所定の層数分の前記二次コイル層で構成され、
前記二組の二次コイルは、少なくとも1層以上の前記一次コイル層を挟んで対面するように配置され、
前記最上層の一次コイル層及び前記最下層の一次コイル層は、それぞれ、下方、及び上方に配置されている他の一次コイル層と並列接続され、
全ての前記コイル層の層数が前記多層基板の層数よりも多く、前記多層基板の配線として形成されているコイル層と、前記多層基板の表層に形成されたコイル層とを備え、
前記多層基板の配線として形成されているコイル層は、一定の厚さの厚銅によって形成され、
前記多層基板の表層に形成されたコイル層は、前記厚銅よりも薄い金属箔で形成されている、 ことを特徴とする積層トランスとしている。
The present invention for achieving the above object is a laminated transformer mounted on the multilayer substrate as an electronic component constituting a DC-DC converter integrally formed on one multilayer substrate,
A coil layer made of a layered conductor formed in an annular planar shape that is partially open has a laminated structure in which a plurality of layers are laminated in the vertical direction via a layer made of an insulator,
The coil layer is classified into a primary coil layer belonging to a primary coil and a secondary coil layer belonging to a secondary coil, and a plurality of primary coil layers and a plurality of secondary coil layers are provided with vias in the vertical direction. Connected to form the primary coil and the secondary coil,
The primary coil includes the primary coil layer disposed on each of an uppermost layer and a lowermost layer of the laminated structure,
The secondary coil includes a center tap and is divided into two sets of coils, and the set of secondary coils includes the secondary coil layers for a predetermined number of layers that are continuous in the vertical direction.
The two sets of secondary coils are arranged so as to face each other with at least one layer of the primary coil layer interposed therebetween,
The uppermost primary coil layer and the lowermost primary coil layer are respectively connected in parallel with the other primary coil layers disposed below and above,
The number of layers of all the coil layers is larger than the number of layers of the multilayer substrate, and includes a coil layer formed as wiring of the multilayer substrate, and a coil layer formed on the surface layer of the multilayer substrate ,
The coil layer formed as the wiring of the multilayer substrate is formed of thick copper with a certain thickness,
The coil layer formed on the surface layer of the multilayer substrate is formed of a metal foil that is thinner than the thick copper .
また、前記最上層、および最下層のそれぞれに配置されている1層分の一次コイル層の下方、および上方に、それぞれ一組の前記二次コイル層が配置されている積層トランスとすることもできる。 Also, a laminated transformer in which a set of the secondary coil layers is respectively disposed below and above the primary coil layer for one layer disposed on each of the uppermost layer and the lowermost layer. it can.
前記最上層、および最下層のそれぞれに配置されている1層分の一次コイル層の下方、および上方に、それぞれ一組の前記二次コイル層が配置されている積層トランスとすることもできる。あるいは前記最上層と最下層の前記一次コイル層を除くその他のコイル層が前記多層基板の配線として形成されていることを特徴とする積層トランスとしてもよい。 A laminated transformer in which a set of the secondary coil layers is disposed below and above the primary coil layer for one layer disposed on each of the uppermost layer and the lowermost layer may be used. Alternatively or a stacked transformer, characterized in that the top and bottom layers other coil layers excluding the primary coil layer is formed as a wiring of the multilayer board.
本発明の積層トランスによれば、コストアップを伴わずに漏れインダクタンスを低減させることが可能であり、小型大出力のDC−DCコンバーター用途に好適とすることができる。なお、その他の効果については以下の記載で明らかにする。 According to the laminated transformer of the present invention, it is possible to reduce the leakage inductance without increasing the cost, and it is possible to make it suitable for a small and large output DC-DC converter. Other effects will be clarified in the following description.
===本発明の対象===
図1は、本発明の対象となる積層トランス10の概略を説明するための図であり、図1(A)は、その積層トランス10を含んで構成されているDC−DCコンバーター1の概略構造を示す図である。ここに示したDC−DCコンバーター1は、1/8Brickの多層基板を用いた出力130W(12V/11A)のものである。この図1に示したように、DC−DCコンバーター1は、多層基板2の表面に多数の電子部品3が実装されてなり、積層トランス10は、その電子部品3の一つである。
=== Subject of the present invention ===
FIG. 1 is a diagram for explaining an outline of a laminated
積層トランス10は、環状の平面形状を有する層状の導電体からなるコイル層111を絶縁体の層を介して複数積層させた構造であり、当該積層トランス10が、多層基板2の表面に実装されている。あるいは、コイル層が多層基板2の表層や内層に形成されている配線として形成されて、多層基板2の構造の一部として内蔵されることで実装されていてもよい。なお、積層トランス10を多層基板2に内蔵させる場合は、DC−DCコンバーター1の厚さがより薄くなる、という利点がある。
The laminated
図1(B)に、積層トランス10における積層構造の概略を示した。ここでは、コイル層111の積層方向を縦(上下)方向としたときの積層トランス10の縦断面図が示されており、(A)におけるa−a矢視断面に対応している。この(B)に示したように、積層トランス10は、環状のコイル層111が、同様に環状の絶縁体の層112を介して積層された積層構造を備えるとともに、その積層構造の中空部分15を縦貫しつつ、積層構造の外方を覆うフェライトコア113を備えている。また、互いに絶縁体112を介して積層されているコイル層111同士が適宜に層間接続されて、一次コイルと二次コイルが形成されている。なお、図1(A)では、積層トランス10におけるコイル層111の形状が理解し易いように、上下方向に2分割されるコア113の一方を取り外した状態を示した。
FIG. 1B shows an outline of the laminated structure in the laminated
そして、従来の積層トランスも本発明の実施例に係る積層トランスも、図1(B)に示した積層トランス10と同様の積層構造を基本としている。しかし、本発明の実施例に係る積層トランスでは、一次コイルとなるコイル層111と二次コイルとなるコイル層111との相対的な配置関係や、一次コイルを構成するコイル層111同士の接続構造などに特徴を有し、その特徴によって、漏れインダクタンスを、従来の積層トランスよりも低減させることに成功している。
The conventional laminated transformer and the laminated transformer according to the embodiment of the present invention are based on the same laminated structure as the
===従来例===
まず、従来の積層トランスについて説明する。図2は、従来の積層トランス10fの一例(従来例)の構造を示す図である。図2(A)は、その積層トランス10fの縦断面図であり、ここでは、説明を容易にするために、コアを省略して積層構造のみを示した。また、上下方向のサイズを誇張して示している。この図2(A)に示したように、積層トランス10fは、一次コイル21を構成するコイル層(以下、一次コイル層)11と、二次コイル22を構成するコイル層(以下、二次コイル層)12とが二種類の異なる絶縁体からなる層(基体13、絶縁層14)のいずれかを介して積層された構造を有している。ここでは、各層の種別を判別し易くするために、一次コイル層11、二次コイル層12、基体13、および絶縁層14を異なるハッチングによって示した。以下では、実装状態にある積層トランス10fにおいて、外方に面する層を最上層として上下関係を規定することとし、一次、二次を問わず最上層にあるコイル層(11、または12)をL1とし、下方に向かってL2、L3、…と呼ぶこととする。
=== Conventional Example ===
First, a conventional laminated transformer will be described. FIG. 2 is a diagram showing a structure of an example (conventional example) of a conventional
なお、図示した従来例に係る積層トランス10fは、10層の多層基板2に内蔵させる積層トランス10fを想定しており、L1〜L10のコイル層(11,12)は、多層基板12の表層や内層の配線と同じ厚さとなっている。そして、多層基板2の積層構造をそのまま流用し、1層の基体13の両面にその配線部材である銅箔、あるいは銅板によるコイル層(11,12)が形成された層構造を一組として、各組が絶縁層14を介してさらに積層された積層構造となっている。基体13としては、例えば、ガラスエポキシ樹脂であるFR4などを使用することができる。絶縁層14としては、所定の厚さのプリプレグを複数層積層することで形成することができる。
In addition, the
(B)は、積層トランス10fの等価回路図である。積層トランス10fは、共通のコア24に一次コイル21と二次コイル22が巻回されている一般的なトランスとして扱うことができる。そして、この例では、二次コイル22にセンタータップ25が設けられて2系統の出力に対応するコイル(以下、A出力コイル22A,B出力コイル22B)を有するトランス10fとなっている。さらに、一次側に補助出力用のコイル(以下、補助コイル)23も設けられており、ここでは、L6の一次コイル層11が補助コイル23に対応している。
(B) is an equivalent circuit diagram of the
(C)は、一次コイル21と二次コイル22を構成する各コイル層(11,12)の接続状態を積層構造における配置関係とともに示したものであり、この図では、補助コイル23については本発明の本質とは無関係なので省略している。この(C)に示したように、従来の積層トランス10fでは、放熱を考慮して、上面および下面の外層側に二次コイル層12が配置されて、内層側に一次コイル21となる一次コイル層11が配置されている。具体的には、一次コイル21、および二次コイル22に電流が流れると、それらのコイル(21,22)を構成するコイル層(11,12)が発熱する。そして、入力側の一次コイル21よりも、出力側となる二次コイル22の方がより高い温度で発熱する。積層トランス10fでは、表層のL1のコイル層12以外のコイル層(11,12)が露出していないため、二次コイル22を構成する二次コイル層12を上面と下面にそれぞれ分割配置し、その分割された二次コイル層12の内層側に一次コイル層11が積層されている。この例では、二次コイル22が2巻き分の二次コイル層12で1系統の出力に対応するコイル(22A,22B)を形成し、1系統ずつ、すなわち2巻き分の二次コイル層12が上面と下面にそれぞれ配置されている。
(C) shows the connection state of the coil layers (11, 12) constituting the
(D)は、(C)に示した各コイル層(11,12)の上下方向の配置関係を、各層ごとの平面図として示した図である。ここには、各コイル層(11,12)を上方から見たときの平面図が示されている。なお、当該(D)でも、補助コイル23に対応するコイル層L6が省略されている。この(D)に示したように、一次コイル層11と二次コイル層12の平面形状は、略矩形の外形で、その矩形の中央を長円形に開口させつつ、その開口と矩形の外側とをスリット16によって連絡させた、略C字状となっている。そして、上下方向に積層されている一次コイル層11同士、あるいは二次コイル層12同士がスルーホールなどのビアを用いて接続されて、一次コイル21と二次コイル22が形成されている。コイル層(11,12)同士の接続経路としては、例えば、図2(D)において、L1とL2の二次コイル層(11,12)の層間をビアで連絡しつつ、「●」と「○」の箇所(31,32)をそのビアに接続すれば、二次コイル22のA出力コイル22Aが形成される。
(D) is the figure which showed the arrangement | positioning relationship of the up-down direction of each coil layer (11,12) shown to (C) as a top view for every layer. Here, a plan view when the coil layers (11, 12) are viewed from above is shown. Also in (D), the coil layer L6 corresponding to the
===本発明の技術思想===
上述した従来例に係る積層トランス10fでは、漏れインダクタンスをさらに低減させることが難しい、ということが本発明に想到する過程で判明している。すなわち、さらに高出力のDC−DCコンバーター用途を想定したとき、従来例に係る積層トランス10fの構造では、FETのVdsを定格内に納めることが難しくなる。図3に、DC−DCコンバーターにおける同期整流回路の一部を示した。当該同期整流回路において、積層トランス10fの二次側には、実質的にA出力コイル22AとB出力コイル22Bの二系統のコイルが形成され、これら二系統のコイル(22A,22B)が二つのFET(TrA,TrB)を相補的にオン、オフさせる。
=== Technical thought of the present invention ===
It has been found in the process of conceiving the present invention that it is difficult to further reduce the leakage inductance in the above-described conventional
ここで、より高出力のDC−DCコンバーターを構成した場合を想定すると、FET(TrA,TrB)にはより大きな電力を供給することが必要となる。従来例に係る積層トランス10fでは、結合効率の向上に限界があることから、FET(TrA,TrB)のドレインDとソースS間の電圧Vdsを大きく設定して必要な電力を確保していた。しかし、Vdsの設定値を高くすると、スパイクノイズの発生などにより、FET(TrA,TrB)に印加されるVdsが定格を超えてしまう場合があった。そこで、積層トランス10eを構成する各コイル(21,22A,22B)間における結合効率をさらに向上させて、Vdsを低減させることが必要となった。すなわち、各コイル(21,22A,22B)同士の漏れインダクタンスを極めて低くすることが必要となった。
Here, assuming that a higher output DC-DC converter is configured, it is necessary to supply larger power to the FETs (TrA, TrB). In the
ここで、本発明者が、大出力のDC−DCコンバーター用途の積層トランスについて考察し、漏れインダクタンスを減少させるために鋭意研究を行ったところ。その研究過程において、多層基板2に用いられる配線は熱伝導率に優れた銅であり、大出力のDC−DCコンバーター1では、銅箔ではなく所謂「厚銅」と呼ばれる銅板によって配線が形成されている、ということに着目した。そして、その厚銅を積層した多層基板2は、それ自体が高い放熱効果を有する、ということを知見した。
Here, the present inventor has considered a laminated transformer for use in a high-output DC-DC converter, and has conducted extensive research to reduce the leakage inductance. In the research process, the wiring used for the multilayer substrate 2 is copper having excellent thermal conductivity. In the high-power DC-
また、二次コイル22を構成する1巻き分の二次コイル層12のそれぞれに流れる電流に着目したところ、コイル層(11,12)の表面に流れる電流は極めて小さく、上下両端のL1とL10の二次コイル層12は、放熱にはそれほど寄与しない、ということも知見した。そこで、一次側コイル21を積層構造の上下両端側の表層側に配置し、二次側コイル22を内層に配置した積層トランスについて検討したところ、漏れインダクタンスが減少する、ということをさらに知見した。本発明は、このような考察と知見に基づいて達成されたものである。以下では、同じ等価回路、すなわち、一次コイル21と二次コイル22のそれぞれの自己インダクタンスや相互インダクタンスなどの回路定数をほぼ同一としつつ、積層構造や各コイル層(11,12)同士の接続構造が異なる積層トランスについて幾つかの具体例を挙げ、その具体例についての説明を通して本発明の実施例に係る積層トランスや、その実施例に想到するまでの過程などを説明する。
Further, when attention is paid to the current flowing in each of the secondary coil layers 12 for one turn constituting the
===参考例===
本発明の実施例に係る積層トランスに想到する過程で、上記考察や知見に基づいて最初に検討した積層トランスを参考例として挙げる。図4に参考例に係る積層トランス10aの構造を示した。当該図4の(A)〜(D)の内容は、図2と同様に、それぞれ、参考例に係る積層トランス10aの、縦断面図、等価回路図、コイル層(11,12)の積層構造を反映させた回路図、各コイル層(11,12)を上方から見たときの平面図を示している。
=== Reference Example ===
In the process of conceiving the laminated transformer according to the embodiment of the present invention, the laminated transformer first examined based on the above consideration and knowledge will be given as a reference example. FIG. 4 shows the structure of the
参考例に係る積層トランス10aも10層の多層基板2に内蔵された形態を想定しており、図4(A)に示したように、コイル層(11,12)について一次と二次の種別を問わなければ、コイル層(11,12)、基体13、絶縁層14からなる積層構造は図2(A)に示した従来例に係る積層トランス10fと同じとなっている。そして、(B)に示したように、等価回路も従来例に係る積層トランス10fと同様である。しかし、各コイル層(11,12)の接続状態が異なっており、当該参考例に係る積層トランス10aでは、図4(C)(D)に示したように、一次コイル21が積層構造の上面と下面側に分割され、その分割された一次コイル21の内側に二次コイル22が配置されている。
The
ここで、従来の積層トランス10fと参考例に係る積層トランス10aの特性をシミュレーションによって比較してみた。シミュレーションでは、図2(C)あるいは図4(C)に示した等価回路において、一次コイル21、および二次側のA出力コイル22AとB出力コイル22Bのそれぞれの自己インダクタンスや、各コイル間の相互インダクタンスを従来の積層トランス10fと参考例に係る積層トランス10aとでほぼ一致するように設定した上で、各コイル(21,22,22A,22B)間の漏れインダクタンスを求めた。
Here, the characteristics of the conventional
上述したように、この参考例に係る積層トランス10aは、10層の多層基板2に内蔵させる形態を想定しており、L1〜L10のコイル層(11,12)が、多層基板12の厚銅からなる配線として形成されていることとしている。すなわち、コイル層(11,12)が配線と同じ厚さであるものとしている。ここでは、L1〜L10のコイル層(11,12)、基体13、絶縁層14の厚さが、それぞれ、105μm、100μm、300μmであるものとしている。なお、絶縁層14については、100μm厚のプリプレグを3層に重ねたものとした。
As described above, the
表1に、従来例、および参考例に係る積層トランス(10f,10a)についてのシミュレーション結果を示した。
上記表1には、積層トランス(10a,10f)における各種インダクタンスと漏れインダクタンスとが示されている。インダクタンスは、μHを単位として、一次コイル21の自己インダクタンスL1、A出力コイル22AとB出力コイル22bとからなる二次コイル22全体の自己インダクタンスL2、A出力コイル22Aの自己インダクタンスLA、B出力コイル22Bの自己インダクタンスLB、一次コイル21に対するA出力コイル22Aの相互インダクタンスM(1−A)、すなわち、一次コイル21を入力側、A出力コイル22Aを出力側としたときの相互インダクタンスM(1−A)、同様に、一次コイル21に対するB出力コイル22Bの相互インダクタンスM(1−B)、A出力コイル22Aに対するB出力コイル22Bの相互インダクタンスM(A−B)、B出力コイル22Bに対するA出力コイル22Aの相互インダクタンスM(B−A)、一次コイル21に対する二次コイル22の相互インダクタンスM(1−2)、二次コイル22に対する一次コイル21の相互インダクタンスM(2−1)の各値が示されている。
Table 1 shows various inductances and leakage inductances in the laminated transformer (10a, 10f). Inductance is in units of μH, the self-inductance L 1 of the
また、表1には、シミュレーションにより求められた漏れインダクタンスが絶対値(μH)と比率(%)とによって示されている。すなわち、上記の各相互インダクタンス(M(1−A),M(1−B),M(A−B),M(B−A),M(1−2),M(2−1))における漏れインダクタンスの値(μH)と、各相互インダクタンス(M(1−A),M(1−B),M(A−B),M(B−A),M(1−2),M(2−1))に対する漏れインダクタンスの割合(%)とが示されている。具体的には、一次コイル22に対するA出力コイル22Aの漏れインダクタンスL’(1−A)、すなわち一次コイル21に対するA出力コイル22Aの相互インダクタンスM(1−A)における漏れインダクタンスL’(1−A)、一次コイル21に対するB出力コイル22Bの漏れインダクタンスL’(1−B)、A出力コイル22Aに対する一次コイル21の漏れインダクタンスL’(A−1)、B出力コイル22Bに対する一次コイル21の漏れインダクタンスL’(B−1)、A出力コイル21に対するB出力コイル22Bの漏れインダクタンスL’(A−B)、B出力コイル22Bに対するA出力コイル21の漏れインダクタンスL’(B−A)、一次コイル21に対してA出力コイル22AとB出力コイル22Bからなる二次コイル22全体の漏れインダクタンスL’1、二次コイル22全体に対する一次コイル21の漏れインダクタンスL’2が示されている。
Table 1 shows the leakage inductance obtained by the simulation by an absolute value (μH) and a ratio (%). That is, each of the above mutual inductance (M (1-A), M (1-B), M (A-B), M (B-A), M (1-2), M (2-1)) the value of the leakage inductance (.mu.H) in each mutual inductance (M (1-a), M (1-B), M (a-B), M (B-a), M (1-2), M The ratio (%) of the leakage inductance with respect to (2-1) ) is shown. Specifically, the leakage inductance L ′ (1-A) of the
そして、表1に示したシミュレーション結果より、回路定数がほとんど同じであるのにも拘わらず、従来例に係る積層トランス10fと比較して、参考例に係る積層トランス10aにおける各種漏れインダクタンスが減少していることが確認できる。具体的には、L’2が双方の積層トランス(10a,10f)で同じ値であった以外、全ての漏れインダクタンスが減少している。すなわち、参考例に係る積層トランス10aは、従来例に係る積層トランス10fよりも効率よく電力変換することができる、ということを示唆している。しかし、積層トランスとしての総合的な漏れインダクタンスであるL’1とL’2を見ると、L’2については、従来例10fと参考例10aとの差異がなく、L’1については、参考例10aの方が若干少ない、という程度であり、「極めて漏れインダクタンスが少ない」とは言い難い。そこで、一次コイル21と二次コイル22を構成する各コイル層(11,12)の相対的な配置関係についてさらに鋭意研究を重ね、その結果、本発明の実施例に係る積層トランスに想到した。
From the simulation results shown in Table 1, various leakage inductances in the
===本発明の実施例===
上記参考例に係る積層トランス10aでは、一次コイル21を単純に分割して積層構造の外側に配置し、1次コイル21と、二次コイル22を構成するA出力とB出力の個々のコイル(22A,22B)同士の漏れインダクタンスについては、従来例10fよりも減少させることができた。しかし、総合的な漏れインダクタンス(L’1,L’2)を劇的に減少させるには至らなかった。
=== Embodiment of the Invention ===
In the
そこで、積層トランスにおける放熱効率と結合効率との関係について再度検討してみたところ、確かに、高出力側のDC−DCコンバーター1では、多層基板2自体の放熱性が向上しており、二次コイル22を構成する各コイル層12を積層構造の内層側に集中配置しても熱暴走や故障などの大きな問題には至らない。しかし、二次コイル22が一次コイル21よりも高温になることには変わりがない。そこで、参考例10aによって示唆された一次コイル層と二次コイル層との積層構造に由来する結合効率の向上に加え、放熱効率を高めて熱として失われる電力を減少させて、効率的に電力変換させることを考えた。その結果、総合的な漏れインダクタンスを劇的に減少させることができる積層トランスに想到した。以下では、その漏れインダクタンスを劇的に減少させることができる積層トランスを本発明の実施例として挙げる。
Therefore, when the relationship between the heat dissipation efficiency and the coupling efficiency in the laminated transformer was examined again, the DC-
===第1、第2の実施例===
図5は、第1の実施例に係る積層トランス10bの構造を示す図である。そして、図5(A)〜(D)の内容は、先に示した図2や図4と同様である。図5(A)(B)に示したように、コイル層(11,12)の積層構造や等価回路は、上述した従来の積層トランス10fや参考例に係る積層トランス10aと同様である。しかし、第1の実施例に係る積層トランス10bでは、一次コイル21を2分割して上面と下面に単純に配置するのではなく、各コイル層(11,12)の接続構造を変え、図5(C)(D)に示したように、上面と下面に配置された一次コイル21の一次コイル層11をさらに分割配置し、その分割した一次コイル層11の層間に二次コイル22を構成する二次コイル層12を配置している。それによって、二次コイル22の上下両端を構成する二次コイル層(12u,12d)が表層近くに配置され、放熱効率が向上している。図5に示した例では、5巻き分の一次コイル21を3分割し、上面と下面の表層に1巻き分の一次コイル層11を配置しつつ、2巻き分の二次コイル層12を介して内層側に3巻き分の一次コイル層12を配置している。すなわち、積層構造における上下、および中央の3箇所に配置された一次コイル層11の層間に2分割した二次コイル22のA出力コイル22AとB出力コイル22Bのそれぞれに対応する二次コイル層12を配置している。
=== First and Second Embodiments ===
FIG. 5 is a diagram illustrating the structure of the
ところで、第1の実施例に係る積層トランス10bは、積層トランスに特有の構造を活用している。具体的には、ボビンに導線を巻回してなる一般的なトランスでは、例えば、導線を5回巻回してなる一次コイルの1巻き分のみを分割してボビンに巻回することができない。一方、積層トランスでは、1巻き分の一次コイル層11と他の一次コイル層12とをスルーホールで接続することができる。すなわち、第1の実施例に係る積層トランス10bは、積層トランスに特有の構造によって初めて実現可能となったトランスでもある。
By the way, the
なお、第1の実施例に係る積層ランス10bには、図5に示した例に限らず、図6に示した変形形態も考えられる。この変形形態に係る積層トランス(以下、第2の実施例に係る積層トランス)10cでは、上面と下面に2巻き分の一次コイル層11を配置して、中央に1巻き分の一次コイル層11を配置している。この図6でも(A)〜(D)の内容は、図2、3、5と同様である。第1および第2の実施例に係る積層トランス(10b,10c)は、いずれも、一次コイル21を構成する複数の一次コイル層11が、積層構造における上面と下面と内側の3箇所に分散配置され、その分散配置されている一次コイル層11の層間に二次コイル22が2分割して配置されている。
Note that the
ここで、上記第1の実施例に係る積層トランス10bと、第2の実施例に係る積層トランス10cについて、従来例10fや参考例10aと同様にシミュレーションを行い、その特性を評価した。なお、各コイル層(11,12)、基体13、および絶縁層14の厚さについては、従来例に係る積層トランス10fや参考例に係る積層トランス10aと同じである。
Here, for the
表2に、第1の実施例と第2の実施例に係る積層トランス(10b,10c)についてのシミュレーション結果を示した。
表2では、従来の積層トランス10fについてのインダクタンスと漏れインダクタンスも示されている。そして、表1と同様に、積層トランス(10b,10c,10f)を構成する各コイル(21,22,22A,22B)の自己インダクタンス(L1、L2、LA、LB)と、相互インダクタンス(M(1−A),M(1−B),M(A−B),M(B−A),M(1−2),M(2−1))、および(各コイル21,22,22A,22B)間における漏れインダクタンスの値(μH)とその比率(%)が示されている。
Table 2 also shows the inductance and leakage inductance of the conventional
表2に示されているように、第1の実施例に係る積層トランス10bと、第2の実施例係る積層トランス10cは、従来例に係る積層トランス10fに対し、各コイル(21,22,22A,22B)間に関する全ての漏れインダクタンスが減少している。とくに、第1の実施例に係る積層トランス10bでは、変形例に係る積層トランス10cと比較しても、総体的に特性が優れており、積層トランス全体に関わる漏れインダクタンスである、一次コイル21と二次コイル22間のインダクタンス(L1、L2)に対する漏れインダクタンス(L’1、L’2)が劇的に減少している。
As shown in Table 2, the
つぎに、第2の実施例に係る積層トランス10cと、従来の積層トランス10fとの特性を実際にDC−DCコンバーターに実装した状態で調べた。具体的には、図3に示した同期整流回路を構成するFET(TrA,TrB)のドレインD、ソースS間の電圧Vdsを測定した。図7に、当該測定結果を示した。この図7では、積層トランス(10c,10f)の一次コイル21側に電力を供給した時点を起点として、当該起点からの経過時間とVdsとの関係が示されている。
Next, the characteristics of the
従来例に係る積層トランス10fでは、図中の曲線100に示すように、Vdsの最大値が106Vとなり、一般的な定格である100Vを超えてしまった。一方、第2の実施例に係る積層トランス10cでは、曲線101に示したように、Vdsの最大値が定格以下の95Vに抑制されて、従来例に係る積層トランス10fに対して10V以上もVdsを低減させることができた。なお、第1の実施例に係る積層トランス10bは、上記第2の実施例に係る積層トランス10cよりも特性が優れているため、Vdsをさらに低減させることが可能である。
In the
===第3、第4の実施例===
例えば、上述した第1、第2の実施例に係る積層トランス(10b,10c)では、多層基板2の積層構造に組み込むように実装させることを想定していた。このような場合、コイル層(11,12)の層数に対し、多層基板2の層数が少ない場合、積層構造の外側のコイル層は、多層基板2の配線によるコイル層(11,12)とは別に、表層側のコイル層(11,12)を追加形成することになる。このような場合、追加するコイル層(11,12)を、DC−DCコンバーター1用の多層基板2に使用される厚銅で追加形成しようとすると、その厚銅の素材に掛かるコストや、厚銅を形成するための製造コストが嵩む。したがって、現実的には、追加形成するコイル層11を薄い銅箔で形成することになる。しかし、厚さの異なるコイル層(11,12)が混在することになり、第1、および第2の実施例に係る積層トランス(10b,10c)のように、一次コイル層11を単純に直列接続すると、コイルの自己、および相互インダクタンスを任意の値に調整することが難しくなる。もちろん、多層基板2上に表面実装される形態の積層トランスであっても、積層構造全体の厚さや各コイル層(11,12)の厚さが規定されている場合もある。そこで、第3の実施例では、内層側のコイル層(11,12)が一定の厚さの厚銅となるように規定されているような場合にも対応し、表層の1巻き分の一次コイル層11を薄い銅箔で形成しつつ、インダクタンスを柔軟に設定できる積層トランスを挙げる。
=== Third and fourth embodiments ===
For example, the multilayer transformers (10b, 10c) according to the first and second embodiments described above are assumed to be mounted so as to be incorporated into the multilayer structure of the multilayer substrate 2. In such a case, if the number of layers of the multilayer substrate 2 is smaller than the number of layers of the coil layers (11, 12), the coil layer outside the laminated structure is the coil layer (11, 12) formed by the wiring of the multilayer substrate 2. Separately, the coil layer (11, 12) on the surface layer side is additionally formed. In such a case, if the additional coil layers (11, 12) are additionally formed with thick copper used for the multilayer substrate 2 for the DC-
図8は、第3の実施例に係る積層トランス10dの構造を示す図である。そして、図8(A)〜(D)の内容は、先に示した図2、図4〜6と同様である。しかし、図8(A)に示したように、12層のコイル層(11,12)を備えている。なお、ここでは、内層側のL2〜L11の10層のコイル層(11,12)が多層基板2に内蔵されている部分であり、厚銅で形成されている。そして、当該積層トランス10dは、最上層のL1の一次コイル層11u、および最下層のL12の一次コイル層11dと、これら一次コイル層(11u,11d)の下方、および上方に配置された基体(13u,13d)とが多層基板2の構造に対して追加形成されて、7層分の一次コイル層11からなる一次コイル21と5層分の二次コイル層12の合計12層のコイル層(11,12)を含んで構成されている。
FIG. 8 is a diagram illustrating the structure of the
このように、第3の実施例に係る積層トランス10dでは、積層構造が先に例示した各種積層トランス(10f、10a〜10c)と異なっている。しかし、図8(B)に示したように、等価回路については、これらの積層トランス(10f,10a〜10c)と同様となっている。そして、同図(C)に示したように、一次コイル21を構成する最上層および最下層のL1、およびL12の一次コイル層(11u,11d)が、それぞれ異なる他の一次コイル層11に並列接続されている。具体的には、最上層L1の一次コイル層11uとL4の一次コイル層11puが並列接続されて、このL1とL4の一次コイル層(11u,11pu)の層間に二次コイル22のA出力コイル22Aを構成する2層分の二次コイル層12が介在し、最下層L12の一次コイル11dとL9の一次コイル層11pdが並列接続されて、このL12とL9の一次コイル層(11u,11pd)の層間に二次コイル22のB出力コイル22Bを構成する2層分の二次コイル層12が介在している。それによって、10層分のコイル層(11,12)で構成されていた上記従来例、参考例、第1、および第2の実施例に係る積層トランス(10f,10a〜10c)と同じ等価回路を有する積層トランス10dを12層分のコイル層(11,12)で実現させている。なお、補助出力コイル23については、L7の一次コイル層11を対応させている。
Thus, in the
このように、一次コイル21に並列接続部分を設けることで、内層側のL2〜L11のコイル層(11,12)を一様に厚銅で構成しなくてはならないような場合であっても、各コイル(21,22,22A,22B)の自己インダクタンスを自在に設定することが可能となり、仕様変更などに伴って積層トランス10dの層数を増やす場合などでも、内層側の構造を変更する必要が無く、柔軟に対応できる。もちろん、コイル層(11,12)や絶縁体(13,14)の厚さなどの積層トランスの基本構造を新規の仕様に合わせて変更する必要がなく、設計コストや製造コストも抑制できる。
Thus, even if it is a case where the coil layer (11, 12) of L2-L11 of an inner layer side must be uniformly comprised with thick copper by providing a parallel connection part in the
なお、第3の実施例としては、図8に示した構造に限らず、図9に示した変形形態(以下、第4の実施例)も考えられる。ここでも図9(A)〜(D)の内容は、図2、図4〜6、図8における(A)〜(D)と同じである。そして、図9(A)に示したように、当該第4の実施例に係る積層トランス10eでは、一次コイル層11と二次コイル層12の配置関係は、図8に示した第3の実施例に係る積層トランス10dと同様であるが、互いに並列接続されている一次コイル層11が異なっている。この例では、最上層の一次コイル層11uと、最下層のL12の一次コイル層11dと、内層側のL6の一次コイル層11pが並列接続されている。すなわち、3層分の一次コイル層11が並列接続されている。このように、第3、第4の実施例に係る積層トランス(10d,10e)では、等価回路が同じであっても、一次コイル層11同士の並列接続の状態を柔軟に変更することができ、内層側のコイル層(11,12)の厚さと層数が規定されているような場合にも対応することができる。
Note that the third embodiment is not limited to the structure shown in FIG. 8, and a modified form shown in FIG. 9 (hereinafter referred to as the fourth embodiment) is also conceivable. Here, the contents of FIGS. 9A to 9D are the same as FIGS. 2, 4 to 6, and 8 </ b> A to 8 </ b> D. As shown in FIG. 9A, in the
表3に、第3の実施例と第4の実施例とに係る積層トランス(10d,10e)についてのシミュレーション結果を示した。
表3では、表1、表2と同様に、積層トランス(10d,10e)を構成する各コイル(21,22,22A,22B)の自己インダクタンス、各コイル間の相互インダクタンス、各コイル間における漏れインダクタンスの値、各コイル間の相互インダクタンスに対する漏れインダクタンスの比率が示されている。また、この表3でも、従来の積層トランス10fについてのインダクタンスと漏れインダクタンスが示されている。
In Table 3, as in Tables 1 and 2, the self-inductance of each coil (21, 22, 22A, 22B) constituting the laminated transformer (10d, 10e), the mutual inductance between the coils, and the leakage between the coils. The inductance value and the ratio of the leakage inductance to the mutual inductance between the coils are shown. Also in Table 3, the inductance and leakage inductance of the conventional
そして、表3に示したように、第3の実施例と、第4の実施例とにかかる積層トランス(10d,10e)では、従来例に係る積層トランス10fに対し、各コイル(21,22,22A,22B)間に関する全ての漏れインダクタンスが減少している。また、第3の実施例と第4の実施例に係る積層トランス(10d,10e)とでは、第3の実施例に係る積層トランス10dの方が若干特性に優れている。第4の実施例10eについては、先に示した表2から、第2の実施例に係る積層トランス10cと同等の性能であると言える。いずれにしても、従来例に係る積層トランス10fと比較すると、総合的な漏れインダクタンスL’1,L’2が劇的に減少している。
As shown in Table 3, in the laminated transformer (10d, 10e) according to the third embodiment and the fourth embodiment, each coil (21, 22) is different from the
以上のように、本発明の実施例に係る積層トランス(10b〜10e)は、積層構造の最上層と最下層に必ず一次コイル層11が配置されているとともに、その表層から内層に向かって一次コイル21の一部、二次コイル(22Aまたは22B)、1次コイル21の一部、二次コイル(22Bまたは22A)、1次コイル21の一部の順番で配置されている。そして、この配置により、漏れインダクタンスを極めて小さく、小型高出力のDC−DCコンバーターに好適な積層トランス(10b〜10e)となっている。
As described above, in the laminated transformer (10b to 10e) according to the embodiment of the present invention, the
この発明は、小型大出力のDC−DCコンバーターなどに好適である。 The present invention is suitable for a small-sized and large-output DC-DC converter.
1 DC−DCコンバーター、2 多層基板、3 電子部品、
10 積層トランス,10a 参考例に係る積層トランス、
10b〜10e 本発明の実施例に係る積層トランス、
10f 従来例に係る積層トランス、
11,11d,11p,11pd,11pu,11u 一次コイル層、
12 二次コイル層、13 基体、14 絶縁層、21 一次コイル、
22 二次コイル、22A A出力コイル、22B B出力コイル、24 コア、
111 コイル層、112 絶縁体の層、113 フェライトコア
1 DC-DC converter, 2 multilayer substrate, 3 electronic components,
10 laminated transformer, 10a laminated transformer according to a reference example,
10b to 10e Multilayer transformer according to an embodiment of the present invention,
10f Laminated transformer according to the conventional example,
11, 11d, 11p, 11pd, 11pu, 11u primary coil layer,
12 secondary coil layer, 13 substrate, 14 insulating layer, 21 primary coil,
22 secondary coil, 22A A output coil, 22B B output coil, 24 core,
111 Coil layer, 112 Insulator layer, 113 Ferrite core
Claims (3)
一部が開放する環状の平面形状に形成された層状の導電体からなるコイル層が、絶縁体からなる層を介して上下方向に複数積層された積層構造を有し、
前記コイル層は、一次コイルに属する一次コイル層と、二次コイルに属する二次コイル層とに区別されて、複数の一次コイル層同士、および複数の二次コイル層同士が上下方向でビアを介して接続されて、前記一次コイルと前記二次コイルとが形成され、
前記一次コイルは、前記積層構造の最上層と最下層のそれぞれに配置された前記一次コイル層を含み、
前記二次コイルは、センタータップを備えて二組のコイルに分割されているとともに、一組の二次コイルは、上下で連続する所定の層数分の前記二次コイル層で構成され、
前記二組の二次コイルは、少なくとも1層以上の前記一次コイル層を挟んで対面するように配置され、
前記最上層の一次コイル層及び前記最下層の一次コイル層は、それぞれ、下方、及び上方に配置されている他の一次コイル層と並列接続され、
全ての前記コイル層の層数が前記多層基板の層数よりも多く、前記多層基板の配線として形成されているコイル層と、前記多層基板の表層に形成されたコイル層とを備え、
前記多層基板の配線として形成されているコイル層は、一定の厚さの厚銅によって形成され、
前記多層基板の表層に形成されたコイル層は、前記厚銅よりも薄い金属箔で形成されている、
ことを特徴とする積層トランス。 A laminated transformer mounted on the multilayer substrate as an electronic component constituting a DC-DC converter integrally formed on one multilayer substrate,
A coil layer made of a layered conductor formed in an annular planar shape that is partially open has a laminated structure in which a plurality of layers are laminated in the vertical direction via a layer made of an insulator,
The coil layer is classified into a primary coil layer belonging to a primary coil and a secondary coil layer belonging to a secondary coil, and a plurality of primary coil layers and a plurality of secondary coil layers are provided with vias in the vertical direction. Connected to form the primary coil and the secondary coil,
The primary coil includes the primary coil layer disposed on each of an uppermost layer and a lowermost layer of the laminated structure,
The secondary coil includes a center tap and is divided into two sets of coils, and the set of secondary coils includes the secondary coil layers for a predetermined number of layers that are continuous in the vertical direction.
The two sets of secondary coils are arranged so as to face each other with at least one layer of the primary coil layer interposed therebetween,
The uppermost primary coil layer and the lowermost primary coil layer are respectively connected in parallel with the other primary coil layers disposed below and above,
The number of layers of all the coil layers is larger than the number of layers of the multilayer substrate, and includes a coil layer formed as wiring of the multilayer substrate, and a coil layer formed on the surface layer of the multilayer substrate ,
The coil layer formed as the wiring of the multilayer substrate is formed of thick copper with a certain thickness,
The coil layer formed on the surface layer of the multilayer substrate is formed of a metal foil thinner than the thick copper,
A laminated transformer characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117893A JP6180083B2 (en) | 2012-05-23 | 2012-05-23 | Laminated transformer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117893A JP6180083B2 (en) | 2012-05-23 | 2012-05-23 | Laminated transformer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013247155A JP2013247155A (en) | 2013-12-09 |
JP6180083B2 true JP6180083B2 (en) | 2017-08-16 |
Family
ID=49846731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012117893A Active JP6180083B2 (en) | 2012-05-23 | 2012-05-23 | Laminated transformer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6180083B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101830788B1 (en) | 2016-05-04 | 2018-02-21 | 엠투파워 주식회사 | The transformer structure for forward-flyback converter employing the copper foil |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017220515A (en) | 2016-06-06 | 2017-12-14 | オムロンオートモーティブエレクトロニクス株式会社 | Transformer |
JP7147342B2 (en) * | 2018-08-02 | 2022-10-05 | 富士電機株式会社 | Trance |
CN109411183A (en) * | 2018-12-12 | 2019-03-01 | 深圳飞骧科技有限公司 | Double-spiral structure transformer and radio-frequency power amplifier |
JP2020109807A (en) * | 2019-01-07 | 2020-07-16 | スミダコーポレーション株式会社 | Flat type transformer |
JP6721146B1 (en) * | 2019-08-05 | 2020-07-08 | 国立大学法人北海道大学 | Planar coil and planar transformer |
WO2022064662A1 (en) * | 2020-09-25 | 2022-03-31 | 住友電気工業株式会社 | Transformer and converter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650419B2 (en) * | 1993-06-10 | 2005-05-18 | 横河電機株式会社 | Printed coil |
JPH08236365A (en) * | 1995-02-27 | 1996-09-13 | Nippon Signal Co Ltd:The | Flat-type transformer |
JP4365913B2 (en) * | 1998-12-03 | 2009-11-18 | Fdk株式会社 | Sheet transformer for switching power supply |
JP2000306755A (en) * | 1999-04-23 | 2000-11-02 | Totoku Electric Co Ltd | Method for connecting substrate coil |
JP2004186628A (en) * | 2002-12-06 | 2004-07-02 | Koito Mfg Co Ltd | Transformer |
JPWO2009131059A1 (en) * | 2008-04-24 | 2011-08-18 | パナソニック電工株式会社 | Transformer, power conversion device using the same, lighting device, vehicular lamp, and vehicle |
JP2010178439A (en) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | Power unit |
WO2011010491A1 (en) * | 2009-07-23 | 2011-01-27 | 株式会社村田製作所 | Switching power supply module having built-in coil |
JP4738545B1 (en) * | 2010-10-05 | 2011-08-03 | 株式会社精電製作所 | High frequency transformer |
-
2012
- 2012-05-23 JP JP2012117893A patent/JP6180083B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101830788B1 (en) | 2016-05-04 | 2018-02-21 | 엠투파워 주식회사 | The transformer structure for forward-flyback converter employing the copper foil |
Also Published As
Publication number | Publication date |
---|---|
JP2013247155A (en) | 2013-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6180083B2 (en) | Laminated transformer | |
US11631517B2 (en) | 8-shaped inductive coil device | |
US10395819B2 (en) | Multiple phase power converters having integrated magnetic cores for transformer and inductor windings | |
TWI384509B (en) | Coupled inductor with improved leakage inductance control | |
US9960697B2 (en) | Insulation type step-down converter | |
US8237535B2 (en) | Integral planar transformer and busbar | |
US11848140B2 (en) | Integrated parallel matrix transformer and inductor | |
JP5939274B2 (en) | Power supply | |
TWI630628B (en) | Capacitive resistance voltage conversion device | |
US10199159B2 (en) | Insulation type step-down coverter | |
US20150085532A1 (en) | Reactor and power conversion device | |
CN113950727A (en) | Stacked matrix transformer | |
JP6533342B2 (en) | Composite smoothing inductor and smoothing circuit | |
CN110970210A (en) | Transformer device | |
JP2017220515A (en) | Transformer | |
US9941044B2 (en) | Insulation type step-down converter | |
TWI747508B (en) | Planar winding transformer | |
JP7432077B2 (en) | Winding configuration as part of a monolithic structure for medium frequency transformers | |
JP2017147321A (en) | Coil component, circuit board incorporating coil component, and power supply circuit including coil component | |
JP2009117676A (en) | Coupled inductor | |
WO2016202949A1 (en) | A magnetic device | |
TWI744104B (en) | Inductor | |
JP2018148058A (en) | Circuit arrangement and electric power conversion apparatus | |
DK201400113U3 (en) | coil Arrangement | |
US10404178B2 (en) | Insulation type step-up converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |