JP6176117B2 - Display device and display method - Google Patents
Display device and display method Download PDFInfo
- Publication number
- JP6176117B2 JP6176117B2 JP2013553202A JP2013553202A JP6176117B2 JP 6176117 B2 JP6176117 B2 JP 6176117B2 JP 2013553202 A JP2013553202 A JP 2013553202A JP 2013553202 A JP2013553202 A JP 2013553202A JP 6176117 B2 JP6176117 B2 JP 6176117B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- independent
- region
- driveable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 34
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 61
- 230000015572 biosynthetic process Effects 0.000 description 36
- 239000011521 glass Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 238000012546 transfer Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 238000012790 confirmation Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/42—Arrangements for providing conduction through an insulating substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/02—Composition of display devices
- G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Human Computer Interaction (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Multimedia (AREA)
- Electroluminescent Light Sources (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of El Displays (AREA)
Description
本技術は、画像表示を行う表示装置とその方法とに関する。 The present technology relates to a display device that performs image display and a method thereof.
表示装置の高画素化、大画面化が進められており、現状においてはいわゆるフルハイビジョン(フルHD:水平画素数×垂直画素数=1920×RGB×1080)規格に対応した表示装置が広く普及している。 Display devices are increasing in size and screen size, and at present, display devices that support the so-called full high vision (full HD: number of horizontal pixels × number of vertical pixels = 1920 × RGB × 1080) standards have become widespread. ing.
また、動画像の画質の向上のため、高フレームレート化も進められており、例えばフレームレート=1/240secでの動作を実現する表示装置もある。 Further, in order to improve the image quality of moving images, a higher frame rate is being promoted. For example, there is a display device that realizes an operation at a frame rate of 1/240 sec.
ここで、フルHDパネルにおいて、フレームレート=1/60secの条件で線順次方式による書き込みを行った場合、1画素あたりに確保できる書込時間はおよそ15.4μsecとなる。
またフレームレート=1/240secの場合であれば、1画素あたりに確保できる書込時間は3.86μsecとなる。Here, in the full HD panel, when writing is performed by the line sequential method under the condition of the frame rate = 1/60 sec, the writing time that can be secured per pixel is approximately 15.4 μsec.
If the frame rate is 1/240 sec, the write time that can be secured per pixel is 3.86 μsec.
また近年では、例えば4K2K(水平画素数×垂直画素数=4096×RGB×2160)や8K4K(水平画素数×垂直画素数=7680×RGB×4320)などといったフルHDよりも高画素の規格が提唱されている。
例えば4K2Kの場合、1画素あたりに確保できる書込時間はフルHDの半分の1.93μsec程度となり、8K4Kの場合はさらに半分の0.96μsec程度となる。In recent years, for example, 4K2K (the number of horizontal pixels × the number of vertical pixels = 4096 × RGB × 2160) and 8K4K (the number of horizontal pixels × the number of vertical pixels = 7680 × RGB × 4320) have been proposed. Has been.
For example, in the case of 4K2K, the writing time that can be secured per pixel is about 1.93 μsec, which is half of full HD, and in the case of 8K4K, it is about 0.96 μsec, which is half.
ここで、書込時間は信号線の抵抗と容量の積に比例することから、大画面化によりパネルサイズが大となると、その分書込の高速化を図ることが困難となる。具体的に、書込時間は長さの2乗に比例して不利となってしまう。
この点から、上記の書込時間は、もはや実現性の危ぶまれるものとなっており、何らかの対策を施すことが要請される。Here, since the writing time is proportional to the product of the resistance and the capacitance of the signal line, if the panel size increases due to the increase in screen size, it becomes difficult to increase the writing speed accordingly. Specifically, the writing time is disadvantageous in proportion to the square of the length.
From this point, the above-mentioned writing time is no longer a possibility of realization, and some countermeasure is required.
また、高画素化に伴いパネルサイズが大となると、消費電力の増大化も問題となる。
具体的に、書込に要する電力は信号線の抵抗・容量の増加に伴い増大することから、高画素化に伴い信号線の長さが延長されると、消費電力が増大するものである。In addition, when the panel size increases as the number of pixels increases, an increase in power consumption becomes a problem.
Specifically, the power required for writing increases as the resistance / capacitance of the signal line increases. Therefore, if the length of the signal line is extended as the number of pixels increases, the power consumption increases.
ここで、これらの問題は、一般的なパネル構造、すなわち連続した信号線、走査線を水平方向、垂直方向の全ての画素にそれぞれ行き渡らせるようにしたパネル構造を採用するために生じるものである。 Here, these problems are caused by adopting a general panel structure, that is, a panel structure in which continuous signal lines and scanning lines are spread over all pixels in the horizontal and vertical directions. .
そこで、これらの問題を解決するための技術として、いわゆるタイリング技術が提案されている。すなわち、複数の表示パネルをタイル状に配列させることで、これら複数の表示パネルで形成される表示領域を一枚の表示パネルとして扱うというものである。
例えば上記特許文献1や上記特許文献2には、このようなタイリング技術についての記載がある。Therefore, a so-called tiling technique has been proposed as a technique for solving these problems. That is, by arranging a plurality of display panels in a tile shape, a display area formed by the plurality of display panels is handled as a single display panel.
For example,
しかしながら、タイリング表示装置では、各表示パネルを繋ぎ合わせて1枚の大画面を形成しているため、各表示パネルの継ぎ目部分で画像非表示領域が形成されてしまう。すなわち、該継ぎ目部分の画像非表示領域により表示画像が分断されて、表示品質の低下を招くものである。 However, in the tiling display device, since each display panel is connected to form one large screen, an image non-display area is formed at the joint portion of each display panel. That is, the display image is divided by the image non-display area of the joint portion, and the display quality is deteriorated.
したがって、通常のパネル構造、すなわち連続した信号線、走査線を水平方向、垂直方向の全ての画素にそれぞれ行き渡らせるようにしたパネル構造により高画素化を図るとした場合に生じる書込時間や消費電力の増大化の問題発生の防止を図りつつ、継ぎ目の無い表示画面を実現することで表示品質低下の防止を図ることが望ましい。 Therefore, the writing time and consumption that occur when the number of pixels is increased by the normal panel structure, that is, the panel structure in which continuous signal lines and scanning lines are distributed to all the pixels in the horizontal and vertical directions. It is desirable to prevent display quality degradation by realizing a seamless display screen while preventing the occurrence of an increase in power.
本技術の一実施形態における表示装置は、一枚の基板に、複数の独立表示駆動可能領域を有するとともに、基板の一方の面側に発光層、蛍光体または液晶層が設けられた表示パネルと、独立表示駆動可能領域のそれぞれに対応して基板の他方の面側に設けられた複数の表示駆動回路部とを備え、独立表示駆動可能領域は、基板の一方の面側に各独立表示駆動可能領域の間で分断された走査線および信号線を有し、表示駆動回路部は、対応する独立表示駆動可能領域の信号線および走査線を駆動してその独立表示駆動可能領域を表示駆動し、基板には、各表示駆動回路部と、対応する独立表示駆動可能領域における信号線および走査線とをそれぞれ結線するための貫通孔が形成されているものである。
A display device according to an embodiment of the present technology includes a display panel having a plurality of independent display driveable regions on a single substrate, and a light emitting layer, a phosphor, or a liquid crystal layer provided on one surface side of the substrate; A plurality of display drive circuit units provided on the other surface side of the substrate corresponding to each of the independent display driveable regions, and each of the independent display driveable regions on each surface side of the substrate. have shed the scanning lines and signal lines between the region, the display driving circuit drives the signal lines and the scanning lines of the independent display driving region corresponding to the display driving its independence display driving region The substrate is formed with through-holes for connecting each display drive circuit section to the corresponding signal lines and scanning lines in the corresponding independent display driveable area .
上記のように本技術の一実施形態では、表示駆動回路部をそれぞれの独立表示駆動可能領域の裏側に配置し、裏面側から各独立表示可能領域を駆動する裏面駆動方式を採用するものとしている。
このような裏面駆動方式の採用により、信号線、走査線を駆動するための表示駆動回路部をこれら信号線、走査線の配線層と同じ層に配置するという構成を採らずに済む。すなわち、表示駆動回路部を各独立表示駆動可能領域の外縁部に配置する必要がなくなるので、各独立表示駆動可能領域の外縁に枠部としての画像非表示領域が形成されてしまうことを防止できる。
そしてこの下で、本技術の一実施形態においては、各独立表示駆動可能領域を一枚の基板上に形成するものとしている。すなわち、タイリングのようにそれぞれ独立した基板上に形成した(すなわち独立の基板により封止した)独立表示駆動可能領域を繋ぎ合わせるという手法を採るものとはせず、一枚の基板上に各独立表示駆動可能領域を形成しているものである。
これにより、表示画面内に継ぎ目(枠部)の無いシームレスな表示装置を実現することができる。As described above, in one embodiment of the present technology, the display drive circuit unit is disposed on the back side of each independent display driveable region, and the backside drive method of driving each independent displayable region from the backside is adopted. .
By adopting such a back surface driving method, it is not necessary to adopt a configuration in which a display drive circuit unit for driving signal lines and scanning lines is arranged in the same layer as the wiring layers of these signal lines and scanning lines. That is, since it is not necessary to dispose the display drive circuit unit at the outer edge portion of each independent display driveable region, it is possible to prevent an image non-display region as a frame portion from being formed at the outer edge of each independent display driveable region. .
Under this, in one embodiment of the present technology, each independent display drivable region is formed on a single substrate. That is, it does not take a technique of connecting independent display driveable regions formed on independent substrates (that is, sealed by independent substrates) like tiling, but on each substrate. An independent display driveable region is formed.
Thereby, a seamless display device without a joint (frame portion) in the display screen can be realized.
本技術の一実施形態によれば、タイリング表示装置と同様、1画面を構成する各表示領域を独立して表示駆動できるので、通常のパネル構造で高画素化を図る(連続した信号線、走査線を水平方向、垂直方向の全ての画素にそれぞれ行き渡らせるようにしたパネル構造により高画素化を図る)とした場合に生じる書込時間や消費電力の増大化の問題発生を有効に回避できる。
その上で本技術の一実施形態によれば、表示画面内に継ぎ目(枠部)の無いシームレスな表示装置を実現することができる。すなわち、上記のような書込時間や消費電力の増大化の問題発生の防止を図りつつ、表示品質の低下防止を図ることのできる表示装置を提供できるものである。According to an embodiment of the present technology, similarly to the tiling display device, each display area constituting one screen can be independently driven to display, so that the number of pixels is increased with a normal panel structure (continuous signal lines, It is possible to effectively avoid the problem of increase in writing time and power consumption that occurs when the number of pixels is increased by a panel structure in which the scanning lines are spread over all pixels in the horizontal and vertical directions. .
In addition, according to an embodiment of the present technology, a seamless display device without a joint (frame portion) in the display screen can be realized. That is, it is possible to provide a display device capable of preventing the deterioration of display quality while preventing the problem of increase in writing time and power consumption as described above.
以下、本技術に係る実施の形態について説明する。
なお、説明は以下の順序で行う。
<1.表示パネル部の構成>
<2.具体的な駆動手法>
[2-1.ツリー構造]
[2-2.スター構造]
[2-3.格子構造]
<3.変形例>Hereinafter, embodiments according to the present technology will be described.
The description will be given in the following order.
<1. Configuration of display panel section>
<2. Specific drive method>
[2-1. Tree structure]
[2-2. Star structure]
[2-3. Lattice structure]
<3. Modification>
<1.表示パネル部の構成>
先ずは図1〜図9を参照して、本技術に係る実施の形態としての表示装置が備える表示パネル部の構造について説明する。
ここで、実施の形態の表示パネル部の構造の特徴としては、以下を挙げることができる。
・表示パネル裏面側に駆動用配線及び駆動用集積回路を有する
・表示パネル全体は1枚の基板(ガラス含む)から構成し、継ぎ目は存在しない
・表示パネルは、それぞれ対応する駆動用集積回路により独立した表示駆動が可能とされた独立表示駆動可能領域の集合体とする
・独立表示駆動可能領域は、各独立表示駆動可能領域同士の駆動用配線(走査線、信号線)を独立させることで実現する<1. Configuration of display panel section>
First, with reference to FIG. 1 to FIG. 9, a structure of a display panel unit included in a display device as an embodiment according to the present technology will be described.
Here, as the characteristics of the structure of the display panel unit of the embodiment, the following can be mentioned.
・ Has driving wiring and driving integrated circuit on the back side of the display panel ・ The whole display panel is composed of a single substrate (including glass), and there is no seam ・ The display panel is driven by the corresponding driving integrated circuit A group of independent display driveable areas in which independent display drive is possible. The independent display driveable area is obtained by making drive wiring (scanning lines, signal lines) between the independent display driveable areas independent. Realize
この点を踏まえ、先ずは図1〜図3を参照して実施の形態の表示パネル部の前面側に配置される表示パネル1の構造について説明する。
なお確認のため述べておくと、パネルの「前面側」とは、画像表示が為される表示面側を指すものである。Based on this point, first, the structure of the
For confirmation, the “front side” of the panel refers to the display surface side on which an image is displayed.
図1は表示パネル1全体の正面図である。
この図1に示すように、表示パネル1は、複数の独立表示駆動可能領域1aの集合体として形成されたものとなる。FIG. 1 is a front view of the
As shown in FIG. 1, the
図2は、表示パネル1における独立表示駆動可能領域1aの境界部分についての拡大図(透視図)である。
この図では、各独立表示駆動可能領域1aの境界線Dvとして、垂直方向の境界線Dv(各独立表示駆動可能領域1aを水平方向において仕切る境界線Dv)を境界線Dv-v、水平方向の境界線Dv(各独立表示駆動可能領域1aを垂直方向において仕切る境界線Dv)を境界線Dv-hと表している。FIG. 2 is an enlarged view (perspective view) of a boundary portion of the independent display
In this figure, as the boundary line Dv of each independent display
前述のように、本実施の形態の表示パネル1は、パネル全体としては1枚の基板により形成される。すなわち、パネル表面においては継ぎ目が存在していない。
一方で、パネル内部においては、複数の独立表示駆動可能領域1aがマトリクス状に配置されており、各独立表示駆動可能領域1aは、図のようにそれぞれ独立した走査線Lg及び信号線Lsを有している。すなわち、各独立表示駆動可能領域1aの間では、走査線Lg、信号線Lsがそれぞれ分断されている。具体的に、各走査線Lgは垂直方向の境界線Dv-v近傍において分断され、各信号線Lsは水平方向の境界線Dv-h近傍において分断されている。As described above, the
On the other hand, inside the panel, a plurality of independent display
このような構造により、本実施の形態の表示パネル1は、各独立表示駆動可能領域1aごとに独立した表示駆動を可能とした上で、パネル全体としては表示面に継ぎ目の無いシームレスな画面を実現できる。 With such a structure, the
また、上述のように信号線Lsは各領域1aの境界で分断されているので、信号線Lsの充放電電力は各領域1aの大きさのパネルを駆動するのと同等の電力で済むこととなる。すなわち、高画素化にあたり信号線Lsが延長されることによる消費電力の増大化の問題は解消できる。
また信号の書込時間については、表示パネル1と同サイズ(同画素数)のパネルを通常構造により実現するものとすると、例えば8K4K且つフレームレート=1/240secとする場合には前述の0.96μsec程度とその駆動の実現が非常に困難とされるのに対し、本実施の形態の場合は、各独立表示駆動可能領域1a内の画素数だけ書き込みを行えば済むことから、書込時間は独立表示駆動可能領域1aの画素数と同画素数によるパネルを駆動するのに要する時間に抑えることができる。
例えばフルHD且つフレームレート=1/240secでの書き込み時間が前述のように3.86μsecであるのに対し、各独立表示駆動可能領域1aの画素数をフルHDの1/4(960×RGB×540)とした場合には、書込時間は7.72μsec程度を確保することができ、むしろ要求仕様を緩和することができる。
なお確認のため述べておくと、上記「通常構造」とは、連続した信号線、走査線を水平方向、垂直方向の全ての画素にそれぞれ行き渡らせるようにしたパネル構造を指すものである。Further, as described above, since the signal line Ls is divided at the boundary of each
As for the signal writing time, assuming that a panel having the same size (the same number of pixels) as the
For example, while the writing time at full HD and frame rate = 1/240 sec is 3.86 μsec as described above, the number of pixels in each independent display
For confirmation, the “normal structure” refers to a panel structure in which continuous signal lines and scanning lines are spread over all pixels in the horizontal and vertical directions.
上記のような本実施の形態の表示パネル1によれば、大画面かつ高精細かつ高速駆動が可能な表示装置を提供できる。 According to the
図3は、表示パネル1の断面構造図である。
本例の表示パネル1は、有機EL(Electro Luminescence)ディスプレイの表示パネルとしての構造を有する。より具体的に、この場合の表示パネル1は、いわゆるトップエミッション型の有機EL表示パネルとしての構造を有する。FIG. 3 is a cross-sectional structure diagram of the
The
本例の表示パネル1には、表示面となる最前面に対して、前面ガラス2が形成される。また、表示面とは逆側となる裏面側にガラス基板8が形成されている。
これら前面ガラス2とガラス基板8との間に、保護層3、発光層4、絶縁層5、半導体・配線層6、絶縁層7、カソード電極9、アノード電極10が形成されている。In the
A
図のように保護膜3は前面ガラス2の下層側(裏面方向側)に形成されており、その下層側に形成される画素部を保護する。
保護膜3の下層側にはカソード電極9が形成され、該カソード電極9の下層側には発光層4が形成される。そして、発光層4の下層側にはアノード電極10が形成され、該アノード電極10の下層側には、絶縁層5を介してTFT(Thin Film Transistor)6aや走査線Lg、信号線Lsが形成された半導体・配線層6が形成されている。絶縁層7は、半導体・配線層6とガラス基板8との間に挿入されるようにして形成される。
ここで、該半導体・配線層6に形成されたTFT6aは、図のように絶縁層5を貫通するコンタクト部によってアノード電極10と電気的に接続される。
なお、本例の場合、半導体・配線層6の下層側に形成された絶縁層7及びガラス基板8には後述する貫通孔が形成されることとなるが、ここではその図示を省略している。As shown in the figure, the
A
Here, the
In the case of this example, a through-hole described later is formed in the insulating layer 7 and the
図4は、表示パネル1の背面(裏面)図である。
図のように表示パネル1の裏面には、独立表示駆動可能領域1aに形成された走査線Lg、信号線Lsを駆動するためのドライバチップ11が、各独立表示駆動可能領域1aごとに設けられる。FIG. 4 is a rear (back) view of the
As shown in the figure, on the back surface of the
このようにドライバチップ11をパネル裏面に配置し、パネル裏面側から各独立表示駆動可能領域1aを駆動するようにした点も、継ぎ目のない画像表示の実現に資する。具体的に、このような裏面駆動の採用により、ドライバチップ11としての表示駆動回路部を信号線Lsや走査線Lgの配線層(図3における配線層6)と同層に配置するという構成を採らずに済む。すなわち、表示駆動回路部を各独立表示駆動可能領域11aの外縁部に配置する必要性がなくなる。その結果、各独立表示駆動可能領域11aの外縁に額縁状に画像非表示領域が形成されてしまうことを防止できる。
また、各独立表示駆動可能領域1aの境界では信号線Ls、走査線Lgが分断されるのみで、境界部の画素同士については隣接して形成することができる。従って、表示画像内に非表示領域がほとんど存在しないシームレスな画像表示を実現できるものである。The fact that the
Further, only the signal line Ls and the scanning line Lg are divided at the boundary of each independent display
また上記構成によれば、ドライバチップ11としては全て同じものを用いることができる。その結果、量産効果によるコスト削減を図ることができる。 Further, according to the above configuration, the
図5は、図4に示したドライバチップ11も含めた表示パネル部全体の断面構造を示した図である。
ここで、裏面駆動の実現にあたっては、パネル裏面側に設けられたドライバチップ11と表示パネル1内に形成された信号線Ls、走査線Lgとの間が電気的に接続されることを要する。
そのため、これら信号線Ls、走査線Lgが形成される半導体・配線層6よりも裏面側(下層側)となる位置に形成されている絶縁層7及びガラス基板8に対し、貫通孔を形成し、該貫通孔内にドライバチップ11からの電気信号を供給するための貫通配線13を通す。FIG. 5 is a diagram showing a cross-sectional structure of the entire display panel unit including the
Here, in order to realize the back surface driving, it is necessary to electrically connect the
For this reason, through holes are formed in the insulating layer 7 and the
具体的に、この場合の表示パネル部においては、表示パネル1の裏面側に裏面配線層12が形成され、該裏面配線層12には、その裏面側に設けたドライバチップ11からの電気信号を上記貫通配線13を介して信号線Lsや走査線Lgに供給するためのパネル−ドライバ間配線12aと、ドライバチップ11への信号供給を可能とするための対ドライバ配線12bとを形成するものとしている。 Specifically, in the display panel portion in this case, a back surface wiring layer 12 is formed on the back surface side of the
このような構造により、パネル裏側に設けたドライバチップ11が、外部からの入力信号に基づいて表示パネル1内の信号線Ls及び走査線Lgを駆動することができる。
また上記構造によれば、表示パネル1自体は、既存の製造プロセスを流用して作成できることが分かる。With such a structure, the
Moreover, according to the said structure, it turns out that the
図6〜図9は、貫通孔の具体的な形成態様について説明するための図である。
先ず、貫通孔としては、図6に示されるように信号線用貫通孔と走査線用貫通孔の2種を形成することを要する。
この図6では、独立表示駆動可能領域1a内の一部の画素Gに対応する部分のみを抽出して示している。
画素Gは、カラー表示を実現する場合は赤色表示用のRサブピクセルGs-R、緑色表示用のGサブピクセルGs-G、及び青色表示用のBサブピクセルGs-Bの3種のサブピクセルGsから成る。
信号線LsはこれらサブピクセルGsごとに配線されるものである。従って信号線用貫通孔は水平方向に配列される画素Gの数の3倍の数を形成することとなる。6-9 is a figure for demonstrating the specific formation aspect of a through-hole.
First, as the through holes, it is necessary to form two types of through holes for signal lines and through holes for scanning lines as shown in FIG.
In FIG. 6, only a portion corresponding to a part of the pixels G in the independent display
When realizing color display, the pixel G has three types of sub-pixels: an R sub-pixel Gs-R for red display, a G sub-pixel Gs-G for green display, and a B sub-pixel Gs-B for blue display. Consists of Gs.
The signal line Ls is wired for each of these subpixels Gs. Therefore, the number of through holes for signal lines is three times the number of pixels G arranged in the horizontal direction.
なお確認のため述べておくと、信号線用貫通孔は、1本の信号線Lsにつき1つが設けられればよいものであり、同様に走査線用貫通孔としても1本の走査線Lgにつき1つが設けられればよいものである。 For confirmation, it is sufficient that one signal line through hole is provided for each signal line Ls. Similarly, one scanning line through hole is also provided for each scanning line Lg. One should be provided.
ここで、100インチ且つ8K4K規格の表示パネル1について1つのサブピクセルGsのサイズを見積もると、およそ96μm×288μm(幅W×高さH)程度と計算できる。
この見積りより、100インチ且つ8K4K規格の場合、貫通孔としては直径50μm程度のものを形成可能であることが分かる。Here, when the size of one subpixel Gs is estimated for the
From this estimate, it can be seen that in the case of 100 inches and 8K4K standards, a through hole having a diameter of about 50 μm can be formed.
図7は、独立表示駆動可能領域1a全体における貫通孔の形成例(第1の形成例)についての説明図である。
この図7に示す第1の形成例では、信号線用貫通孔を水平方向に、また走査線用貫通孔を垂直方向にそれぞれ一直線上に配列させるものとした上で、それらの直線が、独立表示駆動可能領域1aの中央部において交点を結ぶようにして、十字状の配列を実現している。
このような十字配列とすれば、ドライバチップ11に形成されるべき信号線出力端子部11s、走査線出力端子部11gを図のように第1信号線出力端子部11s-1と第2信号線出力端子部11s-2、第2走査線出力端子部11g-1と第2走査線出力端子部11g-2とに分けて形成することにより、ドライバチップ11から各貫通孔への配線を途中で交差させることなく行き渡らせることができる。すなわち、先の図5に示したパネル−ドライバ間配線12aをパターニングする層を1層のみで形成することができ、結果、表示パネル1裏側に形成された裏面配線層12全体としては、該パネル−ドライバ間配線12aをパターニングする層と、対ドライバ配線12bをパターニングする層の計2層のみで形成することができる。FIG. 7 is an explanatory diagram of a through hole formation example (first formation example) in the entire independent display
In the first example of formation shown in FIG. 7, the signal line through holes are arranged in a straight line in the horizontal direction and the scanning line through holes are arranged in a straight line. A cross-shaped arrangement is realized by connecting intersections at the center of the display
With such a cross arrangement, the signal line
ここで、貫通孔の形成に伴う上記十字の分割線によって形成される4つの領域を例えば反時計回りに第1領域、第2領域、第3領域、第4領域としたとき、この図の例では、第1走査線出力端子部11g-1を第1領域内に、第1信号線出力端子部11s-1を第2領域内に、第2走査線出力端子部11g-2を第3領域内に、第2信号線出力端子部11s-2を第4領域内にそれぞれ形成するものとしている。
このように十字分割とする場合は、該十字分割により形成される各領域ごとにそれぞれの端子部を分けて配置することで、配線を交差させずに行き渡らせることができ、結果、上記のように裏面配線層12の層数を計2層のみとすることができる。
裏面配線層12の層数が削減されることで、該裏面配線層12の製造プロセスの容易化が図られ、その結果生産効率の向上が図られる。Here, when the four regions formed by the cross-shaped dividing lines associated with the formation of the through holes are, for example, the first region, the second region, the third region, and the fourth region in the counterclockwise direction, the example shown in FIG. Then, the first scanning line
In the case of cross-cutting as described above, by arranging each terminal portion separately for each region formed by the cross-cutting, the wiring can be spread without crossing, and as a result, as described above In addition, the total number of backside wiring layers 12 can be two.
By reducing the number of backside wiring layers 12, the manufacturing process of the backside wiring layer 12 is facilitated, and as a result, the production efficiency is improved.
ここで、ドライバチップ11から各貫通孔への配線を交差させないために考慮すべき点について、図8及び図9に示す各形成例を参照して考察してみる。
図8は、独立表示駆動可能領域1a全体における貫通孔の他の形成例(第2の形成例)についての説明図、図9は独立表示駆動可能領域1a全体における貫通孔のさらに他の形成例(第3の形成例)についての説明図である。Here, the points to be considered in order not to cross the wiring from the
FIG. 8 is an explanatory view of another example of formation of the through hole in the entire independent display
図8に示す第2の形成例は、独立表示駆動可能領域1aを表示面と平行な面において2本の対角線で区切った際に形成される4領域のうちで対向関係にある2つの領域をそれぞれ第1の組領域、第2の組領域としたとき、上記第1の組領域を信号線用貫通孔形成領域、上記第2の組領域を走査線用貫通孔形成領域に割り当てるようにしたものである。
ここで、信号線用貫通孔形成領域とは、貫通孔として信号線用貫通孔のみが形成されるべき領域であり、走査線用貫通孔形成領域とは、貫通孔として走査線用貫通孔のみが形成されるべき領域を意味する。In the second formation example shown in FIG. 8, two regions that are opposed to each other among the four regions formed when the independent display
Here, the signal line through hole forming region is a region where only the signal line through hole is to be formed as the through hole, and the scanning line through hole forming region is only the scanning line through hole as the through hole. Means a region to be formed.
このように対角線で区切った際に形成される上記第1の組領域、上記第2の組領域をそれぞれ信号線用貫通孔形成領域、走査線用貫通孔形成領域に割り当てるものとすれば、先の第1の形成例(図7)と同様にドライバチップ11に4つの出力端子部(11g-1、11s-2、11s-1、11g-2)を領域ごとに対応させて分散配置することにより、各出力端子部からの出力配線を交差させずに各貫通孔に行き渡らせることができる。 If the first grouped region and the second grouped region formed when the diagonal lines are divided in this way are assigned to the signal line through hole forming region and the scanning line through hole forming region, respectively, As in the first formation example (FIG. 7), four output terminal portions (11g-1, 11s-2, 11s-1, 11g-2) are distributed and arranged on the
なお、この図8に示す対角線による領域分けと、先の図7に示した各貫通孔の配列とを対比してみると、図7に示す貫通孔の配列は、上記により説明した第2の形成例としての貫通孔の配列ルールに従ったものであることが分かる。すなわち、図7に示す十字配列の形成例としても、対角線で区切った際に形成される上記第1の組領域、上記第2の組領域をそれぞれ信号線用貫通孔形成領域、走査線用貫通孔形成領域に割り当てたものに該当するものである。
この点に鑑みると、図8に示す第2の形成例は、図7に示した第1の形成例において、配線を交差させない範囲で、貫通孔の形成位置を分散させたものと捉えることができる。換言すれば、図8に示す第2の形成例は、配線を交差させないという条件の下で、貫通孔の形成位置を分散させたものとなる。
貫通孔を分散配置すれば、該貫通孔が形成されるガラス基板8の強度の低下を効果的に抑制でき、貫通孔の形成に伴うガラス基板8の割れや破損などの発生をより強固に防止できる。When comparing the area division by the diagonal line shown in FIG. 8 with the arrangement of each through hole shown in FIG. 7, the arrangement of the through holes shown in FIG. 7 is the second described above. It can be seen that this is in accordance with the arrangement rule of through holes as an example of formation. That is, as an example of the formation of the cross array shown in FIG. 7, the first and second grouped areas formed when the lines are separated by diagonal lines are divided into the signal line through hole forming area and the scanning line through hole, respectively. This corresponds to the one assigned to the hole forming region.
In view of this point, the second formation example shown in FIG. 8 can be regarded as the first formation example shown in FIG. 7 in which the formation positions of the through holes are dispersed within the range where the wiring does not intersect. it can. In other words, the second formation example shown in FIG. 8 is obtained by dispersing the formation positions of the through holes under the condition that the wirings are not crossed.
If the through holes are dispersedly arranged, a decrease in strength of the
また、図9に示す第3の形成例は、独立表示駆動可能領域1aを表示面と平行な面において1本の対角線により区切った際に形成される2領域のうち、一方の領域を信号線用貫通孔形成領域、他方の領域を走査線用貫通孔形成領域に割り当てたものである。具体的にこの図の例では、信号線用貫通孔は信号線用貫通孔形成領域内で一直線に配列させ、走査線用貫通孔についても走査線用貫通孔形成領域内で一直線に配列させるものとしている。 In the third example of formation shown in FIG. 9, one of the two regions formed when the independent display
図からも明らかなように、このような第3の形成例によっても、ドライバチップ11から各貫通孔への配線を交差させずに行き渡らせることができる。
特に第3の形成例では、ドライバチップ11における出力端子部として、先の第1,第2の形成例のように4つを分割形成する必要はなく、信号線用出力端子部11sと走査線用出力端子部11gの2つを設けることで、配線の交差の防止が可能であることが分かる。As is apparent from the drawing, the wiring from the
In particular, in the third formation example, it is not necessary to separately form four output terminal portions in the
ここで、上記の図8及び図9の形成例の考察より、ドライバチップ11から各貫通孔に配線の交差させずに行き渡らせるにあたっては、独立表示駆動可能領域1aの対角線を境界として、信号線用貫通孔形成領域と走査線用貫通孔形成領域との領域分けを行うことが重要であることが分かる。 Here, in consideration of the formation example of FIGS. 8 and 9 described above, in extending the
なお確認のため述べておくと、第3の形成例においても、先の第2の変形例と同様に、各領域内で貫通孔を分散配置させることでガラス基板8の強度確保を図ることが可能である。 For confirmation, in the third example of formation as well, as in the case of the second modification, the strength of the
また、上記による各形成例においては、ドライバチップ11を独立表示駆動可能領域1aの中央部に配置しているが、このことで、貫通孔への最大配線長を短くすることができる。 Further, in each of the formation examples described above, the
<2.具体的な駆動手法>
続いて、上記により説明した表示パネル部についての具体的な駆動手法について説明する。
実施の形態の駆動手法としては、大別して、第1の駆動手法(ツリー構造)、第2の駆動手法(スター構造)、第3の駆動手法(格子構造)を挙げることができる。以下、これらの駆動手法について順に説明する。<2. Specific drive method>
Next, a specific driving method for the display panel unit described above will be described.
The driving method according to the embodiment can be broadly classified into a first driving method (tree structure), a second driving method (star structure), and a third driving method (lattice structure). Hereinafter, these driving methods will be described in order.
[2-1.ツリー構造]
図10は、第1の駆動手法を実現するための表示装置の構成についての説明図である。
図10に示されるように、この場合の表示装置には、表示パネル1、及びその裏面側に独立表示駆動可能領域1aごとに設けられたドライバチップ11と共に、マスター制御部15、及び複数のブリッジ回路16が備えられる。[2-1. Tree structure]
FIG. 10 is an explanatory diagram of the configuration of the display device for realizing the first driving method.
As shown in FIG. 10, the display device in this case includes a
ここで、ツリー構造では、表示パネル1に形成される所定数の独立表示駆動可能領域1aの集合を、1つのブロックBlとして扱う。具体的に、表示パネル1全体に形成される独立表示駆動可能領域1aの総数をnとすると、そのうちm個(n>m)の独立表示駆動可能領域1aの集合をブロックBlとするものである。 Here, in the tree structure, a set of a predetermined number of independent display
この図10においては、表示パネル1上に独立表示駆動可能領域1aが8×8=64個形成された例を示している。そしてこの場合において、4×4=16個の独立表示駆動可能領域1aの集合を1つのブロックBlとしている。この結果、この場合の表示パネル1には計4個のブロックBlが形成されていることになる。 FIG. 10 shows an example in which 8 × 8 = 64 independent display
そして、この場合の表示装置においては、1つのブロックBlにつき、ブリッジ回路16が1つ設けられる。
このブリッジ回路16は、本例の場合、ドライバチップ11と同様に表示パネル1の裏面側に対して形成するものとしている。
なお確認のため述べておくと、ツリー構造の場合、ブリッジ回路16から各ドライバチップ11への配線が、先の図5に示した対ドライバ配線12bに相当するものとなる。In the display device in this case, one
In the case of this example, the
For confirmation, in the case of a tree structure, the wiring from the
マスター制御部15は、入力される映像信号に基づき、該映像信号に基づく画像を表示パネル1上に表示させるために必要な信号を生成し、該信号を各ブリッジ回路16に対して出力する。
図のようにマスター制御部15から各ブリッジ回路16への配線は、それぞれ独立した配線となる(並列配線)。Based on the input video signal, the
As shown in the figure, wiring from the
各ブロックBlにおいては、マスター制御部15より出力された信号(特に画像信号)がブリッジ回路16を経由してそのブロックBl内の各ドライバチップ11に対して供給される。
そして、各ドライバチップ11は、このように供給された信号に基づき対応する独立表示駆動可能領域1aを表示駆動する。
これにより、表示パネル1上に入力映像信号に応じた画像表示が為される。In each block Bl, a signal (particularly an image signal) output from the
Each
As a result, an image is displayed on the
このようなツリー構造においては、ブリッジ回路16をブロックBlの中心部に配置する。これにより、各ブリッジ回路16に近いドライバチップ11ほど、信号転送時間に余裕を持たせることができるという利点がある。 In such a tree structure, the
ここで、図11を参照して、マスター制御部15、ブリッジ回路16、及びドライバチップ11の具体的な動作内容について説明する。
図11は、図10に示した表示装置のブロック図である。
なおこの図11では図示の都合上、表示パネル1上に形成される独立表示駆動可能領域1a(ドライバチップ11)の総数を16個とし、1つのブロックBlが4つの独立表示駆動可能領域1a(ドライバチップ11)の集合で成るものとしている。Here, with reference to FIG. 11, the specific operation content of the
FIG. 11 is a block diagram of the display device shown in FIG.
In FIG. 11, for the convenience of illustration, the total number of independent display
各部の動作内容の概要は以下の通りである。
先ず、マスター制御部15は、入力された映像信号に基づく画像データ全体を、所定長ごと(例えば独立表示駆動可能領域1aごとや独立表示駆動可能領域1aの1ラインごと、或いはそれ以下のデータ単位)に分割し、それにより得られた各分割画像データに対してその送付先となるべきドライバチップ11を特定するための情報(宛先情報)を付したパケットデータを生成する。
そして、このように生成したパケットデータを、それぞれ対応するブリッジ回路16に対して配信する。すなわち、パケットデータを、上記宛先情報が表すドライバチップ11(独立表示駆動可能領域1a)が属するブロックBlを担当するブリッジ回路16に対して出力する。
マスター制御部15は、データを規則的にパケット化し、それにより得られるパケットデータを順次送出することになる。
なおこの場合、パケットデータの構造は、ヘッダ部・データ部・パリティ部から成る一般的な構造とする。The outline of the operation contents of each part is as follows.
First, the
The packet data generated in this way is distributed to the corresponding
The
In this case, the packet data has a general structure including a header part, a data part, and a parity part.
また、マスター制御部15は、各独立表示駆動可能領域1aの発光タイミングを制御するためのタイミング信号を生成し、各ドライバチップ11に供給するが、これについては後述する。 The
また、本例の場合、画像データは圧縮状態のまま伝送するものとしている。これにより、伝送帯域の削減、及びメモリ容量の削減が図られる。
なお、画像圧縮の方式としては、例えばMPEG2やH.264などを挙げることができる。或いはドライバチップ11のコストを削減しつつ高速表示を実現するとした場合等には、DPCM(Differential Pulse-code Modulation)のようなデコード処理負担の比較的軽い圧縮方式を採用することが望ましい。In this example, the image data is transmitted in a compressed state. Thereby, the transmission band can be reduced and the memory capacity can be reduced.
Examples of image compression methods include MPEG2 and H.264. Alternatively, when high-speed display is realized while reducing the cost of the
ブリッジ回路16は、主としてデータの分岐出力を行う。具体的には、マスター制御部15から供給されるパケットデータについてシリアル→パラレル変換を行って、マスター制御部15から供給される各パケットデータをブロックBl内の全てのドライバチップ11に対して配信する。
またこの場合のブリッジ回路16は、パケットデータについてパリティチェックも行う。
具体的には、マスター制御部15からシリアル転送されるパケットデータを所定のビット長バッファリングし、パリティの一致/不一致を判定する。The
In this case, the
Specifically, packet data serially transferred from the
ドライバチップ11は、対応するブリッジ回路16から配信されるパケットデータのヘッダ部分を判読して、該パケットデータが自分宛のものかを判別する。
そして、配信されたパケットデータが自分宛のものであった場合は、該パケットデータに含まれる画像データに基づいて、対応する独立表示駆動可能領域1aを表示駆動する。
ここで、前述のように本例では画像データを圧縮状態のまま伝送しているので、これに対応し各ドライバチップ11では、パケット内の画像データに伸張処理(デコード処理)を施した上で、独立表示駆動可能領域1aについての表示駆動を実行する。The
If the distributed packet data is addressed to itself, the corresponding independent display
Here, since the image data is transmitted in the compressed state in this example as described above, each
ここで、各独立表示駆動可能領域1aでの表示駆動の具体的な手法としては、通常の表示パネルについての表示駆動と同様に、線順次での表示が為されるように駆動することが順当には考えられる。
しかしながら、各独立表示駆動可能領域1aにおいてそれぞれ線順次の表示を行ってしまうと、動画像の表示時において、各独立表示駆動可能領域1aの境界部分が知覚され易くなる虞があることが判明した。
以下、この点につき図12A,12B及び図13A,13Bを参照して説明する。Here, as a specific method of display driving in each independent display
However, it has been found that if line-sequential display is performed in each independent display
This point will be described below with reference to FIGS. 12A and 12B and FIGS. 13A and 13B.
図12A,12Bは、通常構造の表示装置において一般的な線順次表示を行った場合に生じる問題点についての説明図である。
図12Aに示すような線順次表示を行うと、表示画像(動画像)が図12Bに示すように被写体が画面横方向に移動するような画像とされる際に、図12B中の枠内に表す表示画面のように、人間の視覚的には被写体がその移動方向とは逆側に傾いて見えるように知覚されてしまう。12A and 12B are explanatory diagrams of problems that occur when general line-sequential display is performed in a display device having a normal structure.
When line-sequential display as shown in FIG. 12A is performed, when the display image (moving image) is an image in which the subject moves in the horizontal direction of the screen as shown in FIG. 12B, it is within the frame in FIG. 12B. As shown in the display screen, it is perceived by human eyes that the subject appears to be tilted in the direction opposite to the moving direction.
図13A,13Bは、本実施の形態の表示パネル1において、各独立表示駆動可能領域1aが線順次表示を行った場合の問題点についての説明図である。
図13Aに示すように各独立表示駆動可能領域1aにおいて図12Aに示したような線順次表示が行われると、各独立表示駆動可能領域1a内において図12Bにて説明したものと同様の現象、すなわち各独立表示駆動可能領域1a内にて被写体がその移動方向とは逆側に傾いて知覚されてしまうという現象が起こる。
この結果、画像の見え方としては、図13Bの枠内に示す知覚画像のように各独立表示駆動可能領域1aの境界部分(水平方向に延びる境界線部分)が知覚されてしまうものとなる。
具体的には、或る独立表示駆動可能領域1aの下部が更新されたすぐ次の瞬間に、その下に隣接する独立表示駆動可能領域1aの上部が更新されることより、画像としては1フレーム分前後した画像が隣接表示されてしまうため、各独立表示駆動可能領域1aの縦方向(垂直方向)における境界部分で、画像が切断されたように知覚されてしまうものである。FIGS. 13A and 13B are explanatory diagrams for problems in the case where each independent display
When line-sequential display as shown in FIG. 12A is performed in each independent display
As a result, as to how the image looks, the boundary portion (boundary line portion extending in the horizontal direction) of each independent display
Specifically, immediately after the lower part of a certain independent display
なお、画像のスキャン手法としては、画面の中央部から外側にかけてスキャンを行う手法もある。
図14A,14Bは、このような中央部から外側へのスキャンを行った場合に生じる問題点についての説明図であるが、図14Aに示すように、本実施の形態の表示パネル1においてこのようなスキャンを行った場合は、表示画像として図14Bに示すような被写体が横方向に移動する画像が得られる場合に、図14B中の枠内に示すようにスキャン開始位置(つまりこの場合は中央部)を境に被写体の上側、下側がそれぞれ移動方向とは逆側に傾いて知覚されてしまう。つまり、画面中央部において、画像が分断されているように知覚されてしまうものである。As an image scanning method, there is a method of scanning from the center of the screen to the outside.
14A and 14B are explanatory diagrams of problems that occur when scanning from the center to the outside is performed. As shown in FIG. 14A, in the
本実施の形態ではこれらの問題点の回避のため、以下で説明するような駆動手法を採る。
すなわち、各独立表示駆動可能領域1aにおいて、信号の書き込みは各独立表示駆動可能領域1aにおいて線順次の形式により行うが、その発光を、各独立表示駆動可能領域1aにて一斉に行うようにするものである。
より具体的に、以下の説明では、表示パネル1の全画素を一斉発光させる例について説明する。In this embodiment, in order to avoid these problems, a driving method as described below is adopted.
That is, in each independent display
More specifically, in the following description, an example in which all pixels of the
図15及び図16は、このような全画素一斉発光の手法についての説明図である。
図15は、説明にあたり前提とする表示パネル1の構成についての説明図である。
先ず説明では、表示パネル1に形成される独立表示駆動可能領域1aは4つであるものとする。具体的には、スキャン開始位置(紙面上、最も左上となる位置)を包含する独立表示駆動可能領域1a(以下、「領域A」と表記)と、その右側に隣接する独立表示駆動可能領域1a(以下「領域B」)と、領域Aの下側に隣接する独立表示駆動可能領域1a(以下「領域C」)と、領域Cの右側に隣接する独立表示駆動可能領域1a(以下「領域D」)の4つであるとする。FIG. 15 and FIG. 16 are explanatory diagrams of such a technique for all-pixel simultaneous light emission.
FIG. 15 is an explanatory diagram of the configuration of the
In the description, it is assumed that there are four independent display
また説明では、1つの独立表示駆動可能領域1aが4つの水平ラインで成るものとする。
ここで、領域Aに形成される4つのラインを上側から順に座標(0,0)(0,1)(0,2)(0,3)と表す。
また、領域Bに形成される4つのラインを上側から順に座標(1,0)(1,1)(1,2)(1,3)と表す。
また、領域Cに形成される4つのラインを上側から順に座標(0,4)(0,5)(0,6)(0,7)と表し、領域Dに形成される4つのラインを上側から順に座標(1,4)(1,5)(1,6)(1,7)と表す。Further, in the description, it is assumed that one independent display
Here, the four lines formed in the region A are expressed as coordinates (0, 0) (0, 1) (0, 2) (0, 3) in order from the upper side.
Further, the four lines formed in the region B are expressed as coordinates (1, 0) (1, 1) (1, 2) (1, 3) in order from the upper side.
In addition, the four lines formed in the region C are expressed as coordinates (0, 4) (0, 5) (0, 6) (0, 7) in order from the upper side, and the four lines formed in the region D are the upper side. The coordinates are expressed as (1, 4) (1, 5) (1, 6) (1, 7) in order.
図16は、1フレーム期間におけるデータの書き込み及び発光の具体的動作例について説明するためのタイミングチャートである。
先ず図中には、垂直同期信号Vsyncが示されている。該垂直同期信号Vsyncの例えば立ち上がりタイミング間が、1フレーム期間に相当する。FIG. 16 is a timing chart for explaining a specific operation example of data writing and light emission in one frame period.
First, in the figure, a vertical synchronization signal Vsync is shown. For example, the rise timing of the vertical synchronization signal Vsync corresponds to one frame period.
また図中では、マスター制御部15の転送クロックと、各ドライバチップ11のクロックとが示されている。図のようにマスター制御部15の転送クロックの方が各ドライバチップ11のクロックよりも周波数が高く設定される。 In the figure, the transfer clock of the
マスター制御部15は、1フレーム期間の開始に応じて、表示パネル1を構成する各独立表示駆動可能領域1aの最上部のラインの画像データをブリッジ回路16に転送(シリアル転送)する。このとき、書き込みスキャンとしては領域A→領域B→領域C→領域Dの順で行われるようにすべく、マスター制御部15はブリッジ回路16に対しラインデータを(0,0)→(1,0)→(0,4)→(1,4)の順でブリッジ回路16に出力する。
前述のようにブリッジ回路16はマスター制御部15から転送されたデータ(パケットデータ)を対応する各ドライバチップ11に並列転送する(シリアル→パラレル変換)。The
As described above, the
各ドライバチップ11は、転送されたパケットデータが自分宛のものであるか否かを判定し、自分宛である場合は該パケットデータ内の画像データ(ラインデータ)に基づき対応する独立表示駆動可能領域1aの該当するラインへのデータ書込を行う。前述のように本例の場合、マスター制御部15は画像データを圧縮状態のまま転送するので、ドライバチップ11はパケットデータ内の画像データをデコードした上で該当するラインへのデータ書込を行う。 Each
このとき、上述のようにマスター制御部15は(0,0)→(1,0)→(0,4)→(1,4)の順でラインデータをシリアル転送するので、領域A〜領域Dでの書込開始タイミングは、図のように領域A→領域B→領域C→領域Dの順にずれることになる。領域Aのドライバチップ11は、(0,0)のラインデータを全て受信・デコードしたことに応じて領域Aの該当ラインへのデータ書込を行い、領域Bのドライバチップ11は(1,0)のラインデータを全て受信・デコードしたことに応じて領域Bの該当ラインへのデータ書込を行う。同様に、領域Cのドライバチップ11は(0,4)のラインデータを全て受信・デコードしたことに応じて領域Cの該当ラインへのデータ書込を行い、領域Dのドライバチップ11は(1,7)のラインデータを全て受信・デコードしたことに応じて領域Dの該当ラインへのデータ書込を行うものである。 At this time, as described above, the
なお、前述のようにブリッジ回路16はマスター制御部15からの転送データについてシリアル→パラレル変換を行うのみであるため、その遅延はほぼ無視することができる。従ってこの図では、ブリッジ回路16による遅延については考慮していない。 Since the
またマスター制御部15は、上述のように表示パネル1を構成する各独立表示駆動可能領域1aの最上部のラインの画像データをブリッジ回路16に転送した後は、各独立表示駆動可能領域1aの2段目のラインの画像データをブリッジ回路16に転送する。この場合も、書き込みスキャンの順序を考慮し、マスター制御部15はブリッジ回路16に対しラインデータを(0,1)→(1,1)→(0,5)→(1,5)の順でブリッジ回路16に出力する。 In addition, after transferring the image data of the uppermost line of each independent display
上述のように各ドライバチップ11はラインデータを全て受信・デコードしたことに応じて該当領域の該当ラインへのデータ書込を開始するので、図のように(0,1)→(1,1)→(0,5)→(1,5)の順でラインデータの書き込みが行われる。 As described above, each
以降も同様に、マスター制御部15による各ラインデータの転送、及びドライバチップ11によるデータ書込が行われる。
そして、スキャン終了ラインとしてのライン(1,7)のラインデータについての書き込みが行われた後、1フレーム期間の終了タイミングの前となる所定タイミングにおいて、マスター制御部15は、領域A〜領域Dの各ドライバチップ11に対し、発光を指示するためのタイミング信号を出力する。
この結果、表示パネル1を構成する各独立表示駆動可能領域1a(表示パネル1の全画素)が一斉に発光動作を行うことになる。Thereafter, similarly, transfer of each line data by the
Then, after writing the line data of the line (1, 7) as the scan end line, at a predetermined timing before the end timing of one frame period, the
As a result, each independent display
このように1フレーム期間の前半部にてライン順次の書き込みを行い、後半部にて全画素を一斉発光させるものとすれば、1フレーム後の画像が隣接表示されてしまうことを防止でき、図13Bに示したように各独立表示駆動可能領域1aの境界部分が知覚されてしまうといった問題の発生を効果的に防止できる。
また、図14Bに示したような被写体の変形の問題の発生も効果的に防止できる。In this way, if line-sequential writing is performed in the first half of one frame period and all pixels are simultaneously emitted in the second half, it is possible to prevent the image after one frame from being displayed adjacently. As shown in FIG. 13B, it is possible to effectively prevent the occurrence of a problem that the boundary portion of each independent display
In addition, the problem of subject deformation as shown in FIG. 14B can be effectively prevented.
図17は、上記により説明した実施の形態としての駆動手法を実現するための表示装置の内部構成についての説明図である。
なおこの図17では主にドライバチップ11の内部構成を示している。FIG. 17 is an explanatory diagram of the internal configuration of the display device for realizing the driving method according to the embodiment described above.
FIG. 17 mainly shows the internal configuration of the
図示するようにドライバチップ11には、パケット入力部11A、デコーダ11B、信号処理部11C、表示駆動部11D、フレームメモリ11Eが備えられる。また、これら各部の間でデータ通信を可能とするためのデータバス11Fが備えられる。 As illustrated, the
パケット入力部11Aは、ブリッジ回路16を経由して転送されるマスター制御部15からのパケットデータを入力し、宛先の判定を行う。すなわち、入力パケットデータのヘッダ部分を参照して該パケットデータが自分宛のものであるか否かを判定する。
パケットデータが自分宛のものである場合は、該パケットデータのデータ部分(画像データ)をデコーダ11Bに供給する。
デコーダ11Bは、パケット入力部から供給された画像データについてのデコード処理(圧縮画像データの伸張処理)を行う。The
If the packet data is addressed to itself, the data portion (image data) of the packet data is supplied to the
The
フレームメモリ11Eは、デコーダ11Bによりデコードされた画像データをラインごとにバッファリング(一次蓄積)する。
信号処理部11Cは、フレームメモリ11Eに蓄積された画像データについて所要の信号処理を施すことで、パネル駆動用の各種信号(信号線Lsや走査線Lgの駆動信号などパネル表示駆動に必要な信号)を得る。The
The signal processing unit 11C performs necessary signal processing on the image data stored in the
表示駆動部11Dは、信号処理部11Cで得られたパネル駆動用の各種信号と、マスター制御部15より供給されるタイミング信号(発光タイミングの制御信号)とに基づき、対応する独立表示駆動可能領域1aを表示駆動する。
先の図16の説明からも理解されるように、この場合におけるマスター制御部15からの上記タイミング信号は各独立表示駆動可能領域1aの発光タイミングを同期させるための信号とされ、この結果、1フレームごとに各独立表示駆動可能領域1aでの同時発光(一斉発光)が実現される。The
As can be understood from the description of FIG. 16, the timing signal from the
なお、上記では、表示パネル1の画面全体を一斉発光(表示パネル1を構成する全画素を一斉発光)させるものとしたが、このような全画素の一斉発光を行った場合には、パネル駆動のための電力ピーク値が大となってしまい、例えば電源回路部の構成部品の耐圧を上げる等の対策を施すことが必要となる等して、コストアップを助長する虞などがある。 In the above description, it is assumed that the entire screen of the
そこで、表示パネル1内の複数の独立表示駆動可能領域1aごとに、発光タイミングをずらすという手法を採ることもできる。
このとき、発光タイミングをずらす量は、該発光タイミングのずれが人間の視覚的に知覚されない範囲内とする。換言すれば、人間の視覚的には全画素同時発光であると知覚される範囲内において発光タイミングをずらすようにするものである。Therefore, a method of shifting the light emission timing for each of the plurality of independent display
At this time, the amount of shifting the light emission timing is set within a range in which the shift of the light emission timing is not visually perceived by humans. In other words, the light emission timing is shifted within a range that is visually perceived as simultaneous light emission by all pixels.
このことで、先の図13Bや図14Bにて説明した問題の発生の防止を図りつつ、電力ピーク値を効果的に低減することができ、高耐圧品の使用を避けること等が可能となって製品コストの増大を防止できる。 This makes it possible to effectively reduce the power peak value while preventing the occurrence of the problem described in FIG. 13B and FIG. 14B, and to avoid the use of high-voltage products. This can prevent an increase in product cost.
なお確認のため述べておくと、このように複数の独立表示駆動可能領域1aごとに発光タイミングをずらす手法も、各独立表示駆動可能領域1aにて発光を一斉に行う手法の範疇に属するものである。 For confirmation, the method of shifting the light emission timing for each of the plurality of independent display
[2-2.スター構造]
図18は、第2の駆動手法(スター構造)を実現するための表示装置の構成についての説明図である。
図18に示すように、このスター構造では、先のツリー構造ではマスターと各ドライバとの間に挿入されていたブリッジ回路16が省略され、図のようにマスター制御部20と各ドライバチップ11とが直接的に接続されている。つまりこの場合のマスター制御部20は、各ドライバチップ11に対してデータをパラレル出力する。[2-2. Star structure]
FIG. 18 is an explanatory diagram of a configuration of a display device for realizing the second driving method (star structure).
As shown in FIG. 18, in this star structure, the
このスター構造では、画面の一部のみ表示データが更新された場合に、マスター制御部20がその更新領域に該当する独立表示駆動可能領域1a(ドライバチップ11)に対する配線にのみデータを送出し、他のドライバチップ11に対する配線にはデータを送出しない。
このとき、データを受け取ったドライバチップ11はそのデータに基づき画素の更新を行い、データを受け取らなかったドライバチップ11は、先の図17に示したフレームメモリ11Eに蓄積されたデータを参照して画素の更新を行う。In this star structure, when the display data is updated only for a part of the screen, the
At this time, the
このようにスター構造によれば、画面の一部のみ表示データが更新された場合にデータ通信量を効果的に抑えることができ、例えば画面の一部が静止画、他の部分が動画の表示を行う場合等に特に好適となる。 As described above, according to the star structure, when the display data of only a part of the screen is updated, the amount of data communication can be effectively suppressed. For example, a part of the screen displays a still image and the other part displays a moving image. This is particularly suitable when performing the above.
[2-3.格子構造]
図19は、第3の駆動手法(格子構造)を実現するための表示装置の構成についての説明図である。
図19に示すように、該格子構造では、隣接関係にある独立表示駆動可能領域1aのドライバチップ11同士をそれぞれ接続したネットワーク状の配線が為されている。
この場合のマスター制御部21は、各ドライバチップ11にデータを供給するにあたり、少なくとも表示パネル1における1つのドライバチップ11と接続されていればよい。この図の例では、マスター制御部21は表示パネル1上の最下段に配列された各ドライバチップ11と接続されている。
この場合のマスター制御部21は、目的とするドライバチップ11にデータが適正に送付されるべく、例えば先のパケットデータと同様に宛先情報を含むデータを送出することになる。[2-3. Lattice structure]
FIG. 19 is an explanatory diagram of a configuration of a display device for realizing the third driving method (lattice structure).
As shown in FIG. 19, in the lattice structure, network-like wirings are provided in which the driver chips 11 in the independent display
In this case, the
In this case, the
このスター構造では、各ドライバチップ11は、データの受け取りのみではなく、隣接するドライバチップ11にデータを中継する機能を有する。
1つのドライバチップ11にデータを送るためには複数の経路が存在することになるが、なるべく1つの経路にデータが集中しないようにデータの送信経路を決定することが重要となる。また同時に、データの送信経路長はなるべく短くなるようにすることも高フレームレート化を図る上で重要となる。
このデータの送信経路の決定には、例えばインターネット通信におけるルーティングの機能を応用することができる。In this star structure, each
In order to send data to one
For example, a routing function in Internet communication can be applied to the determination of the data transmission route.
図20及び図21によりデータルーティングの具体例について説明する。
図20は、表示パネル1上の1つの独立表示駆動可能領域1aでデータ更新が必要となった場合におけるデータルーティングの例を示している。
1つの独立表示駆動可能領域1aでのみデータ更新が必要とされる場合、マスター制御部21から該当するドライバチップ11までの送信経路としては図のように最短経路を選択することが有効である。A specific example of data routing will be described with reference to FIGS.
FIG. 20 shows an example of data routing in the case where data update is necessary in one independent display
When data update is required only in one independent display
また図21は、表示パネル1上の複数の独立表示駆動可能領域1aでデータ更新が必要となった場合におけるデータルーティングの例を示している。
具体的にこの図では、連続する6つ(2×3)の独立表示駆動可能領域1aでデータ更新が必要とされた場合を例示している。FIG. 21 shows an example of data routing when data update is required in a plurality of independent display
Specifically, this figure illustrates a case where data updating is required in six consecutive (2 × 3) independent display
複数の独立表示駆動可能領域1aでデータ更新が必要とされた場合、対応する各ドライバチップ11に対し、なるべく1つの経路にデータが集中せず且つデータの送信経路長がなるべく短くなるようにルーティングを行う。
この図では、各ドライバチップ11に対し、それぞれ別々の経路で更新データを送信(つまりデータ送信経路の重複を防止)し且つ各ドライバチップ11への送信経路長が最短となるルーティングの例を示している。When data update is required in a plurality of independent display
This figure shows an example of routing in which update data is transmitted to each
なお確認のため述べておくと、各ドライバチップ11へのデータ転送帯域は全面同時書き換え(データ更新)に対応するだけの能力を持たせるため、送信経路としては必ずしも最短ルートを選択する必要性はない。 For confirmation, it is necessary to select the shortest route as the transmission route because the data transfer bandwidth to each
ここで、大画面の表示装置では表示面の全体を使って動画像を映し出すだけでなく、一部の領域のみに動画像を表示し編集作業などで画面の一部だけを更新するような利用法が増えていくと考えられる。
上記により説明した格子構造としても、このように画面の一部のみに更新を要するデータを表示する場合に好適となる。Here, on a large-screen display device, not only the moving image is projected using the entire display surface, but the moving image is displayed only in a part of the area and only a part of the screen is updated by editing work or the like. The law is expected to increase.
The lattice structure described above is also suitable for displaying data that needs to be updated only on a part of the screen.
<3.変形例>
以上、本技術に係る実施の形態について説明したが、本技術はこれまでで説明した具体例に限定されるべきものではない。
例えばこれまでの説明では、本技術を有機ELディスプレイに適用する場合を例示したが、本技術は自発光型又は非自発光型のディスプレイを問わず広く適用が可能なものである。<3. Modification>
As mentioned above, although embodiment which concerns on this technique was described, this technique should not be limited to the specific example demonstrated so far.
For example, in the description so far, the case where the present technology is applied to an organic EL display has been illustrated, but the present technology can be widely applied regardless of a self-luminous type display or a non-self-luminous type display.
一例として、図22にプラズマディスプレイへの適用例を示す。
プラズマディスプレイの場合、サブピクセルに相当する各セル32が形成された表示パネル25の裏面側に対して貫通孔を形成し、該貫通孔を介して、セル32ごとに設けられるデータ電極34(信号線)とドライバチップ36とを電気的に接続するための貫通配線27を通すものとすればよい。As an example, FIG. 22 shows an application example to a plasma display.
In the case of a plasma display, a through hole is formed on the back side of the
具体的に、この場合の表示パネル25は、その最前面側から順に前面ガラス28、透明電極29、誘電体30が形成され、その下層側に、それぞれがリブ31により隔てられたセル32が形成されている。図のようにセル32としては、その内部にR蛍光体33Rが形成されて赤色表示を行うセル32と、その内部にG蛍光体33Gが形成されて緑色表示を行うセル32と、その内部にB蛍光体33Bが形成されて青色表示を行うセル32の3種が形成され、これらが1セットで1画素を形成する。 Specifically, the
各蛍光体33の下側にはデータ電極34が形成されている。また、表示パネル25の最下層部には背面ガラス35が形成されている。 A
そして、背面ガラス35の裏面側において、裏面配線層26が形成されている。該裏面配線層26には、先の裏面配線層12と同様、パネル−ドライバ間配線26aと対ドライバ配線26bとが形成されている。
図のように背面ガラス35に対して貫通孔が形成され、該貫通孔を介してデータ電極34とパネル−ドライバ間配線26aとが貫通配線27により電気的に接続される。このことで、ドライバチップ36が、パネル−ドライバ間配線26aを介してデータ電極を駆動することができる。A
As shown in the figure, a through hole is formed in the
なお図示は省略したが、この場合も表示パネル25には走査線が設けられ、該走査線とドライバチップ36とが背面ガラス35に形成された貫通孔を介して電気的に接続されることで、ドライバチップ35が上記走査線を駆動することが可能とされている。 Although not shown, the
図23は、反射型液晶ディスプレイへの適用例を示している。
この場合も概要としては、その内部に画素が形成された表示パネル40の裏面側に対し、ドライバチップ52が接続された裏面配線層41を設け、表示パネル40の裏面側に貫通孔を形成し、該貫通孔を介して表示パネル40に設けられた信号線、走査線とドライバチップ52とを貫通配線42により電気的に接続する。FIG. 23 shows an application example to a reflective liquid crystal display.
Also in this case, as an outline, the back surface wiring layer 41 to which the
具体的に、この場合の表示パネル40は、最前面側から順に前面ガラス43、カラーフィルタ44、透明電極45が形成されており、その下層側に、液晶層46、反射電極47、絶縁層48、半導体・配線層49、絶縁層50、及びガラス基板51が順に形成されている。 Specifically, the
カラーフィルタ44としては、図のように赤色表示用のRカラーフィルタ44R、緑色表示用のカラーフィルタ44G、青色表示用のBカラーフィルタ44Bが形成され、それらカラーフィルタ44ごとに反射電極47及びTFT49aが設けられる。各1つのカラーフィルタ44、反射電極47、TFT49aの組は、1つのサブピクセル対応に設けられ、R,G,Bの3色一組で1つの画素を構成する。 As the color filter 44, an
半導体・配線層49には、上記TFT49aが形成されると共に、信号線、走査線の配線が為されている。
ここで、TFT49aは、絶縁層48を貫通するコンタクト部により反射電極47と電気的に接続されている。In the semiconductor /
Here, the
そして、半導体・配線層49における信号線、走査線は、その下層側に形成された絶縁層50及びガラス基板51を貫通する貫通配線42と接続されている。 The signal lines and the scanning lines in the semiconductor /
裏面配線層41には、先の裏面配線層12と同様、パネル−ドライバ間配線41aと対ドライバ配線41bとが形成されている。
該裏面配線層41において、パネル−ドライバ間配線41aが上述した貫通配線42と接続されることで、ドライバチップ52が、パネル−ドライバ間配線41aを介して信号線、走査線を駆動することができる。In the back surface wiring layer 41, the panel-
In the backside wiring layer 41, the panel-
なお確認のため述べておくと、図22に示す表示パネル25及び図23に示す表示パネル40においても、信号線や走査線については先の図2に示したように途中で分断されるように形成し、パネル上に複数の独立表示駆動可能領域1aが形成されるようにする。 For confirmation, in the
また、液晶ディスプレイの場合、先に説明したような一斉発光を行うとしたときは、1フレーム期間の後半でのみ光源(或いはバックライト)が点灯されるように制御すればよい。 Further, in the case of a liquid crystal display, when simultaneous light emission as described above is performed, the light source (or backlight) may be controlled to be turned on only in the second half of one frame period.
また、図23に示す構造は、本技術を電子ペーパーに適用するとした場合にもほぼ同様に適用可能なものである。 Further, the structure shown in FIG. 23 can be applied almost similarly when the present technology is applied to electronic paper.
また、これまでの説明では、マスターからドライバまでにかけての配線は電気配線であることを前提としたが、特に前述した格子構造などでは、光配線(光ケーブル)を採用することもできる。 In the above description, it is assumed that the wiring from the master to the driver is an electrical wiring. However, optical wiring (optical cable) can also be adopted particularly in the lattice structure described above.
また、本技術としては以下に示すような構成を採ることもできる。
(1)
それぞれが独立した信号線及び走査線を有することで独立した表示駆動が可能とされた複数の独立表示駆動可能領域が一枚の基板上に形成されている表示パネルと、
前記独立表示駆動可能領域のそれぞれに対応して前記表示パネルの表示面とは逆側の裏面側に設けられ、それぞれが、対応する独立表示駆動可能領域における前記信号線および前記走査線を駆動してその独立表示駆動可動領域を表示駆動する複数の表示駆動回路部と
を備える表示装置。
(2)
前記表示パネルの前記裏面側には、各表示駆動回路部と、対応する独立表示駆動可能領域における前記信号線および前記走査線とをそれぞれ結線するための貫通孔が形成されている
上記(1)に記載の表示装置。
(3)
各独立表示駆動可能領域は、その独立表示駆動可能領域の対角線を境に、前記信号線用の前記貫通孔が形成される信号線用貫通孔形成領域と、前記走査線用の前記貫通孔が形成される走査線用貫通孔形成領域とに領域分けされている
上記(2)に記載の表示装置。
(4)
各独立表示駆動可能領域は、前記表示面と平行な面において2本の対角線により区切った際に形成される4つの領域のうち、互いに対向関係にある2つの領域からなる第1の組領域と、前記第1の組領域における対向関係の方向とは異なる方向において対向関係にある2つの領域からなる第2の組領域とに領域分けされ、
前記第1の組領域が前記信号線用貫通孔形成領域であり、
前記第2の組領域が前記走査線用貫通孔形成領域である
上記(3)に記載の表示装置。
(5)
入力映像データに応じた信号を生成し、その信号を各表示駆動回路部に対して供給する表示制御部を備える
上記(1)から(4)のいずれかに記載の表示装置。
(6)
前記表示制御部は各表示駆動回路部に対して画像データを圧縮状態のまま供給し、
各表示駆動回路部は、
前記画像データを伸張した結果に基づき、対応する独立表示駆動可能領域における前記信号線および前記走査線を駆動する
上記(5)に記載の表示装置。
(7)
前記表示制御部は、
前記入力映像データに応じた信号を生成して出力するマスター回路部と、
前記複数の表示駆動回路部のうちの所定数の前記表示駆動回路部に対応して設けられ、それぞれが前記マスター回路部からの出力信号を対応する前記所定数の表示駆動回路部に対してパラレル出力する複数のブリッジ回路部と
を有する
上記(5)または(6)に記載の表示装置。
(8)
前記表示制御部は、
前記入力映像データに応じた信号を生成し、それらを各表示駆動回路部にパラレル出力する回路部を有する
上記(5)または(6)に記載の表示装置。
(9)
隣接配置関係にある表示駆動回路部同士が配線により接続されており、
前記表示制御部は、
前記入力映像データに応じた信号として、受け取り先となる一の表示駆動回路部を指定する宛先情報を含む信号を生成し、その信号を前記複数の表示駆動回路部のうちの少なくとも1つに対して出力する
上記(5)または(6)に記載の表示装置。
(10)
前記表示制御部は、
前記独立表示駆動可能領域内の全画素を一斉発光させるためのタイミング信号を生成し、各表示駆動回路部に対して供給する
上記(5)から(9)のいずれかに記載の表示装置。
(11)
前記表示制御部は、
前記表示パネルに形成される全画素を一斉発光させるためのタイミング信号を生成し、各表示駆動回路部に対して供給する
上記(10)に記載の表示装置。
(12)
前記表示制御部は、
前記一斉発光のタイミングを前記独立表示駆動可能領域間で異ならせるように前記タイミング信号を生成し、各表示駆動回路部に対して供給する
上記(10)に記載の表示装置。
(13)
それぞれが独立した信号線及び走査線を有することで独立した表示駆動が可能とされた複数の独立表示駆動可能領域が一枚の基板上に形成されている表示パネルについて、
前記表示パネルの表示面とは逆側の裏面側から各独立表示駆動可能領域の前記信号線及び前記走査線を駆動して、その独立表示駆動可動領域を表示駆動する
表示方法。In addition, the present technology may employ the following configurations.
(1)
A display panel in which a plurality of independent display drivable regions, each of which has independent signal lines and scanning lines, and capable of independent display driving, are formed on a single substrate;
Corresponding to each of the independent display drivable regions, provided on the back side opposite to the display surface of the display panel, each driving the signal line and the scanning line in the corresponding independent display drivable region. And a plurality of display drive circuit units for driving the independent display drive movable region.
(2)
On the back side of the display panel, through holes are formed to connect each display drive circuit unit and the signal lines and the scanning lines in the corresponding independent display driveable area, respectively (1) The display device described in 1.
(3)
Each independent display drivable region includes a signal line through hole forming region in which the through hole for the signal line is formed and a through hole for the scanning line, with a diagonal line of the independent display drivable region as a boundary. The display device according to (2), wherein the display device is divided into a through-hole forming region for a scanning line to be formed.
(4)
Each of the independent display drivable regions is a first group region composed of two regions facing each other among four regions formed when two diagonal lines are separated on a plane parallel to the display surface. , And divided into a second set region composed of two regions that are opposed to each other in a direction different from the direction of the opposed relationship in the first set region,
The first assembly region is the signal line through hole forming region;
The display device according to (3), wherein the second set region is the through-hole forming region for scanning lines.
(5)
The display device according to any one of (1) to (4), further including a display control unit that generates a signal corresponding to input video data and supplies the signal to each display drive circuit unit.
(6)
The display control unit supplies image data in a compressed state to each display drive circuit unit,
Each display drive circuit section
The display device according to (5), wherein the signal line and the scanning line in the corresponding independent display driveable area are driven based on the result of expanding the image data.
(7)
The display control unit
A master circuit unit that generates and outputs a signal corresponding to the input video data;
Each of the plurality of display drive circuit units is provided corresponding to a predetermined number of the display drive circuit units, and each of them outputs an output signal from the master circuit unit in parallel to the predetermined number of display drive circuit units. The display device according to (5) or (6), further including: a plurality of bridge circuit units for outputting.
(8)
The display control unit
The display device according to (5) or (6), further including a circuit unit that generates a signal corresponding to the input video data and outputs the signal in parallel to each display drive circuit unit.
(9)
The display drive circuit parts in the adjacent arrangement relationship are connected by wiring,
The display control unit
As a signal corresponding to the input video data, a signal including destination information designating one display drive circuit unit as a reception destination is generated, and the signal is transmitted to at least one of the plurality of display drive circuit units. The display device according to (5) or (6).
(10)
The display control unit
The display device according to any one of (5) to (9), wherein a timing signal for simultaneously emitting all the pixels in the independent display driveable region is generated and supplied to each display drive circuit unit.
(11)
The display control unit
The display device according to (10), wherein a timing signal for causing all pixels formed on the display panel to emit light simultaneously is generated and supplied to each display drive circuit unit.
(12)
The display control unit
The display device according to (10), wherein the timing signal is generated and supplied to each display driving circuit unit so that the timing of the simultaneous light emission varies between the independent display driveable regions.
(13)
With respect to a display panel in which a plurality of independent display driveable regions, each of which has independent signal lines and scanning lines, and which can be driven independently of each other, are formed on a single substrate,
A display method of driving the signal lines and the scanning lines of each independent display driveable region from the back side opposite to the display surface of the display panel, and driving the independent display drive movable region.
本出願は、日本国特許庁において2012年1月10日に出願された日本特許出願番号2012−001963号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。 This application claims priority on the basis of Japanese Patent Application No. 2012-001963 filed on January 10, 2012 at the Japan Patent Office. The entire contents of this application are hereby incorporated by reference. Incorporated into.
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。 Those skilled in the art will envision various modifications, combinations, subcombinations, and changes, depending on design requirements and other factors, which are within the scope of the appended claims and their equivalents. It is understood that
Claims (12)
前記独立表示駆動可能領域のそれぞれに対応して前記基板の他方の面側に設けられた複数の表示駆動回路部とを備え、
前記独立表示駆動可能領域は、前記基板の一方の面側に各独立表示駆動可能領域の間で分断された走査線および信号線を有し、
前記表示駆動回路部は、対応する独立表示駆動可能領域の前記信号線および前記走査線を駆動してその独立表示駆動可能領域を表示駆動し、
前記基板には、各表示駆動回路部と、対応する独立表示駆動可能領域における前記信号線および前記走査線とをそれぞれ結線するための貫通孔が形成されている
表示装置。 A display panel having a plurality of independent display driveable regions on a single substrate, and a light emitting layer, a phosphor or a liquid crystal layer provided on one surface side of the substrate;
A plurality of display drive circuit units provided on the other surface side of the substrate corresponding to each of the independent display driveable regions,
The independent display drivable area has a scanning line and a signal line divided between each independent display drivable area on one surface side of the substrate,
The display driving circuit unit drives the signal lines and the scanning lines in the corresponding independent display driveable area to display and drive the independent display driveable area ,
A display device in which a through hole for connecting each display drive circuit unit and the signal line and the scanning line in a corresponding independent display driveable region is formed in the substrate .
請求項1に記載の表示装置。 Each independent display drivable region includes a signal line through hole forming region in which the through hole for the signal line is formed and a through hole for the scanning line, with a diagonal line of the independent display drivable region as a boundary. The area is divided into the through-hole forming area for the scanning line to be formed
The display device according to claim 1 .
前記第1の組領域が前記信号線用貫通孔形成領域であり、
前記第2の組領域が前記走査線用貫通孔形成領域である
請求項2に記載の表示装置。 Each independent display drivable region is a first grouped region composed of two regions facing each other among four regions formed when two diagonal lines are separated on a plane parallel to the one surface. And a second set region composed of two regions facing each other in a direction different from the direction of the facing relationship in the first set region,
The first assembly region is the signal line through hole forming region;
The second group region is the scanning line through hole forming region.
The display device according to claim 2 .
請求項1乃至3のうちいずれか1つに記載の表示装置。 A display control unit that generates a signal according to input video data and supplies the signal to each display drive circuit unit
The display device according to claim 1 .
各表示駆動回路部は、
前記画像データを伸張した結果に基づき、対応する独立表示駆動可能領域における前記信号線および前記走査線を駆動する
請求項4に記載の表示装置。 The display control unit supplies image data in a compressed state to each display drive circuit unit,
Each display drive circuit section
Based on the result of expanding the image data, the signal lines and the scanning lines in the corresponding independent display driveable area are driven.
The display device according to claim 4 .
前記入力映像データに応じた信号を生成して出力するマスター回路部と、
前記複数の表示駆動回路部のうちの所定数の前記表示駆動回路部に対応して設けられ、それぞれが前記マスター回路部からの出力信号を対応する前記所定数の表示駆動回路部に対してパラレル出力する複数のブリッジ回路部と
を有する
請求項4または5に記載の表示装置。 The display control unit
A master circuit unit that generates and outputs a signal corresponding to the input video data;
Each of the plurality of display drive circuit units is provided corresponding to a predetermined number of the display drive circuit units, and each of them outputs an output signal from the master circuit unit in parallel to the predetermined number of display drive circuit units. A plurality of bridge circuit sections for output
The display device according to claim 4 or 5 .
前記入力映像データに応じた信号を生成し、それらを各表示駆動回路部にパラレル出力する回路部を有する
請求項4または5に記載の表示装置。 The display control unit
A circuit unit that generates a signal corresponding to the input video data and outputs the signal to each display drive circuit unit in parallel;
The display device according to claim 4 or 5 .
前記表示制御部は、
前記入力映像データに応じた信号として、受け取り先となる一の表示駆動回路部を指定する宛先情報を含む信号を生成し、その信号を前記複数の表示駆動回路部のうちの少なくとも1つに対して出力する
請求項4または5に記載の表示装置。 The display drive circuit parts in the adjacent arrangement relationship are connected by wiring,
The display control unit
As a signal corresponding to the input video data, a signal including destination information designating one display drive circuit unit as a reception destination is generated, and the signal is transmitted to at least one of the plurality of display drive circuit units. Output
The display device according to claim 4 or 5 .
前記独立表示駆動可能領域内の全画素を一斉発光させるためのタイミング信号を生成し、各表示駆動回路部に対して供給する
請求項4乃至8のうちいずれか1つに記載の表示装置。 The display control unit
A timing signal for causing all pixels in the independent display driveable region to emit light simultaneously is generated and supplied to each display drive circuit unit.
The display device according to any one of claims 4 to 8 .
前記表示パネルに形成される全画素を一斉発光させるためのタイミング信号を生成し、各表示駆動回路部に対して供給する
請求項9に記載の表示装置。 The display control unit
A timing signal for causing all pixels formed on the display panel to emit light simultaneously is generated and supplied to each display driving circuit unit.
The display device according to claim 9 .
前記一斉発光のタイミングを前記独立表示駆動可能領域間で異ならせるように前記タイミング信号を生成し、各表示駆動回路部に対して供給する
請求項9に記載の表示装置。 The display control unit
The timing signal is generated so as to vary the timing of the simultaneous light emission between the independent display driveable regions, and is supplied to each display drive circuit unit
The display device according to claim 9 .
各独立表示駆動可能領域の間で分断されるとともに前記基板の一方の面側に設けられた走査線および信号線を、前記基板の他方の面側から駆動して、その独立表示駆動可能領域を表示駆動し、
前記基板には、前記独立表示駆動可能領域のそれぞれに対応して前記基板の他方の面側に設けられた各表示駆動回路部と、対応する独立表示駆動可能領域における前記信号線および前記走査線とをそれぞれ結線するための貫通孔が形成されている
表示方法。 About a display panel having a plurality of independent display driveable areas on a single substrate and having a light emitting layer, a phosphor or a liquid crystal layer provided on one surface side of the substrate,
The independent display drivable region is divided between each independent display drivable region and the scanning lines and signal lines provided on one surface side of the substrate are driven from the other surface side of the substrate. Display drive,
The substrate includes display drive circuit units provided on the other surface side of the substrate corresponding to the independent display driveable regions, and the signal lines and the scan lines in the corresponding independent display driveable regions. A display method in which through-holes for connecting the two are formed .
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012001963 | 2012-01-10 | ||
JP2012001963 | 2012-01-10 | ||
PCT/JP2012/080569 WO2013105347A1 (en) | 2012-01-10 | 2012-11-27 | Display device and display method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013105347A1 JPWO2013105347A1 (en) | 2015-05-11 |
JP6176117B2 true JP6176117B2 (en) | 2017-08-09 |
Family
ID=48781311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013553202A Active JP6176117B2 (en) | 2012-01-10 | 2012-11-27 | Display device and display method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6176117B2 (en) |
WO (1) | WO2013105347A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11437356B2 (en) | 2019-08-20 | 2022-09-06 | Samsung Electronics Co., Ltd. | Display module and display apparatus having the same |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10446585B2 (en) * | 2014-03-17 | 2019-10-15 | E Ink Corporation | Multi-layer expanding electrode structures for backplane assemblies |
JP2015197544A (en) | 2014-03-31 | 2015-11-09 | ソニー株式会社 | Mounting board and electronic apparatus |
JP6128046B2 (en) | 2014-03-31 | 2017-05-17 | ソニー株式会社 | Mounting board and electronic equipment |
JP2015197543A (en) | 2014-03-31 | 2015-11-09 | ソニー株式会社 | Packaging substrate and electronic apparatus |
JP2016170385A (en) * | 2015-03-13 | 2016-09-23 | 日本放送協会 | Image display device |
JP6462478B2 (en) * | 2015-04-27 | 2019-01-30 | 日本放送協会 | Multi-division drive display and display device |
JP6462479B2 (en) * | 2015-04-27 | 2019-01-30 | 日本放送協会 | Multi-division drive display and display device |
WO2016179092A1 (en) * | 2015-05-01 | 2016-11-10 | Emagin Corporation | Large area oled microdisplay and method of manufacturing same |
CN105321473B (en) * | 2015-12-15 | 2019-02-22 | 昆山工研院新型平板显示技术中心有限公司 | Panel display apparatus and its driving method |
JP6732457B2 (en) * | 2016-01-20 | 2020-07-29 | 日本放送協会 | Image display |
US10467952B2 (en) | 2016-10-12 | 2019-11-05 | Shaoher Pan | Integrated light-emitting diode arrays for displays |
US11011555B2 (en) | 2016-10-12 | 2021-05-18 | Shaoher Pan | Fabricating integrated light-emitting pixel arrays for displays |
US10445048B2 (en) | 2016-12-30 | 2019-10-15 | Shaoher Pan | Larger displays formed by multiple integrated LED array micro-displays |
JP2021514073A (en) * | 2018-02-15 | 2021-06-03 | イー インク コーポレイション | Installation of vias for a narrow frame electro-optical display backplane with reduced capacitive coupling between the T-wire and the pixel electrodes |
US10437402B1 (en) | 2018-03-27 | 2019-10-08 | Shaoher Pan | Integrated light-emitting pixel arrays based devices by bonding |
US10325894B1 (en) | 2018-04-17 | 2019-06-18 | Shaoher Pan | Integrated multi-color light-emitting pixel arrays based devices by bonding |
CN112384965B (en) | 2018-06-29 | 2023-04-18 | 京瓷株式会社 | Display device |
US10847083B1 (en) | 2019-10-14 | 2020-11-24 | Shaoher Pan | Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding |
US11011669B2 (en) | 2019-10-14 | 2021-05-18 | Shaoher Pan | Integrated active-matrix light emitting pixel arrays based devices |
KR102211928B1 (en) * | 2019-12-31 | 2021-02-03 | 엘지디스플레이 주식회사 | Light emitting display apparatus |
KR20230147605A (en) * | 2021-02-25 | 2023-10-23 | 소니그룹주식회사 | Video audio output module and video audio presentation device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05210371A (en) * | 1992-01-30 | 1993-08-20 | Hitachi Ltd | Multi-screen display device |
US6498592B1 (en) * | 1999-02-16 | 2002-12-24 | Sarnoff Corp. | Display tile structure using organic light emitting materials |
JP3526019B2 (en) * | 1999-11-30 | 2004-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Image display system, image display device, and image display method |
JP4214660B2 (en) * | 2000-04-11 | 2009-01-28 | ソニー株式会社 | Direct-view display device |
JP2006145576A (en) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | Connection structure, and electrooptical apparatus equipped with same, and electronic equipment |
-
2012
- 2012-11-27 JP JP2013553202A patent/JP6176117B2/en active Active
- 2012-11-27 WO PCT/JP2012/080569 patent/WO2013105347A1/en active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11437356B2 (en) | 2019-08-20 | 2022-09-06 | Samsung Electronics Co., Ltd. | Display module and display apparatus having the same |
Also Published As
Publication number | Publication date |
---|---|
WO2013105347A1 (en) | 2013-07-18 |
JPWO2013105347A1 (en) | 2015-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6176117B2 (en) | Display device and display method | |
US10103214B2 (en) | Display device | |
JP5403860B2 (en) | Color liquid crystal display device | |
CN102568376B (en) | Apparatus and method for driving organic light emitting display device | |
US6909442B2 (en) | Display device for decompressing compressed image data received | |
CN105741734B (en) | Organic light-emitting display device and its restorative procedure | |
JP6271862B2 (en) | Organic light emitting display device and driving method thereof | |
JP2006018297A (en) | Demultiplexer, display using demultiplexer, display panel of display apparatus using demultiplexer, and method for driving display panel | |
US20150170982A1 (en) | Display Device and Display Panel | |
KR20120062494A (en) | Display apparatus | |
KR100721944B1 (en) | Organic Electo Luminescence Display Device | |
JP5420632B2 (en) | Color display device, liquid crystal display device, and transflective liquid crystal display device | |
CN104465712A (en) | Pixel configuration structure and organic light-emitting display panel with pixel configuration structure | |
KR102170265B1 (en) | Display apparatus | |
CN110333632B (en) | Array substrate, display panel and display device | |
US20180059464A1 (en) | Electro-optical device, electronic apparatus, and control method of electro-optical device | |
KR102153381B1 (en) | Display Device | |
JP5642230B2 (en) | Liquid crystal display | |
JP5134242B2 (en) | Organic EL display device | |
CN101038718B (en) | Light emitting device and method of driving the same | |
KR20070103616A (en) | Display panel and driving method thereof | |
JP2007079543A (en) | Display device and method of driving the same | |
US20160293130A1 (en) | Display device | |
KR102442725B1 (en) | light emitting device, micro display device | |
KR102460861B1 (en) | Display panel and display device comprising multi type big-pixel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6176117 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |