JP6171205B2 - Power supply device, inspection device, and optimization method of power supply device - Google Patents
Power supply device, inspection device, and optimization method of power supply device Download PDFInfo
- Publication number
- JP6171205B2 JP6171205B2 JP2015550516A JP2015550516A JP6171205B2 JP 6171205 B2 JP6171205 B2 JP 6171205B2 JP 2015550516 A JP2015550516 A JP 2015550516A JP 2015550516 A JP2015550516 A JP 2015550516A JP 6171205 B2 JP6171205 B2 JP 6171205B2
- Authority
- JP
- Japan
- Prior art keywords
- dead time
- power supply
- supply device
- time
- output current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims description 100
- 238000000034 method Methods 0.000 title claims description 49
- 238000005457 optimization Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 74
- 230000008859 change Effects 0.000 claims description 35
- 238000005259 measurement Methods 0.000 claims description 35
- 230000009471 action Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 description 61
- 238000004804 winding Methods 0.000 description 59
- 238000012545 processing Methods 0.000 description 29
- 230000001360 synchronised effect Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33573—Full-bridge at primary side of an isolation transformer
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33571—Half-bridge at primary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、電源装置、検査装置、及び電源装置の最適化方法に関する。 The present invention relates to a power supply device, an inspection device, and a method for optimizing a power supply device.
一次側回路と二次側回路との間を絶縁するトランスと、このトランスの一次巻線に流れる電流の方向を切り換えて駆動するスイッチング回路と、二次側巻線に誘起される電圧を整流する整流回路と、を備えるスイッチング方式の電源装置がある。
上記スイッチング回路は、例えば、2個のスイッチング素子(例えば、MOSFET)を直列に接続したハーフブリッジ回路を2個並列にしたフルブリッジ回路で構成される。このフルブリッジ回路において、電流を供給する側のスイッチング素子と電流が供給される側のスイッチング素子とが同時にオン状態になると、貫通電流が流れてスイッチング素子が破壊される可能性がある。電源装置では、2つのスイッチング素子が同時にオン状態になることを防止するために、同時に2つのスイッチング素子をオフ状態にする期間がデッドタイム(非重畳時間)として設けられている。A transformer that insulates between the primary side circuit and the secondary side circuit, a switching circuit that switches and drives the direction of the current flowing through the primary winding of the transformer, and rectifies the voltage induced in the secondary side winding There is a switching-type power supply device including a rectifier circuit.
The switching circuit is constituted by a full bridge circuit in which two half bridge circuits in which two switching elements (for example, MOSFETs) are connected in series are arranged in parallel. In this full-bridge circuit, if the switching element on the current supply side and the switching element on the current supply side are turned on at the same time, a through current may flow and the switching element may be destroyed. In the power supply device, in order to prevent the two switching elements from being turned on at the same time, a period in which the two switching elements are turned off at the same time is provided as a dead time (non-overlapping time).
このデッドタイムにおいて、スイッチング素子がスイッチング動作を行う際に、パワーロス(スイッチングロスとも呼ばれる。)が発生する。このデッドタイムに発生するパワーロスを低減するために、特許文献1では、スイッチを駆動するPWM(Pulse Width Modulation;パルス幅変調)信号における負荷時間率に比例する値を用いて、パワーロスの変化を推定してデッドタイムを調整することが提案されている。また、特許文献2には、デッドタイムに付随する電力損失を最小にする際のノイズとなる計測誤差などの影響を低減することが提案されている。特許文献1及び2に記載の技術では、電源装置が、デッドタイムを調整するためのパラメータを測定する測定回路を有し、測定した結果に応じてデッドタイムを調整している。
In this dead time, a power loss (also referred to as switching loss) occurs when the switching element performs a switching operation. In order to reduce the power loss that occurs during this dead time,
しかしながら、上記デッドタイムに起因して発生するパワーロスは、デッドタイムに応じて変化する。そのため、このデッドタイムは、パワーロスが最も小さくなる最適なデッドタイムに調整されることが望まれる。しかしながら、最適なデッドタイムは、ドライブ回路の遅延時間のバラツキや、スイッチング素子ごとのオンオフ特性のバラツキに影響される。このため、電源装置では、実際に組み立てられた製品ごとにデッドタイムを補正することが必要になる。 However, the power loss caused by the dead time changes according to the dead time. Therefore, it is desired that this dead time is adjusted to an optimum dead time that minimizes the power loss. However, the optimum dead time is affected by variations in the delay time of the drive circuit and on-off characteristics for each switching element. For this reason, in the power supply device, it is necessary to correct the dead time for each actually assembled product.
特許文献1及び2に記載の技術において、製品毎のデッドタイムを補正しようとすると、電源装置に、負荷時間率に比例する値や電力損失の測定回路と、デッドタイムを決定する回路とを、製品毎に備える必要がある。このため、回路構成が複雑となり、その分、コストの上昇を招くという問題があった。
In the technologies described in
本発明は、上記の問題点に鑑みてなされたものであって、新たな回路を製品の内部に追加することなく、電力変換効率が最大になる最適デッドタイムを製品毎に設定できる、電源装置、検査装置、及び電源装置の最適化方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and a power supply device that can set an optimum dead time for maximizing power conversion efficiency for each product without adding a new circuit inside the product. An object of the present invention is to provide an optimization method for an inspection device and a power supply device.
上記目的を達成するため、本発明の一態様に係る電源装置は、スイッチング回路を構成するスイッチング素子の第1デッドタイムを記憶する記憶部と、入力電流の測定結果に基づいて設定された第2デッドタイムの情報を外部入力する取得部と、前記記憶部に記憶された前記第1デッドタイムを前記取得部が取得した前記第2デッドタイムに書き換える書換部と、前記記憶部に記憶された前記第2デッドタイムに応じて前記スイッチング素子を制御する制御部と、を備え、前記第2デッドタイムは、電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記記憶部に記憶された前記第1デッドタイムが変化させられたときに、前記電源装置の入力電流が最も少なくなる値であって、前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、
前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とすることを特徴とする。
In order to achieve the above object, a power supply device according to an aspect of the present invention includes a storage unit that stores a first dead time of a switching element that forms a switching circuit, and a second unit that is set based on a measurement result of an input current. An acquisition unit for externally inputting dead time information, a rewriting unit for rewriting the first dead time stored in the storage unit with the second dead time acquired by the acquisition unit, and the storage unit stored in the storage unit A control unit that controls the switching element in accordance with a second dead time, wherein the second dead time includes an input voltage to the power supply device, an output voltage from the power supply device, and an output current from the power supply device. When the first dead time stored in the storage unit is changed in a state where the power is kept constant, the input current of the power supply device is the smallest value, The serial first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time The first output current, which is the output current from the power supply device kept constant, is changed to a second output current having a different current value, and a second dead time corresponding to the second output current is determined. When the second dead time corresponding to the first output current is obtained, the second dead time is changed when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. It is characterized by a dead time value .
本発明の一態様に係る検査装置は、スイッチング回路のスイッチング素子の第1デッドタイムが、外部入力されるデッドタイムの情報により変更可能な電源装置に対して、前記第1デッドタイムを変更するように指示して前記電源装置の入力電流を計測する測定部と、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する判定部と、前記第2デッドタイムの情報を前記電源装置に通知して、前記電源装置において前記第1デッドタイムを前記第2デッドタイムに設定させる書込部と、を備え、前記測定部は、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記電源装置に対して、前記第1デッドタイムを変更するように指示して電力変換効率を計測し、最も電力変換効率が高くなるデッドタイムを第2デッドタイムと判定し、前記判定部は、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムとして判定し、前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とすることを特徴とする。 An inspection apparatus according to an aspect of the present invention is configured to change the first dead time for a power supply device in which a first dead time of a switching element of a switching circuit can be changed by information on an externally input dead time. And measuring the input current of the power supply device and determining the dead time when the input current is the shortest as the second dead time based on the measured value of the input current measured by the measuring unit A determination unit configured to notify the power supply device of the information on the second dead time, and the writing unit configured to set the first dead time to the second dead time in the power supply device. Is a state in which the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant with respect to the power supply device. The power conversion efficiency is measured by instructing to change the dead time, the dead time at which the power conversion efficiency is highest is determined as the second dead time, and the determination unit determines the input current measured by the measurement unit. Based on the measured value, the dead time when the input current becomes the smallest is determined as the second dead time, and when the first dead time is changed between the positive direction and the negative direction with a predetermined time as a unit time, The first dead time when the input current of the power supply device becomes the smallest is the second dead time value, and the first output current, which is the output current from the power supply apparatus kept constant, is the current value. When the second dead time corresponding to the second output current is determined instead of the second output current having a different value, the first dead time is determined when the second dead time corresponding to the first output current is obtained. The first dead time is calculated based on the information indicating whether the second dead time can be obtained when the predetermined time is changed as a unit time in either the positive direction or the negative direction. When the predetermined time is changed as a unit time in the indicated direction, the first dead time when the input current of the power supply device becomes the smallest is set as the value of the second dead time corresponding to the second output current. To do.
本発明の一態様に係る電源装置の最適化方法は、電源装置のスイッチング回路を構成するスイッチング素子のデッドタイムを検査装置により最適化する電源装置の最適化方法であって、前記電源装置が、第1デッドタイムを前記検査装置からの指示により変更する手順を含み、前記検査装置が、前記電源装置に対して、前記第1デッドタイムを変更させるように指示するとともに、前記電源装置の入力電流を測定する手順と、前記検査装置が、前記入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する手順と、前記検査装置が、前記第2デッドタイムの情報を前記電源装置に通知して、前記電源装置において、前記第1デッドタイムを前記第2デッドタイムに設定させる手順と、を含み、前記第2デッドタイムは、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記第1デッドタイムが変化させられたとき、前記電源装置の電力変換効率が最も高くなる値であって、前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とすることを特徴とする。 A method for optimizing a power supply device according to one aspect of the present invention is an optimization method for a power supply device that optimizes a dead time of a switching element that constitutes a switching circuit of the power supply device by using an inspection device, and the power supply device includes: Including a procedure of changing a first dead time according to an instruction from the inspection apparatus, wherein the inspection apparatus instructs the power supply apparatus to change the first dead time, and an input current of the power supply apparatus A procedure for determining the dead time when the input current is minimized based on the measurement result of the input current as a second dead time, and the inspection device comprises the second A step of notifying the power supply device of dead time information and causing the power supply device to set the first dead time to the second dead time. The second dead time is changed while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant. The power conversion efficiency of the power supply device is the highest value, and when the first dead time is changed between the positive direction and the negative direction for a predetermined time as a unit time, the input current of the power supply device is The first dead time when the time is the shortest is the second dead time, and the first output current, which is the output current from the power supply device kept constant, is the second output current with a different current value. Instead, when determining the second dead time corresponding to the second output current, when the second dead time corresponding to the first output current is obtained, the first dead time is set to either the positive direction or the negative direction. In the direction of When the first dead time is changed in the direction indicated by the information with the predetermined time as the unit time based on the information indicating whether the second dead time has been obtained when the interval is changed as the unit time The first dead time when the input current of the power supply device is minimized is a value of the second dead time corresponding to the second output current .
本発明によれば、新たな回路を製品の内部に追加することなく、電力変換効率が最大になる最適デッドタイムを製品毎に設定できる。 According to the present invention, the optimum dead time that maximizes the power conversion efficiency can be set for each product without adding a new circuit inside the product.
以下、本発明の実施の形態を、添付図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[第1実施形態]
図1は、本発明の第1実施形態に係る電源装置1及び検査装置2の概略構成を示す機能ブロック図である。この図において、電源装置1は、入力される直流電圧を、所定の直流電圧に変換して出力するDC/DCコンバータであり、本発明に直接に関係する部分のみを示している。
この図1に示す電源装置1及び検査装置2は、電源装置1のフルブリッジ回路20内のスイッチ素子がスイッチング動作を行う場合に、スイッチング素子のデッドタイムを変化させると電力変換効率が変化することを利用する。検査装置2は、電源装置1にスイッチング素子のデッドタイムを変化させるように指示し、このデッドタイムの変化に応じた電力変換効率の変化を測定する。検査装置2は、測定結果に基づいて、電力変換効率が最大になるときのデッドタイムを最適デッドタイム(第2デッドタイム)と判定し、この最適デッドタイムの情報を電源装置1に通知する。電源装置1は、検査装置2から通知された最適デッドタイムを記憶部30に記憶する。
なお、電力変換効率は、入力電力と出力電力との電力比で表され、例えば、
電力変換効率=出力電圧×出力電流/(入力電圧×入力電流)、の式で示される。[First Embodiment]
FIG. 1 is a functional block diagram showing a schematic configuration of the
In the
The power conversion efficiency is expressed as a power ratio between input power and output power.
Power conversion efficiency = output voltage × output current / (input voltage × input current).
この図1に示すように、電源装置1は、処理ユニット10、ドライブ回路11、フルブリッジ回路20、及び記憶部30を備えている。また、電源装置1には、この電源装置1における入出力電流と入出力電圧を計測する検査装置2が接続されている。
As shown in FIG. 1, the
処理ユニット10は、電源装置1の全体の動作を制御する制御装置である。この処理ユニット10は、制御部101、取得部102、及び書換部103を備える(詳細は後述する)。この処理ユニット10は、CPU(Central Processing Unit;中央演算処理装置)、ROM(Read Only Memory)、RAM(Random Access Memory)、A/D変換器(ADC;アナログ−デジタル変換器)、カウンタ等を有するマイクロコントローラや、マイクロコンピュータ、DSP(Digital Signal Processor)等で構成されている。処理ユニット10は、専用のハードウェアにより実現されるものであってもよい。
The
ドライブ回路11は、制御部101が出力するオンオフ制御信号CNTから、フルブリッジ回路20が備えるスイッチング素子Q1からQ4を駆動するためのゲート信号G1からG4を生成する。
フルブリッジ回路20は、例えば、後述する図3に示すように、4つのスイッチング素子Q1からQ4で構成されるブリッジ回路である(詳細は後述する)。
記憶部30は、フルブリッジ回路20のスイッチング素子Q1からQ4のデッドタイム(第1デッドタイム)のデータを、出力電流値に関連づけて記憶する。例えば、後述する図6に示すように、記憶部30には、電源装置1の出力電流Ioの値に関連づけられたデッドタイムのデータが、デッドタイムテーブル31の形式で記憶されている。The
The
The
次に、処理ユニット10が備える各機能部について説明する。
制御部101は、電源装置1の出力電圧が一定の電圧になるように、フルブリッジ回路20のスイッチング素子Q1からQ4のスイッチング動作を制御するオンオフ制御信号CNTを生成する。このオンオフ制御信号CNTは、例えばPWM(Pulse Width Modulation;パルス幅変調)信号である。
また、制御部101は、上記オンオフ制御信号CNTを生成する際に、記憶部30に記憶されたデッドタイムテーブル31を参照し、このデッドタイムテーブル31に記憶されたデッドタイムに基づいてオンオフ制御信号CNTを生成する。Next, each functional unit included in the
The
Further, when generating the on / off control signal CNT, the
取得部102は、検査装置2からデッドタイムの変更指示の情報を受信する。この変更指示には、変更後の新たなデッドタイムを表す情報が含まれている。取得部102は、検査装置2から受信したデッドタイムの変更指示の情報を書換部103に通知する。
書換部103は、取得部102から得られたデッドタイムの変更指示に基づいて、記憶部30のデッドタイムテーブル31に記憶されたデッドタイム(第1デッドタイム)のデータを、取得部102が取得した最適デッドタイム(第2デッドタイム)に書き換える。例えば、書換部103は、デッドタイムの変更指示に基づいて、すでに記録されたデッドタイムを増減するようにデータを書き換える。また、書換部103は、検査装置2において最適デッドタイムが判定された場合に、この最適デッドタイムの情報を、取得部102を介して取得し、デッドタイムテーブル31を最適デッドタイムのデータに書き換える。The
The
また、検査装置2は、測定部201、判定部202、書込部203、及び記憶部204を備えている。この検査装置2は、例えばテスタである。
この検査装置2において、測定部201は、電源装置1の入出力電流と入出力電圧とを計測し、電源装置1における電力変換効率を測定する。この電源装置1における電力変換効率を測定する場合に、測定部201は、電源装置1の処理ユニット10に対して、フルブリッジ回路20におけるデッドタイムを変化させるように指示し、このデッドタイムの変化に応じて変わる電源装置1の電力変換効率を測定する。
判定部202は、測定部201が測定した電力変換効率の値に基づいて、電力変換効率が最大になるときのデッドタイムを最適デッドタイムと判定する。Further, the
In the
Based on the value of the power conversion efficiency measured by the
書込部203は、判定部202により判定された最適デッドタイムの情報を取得部102に通知する。
The
記憶部204は、測定部201により測定された電力変換効率の測定値を記憶する。記憶部204は、電源装置1の記憶部30に記憶されたデッドタイムテーブル31が予め記憶されていてもよい。また、検査装置2は、記憶部30に記憶されたデッドタイムテーブル31のデータを読み取り、読み取ったデッドタイムテーブル31のデータを記憶してよい。
The
次に、図2は、最適デッドタイムの設定動作の概要を示す説明図である。以下、図2を参照して、上記構成の電源装置1における最適デッドタイムの設定動作について説明する。
図2に示すように、電源装置1の入力側に、入力電圧Vinを測定する電圧計5と、入力電流Iinを測定する電流計6とが接続される。また、電源装置1の出力側に、出力電圧Voutを測定する電圧計7と、出力電流Ioを測定する電流計8とが接続される。Next, FIG. 2 is an explanatory diagram showing an outline of the setting operation of the optimum dead time. Hereinafter, the setting operation of the optimum dead time in the
As shown in FIG. 2, a
そして、第1の手順として、検査装置2は、入力電圧Vin、出力電流Io、出力電圧Voutが一定になるように設定する。ここで、検査装置2は、出力電圧Vout、出力電流Io、入力電圧Vinが一定であれば、測定した入力電流Iinと、上式とに基づいて算出した電力変換効率の変化を測定できる。
As a first procedure, the
第2の手順として、検査装置2は、電源装置1に指示して、記憶部30内のデッドタイムテーブル31に記憶されたデッドタイムを、基準デッドタイムから増加方向及び減少方向に変化させるように書き換えるとともに、入力電流Iinを計測して、このデッドタイムの変化に応じた電力変換効率の変化を測定する。
例えば、後述する図9Aに示すように、デッドタイムを基準デッドタイムから±3ΔTに変化させて、電力変換効率を測定する。なお、ΔTは、クロック信号に基づく時間である。As a second procedure, the
For example, as shown in FIG. 9A described later, the power conversion efficiency is measured by changing the dead time from the reference dead time to ± 3ΔT. Note that ΔT is a time based on the clock signal.
ここで、基準デッドタイムは、デッドタイムの調整開始前に、予めデッドタイムテーブル31に記憶されているデッドタイムである。なお、基準デッドタイムは、複数の電源装置1のそれぞれのドライブ回路11の遅延時間のバラツキと、スイッチング素子Q1からQ4の特性のバラツキを考慮して設定される。この基準デッドタイムは、平均的なデッドタイムに基づいて、最適なデッドタイムであると推定されるデッドタイムである。
Here, the reference dead time is a dead time stored in advance in the dead time table 31 before the adjustment of the dead time is started. The reference dead time is set in consideration of variations in delay times of the
第3の手順として、検査装置2では、電力変換効率が最も高くなるデッドタイム、すなわち、検査装置2は、入力電流Iinが一番低くなるデッドタイムを最適デッドタイムと判定する。この手順において、検査装置2は、最適デッドタイムの情報を電源装置1に通知し、電源装置1は、現在の出力電流Ioに対応する最適デッドタイムをデッドタイムテーブル31に上書きする。
そして、検査装置2は、出力電流Ioを異なる幾つかの電流値に変化させて、上記第2の手順と第3の手順とを繰り返し実行し、それぞれの電流値に応じて、デッドタイムテーブル31に記憶されたデッドタイムのデータを最適デッドタイムに補正する。As a third procedure, in the
Then, the
なお、基準デッドタイムが最適デッドタイムにより補正される量は、異なる出力電流Ioの値に対して同じ傾向になることが多い。なお、同じ傾向とは、第1の出力電流Ioのとき、最適なデッドタイムが基準デッドタイムに対して正方向に変化させた値である場合、他の出力電流Ioにおいても最適なデッドタイムは基準デッドタイムに対して正方向に変化させた値になる傾向である。この場合は、1つの出力電流Ioから得られた補正量により、デッドタイムテーブル31に記憶されたデッドタイムの全体のデータを補正してもよい。 Note that the amount by which the reference dead time is corrected by the optimum dead time tends to be the same for different values of the output current Io. The same tendency means that when the optimum dead time is a value that is changed in the positive direction with respect to the reference dead time at the first output current Io, the optimum dead time at other output currents Io is It tends to be a value changed in the positive direction with respect to the reference dead time. In this case, the entire dead time data stored in the dead time table 31 may be corrected by the correction amount obtained from one output current Io.
このように、検査装置2は、電力変換効率が最も大きくなる最適デッドタイムを決定し、この決定した最適デッドタイムを電源装置1の記憶部30に上書きする。これにより、本実施形態の電源装置1は、デッドタイムを測定するための測定回路や最適デッドタイムを判定する回路を製品の内部に追加することなく、製品毎に最適なデッドタイムを個別に設定することができる。
In this way, the
図3は、電源装置1の構成例を示す構成図である。この図3に示す電源装置1は、直流電源21から入力される直流電圧Vinを、所定の定電圧の直流電圧Voutに変換するDC/DCコンバータである。図3に示すように、電源装置1は、一次側回路40、同期整流回路60、電流検出回路70、処理ユニット10、ドライブ回路11を備える。この電源装置1は、トランス50により一次側回路と二次側回路との間を絶縁するように構成されており、一次巻線51は、この一次巻線51を駆動するフルブリッジ回路20に接続されている。また、電源装置1には、負荷装置80が接続される。
FIG. 3 is a configuration diagram illustrating a configuration example of the
一次側回路40は、一次巻線51、電流検出用トランス54の一次巻線55、フルブリッジ回路20、コンデンサC1、直流電源21、及び第1電流検出回路を備える。
フルブリッジ回路20は、一次巻線51を駆動するブリッジ回路であり、例えば、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)を用いた4つのスイッチング素子、すなわち、スイッチング素子Q1、スイッチング素子Q2、スイッチング素子Q3、及びスイッチング素子Q4で構成されている。このスイッチング素子Q1からQ4のそれぞれには、ボディーダイオードD1からD4(以下、「ボディーダイオード」を、単に「ダイオード」とも呼ぶ。)が並列に接続されている。つまり、スイッチング素子Q1からQ4のそれぞれは、ドレイン側に、対応するダイオードD1からD4のカソード端子が接続され、ソース側にアノード端子が接続されるボディーダイオードD1からD4を備えている。The
The
このフルブリッジ回路20において、電流を供給する側のスイッチング素子Q1及びQ3のドレインは、直流電源21の正電圧側の電源線Vin+に接続され、電流が供給される側のスイッチング素子Q2及びQ4のソースは、直流電源21の負電圧側の電源線Vin−に接続されている。なお、直流電源21には、ノイズ吸収用のコンデンサC1が並列に接続されている。
In the
そして、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点には、一次巻線51の一方の端子aが接続されている。
また、スイッチング素子Q3のソースとスイッチング素子Q4のドレインとの接続点には、一次巻線55の一方の端子kに接続される。一次巻線55の他方の端子gは、一次巻線51の他方の端子bに接続されている。スイッチング素子Q1からQ4それぞれのゲートに信号G1からG4が、処理ユニット10からドライブ回路11を介して供給される。
これにより、電源装置1は、一次巻線51をフルブリッジ回路20により駆動するとともに、一次巻線51に流れる電流を電流検出用トランス54により計測することができる。One terminal a of the primary winding 51 is connected to a connection point between the source of the switching element Q1 and the drain of the switching element Q2.
Further, a connection point between the source of the switching element Q3 and the drain of the switching element Q4 is connected to one terminal k of the primary winding 55. The other terminal g of the primary winding 55 is connected to the other terminal b of the primary winding 51. Signals G1 to G4 are supplied from the
Thereby, the
なお、このフルブリッジ回路20は、一次巻線51のリーケージインダクタンス(漏れインダクタンス)と、スイッチング素子Q1からQ4のキャパシタンス成分(寄生容量)とにより、スイッチング素子Q1からQ4のオン状態とオフ状態との過渡状態にだけ共振作用を利用する部分共振型のフルブリッジ回路として構成されている。つまり、制御部101は、スイッチング素子Q1からQ4の寄生容量に蓄積される電荷ができるだけ小さくなるタイミングで、スイッチング素子Q1及びQ4、あるいはスイッチング素子Q2及びQ3をオンにすることにより、スイッチング素子Q1からQ4におけるスイッチング損失を低減するようにしている。なお、スイッチング素子Q1からQ4におけるキャパシタンス成分は、ドレイン・ソース間の容量とゲート・ドレイン間の容量との和である。
The
そして、フルブリッジ回路20内のスイッチング素子Q1からQ4のそれぞれのゲートには、ドライブ回路11から出力されるゲート信号G1からG4が供給される。これによりスイッチング素子Q1からQ4がオン状態とオフ状態と制御される。このゲート信号G1からG4は、処理ユニット10内の制御部101から出力されるオンオフ制御信号CNT(PWM信号)に基づいて生成される信号である。
このドライブ回路11は、後述する同期整流スイッチ回路61内のスイッチング素子Q5及びQ6をオン状態とオフ状態とに制御するゲート信号G5及びG6も生成する。このゲート信号G5及びG6は、処理ユニット10内の制御部101から出力されるオンオフ制御信号CNTに基づいて生成される信号である。The gate signals G1 to G4 output from the
The
ドライブ回路11は、スイッチング素子Q1からQ4をオン状態とオフ状態とに制御する場合に、スイッチング素子Q1及びQ4がオン状態でかつスイッチング素子Q2及びQ3がオフ状態である期間と、スイッチング素子Q1及びQ4がオフ状態でかつスイッチング素子Q2及びQ3がオン状態である期間とが交互に到来するゲート信号を生成する。これにより、一次巻線51の一端から他端に向けて電流が流れ、また、一次巻線51の他端から一端に向けて電流が流れる。一次巻線51に方向の異なる電流が交互に流れると、二次巻線52、53には、誘起電圧V1、及びV2が発生する。
When the
一次側回路40には、電源線Vin+を介してフルブリッジ回路20に流れる電流を計測するための第1電流検出回路22が設けられている。この第1電流検出回路22は、スイッチング素子Q1からQ4の過電流を防ぐための電流検出回路である。この第1電流検出回路22の検出結果に基づいて、処理ユニット10は、電源線Vin+を介してフルブリッジ回路20に所定値以上の過電流が流れたことが検出された場合に、スイッチング素子Q1からQ4を瞬時にオフ状態にするようにドライブ回路11に指示し、スイッチング素子Q1からQ4が過電流により破壊されることを防いでいる。
The
一次巻線51と一次巻線55とには一次側回路40のフルブリッジ回路20が接続される。二次巻線52及び53には、この二次巻線52及び53に誘起される電圧を全波整流する同期整流回路60が接続される。電流検出用トランス54の二次巻線56には、電流検出回路70が接続される。
The
次に、二次巻線側の同期整流回路60の構成について説明する。
同期整流回路60は、二次巻線52及び53、同期整流スイッチ回路61、整流平滑回路(チョークコイルL11とコンデンサC11)、第2電流検出回路62を備える。同期整流回路60は、二次巻線52及び53に誘起される電圧V1、V2(誘導起電力)を全波整流して直流電圧に変換する。
この同期整流回路60において、同期整流スイッチ回路61を構成するスイッチング素子Q5及びQ6は、制御部101によりオン状態とオフ状態とのタイミングが制御され、二次巻線52及び53に誘起される電圧V1、V2を同期整流する。同期整流回路60は、同期整流した直流電圧をチョークコイルL11とコンデンサC11で平滑化し、出力端子Out1とOut2を介して、負荷装置80に電力を供給する。
負荷装置80は、例えば、ランプや、モータや、或いは、バッテリ等である。Next, the configuration of the
The
In the
The
同期整流スイッチ回路61のスイッチング素子Q5及びQ6は、例えばMOSFETで構成されている。そして、スイッチング素子Q5及びQ6のそれぞれには、ボディーダイオードD5及びD6が並列に接続されている。つまり、スイッチング素子Q5及びQ6のそれぞれは、ドレイン側に対応するダイオードD5及びD6のカソード端子が接続され、ソース側にアノード端子が接続される。
The switching elements Q5 and Q6 of the synchronous
上記同期整流回路60において、トランス50の二次巻線のセンタータップ、つまり、二次巻線52及び53の接続点の端子dは、チョークコイルL11の一端に接続され、チョークコイルL11の他端は、コンデンサC11の正電圧側の電極に接続されるとともに、正電圧側の出力端子Out1に接続されている。
また、二次巻線52の端子cには、同期整流スイッチ回路61内のスイッチング素子Q6のドレインが接続され、スイッチング素子Q6のソースは、基準電位線GNDを介して、基準電位側の出力端子Out2に接続されている。
また、二次巻線53の端子eには、同期整流スイッチ回路61内のスイッチング素子Q5のドレインが接続され、スイッチング素子Q5のソースは、基準電位線GNDを介して出力端子Out2に接続されている。In the
The terminal c of the secondary winding 52 is connected to the drain of the switching element Q6 in the synchronous
The terminal e of the secondary winding 53 is connected to the drain of the switching element Q5 in the synchronous
上記構成において、処理ユニット10は、二次巻線52、53に電圧V2、V3が誘起されるタイミングに同期して、スイッチング素子Q5及びQ6のオン状態とオフ状態とのタイミングを制御する。このように、スイッチング素子Q5及びQ6をオン状態とオフ状態と制御することにより、ダイオードD5及びD6の順方向電圧Vfにより発生する電力損失を低減することができる。
In the above configuration, the
また、同期整流回路60には、スイッチング素子Q5(或は、スイッチング素子Q5及びQ6の両方)に流れる電流を計測する第2電流検出回路62が設けられている。第2電流検出回路62は、計測したスイッチング素子Q5(或は、スイッチング素子Q5及びQ6の両方)に流れる電流を示す信号を処理ユニット10に出力する。
The
次に、電流検出回路70について説明する。
電流検出回路70は、電流検出用トランス54の二次巻線56、整流回路71、ダイオード72、分圧回路73、及び第3電流検出回路74を備える。
ここで、一次巻線51、二次巻線52、53は、トランス50を構成し、一次巻線55、二次巻線56は、電流検出用トランス54を構成する。Next, the
The
Here, the primary winding 51 and the
本実施形態の電源装置1では、電流検出用トランス54と電流検出回路70とを用いて、一次巻線51に流れる電流を検出することにより、出力電流Ioを間接的に検出するように構成されている。これは、同期整流回路60のチョークコイルL11に直列に電流検出用トランスを挿入して出力電流Ioを検出する場合、例えば、100Aを超えるような出力電流Ioを検出する場合には、電流検出用トランスの検出値にノイズが重畳することがあり、また、発熱の問題が発生する可能性がある。そこで、一次巻線51に流れる一次側電流を電流検出用トランス54で検出することにより、出力電流Ioを検出している。なお、同期整流回路60内で出力電流Ioを検出してもよい。
The
電流検出回路70は、電流検出用トランス54の二次巻線56の端子m,nに接続される整流回路71と、ダイオード72と分圧回路73と、第3電流検出回路74と、を有している。ダイオード72のアノードは、整流回路71の一方の端子に接続され、カソードは分圧回路73に接続される。分圧回路73は、分圧した結果を表す信号S1を処理ユニット10に出力する。第3電流検出回路74の一端は、整流回路71の一方の端子に接続され、検出した結果を表す信号S2を処理ユニット10に出力する。
The
整流回路71は、ダイオードブリッジ回路で構成される全波整流回路である。分圧回路73は、抵抗分圧回路で構成されている。ダイオード72と分圧回路73とで構成される回路は、整流回路71から出力される電流Ictの還流ループを形成する。この分圧回路73から処理ユニット10に出力される信号S1は、例えば、スイッチング素子Q1からQ4の過電流保護用の信号として用いることができる。
ダイオード72は、後述する第3電流検出回路74のダイオード741において生じるVf(順方向の電圧降下分)を補償するための電圧補償用のダイオードである。The
The
第3電流検出回路74は、電流検出用トランス54の二次巻線56から整流回路71を介して出力される電流Ictにより、出力電流Ioを間接的に検出する。
図4Aは、第3電流検出回路74の構成例を示す構成図である。この図4Aに示すように、第3電流検出回路74は、ダイオード741を介して電流Ictにより充電されるコンデンサ742と、コンデンサ742の両端の電圧を検出するための分圧用の抵抗器743、744と、ノイズ吸収用のコンデンサ745と、抵抗器746と、で構成されている。The third
FIG. 4A is a configuration diagram illustrating a configuration example of the third
ダイオード741のアノードは、第3電流検出回路74の入力端子である。ダイオード741のカソードは、抵抗器743の一端とコンデンサ742の一端とに接続される。ダイオード741は、電流のピークを検出する働きをする。
The anode of the
抵抗器743の他端は、抵抗器744の一端とコンデンサ745の一端と抵抗器746の一端とに接続される。
コンデンサ742の他端、抵抗器744の他端、及びコンデンサ745の他端は、接地される。
コンデンサ742、コンデンサ745、抵抗器743、抵抗器744、及び抵抗器746によって、所望の応答速度で電流を検出する回路が構成される。
抵抗器746の他端は、処理ユニット10のADC110に接続される。The other end of the
The other end of the
The
The other end of the
また、図4Bは、第3電流検出回路74の動作を説明するための波形図である。図4Bにおいて、横軸は時刻、縦軸は電圧と電流である。
第3電流検出回路74において、図4Bに示す全波整流波形の電流Ictが、整流回路71から第3電流検出回路74に向けて流れると、電流Ictにより第3電流検出回路74のコンデンサ742が充電される。そして、この電流Ictにより充電されるコンデンサ742の両端の電圧Vctは、図4Bに示すように、平滑された電圧波形となる。この電圧Vctは、抵抗器743、744により分圧され、抵抗器744と抵抗器743の接続点N1には、処理ユニット10内のA/D変換器(ADC)110の入力電圧範囲に適合する電圧信号Vscが生成される。なお、抵抗器744には、並列にノイズ吸収用のコンデンサ745が接続されている。FIG. 4B is a waveform diagram for explaining the operation of the third
In the third
そして、この電圧信号Vscは、抵抗器746を介して、信号S2として、処理ユニット10内のA/D変換器110に入力される。A/D変換器110は、信号S2をA/D変換し、このA/D変換したデジタル値の信号を、制御部101に入力する。
このように、電流検出回路70では、一次巻線51に流れる電流を検出することにより、出力電流Ioを間接的に検出することができるThe voltage signal Vsc is input to the A /
As described above, the
上記構成の電源装置1において、処理ユニット10内の制御部101は、ドライブ回路11を介して、フルブリッジ回路20内のスイッチング素子Q1からQ4のそれぞれにゲート信号G1からG4を供給する。つまり、制御部101は、不図示の出力電圧検出回路により、出力電圧Voutを検出し、この出力電圧Voutが一定になるように、スイッチング素子Q1からQ4のオン状態とオフ状態とのタイミング(デューティ比)を制御する。
また、制御部101は、ドライブ回路11を介して、同期整流スイッチ回路61内のスイッチング素子Q5及びQ6のそれぞれにゲート信号G5及びG6を供給する。つまり、制御部101は、スイッチング素子Q5及びQ6のオン状態とオフ状態とのタイミングを制御することにより、スイッチング素子Q5及びQ6に同期整流を行わせる。In the
In addition, the
そして、制御部101は、スイッチング素子Q1からQ4のオン状態とオフ状態とのタイミングを制御する場合に、上アーム側のスイッチング素子と、下アーム側のスイッチング素子とが同時にオン状態にすると貫通電流が流れてスイッチング素子が破壊される恐れがあるため、これを回避するために、同時に2つのスイッチング素子がオフ状態にする期間をデッドタイムとして設けている。
When the
図5は、スイッチング素子Q1からQ4のゲート信号の波形を示すタイムチャートである。この図5では、横軸に時間tを示し、縦軸に、スイッチング素子Q1のゲート信号G1の波形と、スイッチング素子Q2のゲート信号G2の波形と、スイッチング素子Q3のゲート信号G3の波形と、スイッチング素子Q4のゲート信号G4の波形と、一次巻線51に印加される電圧波形と、を並べて示している。なお、各ゲート信号が、ハイ信号(H)の場合に、当該ゲート信号に対応するスイッチング素子がオン状態になり、ロー信号(L)の場合に、当該ゲート信号に対応するスイッチング素子がオフ状態になる。 FIG. 5 is a time chart showing the waveforms of the gate signals of the switching elements Q1 to Q4. In FIG. 5, the horizontal axis indicates time t, and the vertical axis indicates the waveform of the gate signal G1 of the switching element Q1, the waveform of the gate signal G2 of the switching element Q2, and the waveform of the gate signal G3 of the switching element Q3. The waveform of the gate signal G4 of the switching element Q4 and the voltage waveform applied to the primary winding 51 are shown side by side. When each gate signal is a high signal (H), the switching element corresponding to the gate signal is turned on. When the gate signal is a low signal (L), the switching element corresponding to the gate signal is turned off. become.
この図5において、時刻t0では、スイッチング素子Q1及びQ3がオフ状態にあり、スイッチング素子Q2及びQ4がオン状態にある。つまり、時刻t0において、スイッチング素子Q2及びQ4により、一次巻線51に流れる電流を還流させている状態にある。
そして、時刻t0の後の時刻t1において、制御部101は、ゲート信号G4をLにしてスイッチング素子Q4をオフ状態にし、この時刻t1から所定のデッドタイムDT34を経過した時刻t2において、ゲート信号G3をHにしてスイッチング素子Q3をオン状態にする。これは、スイッチング素子Q4をオフ状態にした後に、スイッチング素子Q3を直ちにオン状態にすると、スイッチング素子Q4のターンオフタイムによる動作遅れにより、スイッチング素子Q3とスイッチング素子Q4により貫通電流が流れるためである。これを回避するために、デッドタイムDT34を設ける。In FIG. 5, at time t0, switching elements Q1 and Q3 are in an off state, and switching elements Q2 and Q4 are in an on state. That is, at time t0, the current flowing through the primary winding 51 is returned by the switching elements Q2 and Q4.
At time t1 after time t0, the
そして、時刻t2の後の時刻t3において、制御部101は、ゲート信号G2をLにしてスイッチング素子Q2をオフ状態にする。つまり、時刻t2から時刻t3までの期間において、一次巻線51に負極性の電圧が印加される。なお、ここで、負極性の電圧とは、一次巻線51の端子bの電位が、端子aの電位よりも高い状態を表す。
Then, at time t3 after time t2, the
続いて、時刻t3においてスイッチング素子Q2がオフ状態になった後、所定のデッドタイムDT12が経過した時刻t4において、制御部101は、ゲート信号G1をHにしてスイッチング素子Q1をオン状態にする。つまり、スイッチング素子Q2をオフ状態にした後に、スイッチング素子Q1を直ちにオン状態にすると、スイッチング素子Q2のターンオフタイムによる動作遅れにより、スイッチング素子Q1とスイッチング素子Q2に貫通電流が流れる恐れがある。これを回避するために、デッドタイムDT12を設ける。
Subsequently, after the switching element Q2 is turned off at time t3, at time t4 when a predetermined dead time DT12 has elapsed, the
そして、時刻t4の後の時刻t5において、制御部101は、ゲート信号G3をLにしてスイッチング素子Q3をオフ状態にする。従って、時刻t4から時刻t5の間は、スイッチング素子Q1及びQ3がオン状態になり、スイッチング素子Q1及びQ3により、一次巻線51に流れる電流を還流させている状態になる。
Then, at time t5 after time t4, the
続いて、時刻t5においてスイッチング素子Q3がオフ状態になった後、所定のデッドタイムDT34が経過した時刻t6において、制御部101は、ゲート信号G4をHにしてスイッチング素子Q4をオン状態にする。つまり、スイッチング素子Q3をオフ状態にした後に、スイッチング素子Q4を直ちにオン状態にすると、スイッチング素子Q3のターンオフタイムによる動作遅れにより、スイッチング素子Q3及びQ4に貫通電流が流れる恐れがある。これを回避するために、デッドタイムDT34を設ける。
Subsequently, after the switching element Q3 is turned off at time t5, at time t6 when a predetermined dead time DT34 has elapsed, the
そして、時刻t6の後の時刻t7において、制御部101は、ゲート信号G1をLにしてスイッチング素子Q1をオフ状態にする。つまり、時刻t6から時刻t7までの期間において、一次巻線51に正極性の電圧が印加される。なお、ここで、正極性の電圧とは、一次巻線51の端子aの電位が、端子bの電位よりも高い状態を意味している。
Then, at time t7 after time t6, the
続いて、時刻t7においてスイッチング素子Q1がオフ状態になった後、所定のデッドタイムDT12が経過した時刻t8において、制御部101は、ゲート信号G2をHにしてスイッチング素子Q2をオン状態にする。つまり、スイッチング素子Q1をオフ状態にした後に、スイッチング素子Q2を直ちにオン状態にすると、スイッチング素子Q1のターンオフタイムによる動作遅れにより、スイッチング素子Q1及びQ2に貫通電流が流れる恐れがある。これを回避するために、デッドタイムDT12を設ける。
Subsequently, after the switching element Q1 is turned off at time t7, at time t8 when a predetermined dead time DT12 has elapsed, the
そして、時刻t8の後の時刻t9において、制御部101は、ゲート信号G4をLにしてスイッチング素子Q4をオフ状態にする。つまり、時刻t8から時刻t9までの期間は、スイッチング素子Q2及びQ4がオン状態になり、スイッチング素子Q2及びQ4により、一次巻線51に流れる電流を還流させている状態になる。
その後の時刻t9以降の動作は、上述した時刻t1以降の動作が繰り返される。
なお、図5に示す位相シフト量Δは、上アーム側のスイッチング素子Q1のゲート信号G1と、上アーム側のスイッチング素子Q3のゲート信号G3との、位相差を示している。Then, at time t9 after time t8, the
Subsequent operations after time t9 are repeated after the above-described time t1.
5 indicates a phase difference between the gate signal G1 of the switching element Q1 on the upper arm side and the gate signal G3 of the switching element Q3 on the upper arm side.
また、図6は、記憶部30に記憶されるデッドタイムテーブル31の例を示す説明図である。この図6に示すように、記憶部30には、デッドタイムのデータがテーブルの形式で記憶されている。つまり、フルブリッジ回路20を構成するスイッチング素子のデッドタイムDT12とデッドタイムDT34とが、電源装置1の出力電流Ioに関連づけられてテーブルの形式で記憶されている。制御部101は、電源装置1の出力電流Ioの大きさに応じて、図6に示すデッドタイムテーブル31を参照する。
なお、このデッドタイムテーブル31は、記憶部30内において、EEPROM(Electrically Erasable Programmable Read−Only Memory)に記憶されている。FIG. 6 is an explanatory diagram showing an example of the dead time table 31 stored in the
The dead time table 31 is stored in an EEPROM (Electrically Erasable Programmable Read-Only Memory) in the
また、デッドタイムテーブル31に記憶されるデッドタイムの初期値のデータは、例えば、ドライブ回路11の遅延時間のバラツキの平均値と、スイッチング素子Q1からQ4の特性のバラツキの平均値とに対応して、最適デッドタイムとして推定される値を用いることができる。この初期値のデータは、出力電流値ゼロ(0)、Io1、Io2、Io3、Io4、Io5,Io6ごとに設定される値である。つまり、デッドタイムテーブル31に記憶される初期値のデータは、ドライブ回路11の遅延時間と、スイッチング素子Q1からQ4の特性とが上記平均値に一致する場合に、最適なデッドタイムとなる。
Further, the initial value data of the dead time stored in the dead time table 31 corresponds to, for example, an average value of variations in delay time of the
そして、制御部101は、例えば、出力電流Ioの値がIo3の場合に、デッドタイムDT12として、デッドタイムdt4を選択し、また、デッドタイムDT34として、デッドタイムdt4’を選択する。そして、制御部101は、図3に示したゲート信号G1からG4を生成する場合に、デッドタイムdt4及びデッドタイムdt4’を用いて、ゲート信号G1からG4を生成する。
For example, when the value of the output current Io is Io3, the
また、図7A〜図7Cは、デッドタイムがDT1、DT2、DT3の場合におけるスイッチング素子のドレイン・ソース間電圧Vdsの例を示す波形図である。ただし、DT1<DT2<DT3である。この波形図は、例えば、スイッチング素子Q2のドレイン・ソース間電圧Vdsの波形の例である。図7AはデットタイムがDT1である場合の波形であり、図7BはデッドタイムがDT2である場合の波形であり、図7CはデッドタイムがDT3である場合の波形である。図7A〜図7Cにおいて、横軸は時刻、縦軸は電圧である。
この波形図に示すように、スイッチング素子Q2のドレイン・ソース間電圧は、オン状態にあるゼロ電圧に近い値から、オフ状態の電圧Voffに上昇する際に、部分共振波形となる。このため、スイッチング素子Q2をどの時点でスイッチングを行うかにより、スイッチング素子Q2のターンオフ時のスイッチングロス(スイッチング損失)が変化する。つまり、デッドタイムDTを変化させることにより波形が変化し、この波形の変化に伴い、スイッチングロスが変化する。他のスイッチング素子についても同様である。7A to 7C are waveform diagrams showing examples of the drain-source voltage Vds of the switching element when the dead times are DT1, DT2, and DT3. However, DT1 <DT2 <DT3. This waveform diagram is an example of the waveform of the drain-source voltage Vds of the switching element Q2, for example. 7A shows a waveform when the dead time is DT1, FIG. 7B shows a waveform when the dead time is DT2, and FIG. 7C shows a waveform when the dead time is DT3. 7A to 7C, the horizontal axis represents time, and the vertical axis represents voltage.
As shown in this waveform diagram, when the drain-source voltage of the switching element Q2 rises from a value close to zero voltage in the on state to a voltage Voff in the off state, it becomes a partial resonance waveform. For this reason, the switching loss (switching loss) when the switching element Q2 is turned off varies depending on when the switching element Q2 is switched. That is, the waveform changes by changing the dead time DT, and the switching loss changes as the waveform changes. The same applies to other switching elements.
例えば、図8は、デッドタイムを変化させた場合の電力変換効率の測定例を示す説明図である。
この図8は、前述の図2に示すように、電源装置1の入力側に電圧計5と電流計6とを配置し、電源装置1の出力側に電圧計7と電流計8とを配置する。そして、基準となるデッドタイム(基準デッドタイム)を、+方向(時間を延ばす方向)と、−方向(時間を短くする方向)とに、所定の時間ΔTを単位時間として変化させる。For example, FIG. 8 is an explanatory diagram illustrating a measurement example of the power conversion efficiency when the dead time is changed.
8, the
この図8に示す例では、出力電流Ioが一定の条件の基で、基準となるデッドタイムを0とし、デッドタイムを、基準デッドタイムから+方向に、+3(基準デッドタイム+3×ΔT)まで変化させ、−方向に、−3(基準デッドタイム−3×ΔT)まで変化させている。そして、検査装置2は、デッドタイムの時間幅に応じて変化する電力変換効率eを計測する。この図8に示す例では、デッドタイムが「0(基準デッドタイム)」の場合に、最も高い電力変換効率e11.4となり、デッドタイムが「+3(基準デッドタイム+3×ΔT)」の場合に、電力変換効率が最も低くなる。
In the example shown in FIG. 8, the reference dead time is set to 0 under the condition that the output current Io is constant, and the dead time is +3 (reference dead time + 3 × ΔT) in the positive direction from the reference dead time. It is changed to −3 (reference dead time−3 × ΔT) in the − direction. And the
図9Aは、デッドタイムを変化させた場合の電力変換効率の変化を示すグラフであり、図8に示した電力変換効率eの測定結果をグラフで示した図ある。
この図9Aでは、横軸に、デッドタイムの変化を示し、縦軸に電力変換効率のレベルを示している。この図9では、基準となるデッドタイムを0とし、この基準となるデッドタイムを、+方向と、−方向とに、所定の時間ΔTを単位時間として変化させた場合の電力変換効率の変化特性を示している。また、縦軸において、符号e1からe12は、電力変換効率のレベルを示している。
この図9Aの特性曲線A1に示すように、デッドタイムを変化させることにより、電力変換効率が変化し、この例では、デッドタイムがゼロ(0)、つまり、デッドタイムが基準デッドタイムである場合に、電力変換効率が最高になる。FIG. 9A is a graph showing a change in power conversion efficiency when the dead time is changed, and is a graph showing the measurement result of the power conversion efficiency e shown in FIG.
In FIG. 9A, the horizontal axis indicates the change in dead time, and the vertical axis indicates the level of power conversion efficiency. In FIG. 9, the change characteristic of the power conversion efficiency when the reference dead time is set to 0 and the reference dead time is changed in the + direction and the − direction by a predetermined time ΔT as a unit time. Is shown. On the vertical axis, the symbols e1 to e12 indicate the level of power conversion efficiency.
As shown in the characteristic curve A1 in FIG. 9A, the power conversion efficiency changes by changing the dead time. In this example, the dead time is zero (0), that is, the dead time is the reference dead time. In addition, the power conversion efficiency is maximized.
一方、ドライブ回路11の遅延時間のバラツキや、スイッチング素子Q1からQ4の特性のバラツキにより、デッドタイムに対する電力変換効率の特性が変化する。図9Bは、スイッチング素子の特性のバラツキによる電力変換効率の変化の例を示すグラフである。
この図9Bの特性曲線B1に示すように、デッドタイムが+1(基準デッドタイム+ΔT)の時に、電力変換効率が最高の効率になることがある。On the other hand, the characteristics of the power conversion efficiency with respect to the dead time change due to variations in the delay time of the
As shown in the characteristic curve B1 of FIG. 9B, when the dead time is +1 (reference dead time + ΔT), the power conversion efficiency may be the highest.
このような場合、検査装置2は、「基準デッドタイム+ΔT」のデッドタイムを、電力変換効率eが最大となる最適デッドタイムと判定し、この最適デッドタイムと、この最適デッドタイムが適用される出力電流値の情報とを、電源装置1に送信する。電源装置1は、検査装置2から受信した最適デッドタイムと出力電流値の情報に基づいて、記憶部30内のデッドタイムテーブル31を最適デッドタイムのデータに書き換える。
なお、デッドタイムには、図5に示すように、デッドタイムDT12とデッドタイムDT34の2種類があり、上記最適デッドタイムの設定は、各出力電流Ioの値に応じて、デッドタイムDT12とデッドタイムDT34のそれぞれについて設定される。In such a case, the
As shown in FIG. 5, there are two types of dead time, dead time DT12 and dead time DT34. The optimum dead time is set according to the value of each output current Io. It is set for each of the times DT34.
また、図10は、最適デッドタイムの設定処理の流れを示すフローチャートである。この図10は、上述した電源装置1と検査装置2とにおける最適デッドタイムの設定処理の流れを、フローチャートで示したものである。
なお、デッドタイムには、図5に示したように、デッドタイムDT12と、デッドタイムDT34の2種類があるが、デッドタイムDT12とデッドタイムDT34のそれぞれについて、最適デッドタイムの設定処理が行われる。ここで、デッドタイムDT12とデッドタイムDT34についての最適デッドタイムの設定の順番は、何れが先であってもよく、例えば、デッドタイムDT12を設定した後に、デッドタイムDT34の設定を行う。FIG. 10 is a flowchart showing the flow of the optimum dead time setting process. FIG. 10 is a flowchart showing the flow of the optimum dead time setting process in the
As shown in FIG. 5, there are two types of dead time, dead time DT12 and dead time DT34, and optimum dead time setting processing is performed for each of dead time DT12 and dead time DT34. . Here, the order of setting the optimum dead time for the dead time DT12 and the dead time DT34 may be any first. For example, after setting the dead time DT12, the dead time DT34 is set.
また、図2で説明したように、検査装置2により最適デッドタイムを判定する場合、電源装置1の入力電圧Vinと、出力電圧Voutと、出力電流Ioとが一定になるように設定して、入電流が最小になる場合のデッドタイムを、最適デッドタイムとして判定する簡易な方法がある。
この図10で示す例は、図2で説明した簡易な方法とは異なり、検査装置2が、電源装置1の入力電圧Vinと、出力電圧Voutと、出力電流Ioと、入力電流Iinを取得して電力変換効率を測定し、この測定結果に基づいて最適デッドタイムを判定する例を示している。Further, as described with reference to FIG. 2, when determining the optimum dead time by the
In the example shown in FIG. 10, unlike the simple method described in FIG. 2, the
以下、図10を参照して、最適デッドタイムの設定処理の手順について説明する。
なお、図2に示すように、電源装置1の入力側に、入力電圧Vinを測定する電圧計5と、入力電流Iinを測定する電流計6とが予め配置され、また、電源装置1の出力側に、出力電圧Voutを測定する電圧計7と、出力電流Ioを測定する電流計8とが予め配置されているものとする。Hereinafter, the procedure for setting the optimum dead time will be described with reference to FIG.
As shown in FIG. 2, a
まず、最初に、電源装置1及び検査装置2は、入力電圧Vinと、出力電圧Voutと、出力電流Ioとが一定になるように設定する(ステップS110)。例えば、負荷装置80として、電子負荷装置を用いて、出力電流Ioが一定になるようにする。
電源装置1の制御部101は、出力電流Ioに応じたデッドタイムを、デッドタイムテーブル31から読み出し、ドライブ回路11を介して、ゲート信号G1からG4を生成する。なお、この最適デッドタイムの設定処理の開始の時点において、デッドタイムは、基準デッドタイムとなる。First, the
The
続いて、検査装置2は、入力電圧Vinと、出力電圧Voutと、出力電流Ioと、入力電流Iinと、を取得し、基準デッドタイムにおける電力変換効率を算出し、この電力変換効率のデータを記憶部204に記憶する(ステップS120)。
続いて、検査装置2は、デッドタイムを現在のデッドタイムを増加方向に+1(ΔT増加)するように電源装置1に指示する(ステップS130)。このステップS130の処理が最初に行われる場合、デッドタイムは、「基準デッドタイム+1×ΔT」となる。
続いて、電源装置1は、検査装置2からの指示に基づいて、現在のデッドタイムを+1(ΔT増加)した新たなデッドタイムをデッドタイムテーブル31に記憶して、デッドタイムを変更する。電源装置1の制御部101は、この変更されたデッドタイムに基づいて、ゲート信号G1からG4を生成し、スイッチング素子Q1からQ4を駆動する(ステップS140)。Subsequently, the
Subsequently, the
Subsequently, based on an instruction from the
続いて、検査装置2は、入力電圧Vinと、出力電圧Voutと、出力電流Ioと、入力電流Iinと、を取得し、電力変換効率を算出し、この電力変換効率のデータを記憶部204に記憶する(ステップS150)。
続いて、検査装置2は、デッドタイムを+3(基準デッドタイム+3×ΔT)まで変更したか否かを判定する(ステップS160)。そして、ステップS160の判定処理において、デッドタイムを+3まで変更していないと判定された場合(ステップS160:NO)、検査装置2は、ステップS130の処理に戻り、デッドタイムの変更と、電力変換効率の計測処理とを継続する。Subsequently, the
Subsequently, the
一方、ステップS160の判定処理において、デッドタイムを+3まで変更したと判定された場合(ステップS160:YES)、検査装置2は、ステップS170の処理に移行する。
そして、検査装置2は、デッドタイムを−1にする(ステップS170)。また、検査装置2は、ステップS200において−3ではないと判定された場合、デッドタイムを−1だけ減算する。例えば、デッドタイムが−1の場合、この処理によってデッドタイムは、−2になる。
続いて、電源装置1は、−1にしたデッドタイムまたは1減算したデッドタイムをデッドタイムテーブル31に記憶して、デッドタイムを変更する。電源装置1は、この変更されたデッドタイムに基づいて、ゲート信号G1からG4を生成し、スイッチング素子Q1からQ4を駆動する(ステップS180)。On the other hand, in the determination process of step S160, when it is determined that the dead time has been changed to +3 (step S160: YES), the
Then, the
Subsequently, the
続いて、検査装置2は、入力電圧Vinと、出力電圧Voutと、出力電流Ioと、入力電流Iinと、を取得し、電力変換効率を算出し、この電力変換効率のデータを記憶部204に記憶する(ステップS190)。
続いて、検査装置2は、デッドタイムを−3(基準デッドタイム−3×ΔT)まで変更したか否かを判定する(ステップS200)。そして、ステップS200の判定処理において、デッドタイムを−3まで変更していないと判定された場合(ステップS200:NO)、検査装置2は、ステップS170の処理に戻り、デッドタイムの変更と、電力変換効率の計測処理とを継続する。Subsequently, the
Subsequently, the
一方、ステップS200の判定処理において、デッドタイムを−3まで変更したと判定された場合(ステップS200:YES)、検査装置2は、ステップS210の処理に移行する。
そして、検査装置2は、デッドタイムを基準デッドタイムから±3方向に変化させて計測した電力変換効率のデータに基づいて、電力変換効率が最も高くなるデッドタイムを判定する。つまり、検査装置2は、入力電流Iinが一番低くなるデッドタイムを最適デッドタイムと判定する(ステップS210)。
続いて、検査装置2は、最適デッドタイムの情報を電源装置1に通知する(ステップS220)。
続いて、電源装置1は、検査装置2から通知された最適デッドタイムを、記憶部30内のデッドタイムテーブル31に書き込む(ステップS230)。
そして、このステップS230の処理を実行した後に、電源装置1と検査装置2とは、このPCS40の最適デッドタイムの設定処理を終える。On the other hand, in the determination process of step S200, when it is determined that the dead time has been changed to −3 (step S200: YES), the
And the
Subsequently, the
Subsequently, the
Then, after executing the process of step S230, the
そして、検査装置2は、上記ステップS110からS230までの処理を、異なる幾つかの出力電流Ioに対して繰り返し実行し、それぞれの電流値に応じた最適デッドタイムを判定して電源装置1に通知する。
電源装置1は、検査装置2から取得した最適デッドタイムをデッドタイムテーブル31に書き込むことにより、デッドタイムテーブル31に最適デッドタイムを設定する。Then, the
The
なお、検査装置2は、異なる幾つかの出力電流Ioに対してデッドタイムの補正を行う場合に、測定対象となる1つ目の出力電流Ioに対応するデッドタイムを決定するとき、デッドタイムを正負の方向の何れの方向に変化させたときに電力変換効率が最も大きくなったかを記憶してもよい。例えば、デッドタイムを正方向に変化させたときに電力変換効率が最も大きくなると判定された場合、検査装置2は、2つ目の出力電流に対するデッドタイムを決定する際に、正方向からデッドタイムを変化させ、電力変換効率が下がり始め、ピークを迎えたことが検出された時点でデッドタイムの調整を終了してもよい。
When the
[第2実施形態]
図3に示した電源装置1では、一次巻線51に流れる電流を、電流検出用トランス54と電流検出回路70とを用いて検出することにより、出力電流Ioを間接的に測定している。勿論、出力電流Ioは、同期整流回路60内に電流検出回路を設けて検出してもよい。[Second Embodiment]
In the
図11は、本発明の第2実施形態に係る電源装置1Aの構成例を示す構成図である。
この図11に示す電源装置1Aは、図3に示す電源装置1と比較すると、図3に示す一次巻線51側の電流検出用トランス54と、電流検出回路70とを除外し、代わりに、同期整流回路60内に、電流検出用トランス63と、出力電流検出回路64とを新たに追加した点が構成上で異なる。また、図3に示す第1電流検出回路22と、第2電流検出回路62とを省略した点が構成上で異なる。
他の構成は、図3に示す電源装置1と同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。FIG. 11 is a configuration diagram showing a configuration example of a
Compared with the
Other configurations are the same as those of the
この図11に示す電源装置1Aでは、チョークコイルL11と出力端子Out1との間に電流検出用トランス63を挿入し、この電流検出用トランス63により、電源装置1Aから負荷装置80に流れる出力電流Ioを検出する。
電流検出用トランス63の二次側には、二次巻線側に流れる電流の還流ループを形成するとともに、出力電流Ioの電流値を検出するための出力電流検出回路64が接続されている。この出力電流検出回路64には、例えば、図4に示した第3電流検出回路74と同様な回路が内蔵されており、出力電流検出回路64により検出された電流信号Isが、処理ユニット10に入力される。
そして、上記電源装置1Aにおける最適デッドタイムの設定動作は、出力電流Ioを同期整流回路60内の電流検出用トランス63で検出する点を除いて、第1実施形態の電源装置1と同様にして行われる。このため、重複する説明は、省略する。
このように、第2実施形態の電源装置1Aでは、出力端子Out1から負荷装置80に流れる出力電流Ioを直接検出することにより、出力電流Ioの値に応じた最適デッドタイムを設定することができる。In the
On the secondary side of the
The optimum dead time setting operation in the
Thus, in the
[第3実施形態]
上述した第1実施形態及び第2実施形態では、一次巻線51をフルブリッジ回路20で駆動する例について説明したが、本発明は、一次巻線51を、ハーフブリッジ回路で駆動する場合においても、効果的に適用できるものである。[Third Embodiment]
In the first and second embodiments described above, the example in which the primary winding 51 is driven by the
図12は、本発明の第3実施形態に係る電源装置1Bの構成例を示す構成図である。
この図12に示すハーフブリッジ回路20Aを備える電源装置1Bの回路構成は、一般的によく知られたものである。このハーフブリッジ回路20Aは、スイッチング素子Q1及びQ2を交互にオン状態、オフ状態し、コンデンサC2、C3に蓄積された電荷により、一次巻線51を駆動する。そして、二次巻線52、53に誘起される電圧を、同期整流回路60(或いは、ダイオード整流回路)により全波整流し、チョークコイルL11を介して負荷装置80に給電する。
そして、このハーフブリッジ回路20Aでは、スイッチング素子Q1及びQ2の出力容量と、トランス50のリーケージインダクタンス(漏れインダクタンス)とを共振させることにより、スイッチング素子Q1及びQ2を零電圧近くでスイッチングし、スイッチング素子Q1及びQ2のスイッチングロスを低減している。FIG. 12 is a configuration diagram showing a configuration example of a
The circuit configuration of the
In the half-
上記構成において、スイッチング素子Q1及びQ2のオン状態とオフ状態との遷移期間に、スイッチング素子Q1及びQ2が同時にオフ状態になるデッドタイムを設けている。このデッドタイムにおいては、上述した第1実施形態のフルブリッジ回路20の場合と同様に、スイッチングロスが発生する。
このスイッチングロスを低減するために、検査装置2は、第1実施形態の電源装置1と同様な方法により最適デッドタイムを判定して、電源装置1B内の記憶部30に最適デッドタイムを設定する。
これにより、トランス50に一次側にハーフブリッジ回路20Aを用いた電源装置1Bにおいても、最適なデッドタイムを設定することができる。In the above configuration, a dead time during which the switching elements Q1 and Q2 are simultaneously turned off is provided in the transition period between the on state and the off state of the switching elements Q1 and Q2. In this dead time, a switching loss occurs as in the case of the
In order to reduce this switching loss, the
Thereby, also in the
また、本発明の電源装置は、フォワ−ド型のDC−DCコンバ−タ装置に於いて、主スイッチング素子のスイッチング時に部分共振作用を利用して、スイッチング時の損失の発生を低減する場合にも効果的に適用できるものである。
さらに、本発明の電源装置は、プッシュプル型のDC/DCコンバータ装置にも効果的に適用できるものである。The power supply device of the present invention is a forward-type DC-DC converter device that uses a partial resonance action at the time of switching of the main switching element to reduce the occurrence of loss during switching. Can also be effectively applied.
Furthermore, the power supply device of the present invention can be effectively applied to a push-pull type DC / DC converter device.
なお、ここで、本発明と上記実施形態との対応関係について補足して説明する。上記実施形態において、本発明における電源装置は、電源装置1、電源装置1A、又は、電源装置1Bが対応する。また、本発明における第1デッドタイムは、記憶部30のデッドタイムテーブル31に記憶されるデータであって、最適デッドタイムに書き換えられる前のデッドタイムのデータが対応する。また、第2デッドタイムは、検査装置2により判定された最適デッドタイムが対応し、記憶部30のデッドタイムテーブル31は、最終的に、この最適デッドタイムに書き換えられる。
また、本発明におけるスイッチング回路は、フルブリッジ回路20又はハーフブリッジ回路20Aが対応し、本発明におけるスイッチング素子は、例えば、フルブリッジ回路20内のスイッチング素子Q1からQ4が対応する。Here, the correspondence relationship between the present invention and the above embodiment will be supplementarily described. In the above-described embodiment, the power supply device according to the present invention corresponds to the
The switching circuit in the present invention corresponds to the
(1)そして、上記実施形態において、電源装置1は、スイッチング回路(フルブリッジ回路20)を構成するスイッチング素子(Q1からQ4)の第1デッドタイムを記憶する記憶部30と、入力電流の測定結果に基づいて設定された第2デッドタイムの情報を外部入力する取得部102と、記憶部30に記憶された第1デッドタイムを取得部102が取得した第2デッドタイムに書き換える書換部103と、記憶部30に記憶された第2デッドタイムに応じてスイッチング素子(Q1からQ4)を制御する制御部101と、を備える。
このような構成の電源装置1では、入力電流の測定結果に基づいて設定された第2デッドタイム(最適デッドタイム)を外部から取得し、記憶部30に記憶された第1デッドタイムのデータを第2デッドタイムに書き換える。制御部101は、第2デッドタイムに応じてスイッチング素子を制御する。
これにより、電源装置1は、入力電流を測定するための回路やデッドタイムを決定する新たな回路を製品の内部に追加することなく、入力電流が最も少なくなる第2デッドタイム(最適デッドタイム)を製品毎に設定できる。(1) In the above embodiment, the
In the
As a result, the
(2)上記実施形態において、取得部102は、電力変換効率の測定結果に基づいて設定された第2デッドタイムの情報を外部入力する。
このような構成の電源装置1では、電力変換効率の測定結果に基づいて設定された第2デッドタイム(最適デッドタイム)を外部から取得し、記憶部30に記憶された第1デッドタイムのデータを第2デッドタイムに書き換える。制御部101は、第2デッドタイムに応じてスイッチング素子を制御する。
これにより、電源装置1は、電力変換効率を測定するための回路やデッドタイムを決定する回路を製品の内部に追加することなく、電力変換効率が最大になる第2デッドタイム(最適デッドタイム)を製品毎に設定できる。(2) In the above embodiment, the
In the
As a result, the
(3)上記実施形態において、取得部102は、第2デッドタイムを取得する際に、入出力電流と入出力電圧に基づいて第2デッドタイムを判定するデッドタイム設定部(検査装置2)から、第2デッドタイムを入力する。
このような構成の電源装置1であれば、デッドタイム設定部(検査装置2)が、電源装置1の入出力電流と入出力電圧に基づいて第2デッドタイムを判定し、電源装置1の取得部102は、デッドタイム設定部(検査装置2)から第2デッドタイムの情報を取得して、この第2デッドタイムを記憶部30に記憶する。
これにより、デッドタイム設定部(検査装置2)は、電力変換効率が最大になる第2デッドタイム(最適デッドタイム)を、電源装置1の入出力電流と入出力電圧に基づいて決定し、電源装置1は、この第2デッドタイムの情報をデッドタイム設定部(検査装置2)から取得して記憶部30に記憶することができる。(3) In the above embodiment, the
In the
Thus, the dead time setting unit (inspection device 2) determines the second dead time (optimum dead time) at which the power conversion efficiency is maximized based on the input / output current and the input / output voltage of the
(4)また、上記実施形態の電源装置1において、第2デッドタイム(最適デッドタイム)は、電源装置1への入力電圧Vin、電源装置1からの出力電圧Vout、及び電源装置1からの出力電流Ioを一定に保った状態で、記憶部30に記憶された第1デッドタイムが変化させられたときに、電源装置1の入力電流Iinが最も少なくなる値である。
このような構成の電源装置1あれば、電源装置1の入力電圧Vin、電源装置1からの出力電圧Vout、及び電源装置1からの出力電流Ioを一定に保った状態で、デッドタイムを変化させて、入力電流Iinを測定する。そして、電源装置1は、入力電流が最も少なくなるときのデッドタイムである第2デッドタイム(最適デッドタイム)の情報を、取得部102により取得し、この第2デッドタイムを記憶部30に記憶する。
これにより、電源装置1は、入力電圧Vin、出力電圧Vout、及び出力電流Ioを一定に保った状態で、入力電流Iinが最も少なくなるときのデッドタイムを、第2デッドタイム(最適デッドタイム)を取得部102により取得し、記憶部30に記憶することができる。(4) In the
With the
As a result, the
(5)また、本発明の電源装置において、記憶部30には、出力電流と第1デッドタイムとの関係が、出力電流毎に記憶され、書換部103は、記憶部30に記憶された出力電流毎の第1デッドタイムを、取得部102が取得した出力電流毎の第2デッドタイムにそれぞれ書き換える。
このような構成の電源装置であれば、記憶部30には、出力電流と第1デッドタイムとの関係が、出力電流毎に記憶される。そして、電源装置1は、取得部102により、出力電流毎の第2デッドタイムの情報を取得し、記憶部30に記憶された出力電流毎の第1デッドタイムを、取得部102が取得した出力電流毎の第2デッドタイムにそれぞれ書き換える。
これにより、電源装置1は、出力電流毎に、第2デッドタイム(最適デッドタイム)を設定することができる。(5) Further, in the power supply device of the present invention, the
In the power supply device having such a configuration, the
Thereby, the
(6)また、本発明の電源装置において、前記スイッチング素子は、ハーフブリッジ回路又はフルブリッジ回路を構成する素子である。
このような構成の電源装置であれば、ハーフブリッジ回路又はフルブリッジ回路を構成するスイッチング素子に対して、電力変換効率を最大にする第2デッドタイム(最適デッドタイム)を設定することができる。(6) Moreover, in the power supply device of the present invention, the switching element is an element constituting a half bridge circuit or a full bridge circuit.
If it is a power supply device of such a structure, the 2nd dead time (optimal dead time) which maximizes power conversion efficiency can be set with respect to the switching element which comprises a half bridge circuit or a full bridge circuit.
(7)また、本発明の電源装置1において、ハーフブリッジ回路又はフルブリッジ回路(フルブリッジ回路20)において、スイッチング素子(Q1からQ4)は、部分共振作用を利用してスイッチングされる。
このような構成の電源装置1であれば、部分共振型のフルブリッジ回路又はハーフブリッジ回路を構成するスイッチング素子(Q1からQ4)に対して、電力変換効率を最大にする第2デッドタイム(最適デッドタイム)を設定することができる。(7) Moreover, in the
With the
(8)また、本発明の検査装置2は、スイッチング回路(フルブリッジ回路20)のスイッチング素子(Q1からQ4)の第1デッドタイムが、外部入力されるデッドタイムの情報により変更可能な電源装置1に対して、第1デッドタイムを変更するように指示して電源装置の入力電流を計測する測定部201と、測定部201により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する判定部202と、第2デッドタイムの情報を電源装置1に通知して、電源装置1において第1デッドタイムを第2デッドタイムに設定させる書込部203と、を備える。
このような構成の検査装置2では、電源装置1に対して、第1デッドタイムを変更するように指示して、スイッチング素子(Q1からQ4)のデッドタイムを変更させながら、電源装置1の入力電流を計測する。そして、検査装置2は、入力電流の測定結果に基づいて、入力電流が最も少なくなるデッドタイムを、第2デッドタイム(最適デッドタイム)と判定する。そして、検査装置2は、このデッドタイムの情報を電源装置1に通知して、電源装置1において第1デッドタイムを第2デッドタイムに設定させる。
これにより、検査装置2は、電源装置1のスイッチング回路(フルブリッジ回路20)のスイッチング素子(Q1からQ4)のデッドタイムを変更させながら、入力電流を測定して、第2デッドタイム(最適デッドタイム)を判定することができる。そして、検査装置2は、この第2デッドタイムを電源装置1に通知して、記憶部30に記憶させることができる。
このため、電源装置1は、入力電流を測定するための新たな回路やデッドタイムを決定する回路を製品の内部に追加することなく、入力電流が最も少なくなる第2デッドタイム(最適デッドタイム)を製品毎に設定することができる。(8) Moreover, the
In the
As a result, the
For this reason, the
(9)また、本発明の検査装置2において、測定部201は、電源装置1への入力電圧、電源装置1からの出力電圧、及び電源装置1からの出力電流を一定に保った状態で、電源装置1に対して、第1デッドタイムを変更するように指示して電力変換効率を計測し、判定部202は、測定部201により計測された入力電流の測定値に基づいて、電力変換効率が最も高くなるときのデッドタイムを第2デッドタイムとして判定する。
このような構成の検査装置であれば、検査装置は、電源装置への入力電圧、電源装置からの出力電圧、及び電源装置からの出力電流を一定に保った状態で、電源装置に対して第1デッドタイムを変更するように指示して電力変換効率を計測し、電源装置の電力変換効率が最も高くなるときのデッドタイムを第2デッドタイムとして判定する。
これにより、検査装置は、電力変換効率を測定することにより、第2デッドタイム(最適デッドタイム)を、容易に判定することができる。(9) In the
In the case of the inspection device having such a configuration, the inspection device performs the first operation with respect to the power supply device while keeping the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device constant. The power conversion efficiency is measured by instructing to change one dead time, and the dead time when the power conversion efficiency of the power supply device becomes the highest is determined as the second dead time.
Thereby, the inspection apparatus can easily determine the second dead time (optimum dead time) by measuring the power conversion efficiency.
(10)また、本発明の電源装置1の最適化方法は、電源装置1のスイッチング回路(フルブリッジ回路20)を構成するスイッチング素子(Q1からQ4)のデッドタイムを検査装置2により最適化する電源装置1の最適化方法であって、電源装置1が、第1デッドタイムを検査装置2からの指示により変更する手順を含み、検査装置2が、電源装置1に対して、第1デッドタイムを変更させるように指示するとともに、電源装置1の入力電流を測定する手順と、検査装置2が、入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する手順と、検査装置2が、第2デッドタイムの情報を電源装置1に通知して、電源装置1において、第1デッドタイムを第2デッドタイムに設定させる手順と、を含むことを特徴とする。
このような電源装置1の最適化方法であれば、検査装置2は、スイッチング素子(Q1からQ4)の第1デッドタイムが変更可能な電源装置1に対して、第1デッドタイムを変更するように指示して電源装置1の入力電流を測定する。そして、検査装置2は、この入力電流の測定結果に基づいて、入力電流が最も少なくなる第2デッドタイム(最適デッドタイム)を判定する。そして、検査装置2は、第2デッドタイムの情報を電源装置1に送信して、電源装置1において第1デッドタイムを第2デッドタイムに設定させる。
これにより、電源装置1は、入力電流を測定するための回路やデッドタイムを決定する新たな回路を製品の内部に追加することなく、力電流が最も少なくなる最適デッドタイムを製品毎に設定できる。(10) Further, the optimization method of the
With such an optimization method of the
Thereby, the
(11)また、本発明の電源装置1の最適化方法は、第2デッドタイムは、電源装置1への入力電圧、電源装置1からの出力電圧、及び電源装置1からの出力電流を一定に保った状態で、第1デッドタイムが変化させられたとき、電源装置1の入力電流が最も少なくなる値である。
このような電源装置1の最適化方法であれば、検査装置2は、電源装置1への入力電圧、電源装置1からの出力電圧、及び電源装置1からの出力電流を一定に保った状態で、デッドタイムを変化させる。そして、検査装置2は、入力電流が最も少なくなるときのデッドタイムを第2デッドタイム(最適デッドタイム)と判定する。
これにより、検査装置2は、入力電流を測定することにより、電源装置1の最適デッドタイム(第2デッドタイム)を容易に判定することができる。(11) Further, according to the optimization method of the
With such an optimization method for the
Thereby, the test |
(12)また、電源装置1の最適化方法において、検査装置2が、第1の出力電流に対する第2デッドタイムを決定したとき、第1デッドタイムを変化させた正負方向を示す情報に基づいて第2の出力電流に対する第2デッドタイムを決定する手順を含む。
このような電源装置1の最適化方法であれば、検査装置2は、異なる幾つかの出力電流に対してデッドタイムの補正を行う場合に、測定対象となる1つ目の出力電流に対応するデッドタイムを決定するとき、デッドタイムを正負の方向の何れの方向に変化させたときに、入力電流が最も少なくなった、または電力変換効率が最も大きくなったかを記憶する。例えば、デッドタイムを正方向に変化させたときに電力変換効率が最も大きくなると判定された場合、検査装置2は、2つ目の出力電流に対するデッドタイムを決定する際に、正方向からデッドタイムを変化させ、電力変換効率が下がり始め、ピークを迎えたことが検出された時点でデッドタイムの調整を終了する。
これにより、検査装置2は、幾つかの出力電流に対してデッドタイムの補正を行う場合に、迅速に第2デッドタイム(最適デッドタイム)を判定することができる。(12) Moreover, in the optimization method of the
With such an optimization method of the
Thereby, the test |
以上、本発明の実施の形態について説明したが、本発明の電源装置1は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
As mentioned above, although embodiment of this invention was described, the
なお、上述した電源装置1,1A,1Bにおける処理ユニット10、制御部101、及び検査装置2は専用のハードウェアにより実現されるものであってもよく、また、各機能部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりその機能を実現させるものであってもよい。
すなわち、上述の処理ユニット10、及び検査装置2に、CPU、ROM、及びRAM等を有するマイクロコントローラやマイクロコンピュータ等のコンピュータシステムを搭載し、CPUが、ソフトウェアプログラムを読み込み実行することにより、処理ユニット10の一部又は全部の処理機能を実現してもよい。Note that the
That is, the
1,1A,1B・・・電源装置、2・・・検査装置、
10・・・処理ユニット、11・・・ドライブ回路、
20・・・フルブリッジ回路、
20A・・・ハーフブリッジ回路、21・・・直流電源、
30・・・記憶部、31・・・デッドタイムテーブル
40・・・一次側回路、50・・・トランス、51・・・一次巻線、
52,53・・・二次巻線、54・・・電流検出用トランス、
60・・・同期整流回路、61・・・同期整流スイッチ回路、
70・・・電流検出回路、74・・・第3電流検出回路、80・・・負荷装置、
101・・・制御部、102・・・取得部、103・・・書換部、
201・・・測定部、202・・・判定部、
203・・・書込部、204・・・記憶部、
Q1,Q2,Q3,Q4,Q5,Q6・・・スイッチング素子1, 1A, 1B ... power supply device, 2 ... inspection device,
10 ... processing unit, 11 ... drive circuit,
20: Full bridge circuit,
20A ... half bridge circuit, 21 ... DC power supply,
30 ... Storage unit, 31 ... Dead time table 40 ... Primary circuit, 50 ... Transformer, 51 ... Primary winding,
52, 53 ... secondary winding, 54 ... current detection transformer,
60 ... synchronous rectification circuit, 61 ... synchronous rectification switch circuit,
70 ... Current detection circuit, 74 ... Third current detection circuit, 80 ... Load device,
101 ... Control unit, 102 ... Acquisition unit, 103 ... Rewrite unit,
201 ... measurement unit, 202 ... determination unit,
203 ... writing unit, 204 ... storage unit,
Q1, Q2, Q3, Q4, Q5, Q6 ... Switching elements
Claims (7)
入力電流の測定結果に基づいて設定された第2デッドタイムの情報を外部入力する取得部と、
前記記憶部に記憶された前記第1デッドタイムを前記取得部が取得した前記第2デッドタイムに書き換える書換部と、
前記記憶部に記憶された前記第2デッドタイムに応じて前記スイッチング素子を制御する制御部と、
を備え、
前記第2デッドタイムは、電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記記憶部に記憶された前記第1デッドタイムが変化させられたときに、前記電源装置の入力電流が最も少なくなる値であって、
前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、
前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、
前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とする
ことを特徴とする電源装置。 A storage unit for storing a first dead time of a switching element constituting the switching circuit;
An acquisition unit for externally inputting second dead time information set based on the measurement result of the input current;
A rewriting unit for rewriting the first dead time stored in the storage unit with the second dead time acquired by the acquisition unit;
A control unit that controls the switching element according to the second dead time stored in the storage unit;
With
The second dead time is the first dead time stored in the storage unit while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant. Is the value at which the input current of the power supply device is the smallest when
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. A power supply device having a dead time value .
入出力電流と入出力電圧に基づいて前記第2デッドタイムを判定するデッドタイム設定部から、前記第2デッドタイムを入力する
ことを特徴とする請求項1に記載の電源装置。 When the acquisition unit acquires the second dead time,
The power supply device according to claim 1, characterized in that the dead time setting unit determines the second dead time based on the output current and the output voltage, and inputs the second dead time.
前記書換部は、前記記憶部に記憶された出力電流毎の前記第1デッドタイムを、前記取得部が取得した出力電流毎の前記第2デッドタイムにそれぞれ書き換える
ことを特徴とする請求項1に記載の電源装置。 In the storage unit, the relationship between the output current and the first dead time is stored for each output current,
The rewriting unit rewrites the first dead time for each output current stored in the storage unit to the second dead time for each output current acquired by the acquisition unit, respectively. The power supply described.
フルブリッジ回路またはハーフブリッジ回路を構成する素子である
ことを特徴とする請求項1から請求項3のいずれか1項に記載の電源装置。 The switching element is
The power supply device according to any one of claims 1 to 3, characterized in that the element constituting the full bridge circuit or half-bridge circuit.
前記スイッチング素子は、部分共振作用を利用してスイッチングされる
ことを特徴とする請求項4に記載の電源装置。 In the half bridge circuit or the full bridge circuit,
The power supply device according to claim 4 , wherein the switching element is switched using a partial resonance action.
前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する判定部と、
前記第2デッドタイムの情報を前記電源装置に通知して、前記電源装置において前記第1デッドタイムを前記第2デッドタイムに設定させる書込部と、
を備え、
前記測定部は、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記電源装置に対して、前記第1デッドタイムを変更するように指示して電力変換効率を計測し、最も電力変換効率が高くなるデッドタイムを第2デッドタイムと判定し、
前記判定部は、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムとして判定し、
前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、
前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、
前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とする
ことを特徴とする検査装置。 Instructing the power supply device that the first dead time of the switching element of the switching circuit can be changed according to the information of the dead time inputted externally to change the first dead time, and changing the input current of the power supply device A measuring unit to measure,
Based on the measured value of the input current measured by the measurement unit, a determination unit that determines the dead time when the input current is the smallest as the second dead time;
A writing unit for notifying the power supply device of information on the second dead time, and setting the first dead time to the second dead time in the power supply device;
With
The measurement unit sets the first dead time for the power supply device while maintaining a constant input voltage to the power supply device, an output voltage from the power supply device, and an output current from the power supply device. Instruct to change, measure the power conversion efficiency, determine the dead time when the power conversion efficiency is the highest as the second dead time,
The determination unit determines the dead time when the input current is the smallest as the second dead time based on the measured value of the input current measured by the measurement unit,
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. An inspection apparatus characterized by a dead time value .
前記電源装置が、第1デッドタイムを前記検査装置からの指示により変更する手順を含み、
前記検査装置が、前記電源装置に対して、前記第1デッドタイムを変更させるように指示するとともに、前記電源装置の入力電流を測定する手順と、
前記検査装置が、前記入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第2デッドタイムと判定する手順と、
前記検査装置が、前記第2デッドタイムの情報を前記電源装置に通知して、前記電源装置において、前記第1デッドタイムを前記第2デッドタイムに設定させる手順と、
を含み、
前記第2デッドタイムは、
前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記第1デッドタイムが変化させられたとき、前記電源装置の電力変換効率が最も高くなる値であって、
前記第1デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第1出力電流を、電流値の値が異なる第2出力電流に変えて、第2出力電流に対応する第2デッドタイムを決定する際、
前記第1出力電流に対応する第2デッドタイムを求めたときに、第1デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第2デッドタイムを求めることができたかを示す情報に基づいて、
前記第1デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第1デッドタイムを第2出力電流に対応する第2デッドタイムの値とする
ことを特徴とする電源装置の最適化方法。 A power supply device optimization method for optimizing a dead time of a switching element constituting a switching circuit of a power supply device by an inspection device,
The power supply device includes a procedure for changing a first dead time according to an instruction from the inspection device,
The inspection device instructs the power supply device to change the first dead time, and measures the input current of the power supply device;
A procedure in which the inspection apparatus determines, based on the measurement result of the input current, a dead time when the input current is the smallest as a second dead time;
The inspection apparatus notifies the power supply apparatus of the information on the second dead time, and the power supply apparatus sets the first dead time to the second dead time.
Including
The second dead time is
When the first dead time is changed while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant, the power conversion of the power supply device Which is the most efficient value,
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. A method for optimizing a power supply device, characterized in that a dead time value is set .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/082240 WO2015079573A1 (en) | 2013-11-29 | 2013-11-29 | Power-supply device, inspection device, and optimization method for power-supply device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015079573A1 JPWO2015079573A1 (en) | 2017-03-16 |
JP6171205B2 true JP6171205B2 (en) | 2017-08-09 |
Family
ID=53198558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015550516A Active JP6171205B2 (en) | 2013-11-29 | 2013-11-29 | Power supply device, inspection device, and optimization method of power supply device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6171205B2 (en) |
WO (1) | WO2015079573A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017010134A1 (en) * | 2015-07-13 | 2017-01-19 | シャープ株式会社 | Power conversion device and control method therefor |
JP6662151B2 (en) * | 2016-03-31 | 2020-03-11 | 住友電気工業株式会社 | DC / DC converter, computer program, and method of controlling DC / DC converter |
DE102019204280A1 (en) | 2019-03-27 | 2020-10-01 | Zf Friedrichshafen Ag | Control unit for determining a dead time for power electronic switches |
JP7409169B2 (en) * | 2019-06-18 | 2024-01-09 | 株式会社オートネットワーク技術研究所 | Isolated DC/DC converter |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003125588A (en) * | 2001-10-12 | 2003-04-25 | Mitsubishi Electric Corp | Power converter |
JP2003174773A (en) * | 2001-12-04 | 2003-06-20 | Matsuda Micronics Corp | Power supply |
JP3706852B2 (en) * | 2002-10-17 | 2005-10-19 | Tdk株式会社 | Switching power supply |
US20050281058A1 (en) * | 2004-06-21 | 2005-12-22 | Issa Batarseh | Dynamic optimization of efficiency using dead time and FET drive control |
US7098640B2 (en) * | 2004-07-06 | 2006-08-29 | International Rectifier Corporation | Method and apparatus for intelligently setting dead time |
US7589506B2 (en) * | 2005-11-03 | 2009-09-15 | International Rectifier Corporation | Signal-to-noise improvement for power loss minimizing dead time |
JP2009011045A (en) * | 2007-06-27 | 2009-01-15 | Nec Electronics Corp | Switching regulator and direct-current voltage conversion method |
JP2013062952A (en) * | 2011-09-13 | 2013-04-04 | Ricoh Co Ltd | Switching circuit, electronic circuit and switching method |
JP5930700B2 (en) * | 2011-12-21 | 2016-06-08 | 株式会社日立情報通信エンジニアリング | Switching power supply device and control method thereof |
-
2013
- 2013-11-29 JP JP2015550516A patent/JP6171205B2/en active Active
- 2013-11-29 WO PCT/JP2013/082240 patent/WO2015079573A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2015079573A1 (en) | 2017-03-16 |
WO2015079573A1 (en) | 2015-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5950635B2 (en) | Power supply device and image forming apparatus | |
JP5453508B2 (en) | Isolated flyback converter with efficient light load operation | |
US10892687B2 (en) | Asymmetric power converter, power converters, and operating power converters | |
US10008945B2 (en) | Switching power supply device | |
US9979271B2 (en) | Power converter with zero-voltage switching control | |
JP6932633B2 (en) | Switching power supply | |
JP6171205B2 (en) | Power supply device, inspection device, and optimization method of power supply device | |
JP2018198509A (en) | Control apparatus | |
JP5195849B2 (en) | DC-DC converter | |
JP2011130577A (en) | Dc power supply unit | |
JP2015122946A (en) | Synchronous rectifier and method for controlling the same | |
JP5241571B2 (en) | Switching power supply | |
JP2003244953A (en) | Dc-dc converter | |
US9627988B2 (en) | Switch control circuit and resonant converter including the same | |
US20160285358A1 (en) | Power factor correction circuit | |
JP2010252610A (en) | Dc-dc converter | |
JP7102265B2 (en) | Switching power supply and switching power supply control circuit | |
JP6015947B2 (en) | Switching power supply device and control method thereof | |
JP6080326B2 (en) | Power supply device, inspection device, and optimization method of power supply device | |
JP4167811B2 (en) | Switching power supply | |
JP2014119354A (en) | Current detection circuit | |
JP2017147851A (en) | Electric power conversion system | |
JP2016059182A (en) | Switching power supply unit | |
JP2022531634A (en) | Resonant inverter and conversion method | |
JP4370844B2 (en) | DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6171205 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |