JP6171205B2 - Power supply device, inspection device, and optimization method of power supply device - Google Patents

Power supply device, inspection device, and optimization method of power supply device Download PDF

Info

Publication number
JP6171205B2
JP6171205B2 JP2015550516A JP2015550516A JP6171205B2 JP 6171205 B2 JP6171205 B2 JP 6171205B2 JP 2015550516 A JP2015550516 A JP 2015550516A JP 2015550516 A JP2015550516 A JP 2015550516A JP 6171205 B2 JP6171205 B2 JP 6171205B2
Authority
JP
Japan
Prior art keywords
dead time
power supply
supply device
time
output current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015550516A
Other languages
Japanese (ja)
Other versions
JPWO2015079573A1 (en
Inventor
甲之輔 新田
甲之輔 新田
浩二 若林
浩二 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of JPWO2015079573A1 publication Critical patent/JPWO2015079573A1/en
Application granted granted Critical
Publication of JP6171205B2 publication Critical patent/JP6171205B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源装置、検査装置、及び電源装置の最適化方法に関する。   The present invention relates to a power supply device, an inspection device, and a method for optimizing a power supply device.

一次側回路と二次側回路との間を絶縁するトランスと、このトランスの一次巻線に流れる電流の方向を切り換えて駆動するスイッチング回路と、二次側巻線に誘起される電圧を整流する整流回路と、を備えるスイッチング方式の電源装置がある。
上記スイッチング回路は、例えば、２個のスイッチング素子（例えば、ＭＯＳＦＥＴ）を直列に接続したハーフブリッジ回路を２個並列にしたフルブリッジ回路で構成される。このフルブリッジ回路において、電流を供給する側のスイッチング素子と電流が供給される側のスイッチング素子とが同時にオン状態になると、貫通電流が流れてスイッチング素子が破壊される可能性がある。電源装置では、２つのスイッチング素子が同時にオン状態になることを防止するために、同時に２つのスイッチング素子をオフ状態にする期間がデッドタイム（非重畳時間）として設けられている。A transformer that insulates between the primary side circuit and the secondary side circuit, a switching circuit that switches and drives the direction of the current flowing through the primary winding of the transformer, and rectifies the voltage induced in the secondary side winding There is a switching-type power supply device including a rectifier circuit.
The switching circuit is constituted by a full bridge circuit in which two half bridge circuits in which two switching elements (for example, MOSFETs) are connected in series are arranged in parallel. In this full-bridge circuit, if the switching element on the current supply side and the switching element on the current supply side are turned on at the same time, a through current may flow and the switching element may be destroyed. In the power supply device, in order to prevent the two switching elements from being turned on at the same time, a period in which the two switching elements are turned off at the same time is provided as a dead time (non-overlapping time).

このデッドタイムにおいて、スイッチング素子がスイッチング動作を行う際に、パワーロス（スイッチングロスとも呼ばれる。）が発生する。このデッドタイムに発生するパワーロスを低減するために、特許文献１では、スイッチを駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号における負荷時間率に比例する値を用いて、パワーロスの変化を推定してデッドタイムを調整することが提案されている。また、特許文献２には、デッドタイムに付随する電力損失を最小にする際のノイズとなる計測誤差などの影響を低減することが提案されている。特許文献１及び２に記載の技術では、電源装置が、デッドタイムを調整するためのパラメータを測定する測定回路を有し、測定した結果に応じてデッドタイムを調整している。   In this dead time, a power loss (also referred to as switching loss) occurs when the switching element performs a switching operation. In order to reduce the power loss that occurs during this dead time, Patent Document 1 estimates the change in power loss using a value proportional to the load time ratio in a PWM (Pulse Width Modulation) signal that drives the switch. It has been proposed to adjust the dead time. Further, Patent Document 2 proposes reducing the influence of a measurement error that becomes noise when minimizing the power loss accompanying the dead time. In the techniques described in Patent Documents 1 and 2, the power supply device includes a measurement circuit that measures a parameter for adjusting the dead time, and adjusts the dead time according to the measurement result.

特表２００７−５３５２８６号公報Special table 2007-535286 gazette 特表２００９−５１５４９８号公報Special table 2009-515498 gazette

しかしながら、上記デッドタイムに起因して発生するパワーロスは、デッドタイムに応じて変化する。そのため、このデッドタイムは、パワーロスが最も小さくなる最適なデッドタイムに調整されることが望まれる。しかしながら、最適なデッドタイムは、ドライブ回路の遅延時間のバラツキや、スイッチング素子ごとのオンオフ特性のバラツキに影響される。このため、電源装置では、実際に組み立てられた製品ごとにデッドタイムを補正することが必要になる。   However, the power loss caused by the dead time changes according to the dead time. Therefore, it is desired that this dead time is adjusted to an optimum dead time that minimizes the power loss. However, the optimum dead time is affected by variations in the delay time of the drive circuit and on-off characteristics for each switching element. For this reason, in the power supply device, it is necessary to correct the dead time for each actually assembled product.

特許文献１及び２に記載の技術において、製品毎のデッドタイムを補正しようとすると、電源装置に、負荷時間率に比例する値や電力損失の測定回路と、デッドタイムを決定する回路とを、製品毎に備える必要がある。このため、回路構成が複雑となり、その分、コストの上昇を招くという問題があった。   In the technologies described in Patent Documents 1 and 2, when trying to correct the dead time for each product, the power supply device includes a value proportional to the load time ratio and a power loss measuring circuit, and a circuit for determining the dead time. It is necessary to prepare for each product. For this reason, there is a problem in that the circuit configuration becomes complicated and the cost increases accordingly.

本発明は、上記の問題点に鑑みてなされたものであって、新たな回路を製品の内部に追加することなく、電力変換効率が最大になる最適デッドタイムを製品毎に設定できる、電源装置、検査装置、及び電源装置の最適化方法を提供することを目的とする。   The present invention has been made in view of the above-described problems, and a power supply device that can set an optimum dead time for maximizing power conversion efficiency for each product without adding a new circuit inside the product. An object of the present invention is to provide an optimization method for an inspection device and a power supply device.

上記目的を達成するため、本発明の一態様に係る電源装置は、スイッチング回路を構成するスイッチング素子の第１デッドタイムを記憶する記憶部と、入力電流の測定結果に基づいて設定された第２デッドタイムの情報を外部入力する取得部と、前記記憶部に記憶された前記第１デッドタイムを前記取得部が取得した前記第２デッドタイムに書き換える書換部と、前記記憶部に記憶された前記第２デッドタイムに応じて前記スイッチング素子を制御する制御部と、を備え、前記第２デッドタイムは、電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記記憶部に記憶された前記第１デッドタイムが変化させられたときに、前記電源装置の入力電流が最も少なくなる値であって、前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、
前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とすることを特徴とする。 In order to achieve the above object, a power supply device according to an aspect of the present invention includes a storage unit that stores a first dead time of a switching element that forms a switching circuit, and a second unit that is set based on a measurement result of an input current. An acquisition unit for externally inputting dead time information, a rewriting unit for rewriting the first dead time stored in the storage unit with the second dead time acquired by the acquisition unit, and the storage unit stored in the storage unit A control unit that controls the switching element in accordance with a second dead time, wherein the second dead time includes an input voltage to the power supply device, an output voltage from the power supply device, and an output current from the power supply device. When the first dead time stored in the storage unit is changed in a state where the power is kept constant, the input current of the power supply device is the smallest value, The serial first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time The first output current, which is the output current from the power supply device kept constant, is changed to a second output current having a different current value, and a second dead time corresponding to the second output current is determined. When the second dead time corresponding to the first output current is obtained, the second dead time is changed when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. It is characterized by a dead time value .

本発明の一態様に係る検査装置は、スイッチング回路のスイッチング素子の第１デッドタイムが、外部入力されるデッドタイムの情報により変更可能な電源装置に対して、前記第１デッドタイムを変更するように指示して前記電源装置の入力電流を計測する測定部と、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する判定部と、前記第２デッドタイムの情報を前記電源装置に通知して、前記電源装置において前記第１デッドタイムを前記第２デッドタイムに設定させる書込部と、を備え、前記測定部は、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記電源装置に対して、前記第１デッドタイムを変更するように指示して電力変換効率を計測し、最も電力変換効率が高くなるデッドタイムを第２デッドタイムと判定し、前記判定部は、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムとして判定し、前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とすることを特徴とする。 An inspection apparatus according to an aspect of the present invention is configured to change the first dead time for a power supply device in which a first dead time of a switching element of a switching circuit can be changed by information on an externally input dead time. And measuring the input current of the power supply device and determining the dead time when the input current is the shortest as the second dead time based on the measured value of the input current measured by the measuring unit A determination unit configured to notify the power supply device of the information on the second dead time, and the writing unit configured to set the first dead time to the second dead time in the power supply device. Is a state in which the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant with respect to the power supply device. The power conversion efficiency is measured by instructing to change the dead time, the dead time at which the power conversion efficiency is highest is determined as the second dead time, and the determination unit determines the input current measured by the measurement unit. Based on the measured value, the dead time when the input current becomes the smallest is determined as the second dead time, and when the first dead time is changed between the positive direction and the negative direction with a predetermined time as a unit time, The first dead time when the input current of the power supply device becomes the smallest is the second dead time value, and the first output current, which is the output current from the power supply apparatus kept constant, is the current value. When the second dead time corresponding to the second output current is determined instead of the second output current having a different value, the first dead time is determined when the second dead time corresponding to the first output current is obtained. The first dead time is calculated based on the information indicating whether the second dead time can be obtained when the predetermined time is changed as a unit time in either the positive direction or the negative direction. When the predetermined time is changed as a unit time in the indicated direction, the first dead time when the input current of the power supply device becomes the smallest is set as the value of the second dead time corresponding to the second output current. To do.

本発明の一態様に係る電源装置の最適化方法は、電源装置のスイッチング回路を構成するスイッチング素子のデッドタイムを検査装置により最適化する電源装置の最適化方法であって、前記電源装置が、第１デッドタイムを前記検査装置からの指示により変更する手順を含み、前記検査装置が、前記電源装置に対して、前記第１デッドタイムを変更させるように指示するとともに、前記電源装置の入力電流を測定する手順と、前記検査装置が、前記入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する手順と、前記検査装置が、前記第２デッドタイムの情報を前記電源装置に通知して、前記電源装置において、前記第１デッドタイムを前記第２デッドタイムに設定させる手順と、を含み、前記第２デッドタイムは、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記第１デッドタイムが変化させられたとき、前記電源装置の電力変換効率が最も高くなる値であって、前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とすることを特徴とする。 A method for optimizing a power supply device according to one aspect of the present invention is an optimization method for a power supply device that optimizes a dead time of a switching element that constitutes a switching circuit of the power supply device by using an inspection device, and the power supply device includes: Including a procedure of changing a first dead time according to an instruction from the inspection apparatus, wherein the inspection apparatus instructs the power supply apparatus to change the first dead time, and an input current of the power supply apparatus A procedure for determining the dead time when the input current is minimized based on the measurement result of the input current as a second dead time, and the inspection device comprises the second A step of notifying the power supply device of dead time information and causing the power supply device to set the first dead time to the second dead time. The second dead time is changed while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant. The power conversion efficiency of the power supply device is the highest value, and when the first dead time is changed between the positive direction and the negative direction for a predetermined time as a unit time, the input current of the power supply device is The first dead time when the time is the shortest is the second dead time, and the first output current, which is the output current from the power supply device kept constant, is the second output current with a different current value. Instead, when determining the second dead time corresponding to the second output current, when the second dead time corresponding to the first output current is obtained, the first dead time is set to either the positive direction or the negative direction. In the direction of When the first dead time is changed in the direction indicated by the information with the predetermined time as the unit time based on the information indicating whether the second dead time has been obtained when the interval is changed as the unit time The first dead time when the input current of the power supply device is minimized is a value of the second dead time corresponding to the second output current .

本発明によれば、新たな回路を製品の内部に追加することなく、電力変換効率が最大になる最適デッドタイムを製品毎に設定できる。   According to the present invention, the optimum dead time that maximizes the power conversion efficiency can be set for each product without adding a new circuit inside the product.

本発明の第１実施形態に係る電源装置及び検査装置の概略構成を示す機能ブロック図である。It is a functional block diagram which shows schematic structure of the power supply device and test | inspection apparatus which concern on 1st Embodiment of this invention. 最適デッドタイムの設定動作の概要を示す説明図である。It is explanatory drawing which shows the outline | summary of the setting operation of optimal dead time. 電源装置の構成例を示す構成図である。It is a block diagram which shows the structural example of a power supply device. 第３電流検出回路の構成例を示す構成図である。It is a block diagram which shows the structural example of a 3rd electric current detection circuit. 第３電流検出回路の動作を説明するための波形図である。It is a wave form chart for explaining operation of the 3rd current detection circuit. スイッチング素子Ｑ１からＱ４のゲート信号の波形を示すタイムチャートである。It is a time chart which shows the waveform of the gate signal of switching element Q1 to Q4. 記憶部に記憶されるデッドタイムテーブルの例を示す説明図である。It is explanatory drawing which shows the example of the dead time table memorize | stored in a memory | storage part. デットタイムがＤＴ１である場合のスイッチング素子のドレイン・ソース間電圧Ｖｄｓの例を示す波形図である。It is a wave form diagram which shows the example of the drain-source voltage Vds of a switching element in case the dead time is DT1. デッドタイムがＤＴ２である場合のスイッチング素子のドレイン・ソース間電圧Ｖｄｓの例を示す波形図である。It is a wave form diagram which shows the example of the drain-source voltage Vds of a switching element in case dead time is DT2. デッドタイムがＤＴ３である場合のスイッチング素子のドレイン・ソース間電圧Ｖｄｓの例を示す波形図である。It is a wave form diagram which shows the example of the drain-source voltage Vds of a switching element in case dead time is DT3. デッドタイムを変化させた場合の電力変換効率の測定例を示す説明図である。It is explanatory drawing which shows the example of a measurement of the power conversion efficiency at the time of changing dead time. デッドタイムを変化させた場合の電力変換効率の変化を示すグラフである。It is a graph which shows the change of the power conversion efficiency at the time of changing dead time. スイッチング素子の特性のバラツキによる電力変換効率の変化の例を示すグラフである。It is a graph which shows the example of the change of the power conversion efficiency by the variation in the characteristic of a switching element. 最適デッドタイムの設定処理の流れを示すフローチャートである。It is a flowchart which shows the flow of the setting process of the optimal dead time. 本発明の第２実施形態に係る電源装置の構成例を示す構成図である。It is a block diagram which shows the structural example of the power supply device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る電源装置の構成例を示す構成図である。It is a block diagram which shows the structural example of the power supply device which concerns on 3rd Embodiment of this invention.

以下、本発明の実施の形態を、添付図面を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

［第１実施形態］
図１は、本発明の第１実施形態に係る電源装置１及び検査装置２の概略構成を示す機能ブロック図である。この図において、電源装置１は、入力される直流電圧を、所定の直流電圧に変換して出力するＤＣ／ＤＣコンバータであり、本発明に直接に関係する部分のみを示している。
この図１に示す電源装置１及び検査装置２は、電源装置１のフルブリッジ回路２０内のスイッチ素子がスイッチング動作を行う場合に、スイッチング素子のデッドタイムを変化させると電力変換効率が変化することを利用する。検査装置２は、電源装置１にスイッチング素子のデッドタイムを変化させるように指示し、このデッドタイムの変化に応じた電力変換効率の変化を測定する。検査装置２は、測定結果に基づいて、電力変換効率が最大になるときのデッドタイムを最適デッドタイム（第２デッドタイム）と判定し、この最適デッドタイムの情報を電源装置１に通知する。電源装置１は、検査装置２から通知された最適デッドタイムを記憶部３０に記憶する。
なお、電力変換効率は、入力電力と出力電力との電力比で表され、例えば、
電力変換効率＝出力電圧×出力電流／（入力電圧×入力電流）、の式で示される。[First Embodiment]
FIG. 1 is a functional block diagram showing a schematic configuration of the power supply device 1 and the inspection device 2 according to the first embodiment of the present invention. In this figure, the power supply device 1 is a DC / DC converter that converts an input DC voltage into a predetermined DC voltage and outputs the DC voltage, and only the portion directly related to the present invention is shown.
In the power supply device 1 and the inspection device 2 shown in FIG. 1, when the switching element in the full bridge circuit 20 of the power supply device 1 performs a switching operation, the power conversion efficiency changes when the dead time of the switching element is changed. Is used. The inspection device 2 instructs the power supply device 1 to change the dead time of the switching element, and measures the change in the power conversion efficiency according to the change in the dead time. The inspection device 2 determines the dead time when the power conversion efficiency is maximized based on the measurement result as the optimum dead time (second dead time), and notifies the power supply device 1 of information on the optimum dead time. The power supply device 1 stores the optimum dead time notified from the inspection device 2 in the storage unit 30.
The power conversion efficiency is expressed as a power ratio between input power and output power.
Power conversion efficiency = output voltage × output current / (input voltage × input current).

この図１に示すように、電源装置１は、処理ユニット１０、ドライブ回路１１、フルブリッジ回路２０、及び記憶部３０を備えている。また、電源装置１には、この電源装置１における入出力電流と入出力電圧を計測する検査装置２が接続されている。   As shown in FIG. 1, the power supply device 1 includes a processing unit 10, a drive circuit 11, a full bridge circuit 20, and a storage unit 30. The power supply device 1 is connected to an inspection device 2 that measures input / output currents and input / output voltages in the power supply device 1.

処理ユニット１０は、電源装置１の全体の動作を制御する制御装置である。この処理ユニット１０は、制御部１０１、取得部１０２、及び書換部１０３を備える（詳細は後述する）。この処理ユニット１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；中央演算処理装置）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、Ａ／Ｄ変換器（ＡＤＣ；アナログ−デジタル変換器）、カウンタ等を有するマイクロコントローラや、マイクロコンピュータ、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等で構成されている。処理ユニット１０は、専用のハードウェアにより実現されるものであってもよい。   The processing unit 10 is a control device that controls the overall operation of the power supply device 1. The processing unit 10 includes a control unit 101, an acquisition unit 102, and a rewrite unit 103 (details will be described later). This processing unit 10 includes a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), an A / D converter (ADC; analog-digital converter), a counter, and the like. And a microcomputer, a DSP (Digital Signal Processor), and the like. The processing unit 10 may be realized by dedicated hardware.

ドライブ回路１１は、制御部１０１が出力するオンオフ制御信号ＣＮＴから、フルブリッジ回路２０が備えるスイッチング素子Ｑ１からＱ４を駆動するためのゲート信号Ｇ１からＧ４を生成する。
フルブリッジ回路２０は、例えば、後述する図３に示すように、４つのスイッチング素子Ｑ１からＱ４で構成されるブリッジ回路である（詳細は後述する）。
記憶部３０は、フルブリッジ回路２０のスイッチング素子Ｑ１からＱ４のデッドタイム（第１デッドタイム）のデータを、出力電流値に関連づけて記憶する。例えば、後述する図６に示すように、記憶部３０には、電源装置１の出力電流Ｉｏの値に関連づけられたデッドタイムのデータが、デッドタイムテーブル３１の形式で記憶されている。The drive circuit 11 generates gate signals G1 to G4 for driving the switching elements Q1 to Q4 included in the full bridge circuit 20 from the on / off control signal CNT output from the control unit 101.
The full bridge circuit 20 is, for example, a bridge circuit composed of four switching elements Q1 to Q4 as shown in FIG. 3 described later (details will be described later).
The storage unit 30 stores dead time (first dead time) data of the switching elements Q1 to Q4 of the full bridge circuit 20 in association with the output current value. For example, as shown in FIG. 6 to be described later, the storage unit 30 stores dead time data associated with the value of the output current Io of the power supply device 1 in the form of a dead time table 31.

次に、処理ユニット１０が備える各機能部について説明する。
制御部１０１は、電源装置１の出力電圧が一定の電圧になるように、フルブリッジ回路２０のスイッチング素子Ｑ１からＱ４のスイッチング動作を制御するオンオフ制御信号ＣＮＴを生成する。このオンオフ制御信号ＣＮＴは、例えばＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；パルス幅変調）信号である。
また、制御部１０１は、上記オンオフ制御信号ＣＮＴを生成する際に、記憶部３０に記憶されたデッドタイムテーブル３１を参照し、このデッドタイムテーブル３１に記憶されたデッドタイムに基づいてオンオフ制御信号ＣＮＴを生成する。Next, each functional unit included in the processing unit 10 will be described.
The control unit 101 generates an on / off control signal CNT for controlling the switching operation of the switching elements Q1 to Q4 of the full bridge circuit 20 so that the output voltage of the power supply device 1 becomes a constant voltage. The on / off control signal CNT is, for example, a PWM (Pulse Width Modulation) signal.
Further, when generating the on / off control signal CNT, the control unit 101 refers to the dead time table 31 stored in the storage unit 30 and based on the dead time stored in the dead time table 31. CNT is generated.

取得部１０２は、検査装置２からデッドタイムの変更指示の情報を受信する。この変更指示には、変更後の新たなデッドタイムを表す情報が含まれている。取得部１０２は、検査装置２から受信したデッドタイムの変更指示の情報を書換部１０３に通知する。
書換部１０３は、取得部１０２から得られたデッドタイムの変更指示に基づいて、記憶部３０のデッドタイムテーブル３１に記憶されたデッドタイム（第１デッドタイム）のデータを、取得部１０２が取得した最適デッドタイム（第２デッドタイム）に書き換える。例えば、書換部１０３は、デッドタイムの変更指示に基づいて、すでに記録されたデッドタイムを増減するようにデータを書き換える。また、書換部１０３は、検査装置２において最適デッドタイムが判定された場合に、この最適デッドタイムの情報を、取得部１０２を介して取得し、デッドタイムテーブル３１を最適デッドタイムのデータに書き換える。The acquisition unit 102 receives information on a dead time change instruction from the inspection apparatus 2. This change instruction includes information indicating a new dead time after the change. The acquisition unit 102 notifies the rewriting unit 103 of the dead time change instruction information received from the inspection apparatus 2.
The rewriting unit 103 acquires the dead time (first dead time) data stored in the dead time table 31 of the storage unit 30 based on the dead time change instruction obtained from the acquiring unit 102. The optimum dead time (second dead time) is rewritten. For example, the rewrite unit 103 rewrites the data so as to increase or decrease the already recorded dead time based on the dead time change instruction. Further, when the optimum dead time is determined in the inspection apparatus 2, the rewrite unit 103 obtains information on the optimum dead time via the obtaining unit 102 and rewrites the dead time table 31 with data of the optimum dead time. .

また、検査装置２は、測定部２０１、判定部２０２、書込部２０３、及び記憶部２０４を備えている。この検査装置２は、例えばテスタである。
この検査装置２において、測定部２０１は、電源装置１の入出力電流と入出力電圧とを計測し、電源装置１における電力変換効率を測定する。この電源装置１における電力変換効率を測定する場合に、測定部２０１は、電源装置１の処理ユニット１０に対して、フルブリッジ回路２０におけるデッドタイムを変化させるように指示し、このデッドタイムの変化に応じて変わる電源装置１の電力変換効率を測定する。
判定部２０２は、測定部２０１が測定した電力変換効率の値に基づいて、電力変換効率が最大になるときのデッドタイムを最適デッドタイムと判定する。Further, the inspection apparatus 2 includes a measurement unit 201, a determination unit 202, a writing unit 203, and a storage unit 204. The inspection device 2 is a tester, for example.
In the inspection device 2, the measurement unit 201 measures the input / output current and the input / output voltage of the power supply device 1 and measures the power conversion efficiency in the power supply device 1. When measuring the power conversion efficiency in the power supply device 1, the measuring unit 201 instructs the processing unit 10 of the power supply device 1 to change the dead time in the full bridge circuit 20, and changes in the dead time. The power conversion efficiency of the power supply device 1 that changes in accordance with is measured.
Based on the value of the power conversion efficiency measured by the measurement unit 201, the determination unit 202 determines the dead time when the power conversion efficiency is maximized as the optimum dead time.

書込部２０３は、判定部２０２により判定された最適デッドタイムの情報を取得部１０２に通知する。   The writing unit 203 notifies the acquisition unit 102 of information on the optimum dead time determined by the determination unit 202.

記憶部２０４は、測定部２０１により測定された電力変換効率の測定値を記憶する。記憶部２０４は、電源装置１の記憶部３０に記憶されたデッドタイムテーブル３１が予め記憶されていてもよい。また、検査装置２は、記憶部３０に記憶されたデッドタイムテーブル３１のデータを読み取り、読み取ったデッドタイムテーブル３１のデータを記憶してよい。   The storage unit 204 stores the measured value of the power conversion efficiency measured by the measurement unit 201. In the storage unit 204, the dead time table 31 stored in the storage unit 30 of the power supply device 1 may be stored in advance. Further, the inspection apparatus 2 may read the data of the dead time table 31 stored in the storage unit 30 and store the read data of the dead time table 31.

次に、図２は、最適デッドタイムの設定動作の概要を示す説明図である。以下、図２を参照して、上記構成の電源装置１における最適デッドタイムの設定動作について説明する。
図２に示すように、電源装置１の入力側に、入力電圧Ｖｉｎを測定する電圧計５と、入力電流Ｉｉｎを測定する電流計６とが接続される。また、電源装置１の出力側に、出力電圧Ｖｏｕｔを測定する電圧計７と、出力電流Ｉｏを測定する電流計８とが接続される。Next, FIG. 2 is an explanatory diagram showing an outline of the setting operation of the optimum dead time. Hereinafter, the setting operation of the optimum dead time in the power supply device 1 having the above configuration will be described with reference to FIG.
As shown in FIG. 2, a voltmeter 5 for measuring the input voltage Vin and an ammeter 6 for measuring the input current Iin are connected to the input side of the power supply device 1. Further, a voltmeter 7 for measuring the output voltage Vout and an ammeter 8 for measuring the output current Io are connected to the output side of the power supply device 1.

そして、第１の手順として、検査装置２は、入力電圧Ｖｉｎ、出力電流Ｉｏ、出力電圧Ｖｏｕｔが一定になるように設定する。ここで、検査装置２は、出力電圧Ｖｏｕｔ、出力電流Ｉｏ、入力電圧Ｖｉｎが一定であれば、測定した入力電流Ｉｉｎと、上式とに基づいて算出した電力変換効率の変化を測定できる。   As a first procedure, the inspection apparatus 2 sets the input voltage Vin, the output current Io, and the output voltage Vout to be constant. Here, if the output voltage Vout, the output current Io, and the input voltage Vin are constant, the inspection device 2 can measure the change in the power conversion efficiency calculated based on the measured input current Iin and the above equation.

第２の手順として、検査装置２は、電源装置１に指示して、記憶部３０内のデッドタイムテーブル３１に記憶されたデッドタイムを、基準デッドタイムから増加方向及び減少方向に変化させるように書き換えるとともに、入力電流Ｉｉｎを計測して、このデッドタイムの変化に応じた電力変換効率の変化を測定する。
例えば、後述する図９Ａに示すように、デッドタイムを基準デッドタイムから±３ΔＴに変化させて、電力変換効率を測定する。なお、ΔＴは、クロック信号に基づく時間である。As a second procedure, the inspection apparatus 2 instructs the power supply apparatus 1 to change the dead time stored in the dead time table 31 in the storage unit 30 from the reference dead time to an increasing direction and a decreasing direction. At the same time, the input current Iin is measured, and the change in power conversion efficiency corresponding to the change in dead time is measured.
For example, as shown in FIG. 9A described later, the power conversion efficiency is measured by changing the dead time from the reference dead time to ± 3ΔT. Note that ΔT is a time based on the clock signal.

ここで、基準デッドタイムは、デッドタイムの調整開始前に、予めデッドタイムテーブル３１に記憶されているデッドタイムである。なお、基準デッドタイムは、複数の電源装置１のそれぞれのドライブ回路１１の遅延時間のバラツキと、スイッチング素子Ｑ１からＱ４の特性のバラツキを考慮して設定される。この基準デッドタイムは、平均的なデッドタイムに基づいて、最適なデッドタイムであると推定されるデッドタイムである。   Here, the reference dead time is a dead time stored in advance in the dead time table 31 before the adjustment of the dead time is started. The reference dead time is set in consideration of variations in delay times of the drive circuits 11 of the plurality of power supply devices 1 and variations in characteristics of the switching elements Q1 to Q4. This reference dead time is a dead time estimated to be an optimum dead time based on an average dead time.

第３の手順として、検査装置２では、電力変換効率が最も高くなるデッドタイム、すなわち、検査装置２は、入力電流Ｉｉｎが一番低くなるデッドタイムを最適デッドタイムと判定する。この手順において、検査装置２は、最適デッドタイムの情報を電源装置１に通知し、電源装置１は、現在の出力電流Ｉｏに対応する最適デッドタイムをデッドタイムテーブル３１に上書きする。
そして、検査装置２は、出力電流Ｉｏを異なる幾つかの電流値に変化させて、上記第２の手順と第３の手順とを繰り返し実行し、それぞれの電流値に応じて、デッドタイムテーブル３１に記憶されたデッドタイムのデータを最適デッドタイムに補正する。As a third procedure, in the inspection device 2, the dead time when the power conversion efficiency is highest, that is, the inspection device 2 determines the dead time when the input current Iin is lowest as the optimum dead time. In this procedure, the inspection device 2 notifies the power supply device 1 of information on the optimum dead time, and the power supply device 1 overwrites the dead time table 31 with the optimum dead time corresponding to the current output current Io.
Then, the inspection apparatus 2 changes the output current Io to several different current values, repeatedly executes the second procedure and the third procedure, and the dead time table 31 according to each current value. The dead time data stored in is corrected to the optimum dead time.

なお、基準デッドタイムが最適デッドタイムにより補正される量は、異なる出力電流Ｉｏの値に対して同じ傾向になることが多い。なお、同じ傾向とは、第１の出力電流Ｉｏのとき、最適なデッドタイムが基準デッドタイムに対して正方向に変化させた値である場合、他の出力電流Ｉｏにおいても最適なデッドタイムは基準デッドタイムに対して正方向に変化させた値になる傾向である。この場合は、１つの出力電流Ｉｏから得られた補正量により、デッドタイムテーブル３１に記憶されたデッドタイムの全体のデータを補正してもよい。   Note that the amount by which the reference dead time is corrected by the optimum dead time tends to be the same for different values of the output current Io. The same tendency means that when the optimum dead time is a value that is changed in the positive direction with respect to the reference dead time at the first output current Io, the optimum dead time at other output currents Io is It tends to be a value changed in the positive direction with respect to the reference dead time. In this case, the entire dead time data stored in the dead time table 31 may be corrected by the correction amount obtained from one output current Io.

このように、検査装置２は、電力変換効率が最も大きくなる最適デッドタイムを決定し、この決定した最適デッドタイムを電源装置１の記憶部３０に上書きする。これにより、本実施形態の電源装置１は、デッドタイムを測定するための測定回路や最適デッドタイムを判定する回路を製品の内部に追加することなく、製品毎に最適なデッドタイムを個別に設定することができる。   In this way, the inspection device 2 determines the optimum dead time that maximizes the power conversion efficiency, and overwrites the determined optimum dead time in the storage unit 30 of the power supply device 1. Thereby, the power supply device 1 of this embodiment sets the optimal dead time for each product individually without adding a measurement circuit for measuring the dead time or a circuit for determining the optimal dead time to the inside of the product. can do.

図３は、電源装置１の構成例を示す構成図である。この図３に示す電源装置１は、直流電源２１から入力される直流電圧Ｖｉｎを、所定の定電圧の直流電圧Ｖｏｕｔに変換するＤＣ／ＤＣコンバータである。図３に示すように、電源装置１は、一次側回路４０、同期整流回路６０、電流検出回路７０、処理ユニット１０、ドライブ回路１１を備える。この電源装置１は、トランス５０により一次側回路と二次側回路との間を絶縁するように構成されており、一次巻線５１は、この一次巻線５１を駆動するフルブリッジ回路２０に接続されている。また、電源装置１には、負荷装置８０が接続される。   FIG. 3 is a configuration diagram illustrating a configuration example of the power supply device 1. The power supply device 1 shown in FIG. 3 is a DC / DC converter that converts the DC voltage Vin input from the DC power supply 21 into a DC voltage Vout having a predetermined constant voltage. As shown in FIG. 3, the power supply device 1 includes a primary side circuit 40, a synchronous rectification circuit 60, a current detection circuit 70, a processing unit 10, and a drive circuit 11. The power supply device 1 is configured to insulate between a primary side circuit and a secondary side circuit by a transformer 50, and the primary winding 51 is connected to the full bridge circuit 20 that drives the primary winding 51. Has been. A load device 80 is connected to the power supply device 1.

一次側回路４０は、一次巻線５１、電流検出用トランス５４の一次巻線５５、フルブリッジ回路２０、コンデンサＣ１、直流電源２１、及び第１電流検出回路を備える。
フルブリッジ回路２０は、一次巻線５１を駆動するブリッジ回路であり、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた４つのスイッチング素子、すなわち、スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４で構成されている。このスイッチング素子Ｑ１からＱ４のそれぞれには、ボディーダイオードＤ１からＤ４（以下、「ボディーダイオード」を、単に「ダイオード」とも呼ぶ。）が並列に接続されている。つまり、スイッチング素子Ｑ１からＱ４のそれぞれは、ドレイン側に、対応するダイオードＤ１からＤ４のカソード端子が接続され、ソース側にアノード端子が接続されるボディーダイオードＤ１からＤ４を備えている。The primary circuit 40 includes a primary winding 51, a primary winding 55 of a current detection transformer 54, a full bridge circuit 20, a capacitor C1, a DC power source 21, and a first current detection circuit.
The full bridge circuit 20 is a bridge circuit that drives the primary winding 51, and includes, for example, four switching elements using MOSFETs (Metal Oxide Field Effect Transistors), that is, a switching element Q1, a switching element Q2, and a switching element Q3. And a switching element Q4. To each of the switching elements Q1 to Q4, body diodes D1 to D4 (hereinafter, “body diode” is also simply referred to as “diode”) are connected in parallel. In other words, each of the switching elements Q1 to Q4 includes body diodes D1 to D4 having cathodes of corresponding diodes D1 to D4 connected to the drain side and anode terminals connected to the source side.

このフルブリッジ回路２０において、電流を供給する側のスイッチング素子Ｑ１及びＱ３のドレインは、直流電源２１の正電圧側の電源線Ｖｉｎ＋に接続され、電流が供給される側のスイッチング素子Ｑ２及びＱ４のソースは、直流電源２１の負電圧側の電源線Ｖｉｎ−に接続されている。なお、直流電源２１には、ノイズ吸収用のコンデンサＣ１が並列に接続されている。   In the full bridge circuit 20, the drains of the switching elements Q1 and Q3 on the current supply side are connected to the power supply line Vin + on the positive voltage side of the DC power supply 21, and the switching elements Q2 and Q4 on the current supply side are connected. The source is connected to the power supply line Vin− on the negative voltage side of the DC power supply 21. The DC power source 21 is connected in parallel with a noise absorbing capacitor C1.

そして、スイッチング素子Ｑ１のソースとスイッチング素子Ｑ２のドレインとの接続点には、一次巻線５１の一方の端子ａが接続されている。
また、スイッチング素子Ｑ３のソースとスイッチング素子Ｑ４のドレインとの接続点には、一次巻線５５の一方の端子ｋに接続される。一次巻線５５の他方の端子ｇは、一次巻線５１の他方の端子ｂに接続されている。スイッチング素子Ｑ１からＱ４それぞれのゲートに信号Ｇ１からＧ４が、処理ユニット１０からドライブ回路１１を介して供給される。
これにより、電源装置１は、一次巻線５１をフルブリッジ回路２０により駆動するとともに、一次巻線５１に流れる電流を電流検出用トランス５４により計測することができる。One terminal a of the primary winding 51 is connected to a connection point between the source of the switching element Q1 and the drain of the switching element Q2.
Further, a connection point between the source of the switching element Q3 and the drain of the switching element Q4 is connected to one terminal k of the primary winding 55. The other terminal g of the primary winding 55 is connected to the other terminal b of the primary winding 51. Signals G1 to G4 are supplied from the processing unit 10 via the drive circuit 11 to the gates of the switching elements Q1 to Q4, respectively.
Thereby, the power supply device 1 can drive the primary winding 51 by the full bridge circuit 20 and measure the current flowing through the primary winding 51 by the current detection transformer 54.

なお、このフルブリッジ回路２０は、一次巻線５１のリーケージインダクタンス（漏れインダクタンス）と、スイッチング素子Ｑ１からＱ４のキャパシタンス成分（寄生容量）とにより、スイッチング素子Ｑ１からＱ４のオン状態とオフ状態との過渡状態にだけ共振作用を利用する部分共振型のフルブリッジ回路として構成されている。つまり、制御部１０１は、スイッチング素子Ｑ１からＱ４の寄生容量に蓄積される電荷ができるだけ小さくなるタイミングで、スイッチング素子Ｑ１及びＱ４、あるいはスイッチング素子Ｑ２及びＱ３をオンにすることにより、スイッチング素子Ｑ１からＱ４におけるスイッチング損失を低減するようにしている。なお、スイッチング素子Ｑ１からＱ４におけるキャパシタンス成分は、ドレイン・ソース間の容量とゲート・ドレイン間の容量との和である。   The full bridge circuit 20 has an ON state and an OFF state of the switching elements Q1 to Q4 by a leakage inductance (leakage inductance) of the primary winding 51 and a capacitance component (parasitic capacitance) of the switching elements Q1 to Q4. It is configured as a partial resonance type full bridge circuit that uses the resonance action only in a transient state. That is, the control unit 101 turns on the switching elements Q1 and Q4 or the switching elements Q2 and Q3 at a timing when the charge accumulated in the parasitic capacitances of the switching elements Q1 to Q4 becomes as small as possible. The switching loss in Q4 is reduced. Note that the capacitance component in the switching elements Q1 to Q4 is the sum of the capacitance between the drain and the source and the capacitance between the gate and the drain.

そして、フルブリッジ回路２０内のスイッチング素子Ｑ１からＱ４のそれぞれのゲートには、ドライブ回路１１から出力されるゲート信号Ｇ１からＧ４が供給される。これによりスイッチング素子Ｑ１からＱ４がオン状態とオフ状態と制御される。このゲート信号Ｇ１からＧ４は、処理ユニット１０内の制御部１０１から出力されるオンオフ制御信号ＣＮＴ（ＰＷＭ信号）に基づいて生成される信号である。
このドライブ回路１１は、後述する同期整流スイッチ回路６１内のスイッチング素子Ｑ５及びＱ６をオン状態とオフ状態とに制御するゲート信号Ｇ５及びＧ６も生成する。このゲート信号Ｇ５及びＧ６は、処理ユニット１０内の制御部１０１から出力されるオンオフ制御信号ＣＮＴに基づいて生成される信号である。The gate signals G1 to G4 output from the drive circuit 11 are supplied to the gates of the switching elements Q1 to Q4 in the full bridge circuit 20, respectively. Thereby, switching elements Q1 to Q4 are controlled to be in an on state and an off state. The gate signals G1 to G4 are signals generated based on the on / off control signal CNT (PWM signal) output from the control unit 101 in the processing unit 10.
The drive circuit 11 also generates gate signals G5 and G6 for controlling switching elements Q5 and Q6 in a synchronous rectification switch circuit 61, which will be described later, to an on state and an off state. The gate signals G5 and G6 are signals generated based on the on / off control signal CNT output from the control unit 101 in the processing unit 10.

ドライブ回路１１は、スイッチング素子Ｑ１からＱ４をオン状態とオフ状態とに制御する場合に、スイッチング素子Ｑ１及びＱ４がオン状態でかつスイッチング素子Ｑ２及びＱ３がオフ状態である期間と、スイッチング素子Ｑ１及びＱ４がオフ状態でかつスイッチング素子Ｑ２及びＱ３がオン状態である期間とが交互に到来するゲート信号を生成する。これにより、一次巻線５１の一端から他端に向けて電流が流れ、また、一次巻線５１の他端から一端に向けて電流が流れる。一次巻線５１に方向の異なる電流が交互に流れると、二次巻線５２、５３には、誘起電圧Ｖ１、及びＶ２が発生する。   When the drive circuit 11 controls the switching elements Q1 to Q4 to be in an on state and an off state, the drive circuit 11 has a period in which the switching elements Q1 and Q4 are in an on state and the switching elements Q2 and Q3 are in an off state, A gate signal is generated in which Q4 is in an off state and switching elements Q2 and Q3 are in an on state alternately. Thereby, a current flows from one end of the primary winding 51 toward the other end, and a current flows from the other end of the primary winding 51 toward the one end. When currents having different directions flow alternately in the primary winding 51, induced voltages V1 and V2 are generated in the secondary windings 52 and 53, respectively.

一次側回路４０には、電源線Ｖｉｎ＋を介してフルブリッジ回路２０に流れる電流を計測するための第１電流検出回路２２が設けられている。この第１電流検出回路２２は、スイッチング素子Ｑ１からＱ４の過電流を防ぐための電流検出回路である。この第１電流検出回路２２の検出結果に基づいて、処理ユニット１０は、電源線Ｖｉｎ＋を介してフルブリッジ回路２０に所定値以上の過電流が流れたことが検出された場合に、スイッチング素子Ｑ１からＱ４を瞬時にオフ状態にするようにドライブ回路１１に指示し、スイッチング素子Ｑ１からＱ４が過電流により破壊されることを防いでいる。   The primary side circuit 40 is provided with a first current detection circuit 22 for measuring a current flowing through the full bridge circuit 20 through the power supply line Vin +. The first current detection circuit 22 is a current detection circuit for preventing an overcurrent of the switching elements Q1 to Q4. Based on the detection result of the first current detection circuit 22, the processing unit 10 detects that an overcurrent of a predetermined value or more has flowed through the full bridge circuit 20 via the power line Vin +. To instruct the drive circuit 11 to turn off Q4 instantaneously to prevent the switching elements Q1 to Q4 from being destroyed by an overcurrent.

一次巻線５１と一次巻線５５とには一次側回路４０のフルブリッジ回路２０が接続される。二次巻線５２及び５３には、この二次巻線５２及び５３に誘起される電圧を全波整流する同期整流回路６０が接続される。電流検出用トランス５４の二次巻線５６には、電流検出回路７０が接続される。   The full bridge circuit 20 of the primary side circuit 40 is connected to the primary winding 51 and the primary winding 55. The secondary windings 52 and 53 are connected to a synchronous rectification circuit 60 that full-wave rectifies the voltage induced in the secondary windings 52 and 53. A current detection circuit 70 is connected to the secondary winding 56 of the current detection transformer 54.

次に、二次巻線側の同期整流回路６０の構成について説明する。
同期整流回路６０は、二次巻線５２及び５３、同期整流スイッチ回路６１、整流平滑回路（チョークコイルＬ１１とコンデンサＣ１１）、第２電流検出回路６２を備える。同期整流回路６０は、二次巻線５２及び５３に誘起される電圧Ｖ１、Ｖ２（誘導起電力）を全波整流して直流電圧に変換する。
この同期整流回路６０において、同期整流スイッチ回路６１を構成するスイッチング素子Ｑ５及びＱ６は、制御部１０１によりオン状態とオフ状態とのタイミングが制御され、二次巻線５２及び５３に誘起される電圧Ｖ１、Ｖ２を同期整流する。同期整流回路６０は、同期整流した直流電圧をチョークコイルＬ１１とコンデンサＣ１１で平滑化し、出力端子Ｏｕｔ１とＯｕｔ２を介して、負荷装置８０に電力を供給する。
負荷装置８０は、例えば、ランプや、モータや、或いは、バッテリ等である。Next, the configuration of the synchronous rectifier circuit 60 on the secondary winding side will be described.
The synchronous rectification circuit 60 includes secondary windings 52 and 53, a synchronous rectification switch circuit 61, a rectification smoothing circuit (choke coil L11 and capacitor C11), and a second current detection circuit 62. The synchronous rectifier circuit 60 performs full-wave rectification on the voltages V1 and V2 (inductive electromotive force) induced in the secondary windings 52 and 53, and converts them into a DC voltage.
In the synchronous rectifier circuit 60, the switching elements Q5 and Q6 constituting the synchronous rectifier switch circuit 61 are controlled by the control unit 101 to control the timing between the on state and the off state, and are induced in the secondary windings 52 and 53. V1 and V2 are synchronously rectified. The synchronous rectification circuit 60 smoothes the synchronously rectified DC voltage with the choke coil L11 and the capacitor C11, and supplies power to the load device 80 via the output terminals Out1 and Out2.
The load device 80 is, for example, a lamp, a motor, a battery, or the like.

同期整流スイッチ回路６１のスイッチング素子Ｑ５及びＱ６は、例えばＭＯＳＦＥＴで構成されている。そして、スイッチング素子Ｑ５及びＱ６のそれぞれには、ボディーダイオードＤ５及びＤ６が並列に接続されている。つまり、スイッチング素子Ｑ５及びＱ６のそれぞれは、ドレイン側に対応するダイオードＤ５及びＤ６のカソード端子が接続され、ソース側にアノード端子が接続される。   The switching elements Q5 and Q6 of the synchronous rectification switch circuit 61 are configured by, for example, MOSFETs. Body diodes D5 and D6 are connected in parallel to switching elements Q5 and Q6, respectively. That is, each of the switching elements Q5 and Q6 is connected to the cathode terminals of the diodes D5 and D6 corresponding to the drain side and to the anode terminal on the source side.

上記同期整流回路６０において、トランス５０の二次巻線のセンタータップ、つまり、二次巻線５２及び５３の接続点の端子ｄは、チョークコイルＬ１１の一端に接続され、チョークコイルＬ１１の他端は、コンデンサＣ１１の正電圧側の電極に接続されるとともに、正電圧側の出力端子Ｏｕｔ１に接続されている。
また、二次巻線５２の端子ｃには、同期整流スイッチ回路６１内のスイッチング素子Ｑ６のドレインが接続され、スイッチング素子Ｑ６のソースは、基準電位線ＧＮＤを介して、基準電位側の出力端子Ｏｕｔ２に接続されている。
また、二次巻線５３の端子ｅには、同期整流スイッチ回路６１内のスイッチング素子Ｑ５のドレインが接続され、スイッチング素子Ｑ５のソースは、基準電位線ＧＮＤを介して出力端子Ｏｕｔ２に接続されている。In the synchronous rectifier circuit 60, the center tap of the secondary winding of the transformer 50, that is, the terminal d of the connection point of the secondary windings 52 and 53 is connected to one end of the choke coil L11 and the other end of the choke coil L11. Are connected to the positive voltage side electrode of the capacitor C11 and to the positive voltage side output terminal Out1.
The terminal c of the secondary winding 52 is connected to the drain of the switching element Q6 in the synchronous rectification switch circuit 61. The source of the switching element Q6 is connected to the output terminal on the reference potential side via the reference potential line GND. Connected to Out2.
The terminal e of the secondary winding 53 is connected to the drain of the switching element Q5 in the synchronous rectification switch circuit 61, and the source of the switching element Q5 is connected to the output terminal Out2 via the reference potential line GND. Yes.

上記構成において、処理ユニット１０は、二次巻線５２、５３に電圧Ｖ２、Ｖ３が誘起されるタイミングに同期して、スイッチング素子Ｑ５及びＱ６のオン状態とオフ状態とのタイミングを制御する。このように、スイッチング素子Ｑ５及びＱ６をオン状態とオフ状態と制御することにより、ダイオードＤ５及びＤ６の順方向電圧Ｖｆにより発生する電力損失を低減することができる。   In the above configuration, the processing unit 10 controls the timing of the switching elements Q5 and Q6 between the on state and the off state in synchronization with the timing at which the voltages V2 and V3 are induced in the secondary windings 52 and 53. As described above, by controlling the switching elements Q5 and Q6 between the on state and the off state, it is possible to reduce the power loss caused by the forward voltage Vf of the diodes D5 and D6.

また、同期整流回路６０には、スイッチング素子Ｑ５（或は、スイッチング素子Ｑ５及びＱ６の両方）に流れる電流を計測する第２電流検出回路６２が設けられている。第２電流検出回路６２は、計測したスイッチング素子Ｑ５（或は、スイッチング素子Ｑ５及びＱ６の両方）に流れる電流を示す信号を処理ユニット１０に出力する。   The synchronous rectifier circuit 60 is provided with a second current detection circuit 62 that measures a current flowing through the switching element Q5 (or both of the switching elements Q5 and Q6). The second current detection circuit 62 outputs a signal indicating the current flowing through the measured switching element Q5 (or both of the switching elements Q5 and Q6) to the processing unit 10.

次に、電流検出回路７０について説明する。
電流検出回路７０は、電流検出用トランス５４の二次巻線５６、整流回路７１、ダイオード７２、分圧回路７３、及び第３電流検出回路７４を備える。
ここで、一次巻線５１、二次巻線５２、５３は、トランス５０を構成し、一次巻線５５、二次巻線５６は、電流検出用トランス５４を構成する。Next, the current detection circuit 70 will be described.
The current detection circuit 70 includes a secondary winding 56 of a current detection transformer 54, a rectifier circuit 71, a diode 72, a voltage dividing circuit 73, and a third current detection circuit 74.
Here, the primary winding 51 and the secondary windings 52 and 53 constitute a transformer 50, and the primary winding 55 and the secondary winding 56 constitute a current detection transformer 54.

本実施形態の電源装置１では、電流検出用トランス５４と電流検出回路７０とを用いて、一次巻線５１に流れる電流を検出することにより、出力電流Ｉｏを間接的に検出するように構成されている。これは、同期整流回路６０のチョークコイルＬ１１に直列に電流検出用トランスを挿入して出力電流Ｉｏを検出する場合、例えば、１００Ａを超えるような出力電流Ｉｏを検出する場合には、電流検出用トランスの検出値にノイズが重畳することがあり、また、発熱の問題が発生する可能性がある。そこで、一次巻線５１に流れる一次側電流を電流検出用トランス５４で検出することにより、出力電流Ｉｏを検出している。なお、同期整流回路６０内で出力電流Ｉｏを検出してもよい。   The power supply device 1 according to the present embodiment is configured to indirectly detect the output current Io by detecting the current flowing through the primary winding 51 using the current detection transformer 54 and the current detection circuit 70. ing. This is because when a current detection transformer is inserted in series with the choke coil L11 of the synchronous rectifier circuit 60 to detect the output current Io, for example, when an output current Io exceeding 100 A is detected, Noise may be superimposed on the detected value of the transformer, and a problem of heat generation may occur. Therefore, the output current Io is detected by detecting the primary current flowing in the primary winding 51 with the current detecting transformer 54. Note that the output current Io may be detected in the synchronous rectifier circuit 60.

電流検出回路７０は、電流検出用トランス５４の二次巻線５６の端子ｍ，ｎに接続される整流回路７１と、ダイオード７２と分圧回路７３と、第３電流検出回路７４と、を有している。ダイオード７２のアノードは、整流回路７１の一方の端子に接続され、カソードは分圧回路７３に接続される。分圧回路７３は、分圧した結果を表す信号Ｓ１を処理ユニット１０に出力する。第３電流検出回路７４の一端は、整流回路７１の一方の端子に接続され、検出した結果を表す信号Ｓ２を処理ユニット１０に出力する。   The current detection circuit 70 includes a rectifier circuit 71 connected to the terminals m and n of the secondary winding 56 of the current detection transformer 54, a diode 72, a voltage dividing circuit 73, and a third current detection circuit 74. doing. The anode of the diode 72 is connected to one terminal of the rectifier circuit 71, and the cathode is connected to the voltage dividing circuit 73. The voltage dividing circuit 73 outputs a signal S1 representing the divided result to the processing unit 10. One end of the third current detection circuit 74 is connected to one terminal of the rectifier circuit 71, and outputs a signal S2 representing the detection result to the processing unit 10.

整流回路７１は、ダイオードブリッジ回路で構成される全波整流回路である。分圧回路７３は、抵抗分圧回路で構成されている。ダイオード７２と分圧回路７３とで構成される回路は、整流回路７１から出力される電流Ｉｃｔの還流ループを形成する。この分圧回路７３から処理ユニット１０に出力される信号Ｓ１は、例えば、スイッチング素子Ｑ１からＱ４の過電流保護用の信号として用いることができる。
ダイオード７２は、後述する第３電流検出回路７４のダイオード７４１において生じるＶｆ（順方向の電圧降下分）を補償するための電圧補償用のダイオードである。The rectifier circuit 71 is a full-wave rectifier circuit configured by a diode bridge circuit. The voltage dividing circuit 73 is configured by a resistance voltage dividing circuit. A circuit composed of the diode 72 and the voltage dividing circuit 73 forms a return loop of the current Ict output from the rectifier circuit 71. The signal S1 output from the voltage dividing circuit 73 to the processing unit 10 can be used as, for example, a signal for overcurrent protection of the switching elements Q1 to Q4.
The diode 72 is a voltage compensating diode for compensating for Vf (a forward voltage drop) generated in a diode 741 of a third current detection circuit 74 described later.

第３電流検出回路７４は、電流検出用トランス５４の二次巻線５６から整流回路７１を介して出力される電流Ｉｃｔにより、出力電流Ｉｏを間接的に検出する。
図４Ａは、第３電流検出回路７４の構成例を示す構成図である。この図４Ａに示すように、第３電流検出回路７４は、ダイオード７４１を介して電流Ｉｃｔにより充電されるコンデンサ７４２と、コンデンサ７４２の両端の電圧を検出するための分圧用の抵抗器７４３、７４４と、ノイズ吸収用のコンデンサ７４５と、抵抗器７４６と、で構成されている。The third current detection circuit 74 indirectly detects the output current Io from the current Ict output from the secondary winding 56 of the current detection transformer 54 via the rectifier circuit 71.
FIG. 4A is a configuration diagram illustrating a configuration example of the third current detection circuit 74. As shown in FIG. 4A, the third current detection circuit 74 includes a capacitor 742 that is charged by a current Ict through a diode 741, and resistors 743 and 744 for voltage division for detecting the voltage across the capacitor 742. And a noise absorbing capacitor 745 and a resistor 746.

ダイオード７４１のアノードは、第３電流検出回路７４の入力端子である。ダイオード７４１のカソードは、抵抗器７４３の一端とコンデンサ７４２の一端とに接続される。ダイオード７４１は、電流のピークを検出する働きをする。   The anode of the diode 741 is an input terminal of the third current detection circuit 74. The cathode of the diode 741 is connected to one end of the resistor 743 and one end of the capacitor 742. The diode 741 serves to detect a current peak.

抵抗器７４３の他端は、抵抗器７４４の一端とコンデンサ７４５の一端と抵抗器７４６の一端とに接続される。
コンデンサ７４２の他端、抵抗器７４４の他端、及びコンデンサ７４５の他端は、接地される。
コンデンサ７４２、コンデンサ７４５、抵抗器７４３、抵抗器７４４、及び抵抗器７４６によって、所望の応答速度で電流を検出する回路が構成される。
抵抗器７４６の他端は、処理ユニット１０のＡＤＣ１１０に接続される。The other end of the resistor 743 is connected to one end of the resistor 744, one end of the capacitor 745, and one end of the resistor 746.
The other end of the capacitor 742, the other end of the resistor 744, and the other end of the capacitor 745 are grounded.
The capacitor 742, the capacitor 745, the resistor 743, the resistor 744, and the resistor 746 constitute a circuit that detects current at a desired response speed.
The other end of the resistor 746 is connected to the ADC 110 of the processing unit 10.

また、図４Ｂは、第３電流検出回路７４の動作を説明するための波形図である。図４Ｂにおいて、横軸は時刻、縦軸は電圧と電流である。
第３電流検出回路７４において、図４Ｂに示す全波整流波形の電流Ｉｃｔが、整流回路７１から第３電流検出回路７４に向けて流れると、電流Ｉｃｔにより第３電流検出回路７４のコンデンサ７４２が充電される。そして、この電流Ｉｃｔにより充電されるコンデンサ７４２の両端の電圧Ｖｃｔは、図４Ｂに示すように、平滑された電圧波形となる。この電圧Ｖｃｔは、抵抗器７４３、７４４により分圧され、抵抗器７４４と抵抗器７４３の接続点Ｎ１には、処理ユニット１０内のＡ／Ｄ変換器（ＡＤＣ）１１０の入力電圧範囲に適合する電圧信号Ｖｓｃが生成される。なお、抵抗器７４４には、並列にノイズ吸収用のコンデンサ７４５が接続されている。FIG. 4B is a waveform diagram for explaining the operation of the third current detection circuit 74. In FIG. 4B, the horizontal axis represents time, and the vertical axis represents voltage and current.
In the third current detection circuit 74, when the current Ict having the full-wave rectification waveform shown in FIG. 4B flows from the rectification circuit 71 toward the third current detection circuit 74, the capacitor 742 of the third current detection circuit 74 is caused by the current Ict. Charged. The voltage Vct across the capacitor 742 charged by this current Ict has a smoothed voltage waveform as shown in FIG. 4B. This voltage Vct is divided by resistors 743 and 744, and a connection point N 1 between the resistors 744 and 743 conforms to an input voltage range of the A / D converter (ADC) 110 in the processing unit 10. A voltage signal Vsc is generated. The resistor 744 is connected with a noise absorbing capacitor 745 in parallel.

そして、この電圧信号Ｖｓｃは、抵抗器７４６を介して、信号Ｓ２として、処理ユニット１０内のＡ／Ｄ変換器１１０に入力される。Ａ／Ｄ変換器１１０は、信号Ｓ２をＡ／Ｄ変換し、このＡ／Ｄ変換したデジタル値の信号を、制御部１０１に入力する。
このように、電流検出回路７０では、一次巻線５１に流れる電流を検出することにより、出力電流Ｉｏを間接的に検出することができるThe voltage signal Vsc is input to the A / D converter 110 in the processing unit 10 as a signal S2 via the resistor 746. The A / D converter 110 performs A / D conversion on the signal S <b> 2 and inputs a digital value signal obtained by the A / D conversion to the control unit 101.
As described above, the current detection circuit 70 can indirectly detect the output current Io by detecting the current flowing through the primary winding 51.

上記構成の電源装置１において、処理ユニット１０内の制御部１０１は、ドライブ回路１１を介して、フルブリッジ回路２０内のスイッチング素子Ｑ１からＱ４のそれぞれにゲート信号Ｇ１からＧ４を供給する。つまり、制御部１０１は、不図示の出力電圧検出回路により、出力電圧Ｖｏｕｔを検出し、この出力電圧Ｖｏｕｔが一定になるように、スイッチング素子Ｑ１からＱ４のオン状態とオフ状態とのタイミング（デューティ比）を制御する。
また、制御部１０１は、ドライブ回路１１を介して、同期整流スイッチ回路６１内のスイッチング素子Ｑ５及びＱ６のそれぞれにゲート信号Ｇ５及びＧ６を供給する。つまり、制御部１０１は、スイッチング素子Ｑ５及びＱ６のオン状態とオフ状態とのタイミングを制御することにより、スイッチング素子Ｑ５及びＱ６に同期整流を行わせる。In the power supply device 1 configured as described above, the control unit 101 in the processing unit 10 supplies the gate signals G1 to G4 to the switching elements Q1 to Q4 in the full bridge circuit 20 via the drive circuit 11, respectively. That is, the control unit 101 detects the output voltage Vout by an output voltage detection circuit (not shown), and the timing (duty) between the ON state and the OFF state of the switching elements Q1 to Q4 so that the output voltage Vout becomes constant. Ratio).
In addition, the control unit 101 supplies gate signals G5 and G6 to the switching elements Q5 and Q6 in the synchronous rectification switch circuit 61 via the drive circuit 11, respectively. That is, the control unit 101 controls the switching elements Q5 and Q6 to perform synchronous rectification by controlling the timing between the ON state and the OFF state of the switching elements Q5 and Q6.

そして、制御部１０１は、スイッチング素子Ｑ１からＱ４のオン状態とオフ状態とのタイミングを制御する場合に、上アーム側のスイッチング素子と、下アーム側のスイッチング素子とが同時にオン状態にすると貫通電流が流れてスイッチング素子が破壊される恐れがあるため、これを回避するために、同時に２つのスイッチング素子がオフ状態にする期間をデッドタイムとして設けている。   When the control unit 101 controls the timing between the ON state and the OFF state of the switching elements Q1 to Q4, if the switching element on the upper arm side and the switching element on the lower arm side are simultaneously turned on, the through current In order to avoid this, the period during which the two switching elements are turned off at the same time is provided as a dead time.

図５は、スイッチング素子Ｑ１からＱ４のゲート信号の波形を示すタイムチャートである。この図５では、横軸に時間ｔを示し、縦軸に、スイッチング素子Ｑ１のゲート信号Ｇ１の波形と、スイッチング素子Ｑ２のゲート信号Ｇ２の波形と、スイッチング素子Ｑ３のゲート信号Ｇ３の波形と、スイッチング素子Ｑ４のゲート信号Ｇ４の波形と、一次巻線５１に印加される電圧波形と、を並べて示している。なお、各ゲート信号が、ハイ信号（Ｈ）の場合に、当該ゲート信号に対応するスイッチング素子がオン状態になり、ロー信号（Ｌ）の場合に、当該ゲート信号に対応するスイッチング素子がオフ状態になる。   FIG. 5 is a time chart showing the waveforms of the gate signals of the switching elements Q1 to Q4. In FIG. 5, the horizontal axis indicates time t, and the vertical axis indicates the waveform of the gate signal G1 of the switching element Q1, the waveform of the gate signal G2 of the switching element Q2, and the waveform of the gate signal G3 of the switching element Q3. The waveform of the gate signal G4 of the switching element Q4 and the voltage waveform applied to the primary winding 51 are shown side by side. When each gate signal is a high signal (H), the switching element corresponding to the gate signal is turned on. When the gate signal is a low signal (L), the switching element corresponding to the gate signal is turned off. become.

この図５において、時刻ｔ０では、スイッチング素子Ｑ１及びＱ３がオフ状態にあり、スイッチング素子Ｑ２及びＱ４がオン状態にある。つまり、時刻ｔ０において、スイッチング素子Ｑ２及びＱ４により、一次巻線５１に流れる電流を還流させている状態にある。
そして、時刻ｔ０の後の時刻ｔ１において、制御部１０１は、ゲート信号Ｇ４をＬにしてスイッチング素子Ｑ４をオフ状態にし、この時刻ｔ１から所定のデッドタイムＤＴ３４を経過した時刻ｔ２において、ゲート信号Ｇ３をＨにしてスイッチング素子Ｑ３をオン状態にする。これは、スイッチング素子Ｑ４をオフ状態にした後に、スイッチング素子Ｑ３を直ちにオン状態にすると、スイッチング素子Ｑ４のターンオフタイムによる動作遅れにより、スイッチング素子Ｑ３とスイッチング素子Ｑ４により貫通電流が流れるためである。これを回避するために、デッドタイムＤＴ３４を設ける。In FIG. 5, at time t0, switching elements Q1 and Q3 are in an off state, and switching elements Q2 and Q4 are in an on state. That is, at time t0, the current flowing through the primary winding 51 is returned by the switching elements Q2 and Q4.
At time t1 after time t0, the control unit 101 sets the gate signal G4 to L to turn off the switching element Q4, and at time t2 when a predetermined dead time DT34 has elapsed from this time t1, the gate signal G3. Is set to H to turn on the switching element Q3. This is because if the switching element Q3 is immediately turned on after the switching element Q4 is turned off, a through current flows through the switching element Q3 and the switching element Q4 due to an operation delay due to the turn-off time of the switching element Q4. In order to avoid this, a dead time DT34 is provided.

そして、時刻ｔ２の後の時刻ｔ３において、制御部１０１は、ゲート信号Ｇ２をＬにしてスイッチング素子Ｑ２をオフ状態にする。つまり、時刻ｔ２から時刻ｔ３までの期間において、一次巻線５１に負極性の電圧が印加される。なお、ここで、負極性の電圧とは、一次巻線５１の端子ｂの電位が、端子ａの電位よりも高い状態を表す。   Then, at time t3 after time t2, the control unit 101 sets the gate signal G2 to L and turns off the switching element Q2. That is, a negative voltage is applied to the primary winding 51 during the period from time t2 to time t3. Here, the negative voltage represents a state in which the potential of the terminal b of the primary winding 51 is higher than the potential of the terminal a.

続いて、時刻ｔ３においてスイッチング素子Ｑ２がオフ状態になった後、所定のデッドタイムＤＴ１２が経過した時刻ｔ４において、制御部１０１は、ゲート信号Ｇ１をＨにしてスイッチング素子Ｑ１をオン状態にする。つまり、スイッチング素子Ｑ２をオフ状態にした後に、スイッチング素子Ｑ１を直ちにオン状態にすると、スイッチング素子Ｑ２のターンオフタイムによる動作遅れにより、スイッチング素子Ｑ１とスイッチング素子Ｑ２に貫通電流が流れる恐れがある。これを回避するために、デッドタイムＤＴ１２を設ける。   Subsequently, after the switching element Q2 is turned off at time t3, at time t4 when a predetermined dead time DT12 has elapsed, the control unit 101 sets the gate signal G1 to H to turn on the switching element Q1. That is, if the switching element Q1 is immediately turned on after the switching element Q2 is turned off, a through current may flow through the switching element Q1 and the switching element Q2 due to an operation delay due to the turn-off time of the switching element Q2. In order to avoid this, a dead time DT12 is provided.

そして、時刻ｔ４の後の時刻ｔ５において、制御部１０１は、ゲート信号Ｇ３をＬにしてスイッチング素子Ｑ３をオフ状態にする。従って、時刻ｔ４から時刻ｔ５の間は、スイッチング素子Ｑ１及びＱ３がオン状態になり、スイッチング素子Ｑ１及びＱ３により、一次巻線５１に流れる電流を還流させている状態になる。   Then, at time t5 after time t4, the control unit 101 sets the gate signal G3 to L and turns off the switching element Q3. Therefore, between the time t4 and the time t5, the switching elements Q1 and Q3 are turned on, and the current flowing through the primary winding 51 is recirculated by the switching elements Q1 and Q3.

続いて、時刻ｔ５においてスイッチング素子Ｑ３がオフ状態になった後、所定のデッドタイムＤＴ３４が経過した時刻ｔ６において、制御部１０１は、ゲート信号Ｇ４をＨにしてスイッチング素子Ｑ４をオン状態にする。つまり、スイッチング素子Ｑ３をオフ状態にした後に、スイッチング素子Ｑ４を直ちにオン状態にすると、スイッチング素子Ｑ３のターンオフタイムによる動作遅れにより、スイッチング素子Ｑ３及びＱ４に貫通電流が流れる恐れがある。これを回避するために、デッドタイムＤＴ３４を設ける。   Subsequently, after the switching element Q3 is turned off at time t5, at time t6 when a predetermined dead time DT34 has elapsed, the control unit 101 sets the gate signal G4 to H to turn on the switching element Q4. That is, if the switching element Q4 is immediately turned on after the switching element Q3 is turned off, a through current may flow through the switching elements Q3 and Q4 due to an operation delay due to the turn-off time of the switching element Q3. In order to avoid this, a dead time DT34 is provided.

そして、時刻ｔ６の後の時刻ｔ７において、制御部１０１は、ゲート信号Ｇ１をＬにしてスイッチング素子Ｑ１をオフ状態にする。つまり、時刻ｔ６から時刻ｔ７までの期間において、一次巻線５１に正極性の電圧が印加される。なお、ここで、正極性の電圧とは、一次巻線５１の端子ａの電位が、端子ｂの電位よりも高い状態を意味している。   Then, at time t7 after time t6, the control unit 101 sets the gate signal G1 to L and turns off the switching element Q1. That is, a positive voltage is applied to the primary winding 51 during the period from time t6 to time t7. Here, the positive voltage means that the potential of the terminal a of the primary winding 51 is higher than the potential of the terminal b.

続いて、時刻ｔ７においてスイッチング素子Ｑ１がオフ状態になった後、所定のデッドタイムＤＴ１２が経過した時刻ｔ８において、制御部１０１は、ゲート信号Ｇ２をＨにしてスイッチング素子Ｑ２をオン状態にする。つまり、スイッチング素子Ｑ１をオフ状態にした後に、スイッチング素子Ｑ２を直ちにオン状態にすると、スイッチング素子Ｑ１のターンオフタイムによる動作遅れにより、スイッチング素子Ｑ１及びＱ２に貫通電流が流れる恐れがある。これを回避するために、デッドタイムＤＴ１２を設ける。   Subsequently, after the switching element Q1 is turned off at time t7, at time t8 when a predetermined dead time DT12 has elapsed, the control unit 101 sets the gate signal G2 to H to turn on the switching element Q2. That is, if the switching element Q2 is immediately turned on after the switching element Q1 is turned off, a through current may flow through the switching elements Q1 and Q2 due to an operation delay due to the turn-off time of the switching element Q1. In order to avoid this, a dead time DT12 is provided.

そして、時刻ｔ８の後の時刻ｔ９において、制御部１０１は、ゲート信号Ｇ４をＬにしてスイッチング素子Ｑ４をオフ状態にする。つまり、時刻ｔ８から時刻ｔ９までの期間は、スイッチング素子Ｑ２及びＱ４がオン状態になり、スイッチング素子Ｑ２及びＱ４により、一次巻線５１に流れる電流を還流させている状態になる。
その後の時刻ｔ９以降の動作は、上述した時刻ｔ１以降の動作が繰り返される。
なお、図５に示す位相シフト量Δは、上アーム側のスイッチング素子Ｑ１のゲート信号Ｇ１と、上アーム側のスイッチング素子Ｑ３のゲート信号Ｇ３との、位相差を示している。Then, at time t9 after time t8, the control unit 101 sets the gate signal G4 to L and turns off the switching element Q4. That is, during the period from time t8 to time t9, the switching elements Q2 and Q4 are turned on, and the current flowing through the primary winding 51 is returned by the switching elements Q2 and Q4.
Subsequent operations after time t9 are repeated after the above-described time t1.
5 indicates a phase difference between the gate signal G1 of the switching element Q1 on the upper arm side and the gate signal G3 of the switching element Q3 on the upper arm side.

また、図６は、記憶部３０に記憶されるデッドタイムテーブル３１の例を示す説明図である。この図６に示すように、記憶部３０には、デッドタイムのデータがテーブルの形式で記憶されている。つまり、フルブリッジ回路２０を構成するスイッチング素子のデッドタイムＤＴ１２とデッドタイムＤＴ３４とが、電源装置１の出力電流Ｉｏに関連づけられてテーブルの形式で記憶されている。制御部１０１は、電源装置１の出力電流Ｉｏの大きさに応じて、図６に示すデッドタイムテーブル３１を参照する。
なお、このデッドタイムテーブル３１は、記憶部３０内において、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）に記憶されている。FIG. 6 is an explanatory diagram showing an example of the dead time table 31 stored in the storage unit 30. As shown in FIG. 6, the storage unit 30 stores dead time data in the form of a table. That is, the dead time DT12 and the dead time DT34 of the switching elements constituting the full bridge circuit 20 are stored in the form of a table in association with the output current Io of the power supply device 1. The control unit 101 refers to the dead time table 31 illustrated in FIG. 6 according to the magnitude of the output current Io of the power supply device 1.
The dead time table 31 is stored in an EEPROM (Electrically Erasable Programmable Read-Only Memory) in the storage unit 30.

また、デッドタイムテーブル３１に記憶されるデッドタイムの初期値のデータは、例えば、ドライブ回路１１の遅延時間のバラツキの平均値と、スイッチング素子Ｑ１からＱ４の特性のバラツキの平均値とに対応して、最適デッドタイムとして推定される値を用いることができる。この初期値のデータは、出力電流値ゼロ（０）、Ｉｏ１、Ｉｏ２、Ｉｏ３、Ｉｏ４、Ｉｏ５，Ｉｏ６ごとに設定される値である。つまり、デッドタイムテーブル３１に記憶される初期値のデータは、ドライブ回路１１の遅延時間と、スイッチング素子Ｑ１からＱ４の特性とが上記平均値に一致する場合に、最適なデッドタイムとなる。   Further, the initial value data of the dead time stored in the dead time table 31 corresponds to, for example, an average value of variations in delay time of the drive circuit 11 and an average value of variations in characteristics of the switching elements Q1 to Q4. Thus, a value estimated as the optimum dead time can be used. This initial value data is a value set for each output current value zero (0), Io1, Io2, Io3, Io4, Io5, and Io6. That is, the initial value data stored in the dead time table 31 is the optimum dead time when the delay time of the drive circuit 11 and the characteristics of the switching elements Q1 to Q4 coincide with the average value.

そして、制御部１０１は、例えば、出力電流Ｉｏの値がＩｏ３の場合に、デッドタイムＤＴ１２として、デッドタイムｄｔ４を選択し、また、デッドタイムＤＴ３４として、デッドタイムｄｔ４’を選択する。そして、制御部１０１は、図３に示したゲート信号Ｇ１からＧ４を生成する場合に、デッドタイムｄｔ４及びデッドタイムｄｔ４’を用いて、ゲート信号Ｇ１からＧ４を生成する。   For example, when the value of the output current Io is Io3, the control unit 101 selects the dead time dt4 as the dead time DT12, and selects the dead time dt4 'as the dead time DT34. When the control unit 101 generates the gate signals G1 to G4 shown in FIG. 3, the control unit 101 generates the gate signals G1 to G4 using the dead time dt4 and the dead time dt4 '.

また、図７Ａ〜図７Ｃは、デッドタイムがＤＴ１、ＤＴ２、ＤＴ３の場合におけるスイッチング素子のドレイン・ソース間電圧Ｖｄｓの例を示す波形図である。ただし、ＤＴ１＜ＤＴ２＜ＤＴ３である。この波形図は、例えば、スイッチング素子Ｑ２のドレイン・ソース間電圧Ｖｄｓの波形の例である。図７ＡはデットタイムがＤＴ１である場合の波形であり、図７ＢはデッドタイムがＤＴ２である場合の波形であり、図７ＣはデッドタイムがＤＴ３である場合の波形である。図７Ａ〜図７Ｃにおいて、横軸は時刻、縦軸は電圧である。
この波形図に示すように、スイッチング素子Ｑ２のドレイン・ソース間電圧は、オン状態にあるゼロ電圧に近い値から、オフ状態の電圧Ｖｏｆｆに上昇する際に、部分共振波形となる。このため、スイッチング素子Ｑ２をどの時点でスイッチングを行うかにより、スイッチング素子Ｑ２のターンオフ時のスイッチングロス（スイッチング損失）が変化する。つまり、デッドタイムＤＴを変化させることにより波形が変化し、この波形の変化に伴い、スイッチングロスが変化する。他のスイッチング素子についても同様である。7A to 7C are waveform diagrams showing examples of the drain-source voltage Vds of the switching element when the dead times are DT1, DT2, and DT3. However, DT1 <DT2 <DT3. This waveform diagram is an example of the waveform of the drain-source voltage Vds of the switching element Q2, for example. 7A shows a waveform when the dead time is DT1, FIG. 7B shows a waveform when the dead time is DT2, and FIG. 7C shows a waveform when the dead time is DT3. 7A to 7C, the horizontal axis represents time, and the vertical axis represents voltage.
As shown in this waveform diagram, when the drain-source voltage of the switching element Q2 rises from a value close to zero voltage in the on state to a voltage Voff in the off state, it becomes a partial resonance waveform. For this reason, the switching loss (switching loss) when the switching element Q2 is turned off varies depending on when the switching element Q2 is switched. That is, the waveform changes by changing the dead time DT, and the switching loss changes as the waveform changes. The same applies to other switching elements.

例えば、図８は、デッドタイムを変化させた場合の電力変換効率の測定例を示す説明図である。
この図８は、前述の図２に示すように、電源装置１の入力側に電圧計５と電流計６とを配置し、電源装置１の出力側に電圧計７と電流計８とを配置する。そして、基準となるデッドタイム（基準デッドタイム）を、＋方向（時間を延ばす方向）と、−方向（時間を短くする方向）とに、所定の時間ΔＴを単位時間として変化させる。For example, FIG. 8 is an explanatory diagram illustrating a measurement example of the power conversion efficiency when the dead time is changed.
8, the voltmeter 5 and the ammeter 6 are arranged on the input side of the power supply device 1 and the voltmeter 7 and the ammeter 8 are arranged on the output side of the power supply device 1 as shown in FIG. To do. Then, the reference dead time (reference dead time) is changed in the + direction (the direction in which the time is extended) and the − direction (the direction in which the time is shortened) as a predetermined time ΔT.

この図８に示す例では、出力電流Ｉｏが一定の条件の基で、基準となるデッドタイムを０とし、デッドタイムを、基準デッドタイムから＋方向に、＋３（基準デッドタイム＋３×ΔＴ）まで変化させ、−方向に、−３（基準デッドタイム−３×ΔＴ）まで変化させている。そして、検査装置２は、デッドタイムの時間幅に応じて変化する電力変換効率ｅを計測する。この図８に示す例では、デッドタイムが「０（基準デッドタイム）」の場合に、最も高い電力変換効率ｅ１１．４となり、デッドタイムが「＋３（基準デッドタイム＋３×ΔＴ）」の場合に、電力変換効率が最も低くなる。   In the example shown in FIG. 8, the reference dead time is set to 0 under the condition that the output current Io is constant, and the dead time is +3 (reference dead time + 3 × ΔT) in the positive direction from the reference dead time. It is changed to −3 (reference dead time−3 × ΔT) in the − direction. And the inspection apparatus 2 measures the power conversion efficiency e which changes according to the time width of a dead time. In the example shown in FIG. 8, when the dead time is “0 (reference dead time)”, the highest power conversion efficiency e11.4 is obtained, and when the dead time is “+3 (reference dead time + 3 × ΔT)”. The power conversion efficiency is the lowest.

図９Ａは、デッドタイムを変化させた場合の電力変換効率の変化を示すグラフであり、図８に示した電力変換効率ｅの測定結果をグラフで示した図ある。
この図９Ａでは、横軸に、デッドタイムの変化を示し、縦軸に電力変換効率のレベルを示している。この図９では、基準となるデッドタイムを０とし、この基準となるデッドタイムを、＋方向と、−方向とに、所定の時間ΔＴを単位時間として変化させた場合の電力変換効率の変化特性を示している。また、縦軸において、符号ｅ１からｅ１２は、電力変換効率のレベルを示している。
この図９Ａの特性曲線Ａ１に示すように、デッドタイムを変化させることにより、電力変換効率が変化し、この例では、デッドタイムがゼロ（０）、つまり、デッドタイムが基準デッドタイムである場合に、電力変換効率が最高になる。FIG. 9A is a graph showing a change in power conversion efficiency when the dead time is changed, and is a graph showing the measurement result of the power conversion efficiency e shown in FIG.
In FIG. 9A, the horizontal axis indicates the change in dead time, and the vertical axis indicates the level of power conversion efficiency. In FIG. 9, the change characteristic of the power conversion efficiency when the reference dead time is set to 0 and the reference dead time is changed in the + direction and the − direction by a predetermined time ΔT as a unit time. Is shown. On the vertical axis, the symbols e1 to e12 indicate the level of power conversion efficiency.
As shown in the characteristic curve A1 in FIG. 9A, the power conversion efficiency changes by changing the dead time. In this example, the dead time is zero (0), that is, the dead time is the reference dead time. In addition, the power conversion efficiency is maximized.

一方、ドライブ回路１１の遅延時間のバラツキや、スイッチング素子Ｑ１からＱ４の特性のバラツキにより、デッドタイムに対する電力変換効率の特性が変化する。図９Ｂは、スイッチング素子の特性のバラツキによる電力変換効率の変化の例を示すグラフである。
この図９Ｂの特性曲線Ｂ１に示すように、デッドタイムが＋１（基準デッドタイム＋ΔＴ）の時に、電力変換効率が最高の効率になることがある。On the other hand, the characteristics of the power conversion efficiency with respect to the dead time change due to variations in the delay time of the drive circuit 11 and variations in the characteristics of the switching elements Q1 to Q4. FIG. 9B is a graph showing an example of changes in power conversion efficiency due to variations in characteristics of switching elements.
As shown in the characteristic curve B1 of FIG. 9B, when the dead time is +1 (reference dead time + ΔT), the power conversion efficiency may be the highest.

このような場合、検査装置２は、「基準デッドタイム＋ΔＴ」のデッドタイムを、電力変換効率ｅが最大となる最適デッドタイムと判定し、この最適デッドタイムと、この最適デッドタイムが適用される出力電流値の情報とを、電源装置１に送信する。電源装置１は、検査装置２から受信した最適デッドタイムと出力電流値の情報に基づいて、記憶部３０内のデッドタイムテーブル３１を最適デッドタイムのデータに書き換える。
なお、デッドタイムには、図５に示すように、デッドタイムＤＴ１２とデッドタイムＤＴ３４の２種類があり、上記最適デッドタイムの設定は、各出力電流Ｉｏの値に応じて、デッドタイムＤＴ１２とデッドタイムＤＴ３４のそれぞれについて設定される。In such a case, the inspection apparatus 2 determines that the dead time of “reference dead time + ΔT” is the optimum dead time that maximizes the power conversion efficiency e, and this optimum dead time and this optimum dead time are applied. Information on the output current value is transmitted to the power supply device 1. The power supply device 1 rewrites the dead time table 31 in the storage unit 30 with the data of the optimum dead time based on the information of the optimum dead time and output current value received from the inspection device 2.
As shown in FIG. 5, there are two types of dead time, dead time DT12 and dead time DT34. The optimum dead time is set according to the value of each output current Io. It is set for each of the times DT34.

また、図１０は、最適デッドタイムの設定処理の流れを示すフローチャートである。この図１０は、上述した電源装置１と検査装置２とにおける最適デッドタイムの設定処理の流れを、フローチャートで示したものである。
なお、デッドタイムには、図５に示したように、デッドタイムＤＴ１２と、デッドタイムＤＴ３４の２種類があるが、デッドタイムＤＴ１２とデッドタイムＤＴ３４のそれぞれについて、最適デッドタイムの設定処理が行われる。ここで、デッドタイムＤＴ１２とデッドタイムＤＴ３４についての最適デッドタイムの設定の順番は、何れが先であってもよく、例えば、デッドタイムＤＴ１２を設定した後に、デッドタイムＤＴ３４の設定を行う。FIG. 10 is a flowchart showing the flow of the optimum dead time setting process. FIG. 10 is a flowchart showing the flow of the optimum dead time setting process in the power supply device 1 and the inspection device 2 described above.
As shown in FIG. 5, there are two types of dead time, dead time DT12 and dead time DT34, and optimum dead time setting processing is performed for each of dead time DT12 and dead time DT34. . Here, the order of setting the optimum dead time for the dead time DT12 and the dead time DT34 may be any first. For example, after setting the dead time DT12, the dead time DT34 is set.

また、図２で説明したように、検査装置２により最適デッドタイムを判定する場合、電源装置１の入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏとが一定になるように設定して、入電流が最小になる場合のデッドタイムを、最適デッドタイムとして判定する簡易な方法がある。
この図１０で示す例は、図２で説明した簡易な方法とは異なり、検査装置２が、電源装置１の入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏと、入力電流Ｉｉｎを取得して電力変換効率を測定し、この測定結果に基づいて最適デッドタイムを判定する例を示している。Further, as described with reference to FIG. 2, when determining the optimum dead time by the inspection device 2, the input voltage Vin, the output voltage Vout, and the output current Io of the power supply device 1 are set to be constant, There is a simple method for determining the dead time when the input current is minimized as the optimum dead time.
In the example shown in FIG. 10, unlike the simple method described in FIG. 2, the inspection device 2 acquires the input voltage Vin, the output voltage Vout, the output current Io, and the input current Iin of the power supply device 1. In this example, the power conversion efficiency is measured, and the optimum dead time is determined based on the measurement result.

以下、図１０を参照して、最適デッドタイムの設定処理の手順について説明する。
なお、図２に示すように、電源装置１の入力側に、入力電圧Ｖｉｎを測定する電圧計５と、入力電流Ｉｉｎを測定する電流計６とが予め配置され、また、電源装置１の出力側に、出力電圧Ｖｏｕｔを測定する電圧計７と、出力電流Ｉｏを測定する電流計８とが予め配置されているものとする。Hereinafter, the procedure for setting the optimum dead time will be described with reference to FIG.
As shown in FIG. 2, a voltmeter 5 that measures the input voltage Vin and an ammeter 6 that measures the input current Iin are arranged in advance on the input side of the power supply device 1, and the output of the power supply device 1 It is assumed that a voltmeter 7 for measuring the output voltage Vout and an ammeter 8 for measuring the output current Io are arranged in advance on the side.

まず、最初に、電源装置１及び検査装置２は、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏとが一定になるように設定する（ステップＳ１１０）。例えば、負荷装置８０として、電子負荷装置を用いて、出力電流Ｉｏが一定になるようにする。
電源装置１の制御部１０１は、出力電流Ｉｏに応じたデッドタイムを、デッドタイムテーブル３１から読み出し、ドライブ回路１１を介して、ゲート信号Ｇ１からＧ４を生成する。なお、この最適デッドタイムの設定処理の開始の時点において、デッドタイムは、基準デッドタイムとなる。First, the power supply device 1 and the inspection device 2 set the input voltage Vin, the output voltage Vout, and the output current Io to be constant (step S110). For example, an electronic load device is used as the load device 80 so that the output current Io is constant.
The control unit 101 of the power supply device 1 reads a dead time corresponding to the output current Io from the dead time table 31 and generates gate signals G1 to G4 via the drive circuit 11. Note that at the start of the optimum dead time setting process, the dead time becomes the reference dead time.

続いて、検査装置２は、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏと、入力電流Ｉｉｎと、を取得し、基準デッドタイムにおける電力変換効率を算出し、この電力変換効率のデータを記憶部２０４に記憶する（ステップＳ１２０）。
続いて、検査装置２は、デッドタイムを現在のデッドタイムを増加方向に＋１（ΔＴ増加）するように電源装置１に指示する（ステップＳ１３０）。このステップＳ１３０の処理が最初に行われる場合、デッドタイムは、「基準デッドタイム＋１×ΔＴ」となる。
続いて、電源装置１は、検査装置２からの指示に基づいて、現在のデッドタイムを＋１（ΔＴ増加）した新たなデッドタイムをデッドタイムテーブル３１に記憶して、デッドタイムを変更する。電源装置１の制御部１０１は、この変更されたデッドタイムに基づいて、ゲート信号Ｇ１からＧ４を生成し、スイッチング素子Ｑ１からＱ４を駆動する（ステップＳ１４０）。Subsequently, the inspection apparatus 2 acquires the input voltage Vin, the output voltage Vout, the output current Io, and the input current Iin, calculates the power conversion efficiency in the reference dead time, and uses the data of the power conversion efficiency as the data. It memorize | stores in the memory | storage part 204 (step S120).
Subsequently, the inspection apparatus 2 instructs the power supply apparatus 1 to increase the current dead time by +1 (ΔT increase) in the increasing direction of the current dead time (step S130). When the process of step S130 is performed first, the dead time is “reference dead time + 1 × ΔT”.
Subsequently, based on an instruction from the inspection device 2, the power supply device 1 stores a new dead time obtained by adding +1 (ΔT increase) to the current dead time in the dead time table 31, and changes the dead time. Based on the changed dead time, the control unit 101 of the power supply device 1 generates the gate signals G1 to G4 and drives the switching elements Q1 to Q4 (step S140).

続いて、検査装置２は、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏと、入力電流Ｉｉｎと、を取得し、電力変換効率を算出し、この電力変換効率のデータを記憶部２０４に記憶する（ステップＳ１５０）。
続いて、検査装置２は、デッドタイムを＋３（基準デッドタイム＋３×ΔＴ）まで変更したか否かを判定する（ステップＳ１６０）。そして、ステップＳ１６０の判定処理において、デッドタイムを＋３まで変更していないと判定された場合（ステップＳ１６０：ＮＯ）、検査装置２は、ステップＳ１３０の処理に戻り、デッドタイムの変更と、電力変換効率の計測処理とを継続する。Subsequently, the inspection apparatus 2 acquires the input voltage Vin, the output voltage Vout, the output current Io, and the input current Iin, calculates the power conversion efficiency, and stores the power conversion efficiency data in the storage unit 204. Store (step S150).
Subsequently, the inspection apparatus 2 determines whether or not the dead time has been changed to +3 (reference dead time + 3 × ΔT) (step S160). If it is determined in the determination process in step S160 that the dead time has not been changed to +3 (step S160: NO), the inspection apparatus 2 returns to the process in step S130 to change the dead time and perform power conversion. Continue the efficiency measurement process.

一方、ステップＳ１６０の判定処理において、デッドタイムを＋３まで変更したと判定された場合（ステップＳ１６０：ＹＥＳ）、検査装置２は、ステップＳ１７０の処理に移行する。
そして、検査装置２は、デッドタイムを−１にする（ステップＳ１７０）。また、検査装置２は、ステップＳ２００において−３ではないと判定された場合、デッドタイムを−１だけ減算する。例えば、デッドタイムが−１の場合、この処理によってデッドタイムは、−２になる。
続いて、電源装置１は、−１にしたデッドタイムまたは１減算したデッドタイムをデッドタイムテーブル３１に記憶して、デッドタイムを変更する。電源装置１は、この変更されたデッドタイムに基づいて、ゲート信号Ｇ１からＧ４を生成し、スイッチング素子Ｑ１からＱ４を駆動する（ステップＳ１８０）。On the other hand, in the determination process of step S160, when it is determined that the dead time has been changed to +3 (step S160: YES), the inspection apparatus 2 proceeds to the process of step S170.
Then, the inspection device 2 sets the dead time to −1 (step S170). Moreover, when it determines with it being not -3 in step S200, the inspection apparatus 2 subtracts -1 by dead time. For example, when the dead time is -1, the dead time becomes -2 by this process.
Subsequently, the power supply device 1 stores the dead time set to -1 or the dead time obtained by subtracting 1 in the dead time table 31 to change the dead time. The power supply device 1 generates the gate signals G1 to G4 based on the changed dead time, and drives the switching elements Q1 to Q4 (step S180).

続いて、検査装置２は、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、出力電流Ｉｏと、入力電流Ｉｉｎと、を取得し、電力変換効率を算出し、この電力変換効率のデータを記憶部２０４に記憶する（ステップＳ１９０）。
続いて、検査装置２は、デッドタイムを−３（基準デッドタイム−３×ΔＴ）まで変更したか否かを判定する（ステップＳ２００）。そして、ステップＳ２００の判定処理において、デッドタイムを−３まで変更していないと判定された場合（ステップＳ２００：ＮＯ）、検査装置２は、ステップＳ１７０の処理に戻り、デッドタイムの変更と、電力変換効率の計測処理とを継続する。Subsequently, the inspection apparatus 2 acquires the input voltage Vin, the output voltage Vout, the output current Io, and the input current Iin, calculates the power conversion efficiency, and stores the power conversion efficiency data in the storage unit 204. Store (step S190).
Subsequently, the inspection apparatus 2 determines whether or not the dead time has been changed to −3 (reference dead time−3 × ΔT) (step S200). If it is determined in the determination process in step S200 that the dead time has not been changed to −3 (step S200: NO), the inspection apparatus 2 returns to the process in step S170, and changes the dead time and the power. Continue the conversion efficiency measurement process.

一方、ステップＳ２００の判定処理において、デッドタイムを−３まで変更したと判定された場合（ステップＳ２００：ＹＥＳ）、検査装置２は、ステップＳ２１０の処理に移行する。
そして、検査装置２は、デッドタイムを基準デッドタイムから±３方向に変化させて計測した電力変換効率のデータに基づいて、電力変換効率が最も高くなるデッドタイムを判定する。つまり、検査装置２は、入力電流Ｉｉｎが一番低くなるデッドタイムを最適デッドタイムと判定する（ステップＳ２１０）。
続いて、検査装置２は、最適デッドタイムの情報を電源装置１に通知する（ステップＳ２２０）。
続いて、電源装置１は、検査装置２から通知された最適デッドタイムを、記憶部３０内のデッドタイムテーブル３１に書き込む（ステップＳ２３０）。
そして、このステップＳ２３０の処理を実行した後に、電源装置１と検査装置２とは、このＰＣＳ４０の最適デッドタイムの設定処理を終える。On the other hand, in the determination process of step S200, when it is determined that the dead time has been changed to −3 (step S200: YES), the inspection apparatus 2 proceeds to the process of step S210.
And the inspection apparatus 2 determines the dead time when the power conversion efficiency becomes the highest based on the data of the power conversion efficiency measured by changing the dead time in the ± 3 direction from the reference dead time. That is, the inspection apparatus 2 determines that the dead time when the input current Iin is the lowest is the optimum dead time (step S210).
Subsequently, the inspection apparatus 2 notifies the power supply apparatus 1 of information on the optimum dead time (step S220).
Subsequently, the power supply device 1 writes the optimum dead time notified from the inspection device 2 in the dead time table 31 in the storage unit 30 (step S230).
Then, after executing the process of step S230, the power supply apparatus 1 and the inspection apparatus 2 finish the setting process of the optimum dead time of the PCS 40.

そして、検査装置２は、上記ステップＳ１１０からＳ２３０までの処理を、異なる幾つかの出力電流Ｉｏに対して繰り返し実行し、それぞれの電流値に応じた最適デッドタイムを判定して電源装置１に通知する。
電源装置１は、検査装置２から取得した最適デッドタイムをデッドタイムテーブル３１に書き込むことにより、デッドタイムテーブル３１に最適デッドタイムを設定する。Then, the inspection device 2 repeatedly performs the processing from step S110 to S230 for several different output currents Io, determines the optimum dead time according to each current value, and notifies the power supply device 1 of the determination. To do.
The power supply device 1 sets the optimum dead time in the dead time table 31 by writing the optimum dead time acquired from the inspection device 2 into the dead time table 31.

なお、検査装置２は、異なる幾つかの出力電流Ｉｏに対してデッドタイムの補正を行う場合に、測定対象となる１つ目の出力電流Ｉｏに対応するデッドタイムを決定するとき、デッドタイムを正負の方向の何れの方向に変化させたときに電力変換効率が最も大きくなったかを記憶してもよい。例えば、デッドタイムを正方向に変化させたときに電力変換効率が最も大きくなると判定された場合、検査装置２は、２つ目の出力電流に対するデッドタイムを決定する際に、正方向からデッドタイムを変化させ、電力変換効率が下がり始め、ピークを迎えたことが検出された時点でデッドタイムの調整を終了してもよい。   When the inspection device 2 corrects the dead time for several different output currents Io, the dead time is determined when determining the dead time corresponding to the first output current Io to be measured. You may memorize | store whether the power conversion efficiency became the largest when it changed to which direction of the positive / negative direction. For example, when it is determined that the power conversion efficiency is maximized when the dead time is changed in the positive direction, the inspection apparatus 2 determines the dead time from the positive direction when determining the dead time for the second output current. The dead time adjustment may be terminated when it is detected that the power conversion efficiency starts to decrease and the peak is detected.

［第２実施形態］
図３に示した電源装置１では、一次巻線５１に流れる電流を、電流検出用トランス５４と電流検出回路７０とを用いて検出することにより、出力電流Ｉｏを間接的に測定している。勿論、出力電流Ｉｏは、同期整流回路６０内に電流検出回路を設けて検出してもよい。[Second Embodiment]
In the power supply device 1 shown in FIG. 3, the output current Io is indirectly measured by detecting the current flowing through the primary winding 51 using the current detection transformer 54 and the current detection circuit 70. Of course, the output current Io may be detected by providing a current detection circuit in the synchronous rectification circuit 60.

図１１は、本発明の第２実施形態に係る電源装置１Ａの構成例を示す構成図である。
この図１１に示す電源装置１Ａは、図３に示す電源装置１と比較すると、図３に示す一次巻線５１側の電流検出用トランス５４と、電流検出回路７０とを除外し、代わりに、同期整流回路６０内に、電流検出用トランス６３と、出力電流検出回路６４とを新たに追加した点が構成上で異なる。また、図３に示す第１電流検出回路２２と、第２電流検出回路６２とを省略した点が構成上で異なる。
他の構成は、図３に示す電源装置１と同様である。このため、同一の構成部分には同一の符号を付し、重複する説明は省略する。FIG. 11 is a configuration diagram showing a configuration example of a power supply device 1A according to the second embodiment of the present invention.
Compared with the power supply device 1 shown in FIG. 3, the power supply device 1A shown in FIG. 11 excludes the current detection transformer 54 and the current detection circuit 70 on the primary winding 51 side shown in FIG. The point that the current detection transformer 63 and the output current detection circuit 64 are newly added in the synchronous rectification circuit 60 is different in configuration. Further, the configuration differs in that the first current detection circuit 22 and the second current detection circuit 62 shown in FIG. 3 are omitted.
Other configurations are the same as those of the power supply device 1 shown in FIG. For this reason, the same code | symbol is attached | subjected to the same component and the overlapping description is abbreviate | omitted.

この図１１に示す電源装置１Ａでは、チョークコイルＬ１１と出力端子Ｏｕｔ１との間に電流検出用トランス６３を挿入し、この電流検出用トランス６３により、電源装置１Ａから負荷装置８０に流れる出力電流Ｉｏを検出する。
電流検出用トランス６３の二次側には、二次巻線側に流れる電流の還流ループを形成するとともに、出力電流Ｉｏの電流値を検出するための出力電流検出回路６４が接続されている。この出力電流検出回路６４には、例えば、図４に示した第３電流検出回路７４と同様な回路が内蔵されており、出力電流検出回路６４により検出された電流信号Ｉｓが、処理ユニット１０に入力される。
そして、上記電源装置１Ａにおける最適デッドタイムの設定動作は、出力電流Ｉｏを同期整流回路６０内の電流検出用トランス６３で検出する点を除いて、第１実施形態の電源装置１と同様にして行われる。このため、重複する説明は、省略する。
このように、第２実施形態の電源装置１Ａでは、出力端子Ｏｕｔ１から負荷装置８０に流れる出力電流Ｉｏを直接検出することにより、出力電流Ｉｏの値に応じた最適デッドタイムを設定することができる。In the power supply device 1A shown in FIG. 11, a current detection transformer 63 is inserted between the choke coil L11 and the output terminal Out1, and the output current Io flowing from the power supply device 1A to the load device 80 by the current detection transformer 63. Is detected.
On the secondary side of the current detection transformer 63, an output current detection circuit 64 for detecting a current value of the output current Io is formed while a circulation loop of a current flowing on the secondary winding side is formed. For example, the output current detection circuit 64 includes a circuit similar to the third current detection circuit 74 shown in FIG. 4, and the current signal Is detected by the output current detection circuit 64 is sent to the processing unit 10. Entered.
The optimum dead time setting operation in the power supply device 1A is the same as that of the power supply device 1 of the first embodiment except that the output current Io is detected by the current detection transformer 63 in the synchronous rectifier circuit 60. Done. For this reason, the overlapping description is omitted.
Thus, in the power supply device 1A of the second embodiment, the optimum dead time can be set according to the value of the output current Io by directly detecting the output current Io flowing from the output terminal Out1 to the load device 80. .

［第３実施形態］
上述した第１実施形態及び第２実施形態では、一次巻線５１をフルブリッジ回路２０で駆動する例について説明したが、本発明は、一次巻線５１を、ハーフブリッジ回路で駆動する場合においても、効果的に適用できるものである。[Third Embodiment]
In the first and second embodiments described above, the example in which the primary winding 51 is driven by the full bridge circuit 20 has been described. However, the present invention can be applied to the case where the primary winding 51 is driven by a half bridge circuit. Can be applied effectively.

図１２は、本発明の第３実施形態に係る電源装置１Ｂの構成例を示す構成図である。
この図１２に示すハーフブリッジ回路２０Ａを備える電源装置１Ｂの回路構成は、一般的によく知られたものである。このハーフブリッジ回路２０Ａは、スイッチング素子Ｑ１及びＱ２を交互にオン状態、オフ状態し、コンデンサＣ２、Ｃ３に蓄積された電荷により、一次巻線５１を駆動する。そして、二次巻線５２、５３に誘起される電圧を、同期整流回路６０（或いは、ダイオード整流回路）により全波整流し、チョークコイルＬ１１を介して負荷装置８０に給電する。
そして、このハーフブリッジ回路２０Ａでは、スイッチング素子Ｑ１及びＱ２の出力容量と、トランス５０のリーケージインダクタンス（漏れインダクタンス）とを共振させることにより、スイッチング素子Ｑ１及びＱ２を零電圧近くでスイッチングし、スイッチング素子Ｑ１及びＱ２のスイッチングロスを低減している。FIG. 12 is a configuration diagram showing a configuration example of a power supply device 1B according to the third embodiment of the present invention.
The circuit configuration of the power supply device 1B including the half bridge circuit 20A shown in FIG. 12 is generally well known. The half-bridge circuit 20A alternately turns on and off the switching elements Q1 and Q2, and drives the primary winding 51 with the electric charges accumulated in the capacitors C2 and C3. Then, the voltage induced in the secondary windings 52 and 53 is full-wave rectified by the synchronous rectifier circuit 60 (or the diode rectifier circuit) and supplied to the load device 80 via the choke coil L11.
In the half-bridge circuit 20A, the switching elements Q1 and Q2 are switched near zero voltage by resonating the output capacitances of the switching elements Q1 and Q2 and the leakage inductance of the transformer 50. The switching loss of Q1 and Q2 is reduced.

上記構成において、スイッチング素子Ｑ１及びＱ２のオン状態とオフ状態との遷移期間に、スイッチング素子Ｑ１及びＱ２が同時にオフ状態になるデッドタイムを設けている。このデッドタイムにおいては、上述した第１実施形態のフルブリッジ回路２０の場合と同様に、スイッチングロスが発生する。
このスイッチングロスを低減するために、検査装置２は、第１実施形態の電源装置１と同様な方法により最適デッドタイムを判定して、電源装置１Ｂ内の記憶部３０に最適デッドタイムを設定する。
これにより、トランス５０に一次側にハーフブリッジ回路２０Ａを用いた電源装置１Ｂにおいても、最適なデッドタイムを設定することができる。In the above configuration, a dead time during which the switching elements Q1 and Q2 are simultaneously turned off is provided in the transition period between the on state and the off state of the switching elements Q1 and Q2. In this dead time, a switching loss occurs as in the case of the full bridge circuit 20 of the first embodiment described above.
In order to reduce this switching loss, the inspection apparatus 2 determines the optimum dead time by the same method as the power supply apparatus 1 of the first embodiment, and sets the optimum dead time in the storage unit 30 in the power supply apparatus 1B. .
Thereby, also in the power supply device 1B using the half bridge circuit 20A on the primary side in the transformer 50, an optimal dead time can be set.

また、本発明の電源装置は、フォワ−ド型のＤＣ−ＤＣコンバ−タ装置に於いて、主スイッチング素子のスイッチング時に部分共振作用を利用して、スイッチング時の損失の発生を低減する場合にも効果的に適用できるものである。
さらに、本発明の電源装置は、プッシュプル型のＤＣ／ＤＣコンバータ装置にも効果的に適用できるものである。The power supply device of the present invention is a forward-type DC-DC converter device that uses a partial resonance action at the time of switching of the main switching element to reduce the occurrence of loss during switching. Can also be effectively applied.
Furthermore, the power supply device of the present invention can be effectively applied to a push-pull type DC / DC converter device.

なお、ここで、本発明と上記実施形態との対応関係について補足して説明する。上記実施形態において、本発明における電源装置は、電源装置１、電源装置１Ａ、又は、電源装置１Ｂが対応する。また、本発明における第１デッドタイムは、記憶部３０のデッドタイムテーブル３１に記憶されるデータであって、最適デッドタイムに書き換えられる前のデッドタイムのデータが対応する。また、第２デッドタイムは、検査装置２により判定された最適デッドタイムが対応し、記憶部３０のデッドタイムテーブル３１は、最終的に、この最適デッドタイムに書き換えられる。
また、本発明におけるスイッチング回路は、フルブリッジ回路２０又はハーフブリッジ回路２０Ａが対応し、本発明におけるスイッチング素子は、例えば、フルブリッジ回路２０内のスイッチング素子Ｑ１からＱ４が対応する。Here, the correspondence relationship between the present invention and the above embodiment will be supplementarily described. In the above-described embodiment, the power supply device according to the present invention corresponds to the power supply device 1, the power supply device 1A, or the power supply device 1B. Further, the first dead time in the present invention is data stored in the dead time table 31 of the storage unit 30, and corresponds to data of the dead time before being rewritten to the optimum dead time. Further, the second dead time corresponds to the optimum dead time determined by the inspection apparatus 2, and the dead time table 31 of the storage unit 30 is finally rewritten to this optimum dead time.
The switching circuit in the present invention corresponds to the full bridge circuit 20 or the half bridge circuit 20A, and the switching elements in the present invention correspond to, for example, the switching elements Q1 to Q4 in the full bridge circuit 20.

（１）そして、上記実施形態において、電源装置１は、スイッチング回路（フルブリッジ回路２０）を構成するスイッチング素子（Ｑ１からＱ４）の第１デッドタイムを記憶する記憶部３０と、入力電流の測定結果に基づいて設定された第２デッドタイムの情報を外部入力する取得部１０２と、記憶部３０に記憶された第１デッドタイムを取得部１０２が取得した第２デッドタイムに書き換える書換部１０３と、記憶部３０に記憶された第２デッドタイムに応じてスイッチング素子（Ｑ１からＱ４）を制御する制御部１０１と、を備える。
このような構成の電源装置１では、入力電流の測定結果に基づいて設定された第２デッドタイム（最適デッドタイム）を外部から取得し、記憶部３０に記憶された第１デッドタイムのデータを第２デッドタイムに書き換える。制御部１０１は、第２デッドタイムに応じてスイッチング素子を制御する。
これにより、電源装置１は、入力電流を測定するための回路やデッドタイムを決定する新たな回路を製品の内部に追加することなく、入力電流が最も少なくなる第２デッドタイム（最適デッドタイム）を製品毎に設定できる。(1) In the above embodiment, the power supply device 1 includes the storage unit 30 that stores the first dead time of the switching elements (Q1 to Q4) that constitute the switching circuit (full bridge circuit 20), and the measurement of the input current. An acquisition unit 102 that externally inputs information on the second dead time set based on the result, and a rewriting unit 103 that rewrites the first dead time stored in the storage unit 30 to the second dead time acquired by the acquisition unit 102. The control unit 101 controls the switching elements (Q1 to Q4) according to the second dead time stored in the storage unit 30.
In the power supply device 1 having such a configuration, the second dead time (optimum dead time) set based on the measurement result of the input current is acquired from the outside, and the first dead time data stored in the storage unit 30 is obtained. Rewrite to the second dead time. The control unit 101 controls the switching element according to the second dead time.
As a result, the power supply device 1 has a second dead time (optimum dead time) in which the input current is minimized without adding a circuit for measuring the input current or a new circuit for determining the dead time. Can be set for each product.

（２）上記実施形態において、取得部１０２は、電力変換効率の測定結果に基づいて設定された第２デッドタイムの情報を外部入力する。
このような構成の電源装置１では、電力変換効率の測定結果に基づいて設定された第２デッドタイム（最適デッドタイム）を外部から取得し、記憶部３０に記憶された第１デッドタイムのデータを第２デッドタイムに書き換える。制御部１０１は、第２デッドタイムに応じてスイッチング素子を制御する。
これにより、電源装置１は、電力変換効率を測定するための回路やデッドタイムを決定する回路を製品の内部に追加することなく、電力変換効率が最大になる第２デッドタイム（最適デッドタイム）を製品毎に設定できる。(2) In the above embodiment, the acquisition unit 102 externally inputs information on the second dead time set based on the measurement result of the power conversion efficiency.
In the power supply device 1 having such a configuration, the second dead time (optimum dead time) set based on the measurement result of the power conversion efficiency is acquired from the outside, and the first dead time data stored in the storage unit 30 To the second dead time. The control unit 101 controls the switching element according to the second dead time.
As a result, the power supply device 1 has a second dead time (optimum dead time) at which the power conversion efficiency is maximized without adding a circuit for measuring the power conversion efficiency and a circuit for determining the dead time inside the product. Can be set for each product.

（３）上記実施形態において、取得部１０２は、第２デッドタイムを取得する際に、入出力電流と入出力電圧に基づいて第２デッドタイムを判定するデッドタイム設定部（検査装置２）から、第２デッドタイムを入力する。
このような構成の電源装置１であれば、デッドタイム設定部（検査装置２）が、電源装置１の入出力電流と入出力電圧に基づいて第２デッドタイムを判定し、電源装置１の取得部１０２は、デッドタイム設定部（検査装置２）から第２デッドタイムの情報を取得して、この第２デッドタイムを記憶部３０に記憶する。
これにより、デッドタイム設定部（検査装置２）は、電力変換効率が最大になる第２デッドタイム（最適デッドタイム）を、電源装置１の入出力電流と入出力電圧に基づいて決定し、電源装置１は、この第２デッドタイムの情報をデッドタイム設定部（検査装置２）から取得して記憶部３０に記憶することができる。(3) In the above embodiment, the acquisition unit 102 obtains the second dead time from the dead time setting unit (inspection apparatus 2) that determines the second dead time based on the input / output current and the input / output voltage. The second dead time is input.
In the power supply device 1 having such a configuration, the dead time setting unit (inspection device 2) determines the second dead time based on the input / output current and the input / output voltage of the power supply device 1, and obtains the power supply device 1. The unit 102 acquires information on the second dead time from the dead time setting unit (inspection apparatus 2), and stores the second dead time in the storage unit 30.
Thus, the dead time setting unit (inspection device 2) determines the second dead time (optimum dead time) at which the power conversion efficiency is maximized based on the input / output current and the input / output voltage of the power supply device 1, and the power supply The device 1 can acquire the information on the second dead time from the dead time setting unit (inspection device 2) and store it in the storage unit 30.

（４）また、上記実施形態の電源装置１において、第２デッドタイム（最適デッドタイム）は、電源装置１への入力電圧Ｖｉｎ、電源装置１からの出力電圧Ｖｏｕｔ、及び電源装置１からの出力電流Ｉｏを一定に保った状態で、記憶部３０に記憶された第１デッドタイムが変化させられたときに、電源装置１の入力電流Ｉｉｎが最も少なくなる値である。
このような構成の電源装置１あれば、電源装置１の入力電圧Ｖｉｎ、電源装置１からの出力電圧Ｖｏｕｔ、及び電源装置１からの出力電流Ｉｏを一定に保った状態で、デッドタイムを変化させて、入力電流Ｉｉｎを測定する。そして、電源装置１は、入力電流が最も少なくなるときのデッドタイムである第２デッドタイム（最適デッドタイム）の情報を、取得部１０２により取得し、この第２デッドタイムを記憶部３０に記憶する。
これにより、電源装置１は、入力電圧Ｖｉｎ、出力電圧Ｖｏｕｔ、及び出力電流Ｉｏを一定に保った状態で、入力電流Ｉｉｎが最も少なくなるときのデッドタイムを、第２デッドタイム（最適デッドタイム）を取得部１０２により取得し、記憶部３０に記憶することができる。(4) In the power supply device 1 of the above embodiment, the second dead time (optimum dead time) is the input voltage Vin to the power supply device 1, the output voltage Vout from the power supply device 1, and the output from the power supply device 1. When the first dead time stored in the storage unit 30 is changed in a state where the current Io is kept constant, the input current Iin of the power supply device 1 is a value that becomes the smallest.
With the power supply device 1 having such a configuration, the dead time is changed while the input voltage Vin of the power supply device 1, the output voltage Vout from the power supply device 1, and the output current Io from the power supply device 1 are kept constant. Then, the input current Iin is measured. Then, the power supply device 1 acquires information on the second dead time (optimal dead time), which is a dead time when the input current becomes the smallest, by the acquisition unit 102 and stores the second dead time in the storage unit 30. To do.
As a result, the power supply device 1 sets the dead time when the input current Iin is minimized while maintaining the input voltage Vin, the output voltage Vout, and the output current Io to be the second dead time (optimum dead time). Can be acquired by the acquisition unit 102 and stored in the storage unit 30.

（５）また、本発明の電源装置において、記憶部３０には、出力電流と第１デッドタイムとの関係が、出力電流毎に記憶され、書換部１０３は、記憶部３０に記憶された出力電流毎の第１デッドタイムを、取得部１０２が取得した出力電流毎の第２デッドタイムにそれぞれ書き換える。
このような構成の電源装置であれば、記憶部３０には、出力電流と第１デッドタイムとの関係が、出力電流毎に記憶される。そして、電源装置１は、取得部１０２により、出力電流毎の第２デッドタイムの情報を取得し、記憶部３０に記憶された出力電流毎の第１デッドタイムを、取得部１０２が取得した出力電流毎の第２デッドタイムにそれぞれ書き換える。
これにより、電源装置１は、出力電流毎に、第２デッドタイム（最適デッドタイム）を設定することができる。(5) Further, in the power supply device of the present invention, the storage unit 30 stores the relationship between the output current and the first dead time for each output current, and the rewrite unit 103 outputs the output stored in the storage unit 30. The first dead time for each current is rewritten to the second dead time for each output current acquired by the acquisition unit 102.
In the power supply device having such a configuration, the storage unit 30 stores the relationship between the output current and the first dead time for each output current. And the power supply device 1 acquires the information of the 2nd dead time for every output current by the acquisition part 102, and the output from which the acquisition part 102 acquired the 1st dead time for every output current memorize | stored in the memory | storage part 30. Rewrite to the second dead time for each current.
Thereby, the power supply device 1 can set the second dead time (optimum dead time) for each output current.

（６）また、本発明の電源装置において、前記スイッチング素子は、ハーフブリッジ回路又はフルブリッジ回路を構成する素子である。
このような構成の電源装置であれば、ハーフブリッジ回路又はフルブリッジ回路を構成するスイッチング素子に対して、電力変換効率を最大にする第２デッドタイム（最適デッドタイム）を設定することができる。(6) Moreover, in the power supply device of the present invention, the switching element is an element constituting a half bridge circuit or a full bridge circuit.
If it is a power supply device of such a structure, the 2nd dead time (optimal dead time) which maximizes power conversion efficiency can be set with respect to the switching element which comprises a half bridge circuit or a full bridge circuit.

（７）また、本発明の電源装置１において、ハーフブリッジ回路又はフルブリッジ回路（フルブリッジ回路２０）において、スイッチング素子（Ｑ１からＱ４）は、部分共振作用を利用してスイッチングされる。
このような構成の電源装置１であれば、部分共振型のフルブリッジ回路又はハーフブリッジ回路を構成するスイッチング素子（Ｑ１からＱ４）に対して、電力変換効率を最大にする第２デッドタイム（最適デッドタイム）を設定することができる。(7) Moreover, in the power supply device 1 of the present invention, in the half-bridge circuit or the full-bridge circuit (full-bridge circuit 20), the switching elements (Q1 to Q4) are switched using a partial resonance action.
With the power supply device 1 having such a configuration, the second dead time (optimum) for maximizing the power conversion efficiency with respect to the switching elements (Q1 to Q4) constituting the partial resonance type full bridge circuit or half bridge circuit. Dead time) can be set.

（８）また、本発明の検査装置２は、スイッチング回路（フルブリッジ回路２０）のスイッチング素子（Ｑ１からＱ４）の第１デッドタイムが、外部入力されるデッドタイムの情報により変更可能な電源装置１に対して、第１デッドタイムを変更するように指示して電源装置の入力電流を計測する測定部２０１と、測定部２０１により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する判定部２０２と、第２デッドタイムの情報を電源装置１に通知して、電源装置１において第１デッドタイムを第２デッドタイムに設定させる書込部２０３と、を備える。
このような構成の検査装置２では、電源装置１に対して、第１デッドタイムを変更するように指示して、スイッチング素子（Ｑ１からＱ４）のデッドタイムを変更させながら、電源装置１の入力電流を計測する。そして、検査装置２は、入力電流の測定結果に基づいて、入力電流が最も少なくなるデッドタイムを、第２デッドタイム（最適デッドタイム）と判定する。そして、検査装置２は、このデッドタイムの情報を電源装置１に通知して、電源装置１において第１デッドタイムを第２デッドタイムに設定させる。
これにより、検査装置２は、電源装置１のスイッチング回路（フルブリッジ回路２０）のスイッチング素子（Ｑ１からＱ４）のデッドタイムを変更させながら、入力電流を測定して、第２デッドタイム（最適デッドタイム）を判定することができる。そして、検査装置２は、この第２デッドタイムを電源装置１に通知して、記憶部３０に記憶させることができる。
このため、電源装置１は、入力電流を測定するための新たな回路やデッドタイムを決定する回路を製品の内部に追加することなく、入力電流が最も少なくなる第２デッドタイム（最適デッドタイム）を製品毎に設定することができる。(8) Moreover, the inspection apparatus 2 of the present invention is a power supply apparatus in which the first dead time of the switching elements (Q1 to Q4) of the switching circuit (full bridge circuit 20) can be changed by information on dead time input from the outside. 1, the measurement unit 201 that instructs to change the first dead time and measures the input current of the power supply device, and the input current is the most based on the measured value of the input current measured by the measurement unit 201 The determination unit 202 that determines the dead time when the dead time is reduced as the second dead time, and notifies the power supply apparatus 1 of the information on the second dead time, and causes the power supply apparatus 1 to set the first dead time as the second dead time. And a writing unit 203.
In the inspection apparatus 2 having such a configuration, the power supply apparatus 1 is instructed to change the first dead time, and the input of the power supply apparatus 1 is changed while changing the dead time of the switching elements (Q1 to Q4). Measure current. And the inspection apparatus 2 determines the dead time when the input current is the smallest as the second dead time (optimal dead time) based on the measurement result of the input current. Then, the inspection apparatus 2 notifies the power supply apparatus 1 of the dead time information, and causes the power supply apparatus 1 to set the first dead time to the second dead time.
As a result, the inspection device 2 measures the input current while changing the dead time of the switching elements (Q1 to Q4) of the switching circuit (full bridge circuit 20) of the power supply device 1, and the second dead time (optimum dead time). Time). Then, the inspection apparatus 2 can notify the power supply apparatus 1 of the second dead time and store it in the storage unit 30.
For this reason, the power supply device 1 has the second dead time (optimum dead time) in which the input current is minimized without adding a new circuit for measuring the input current or a circuit for determining the dead time inside the product. Can be set for each product.

（９）また、本発明の検査装置２において、測定部２０１は、電源装置１への入力電圧、電源装置１からの出力電圧、及び電源装置１からの出力電流を一定に保った状態で、電源装置１に対して、第１デッドタイムを変更するように指示して電力変換効率を計測し、判定部２０２は、測定部２０１により計測された入力電流の測定値に基づいて、電力変換効率が最も高くなるときのデッドタイムを第２デッドタイムとして判定する。
このような構成の検査装置であれば、検査装置は、電源装置への入力電圧、電源装置からの出力電圧、及び電源装置からの出力電流を一定に保った状態で、電源装置に対して第１デッドタイムを変更するように指示して電力変換効率を計測し、電源装置の電力変換効率が最も高くなるときのデッドタイムを第２デッドタイムとして判定する。
これにより、検査装置は、電力変換効率を測定することにより、第２デッドタイム（最適デッドタイム）を、容易に判定することができる。(9) In the inspection apparatus 2 of the present invention, the measurement unit 201 maintains a constant input voltage to the power supply apparatus 1, output voltage from the power supply apparatus 1, and output current from the power supply apparatus 1. The power conversion device is instructed to change the first dead time to measure the power conversion efficiency, and the determination unit 202 determines the power conversion efficiency based on the measured value of the input current measured by the measurement unit 201. Is determined as the second dead time.
In the case of the inspection device having such a configuration, the inspection device performs the first operation with respect to the power supply device while keeping the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device constant. The power conversion efficiency is measured by instructing to change one dead time, and the dead time when the power conversion efficiency of the power supply device becomes the highest is determined as the second dead time.
Thereby, the inspection apparatus can easily determine the second dead time (optimum dead time) by measuring the power conversion efficiency.

（１０）また、本発明の電源装置１の最適化方法は、電源装置１のスイッチング回路（フルブリッジ回路２０）を構成するスイッチング素子（Ｑ１からＱ４）のデッドタイムを検査装置２により最適化する電源装置１の最適化方法であって、電源装置１が、第１デッドタイムを検査装置２からの指示により変更する手順を含み、検査装置２が、電源装置１に対して、第１デッドタイムを変更させるように指示するとともに、電源装置１の入力電流を測定する手順と、検査装置２が、入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する手順と、検査装置２が、第２デッドタイムの情報を電源装置１に通知して、電源装置１において、第１デッドタイムを第２デッドタイムに設定させる手順と、を含むことを特徴とする。
このような電源装置１の最適化方法であれば、検査装置２は、スイッチング素子（Ｑ１からＱ４）の第１デッドタイムが変更可能な電源装置１に対して、第１デッドタイムを変更するように指示して電源装置１の入力電流を測定する。そして、検査装置２は、この入力電流の測定結果に基づいて、入力電流が最も少なくなる第２デッドタイム（最適デッドタイム）を判定する。そして、検査装置２は、第２デッドタイムの情報を電源装置１に送信して、電源装置１において第１デッドタイムを第２デッドタイムに設定させる。
これにより、電源装置１は、入力電流を測定するための回路やデッドタイムを決定する新たな回路を製品の内部に追加することなく、力電流が最も少なくなる最適デッドタイムを製品毎に設定できる。(10) Further, the optimization method of the power supply device 1 according to the present invention optimizes the dead time of the switching elements (Q1 to Q4) constituting the switching circuit (full bridge circuit 20) of the power supply device 1 by the inspection device 2. A method for optimizing a power supply apparatus 1 includes a procedure in which the power supply apparatus 1 changes a first dead time according to an instruction from the inspection apparatus 2, and the inspection apparatus 2 has a first dead time with respect to the power supply apparatus 1. And a procedure for measuring the input current of the power supply device 1 and the inspection device 2 determines the second dead time when the input current is minimized based on the measurement result of the input current. And the inspection apparatus 2 notifies the power supply apparatus 1 of the information on the second dead time, and causes the power supply apparatus 1 to set the first dead time to the second dead time. Characterized in that it comprises a forward, a.
With such an optimization method of the power supply device 1, the inspection device 2 changes the first dead time with respect to the power supply device 1 in which the first dead time of the switching elements (Q1 to Q4) can be changed. To measure the input current of the power supply device 1. Then, the inspection apparatus 2 determines a second dead time (optimum dead time) at which the input current is minimized based on the measurement result of the input current. Then, the inspection device 2 transmits information on the second dead time to the power supply device 1 and causes the power supply device 1 to set the first dead time to the second dead time.
Thereby, the power supply device 1 can set the optimum dead time for which the force current is minimized for each product without adding a circuit for measuring the input current and a new circuit for determining the dead time to the inside of the product. .

（１１）また、本発明の電源装置１の最適化方法は、第２デッドタイムは、電源装置１への入力電圧、電源装置１からの出力電圧、及び電源装置１からの出力電流を一定に保った状態で、第１デッドタイムが変化させられたとき、電源装置１の入力電流が最も少なくなる値である。
このような電源装置１の最適化方法であれば、検査装置２は、電源装置１への入力電圧、電源装置１からの出力電圧、及び電源装置１からの出力電流を一定に保った状態で、デッドタイムを変化させる。そして、検査装置２は、入力電流が最も少なくなるときのデッドタイムを第２デッドタイム（最適デッドタイム）と判定する。
これにより、検査装置２は、入力電流を測定することにより、電源装置１の最適デッドタイム（第２デッドタイム）を容易に判定することができる。(11) Further, according to the optimization method of the power supply device 1 of the present invention, the input voltage to the power supply device 1, the output voltage from the power supply device 1, and the output current from the power supply device 1 are constant during the second dead time. In this state, when the first dead time is changed, the input current of the power supply device 1 is the smallest value.
With such an optimization method for the power supply device 1, the inspection device 2 maintains a constant input voltage to the power supply device 1, output voltage from the power supply device 1, and output current from the power supply device 1. , Change the dead time. Then, the inspection device 2 determines that the dead time when the input current becomes the smallest is the second dead time (optimum dead time).
Thereby, the test | inspection apparatus 2 can determine the optimal dead time (2nd dead time) of the power supply device 1 easily by measuring input current.

（１２）また、電源装置１の最適化方法において、検査装置２が、第１の出力電流に対する第２デッドタイムを決定したとき、第１デッドタイムを変化させた正負方向を示す情報に基づいて第２の出力電流に対する第２デッドタイムを決定する手順を含む。
このような電源装置１の最適化方法であれば、検査装置２は、異なる幾つかの出力電流に対してデッドタイムの補正を行う場合に、測定対象となる１つ目の出力電流に対応するデッドタイムを決定するとき、デッドタイムを正負の方向の何れの方向に変化させたときに、入力電流が最も少なくなった、または電力変換効率が最も大きくなったかを記憶する。例えば、デッドタイムを正方向に変化させたときに電力変換効率が最も大きくなると判定された場合、検査装置２は、２つ目の出力電流に対するデッドタイムを決定する際に、正方向からデッドタイムを変化させ、電力変換効率が下がり始め、ピークを迎えたことが検出された時点でデッドタイムの調整を終了する。
これにより、検査装置２は、幾つかの出力電流に対してデッドタイムの補正を行う場合に、迅速に第２デッドタイム（最適デッドタイム）を判定することができる。(12) Moreover, in the optimization method of the power supply device 1, when the inspection device 2 determines the second dead time for the first output current, based on the information indicating the positive / negative direction in which the first dead time is changed. Determining a second dead time for the second output current.
With such an optimization method of the power supply device 1, the inspection device 2 corresponds to the first output current to be measured when the dead time is corrected for several different output currents. When determining the dead time, it is stored whether the input current is the smallest or the power conversion efficiency is the largest when the dead time is changed in any of the positive and negative directions. For example, when it is determined that the power conversion efficiency is maximized when the dead time is changed in the positive direction, the inspection apparatus 2 determines the dead time from the positive direction when determining the dead time for the second output current. When the power conversion efficiency starts to decrease and the peak is detected, the dead time adjustment is terminated.
Thereby, the test | inspection apparatus 2 can determine a 2nd dead time (optimal dead time) rapidly, when correcting dead time with respect to some output current.

以上、本発明の実施の形態について説明したが、本発明の電源装置１は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。   As mentioned above, although embodiment of this invention was described, the power supply device 1 of this invention is not limited only to the above-mentioned example of illustration, A various change can be added in the range which does not deviate from the summary of this invention. Of course.

なお、上述した電源装置１，１Ａ，１Ｂにおける処理ユニット１０、制御部１０１、及び検査装置２は専用のハードウェアにより実現されるものであってもよく、また、各機能部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによりその機能を実現させるものであってもよい。
すなわち、上述の処理ユニット１０、及び検査装置２に、ＣＰＵ、ＲＯＭ、及びＲＡＭ等を有するマイクロコントローラやマイクロコンピュータ等のコンピュータシステムを搭載し、ＣＰＵが、ソフトウェアプログラムを読み込み実行することにより、処理ユニット１０の一部又は全部の処理機能を実現してもよい。Note that the processing unit 10, the control unit 101, and the inspection device 2 in the power supply devices 1, 1A, and 1B described above may be realized by dedicated hardware, and realize the functions of the respective functional units. The program may be recorded on a computer-readable recording medium, the program recorded on the recording medium may be read into a computer system and executed to realize the function.
That is, the processing unit 10 and the inspection apparatus 2 are equipped with a computer system such as a microcontroller or a microcomputer having a CPU, a ROM, a RAM, and the like, and the CPU reads and executes a software program. A part or all of the processing functions of 10 may be realized.

１，１Ａ，１Ｂ・・・電源装置、２・・・検査装置、
１０・・・処理ユニット、１１・・・ドライブ回路、
２０・・・フルブリッジ回路、
２０Ａ・・・ハーフブリッジ回路、２１・・・直流電源、
３０・・・記憶部、３１・・・デッドタイムテーブル
４０・・・一次側回路、５０・・・トランス、５１・・・一次巻線、
５２，５３・・・二次巻線、５４・・・電流検出用トランス、
６０・・・同期整流回路、６１・・・同期整流スイッチ回路、
７０・・・電流検出回路、７４・・・第３電流検出回路、８０・・・負荷装置、
１０１・・・制御部、１０２・・・取得部、１０３・・・書換部、
２０１・・・測定部、２０２・・・判定部、
２０３・・・書込部、２０４・・・記憶部、
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６・・・スイッチング素子1, 1A, 1B ... power supply device, 2 ... inspection device,
10 ... processing unit, 11 ... drive circuit,
20: Full bridge circuit,
20A ... half bridge circuit, 21 ... DC power supply,
30 ... Storage unit, 31 ... Dead time table 40 ... Primary circuit, 50 ... Transformer, 51 ... Primary winding,
52, 53 ... secondary winding, 54 ... current detection transformer,
60 ... synchronous rectification circuit, 61 ... synchronous rectification switch circuit,
70 ... Current detection circuit, 74 ... Third current detection circuit, 80 ... Load device,
101 ... Control unit, 102 ... Acquisition unit, 103 ... Rewrite unit,
201 ... measurement unit, 202 ... determination unit,
203 ... writing unit, 204 ... storage unit,
Q1, Q2, Q3, Q4, Q5, Q6 ... Switching elements

Claims (7)

スイッチング回路を構成するスイッチング素子の第１デッドタイムを記憶する記憶部と、
入力電流の測定結果に基づいて設定された第２デッドタイムの情報を外部入力する取得部と、
前記記憶部に記憶された前記第１デッドタイムを前記取得部が取得した前記第２デッドタイムに書き換える書換部と、
前記記憶部に記憶された前記第２デッドタイムに応じて前記スイッチング素子を制御する制御部と、
を備え、
前記第２デッドタイムは、電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記記憶部に記憶された前記第１デッドタイムが変化させられたときに、前記電源装置の入力電流が最も少なくなる値であって、
前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、
前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、
前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とする
ことを特徴とする電源装置。 A storage unit for storing a first dead time of a switching element constituting the switching circuit;
An acquisition unit for externally inputting second dead time information set based on the measurement result of the input current;
A rewriting unit for rewriting the first dead time stored in the storage unit with the second dead time acquired by the acquisition unit;
A control unit that controls the switching element according to the second dead time stored in the storage unit;
With
The second dead time is the first dead time stored in the storage unit while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant. Is the value at which the input current of the power supply device is the smallest when
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. A power supply device having a dead time value . 前記取得部は、前記第２デッドタイムを取得する際に、
入出力電流と入出力電圧に基づいて前記第２デッドタイムを判定するデッドタイム設定部から、前記第２デッドタイムを入力する
ことを特徴とする請求項１に記載の電源装置。 When the acquisition unit acquires the second dead time,
The power supply device according to claim 1, characterized in that the dead time setting unit determines the second dead time based on the output current and the output voltage, and inputs the second dead time. 前記記憶部には、前記出力電流と前記第１デッドタイムとの関係が、出力電流毎に記憶され、
前記書換部は、前記記憶部に記憶された出力電流毎の前記第１デッドタイムを、前記取得部が取得した出力電流毎の前記第２デッドタイムにそれぞれ書き換える
ことを特徴とする請求項１に記載の電源装置。 In the storage unit, the relationship between the output current and the first dead time is stored for each output current,
The rewriting unit rewrites the first dead time for each output current stored in the storage unit to the second dead time for each output current acquired by the acquisition unit, respectively. The power supply described. 前記スイッチング素子は、
フルブリッジ回路またはハーフブリッジ回路を構成する素子である
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。 The switching element is
The power supply device according to any one of claims 1 to 3, characterized in that the element constituting the full bridge circuit or half-bridge circuit. 前記ハーフブリッジ回路又はフルブリッジ回路において、
前記スイッチング素子は、部分共振作用を利用してスイッチングされる
ことを特徴とする請求項４に記載の電源装置。 In the half bridge circuit or the full bridge circuit,
The power supply device according to claim 4 , wherein the switching element is switched using a partial resonance action. スイッチング回路のスイッチング素子の第１デッドタイムが、外部入力されるデッドタイムの情報により変更可能な電源装置に対して、前記第１デッドタイムを変更するように指示して前記電源装置の入力電流を計測する測定部と、
前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する判定部と、
前記第２デッドタイムの情報を前記電源装置に通知して、前記電源装置において前記第１デッドタイムを前記第２デッドタイムに設定させる書込部と、
を備え、
前記測定部は、前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記電源装置に対して、前記第１デッドタイムを変更するように指示して電力変換効率を計測し、最も電力変換効率が高くなるデッドタイムを第２デッドタイムと判定し、
前記判定部は、前記測定部により計測された入力電流の測定値に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムとして判定し、
前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、
前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、
前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とする
ことを特徴とする検査装置。 Instructing the power supply device that the first dead time of the switching element of the switching circuit can be changed according to the information of the dead time inputted externally to change the first dead time, and changing the input current of the power supply device A measuring unit to measure,
Based on the measured value of the input current measured by the measurement unit, a determination unit that determines the dead time when the input current is the smallest as the second dead time;
A writing unit for notifying the power supply device of information on the second dead time, and setting the first dead time to the second dead time in the power supply device;
With
The measurement unit sets the first dead time for the power supply device while maintaining a constant input voltage to the power supply device, an output voltage from the power supply device, and an output current from the power supply device. Instruct to change, measure the power conversion efficiency, determine the dead time when the power conversion efficiency is the highest as the second dead time,
The determination unit determines the dead time when the input current is the smallest as the second dead time based on the measured value of the input current measured by the measurement unit,
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. An inspection apparatus characterized by a dead time value . 電源装置のスイッチング回路を構成するスイッチング素子のデッドタイムを検査装置により最適化する電源装置の最適化方法であって、
前記電源装置が、第１デッドタイムを前記検査装置からの指示により変更する手順を含み、
前記検査装置が、前記電源装置に対して、前記第１デッドタイムを変更させるように指示するとともに、前記電源装置の入力電流を測定する手順と、
前記検査装置が、前記入力電流の測定結果に基づいて、最も入力電流が少なくなるときのデッドタイムを第２デッドタイムと判定する手順と、
前記検査装置が、前記第２デッドタイムの情報を前記電源装置に通知して、前記電源装置において、前記第１デッドタイムを前記第２デッドタイムに設定させる手順と、
を含み、
前記第２デッドタイムは、
前記電源装置への入力電圧、前記電源装置からの出力電圧、及び前記電源装置からの出力電流を一定に保った状態で、前記第１デッドタイムが変化させられたとき、前記電源装置の電力変換効率が最も高くなる値であって、
前記第１デッドタイムを、正方向と負方向とに所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２デッドタイムの値とし、
前記一定に保たれた前記電源装置からの出力電流である第１出力電流を、電流値の値が異なる第２出力電流に変えて、第２出力電流に対応する第２デッドタイムを決定する際、
前記第１出力電流に対応する第２デッドタイムを求めたときに、第１デッドタイムを正方向と負方向のいずれの方向に所定時間を単位時間として変化させたときに第２デッドタイムを求めることができたかを示す情報に基づいて、
前記第１デッドタイムを、前記情報の示す方向に所定時間を単位時間として変化させたとき、前記電源装置の入力電流が最も少なくなるときの第１デッドタイムを第２出力電流に対応する第２デッドタイムの値とする
ことを特徴とする電源装置の最適化方法。 A power supply device optimization method for optimizing a dead time of a switching element constituting a switching circuit of a power supply device by an inspection device,
The power supply device includes a procedure for changing a first dead time according to an instruction from the inspection device,
The inspection device instructs the power supply device to change the first dead time, and measures the input current of the power supply device;
A procedure in which the inspection apparatus determines, based on the measurement result of the input current, a dead time when the input current is the smallest as a second dead time;
The inspection apparatus notifies the power supply apparatus of the information on the second dead time, and the power supply apparatus sets the first dead time to the second dead time.
Including
The second dead time is
When the first dead time is changed while the input voltage to the power supply device, the output voltage from the power supply device, and the output current from the power supply device are kept constant, the power conversion of the power supply device Which is the most efficient value,
The first dead time, when the positive and negative direction is varied as a unit time for a predetermined time, the first dead time when the input current of the power supply is minimized and the value of the second dead time ,
When determining the second dead time corresponding to the second output current by changing the first output current, which is the output current from the power supply device kept constant, to the second output current having a different current value ,
When the second dead time corresponding to the first output current is obtained, the second dead time is obtained when the first dead time is changed in either the positive direction or the negative direction with a predetermined time as a unit time. Based on information that indicates whether
When the first dead time is changed in the direction indicated by the information with a predetermined time as a unit time, the first dead time when the input current of the power supply device becomes the smallest corresponds to the second output current. A method for optimizing a power supply device, characterized in that a dead time value is set .
JP2015550516A 2013-11-29 2013-11-29 Power supply device, inspection device, and optimization method of power supply device Active JP6171205B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082240 WO2015079573A1 (en) 2013-11-29 2013-11-29 Power-supply device, inspection device, and optimization method for power-supply device

Publications (2)

Publication Number Publication Date
JPWO2015079573A1 JPWO2015079573A1 (en) 2017-03-16
JP6171205B2 true JP6171205B2 (en) 2017-08-09

Family

ID=53198558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550516A Active JP6171205B2 (en) 2013-11-29 2013-11-29 Power supply device, inspection device, and optimization method of power supply device

Country Status (2)

Country Link
JP (1) JP6171205B2 (en)
WO (1) WO2015079573A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010134A1 (en) * 2015-07-13 2017-01-19 シャープ株式会社 Power conversion device and control method therefor
JP6662151B2 (en) * 2016-03-31 2020-03-11 住友電気工業株式会社 DC / DC converter, computer program, and method of controlling DC / DC converter
DE102019204280A1 (en) 2019-03-27 2020-10-01 Zf Friedrichshafen Ag Control unit for determining a dead time for power electronic switches
JP7409169B2 (en) * 2019-06-18 2024-01-09 株式会社オートネットワーク技術研究所 Isolated DC/DC converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003125588A (en) * 2001-10-12 2003-04-25 Mitsubishi Electric Corp Power converter
JP2003174773A (en) * 2001-12-04 2003-06-20 Matsuda Micronics Corp Power supply
JP3706852B2 (en) * 2002-10-17 2005-10-19 Ｔｄｋ株式会社 Switching power supply
US20050281058A1 (en) * 2004-06-21 2005-12-22 Issa Batarseh Dynamic optimization of efficiency using dead time and FET drive control
US7098640B2 (en) * 2004-07-06 2006-08-29 International Rectifier Corporation Method and apparatus for intelligently setting dead time
US7589506B2 (en) * 2005-11-03 2009-09-15 International Rectifier Corporation Signal-to-noise improvement for power loss minimizing dead time
JP2009011045A (en) * 2007-06-27 2009-01-15 Nec Electronics Corp Switching regulator and direct-current voltage conversion method
JP2013062952A (en) * 2011-09-13 2013-04-04 Ricoh Co Ltd Switching circuit, electronic circuit and switching method
JP5930700B2 (en) * 2011-12-21 2016-06-08 株式会社日立情報通信エンジニアリング Switching power supply device and control method thereof

Also Published As

Publication number Publication date
JPWO2015079573A1 (en) 2017-03-16
WO2015079573A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
JP5950635B2 (en) Power supply device and image forming apparatus
JP5453508B2 (en) Isolated flyback converter with efficient light load operation
US10892687B2 (en) Asymmetric power converter, power converters, and operating power converters
US10008945B2 (en) Switching power supply device
US9979271B2 (en) Power converter with zero-voltage switching control
JP6932633B2 (en) Switching power supply
JP6171205B2 (en) Power supply device, inspection device, and optimization method of power supply device
JP2018198509A (en) Control apparatus
JP5195849B2 (en) DC-DC converter
JP2011130577A (en) Dc power supply unit
JP2015122946A (en) Synchronous rectifier and method for controlling the same
JP5241571B2 (en) Switching power supply
JP2003244953A (en) Dc-dc converter
US9627988B2 (en) Switch control circuit and resonant converter including the same
US20160285358A1 (en) Power factor correction circuit
JP2010252610A (en) Dc-dc converter
JP7102265B2 (en) Switching power supply and switching power supply control circuit
JP6015947B2 (en) Switching power supply device and control method thereof
JP6080326B2 (en) Power supply device, inspection device, and optimization method of power supply device
JP4167811B2 (en) Switching power supply
JP2014119354A (en) Current detection circuit
JP2017147851A (en) Electric power conversion system
JP2016059182A (en) Switching power supply unit
JP2022531634A (en) Resonant inverter and conversion method
JP4370844B2 (en) DC converter

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170501

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170609

R150 Certificate of patent or registration of utility model

Ref document number: 6171205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150