JP2017147851A - Electric power conversion system - Google Patents
Electric power conversion system Download PDFInfo
- Publication number
- JP2017147851A JP2017147851A JP2016027951A JP2016027951A JP2017147851A JP 2017147851 A JP2017147851 A JP 2017147851A JP 2016027951 A JP2016027951 A JP 2016027951A JP 2016027951 A JP2016027951 A JP 2016027951A JP 2017147851 A JP2017147851 A JP 2017147851A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power supply
- supply device
- auxiliary
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、互いに並列接続された複数の電源装置を備えた電力変換装置に関する。 The present invention relates to a power conversion device including a plurality of power supply devices connected in parallel to each other.
互いに並列接続された複数の電源装置を備えた電力変換装置として、特許文献1に記載の電源システムがある。特許文献1に記載の電源システムでは、各電源装置において、電流センサにより出力電流を検出するとともに、通信機器を介して他の電源装置において検出された出力電流を取得し、全電源装置の出力電流の平均値を算出している。そして、上記電源システムでは、各電源装置の出力電流が算出した平均値となるように、各電源装置に出力電圧を指令して、出力電流を均衡させている。
As a power conversion apparatus including a plurality of power supply apparatuses connected in parallel to each other, there is a power supply system described in
上記電源システムでは、通信機器を介するため、他の出力電流の取得に遅延が生じる。よって、各電源装置の出力電力に不均衡が生じても、不均衡の検出に遅延が生じる。ひいては、各電源装置の出力電流を均衡させるまでに時間がかかるおそれがある。 In the power supply system, since the communication device is used, there is a delay in acquiring other output current. Therefore, even if an imbalance occurs in the output power of each power supply device, a delay occurs in the detection of the imbalance. As a result, it may take time to balance the output current of each power supply device.
本発明は、上記実情に鑑み、通信機器を用いずに、各電源装置の出力電流の不均衡を検出可能な電力変換装置を提供することを主たる目的とする。 In view of the above circumstances, it is a main object of the present invention to provide a power conversion device that can detect an imbalance in output current of each power supply device without using a communication device.
本発明は、1台の基準となる第1電源装置と、少なくとも1台の第2電源装置とを備え、前記第1電源装置及び前記第2電源装置が互いに負荷に対して並列に接続され、前記第1電源装置及び前記第2電源装置は、それぞれ、メインスイッチと、同期整流スイッチと、メイン磁気部品と、を備え、前記メインスイッチと前記同期整流スイッチとが相補的にオンオフされることにより、入力電圧を所定電圧に変換して出力するスイッチング回路と、補助スイッチと、補助磁気部品と、を備え、前記メインスイッチがオフ状態のときに前記補助スイッチがオン状態にされることにより、前記メインスイッチの端子間電圧を抑制するエネルギを放出する補助スイッチング回路と、前記メインスイッチ又は同期整流スイッチの端子間電圧を検出する電圧検出部と、を備え、前記第1電源装置は、更に、前記第1電源装置の前記メインスイッチと前記同期整流スイッチとを相補的にオンオフさせるメイン信号を生成するとともに、検出された前記同期整流スイッチの端子間電圧の立ち上がり波形又は前記メインスイッチの端子間電圧の立ち下がり波形に基づいて、前記第1電源装置の前記補助スイッチを制御する補助信号を生成する第1制御部を備え、前記第2電源装置は、更に、前記第2電源装置の前記メインスイッチと前記整流スイッチとを相補的にオンオフさせるメイン信号を生成するとともに、前記第2電源装置の補助スイッチを制御する補助信号を、前記第1電源装置における前記補助信号と同じ信号にする第2制御部を備えた電力変換装置であって、前記第1制御部又は前記第2制御部は、前記第1電源装置と前記第2電源装置における前記立ち上がり波形の相違又は前記立ち下がり波形の相違を観測して、前記第1電源装置と前記第2電源装置の出力電流の不均衡を検出する。 The present invention comprises a first power supply device serving as a reference and at least one second power supply device, wherein the first power supply device and the second power supply device are connected in parallel to each other in a load, Each of the first power supply device and the second power supply device includes a main switch, a synchronous rectification switch, and a main magnetic component, and the main switch and the synchronous rectification switch are complementarily turned on and off. A switching circuit that converts an input voltage into a predetermined voltage and outputs the auxiliary circuit, and an auxiliary magnetic component, and the auxiliary switch is turned on when the main switch is turned off. An auxiliary switching circuit that releases energy for suppressing the voltage between terminals of the main switch, and a voltage that detects the voltage between terminals of the main switch or the synchronous rectification switch. A detection unit; and the first power supply device further generates a main signal that complementarily turns on and off the main switch and the synchronous rectification switch of the first power supply device, and the detected synchronous rectification A first control unit that generates an auxiliary signal for controlling the auxiliary switch of the first power supply device based on a rising waveform of a voltage between terminals of the switch or a falling waveform of a voltage between terminals of the main switch; The two-power-supply device further generates a main signal that complementarily turns on and off the main switch and the rectifier switch of the second power-supply device, and outputs an auxiliary signal that controls the auxiliary switch of the second power-supply device, A power conversion device including a second control unit configured to make the same signal as the auxiliary signal in the first power supply device, wherein the first control unit or the second control unit The control unit observes a difference in the rising waveform or a difference in the falling waveform between the first power supply device and the second power supply device, and imbalances output currents of the first power supply device and the second power supply device. Is detected.
本発明によれば、各電源装置において、同期整流スイッチがオン状態のときに、補助スイッチをターンオンすることにより、補助磁気部品に補助電流が流れエネルギが蓄積される。そして、補助スイッチをオン状態にしたまま同期整流スイッチをターンオフすると、第2磁気部品に蓄積されたエネルギがメインスイッチ及び同期整流スイッチ側に放出される。その結果、メインスイッチの端子間電圧がゼロとなり、メインスイッチのゼロボルトスイッチング(以下、ZVSと言う)が実現される。 According to the present invention, in each power supply device, when the synchronous rectification switch is in the ON state, the auxiliary switch is turned on, whereby the auxiliary current flows in the auxiliary magnetic component and energy is accumulated. When the synchronous rectification switch is turned off with the auxiliary switch turned on, the energy stored in the second magnetic component is released to the main switch and the synchronous rectification switch side. As a result, the voltage between the terminals of the main switch becomes zero, and zero-volt switching (hereinafter referred to as ZVS) of the main switch is realized.
ここで、補助スイッチと同期整流スイッチとが同時にオン状態となっている時間が長いほど、補助磁気部品に流れる補助電流は大きくなり、補助磁気部品に蓄積されるエネルギが大きくなる。補助磁気部品に蓄積されるエネルギが大きくなると、補助磁気部品に蓄積されたエネルギの放出時に、同期整流スイッチの端子間電圧が急激に立ち上がり、メインスイッチの端子間電圧が急激に立ち下がる。したがって、同期整流スイッチの端子間電圧の立ち上がり波形、及びメインスイッチの端子間電圧の立ち下がり波形には、補助電流の情報が表れる。第1電源装置は、上記立ち上がり波形又は上記立ち下がり波形に基づいて、補助スイッチに対する補助信号を生成するため、補助電流を調整して最適なZVSを実現することができる。 Here, the longer the time during which the auxiliary switch and the synchronous rectifier switch are in the ON state simultaneously, the larger the auxiliary current flowing through the auxiliary magnetic component, and the greater the energy stored in the auxiliary magnetic component. When the energy stored in the auxiliary magnetic component increases, the voltage between the terminals of the synchronous rectification switch suddenly rises and the voltage between the terminals of the main switch suddenly falls when the energy accumulated in the auxiliary magnetic component is released. Therefore, auxiliary current information appears in the rising waveform of the voltage between the terminals of the synchronous rectification switch and the falling waveform of the voltage between the terminals of the main switch. Since the first power supply device generates an auxiliary signal for the auxiliary switch based on the rising waveform or the falling waveform, an optimal ZVS can be realized by adjusting the auxiliary current.
一方、第2電源装置の補助信号は、第1電源装置の補助信号と同じ信号に生成されるため、第2電源装置の補助電流は第1電源装置の補助電流と同じ大きさとなる。しかしながら、第1電源装置と第2電源装置の素子等のばらつきにより、第1電源装置と第2電源装置の出力電流にばらつきが生じることがある。出力電流はメイン磁気部品を流れる電流の平均電流であるため、出力電流にばらつきがある場合は、メイン磁気部品を流れる電流にもばらつきがある。ZVSを実現するために必要な最小の補助電流は、メイン磁気部品を流れる電流が大きいほど大きくなる。よって、第2電源装置のメイン磁気部品を流れる電流が第1電源装置よりも小さい場合は、第2電源装置における補助電流は最適な場合よりも過大となり、上記立ち上がり波形は急激に立ち上がり、上記立ち下がり波形は急激に立ち下がる。また、第2電源装置のメイン磁気部品を流れる電流が第1電源装置よりも大きい場合は、第2電源装置における補助電流は最適な場合よりも過小となり、上記立ち上がり波形は緩やかに立ち上がり、上記立ち下がり波形は緩やかに立ち下がる。すなわち、第1電源装置と第2電源装置との出力電流のばらつきは、第1電源装置と第2電源装置の上記立ち上がり波形の差及び上記立ち下がり波形の差として表れる。したがって、上記立ち上がり波形の相違又は上記立ち下がり波形の相違を観測することにより、通信機器を用いずに、各電源装置の出力電流の不均衡を直ちに検出することができる。 On the other hand, since the auxiliary signal of the second power supply device is generated as the same signal as the auxiliary signal of the first power supply device, the auxiliary current of the second power supply device has the same magnitude as the auxiliary current of the first power supply device. However, the output currents of the first power supply device and the second power supply device may vary due to variations in the elements of the first power supply device and the second power supply device. Since the output current is an average current of the current flowing through the main magnetic component, when the output current varies, the current flowing through the main magnetic component also varies. The minimum auxiliary current required for realizing ZVS increases as the current flowing through the main magnetic component increases. Therefore, when the current flowing through the main magnetic component of the second power supply device is smaller than that of the first power supply device, the auxiliary current in the second power supply device is larger than the optimum case, and the rising waveform rises sharply, The falling waveform falls abruptly. In addition, when the current flowing through the main magnetic component of the second power supply device is larger than that of the first power supply device, the auxiliary current in the second power supply device becomes smaller than the optimum case, and the rising waveform rises slowly and The falling waveform falls gently. That is, the variation in the output current between the first power supply device and the second power supply device appears as a difference in the rising waveform and a difference in the falling waveform between the first power supply device and the second power supply device. Therefore, by observing the difference in the rising waveform or the difference in the falling waveform, it is possible to immediately detect the imbalance in the output current of each power supply device without using a communication device.
以下、電力変換装置を具現化した各実施形態について、図面を参照しつつ説明する。なお、以下の各実施形態において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。 Hereinafter, embodiments embodying a power conversion device will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are denoted by the same reference numerals in the drawings, and the description of the same reference numerals is used.
(第1実施形態)
まず、本実施形態に係る電力変換装置の概略構成について、図1を参照して説明する。本実施形態に係る電力変換装置は、互いに並列に接続された複数相の電源装置から構成される。具体的には、本実施形態に係る電力変換装置は、1台の電力変換の基準となるマスタ10(第1電源装置)と、1台のスレーブ20(第2電源装置)とから構成されている。マスタ10は、電力変換部15及び制御回路部18を備え、制御回路部18が電力変換部15を制御して電力変換を行う。スレーブ20は、電力変換部25、制御回路部28及び時間観測器29を備える。時間観測器29は、マスタ10の制御回路部18で生成された制御信号を観測し、制御回路部28は、時間観測器29により観測されたマスタ10の制御信号に基づいて、電力変換部25を制御して電力変換を行う。以下、本実施形態に係るマスタ10及びスレーブ20の構成の詳細について図2を参照して説明する。
(First embodiment)
First, a schematic configuration of the power conversion device according to the present embodiment will be described with reference to FIG. The power conversion device according to the present embodiment includes a plurality of power supply devices connected in parallel to each other. Specifically, the power conversion device according to the present embodiment includes a master 10 (first power supply device) serving as a reference for power conversion and one slave 20 (second power supply device). Yes. The
<降圧コンバータの基本構成>
本実施形態では、マスタ10及びスレーブ20を降圧コンバータとして具現化している。マスタ10の電力変換部15は、スイッチS1A、スイッチS2A、メインリアクトルL1A、補助共振回路150、平滑コンデンサCs1A及び平滑コンデンサCs2Aを備える。補助共振回路150は、スイッチS3A、ダイオードD3A、補助リアクトルL2A、及びダイオードDsAを備える。また、制御回路部18は、制御器16(第1制御部)及び遷移時間検出器17を備える。
<Basic configuration of step-down converter>
In the present embodiment, the
スレーブ20の電力変換部25は、スイッチS1B、スイッチS2B、メインリアクトルL1B、補助共振回路250、平滑コンデンサCs1B及び平滑コンデンサCs2Bを備える。補助共振回路250は、スイッチS3B、ダイオードD3B、補助リアクトルL2B、及びダイオードDsBを備える。また、制御回路部28は、制御器26(第2制御部)及び遷移時間検出器27を備える。マスタ10とスレーブ20の基本的な構成は同様となっている。
The
以下では、スイッチS1A,S1B、スイッチS2A,S2B、メインリアクトルL1A,L1B、平滑コンデンサCs1A,Cs1B、平滑コンデンサCs2A,Cs2Bのそれぞれをまとめて、スイッチS1、スイッチS2、メインリアクトルL1、平滑コンデンサCs1、平滑コンデンサCs2と称する。また、スイッチS3A,S3B、ダイオードD3A,D3B、補助リアクトルL2A,L2B、ダイオードDsA,DsBのそれぞれをまとめて、スイッチS3、ダイオードD3、補助リアクトルL2、ダイオードDsと称する。さらに、リアクトル電流IL1A,IL1B、補助電流IL2A,IL2Bを、それぞれまとめて、リアクトル電流IL1、補助電流IL2と称する。また、スイッチS1A,S1Bの端子間電圧Vds1A,Vds1B、スイッチS2A,S2Bの端子間電圧Vds2A,Vds2Bを、それぞれまとめて、スイッチS1の端子間電圧Vds1、スイッチS2の端子間電圧Vds2と称する。 Hereinafter, the switches S1A and S1B, the switches S2A and S2B, the main reactors L1A and L1B, the smoothing capacitors Cs1A and Cs1B, the smoothing capacitors Cs2A and Cs2B, are combined, and the switch S1, the switch S2, the main reactor L1, the smoothing capacitor Cs1, This is referred to as a smoothing capacitor Cs2. The switches S3A and S3B, the diodes D3A and D3B, the auxiliary reactors L2A and L2B, and the diodes DsA and DsB are collectively referred to as a switch S3, a diode D3, an auxiliary reactor L2, and a diode Ds. Furthermore, reactor currents IL1A and IL1B and auxiliary currents IL2A and IL2B are collectively referred to as reactor current IL1 and auxiliary current IL2. The inter-terminal voltages Vds1A and Vds1B of the switches S1A and S1B and the inter-terminal voltages Vds2A and Vds2B of the switches S2A and S2B are collectively referred to as an inter-terminal voltage Vds1 of the switch S1 and an inter-terminal voltage Vds2 of the switch S2.
スイッチS1とスイッチS2とは、マスタ10の端子11,12及びスレーブ20の端子21,22の間に、直列に接続されている。本実施形態では、スイッチS1,S2として、NチャネルMOSFETを用いている。スイッチS1のドレイン端子が、高電位側の端子11,21に接続されており、スイッチS2のソース端子が、低電位側の端子12,22に接続されている。そして、スイッチS1のソース端子とスイッチS2のドレイン端子とが接続点Poで接続されている。
The switch S1 and the switch S2 are connected in series between the
メインリアクトルL1(メイン磁気部品)の両端のうちの第1端は、接続点Poに接続されている。メインリアクトルL1の両端のうちの第2端は、高電位側の端子13,23に接続されている。端子11,12間及び端子21,22間には、電源70が接続され、端子13、14間及び端子23,24間には、負荷80が接続される。さらに、スイッチS1とスイッチS2との直列体の高電位側端子であるスイッチS1のドレイン端子と、直列体の低電位側端子であるスイッチS2のソース端子との間に、電源70に並列に、平滑コンデンサCs1(第1平滑コンデンサ)が接続されている。また、メインリアクトルL1の第2端とスイッチS2のソース端子との間に、負荷80に並列に、平滑コンデンサCs2(第2平滑コンデンサ)が接続されている。平滑コンデンサCs1,Cs2は、それぞれ、入力電圧と出力電圧を安定させるものである。
A first end of both ends of the main reactor L1 (main magnetic component) is connected to the connection point Po. The second end of both ends of the main reactor L1 is connected to the
スイッチS1,S2は、それぞれ並列に容量成分であるコンデンサC1,C2が接続されている。コンデンサC1,C2は、トランジスタの浮遊容量であってもよいし、外付けしたスナバコンデンサであってもよい。また、スイッチS1,S2には、それぞれ逆並列にダイオードD1,D2が接続されている。ダイオードD1,D2は、トランジスタのボディダイオードであってもよいし、外付けのダイオードであってもよい。 Capacitors C1 and C2, which are capacitive components, are connected to the switches S1 and S2, respectively, in parallel. Capacitors C1 and C2 may be stray capacitances of transistors or may be external snubber capacitors. Further, diodes D1 and D2 are connected in antiparallel to the switches S1 and S2, respectively. The diodes D1 and D2 may be transistor body diodes or external diodes.
スイッチS1,S2は相補的にオンオフされる。スイッチS1がオン状態のときに、電源70からメインリアクトルL1へ電流が供給される。そして、スイッチS2がオン状態のときに、メインリアクトルL1から負荷80へ電流が供給される。これにより、電源70の入力電圧が所定電圧に降圧されて負荷80に印加される。すなわち、上アームのスイッチS1は電力変換を行うメインスイッチであり、下アームのスイッチS2は同期整流を行う同期整流スイッチである。なお、スイッチS1,S2及びメインリアクトルL1からスイッチング回路が構成される。
The switches S1 and S2 are turned on and off in a complementary manner. When the switch S1 is in the on state, current is supplied from the
補助共振回路150,250(補助スイッチング回路)は、メインリアクトルL1の第1端に、メインリアクトルL1に並列に接続された回路である。補助共振回路150,250は、スイッチS3、補助リアクトルL2(補助磁気部品)、及びダイオードDS(補助素子)から構成されている。本実施形態では、スイッチS3(補助スイッチ)として、NチャネルMOSFETを用いている。スイッチS3には、逆並列にダイオードD3が接続されている。ダイオードD3は、トランジスタのボディダイオードであってもよし、外付けのダイオードであってもよい。スイッチS3のソース端子は、メインリアクトルL1の第1端に接続されており、スイッチS3のドレイン端子は、補助リアクトルL2の第1端に接続されている。また、ダイオードDsのカソード端子は、補助リアクトルL2の第2端に接続されており、ダイオードDsのアノード端子は、メインリアクトルL1の第2端に接続されている。
The
制御器16,26(制御部)は、CPU、メモリ、I/O等を備えたマイクロコンピュータである。制御器16,6は、スイッチS1,S2のスイッチングを制御して、入力電圧を所定電圧に変換する。すなわち、制御器16,26は、スイッチS1,S2のオンオフを制御するゲート指令信号GpA,GnA,GpB,GnB(メイン信号)を生成して、スイッチS1,S2のゲート端子に接続されたドライバへ送信する。また、制御器16,26は、スイッチS3のスイッチングを制御して、コンデンサC1,C2と補助リアクトルL2とで共振動作を起こさせる。すなわち、制御器16,26は、スイッチS3のオンオフを制御するゲート指令信号GsA,GsB(補助信号)を生成して、スイッチS3のゲート端子に接続されたドライバへ送信する。マスタ10及びスレーブ20は、部分共振型回路となっている。
The
遷移時間検出器17,27は、スイッチS1又はスイッチS2の遷移時間を検出する。また、スレーブ20のみが備える時間観測器29は、制御器26とともにマイクロコンピュータから構成されており、マイクロコンピュータのキャプチャ機能により、マスタ10のスイッチS1A,S3Aに対するゲート指令信号GpA,GsAを観測する。なお、制御器16,26、遷移時間検出器17,27及び時間観測器29の機能、及び遷移時間の詳細は後述する。
The
<降圧コンバータの基本動作>
次に、マスタ10及びスレーブ20の基本動作について、図3〜図11を参照して説明する。マスタ10及びスレーブ20の基本動作は同様である。図3は、マスタ10及びスレーブ20の動作態様を示すタイムチャートである。図3(a)〜(c)は、それぞれ、スイッチS1〜S3のゲート電圧Vgs1,Vgs2,Vgs3のタイムチャートを表す。すなわち、図3(a)〜(c)は、スイッチS1〜S3のオンオフを表す。図3(d),(e)は、メインスイッチの端子間電圧Vds1及び同期整流スイッチの端子間電圧Vds2を表す。端子間電圧Vds1,Vds2は、スイッチS1,S2のドレイン端子とソース端子との端子間電圧である。
<Basic operation of step-down converter>
Next, basic operations of the
図3(f),(g)は、それぞれ、メインリアクトルL1を流れるリアクトル電流IL1及び補助リアクトルL2を流れる補助電流IL2を表す。図4は、図3の期間Aを拡大したタイムチャートである。スイッチS1とスイッチS2は交互にオンオフされるが、オンオフの切替え時には、どちらもオフになるデッドタイムが挟まれる。なお、リアクトル電流IL1は、接続点Po側から平滑コンデンサCs2側へ流れる方向を正とし、補助電流IL2は、ダイオードDs側からスイッチS3側へ流れる方向を正とする。 FIGS. 3F and 3G show the reactor current IL1 flowing through the main reactor L1 and the auxiliary current IL2 flowing through the auxiliary reactor L2, respectively. FIG. 4 is a time chart in which the period A in FIG. 3 is enlarged. The switch S1 and the switch S2 are alternately turned on and off, but at the time of switching on and off, a dead time during which both are turned off is sandwiched. The reactor current IL1 is positive in the direction flowing from the connection point Po side to the smoothing capacitor Cs2 side, and the auxiliary current IL2 is positive in the direction flowing from the diode Ds side to the switch S3 side.
図5は、時点t0から時点t1の直前までの期間における動作態様を示す回路図である。この期間では、スイッチS2のみがオン状態となり、メインリアクトルL1のフライバック電流のみが流れている。 FIG. 5 is a circuit diagram showing an operation mode in a period from time t0 to immediately before time t1. During this period, only the switch S2 is turned on, and only the flyback current of the main reactor L1 flows.
次に、図6は、時点t1から時点t2の直前までの期間における動作態様を示す回路図である。時点t1でスイッチS3がターンオンされ、この期間では、スイッチS1のみがオフ状態となっている。この期間では、補助電流IL2が流れ、補助リアクトルL2に磁気エネルギが蓄積される。スイッチS2とスイッチS3とが同時にオン状態となっている期間が長いほど、補助リアクトルL2に蓄積される磁気エネルギは多くなる。 Next, FIG. 6 is a circuit diagram showing an operation mode in a period from time t1 to immediately before time t2. At time t1, the switch S3 is turned on, and only the switch S1 is in an off state during this period. During this period, the auxiliary current IL2 flows and magnetic energy is accumulated in the auxiliary reactor L2. The longer the period during which the switch S2 and the switch S3 are in the ON state at the same time, the more magnetic energy is stored in the auxiliary reactor L2.
次に、図7は、共振動作時における動作態様を示す回路図である。時点t2でスイッチS2がターンオフされると、スイッチS3のみがオン状態となり、コンデンサC1,C2と補助リアクトルL2との共振動作が起こる。その結果、補助電流IL2がコンデンサC1,C2を流れる電流に分配され、接続点Poの電位が上がる。すなわち、スイッチS2の端子間電圧Vds2が大きくなり、スイッチS1の端子間電圧Vds1が小さくなる。 Next, FIG. 7 is a circuit diagram showing an operation mode during a resonance operation. When the switch S2 is turned off at the time t2, only the switch S3 is turned on, and the resonant operation of the capacitors C1 and C2 and the auxiliary reactor L2 occurs. As a result, the auxiliary current IL2 is distributed to the current flowing through the capacitors C1 and C2, and the potential at the connection point Po increases. That is, the voltage Vds2 between the terminals of the switch S2 increases and the voltage Vds1 between the terminals of the switch S1 decreases.
ここで、スイッチS2をターンオフする時点t2における補助電流IL2が、次の式(1)の条件を満たしている場合に、共振動作により端子間電圧Vds2が入力電圧V1まで上昇する。式(1)において、C1,C2はコンデンサC1,C2の静電容量であり、L2は補助リアクトルL2のインダクタンスである。また、V1は入力電圧であり、V2は出力電圧である。式(1)の導出については、公知であるため省略する(例えば、特開2004−12393号公報参照)。 Here, when the auxiliary current IL2 at the time point t2 when the switch S2 is turned off satisfies the condition of the following equation (1), the inter-terminal voltage Vds2 rises to the input voltage V1 due to the resonance operation. In the formula (1), C1 and C2 are capacitances of the capacitors C1 and C2, and L2 is an inductance of the auxiliary reactor L2. V1 is an input voltage and V2 is an output voltage. The derivation of equation (1) is omitted because it is publicly known (for example, see Japanese Patent Application Laid-Open No. 2004-12393).
次に、図8は、共振動作により端子間電圧Vds2が入力電圧V1に到達して、端子間電圧Vds1が0になった状態における動作態様を示す回路図である。端子間電圧Vds1が0になると、ダイオードD1がオンして、コンデンサC1には電流が流れなくなり、共振動作が終了する。 Next, FIG. 8 is a circuit diagram showing an operation mode in a state where the inter-terminal voltage Vds2 reaches the input voltage V1 and the inter-terminal voltage Vds1 becomes 0 by the resonance operation. When the inter-terminal voltage Vds1 becomes 0, the diode D1 is turned on, no current flows through the capacitor C1, and the resonance operation ends.
次に、図9は、時点t3から時点t4の直前までの期間における動作態様を示す回路図である。時点t3において、ダイオードD1がオン状態で、スイッチS1がターンオンされ、スイッチS2のみがオフ状態となる。ダイオードD1がオン状態のときに、スイッチS1がターンオンされることにより、スイッチS1のZVSが実現される。スイッチS1のZVSを実現されることにより、スイッチS1のスイッチングに伴うスイッチS1の導通損失が最小となる。なお、時点t2から時点t3の期間は、デッドタイムに相当する。 Next, FIG. 9 is a circuit diagram showing an operation mode in a period from time t3 to immediately before time t4. At time t3, the diode D1 is on, the switch S1 is turned on, and only the switch S2 is off. When the diode D1 is in the on state, the switch S1 is turned on, thereby realizing the ZVS of the switch S1. By realizing the ZVS of the switch S1, the conduction loss of the switch S1 accompanying the switching of the switch S1 is minimized. Note that the period from time t2 to time t3 corresponds to dead time.
次に、図10は、時点t4から時点t5の直前までの期間における動作態様を示す回路図である。時点t4において、スイッチS3がターンオフされ、スイッチS1のみがオン状態となる。この期間では、電源70から供給される電気エネルギがメインリアクトルL1に蓄えられる。
Next, FIG. 10 is a circuit diagram showing an operation mode in a period from time t4 to immediately before time t5. At time t4, the switch S3 is turned off and only the switch S1 is turned on. In this period, the electric energy supplied from the
次に、図11は、時点t5における動作態様を示す回路図である。時点t5において、スイッチS1がターンオフされ、全てのスイッチがオフ状態になる。 Next, FIG. 11 is a circuit diagram showing an operation mode at time t5. At time t5, the switch S1 is turned off and all switches are turned off.
<最適なZVS制御>
上述したように、補助電流IL2が式(1)の条件を満たした時点で、スイッチS2をターンオフにすることにより、スイッチS1のZVSを実現できる。よって、補助電流IL2を電流センサで検出し、検出した補助電流IL2が式(1)の条件を満たした場合に、スイッチS2をターンオフすることが考えられる。ただし、電流センサの検出精度、入力電圧V1及び出力電圧V2の変動、静電容量C1,C2のばらつき、インダクタンスL2のばらつき、及び温度特性等の要因を考慮して、ばらつき等が大きい場合でも式(1)を満たすように、補助電流IL2の大きさを、余裕を見た大きさにしなければならない。
<Optimal ZVS control>
As described above, ZVS of the switch S1 can be realized by turning off the switch S2 when the auxiliary current IL2 satisfies the condition of the expression (1). Therefore, it can be considered that the auxiliary current IL2 is detected by the current sensor, and the switch S2 is turned off when the detected auxiliary current IL2 satisfies the condition of the expression (1). However, in consideration of factors such as detection accuracy of the current sensor, fluctuations in the input voltage V1 and output voltage V2, variations in the capacitances C1 and C2, variations in the inductance L2, temperature characteristics, etc. In order to satisfy (1), the magnitude of the auxiliary current IL2 must be set with a margin.
しかしながら、補助電流IL2が大きくなると、スイッチS2,S3の導通損失が大きくなり、マスタ10及びスレーブ20の回路全体の損失が大きくなる。マスタ10及びスレーブ20の回路全体の損失を抑制するためには、補助電流IL2の大きさを、スイッチS1のZVSを達成する最小値にすることが望ましい。
However, when the auxiliary current IL2 increases, the conduction loss of the switches S2 and S3 increases, and the overall circuit loss of the
ここで、本発明者は、スイッチS2をターンオフした後における、端子間電圧Vds2の立ち上がり波形及び端子間電圧Vds1の立ち下がり波形に、補助電流IL2の情報が表れることに着目した(図4参照)。端子間電圧Vds1と端子間電圧Vds2との合計は入力電圧V1で一定であるため、端子間電圧Vds2の立ち上がり波形と端子間電圧Vds1の立ち下がり波形は、相補的な波形となる。 Here, the inventor has focused on the fact that the information on the auxiliary current IL2 appears in the rising waveform of the inter-terminal voltage Vds2 and the falling waveform of the inter-terminal voltage Vds1 after the switch S2 is turned off (see FIG. 4). . Since the sum of the inter-terminal voltage Vds1 and the inter-terminal voltage Vds2 is constant at the input voltage V1, the rising waveform of the inter-terminal voltage Vds2 and the falling waveform of the inter-terminal voltage Vds1 are complementary waveforms.
補助リアクトルL2に蓄積される磁気エネルギが大きくなるほど、スイッチS2をターンオフして共振動作を起こした際に、コンデンサC2の端子間電圧が急激に上昇する。すなわち、端子間電圧Vds2が急激に立ち上がり、端子間電圧Vds1が急激に立ち下がる。よって、端子間電圧Vds2の立ち上がり波形、及び端子間電圧Vds1の立ち下がり波形には、補助電流IL2の情報が表れる。また、上記立ち上がり波形及び上記立ち下がり波形は、入出力電圧の変動や、素子のばらつき、温度特性等の要因を全て含んだ過渡現象である。 As the magnetic energy stored in the auxiliary reactor L2 increases, the voltage across the capacitor C2 increases more rapidly when the switch S2 is turned off to cause a resonance operation. That is, the inter-terminal voltage Vds2 rises rapidly and the inter-terminal voltage Vds1 falls abruptly. Therefore, information on the auxiliary current IL2 appears in the rising waveform of the inter-terminal voltage Vds2 and the falling waveform of the inter-terminal voltage Vds1. The rising waveform and the falling waveform are transient phenomena including all factors such as fluctuations in input / output voltages, device variations, and temperature characteristics.
よって、端子間電圧Vds2の立ち上がり波形、又は端子間電圧Vds1の立ち下がり波形を観測し、立ち上がり波形又は立ち下がり波形が目標とする波形となるように、スイッチS3に対する制御信号を生成すれば、最適な補助電流IL2でZVS制御を実現できる。本実施形態では、立ち上がり波形又は立ち下がり波形として、端子間電圧Vds2の立ち上がり開始から終了までの遷移時間、又は端子間電圧Vds1の立ち下がり開始から終了までの遷移時間を検出する。以下において、マスタ10における遷移時間をTaA、スレーブ20における遷移時間をTaBとする。
Therefore, it is optimal to observe the rising waveform of the inter-terminal voltage Vds2 or the falling waveform of the inter-terminal voltage Vds1, and generate the control signal for the switch S3 so that the rising waveform or the falling waveform becomes a target waveform. ZVS control can be realized with a small auxiliary current IL2. In the present embodiment, the transition time from the start to the end of the inter-terminal voltage Vds2 or the transition time from the start to the end of the inter-terminal voltage Vds1 is detected as the rising waveform or the falling waveform. In the following, it is assumed that the transition time in the
図12に、遷移時間を検出するマスタ10の遷移時間検出器17の構成を示す。スレーブ20の遷移時間検出器27も同様の構成となっている。遷移時間検出器17(遷移時間検出部)は、電圧検出器171とXOR回路173とを備える。電圧検出器171(電圧検出部)は、抵抗R1〜R4とコンパレータ172とを備える。コンパレータ172の非反転入力端子には、入力電圧V1を抵抗R1,R2で分圧された閾値Vthが入力される。また、コンパレータ172の反転入力端子には、端子間電圧Vds2が入力される。端子間電圧Vds2が閾値Vth未満のときは、コンパレータ172の出力は「1」となり、端子間電圧Vds2が閾値Vthを超えると、コンパレータ172の出力は「0」となる。
FIG. 12 shows the configuration of the
XOR回路173には、コンパレータ172の出力と、スイッチS2のゲート指令信号GnAが入力される。XOR回路173の出力は、スイッチS2がターンオフしてから、端子間電圧Vds2が閾値Vthを超えるまでの間「1」となり、端子間電圧Vds2が閾値Vthを超えると「0」となる。したがって、XOR回路173の出力が「1」の期間が遷移時間TaAとなる。よって、制御器16が、マイクロコンピュータのキャプチャ機能により、XOR回路173の出力が「1」となる時間を、遷移時間TaAとして検出する。
The output of the
なお、立ち下がり波形から遷移時間TaAを検出する場合は、閾値Vthを例えば入力電圧V1の10%とする。そして、コンパレータ172の非反転入力端子には、端子間電圧Vds1を入力し、コンパレータ172の反転入力端子には、閾値Vthを入力する。これにより、コンパレータ172の出力は、端子間電圧Vd1が閾値Vthよりも大きい間は「1」となり、端子間電圧Vds1が閾値Vth未満になると「0」となる。
When the transition time TaA is detected from the falling waveform, the threshold Vth is set to 10% of the input voltage V1, for example. The inter-terminal voltage Vds1 is input to the non-inverting input terminal of the
<電流均衡制御>
マスタ10では、制御器16が、スイッチS1A,S2Aに対するゲート指令信号GpA,GnAのデューティ比を制御して、入力電圧を目標電圧に変換する。さらに、マスタ10では、制御器16が、検出した遷移時間TaAが目標遷移時間Trになるように、スイッチS3Aに対するゲート指令信号GsAのデューティ比を制御して、スイッチS1Aの最適なZVSを実現する。
<Current balance control>
In the
目標遷移時間Trは、補助電流IL2Aを最小とし、最適なZVS制御を実現する遷移時間の目標値である。コンデンサC1A,C2Aと補助リアクトルL2Aとの共振開始から、共振周期τrの1/4が経過した時点で、補助リアクトルL2Aに蓄えられたエネルギは全てコンデンサC1A,C2Aへ移され、接続点Poの電位はV1まで上昇する。よって、理論的には、目標遷移時間Trを共振周期τrの1/4とすると、マスタ10の損失を最小にすることができる。遷移時間検出器17やスイッチS1A,S2Aの遅延等を考慮して、目標遷移時間Trを共振周期τrの1/4付近の値としてもよい。遷移時間に対するマスタ10の損失のシミュレーションを実施した結果、目標遷移時間Trが共振周期τrの1/8〜4/13の範囲内にある場合、損失が最も低い場合と比べて、損失の増加を10%程度に抑制することができることがわかった。よって、目標遷移時間Trは、共振周期τrの1/8〜4/13の範囲内で設定するとよい。マスタ10とスレーブ20の目標遷移時間Trは同じ値とする。
The target transition time Tr is a target value of the transition time that minimizes the auxiliary current IL2A and realizes optimal ZVS control. When 1/4 of the resonance period τr has elapsed from the start of resonance between the capacitors C1A and C2A and the auxiliary reactor L2A, all the energy stored in the auxiliary reactor L2A is transferred to the capacitors C1A and C2A, and the potential at the connection point Po. Rises to V1. Therefore, theoretically, if the target transition time Tr is ¼ of the resonance period τr, the loss of the
一方、スレーブ20では、制御器26が、時間観測器29により観測したスイッチS1Aに対するゲート指令信号GpAに基づいて、スイッチS1B,S2Bに対するゲート指令信号GpB,GnBを生成し、入力電圧を目標電圧に変換する。さらに、スレーブ20では、制御器26が、時間観測器29により観測したスイッチS3Aに対するゲート指令信号GsAから、スイッチS3Bのゲート指令信号GsBにして、スイッチS3を制御する。
On the other hand, in the
ゲート指令信号GsAとゲート指令信号GsBとを同じ信号にするめ、スイッチS3AとスイッチS3Bは同じタイミングでターンオンする。補助電流IL2A,IL2Bの増加傾き及び減少傾きは、補助リアクトルL2A,L2BのインダクタンスL2で決まる。よって、スイッチS3AとスイッチS3Bとを同じタイミングでターンオンすれば、補助電流IL2Aと補助電流IL2Bの大きさは同じになる。しかしながら、マスタ10とスレーブ20の素子等のばらつきにより、マスタ10とスレーブ20とで、出力電流にばらつきが生じることがある。出力電流はリアクトル電流IL1A,IL2Aの平均電流であるため、出力電流にばらつきがある場合は、リアクトル電流IL1A,IL2Aにもばらつきがある。
In order to make the gate command signal GsA and the gate command signal GsB the same signal, the switches S3A and S3B are turned on at the same timing. The increasing and decreasing gradients of the auxiliary currents IL2A and IL2B are determined by the inductance L2 of the auxiliary reactors L2A and L2B. Therefore, if the switches S3A and S3B are turned on at the same timing, the magnitudes of the auxiliary current IL2A and the auxiliary current IL2B become the same. However, variations in the output current between the
図13に、スレーブ20の出力電流がマスタ10よりも小さい場合における、(a)リアクトル電流IL1A,IL1B、(b)補助電流IL2A,IL2b、(c)端子間電圧Vds1A,Vds2B、(d)ゲート電圧Vgs3A,Vgs3Bのタイムチャートを示す。図13において、マスタ10に対応するものを実線で示し、スレーブ20に対応するものを破線で示す。また、図14(a)〜(d)に、スレーブ20の出力電流がマスタ10よりも大きい場合における、図13(a)〜(d)に対応するタイムチャートを示す。
FIG. 13 shows (a) reactor currents IL1A and IL1B, (b) auxiliary currents IL2A and IL2b, (c) inter-terminal voltages Vds1A and Vds2B, and (d) gates when the output current of the
式(1)で示すように、リアクトル電流IL1が大きいほど、ZVS制御に必要な最小の補助電流IL2も大きくなる。マスタ10で最適なZVS制御を実現している場合、マスタ10の補助電流IL2Aは最適な大きさになっている。このような条件下で、リアクトル電流IL1Bがリアクトル電流IL1Aよりも小さく、補助電流IL2Aと補助電流IL2Bが同じ場合、補助電流IL2Bは最適な大きさよりも過大となっている。そのため、図13に示すように、端子間電圧Vds1Bは、端子間電圧Vds1Aよりも急激に立ち下がっている。その結果、スレーブ20の遷移時間TaBは、マスタ10の遷移時間TaAよりも短くなっている。遷移時間TaAは目標遷移時間Trに制御されているため、遷移時間TaBは目標遷移時間Trよりも短くなっており、スレーブ20では最適なZVS制御が実現できていない。
As shown in the equation (1), the minimum auxiliary current IL2 required for the ZVS control increases as the reactor current IL1 increases. When the optimal ZVS control is realized by the
また、マスタ10で最適なZVS制御を実現している状況下で、リアクトル電流IL1Bがリアクトル電流IL1Aよりも大きく、補助電流IL2Aと補助電流IL2Bが同じ場合、補助電流IL2Bは最適な大きさよりも過小となっている。そのため、図14に示すように、端子間電圧Vds1Bは、端子間電圧Vds1Aよりも緩やかに立ち下がっている。その結果、スレーブ20の遷移時間TaBは、マスタ10の遷移時間TaAよりも長くなっている。よって、遷移時間TaBは目標遷移時間Trよりも長くなっており、スレーブ20では最適なZVS制御が実現できていない。
Further, in a situation where the optimum ZVS control is realized by the
このように、マスタ10とスレーブ20との出力電流のばらつきは、端子間電圧Vds1A,Vds1Bの立ち下がり波形の差として表れる。同様に、マスタ10とスレーブ20の出力電流のばらつきは、端子間電圧Vds2A,Vds2Bの立ち上がり波形の差として表れる。よって、制御器26は、上記立ち上がり波形の相違又は上記立ち下がり波形の相違を観測することにより、マスタ10とスレーブ20の出力電流の不均衡を検出する。詳しくは、制御器26は、マスタ10の遷移時間TaAとスレーブ20の遷移時間TaBとの相違から、出力電流の不均衡を検出する。マスタ10の遷移時間TaAは目標遷移時間Trとなっているので、制御器26は、目標遷移時間Trと遷移時間TaBとの相違から、出力電流の不均衡を検出すればよい。
Thus, the variation in the output current between the
さらに、制御器26は、出力電流の不均衡が検出された場合に、遷移時間TaBが目標遷移時間Trになるように、観測されたゲート指令信号GpAのオン時間を補正して、ゲート指令信号GpBを生成する。ゲート指令信号GpBのデューティ比を増減することで、スレーブ20の出力電流が増減する。それに伴い、上記立ち上がり波形及び上記立ち下がり波形が変化して、遷移時間TaBが増減する。
Furthermore, the
次に、制御器16及び制御器26の機能の詳細について、図15を参照して説明する。制御器16は、上下デューティ比算出部161、電圧偏差算出部162、電圧制御器163、上補正部164、下補正部165、デッドタイム補正部166、時間偏差算出部167、遷移時間制御器168、及び補助デューティ比算出部169の機能を備える。
Next, details of the functions of the
上下デューティ比算出部161は、入力電圧V1の検出値、出力電圧V2の検出値及び出力電圧V2の目標値から、スイッチS1A,S2Aのデューティ比(時比率)の理論値を算出する。電圧偏差算出部162は、検出された出力電圧V2と目標電圧との電圧偏差を算出する。
The upper and lower duty
電圧制御器163は、算出された電圧偏差に基づいて、出力電圧V2が目標電圧になるように、算出されたスイッチS1A,S2Aのデューティ比の補正量を算出する。詳しくは、出力電圧V2の検出値が目標値よりも高い場合は、スイッチS1Aのオン時間の理論値を減らすように補正量を算出とともに、スイッチS2Aのオン時間の理論値を増やすように補正量を算出する。上補正部164は、上下デューティ比算出部161により算出されたスイッチS1Aのオン時間の理論値に、電圧制御器163により算出された補正量を減算して補正する。また、下補正部165は、上下デューティ比算出部161により算出されたスイッチS2Aのオン時間の理論値に、電圧制御器163により算出された補正量を加算して補正する。さらに、デッドタイム補正部166は、上補正部164及び下補正部165により算出されたスイッチS1A,S2Aのデューティ比に、デッドタイムを設けて、PWM信号であるゲート指令信号GpA,GnAを生成する。
The
時間偏差算出部167は、検出された遷移時間TaAと目標遷移時間Trとの時間偏差を算出する。遷移時間制御器168は、算出された時間偏差に基づいて、遷移時間TaAが目標遷移時間Trになるように、スイッチS3Aのデューティ比の補正量を算出する。具体的には、遷移時間TaAが目標遷移時間Trよりも長い場合は、補助電流IL2Aが過小なので、スイッチS3Aのオンタイミングを早くして、オン時間を長くするように補正量を算出する。また、遷移時間TaAが目標遷移時間Trよりも短い場合は、補助電流IL2Aが過大なので、スイッチS3Aのオンタイミングを遅くして、オン時間を短くするように補正量を算出する。補助デューティ比算出部169は、遷移時間制御器168により算出された補正量に基づいて、スイッチS3Aのデューティ比を補正し、PWM信号であるゲート指令信号GsAを生成する。スイッチS3Aのオンオフの1周期は、スイッチS1A,S2Aのオンオフの1周期と同じである。
The time
上下デューティ比算出部161からデッドタイム補正部166までのループは、入力電圧V1を目標電圧に変換する電圧変換制御を実施するループである。一方、時間偏差算出部167から補助デューティ比算出部169までのループは、ZVS制御を実施するループである。すなわち、電圧変換制御とZVS制御とは、それぞれ独立に実施される。そのため、ZVS制御を高速に実施することができる。
The loop from the vertical duty
一方、制御器26は、時間偏差算出部261、電流バランス制御器262、ゲート指令補正部263、上オン時間算出部264、下オン時間算出部265、デッドタイム補正部266、補助オン時間算出部267、及びデッドタイム補正部268の機能を備える。
On the other hand, the
時間偏差算出部261は、検出された遷移時間TaBと目標遷移時間Trとの時間偏差を算出する。電流バランス制御器262は、算出された時間偏差に基づいて、遷移時間TaBが目標遷移時間Trになるように、観測されたゲート指令信号GpAのオン時間の補正量を算出する。具体的には、遷移時間TaBが目標遷移時間Trよりも長い場合は、スレーブ20の出力電流がマスタ10よりも大きくなっているので、オン時間を短くするように補正量を算出する。また、遷移時間TaBが目標遷移時間Trよりも短い場合は、スレーブ20の出力電流がマスタ10よりも小さくなっているので、オン時間を長くするように補正量を算出する。
The time
ゲート指令補正部263は、観測されたゲート指令信号GpAのオン時間に、電流バランス制御器262により算出された補正量を減算して、ゲート指令信号GpAを補正する。上オン時間算出部264は、補正されたゲート指令信号GpAからスイッチS1Bに対するオン時間を算出する。また、下オン時間算出部265は、補正されたゲート指令信号GpAからスイッチS2Bに対するオン時間を算出する。デッドタイム補正部266は、算出されたスイッチS1B,S2Bのオン時間とデッドタイムから、PWM信号であるゲート指令信号GpB,GnBを生成する。
The gate
補助オン時間算出部267は、観測されたゲート指令信号GsAのオン時間を、ゲート指令信号GsBのオン時間として算出する。デッドタイム補正部268は、スイッチS3Bのオン時間とデッドタイムから、PWM信号であるゲート指令信号GsBを生成する。
The auxiliary on-
遷移時間TaBと目標遷移時間Trとの時間偏差に応じて、ゲート指令信号GpAのオン時間が補正され、補正されたオン時間に基づいてスイッチS1B,S2Bが制御されるため、マスタ10とスレーブ20の出力電流を均衡させることができる。さらに、スレーブ20においても、リアクトル電流IL1Bに対応した補助電流IL2Bとなるため、最適なZVSを実現することができる。
Since the ON time of the gate command signal GpA is corrected according to the time deviation between the transition time TaB and the target transition time Tr, and the switches S1B and S2B are controlled based on the corrected ON time, the
次に、時間観測器29の詳細について図16を参照して説明する。時間観測器29(信号観測部)は、マイクロコンピュータのキャプチャ機能を利用して、マスタ10のゲート指令信号GpA,GsAのオン時間を観測する。詳しくは、時間観測器29は、ゲート指令信号GpA,GsAの立ち上がりイベントを検知すると、立ち下がりイベントを検知するまでの間、クロックの都度信号のオン時間をカウントして、オン時間を取得する。また、時間観測器29は、ゲート指令信号GpAの立ち下がりイベントを検知すると、立ち上がりイベントを検知するまでの間、クロックの都度信号のオフ時間をカウントして、オフ時間も観測する。なお、制御器16,26は、同様に、マイクロコンピュータのキャプチャ機能を利用して、遷移時間検出器17,27の出力がオンの時間をカウントして、遷移時間TaA,TaBを検出する。
Next, details of the
次に、スレーブ20の起動方法について、図17を参照して説明する。マスタ10の起動時において、制御器26は、時間観測器29により、閾値時間よりも長いゲート指令信号GpAのオン時間が観測された場合に限って、ゲート指令信号GpB,GnBを生成する。
Next, a method for starting the
マスタ10の停止中に、制御器16から時間観測器29への出力に意図しないサージ電圧が印加されることがある。このサージ電圧をゲート指令信号GpAのオン時間として観測して、スレーブ20を作動させることは、回避することが望ましい。そこで、一般的なサージ電圧の印加時間よりも長い時間を閾値時間とし、閾値時間よりも長いオン時間が観測された場合に限って、スレーブ20の電力変換部25が起動されるようにした。
An unintended surge voltage may be applied to the output from the
これにより、図17に示すように、マスタ10の停止中の時点t00で、制御器16の出力にサージ電圧が印加されても、スレーブ20は停止を続ける。そして、時点t10でマスタ10が起動し、時間観測器29により閾値時間よりも長いオン時間が観測されると、時点t20でスレーブ20が起動し、観測されたオン時間に基づいて生成されたゲート指令信号GpBが出力される。
As a result, as shown in FIG. 17, even when a surge voltage is applied to the output of the
ここで、時点t10でマスタ10の電力変換部15が起動された後、マスタ10の制御器16からスレーブ20の制御器26へ、CANやI2C等の通信機能を用いて起動指令を送った場合には、スレーブ20の電力変換部25が起動する時点は時点t20よりも遅くなる。これに対して、上述したように、ゲート指令信号GpAのオン時間をリアルタイムで観測することにより、マスタ10の電力変換部15が起動してから、スレーブ20の電力変換部25が起動するまでの遅延を抑制できる。
Here, after the
次に、スレーブ20の停止方法について、図18を参照して説明する。電力変換部15の停止時において、制御器26は、時間観測器29により、マスタ10の制御器16の制御周期の間、ゲート指令信号GpAのオフ時間が継続していることが観測された場合に限って、ゲート指令信号GpB,GnBの出力を停止する。制御器16の制御周期は、マイクロコンピュータの制御周期Tmである。
Next, a method for stopping the
制御周期Tmが、ゲート指令信号GpAの周期よりも長い場合がある。例えば、制御周期Tmが、ゲート指令信号GpAの周期の3倍の場合、制御器16は、ゲート指令信号GpAのオンパルスを3回に1回しか送信しないことになる。このような場合でも、マスタ10の電力変換部15のオフを確実に検出するため、ゲート指令信号GpAのオフ時間が、制御周期Tm以上継続している場合に限って、スレーブ20の電力変換部25が停止されるようにした。
The control cycle Tm may be longer than the cycle of the gate command signal GpA. For example, when the control cycle Tm is three times the cycle of the gate command signal GpA, the
これにより、図18に示すように、時点t30で、マスタ10の電力変換部15が停止し、時間観測器29により制御周期Tmの間継続してオフ時間が観測されると、時点t40で、スレーブ20の電力変換部25が停止される。
As a result, as shown in FIG. 18, when the
ここで、時点t30でマスタ10の電力変換部15が停止された後、マスタ10の制御器16からスレーブ20の制御器26へ、CANやI2C等の通信機能を用い停止指令を送った場合には、スレーブ20の電力変換部31が停止する時点は時点t40よりも遅くなる。これに対して、上述したように、ゲート指令信号GpAのオフ時間をリアルタイムで観測することにより、マスタ10の電力変換部15が停止してから、スレーブ20の電力変換部25が停止するまでの遅延を、制御周期Tmに抑制することができる。
Here, when the
以上説明した第1実施形態によれば以下の効果を奏する。 According to 1st Embodiment described above, there exist the following effects.
・マスタ10とスレーブ20の出力電流のばらつきは、端子間電圧Vds2A,Vds2Bの立ち上がり波形の差、及び端子間電圧Vds1A,Vds1Bの立ち下がり波形の差として表れる。したがって、端子間電圧Vds2A,Vds2Bの立ち上がり波形の相違、又は端子間電圧Vds1A,Vds1Bの立ち下がり波形の相違を観測することにより、マスタ10とスレーブ20の出力電流の不均衡を直ちに検出することができる。また、電流センサや通信機器を用いないため、コストを低減することが可能となる。
The variation in output current between the
・スイッチS1をオン状態且つスイッチS2をオフ状態にすると、メインリアクトルL1にエネルギが蓄積される。そして、スイッチS1をオフ状態且つスイッチS2をオン状態にすると、メインリアクトルL1から負荷80に電流が供給され、入力電圧が所定電圧に変換されて出力される。さらに、スイッチS3をオン状態にしてスイッチS2をターンオフすると、共振動作が起きて補助共振回路150,250からコンデンサC1,C2へ電流が流れ、スイッチS1の端子間電圧がゼロになるため、スイッチS1のZVSを実現することができる。
When the switch S1 is turned on and the switch S2 is turned off, energy is accumulated in the main reactor L1. When the switch S1 is turned off and the switch S2 is turned on, a current is supplied from the main reactor L1 to the
・マスタ10では、検出された遷移時間TaAが目標遷移時間Trになるように、ゲート指令信号GsAが生成される。これにより、マスタ10では、適切なタイミングでスイッチS3Aをオンして、最適なZVSを実現することができる。
In the
・スレーブ20では、検出された遷移時間TaBがマスタ10における目標遷移時間Trとなるように、ゲート指令信号GpBが生成される。ゲート指令信号GpBのデューティ比を変化させることで、スレーブ20の出力電流が増減し、端子間電圧Vds2Bの立ち上がり波形及び端子間電圧Vds1Bの立ち下がり波形が変化して、遷移時間TaBが増減する。よって、スレーブ20において、検出された遷移時間TaBが目標遷移時間Trとなるようにゲート指令信号GpBが生成されることにより、マスタ10とスレーブ20の出力電流を均衡させることができる。また、スレーブ20においても、リアクトル電流IL1Bに対応した補助電流IL2Bとなるため、最適なZVSを実現できる。
In the
・マスタ10では、ゲート指令信号GpA,GnAのデューティ比が制御されて、入力電圧が目標電圧に変換されるとともに、ゲート指令信号GsAのデューティ比が制御されて、最適なZVSが実現される。電圧変換制御とZVS制御とを独立して実施するため、ZVS制御を高速に行うことができる。
In the
・スレーブ20では、マスタ10におけるゲート指令信号GpA,GsAが観測される。そして、ゲート指令信号GsAのオン時間が、ゲート指令信号GsBのオン時間にされる。さらに、検出された遷移時間TaBの検出値が目標遷移時間Trになるように、ゲート指令信号GpAのオン時間が補正され、補正されたオン時間がゲート指令信号GpBのオン時間にされる。これにより、マスタ10とスレーブ20の出力電流を均衡させることができるとともに、スレーブ20においても最適なZVSを実現することができる。
In the
・スレーブ20において、閾値時間よりも長いゲート指令信号GpAのオン時間が観測された場合に限って、ゲート指令信号GpBが生成されて出力される。よって、ゲート指令信号GpAに意図しないサージ電圧が入力された場合には、スレーブ20の電力変換部25は起動されず、意図しない電力変換部25の起動を抑制することができる。
The gate command signal GpB is generated and output only when the on time of the gate command signal GpA longer than the threshold time is observed in the
一方、マスタ10における電力変換部15が起動され、スレーブ20おいて、閾値時間よりも長いゲート指令信号GpAのオン時間が観測された場合には、スレーブ20の電力変換部25が起動される。このとき、マスタ10からスレーブ20へ通信機能を用いて起動指令を送った場合には、マスタ10の電力変換部15が起動してからスレーブ20の電力変換部25が起動するまでに遅延が生じる。そのため、電力変換装置の起動時にマスタ10に電流が集中して、マスタ10の負担が大きくなる。これに対して、ゲート指令信号GpAのオン時間をリアルタイムで観測することにより、マスタ10の電力変換部15の起動からスレーブ20の電力変換部25の起動までの遅延を抑制できる。ひいては、起動時のマスタ10の負担の増大を抑制できる。
On the other hand, when the
・スレーブ20において、マスタ10の制御器16制御周期Tmの間、オフ時間が継続して観測された場合に限って、スレーブ20におけるゲート指令信号GpBの出力が停止される。マスタ10の電力変換部15が駆動している間は、制御周期内にオン時間が存在するため、スレーブ20の電力変換部25は停止されない。
In the
一方、マスタ10の電力変換部15が停止され、スレーブ20において、制御周期Tmの間オフ時間が継続して観測された場合には、スレーブ20の電力変換部25が停止される。このとき、マスタ10からスレーブ20へ通信機能を用いて停止指令を送った場合には、マスタ10の電力変換部15が停止してからスレーブ20の電力変換部25が停止するまでに遅延が生じる。そのため、電力変換装置の停止時に、最後に停止するスレーブ20に電流が集中して負担が大きくなる。これに対して、ゲート指令信号GpAのオフ時間をリアルタイムで観測することにより、マスタ10の電力変換部15の停止からスレーブ20の電力変換部25の停止までの遅延を抑制できる。ひいては、停止時におけるスレーブ20の負担の増大を抑制できる。
On the other hand, when the
(第2実施形態)
次に、第2実施形態に係る電力変換装置について、第1実施形態と異なる点を説明する。本実施形態に係る電力変換装置は、互いに並列接続されたマスタ10A及びスレーブ20Aから構成されている。マスタ10Aの構成を図19に示す。マスタ10Aの端子13,14間には電源80aが接続され、端子11,12間には負荷70aが接続される。マスタ10Aは、電源80aの入力電圧V2を昇圧して負荷70aへ出力する昇圧コンバータである。
(Second Embodiment)
Next, the power converter according to the second embodiment will be described while referring to differences from the first embodiment. The power conversion apparatus according to the present embodiment includes a
マスタ10Aは、補助共振回路150Aの構成が、マスタ10の補助共振回路150の構成と異なる。スレーブ20Aの構成図は省略するが、マスタ10Aと同様な昇圧コンバータとなっており、補助共振回路250Aの構成が、スレーブ20の補助共振回路250の構成と異なっている。
The configuration of the auxiliary resonance circuit 150A of the
補助共振回路150A,250AのダイオードDsのアノード端子は、メインリアクトルL1の第1端に接続されており、ダイオードDsのカソード端子は、補助リアクトルL2の第1端に接続されている。補助リアクトルL2の第2端には、スイッチS3のドレイン端子が接続されている。そして、スイッチS3のソース端子は、メインリアクトルL1の第2端に接続されている。 The anode terminals of the diodes Ds of the auxiliary resonance circuits 150A and 250A are connected to the first end of the main reactor L1, and the cathode terminal of the diode Ds is connected to the first end of the auxiliary reactor L2. The drain terminal of the switch S3 is connected to the second end of the auxiliary reactor L2. The source terminal of the switch S3 is connected to the second end of the main reactor L1.
マスタ10A及びスレーブ20Aでは、マスタ10及びスレーブ20とリアクトル電流IL1及び補助電流IL2の向きが逆になり、スイッチS1とスイッチS2の役割が逆になる。すなわち、スイッチS2が電力変換を行うメインスイッチとなり、スイッチS1が同期整流を行う同期整流スイッチとなる。スイッチS2がオン状態のときに、電源80aからメインリアクトルL1へ電流が供給される。そして、スイッチS1がオン状態のときに、メインリアクトルL1から負荷70aへ電流が供給される。
In the
本実施形態では、メインスイッチであるスイッチS2の端子間電圧Vds2が0のときに、スイッチS2をターンオンするZVS制御を実施する。本実施形態において、ゲート電圧Vgs1,Vgs2は、図3及び図4の(a)と(b)が逆になったものとなり、端子間電圧Vds1,Vds2は、図3及び図4の(d)と(e)が逆になったものとなる。よって、本実施形態では、端子間電圧Vds1の立ち上がり波形又は端子間電圧Vds2の立ち下がり波形に基づいて、スイッチS3のオンタイミングを制御する。すなわち、端子間電圧Vds1の立ち上がり開始から終了まで、又は端子間電圧Vds2の立ち下がり開始から終了までを、遷移時間TaA,TaBとして検出する。 In the present embodiment, when the voltage Vds2 between the terminals of the switch S2, which is the main switch, is 0, ZVS control for turning on the switch S2 is performed. In the present embodiment, the gate voltages Vgs1 and Vgs2 are obtained by inverting (a) and (b) in FIGS. 3 and 4 and the inter-terminal voltages Vds1 and Vds2 are obtained by (d) in FIGS. And (e) are reversed. Therefore, in this embodiment, the on-timing of the switch S3 is controlled based on the rising waveform of the inter-terminal voltage Vds1 or the falling waveform of the inter-terminal voltage Vds2. That is, the transition time TaA, TaB is detected from the start to the end of the inter-terminal voltage Vds1 or from the start to the end of the inter-terminal voltage Vds2.
以上説明した第2実施形態によれば、第1実施形態と同様の効果を奏する。 According to 2nd Embodiment described above, there exists an effect similar to 1st Embodiment.
(第3実施形態)
次に、第3実施形態に係る電力変換装置について、第1実施形態と異なる点を説明する。本実施形態に係る電力変換装置は、互いに並列接続されたマスタ10B及びスレーブ20Bから構成されている。マスタ10Bの構成を図20に示す。マスタ10Bの端子11,12間には電源70b又は負荷70bが接続され、端子13,14間には負荷80b又は電源80bが接続される。マスタ10Bは、電源70bの入力電圧V1を降圧して負荷80bへ出力する降圧動作をするとともに、電源80bの入力電圧V2を昇圧して負荷70bへ出力する昇圧動作をする双方向型コンバータである。
(Third embodiment)
Next, the power converter according to the third embodiment will be described while referring to differences from the first embodiment. The power conversion device according to the present embodiment includes a
マスタ10Bは、補助共振回路150Bの構成が、マスタ10の補助共振回路150の構成と異なる。スレーブ20Bの構成図は省略するが、マスタ10Bと同様な双方向型コンバータとなっており、補助共振回路250Bの構成が、スレーブ20の補助共振回路250の構成と異なっている。
In the
補助共振回路150B,250Bは、二つのスイッチS3,S4と補助リアクトルL2とから構成されており、ダイオードDsの代わりに、スイッチS4が接続されている。スイッチS4は、ドレイン端子が補助リアクトルL2の第2端に接続されており、ソース端子がメインリアクトルL1の第2端に接続されている。すなわち、補助共振回路150B,250Bは、補助素子が補助スイッチであるスイッチS3又はスイッチS4となる。
The
マスタ10B,スレーブ20Bが降圧動作をする場合には、スイッチS1がメインスイッチ、スイッチS2が同期整流スイッチ、スイッチS3が補助スイッチの役割をする。また、マスタ10B,スレーブ20Bが昇圧動作をする場合には、スイッチS2がメインスイッチ、スイッチS1が同期整流スイッチ、スイッチS4が補助スイッチの役割をする。制御器16,26は、降圧用の機能と昇圧用の機能とを備え、適宜切替えて降圧制御又は昇圧制御を実施する。
When the
以上説明した第3実施形態によれば、第1実施形態と同様の効果を奏する。 According to 3rd Embodiment described above, there exists an effect similar to 1st Embodiment.
(第4実施形態)
次に、第4実施形態に係る電力変換装置について、第1実施形態と異なる点を説明する。本実施形態に係る電力変換装置は、互いに並列接続されたマスタ10C及びスレーブ20Cから構成されている。マスタ10Cの構成を図21に示す。マスタ10Cは、マスタ10と同様な降圧コンバータである。
(Fourth embodiment)
Next, the power converter according to the fourth embodiment will be described while referring to differences from the first embodiment. The power conversion apparatus according to the present embodiment includes a master 10C and a slave 20C connected in parallel to each other. The configuration of the master 10C is shown in FIG. The master 10C is a step-down converter similar to the
マスタ10Cは、補助共振回路150Cの構成が、マスタ10の補助共振回路150の構成と異なる。スレーブ20Cの構成図は省略するが、補助共振回路250Cの構成が、スレーブ20の補助共振回路250の構成と異なっている。補助共振回路150C,250Cでは、メインリアクトルL1と補助リアクトルL2とが互いに磁気結合している。そのため、共通のコアに2つのコイルを巻き付けて、メインリアクトルL1と補助リアクトルL2とを形成することができる。補助共振回路150C,250Cの等価回路において、メインリアクトルL1側は、巻数N1の1次巻線と励磁インダクタンス成分との並列回路となり、補助リアクトルL2側は、巻数N2の2次巻線と漏れインダクタンス成分との直列回路となる。1次巻線と2次巻線は理想トランスを構成し、漏れインダクタンス成分は、励磁インダクタンス成分よりも十分に小さい。この場合、漏れインダクタンス成分と、コンデンサC1,C2とで共振動作が起こる。よって、式(1)におけるインダクタンスLは、漏れインダクタンス値となる。
The configuration of the auxiliary resonance circuit 150C of the master 10C is different from the configuration of the
また、メインリアクトルL1の第1端の極性と、補助リアクトルL2の第2端の極性とを同極性とする。これにより、漏れインダクタンス成分に印加される電圧を、励磁インダクタンス成分の端子間電圧に対して巻数比N2/N1を乗算した値だけ高くすることができる。これにより、漏れインダクタンス成分に磁気エネルギを蓄積する時間を短縮することができる。 Further, the polarity of the first end of the main reactor L1 and the polarity of the second end of the auxiliary reactor L2 are set to the same polarity. Thereby, the voltage applied to the leakage inductance component can be increased by a value obtained by multiplying the inter-terminal voltage of the excitation inductance component by the turn ratio N2 / N1. Thereby, the time for accumulating magnetic energy in the leakage inductance component can be shortened.
以上説明した第4実施形態によれば、第1実施形態と同様の効果を奏するとともに、以下効果を奏する。また、本実施形態に係るマスタ10C及びスレーブ20Cの構成を、第2及び第3実施形態に適用してもよい。 According to 4th Embodiment described above, while there exists an effect similar to 1st Embodiment, there exist the following effects. Further, the configurations of the master 10C and the slave 20C according to this embodiment may be applied to the second and third embodiments.
・メインリアクトルL1と補助リアクトルL2のコアを共通化して、マスタ10C及びスレーブ20Cの体格を抑制することができる。 -The core of the main reactor L1 and the auxiliary reactor L2 can be made common, and the physique of the master 10C and the slave 20C can be suppressed.
・メインリアクトルL1の第1端と補助リアクトルL2の第2端とを同極性としたことにより、スイッチS3のオン状態時に、漏れインダクタンス成分の印加電圧を高めることができ、漏れインダクタンス成分への磁気エネルギの蓄積時間を短縮することができる。 -By making the first end of the main reactor L1 and the second end of the auxiliary reactor L2 have the same polarity, the applied voltage of the leakage inductance component can be increased when the switch S3 is in the on state, and the magnetism to the leakage inductance component can be increased. Energy storage time can be shortened.
(第5実施形態)
次に、第5実施形態に係る電力変換装置について、第4実施形態と異なる点を説明する。本実施形態に係る電力変換装置は、互いに並列接続されたマスタ10D及びスレーブ20Dから構成されている。マスタ10Dの構成を図22に示す。マスタ10Dは、マスタ10Cと同様な降圧コンバータである。
(Fifth embodiment)
Next, the power converter according to the fifth embodiment will be described while referring to differences from the fourth embodiment. The power conversion device according to the present embodiment includes a
マスタ10Dは、補助共振回路150Dの構成が、マスタ10Cの補助共振回路150Cと異なる。スレーブ20Dの構成図は省略するが、補助共振回路250Dの構成が、スレーブ20Cの補助共振回路250Cの構成と異なっている。補助共振回路150D,250DのダイオードD1のアノード端子は、グラウンド電位に接続されている。グラウンド電位は、低電位側の端子12,14、及びスイッチS2のソース端子と同電位である。
The
ここで、第4実施形態の場合、スイッチS1がオン状態となっている期間には、スイッチS3に逆並列に接続されたダイオードD3のアノード電位がカソード電位よりも高くなる。そのため、ダイオードD3が導通し、スイッチS3の端子間電圧Vds3は0となる。その後、スイッチS2がオン状態となっている期間には、スイッチS3の端子間電圧Vds3は、出力電圧V2と2次巻線の端子間電圧との和になる。 In the case of the fourth embodiment, the anode potential of the diode D3 connected in antiparallel to the switch S3 is higher than the cathode potential during the period in which the switch S1 is in the on state. For this reason, the diode D3 becomes conductive, and the voltage Vds3 between the terminals of the switch S3 becomes zero. Thereafter, during the period when the switch S2 is in the ON state, the voltage Vds3 between the terminals of the switch S3 is the sum of the output voltage V2 and the voltage between the terminals of the secondary winding.
これに対して、本実施形態の場合、スイッチS1がオン状態となっている期間には、ダイオードD3の導通により、スイッチS3の端子間電圧Vds3は0となる。その後、スイッチS2がオン状態となっている期間には、スイッチS3の端子間電圧は、2次巻線の端子間電圧となる。したがって、本実施形態の場合、第4実施形態と比較して、スイッチS3の端子間電圧を出力電圧V2の分だけ低下させることができる。 On the other hand, in the case of the present embodiment, the voltage Vds3 between the terminals of the switch S3 becomes 0 due to the conduction of the diode D3 during the period when the switch S1 is in the ON state. Thereafter, during a period in which the switch S2 is in the ON state, the voltage between the terminals of the switch S3 is the voltage between the terminals of the secondary winding. Therefore, in the case of the present embodiment, compared to the fourth embodiment, the voltage across the terminals of the switch S3 can be decreased by the output voltage V2.
なお、ダイオードD1のアノード端子をグラウンド電位に接続する構成は、メインリアクトルL1の第1端と補助リアクトルL2の第2端とを、同極性になるように磁気結合することにより実現される。 The configuration in which the anode terminal of the diode D1 is connected to the ground potential is realized by magnetically coupling the first end of the main reactor L1 and the second end of the auxiliary reactor L2 so as to have the same polarity.
以上説明した第5実施形態によれば、第4実施形態と同様の効果を奏するとともに、スイッチS3を低耐圧化することができる。ひいては、スイッチS3を小型化することができる。また、本実施形態に係るマスタ10D及びスレーブ20Dの構成を、第2及び第3実施形態に適用してもよい。
According to the fifth embodiment described above, the same effects as those of the fourth embodiment can be obtained, and the switch S3 can be reduced in breakdown voltage. As a result, the switch S3 can be reduced in size. Further, the configurations of the
(第6実施形態)
次に、第6実施形態に係る電力変換装置について、第4実施形態と異なる点を説明する。本実施形態に係る電力変換装置は、互いに並列接続されたマスタ10E及びスレーブ20Eから構成されている。マスタ10Eの構成を図23に示す。マスタ10Eは、マスタ10Cと同様な降圧コンバータである。
(Sixth embodiment)
Next, the power converter according to the sixth embodiment will be described while referring to differences from the fourth embodiment. The power conversion device according to the present embodiment includes a
マスタ10Eは、補助共振回路150Eの構成が、マスタ10Cの補助共振回路150Cと異なる。スレーブ20Eの構成図は省略するが、補助共振回路250Eの構成が、スレーブ20Cの補助共振回路250Cの構成と異なっている。補助共振回路15FのダイオードD1のアノード端子は、電源70の高電位側に接続されている。すなわち、ダイオードD1のアノード端子が、高電位側の端子11、及びスイッチS1のドレイン端子に接続されている。
The
第6実施形態によれば、第4実施形態と同様の効果を奏するとともに、スイッチS1のオン状態の期間に、第4実施形態よりも、ダイオードDsの端子間電圧を低くすることができる。よって、ダイオードDsを低耐圧化することができる。また、本実施形態に係るマスタ10E及びスレーブ20Eの構成を、第2及び第3実施形態に適用してもよい。
According to the sixth embodiment, the same effects as those of the fourth embodiment can be obtained, and the voltage across the terminals of the diode Ds can be made lower than that of the fourth embodiment during the ON state of the switch S1. Therefore, the withstand voltage of the diode Ds can be reduced. The configurations of the
(他の実施形態)
・立ち上がり波形又は立ち下がり波形として、立ち上がり波形又は立ち下がり波形の傾きを検出し、傾きに基づいて、スイッチS3,S4のターンオンのタイミングを制御してもよい。また、例えば、立ち上がり波形が閾値Vthの1/2まで上昇するまでの時間を検出し、その時間を2倍して遷移時間TaA,TaBとしてもよい。
(Other embodiments)
The inclination of the rising waveform or the falling waveform may be detected as the rising waveform or the falling waveform, and the turn-on timing of the switches S3 and S4 may be controlled based on the inclination. Further, for example, the time until the rising waveform rises to ½ of the threshold value Vth may be detected, and the time may be doubled to be the transition times TaA and TaB.
・遷移時間検出器17で検出された遷移時間TaAを時間観測器29(遷移観測部)へ送り、制御器26は、時間観測器29により観測された遷移時間TaAと、遷移時間検出器27により検出された遷移時間TaBとの相違から、出力電流の不均衡を検出してもよい。この場合、時間偏差算出部261は、目標遷移時間Trの代わりに遷移時間TaAを用いて、時間偏差を算出する。
The transition time TaA detected by the
・マスタ側に時間観測器を設け、スレーブ側で検出された遷移時間TaBをマスタの時間観測器に送るようにしてもよい。そして、制御器16が、遷移時間TaAと遷移時間TaBとの相違から、出力電流の不均衡を検出してもよい。この場合、制御器16が、遷移時間TaAと遷移時間TaBとの時間偏差に基づいて、ゲート指令信号GpAのオン時間を補正し、補正したゲート指令信号GpAをスレーブ側へ送るようにしてもよい。制御器26は、補正されたゲート指令信号GpAのオン時を、そのままゲート指令信号GpBのオン時間にすることができる。
A time observer may be provided on the master side, and the transition time TaB detected on the slave side may be sent to the master time observer. Then, the
・電力変換装置は、1台のマスタと複数台のスレーブとが互いに並列に接続されていてもよい。この場合、ゲート指令信号GpA,GsAを、マスタから各スレーブへ並列に送ってもよいし、マスタから1台のスレーブへ送り、そのスレーブから順次他のスレーブへ直列に送ってもよい。 In the power conversion apparatus, one master and a plurality of slaves may be connected in parallel to each other. In this case, the gate command signals GpA and GsA may be sent from the master to each slave in parallel, or may be sent from the master to one slave, and then sequentially sent from the slave to other slaves in series.
・スイッチS1〜S3は、MOSFETに限らず、IGBTやバイポーラトランジスタ等の他の種類のスイッチング素子を用いてもよい。 The switches S1 to S3 are not limited to MOSFETs, and other types of switching elements such as IGBTs and bipolar transistors may be used.
・メインリアクトルL1,補助リアクトルL2は、それぞれトランスでもよい。 -Each of the main reactor L1 and the auxiliary reactor L2 may be a transformer.
10…マスタ、16…制御器、20…スレーブ、26…制御器、26…制御器、80,70a,70b,80b…負荷、150,250…補助共振回路、Ds…ダイオード、L1…メインリアクトル、L2…補助リアクトル、S1,S2,S3…スイッチ。
DESCRIPTION OF
Claims (8)
前記第1電源装置及び前記第2電源装置は、それぞれ、
メインスイッチと、同期整流スイッチと、メイン磁気部品と、を備え、前記メインスイッチと前記同期整流スイッチとが相補的にオンオフされることにより、入力電圧を所定電圧に変換して出力するスイッチング回路と、
補助スイッチと、補助磁気部品と、を備え、前記メインスイッチと、前記同期整流スイッチのいずれかがオフ状態のときに前記補助スイッチがオン状態にされることにより、前記メインスイッチと、同期整流スイッチの容量成分と前記補助磁気部品とで共振動作させる補助スイッチング回路と、
前記メインスイッチ又は同期整流スイッチの端子間電圧を検出する電圧検出部と、を備え、
前記第1電源装置は、更に、
前記第1電源装置の前記メインスイッチと前記同期整流スイッチとを相補的にオンオフさせるメイン信号を生成するとともに、検出された前記同期整流スイッチの端子間電圧の立ち上がり波形又は前記メインスイッチの端子間電圧の立ち下がり波形に基づいて、前記第1電源装置の前記補助スイッチを制御する補助信号を生成する第1制御部を備え、
前記第2電源装置は、更に、
前記第2電源装置の前記メインスイッチと前記整流スイッチとを相補的にオンオフさせるメイン信号を生成するとともに、前記第2電源装置の補助スイッチを制御する補助信号を、前記第1電源装置における前記補助信号と同じ信号にする第2制御部を備えた電力変換装置であって、
前記第1制御部又は前記第2制御部は、前記第1電源装置と前記第2電源装置における前記立ち上がり波形の相違又は前記立ち下がり波形の相違を観測して、前記第1電源装置と前記第2電源装置の出力電流の不均衡を検出することを特徴とする電力変換装置。 A first power supply device serving as a reference, and at least one second power supply device, wherein the first power supply device and the second power supply device are connected in parallel to each other in a load;
The first power supply device and the second power supply device are respectively
A switching circuit comprising a main switch, a synchronous rectification switch, and a main magnetic component, wherein the main switch and the synchronous rectification switch are complementarily turned on and off to convert an input voltage into a predetermined voltage and output the voltage ,
An auxiliary switch and an auxiliary magnetic component, and the auxiliary switch is turned on when either the main switch or the synchronous rectification switch is in an off state, whereby the main switch and the synchronous rectification switch An auxiliary switching circuit that resonates between the capacitance component and the auxiliary magnetic component;
A voltage detection unit that detects a voltage between terminals of the main switch or the synchronous rectification switch,
The first power supply device further includes:
A main signal for complementarily turning on and off the main switch and the synchronous rectification switch of the first power supply device is generated, and the detected rising waveform of the voltage between the terminals of the synchronous rectification switch or the voltage between the terminals of the main switch A first control unit that generates an auxiliary signal for controlling the auxiliary switch of the first power supply device based on the falling waveform of
The second power supply device further includes:
A main signal for complementarily turning on and off the main switch and the rectifying switch of the second power supply device is generated, and an auxiliary signal for controlling the auxiliary switch of the second power supply device is generated as the auxiliary signal in the first power supply device. A power conversion device including a second control unit configured to make the same signal as the signal,
The first control unit or the second control unit observes the difference in the rising waveform or the difference in the falling waveform between the first power supply device and the second power supply device, and thereby detects the difference between the first power supply device and the second power supply device. A power conversion device that detects an imbalance in output current between two power supply devices.
前記補助スイッチング回路は、前記メイン磁気部品の前記第1端に前記メイン磁気部品に並列に接続された回路であって、前記補助スイッチと、前記補助磁気部品と、前記補助スイッチとは別の素子の補助スイッチ又はダイオードである補助素子とを備え、
前記メイン磁気部品はメインリアクトルであり、
前記補助磁気部品は補助リアクトルであることを特徴とする請求項1に記載の電力変換装置。 The switching circuit includes a main switch having a capacitance component in parallel, a synchronous rectification switch having a capacitance component in parallel and connected in series to the main switch, a first end and a second end as both ends, the main switch, A main magnetic component having the first end connected to a connection point with a synchronous rectification switch,
The auxiliary switching circuit is a circuit connected in parallel to the main magnetic component at the first end of the main magnetic component, and is different from the auxiliary switch, the auxiliary magnetic component, and the auxiliary switch. And an auxiliary element which is an auxiliary switch or a diode,
The main magnetic component is a main reactor,
The power converter according to claim 1, wherein the auxiliary magnetic component is an auxiliary reactor.
前記第1電源装置及び前記第2電源装置は、それぞれ、
前記メインスイッチと前記同期整流スイッチとの直列体の高電位側端子と低電位側端子との間に接続された第1平滑コンデンサと、
前記メインリアクトルの第2端と前記直列体の前記低電位側端子との間に接続された第2平滑コンデンサと、を備え、
前記補助スイッチがオン状態のときに、前記補助スイッチング回路から前記メインスイッチ及び前記同期整流スイッチに並列に設けられた容量成分へ電流を流してゼロボルトスイッチングを実現する部分共振型回路であることを特徴とする請求項2に記載の電力変換装置。 When the main switch is on, current is supplied from the power source to the main reactor, and when the synchronous rectification switch is on, current is supplied from the main reactor to the load.
The first power supply device and the second power supply device are respectively
A first smoothing capacitor connected between a high potential side terminal and a low potential side terminal of a series body of the main switch and the synchronous rectification switch;
A second smoothing capacitor connected between the second end of the main reactor and the low potential side terminal of the series body;
When the auxiliary switch is in an ON state, it is a partial resonance type circuit that realizes zero-volt switching by flowing a current from the auxiliary switching circuit to a capacitive component provided in parallel with the main switch and the synchronous rectification switch. The power conversion device according to claim 2.
検出された前記メインスイッチ又は前記同期整流スイッチの端子間電圧に基づいて、前記同期整流スイッチの端子間電圧の立ち上がり又は前記メインスイッチの端子間電圧の立ち下がりの開始から終了までの遷移時間を検出する遷移時間検出部を備え、
前記第1制御部は、
前記第1電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値が、前記遷移時間の目標値になるように、前記第1電源装置における前記補助信号を生成し、
前記第2制御部は、
前記第2電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値が、前記目標値になるように、前記第2電源装置における前記メイン信号を生成することを特徴とする請求項2又は3に記載の電力変換装置。 The first power supply device and the second power supply device are respectively
Based on the detected voltage between the terminals of the main switch or the synchronous rectification switch, the transition time from the start to the end of the rise of the voltage between the terminals of the synchronous rectification switch or the fall of the voltage between the terminals of the main switch is detected. A transition time detection unit
The first controller is
Generating the auxiliary signal in the first power supply device so that the detected value of the transition time detected by the transition time detection unit of the first power supply device becomes a target value of the transition time;
The second controller is
The main signal in the second power supply device is generated so that a detection value of the transition time detected by the transition time detection unit of the second power supply device becomes the target value. The power converter according to 2 or 3.
前記電圧検出部により検出された前記メインスイッチ又は前記同期整流スイッチの端子間電圧から、前記同期整流スイッチの端子間電圧の立ち上がり又は前記メインスイッチの端子間電圧の立ち下がりの開始から終了までの遷移時間を検出する遷移時間検出部を備え、
前記第2電源装置は、更に、
前記第1電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値を観測する遷移観測部を備え、
前記第1制御部は、
前記第1電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値が、前記遷移時間の目標値になるように、前記補助信号を生成し、
前記第2制御部は、
前記第2電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値が、前記遷移観測部により観測された前記遷移時間の検出値になるように、前記第2電源装置における前記メイン信号を生成することを特徴とする請求項2又は3に記載の電力変換装置。 The first power supply device and the second power supply device are respectively
Transition from the terminal voltage of the main switch or the synchronous rectification switch detected by the voltage detection unit to the rise of the voltage of the terminal of the synchronous rectification switch or the fall of the voltage of the terminal of the main switch from the start to the end It has a transition time detector that detects time,
The second power supply device further includes:
A transition observation unit for observing a detection value of the transition time detected by the transition time detection unit of the first power supply device;
The first controller is
The auxiliary signal is generated so that the detected value of the transition time detected by the transition time detection unit of the first power supply device becomes a target value of the transition time,
The second controller is
The main power supply in the second power supply device is configured such that the detection value of the transition time detected by the transition time detection unit of the second power supply device becomes the detection value of the transition time observed by the transition observation unit. The power converter according to claim 2 or 3, wherein a signal is generated.
前記第1電源装置における前記メイン信号及び前記補助信号を観測する信号観測部を備え、
前記第1制御部は、
前記第1電源装置における前記メイン信号の時比率を制御して、入力電圧を目標電圧に変換するとともに、前記第1電源装置における前記補助信号の時比率を制御して、前記メインスイッチのゼロボルトスイッチング制御を実施し、
前記第2制御部は、
観測された前記補助信号のオン時間を、前記第2電源装置における前記補助信号のオン時間とするとともに、前記第2電源装置の前記遷移時間検出部により検出された前記遷移時間の検出値が、前記第1電源装置における前記遷移時間の目標値になるように、観測された前記メイン信号のオン時間を補正し、補正した前記オン時間を前記第2電源装置における前記メイン信号のオン時間とすることを特徴とする請求項4に記載の電力変換装置。 The second power supply device
A signal observation unit for observing the main signal and the auxiliary signal in the first power supply device;
The first controller is
Controlling the time ratio of the main signal in the first power supply device to convert the input voltage to the target voltage, and controlling the time ratio of the auxiliary signal in the first power supply device to switch the zero voltage of the main switch Carry out the control,
The second controller is
The observed on-time of the auxiliary signal is set as the on-time of the auxiliary signal in the second power supply device, and the detected value of the transition time detected by the transition time detection unit of the second power supply device is: The observed ON time of the main signal is corrected so as to be the target value of the transition time in the first power supply device, and the corrected ON time is set as the ON time of the main signal in the second power supply device. The power conversion device according to claim 4, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027951A JP6546543B2 (en) | 2016-02-17 | 2016-02-17 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027951A JP6546543B2 (en) | 2016-02-17 | 2016-02-17 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147851A true JP2017147851A (en) | 2017-08-24 |
JP6546543B2 JP6546543B2 (en) | 2019-07-17 |
Family
ID=59682411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027951A Active JP6546543B2 (en) | 2016-02-17 | 2016-02-17 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6546543B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9979271B2 (en) | 2016-02-17 | 2018-05-22 | Denso Corporation | Power converter with zero-voltage switching control |
JP7274713B1 (en) | 2022-02-16 | 2023-05-17 | 国立大学法人北海道大学 | SWITCHING CIRCUIT, CURRENT DETECTION CIRCUIT, SWITCHING TIMING CONTROL METHOD AND CONTROL PROGRAM |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004129393A (en) * | 2002-10-02 | 2004-04-22 | Denso Corp | Dc-dc converter |
JP2008141801A (en) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | Switching power supply circuit |
WO2011004492A1 (en) * | 2009-07-10 | 2011-01-13 | トヨタ自動車株式会社 | Converter controller |
JP2011015562A (en) * | 2009-07-03 | 2011-01-20 | Sharp Corp | Power supply |
JP2011211797A (en) * | 2010-03-29 | 2011-10-20 | Toyota Motor Corp | Step-up dc-dc converter |
JP2015095935A (en) * | 2013-11-11 | 2015-05-18 | 株式会社デンソー | Power conversion device |
-
2016
- 2016-02-17 JP JP2016027951A patent/JP6546543B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004129393A (en) * | 2002-10-02 | 2004-04-22 | Denso Corp | Dc-dc converter |
JP2008141801A (en) * | 2006-11-30 | 2008-06-19 | Mitsumi Electric Co Ltd | Switching power supply circuit |
JP2011015562A (en) * | 2009-07-03 | 2011-01-20 | Sharp Corp | Power supply |
WO2011004492A1 (en) * | 2009-07-10 | 2011-01-13 | トヨタ自動車株式会社 | Converter controller |
JP2011211797A (en) * | 2010-03-29 | 2011-10-20 | Toyota Motor Corp | Step-up dc-dc converter |
JP2015095935A (en) * | 2013-11-11 | 2015-05-18 | 株式会社デンソー | Power conversion device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9979271B2 (en) | 2016-02-17 | 2018-05-22 | Denso Corporation | Power converter with zero-voltage switching control |
JP7274713B1 (en) | 2022-02-16 | 2023-05-17 | 国立大学法人北海道大学 | SWITCHING CIRCUIT, CURRENT DETECTION CIRCUIT, SWITCHING TIMING CONTROL METHOD AND CONTROL PROGRAM |
JP2023119414A (en) * | 2022-02-16 | 2023-08-28 | 国立大学法人北海道大学 | Switching circuit, current detection circuit, switching timing control method, and control program |
Also Published As
Publication number | Publication date |
---|---|
JP6546543B2 (en) | 2019-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6003932B2 (en) | Power conversion apparatus and start method thereof | |
JP6559081B2 (en) | Power converter | |
JP5812040B2 (en) | Power converter | |
JP5807658B2 (en) | Power conversion device and power conversion method | |
CN104426378B (en) | Switching type DC power supply capable of providing stable voltage output | |
JP5790708B2 (en) | Power conversion device and power conversion method | |
JP2013158231A (en) | Separation flyback converter having efficient light-load operation | |
JP6464910B2 (en) | Power converter | |
CN105009436A (en) | Switching power supply apparatus | |
KR102136564B1 (en) | Power supply apparatus and driving method thereof | |
JP5838997B2 (en) | Power conversion apparatus and power correction method | |
US8928294B2 (en) | Step-up switching power supply | |
JP5712584B2 (en) | Power supply | |
EP2426812A2 (en) | Active clamp DC-DC converter | |
JP2014212642A (en) | Switching power-supply device | |
JP6009027B1 (en) | Power converter | |
JP2015139326A (en) | Device and method for power conversion | |
CN105406715B (en) | Switching power unit | |
JP6546543B2 (en) | Power converter | |
US20190386574A1 (en) | Power supply and power supply unit | |
JP2010213366A (en) | Switching power supply | |
US9564819B2 (en) | Switching power supply circuit | |
JP6539220B2 (en) | Power converter | |
CN203747654U (en) | DC-DC converter with input voltage compensation circuit | |
JP5355655B2 (en) | DCDC converter and control method of DCDC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190426 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6546543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |