JP6158139B2 - レーダー信号を処理するための方法、デバイスおよびシステム - Google Patents

Description

実施形態は、レーダー応用に関し、具体的には、例えば少なくとも１つのアンテナを介して、少なくとも１つのレーダーセンサによって得られたレーダー信号を処理する効率的な方法に関する。この点で、レーダー信号の処理は、具体的には、センサまたはアンテナによって受信されたレーダー信号を指す。

いくつかのレーダーの変形形態は、様々な応用シナリオのために、自動車で使用される。例えば、レーダーは、死角検出（駐車支援、歩行者保護、クロストラフィック）、衝突緩和、車線変更支援および適応走行制御のために使用することができる。レーダー応用に対する多くの使用事例シナリオは、異なる方向（例えば、後部、側部、前部）、可変角度（例えば、方位角）および／または異なる距離（短距離、中距離または長距離）を対象とし得る。例えば、適応走行制御は、±１８度の方位角を利用することができ、レーダー信号は、自動車の前部から放出され、それにより、最大数百メートルの検出範囲が可能になる。

レーダー源は信号を放出し、センサは帰還信号を検出する。放出信号と検出信号との間の周波数偏移（例えば、レーダー信号を放出する移動自動車に基づく）を使用して、放出信号の反射に基づく情報を得ることができる。センサによって得られた信号のフロントエンド処理は、高速フーリエ変換（ＦＦＴ）を含み得、それにより、信号スペクトル、すなわち、周波数全域に分散される信号を得ることができる。信号の振幅は、エコーの量を示し得、ピークは、今後の処理（例えば、前方を走行する別の自動車に基づく自動車の速度の調整）のために検出して使用する必要がある対象を表し得る。

一定誤警報阻止（ＣＦＡＲ）は、一定誤警報率とも呼ばれ、具体的には、信号電力に基づき得るＦＦＴ結果分析のための閾値方法として知られている。ＣＦＡＲにより、ＦＦＴ信号が潜在的対象を示すかどうかを決定するように閾値を適合させることが可能になる。ＣＦＡＲは、具体的には、背景雑音、クラッタおよび干渉を考慮する。いくつかのＣＦＡＲアルゴリズムが知られている。詳細に関しては、（非特許文献１）を参照する。

ｈｔｔｐ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗｉｋｉ／Ｃｏｎｓｔａｎｔ＿ｆａｌｓｅ＿ａｌａｒｍ＿ｒａｔｅ＞

ＣＦＡＲアルゴリズムは、複雑で、かなりの時間および／または資源量、例えば、高価な演算パワーを必要とする場合が多い。結果を提供するためにいくつかのクロックサイクルを必要とする事例では、後処理が遅延し、それにより、全システムのリアルタイム（またはほぼリアルタイム）能力が制限される。

実施形態は、図面を参照して示され、図解される。図面は、基本原理を示す上で役立ち、その結果、基本原理を理解する上で必要な態様のみが示される。図面は、原寸に比例しない。図面では、同じ参照文字は、同様の特徴を示す。

レーダー応用においてどのようにデータを処理することができるかについての工程を含む例示的なフロー図を示す。 ＦＦＴエンジンとＣＦＡＲエンジンとの組合せを利用した例示的な概略アーキテクチャを示す。 図１の例の変形形態として、ＦＦＴエンジンとＣＦＡＲエンジンとの組合せを利用した概略アーキテクチャを示す。 図２および図３による、組み合わされたアーキテクチャを示す。 ２つのモジュールを組み合わせた概略アーキテクチャを示し、モジュールの各々は、図４に示されるアーキテクチャを備える。 例示的なパイプライン方式を視覚化した図を示す。 代替のパイプライン方式を示す。 ＣＦＡＲ演算目的のために単一のランプを利用した、例示的なＣＦＡＲ使用事例シナリオを示す。 ＣＦＡＲ演算目的のためにアンテナのすべてのランプを利用した、別の例示的なＣＦＡＲ使用事例シナリオを示す。 ＣＦＡＲ演算目的のためにアンテナのｎ番目毎のランプを利用した、さらなる例示的なＣＦＡＲ使用事例シナリオを示す。 ＣＦＡＲ演算目的のためにアンテナの第１のランプを利用し、ＣＦＡＲ演算の達成を待つ、さらなる別の例示的なＣＦＡＲ使用事例シナリオを示す。 バッファを介してＣＦＡＲエンジンに接続されるＦＦＴエンジンにデジタルデータを供給するサンプリング段階を含む概略ブロック図を示す。 図１２に基づく概略ブロック図を示し、図１２に加えて、レジスタが提供され、レジスタは、場合により、外部入力データによる供給を受けることができる。

第１の実施形態は、レーダー信号を処理するための方法であって、前記レーダー信号は、少なくとも２つのレーダーアンテナによって受信されたデジタル化データを含み、
− 第１のアンテナによって受信されたデータに基づくＦＦＴ結果に対するＣＦＡＲ結果を決定する工程と、
− 第２のアンテナによって受信されたデータに基づくＦＦＴ結果にＣＦＡＲ結果を適用する工程と
を含む方法に関する。

第２の実施形態は、レーダー信号を処理するためのデバイスであって、
− 少なくとも２つのアンテナから受信されたデジタル化データに基づいてＦＦＴ結果を決定するためのＦＦＴエンジンを備え、
− ＣＦＡＲエンジンであって、
− 複数のアンテナのうちの１つのアンテナのＦＦＴ結果に基づいてＣＦＡＲ結果を決定するための演算モードで、および、
− 演算モードで決定されたＣＦＡＲ結果に基づいて少なくとも１つの他のアンテナのＦＦＴ結果をフィルタリングするためのフィルタリングモードで、
動作可能なＣＦＡＲエンジンを備える
デバイスに関する。

第３の実施形態は、本明細書に記載されるような少なくとも２つのデバイスを備え、少なくとも２つのデバイスの動作を同期化するための、デバイスの各々のＦＦＴエンジンに接続されたアドレス比較器をさらに備えるモジュールに関する。

第４の実施形態は、レーダー信号を処理するためのシステムであって、
− 第１のアンテナによって受信されたデータに基づいて、第１のＦＦＴ結果を提供するため、および、第２のアンテナによって受信されたデータに基づいて、第２のＦＦＴ結果を提供するための手段と、
− 第１のＦＦＴ結果に対するＣＦＡＲ結果を決定するため、および、ＣＦＡＲ結果を第２のＦＦＴ結果に適用するための手段と
を備えるシステムを対象とする。

図１は、レーダー応用においてどのようにデータを処理することができるかについての工程を含む例示的なフロー図を示す。工程１０１では、センサによって受信されたサンプルが格納される。工程１０２では、第１の段階のＦＦＴが行われ、工程１０３では、その結果が格納される。工程１０４では、工程１０３で格納されたデータ上でＣＦＡＲアルゴリズムが実行される。後続の工程１０５では、選択されたビン上で第２の段階のＦＦＴを行うことができ、工程１０６では、選択されたビン上で第３の段階のＦＦＴを行うことができる。

この点で、ビンは、具体的には、潜在的対象（すなわち、少なくとも１つの潜在的対象）と関連付けることができた周波数または周波数範囲を指す。ビンは、少なくとも１つのＦＦＴ結果（ＣＦＡＲアルゴリズムによって特定することができる）を含み、具体的には、少なくとも１つのＦＦＴ結果を指し得る。

図２は、ＦＦＴエンジン２０１とＣＦＡＲエンジン２０２との組合せを利用した例示的な概略アーキテクチャを示す。状態機械２０３は、ＦＦＴエンジン２０１と、ＣＦＡＲエンジン２０２とに接続される。ＦＦＴエンジン２０１からのＦＦＴ結果は、出力ＦＩＦＯ ２０５（ＦＩＦＯ：先入れ先出しであり、出力ＦＩＦＯ ２０５は、少なくとも１つのＦＩＦＯレジスタを備え得る）と、遅延ユニット２０４と、ＣＦＡＲエンジン２０２とに搬送することができる。ＣＦＡＲエンジン２０２によって演算された結果２０８は、遅延ユニット２０４に格納されたＦＦＴ結果を出力ＦＩＦＯ ２０５に書き込むことを可能にするために使用される。ＣＦＡＲエンジンは、設定／消去信号をレジスタ２０７に提供し、前記レジスタ２０７は、レジスタ２０７の値に従って、対象のビンのアドレス指定を行うことを可能にする。レジスタ２０７のレジスタ値および出力ＦＩＦＯ ２０５の出力は、ＤＭＡユニット２０６（ＤＭＡ：ダイレクトメモリアクセス）に搬送され、ＤＭＡユニット２０６は、結果をメモリデバイスに書き込むために使用される。

ＣＦＡＲエンジン２０２は、内部アドレスカウンタを備え得、内部アドレスカウンタは、対象の新しいビンがチェックされるたびに、更新することができる。

ＣＦＡＲエンジン２０２を作動させず、アクティブ状態でない場合、状態機械２０３は、ＦＦＴエンジン２０１からのＦＦＴ結果がＦＦＴエンジン２０１からバイパス経路を介して出力ＦＩＦＯ ２０５に搬送されるように（好ましくは全速で）設定される。

ＣＦＡＲエンジン２０２を作動させた場合、状態機械２０３は、演算のためにＦＦＴ結果がＦＦＴエンジン２０１からＣＦＡＲエンジン２０２に搬送されるように設定され、例えば、ＦＦＴ結果は、ＦＦＴエンジン２０１が達成できるレートよりも遅いレートでＣＦＡＲエンジン２０２に伝えることができる。

ＣＦＡＲエンジン２０２を作動させ、アクティブ状態であり、ＣＦＡＲエンジンが演算モードである場合、以下の工程を適用することができる。
− ＣＦＡＲエンジン２０２からの結果２０８により、遅延ユニット２０４によって遅延されたＦＦＴ結果を出力ＦＩＦＯ ２０５に書き込むこと（または書き込まないこと）が可能になる。
− 出力ＦＩＦＯ ２０５に書き込むべきＦＦＴ結果と関連付けられたビンに対するそれぞれのビットをレジスタ２０７において設定する。
− ＣＦＡＲエンジン２０２がその計算を完了するまで、ＦＦＴ演算を中断することができ、それは、１クロックサイクルあたり０．５ビンのレートに当てはまり得る。
− ＣＦＡＲ演算は、第１のランプのみに対してまたは１６ランプにつき１ランプに対して、使用可能にすることができる（ランプや、１つまたは複数のランプに基づくＣＦＡＲ演算についての詳細に関しては、以下で説明される）。

したがって、ＣＦＡＲ演算は、ビン、すなわち、ＦＦＴによって提供されたスペクトル内の周波数または周波数範囲を決定し、それは、例えば放出されたレーダー信号を反射する自動車の前方を走行する車両などの対象の有望な候補である。これらのビンは、レジスタ２０７においてビットを設定することによってアドレス指定することができ（ＣＦＡＲフィルタリングの結果として。以下の図３も参照）、これらのビンと関連付けられたＦＦＴ結果は、出力ＦＩＦＯ ２０５に格納され、さらに処理される。

ＣＦＡＲエンジン２０２を作動させ、アクティブ状態であり、ＣＦＡＲエンジン２０２がフィルタリングモードである場合、以下の工程を適用することができる。
− 各ビンに対し、ＣＦＡＲエンジン２０２は、レジスタ２０７において対応するビットを書き込み、それにより、出力をフィルタリングすべきか否かを定義するため、対象のビンを示す。
− ＣＦＡＲエンジン２０２は、１クロックサイクルあたり１ビンの速度で実行することができる。

提示される手法により、具体的には、効率的な方法で、ＦＦＴとＣＦＡＲとを組み合わせることが可能になる。したがって、ＦＦＴスループットを低減して、「オンザフライ」で、すなわち、実質的に同時に、ＣＦＡＲの処理を可能にすることができる。したがって、ＦＦＴビンは、ＣＦＡＲ計算の結果に基づいてフィルタリングすることができ、したがって、すべてのＦＦＴ結果をメモリに格納する必要はない場合がある。

デュアルモードでのＣＦＡＲの利用もその一例である。
（１）第１のモードでは、ＦＦＴ結果が分析され、選択されたＣＦＡＲアルゴリズムおよび／または既定の感度に基づいてビンがフィルタリングされる。フィルタ結果を更新して、どのビンがフィルタリングされたかを示すことができる。ビンはすべて、メモリに書き込むことができる。
（２）第２のモードでは、ＦＦＴ結果が分析され、選択されたＣＦＡＲアルゴリズムおよび／または既定の感度に基づいてビンがフィルタリングされる。フィルタ結果を更新して、どのビンがフィルタリングされたかを示すことができる。ビンは、フィルタ結果に従って、メモリに書き込むことができる（すなわち、すべてのビンをメモリに書き込まなければならないわけではない）。

図３は、図１の例の変形形態として、ＦＦＴエンジン２０１とＣＦＡＲエンジン２０２との組合せを利用した概略アーキテクチャを示す。図１と対照的に、図２は、遅延ユニット２０４およびレジスタ２０７を含まない。代わりに、ＦＦＴ結果は、ＣＦＡＲエンジン２０２の結果２０８により遅延ユニットなしで作動される、出力ＦＩＦＯ ２０５に搬送される。また、参照レジスタ３０１は、例えば外部ユニットから、レジスタ値を受信する。参照レジスタ３０１は、対象のビンを示し、その出力はＣＦＡＲエンジン２０２に接続される。ＤＭＡユニット２０６が接続されるメモリは、参照レジスタ３０１に対して値の供給も行う外部ユニットと共有することができる。

ＣＦＡＲエンジン２０２を作動させず、アクティブ状態でない場合、状態機械２０３は、ＦＦＴエンジン２０１からのＦＦＴ結果がＦＦＴエンジン２０１からバイパス経路を介して出力ＦＩＦＯ ２０５に搬送されるように（好ましくは全速で）設定される。

ＣＦＡＲエンジン２０２を作動させ、アクティブ状態であり、ＣＦＡＲエンジン２０２がフィルタリングモードである場合、ＣＦＡＲエンジン２０２は、外部ユニット（例えば、外部ＤＳＰまたは外部マイクロコントローラユニット（ＭＣＵ））によって演算されたＣＦＡＲ結果に基づいて、ＦＦＴフィルタリングを提供することができ、外部ユニットは、参照レジスタ３０１においてデータを書き込み、それにより、対象のビンを定義する。

図３によるシナリオは、具体的には、複数のアンテナにわたって同じＣＦＡＲ情報を適用することを可能にする。

この手法は、例えばメモリのサイズおよび／または帯域幅に関して、低減されたメモリ要件で動作可能であり得る。演算パワーおよび性能は、いくつかの処理段階の間で効率的に分散させることができる。

図４は、図２および図３に示されるアーキテクチャを組み合わせる。ＣＦＡＲエンジン２０２は、各ランプ上で演算を提供することができ、出力フィルタリングは、外部ユニットによって初期化された参照レジスタ３０１を介して行うことができる。これにより、外部ユニットは、所定のランプおよびアンテナに対して演算されたＣＦＡＲビンフィルタを、参照ＣＦＡＲビンフィルタと比較することができる。

図６は、例示的なパイプライン方式を視覚化した図を示す。基本的な実装形態は、４つのアンテナを有し得、「ランプ」は、レーダーデバイスによって放出された信号の周波数が変化する持続時間６０１を示す。したがって、レーダーデバイスは、事前に定義された周波数範囲の様々な周波数でレーダー信号を放出することができる。そのようなレーダー信号の放出は、１つのアンテナを介してまたはいくつかのアンテナを介して、達成することができる。図６では、３つのランプ６０２〜６０４が視覚化され、放出されたレーダー信号の繰り返しパターンを示す。

第１のランプ６０２の間、データは、４つのアンテナ上でＡＤＣインターフェース（ＡＤＣ：アナログ／デジタル変換器）を介して収集され、すなわち、受信された信号の各々は、アナログからデジタルに変換され、デジタル信号は、ＦＦＴエンジン２０１に供給される。ＦＦＴエンジン２０１およびＣＦＡＲエンジン２０２は、アイドル状態である（第１のランプ６０２の間）。それに従って、ＤＭＡユニット２０６を介していかなるデータも出力されない。

第２のランプ６０３の間、ＦＦＴエンジン２０１は、４つのアンテナの各々からＦＦＴ１〜ＦＦＴ４のＦＦＴ結果を提供する。ＣＦＡＲエンジン２０２は、ＦＦＴ１〜ＦＦＴ４のＦＦＴ結果に基づいて、ＣＦＡＲ１〜ＣＦＡＲ４の結果を演算する（すなわち、ＦＦＴ１に基づくＣＦＡＲ１、ＦＦＴ２に基づくＣＦＡＲ２など）。したがって、ＤＭＡユニット２０６は、第２のランプ６０３の間、第１のアンテナからのＦＦＴ１のＦＦＴ結果およびＣＦＡＲ１〜ＣＦＡＲ３のＣＦＡＲ結果をメモリに搬送する。第４のアンテナからのＦＦＴ４のＦＦＴ結果に基づくＣＦＡＲ４のＣＦＡＲ結果は、第３のランプ６０４の第１の部分の間、ＤＭＡユニット２０６によってメモリに向けて搬送される。

ＤＭＡユニット２０６は、広いアクセスを介してメモリにデータを書き込むために使用することができる。マイクロコントローラは、メモリに書き込まれたデータを読み取って、例えばレーダー信号上のフロア雑音を決定および／またはモニタすることができる。

したがって、図６で視覚化された例は、第１のアンテナからのＦＦＴ１のＦＦＴ結果を、第１〜第４のアンテナに基づくＣＦＡＲ結果と共に使用できることを示す。しかし、図６は、概略手法を示し、特定の使用事例シナリオに基づいて異なり得ることに留意されたい。

代替のパイプライン処理概念は、図７で視覚化されている。この解決策は、低サンプリングレートと組み合わせて使用することができ、ＣＦＡＲ処理時間は、ランプの持続時間より短い。例は、３つのランプｎ−１、ｎおよびｎ＋１を含むシナリオを示し、各ランプの間、
− ＦＦＴエンジン２０１は、ＦＦＴ１〜ＦＦＴ４のＦＦＴ結果を処理する。
− ＣＦＡＲエンジン２０２は、ＦＦＴ１〜ＦＦＴ４のＦＦＴ結果に基づいて、ＣＦＡＲ１〜ＣＦＡＲ４のＣＦＡＲ結果を演算する。
− ＤＭＡユニット２０６は、さらなる処理のためにＦＦＴ１のＦＦＴ結果およびＣＦＡＲ１〜ＣＦＡＲ４のＣＦＡＲ結果をメモリに搬送する。

サンプリングレートに応じて、新しい各ランプ上でＤＭＡユニット２０６に対するフリー（空き）スロットを得ることができる。決定された第１のＦＦＴ結果は、完全なランプの周波数範囲に基づく。したがって、ＦＦＴ１は、前のランプが分析された後に利用可能である。図７に示される例では、ＦＦＴ１のＦＦＴ結果は、前のランプに基づく。

有利には、ＦＦＴ／ＣＦＡＲパイプライン処理概念に基づいて、ＤＭＡユニット２０６を介して未処理のデータ（すなわち、ＦＦＴ結果）をメモリに書き込むため、タイムスロットが利用可能である。例えば、この未処理のデータは、第１のアンテナのＦＦＴ結果に基づき得る。

これにより、例えばソフトウェアを介して、ｎ番目毎のランプにおいて未処理のデータ（ＦＦＴ結果）を書き込むように選択することが可能になる。未処理のデータは、さらなる処理のためにＣＦＡＲ結果と共に使用することができ、未処理のデータはＣＦＡＲ結果を対象にする特定のビン（周波数範囲）に限定されないため、未処理のデータは、例えば全周波数範囲において雑音の変化を検出するために使用できる場合もある。

ＤＭＡユニット２０６によってメモリに格納されたデータが、ＦＦＴエンジン２０１によって提供されたデータよりも低い精度のものであり得ることはオプションである。具体的には、メモリスペースを節約するため、データ削減を利用することができる。この点で、ＦＦＴエンジン２０１からＣＦＡＲエンジン２０２に搬送されたＦＦＴ結果は、最大解像度のものであり得るが、最終的にメモリに格納されているデータは、解像度が低下している。

図８は、２つのアンテナ８０１および８０２を含む、例示的なＣＦＡＲ使用事例を示し、ＣＦＡＲ結果は、アンテナ８０１のランプ８０３上で演算され、それにより、さらなる処理のために対象のビンが決定される。その後、同じＣＦＡＲ条件が、アンテナ８０２のランプ８０４上に適用される。したがって、ランプ８０３に対するＣＦＡＲ結果の演算は、第２のアンテナ８０２のＦＦＴ結果における対応するビンのフィルタリングに使用することができる。

図９は、２つのアンテナ９０１および９０２を含む、別の例示的なＣＦＡＲ使用事例を示し、ＣＦＡＲ結果は、アンテナ９０１のランプ９０３〜９１０上で演算され、それにより、さらなる処理のために対象のビンが決定される。同じＣＦＡＲ条件が、アンテナ９０２のランプ９１１〜９１８上に適用される（すなわち、ランプ９０３のＣＦＡＲ条件がランプ９１１に適用され、ランプ９０４のＣＦＡＲ条件がランプ９１２に適用されるなど）。

図１０は、２つのアンテナ１００１および１００２を含む、さらなる例示的なＣＦＡＲ使用事例を示し、ＣＦＡＲ結果は、アンテナ１００１のランプ１００３上で演算され、それにより、さらなる処理のために対象のビンが決定される。その後、同じＣＦＡＲ条件が、アンテナ１００２のランプ１００５上に適用される。ｎ番目の後続のランプ１００４に達すると、ＣＦＡＲがアンテナ１００１のこのランプ１００４に対して演算され、決定されたＣＦＡＲ条件がアンテナ１００２のランプ１００６上で使用される。

図１１は、２つのアンテナ１１０１および１１０２を含む、さらなる別の例示的なＣＦＡＲ使用事例を示し、ＣＦＡＲ演算は、アンテナ１１０１のこのランプ１１０３用のマイクロコントローラによって行われ、それにより、さらなる処理のために対象のビンが決定される。ＣＦＡＲ演算の結果が利用可能になるまで、少数のランプサイクル１１０４を通過し得る。ＣＦＡＲ結果が利用可能になると、ＣＦＡＲ結果をメモリに書き込むことができ、ＣＦＡＲ結果を他のアンテナの他のランプ（例えば、図１１によるアンテナ１１０２のランプ）に使用することができる。

図５は、２つのモジュール５０１および５０２を組み合わせた概略アーキテクチャを示し、各モジュール５０１、５０２は、図４に示されるアーキテクチャを備える。

入力データ５０４は、モジュール５０１のＦＦＴエンジン２０１と、モジュール５０２のＦＦＴエンジン２０１とに搬送される。モジュール５０１のＦＦＴエンジン２０１およびモジュール５０２のＦＦＴエンジン２０１は各々、入力データ５０４からデータを読み取るという要求を提供する。そのような要求は、少なくとも１つのアドレスおよび制御信号を含み得る。安全性を高めるため、２つのＦＦＴエンジンを同時に動作させることができる。したがって、入力５０４に送信された信号を比較することで、モジュール５０１、５０２のいずれかの中の異常を検出することができる。アクティブ状態である場合、比較器によって示されたエラーは、ＭＣＵに対する事象（例えば、割り込み、状態レジスタにおけるフラグまたは同様のもの）を生成し得る。同時にアクティブ状態である２つのＦＦＴエンジン２０１は、同じデータでも異なるデータでも動作させることができることに留意されたい。

図５による例は、並列で使用できる２つのモジュール５０１、５０２を備え、各モジュール５０１、５０２は、ＦＦＴ結果の一部（例えば、半分）を演算することができる。

モジュール５０１、５０２のそのような構成を使用して、削減コストで安全性を高めることができる。一例として、モジュール５０１、５０２のＦＦＴエンジン２０１は、同期化モードで実行することができる。そのような同期化は、アドレス比較器５０３を介して達成することができる。入力データへのアドレスは、各メモリアクセスに対して比較することができる。また、モジュール５０１、５０２の内部出力バッファを対象にする内部アドレスを比較することはオプションである。

図１２は、バッファ１２０３を介してＣＦＡＲエンジン１２０４に接続されるＦＦＴエンジン１２０２にデジタルデータを供給するサンプリング段階１２０１を含む概略ブロック図を示す。バッファ１２０３は、小型のバッファであり得、具体的には、ＦＦＴ結果（または事前に定義された数のＦＦＴ結果）を格納するために寸法調整することができる。ＣＦＡＲエンジン１２０４は、メモリ１２０５に格納すべきＣＦＡＲ結果を提供することができる。それに加えて（図１２では示されていない）、ＦＦＴエンジン１２０２は、メモリ１２０５に直接格納される結果を提供することができる。

図１３は、図１２に基づく概略ブロック図を示し、図１２に加えて、レジスタ１３０１が提供され、レジスタ１３０１は、場合により、外部入力データ１３０２による供給を受けることができる。レジスタ１３０１は、どのビンが対象のものかについて、その旨を格納することができる。ビンのフィルタリングは、このレジスタ１３０１を介して達成することができる。フィルタリングは、内部的にまたは外部入力データ１３０２に基づいて、トリガすることができる。

メモリ１２０５は、フィルタリング済みの結果のためのアレイまたはフィルタリングされていない結果のためのアレイを備え得る。

有利には、ＦＦＴエンジン１２０２、バッファ１２０３、ＣＦＡＲエンジン１２０４および場合によりレジスタ１３０１は、単一のデバイスに、具体的には、単一チップ（例えば、ダイ、シリコン片または同様のもの）上に構成することができる。

解決策は、具体的には、オンザフライでのＦＦＴ結果の計算およびバッファ１２０３への複数のＦＦＴ結果のうちの１つの格納を可能にする。ＣＦＡＲエンジンは、中間のＦＦＴ結果で動作させることができる。有利には、対象のビンのみをメモリに格納することが必要とされる。

手法は、ＣＦＡＲ結果に基づいて、後続の段階のＦＦＴと効率的に組み合わせることができる。

さらなる利点および実施形態
提示される解決策は、有利には、先行技術の解決策と比べて低減された量のメモリのみを必要とし得る。さらなる処理のために対象のものであるそのようなＦＦＴ結果のみを格納することが必要とされることは別の有益なオプションである。したがって、同じ結果を達成するために、使用されるメモリは、より小さな帯域幅の要件を有するものでよく、後処理ユニットは、より低い性能のものでよい。

それに加えて、解決策は、非常に電力効率の良いものであり（例えば、ＭＩＰＳ（１００万命令毎秒）あたりのワット数を単位として）、それにより、主要なＣＰＵおよび／または信号プロセッサのクロック周波数が低減される。

また、解決策は、高い柔軟性を有し、様々なモード（例えば、ＣＦＡＲ、ＣＦＡＲ無し、１ランプあたりのＣＦＡＲ、ｎランプあたりのＣＦＡＲ、外部ユニットからのＣＦＡＲなど）をサポートすることもできる。

さらに、手法は、ＦＦＴおよびＣＦＡＲ特徴でのレーダーデバイスのカスケーディングを可能にする。

以下の例および／または実施形態の少なくとも１つは、革新的なものと見なすことができる。以下の例および／または実施形態は、説明されるような他の態様または実施形態と組み合わせることができる。本明細書に記載される実施形態または設計はいずれも、他の実施形態または設計より好ましいまたは有利なものとして解釈されなければならないわけではない。

レーダー信号を処理するための方法であって、前記レーダー信号は、少なくとも２つのレーダーアンテナによって受信されたデジタル化データを含み、
− 第１のアンテナによって受信されたデータに基づくＦＦＴ結果に対するＣＦＡＲ結果を決定する工程と、
− 第２のアンテナによって受信されたデータに基づくＦＦＴ結果にＣＦＡＲ結果を適用する工程と
を含む方法が提供される。
したがって、ＦＦＴ結果は、第１および第２のアンテナの各々に対して決定することができ、ＣＦＡＲ結果は、第１のアンテナに対して演算することができ、これらのＣＦＡＲ結果は、第２のアンテナによって決定されたＦＦＴ結果をフィルタリングするために使用することができる。

一実施形態では、本方法は、
− ＣＦＡＲエンジンの第１の演算モードで、ＣＦＡＲ結果を決定する工程と、
− ＣＦＡＲエンジンのフィルタリングモードで、ＣＦＡＲ結果を適用する工程と
を含む。

一実施形態では、ＣＦＡＲ結果を決定する工程は、第１のアンテナによって受信されたデジタル化データに基づくＦＦＴ結果に基づくＣＦＡＲ演算に基づいて、ＦＦＴ結果を決定する工程を含む。

一実施形態では、
− ＣＦＡＲ結果を適用する工程は、第２のアンテナによって受信されたデジタル化データに基づくＦＦＴ結果を決定する工程を含み、
− ＦＦＴ結果は、ＣＦＡＲ結果に基づいて、具体的には、ＣＦＡＲ演算によって選択された周波数に基づいて決定される。

一実施形態では、本方法は、
− 追加アンテナによって受信されたデータに基づくＦＦＴ結果にＣＦＡＲ結果を適用する工程
を含む。

したがって、提示される手法は、２つを超えるアンテナに利用することができる。具体的には、ＣＦＡＲ結果は、レーダーデバイスから放出されたレーダー信号を検出するために使用されるすべてのアンテナに利用することができる（例えば、ＦＦＴ結果のフィルタリングのために）。

一実施形態では、本方法は、
− 決定されたＣＦＡＲ結果に対応するＦＦＴ結果を格納する工程
を含む。

ＣＦＡＲ演算によって決定されたＦＦＴ結果および／またはＣＦＡＲフィルタリングによって決定されたＦＦＴ結果は、内部メモリまたは外部メモリに格納することができる。

一実施形態では、本方法は、
− 決定されたＣＦＡＲ結果に対応するＦＦＴ結果を圧縮する工程と、
− 圧縮されたＦＦＴ結果をメモリに格納する工程と
を含む。

ＦＦＴ結果をメモリに格納する前に、ＦＦＴ結果のサイズを低減することはオプションである。

一実施形態では、本方法は、
− １つの測定サイクルの間に、第１のアンテナによって受信されたデータに基づくＦＦＴ結果に対するＣＦＡＲ結果を決定する工程
を含む。

一実施形態では、測定サイクルは、可変周波数で放出されたレーダー信号のランプによって定義された測定時間に相当する。

一実施形態では、本方法は、
− ｎ番目毎の測定サイクルの間に、第１のアンテナによって受信されたデータに基づくＦＦＴ結果に対するＣＦＡＲ結果を決定する工程
を含む。

一実施形態では、本方法は、
− １つの測定サイクルの間に、第１のアンテナによって受信されたデータに基づくＦＦＴ結果に対するＣＦＡＲ結果を決定する工程と、
− 事前に定義された持続時間の間、具体的には、少なくとも１つの測定サイクルの持続時間の間、待つ工程と、
− 第２のアンテナによって受信されたデータに基づくＦＦＴ結果にＣＦＡＲ結果を適用する工程と
を含む。

一実施形態では、ＣＦＡＲ結果は、第１の段階のＦＦＴでまたは後続の段階のＦＦＴで決定および適用される。

例えば、本明細書に記載される解決策は、第２の段階のＦＦＴまたは任意の後続の段階のＦＦＴで利用することができる。具体的には、ＦＦＴおよびＣＦＡＲ処理は、そのような第２の段階のＦＦＴ（または任意の後続の段階のＦＦＴ）演算の一部であり得る。

一実施形態では、本方法は、
− 既定の順番で、ＣＦＡＲ結果に基づいて、ＦＦＴ結果を格納する工程
を含む。

例えば、ＣＦＡＲ結果を決定し、ＦＦＴ結果を（前もって）順序付けして、例えば不連続メモリに格納することができ、それにより、次の（例えば、第２の）段階のＦＦＴの効率的な演算が可能になる。したがって、ＦＦＴ結果は、後続の段階のＦＦＴが、以前に格納されたデータを効率的に（例えば、順次に）読み取ることができるように、順序付けすることができる。これは、第２の段階のＦＦＴの性能を高め、広いメモリアクセスの有効利用を可能にする。

したがって、第２の段階のＦＦＴで第１の段階のＦＦＴの結果が効率的に利用可能になるように、すなわち、第２の段階のＦＦＴをより速く行うように、第１の段階のＦＦＴの結果を前もって順序付けすることに時間を費やすことはオプションである。第２の段階のＦＦＴの代わりに、任意の後続の段階のＦＦＴを使用または適用できることに留意されたい。

一実施形態では、本方法は、
− 事前に定義された条件に基づいてＣＦＡＲ結果を決定する工程を含み、事前に定義された条件は、
− 車両の運転状況
− レーダー信号の送信モード
− レーダー信号の受信モード
− 信号電力
の少なくとも１つを含む。

送信モードは、多くの送信ランプを含み得、受信モードは、多くのアクティブな受信チャネルを含み得る。

したがって、初期のＣＦＡＲフィルタリングまたはＣＦＡＲ演算は、例えば自動車の運転状況などの様々な条件に応じてビンまたはビンの選択を決定するために行うことができる。これは、本明細書に記載されるように、第１の段階の組み合わされたＦＦＴ／ＣＦＡＲ処理が行われた後に特に有益である。

例えば、車両が停止した場合、処理信号および検出の焦点は、車両の前方の短い距離に置かれる可能性があり、そのような短い距離に関連するビンを考慮し、他のビンはＣＦＡＲエンジンによって（例えば、フィルタリングを介して）排除され得るという結果をもたらし得る。自動車が移動中の場合は、その焦点は、車両の前方の長い距離を表すビンにシフトし得、（非常に）短い距離に関連するビンは排除（例えば、フィルタリング）され得る。

オプションとして、第２の段階のＦＦＴの後、ＣＦＡＲエンジンは、各ビンに対する信号電力の計算に基づいて、ＦＦＴ結果をフィルタリングすることができる。

レーダー信号を処理するためのデバイスが提案され、デバイスは、
− 少なくとも２つのアンテナから受信されたデジタル化データに基づいてＦＦＴ結果を決定するためのＦＦＴエンジンを備え、
− ＣＦＡＲエンジンであって、
− 複数のアンテナのうちの１つのアンテナのＦＦＴ結果に基づいてＣＦＡＲ結果を決定するための演算モードで、および、
− 演算モードで決定されたＣＦＡＲ結果に基づいて少なくとも１つの他のアンテナのＦＦＴ結果をフィルタリングするためのフィルタリングモードで、
動作可能なＣＦＡＲエンジンを備える。

一実施形態では、デバイスは、ＦＦＴ結果を格納するためのメモリを備える。

一実施形態では、前記メモリは、ＣＦＡＲ結果によって特定された少なくとも１つのＦＦＴ結果を格納するよう構成される。

一実施形態では、ＦＦＴエンジン、ＣＦＡＲエンジンおよびメモリは、単一の基板、具体的には、半導体、ダイまたはチップ上に統合される。

一実施形態では、ＣＦＡＲユニットは、ＦＦＴ結果の最大精度で動作するよう構成され、低減されたサイズのＦＦＴ結果がメモリに格納される。

したがって、デバイスのいずれの要素も、ＦＦＴ結果をメモリに格納する前に、ＦＦＴ結果のサイズ（例えば、解像度または精度）を低減するため、データ圧縮を利用することができる。

一実施形態では、ＦＦＴエンジンは、ＣＦＡＲエンジンがアクティブ状態でない場合は全速で、ＣＦＡＲエンジンがアクティブ状態である場合は低減された速度で、動作するよう構成される。

一実施形態では、ＣＦＡＲエンジンは、外部デバイスによって供給されたフィルタリング情報に基づいてＦＦＴ結果をフィルタリングするためのフィルタリングモードで動作可能である。

フィルタリング情報は、複数のアンテナのうちのいずれかのＦＦＴ結果をフィルタリングするためにも使用することができる。これにより、いくつかのデバイスの間での並行フィルタリング、具体的には、そのようなデバイスの同期化および／または制御が可能になる。

一実施形態では、デバイスは、外部デバイスによってフィルタリング情報が書き込まれるレジスタを備える。

一実施形態では、ＦＦＴエンジンは、後続の段階のＦＦＴ処理でＦＦＴ結果に効率的にアクセスできるように、ＦＦＴ結果を格納するための並べ替えバッファを備える。

したがって、ＦＦＴ結果は、第２の段階のＦＦＴの高速処理を可能にするように、前もって順序付けすることができる。

具体的には、所定のランプのすべてのＦＦＴ結果を書き込むために必要とされるメモリより小さなサイズの一時的なメモリにＦＦＴ結果を書き込むことはオプションである。ＣＦＡＲエンジンは、例えばリアルタイムで、この一時的なメモリにアクセスし、少なくとも１つのランプに対するＦＦＴ結果の格納に利用されるメモリに、演算済みおよび／またはフィルタリング済みのＦＦＴ結果を書き込むことができる。

本明細書に記載されるような少なくとも２つのデバイスを備え、少なくとも２つのデバイスの動作を同期化するための、デバイスの各々のＦＦＴエンジンに接続されたアドレス比較器をさらに備えるモジュールが提供される。

したがって、上記で述べられるデバイスのいくつかを同期化することによって、安全性および／または冗長性を提供することができる。また、モジュールのいくつかのデバイス間で作業負荷を共有することはオプションである。これにより、安全性および／または性能を高めることができる。

また、レーダー信号を処理するためのシステムであって、
− 第１のアンテナによって受信されたデータに基づいて、第１のＦＦＴ結果を提供するため、および、第２のアンテナによって受信されたデータに基づいて、第２のＦＦＴ結果を提供するための手段と、
− 第１のＦＦＴ結果に対するＣＦＡＲ結果を決定するため、および、ＣＦＡＲ結果を第２のＦＦＴ結果に適用するための手段と
を備えるシステムも提案される。

一実施形態では、システムは、第１のＦＦＴ結果および／または第２のＦＦＴ結果を格納するための手段を備える。

一実施形態では、システムは、ＦＦＴ結果を格納する前にＦＦＴ結果のサイズを低減するための手段を備える。

様々な例示的な実施形態を開示してきたが、当業者であれば、説明される実施形態の精神および範囲から逸脱することなく、利点のいくつかを達成する様々な変更および修正を行うことができることが明らかであろう。当業者であれば、同じ機能を実行する他のコンポーネントを適切に代用することができることが明白であろう。特定の図を参照して説明される特徴は、他の図の特徴と組み合わせることができ、それは、その旨が明確に述べられていない場合であっても当てはまることが言及されるべきである。さらに、実施形態の方法は、適切なプロセッサ命令を使用して、すべてのソフトウェア実装形態で、または、同じ結果を達成するためにハードウェア論理とソフトウェア論理との組合せを利用するハイブリッド実装形態で、達成することができる。発明概念に対するそのような修正形態は、添付の特許請求の範囲に含まれることが意図される。

１０１〜１０６ 工程
２０１ ＦＦＴエンジン
２０２ ＣＦＡＲエンジン
２０３ 状態機械
２０４ 遅延ユニット
２０５ 出力ＦＩＦＯ
２０６ ＤＭＡユニット
２０７ レジスタ
２０８ 結果
３０１ 参照レジスタ
５０１、５０２ モジュール
５０３ アドレス比較器
５０４ 入力データ
６０１ 持続時間
６０２〜６０４、８０３、８０４、９０３〜９１８、１００３〜１００６ ランプ
８０１、８０２、９０１、９０２、１００１、１００２ アンテナ
１１０４ ランプサイクル
１２０１ サンプリング
１２０３ バッファ
１２０４ ＣＦＡＲエンジン
１２０５ メモリ
１３０１ レジスタ
１３０２ 外部入力データ

Claims (27)

1. 少なくとも２つのレーダーアンテナによって受信されたデジタル化データを含むレーダー信号を処理するための方法であって、
   第１のアンテナによって受信されたデータに基づく第１の高速フーリエ変換（ＦＦＴ）結果に対する一定誤警報阻止（ＣＦＡＲ）結果を決定する工程と、
   前記ＣＦＡＲ結果を使用して、第２のアンテナによって受信されたデータに基づく第２のＦＦＴ結果をフィルタリングする、工程と
   を含む、方法。
2. ＣＦＡＲエンジンの第１の演算モードで、前記ＣＦＡＲ結果を決定する工程と、
   前記ＣＦＡＲエンジンのフィルタリングモードで、前記ＣＦＡＲ結果を使用する工程と
   をさらに含む、請求項１に記載の方法。
3. ＣＦＡＲ結果を決定する工程は、前記第１のアンテナによって受信されたデジタル化データに基づく第１のＦＦＴ結果に基づくＣＦＡＲ演算に基づいて、第３のＦＦＴ結果を決定する工程を含む、請求項１に記載の方法。
4. 前記ＣＦＡＲ結果を使用する工程は、前記第２のアンテナによって受信されたデジタル化データに基づく第２のＦＦＴ結果を決定する工程を含み、
   前記第２のＦＦＴ結果は、前記ＣＦＡＲ結果に基づいて、具体的には、前記ＣＦＡＲ演算によって選択された周波数に基づいて決定される、請求項２に記載の方法。
5. 前記ＣＦＡＲ結果を使用して、追加アンテナによって受信されたデータに基づいて、追加のＦＦＴ結果をフィルタリングする工程
   をさらに含む、請求項１に記載の方法。
6. 前記決定されたＣＦＡＲ結果に対応する第１および／または第２のＦＦＴ結果を格納する工程
   をさらに含む、請求項１に記載の方法。
7. 前記決定されたＣＦＡＲ結果に対応する前記第１および／または第２のＦＦＴ結果を圧縮する工程と、
   前記圧縮された第１および／または第２のＦＦＴ結果をメモリに格納する工程と
   をさらに含む、請求項１に記載の方法。
8. １つの測定サイクルの間に、第１のアンテナによって受信されたデータに基づく前記第１のＦＦＴ結果に対する前記ＣＦＡＲ結果を決定する工程
   をさらに含む、請求項１に記載の方法。
9. 前記測定サイクルは、可変周波数で放出されたレーダー信号のランプによって定義された測定時間に相当する、請求項８に記載の方法。
10. ｎ番目毎の測定サイクルの間に、前記第１のアンテナによって受信されたデータに基づく前記第１のＦＦＴ結果に対する前記ＣＦＡＲ結果を決定する工程
    をさらに含む、請求項１に記載の方法。
11. １つの測定サイクルの間に、前記第１のアンテナによって受信されたデータに基づく前記第１のＦＦＴ結果に対する前記ＣＦＡＲ結果を決定する工程と、
    事前に定義された持続時間の間、具体的には、少なくとも１つの測定サイクルの持続時間の間、待つ工程と、
    前記ＣＦＡＲ結果を使用して、前記第２のアンテナによって受信されたデータに基づいて、前記第２のＦＦＴ結果をフィルタリングする工程と
    をさらに含む、請求項１に記載の方法。
12. 前記ＣＦＡＲ結果は、第１の段階のＦＦＴでまたは後続の段階のＦＦＴで決定および使用される、請求項１に記載の方法。
13. 既定の順番で、前記ＣＦＡＲ結果に基づく第１および／または第２のＦＦＴ結果を格納する工程
    をさらに含む、請求項１に記載の方法。
14. 事前に定義された条件に基づいて前記ＣＦＡＲ結果を決定する工程をさらに含み、前記事前に定義された条件は、
    車両の運転状況、
    前記レーダー信号の送信モード、
    前記レーダー信号の受信モード、及び
    信号電力
    のうちの少なくとも１つを含む、請求項１に記載の方法。
15. レーダー信号を処理するためのデバイスであって、
    少なくとも２つのアンテナから受信されたデジタル化データに基づいてＦＦＴ結果を決定するためのＦＦＴエンジンと、
    ＣＦＡＲエンジンであって、
    前記少なくとも２つのアンテナのうちの１つのアンテナの前記ＦＦＴ結果に基づいてＣＦＡＲ結果を決定するための演算モードで、および、
    前記演算モードで決定された前記ＣＦＡＲ結果に基づいて少なくとも１つの他のアンテナのＦＦＴ結果をフィルタリングするためのフィルタリングモードで、
    動作可能なＣＦＡＲエンジンと
    を備える、デバイス。
16. ＦＦＴ結果を格納するためのメモリを備える、請求項１５に記載のデバイス。
17. 前記メモリは、前記ＣＦＡＲ結果によって特定された少なくとも１つのＦＦＴ結果を格納するよう構成される、請求項１６に記載のデバイス。
18. 前記ＦＦＴエンジン、前記ＣＦＡＲエンジンおよび前記メモリは、単一の基板上に統合され、前記単一の基板は、半導体、ダイまたはチップである、請求項１６に記載のデバイス。
19. 前記ＣＦＡＲエンジンは、ＦＦＴ結果の最大精度で動作するよう構成され、低減された精度のＦＦＴ結果が前記メモリに格納される、請求項１６に記載のデバイス。
20. 前記ＦＦＴエンジンは、前記ＣＦＡＲエンジンがアクティブ状態でない場合は全速で、前記ＣＦＡＲエンジンがアクティブ状態である場合は低減された速度で、動作するよう構成される、請求項１５に記載のデバイス。
21. 前記ＣＦＡＲエンジンは、外部デバイスによって供給されたフィルタリング情報に基づいてＦＦＴ結果をフィルタリングするための前記フィルタリングモードで動作可能である、請求項１５に記載のデバイス。
22. 前記外部デバイスによって前記フィルタリング情報が書き込まれるレジスタをさらに備える、請求項２１に記載のデバイス。
23. 前記ＦＦＴエンジンは、後続の段階のＦＦＴ処理でＦＦＴ結果に効率的にアクセスできるように、ＦＦＴ結果を格納するための並べ替えバッファを備える、請求項１５に記載のデバイス。
24. 請求項１５に記載の少なくとも２つのデバイスを備え、前記少なくとも２つのデバイスの動作を同期化するための、前記デバイスの各々の前記ＦＦＴエンジンに接続されたアドレス比較器をさらに備えるモジュール。
25. レーダー信号を処理するためのシステムであって、
    第１のアンテナによって受信されたデータに基づいて、第１のＦＦＴ結果を提供するため、および、第２のアンテナによって受信されたデータに基づいて、第２のＦＦＴ結果を提供するための手段と、
    前記第１のＦＦＴ結果に対するＣＦＡＲ結果を決定するため、および、前記ＣＦＡＲ結果を使用して前記第２のＦＦＴ結果をフィルタリングするための手段と
    を備えるシステム。
26. 前記第１のＦＦＴ結果および／または前記第２のＦＦＴ結果を格納するための手段をさらに備える、請求項２５に記載のシステム。
27. 前記ＦＦＴ結果を格納する前に前記ＦＦＴ結果の精度を低減するための手段をさらに備える、請求項２６に記載のシステム。

Images