JP6156107B2 - In-vehicle device controller - Google Patents

In-vehicle device controller Download PDF

Info

Publication number
JP6156107B2
JP6156107B2 JP2013252025A JP2013252025A JP6156107B2 JP 6156107 B2 JP6156107 B2 JP 6156107B2 JP 2013252025 A JP2013252025 A JP 2013252025A JP 2013252025 A JP2013252025 A JP 2013252025A JP 6156107 B2 JP6156107 B2 JP 6156107B2
Authority
JP
Japan
Prior art keywords
signal
output
microcomputer
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013252025A
Other languages
Japanese (ja)
Other versions
JP2015107757A (en
Inventor
山中　豊
豊 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013252025A priority Critical patent/JP6156107B2/en
Publication of JP2015107757A publication Critical patent/JP2015107757A/en
Application granted granted Critical
Publication of JP6156107B2 publication Critical patent/JP6156107B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Description

本発明は、車載機器を駆動制御するためのマイコンと、このマイコンより入力される制御信号に応じて車載機器に駆動信号を出力する信号出力回路とを備える車載機器制御装置に関する。   The present invention relates to a vehicle-mounted device control device that includes a microcomputer for driving and controlling a vehicle-mounted device and a signal output circuit that outputs a drive signal to the vehicle-mounted device in accordance with a control signal input from the microcomputer.

２つの信号端子間に短絡が発生したことを検出するための構成は、例えば特許文献１に開示があるように、様々提案されている。   Various configurations for detecting the occurrence of a short circuit between two signal terminals have been proposed, as disclosed in Patent Document 1, for example.

特開平６−３４００号公報JP-A-6-3400

しかしながら、車載機器を駆動制御するためのマイコン（マイクロコンピュータ）と、このマイコンより入力される制御信号に応じて車載機器に駆動信号を出力する信号出力回路とを備える装置において、両者の間で信号を伝送するための端子につき短絡を検出するのに適した構成は、提案されていなかった。   However, in an apparatus comprising a microcomputer (microcomputer) for driving and controlling an in-vehicle device and a signal output circuit for outputting a driving signal to the in-vehicle device in accordance with a control signal input from the microcomputer, a signal is transmitted between the two. A configuration suitable for detecting a short circuit for a terminal for transmitting a signal has not been proposed.

そこで、本発明の目的は、車載機器を駆動制御するためのマイコンと、制御信号に応じて車載機器に駆動信号を出力する信号出力回路とを備える構成について、２つの端子間の短絡を容易に検出できる車載機器制御装置を提供することにある。   Accordingly, an object of the present invention is to easily short-circuit between two terminals in a configuration including a microcomputer for driving and controlling a vehicle-mounted device and a signal output circuit that outputs a drive signal to the vehicle-mounted device according to a control signal. An object of the present invention is to provide a vehicle-mounted device control device that can be detected.

請求項１記載の車載機器制御装置によれば、信号出力回路は、マイコンより入力端子を介して入力される制御信号の反転信号を、出力端子を介して前記マイコンに出力すると共に、駆動信号を出力するドライバ部の出力端子に接続され、前記制御信号を出力するマイコンのドライバ部よりも駆動能力が低く設定されている反転信号出力部を備える。そして、マイコンは、信号出力回路より入力される信号が、信号出力回路に出力する制御信号と同相の信号になると、前記入力端子と前記出力端子との短絡を検出する。 According to the in-vehicle device control device of the first aspect, the signal output circuit outputs the inverted signal of the control signal input from the microcomputer via the input terminal to the microcomputer via the output terminal, and outputs the drive signal. An inverted signal output unit connected to the output terminal of the driver unit for outputting and having a driving capability set lower than that of the driver unit of the microcomputer for outputting the control signal is provided. The microcomputer detects a short circuit between the input terminal and the output terminal when the signal input from the signal output circuit becomes a signal in phase with the control signal output to the signal output circuit.

すなわち、正常な状態であれば、マイコンが信号出力回路に出力する制御信号に対して、信号出力回路の出力端子を介してマイコンにフィードバックされる信号のレベルは常に反転している。例えば、前記信号は、マイコンが出力した制御信号に基づいて、車載機器が正常に駆動制御されているか否かを監視するためなどに使用される。そして、信号出力回路の入力端子と出力端子とが短絡すれば、反転信号出力部の駆動能力がマイコンのドライバ部よりも低いことから、前記出力端子を介してマイコンに入力される信号は制御信号と同じ波形になるので、マイコンは両端子の短絡を検出できる。したがって、マイコンが、信号出力回路を介して車載機器を駆動制御する構成において、マイコンと信号出力回路との間に発生する端子間の短絡を簡単に検出できる。   That is, in the normal state, the level of the signal fed back to the microcomputer via the output terminal of the signal output circuit is always inverted with respect to the control signal output from the microcomputer to the signal output circuit. For example, the signal is used to monitor whether or not the in-vehicle device is normally driven and controlled based on a control signal output from the microcomputer. If the input terminal and the output terminal of the signal output circuit are short-circuited, the drive capability of the inverted signal output unit is lower than the driver unit of the microcomputer, so the signal input to the microcomputer via the output terminal is a control signal The microcomputer can detect a short circuit between both terminals. Therefore, in a configuration in which the microcomputer drives and controls the in-vehicle device via the signal output circuit, it is possible to easily detect a short circuit between terminals that occurs between the microcomputer and the signal output circuit.

第１実施形態であり、車載機器制御装置の構成を示す機能ブロック図Functional block diagram showing the configuration of the in-vehicle device control apparatus according to the first embodiment （ａ）正常時、（ｂ）ショート時の各信号波形を示すタイミングチャート(A) Timing chart showing signal waveforms during normal operation and (b) short circuit マイコンの処理内容を示すフローチャートFlow chart showing processing contents of microcomputer 第２実施形態を示す図１相当図FIG. 1 equivalent view showing the second embodiment 図２相当図2 equivalent diagram 第３実施形態を示す図１相当図FIG. 1 equivalent diagram showing the third embodiment 図２相当図2 equivalent diagram 図３相当図3 equivalent figure 第４実施形態を示す図１相当図FIG. 1 equivalent diagram showing the fourth embodiment 第５実施形態を示す図１相当図FIG. 1 equivalent diagram showing the fifth embodiment 第６実施形態を示す図１相当図FIG. 1 equivalent diagram showing the sixth embodiment 図２相当図2 equivalent diagram 図３相当図3 equivalent figure 第７実施形態を示す図１相当図FIG. 1 equivalent diagram showing a seventh embodiment 図２相当図2 equivalent diagram 図３相当図3 equivalent figure 信号出力回路が初期確認処理を行う場合のタイミングチャートTiming chart when the signal output circuit performs initial confirmation processing

（第１実施形態）
図１に示すように、マイコン（マイクロコンピュータ）１は、信号出力回路２（駆動回路）を介して車載機器である例えばアクチュエータ３に駆動信号を出力する。アクチュエータ３は、例えばＤＣモータや、燃料噴射バルブを構成するソレノイドなどである。マイコン１の出力端子ＣＰＵ＿ＯＵＴは、信号出力回路２の入力端子Ｓ＿ＩＮに接続されており、入力端子Ｓ＿ＩＮは、信号出力回路２の内部にあるＮＯＴゲート４及び出力バッファ５（ドライバ部）を介して、出力端子Ｓ＿ＯＵＴ２に接続されている。出力バッファ５は、電源とグランドとの間にＰチャネルＭＯＳＦＥＴ５Ｐ及びＮチャネルＭＯＳＦＥＴ５Ｎが直列に接続されて構成され、両者のゲートがＮＯＴゲート４の出力端子に接続されている。そして、前記ＦＥＴ５Ｐ及び５Ｎの共通接続点であるドレインが出力端子Ｓ＿ＯＵＴ２に接続されている。 (First embodiment)
As shown in FIG. 1, a microcomputer (microcomputer) 1 outputs a drive signal to, for example, an actuator 3 that is a vehicle-mounted device via a signal output circuit 2 (drive circuit). The actuator 3 is, for example, a DC motor or a solenoid constituting a fuel injection valve. The output terminal CPU_OUT of the microcomputer 1 is connected to the input terminal S_IN of the signal output circuit 2, and the input terminal S_IN is connected to the signal output circuit 2 via the NOT gate 4 and the output buffer 5 (driver unit). It is connected to the output terminal S_OUT2. The output buffer 5 is configured by connecting a P-channel MOSFET 5P and an N-channel MOSFET 5N in series between a power source and the ground, and the gates of both are connected to the output terminal of the NOT gate 4. A drain that is a common connection point of the FETs 5P and 5N is connected to the output terminal S_OUT2.

出力端子Ｓ＿ＯＵＴ２は、アクチュエータ３の入力端子Ａ＿ＩＮに接続されている。また、ＦＥＴ５Ｐ及び５Ｎのドレインは、信号出力回路２の内部にあるＮＯＴゲート６（反転信号出力部）を介して、出力端子Ｓ＿ＯＵＴ１に接続されている。その出力端子Ｓ＿ＯＵＴ１は、マイコン１の入力端子ＣＰＵ＿ＩＮに接続されている。
ここで、ＮＯＴゲート６の信号駆動能力（ドライブ能力）は、マイコン１側で、制御信号を出力する端子ＣＰＵ＿ＯＵＴに対応して配置されている出力バッファ（図示せず）の信号駆動能力よりも低くなるように設定されている。また、信号出力回路２において、入力端子Ｓ＿ＩＮと出力端子Ｓ＿ＯＵＴ１とは互いに隣接するように配置されている。以上において、マイコン１及び信号出力回路２が車載機器制御装置７を構成している。 The output terminal S_OUT2 is connected to the input terminal A_IN of the actuator 3. The drains of the FETs 5P and 5N are connected to the output terminal S_OUT1 via a NOT gate 6 (inverted signal output unit) inside the signal output circuit 2. The output terminal S_OUT1 is connected to the input terminal CPU_IN of the microcomputer 1.
Here, the signal drive capability (drive capability) of the NOT gate 6 is lower than the signal drive capability of an output buffer (not shown) arranged corresponding to the terminal CPU_OUT that outputs a control signal on the microcomputer 1 side. It is set to be. In the signal output circuit 2, the input terminal S_IN and the output terminal S_OUT1 are arranged adjacent to each other. In the above, the microcomputer 1 and the signal output circuit 2 constitute the in-vehicle device control device 7.

次に、本実施形態の作用について説明する。マイコン１は、出力端子ＣＰＵ＿ＯＵＴよりアクチュエータ３を駆動制御するための制御信号を、例えば図２（ａ）に示すように、一定周期のパルス信号（例えば、ＰＷＭ（Pulse Width Modulation）信号）として出力する。すると、そのパルス信号は、論理がＮＯＴゲート４で反転された後、出力バッファ５で更に反転されると、出力端子Ｓ＿ＯＵＴ２よりアクチュエータ３に駆動信号として出力される。また、その駆動信号の論理をＮＯＴゲート６で反転したものが、出力端子Ｓ＿ＯＵＴ１よりマイコン１に出力される。   Next, the operation of this embodiment will be described. The microcomputer 1 outputs a control signal for driving and controlling the actuator 3 from the output terminal CPU_OUT, for example, as a pulse signal (for example, a PWM (Pulse Width Modulation) signal) having a constant period as shown in FIG. . Then, after the logic is inverted by the NOT gate 4 and further inverted by the output buffer 5, the pulse signal is output from the output terminal S_OUT2 to the actuator 3 as a drive signal. Further, a signal obtained by inverting the logic of the drive signal at the NOT gate 6 is output to the microcomputer 1 from the output terminal S_OUT1.

マイコン１は、出力端子ＣＰＵ＿ＯＵＴより制御信号を出力している場合は、その信号の論理が反転されてフィードバックされている入力端子ＣＰＵ＿ＩＮの信号を監視している（図３（ａ）：Ｓ１，信号出力回路２の「出力監視」）。すなわち、正常な状態であれば、図２（ａ）に示すように、入力端子ＣＰＵ＿ＩＮに入力されている信号は、制御信号の逆相となっている。そして、マイコン１は、双方の信号を比較して異常監視を行う（図３（ａ）：Ｓ２）。図３（ｂ）に示すように、入力端子ＣＰＵ＿ＩＮの信号レベルと、出力端子ＣＰＵ＿ＯＵＴの信号レベルとを比較し（Ｓ３）、双方のレベルが一致しなければ（ＮＯ）正常と判定する（Ｓ５）。   When the microcomputer 1 outputs a control signal from the output terminal CPU_OUT, the signal of the input terminal CPU_IN fed back by inverting the logic of the signal is monitored (FIG. 3A: S1, signal) "Output monitoring" of the output circuit 2). That is, in the normal state, as shown in FIG. 2A, the signal input to the input terminal CPU_IN is in the opposite phase to the control signal. Then, the microcomputer 1 compares both signals and performs abnormality monitoring (FIG. 3 (a): S2). As shown in FIG. 3B, the signal level of the input terminal CPU_IN and the signal level of the output terminal CPU_OUT are compared (S3). If both levels do not match (NO), it is determined that the signal is normal (S5). .

ここで、図１に破線で示すように、信号出力回路２の入力端子Ｓ＿ＩＮと、出力端子Ｓ＿ＯＵＴ１とが短絡したとする（図２（ｂ）に示すショート時）。すると、上述したように、ＮＯＴゲート６の信号駆動能力は、マイコン１側の信号駆動能力よりも低いので、入力端子ＣＰＵ＿ＩＮに入力される信号は、出力端子ＣＰＵ＿ＯＵＴより出力している信号と同じ波形（同相）になる。この時、マイコン１はステップＳ３で「ＹＥＳ」と判断し、出力異常（Ｓ４），すなわち入力端子Ｓ＿ＩＮと、出力端子Ｓ＿ＯＵＴ１との間が短絡したことを検出する。   Here, as indicated by a broken line in FIG. 1, it is assumed that the input terminal S_IN of the signal output circuit 2 and the output terminal S_OUT1 are short-circuited (at the time of short-circuit shown in FIG. 2B). Then, as described above, since the signal driving capability of the NOT gate 6 is lower than the signal driving capability on the microcomputer 1 side, the signal input to the input terminal CPU_IN has the same waveform as the signal output from the output terminal CPU_OUT. (In phase). At this time, the microcomputer 1 determines “YES” in step S3, and detects an output abnormality (S4), that is, a short circuit between the input terminal S_IN and the output terminal S_OUT1.

以上のように本実施形態によれば、車載機器制御装置７の信号出力回路２は、マイコン１より入力端子Ｓ＿ＩＮを介して入力される制御信号の反転信号を、出力端子Ｓ＿ＯＵＴ１を介してマイコン１に出力すると共に、制御信号を出力するマイコン１側のドライバ部よりも駆動能力が低く設定されているＮＯＴゲート６を備える。そして、マイコン１は、信号出力回路２より入力される信号が制御信号と同相の信号になると、入力端子Ｓ＿ＩＮと出力端子Ｓ＿ＯＵＴ１との短絡を検出する。   As described above, according to the present embodiment, the signal output circuit 2 of the in-vehicle device control device 7 receives the inverted signal of the control signal input from the microcomputer 1 via the input terminal S_IN and the microcomputer 1 via the output terminal S_OUT1. And a NOT gate 6 whose driving capability is set lower than that of the driver unit on the microcomputer 1 side that outputs a control signal. When the signal input from the signal output circuit 2 becomes a signal in phase with the control signal, the microcomputer 1 detects a short circuit between the input terminal S_IN and the output terminal S_OUT1.

したがって、マイコン１が、信号出力回路２を介してアクチュエータ３を駆動制御する構成において、マイコン１と信号出力回路２との間に発生する端子間の短絡を簡単に検出できる。この場合、マイコン１は、正常時にアクチュエータ３の駆動制御状態を監視するために用いている出力端子Ｓ＿ＯＵＴ１を介して入力される信号を利用して短絡を検出するので、マイコン１及び信号出力回路２の双方に余分な端子を増やす必要が無い。また、入力端子Ｓ＿ＩＮと出力端子Ｓ＿ＯＵＴ１とは、信号出力回路２において互いに隣接するように配置されている端子であるから、マイコン１は、短絡が発生する可能性が高い端子間の状態を確実に監視できる。   Therefore, in a configuration in which the microcomputer 1 drives and controls the actuator 3 via the signal output circuit 2, it is possible to easily detect a short circuit between the terminals that occurs between the microcomputer 1 and the signal output circuit 2. In this case, since the microcomputer 1 detects a short circuit using a signal input via the output terminal S_OUT1 used for monitoring the drive control state of the actuator 3 in a normal state, the microcomputer 1 and the signal output circuit 2 There is no need to add extra terminals on both sides. Further, since the input terminal S_IN and the output terminal S_OUT1 are terminals arranged adjacent to each other in the signal output circuit 2, the microcomputer 1 reliably ensures a state between the terminals that are highly likely to cause a short circuit. Can be monitored.

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。図４に示すように、第２実施形態の車載機器制御装置７Ａは、第１実施形態の車載機器制御装置７とほぼ同様の構成であるが、信号出力回路２Ａの内部において、ＮＯＴゲート６Ａの信号駆動能力は、出力バッファ５Ａの信号駆動能力よりも低くなるように設定されている。 (Second Embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different parts will be described below. As shown in FIG. 4, the in-vehicle device control device 7A of the second embodiment has substantially the same configuration as the in-vehicle device control device 7 of the first embodiment, but the NOT gate 6A is included in the signal output circuit 2A. The signal driving capability is set to be lower than the signal driving capability of the output buffer 5A.

次に、第２実施形態の作用について説明する。第２実施形態は、第１実施形態とほぼ同様の構成について、図４に破線で示すように、信号出力回路２Ａの出力端子Ｓ＿ＯＵＴ１と出力端子Ｓ＿ＯＵＴ２（駆動端子）とが短絡した場合である。ここで、これらの出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２は、信号出力回路２において互いに隣接するように配置されている端子である。尚、マイコン１が実行する処理は、図３と全く同様である。   Next, the operation of the second embodiment will be described. The second embodiment is a case in which the output terminal S_OUT1 and the output terminal S_OUT2 (drive terminal) of the signal output circuit 2A are short-circuited as shown by a broken line in FIG. Here, these output terminals S_OUT 1 and S_OUT 2 are terminals arranged adjacent to each other in the signal output circuit 2. The process executed by the microcomputer 1 is exactly the same as that shown in FIG.

正常時であれば、図５（ａ）に示すように、信号出力回路２の出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２より出力される信号は、互いに逆相となっている。これに対して、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間に短絡が発生すると、ＮＯＴゲート６Ａの信号駆動能力は、出力バッファ５Ａの信号駆動能力よりも低いので、図５（ｂ）に示すように、出力端子Ｓ＿ＯＵＴ１より出力される信号は、出力端子Ｓ＿ＯＵＴ２より出力される信号と同じ波形になる。したがって、第１実施形態と同様に、マイコン１の入力端子ＣＰＵ＿ＩＮに入力される信号は、出力端子ＣＰＵ＿ＯＵＴより出力している信号と同じ波形になり、マイコン１は、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間に短絡が発生したことを検出する。   In the normal state, as shown in FIG. 5A, the signals output from the output terminals S_OUT1 and S_OUT2 of the signal output circuit 2 are out of phase with each other. On the other hand, when a short circuit occurs between the output terminals S_OUT1 and S_OUT2, the signal drive capability of the NOT gate 6A is lower than the signal drive capability of the output buffer 5A. Therefore, as shown in FIG. The signal output from S_OUT1 has the same waveform as the signal output from output terminal S_OUT2. Therefore, as in the first embodiment, the signal input to the input terminal CPU_IN of the microcomputer 1 has the same waveform as the signal output from the output terminal CPU_OUT, and the microcomputer 1 is short-circuited between the output terminals S_OUT1 and S_OUT2. Detect that occurred.

以上のように第２実施形態によれば、信号出力回路２Ａは、アクチュエータ３に駆動信号を出力する自身の出力バッファ５Ａよりも駆動能力が低く設定されているＮＯＴゲート６Ａを備え、マイコン１は、信号出力回路２Ａより入力される信号が、信号出力回路２Ａに出力する制御信号と同相の信号になると、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間の短絡を検出する。したがって、第１実施形態と同様の効果が得られる。   As described above, according to the second embodiment, the signal output circuit 2A includes the NOT gate 6A whose driving capability is set lower than its own output buffer 5A that outputs a driving signal to the actuator 3, and the microcomputer 1 includes When the signal input from the signal output circuit 2A becomes a signal in phase with the control signal output to the signal output circuit 2A, a short circuit between the output terminals S_OUT1 and S_OUT2 is detected. Therefore, the same effect as the first embodiment can be obtained.

（第３実施形態）
図６に示す車載機器制御装置１１は、信号出力回路１２が、２つの出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２よりマイコン１３に対してそれぞれ信号を出力する構成であり、マイコン１３は上記各信号を、それぞれ入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２を介して受けている。信号出力回路１２は、出力端子Ｓ＿ＯＵＴ１（第１出力端子），Ｓ＿ＯＵＴ２（第２出力端子）に対応して、第１出力バッファ１４（第１ドライバ部），第２出力バッファ１５（第２ドライバ部）を備えている。 (Third embodiment)
6 has a configuration in which the signal output circuit 12 outputs signals to the microcomputer 13 from the two output terminals S_OUT1 and S_OUT2, respectively. The microcomputer 13 receives the above signals as input terminals. It is received via CPU_IN1 and CPU_IN2. The signal output circuit 12 includes a first output buffer 14 (first driver unit) and a second output buffer 15 (second driver unit) corresponding to the output terminals S_OUT1 (first output terminal) and S_OUT2 (second output terminal). ).

第１出力バッファ１４は、出力バッファ５と同様に、ＰチャネルＭＯＳＦＥＴ１４Ｐ及びＮチャネルＭＯＳＦＥＴ１４Ｎの直列回路（トーテムポール接続）で構成されると共に、両者の共通接続点と出力端子Ｓ＿ＯＵＴ１との間に抵抗素子Ｒ１を備えている。また、第２出力バッファ１５は第１出力バッファ１４と同様に、ＰチャネルＭＯＳＦＥＴ１５Ｐ及びＮチャネルＭＯＳＦＥＴ１５Ｎの直列回路で構成されると共に、両者の共通接続点と出力端子Ｓ＿ＯＵＴ２との間に抵抗素子Ｒ２を備えている。ここで、抵抗素子Ｒ１，Ｒ２の抵抗値は、（Ｒ１＜Ｒ２）となるように設定されている。   Similar to the output buffer 5, the first output buffer 14 includes a series circuit (totem pole connection) of a P-channel MOSFET 14P and an N-channel MOSFET 14N, and a resistance element between the common connection point of both and the output terminal S_OUT1. R1 is provided. Similarly to the first output buffer 14, the second output buffer 15 is composed of a series circuit of a P-channel MOSFET 15P and an N-channel MOSFET 15N, and a resistance element R2 is provided between the common connection point of both and the output terminal S_OUT2. I have. Here, the resistance values of the resistance elements R1 and R2 are set to satisfy (R1 <R2).

第１出力バッファ１４及び第２出力バッファ１５は、信号出力回路１２内部の図示しない制御回路等によりそれぞれ制御信号が与えられて、二値レベルの信号をマイコン１３に出力する。また、２つの出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２は、第２実施形態と同様に、信号出力回路１２において互いに隣接するように配置されている端子である（以降の実施形態についても同様である）。そして、マイコン１３は、やはりアクチュエータ等の車載機器を駆動制御するものである。   The first output buffer 14 and the second output buffer 15 are each given a control signal by a control circuit (not shown) in the signal output circuit 12 and output a binary level signal to the microcomputer 13. Further, the two output terminals S_OUT1 and S_OUT2 are terminals arranged adjacent to each other in the signal output circuit 12 as in the second embodiment (the same applies to the following embodiments). The microcomputer 13 also drives and controls in-vehicle devices such as actuators.

次に、第３実施形態の作用について説明する。図７（ａ）に示すように、信号出力回路１２の出力端子Ｓ＿ＯＵＴ１より出力される信号パターンと、出力端子Ｓ＿ＯＵＴ２より出力される信号パターンとは異なるように設定されている。例えば、出力端子Ｓ＿ＯＵＴ１側がハイレベルを維持する信号パターンであるのに対し、出力端子Ｓ＿ＯＵＴ２側は、一定周期のパルス信号である。そして、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間が短絡すると、抵抗素子Ｒ１の抵抗値は、抵抗素子Ｒ２の抵抗値よりも小さいため、図７（ｂ）に示すように、出力端子Ｓ＿ＯＵＴ２側が出力端子Ｓ＿ＯＵＴ１側と同様にドライブされてハイレベル（短絡検出時の確定レベル）を維持する信号に変化する。   Next, the operation of the third embodiment will be described. As shown in FIG. 7A, the signal pattern output from the output terminal S_OUT1 of the signal output circuit 12 and the signal pattern output from the output terminal S_OUT2 are set to be different. For example, the output terminal S_OUT1 side is a signal pattern that maintains a high level, whereas the output terminal S_OUT2 side is a pulse signal with a constant period. When the output terminals S_OUT1 and S_OUT2 are short-circuited, the resistance value of the resistance element R1 is smaller than the resistance value of the resistance element R2. Therefore, as shown in FIG. 7B, the output terminal S_OUT2 side is connected to the output terminal S_OUT1 side. Similarly, it is driven and changes to a signal that maintains a high level (a definite level when a short circuit is detected).

図８（ａ）に示すように、マイコン１３は初期確認処理を実行すると（Ｓ１１）、以降のステップＳ１２〜Ｓ１８において、入力端子ＣＰＵ＿ＩＮ２を介して入力される信号の状態を監視する。例えば、信号出力回路１２が出力端子Ｓ＿ＯＵＴ２より出力するパルス信号が、周波数２５０Ｈｚでデューティ比が５０％であるものとする。初期確認処理は、図８（ｂ）に示すように、入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２を介して入力される各信号の状態を比較する（Ｓ２１）。正常であれば、図７（ａ）に示すように双方の信号パターンは異なるが（Ｓ２２：ＮＯ）、両端子間が短絡すると双方の信号パターンが同一になる（Ｓ２２：ＹＥＳ）。したがって、「出力異常（ショート判定）」と判断する（Ｓ２４）。   As shown in FIG. 8A, when the microcomputer 13 executes the initial confirmation process (S11), the microcomputer 13 monitors the state of the signal input through the input terminal CPU_IN2 in subsequent steps S12 to S18. For example, it is assumed that the pulse signal output from the output terminal S_OUT2 by the signal output circuit 12 has a frequency of 250 Hz and a duty ratio of 50%. In the initial confirmation process, as shown in FIG. 8B, the states of the signals input through the input terminals CPU_IN1 and CPU_IN2 are compared (S21). If normal, both signal patterns are different as shown in FIG. 7A (S22: NO), but when both terminals are short-circuited, both signal patterns are the same (S22: YES). Therefore, it is determined as “output abnormality (short determination)” (S24).

初期確認処理が終了すると、マイコン１３は、入力端子ＣＰＵ＿ＩＮ２を介して入力される信号のエッジを検出する（Ｓ１２）。尚、ここでのエッジ検出は、少なくとも同一方向エッジを２回（その間に逆方向エッジを１回）検出するまで行う。そして、パルス信号の周波数ｆが２００Ｈｚから３００Ｈｚの間にあるか否かを判断する（Ｓ１３）。ここで「ＹＥＳ」と判定すると、次にパルス信号のデューティ比が４０％から６０％の間にあるか否かを判断し（Ｓ１４）、ここでも「ＹＥＳ」と判定すると「正常判定」となり（Ｓ１５）ステップＳ１２に戻る。   When the initial confirmation process ends, the microcomputer 13 detects the edge of the signal input via the input terminal CPU_IN2 (S12). The edge detection here is performed at least until the same direction edge is detected twice (in the meantime, the backward edge is detected once). Then, it is determined whether or not the frequency f of the pulse signal is between 200 Hz and 300 Hz (S13). If “YES” is determined here, it is then determined whether or not the duty ratio of the pulse signal is between 40% and 60% (S14). If “YES” is determined again, “normal determination” is obtained ( S15) Return to step S12.

一方、ステップＳ１２において、所定のタイムアウト期間内に同一方向エッジが２回検出されなければ（ＮＯ）、初期確認処理と同様に短絡の発生や、或いは入力端子ＣＰＵ＿ＩＮ２がオープン状態となっていたり、その他、信号出力回路１２の機能に異常があること等が想定される。したがって、「出力異常」と判定し（Ｓ１６）、車載機器制御装置１１を含むシステムをシャットダウンする等の異常処置を行う。
また、ステップＳ１２においての周波数ｆが２００Ｈｚから３００Ｈｚの間に無い場合（ＮＯ）、又はステップＳ１３においてのデューティ比が４０％から６０％の間に無い場合（ＮＯ）は、それぞれ「周波数異常」（Ｓ１７），「Ｄｕｔｙ異常」（Ｓ１８）と判定して処理を終了する。 On the other hand, if the same direction edge is not detected twice within the predetermined time-out period in step S12 (NO), the occurrence of a short circuit or the input terminal CPU_IN2 is in an open state as in the initial confirmation process, It is assumed that the function of the signal output circuit 12 is abnormal. Therefore, it determines with "output abnormality" (S16), and performs abnormality treatment, such as shutting down the system containing the vehicle equipment control apparatus 11. FIG.
Further, when the frequency f in step S12 is not between 200 Hz and 300 Hz (NO), or when the duty ratio is not between 40% and 60% (NO) in step S13, “frequency abnormality” ( S17), “Duty Abnormal” (S18) is determined, and the process is terminated.

以上のように第３実施形態によれば、信号出力回路１２は、マイコン１３にそれぞれ出力端子Ｓ＿ＯＵＴ１及びＳ＿ＯＵＴ２が接続され、それぞれが異なるパターンの二値レベル信号を出力するために用意された第１出力バッファ１４及び第２出力バッファ１５を有する。そして、これらの出力バッファ１４及び１５は、それぞれの出力端子間が短絡した際の信号レベルがハイに確定するように、それぞれの出力抵抗値が異なる値に設定されており、マイコン１３は、出力端子Ｓ＿ＯＵＴ１及びＳ＿ＯＵＴ２を介して入力される信号が、何れも前記確定レベルになると両出力端子の短絡を検出する。したがって、マイコン１３に、信号出力回路１２の出力端子Ｓ＿ＯＵＴ１及びＳ＿ＯＵＴ２より出力される信号がそれぞれ入力される形態についても、短絡を検出できる。   As described above, according to the third embodiment, the signal output circuit 12 is connected to the microcomputer 13 with the output terminals S_OUT1 and S_OUT2, respectively, and is prepared for outputting binary level signals of different patterns. An output buffer 14 and a second output buffer 15 are included. These output buffers 14 and 15 have their output resistance values set to different values so that the signal level when the output terminals are short-circuited is determined to be high. When both signals input via the terminals S_OUT1 and S_OUT2 reach the definite level, a short circuit between both output terminals is detected. Therefore, it is possible to detect a short circuit even when the microcomputer 13 receives signals output from the output terminals S_OUT1 and S_OUT2 of the signal output circuit 12, respectively.

（第４実施形態）
図９に示すように、第４実施形態の車載機器制御装置１１Ａでは、信号出力回路１２Ａの構成が第３実施形態と若干異なっており、第１出力バッファ１４及び第２出力バッファ１５に替えて、第１出力バッファ１６及び第２出力バッファ１７が配置されている。これらの出力バッファ１６及び１７は、出力側に抵抗素子Ｒ１及びＲ２を備えていない。それに替えて第１出力バッファ１６を構成するＰチャネルＭＯＳＦＥＴ１６Ｐ及びＮチャネルＭＯＳＦＥＴ１６Ｎのサイズが、第２出力バッファ１７を構成するＰチャネルＭＯＳＦＥＴ１７Ｐ及びＮチャネルＭＯＳＦＥＴ１７Ｎのサイズよりも大きく設定されている。 (Fourth embodiment)
As shown in FIG. 9, in the in-vehicle device control apparatus 11A of the fourth embodiment, the configuration of the signal output circuit 12A is slightly different from that of the third embodiment, and instead of the first output buffer 14 and the second output buffer 15, A first output buffer 16 and a second output buffer 17 are arranged. These output buffers 16 and 17 do not include resistance elements R1 and R2 on the output side. Instead, the sizes of the P-channel MOSFET 16P and the N-channel MOSFET 16N constituting the first output buffer 16 are set larger than the sizes of the P-channel MOSFET 17P and the N-channel MOSFET 17N constituting the second output buffer 17.

これにより、第１出力バッファ１６のオン抵抗値（出力抵抗値）は第２出力バッファ１７のオン抵抗値よりも小さくなり、第１出力バッファ１６の信号駆動能力は、第２出力バッファ１７よりも大きくなるように設定されている。したがって、信号出力回路１２Ａの出力端子Ｓ＿ＯＵＴ１及びＳ＿ＯＵＴ２間に短絡が発生すれば、第３実施形態と同様に出力端子Ｓ＿ＯＵＴ２側が出力端子Ｓ＿ＯＵＴ１側と同様にドライブされてハイレベルを維持する信号に変化する。したがって、第３実施形態と同様に短絡を検出できる。   As a result, the on-resistance value (output resistance value) of the first output buffer 16 is smaller than the on-resistance value of the second output buffer 17, and the signal drive capability of the first output buffer 16 is higher than that of the second output buffer 17. It is set to be large. Therefore, if a short circuit occurs between the output terminals S_OUT1 and S_OUT2 of the signal output circuit 12A, the output terminal S_OUT2 side is driven in the same manner as the output terminal S_OUT1 side as in the third embodiment, and changes to a signal that maintains a high level. . Therefore, a short circuit can be detected as in the third embodiment.

（第５実施形態）
図１０に示すように、第５実施形態の車載機器制御装置１１Ｂでは、信号出力回路１２Ｂの構成がやはり第３実施形態と若干異なっている。第１出力バッファ１４及び第２出力バッファ１５の出力側には、抵抗素子Ｒ１及びＲ２に替えてアナログスイッチ１８及び１９がそれぞれ配置されている。これらのアナログスイッチ１８及び１９は、常時オンするように各ＦＥＴのゲートレベルが設定されており、且つ、アナログスイッチ１８のオン抵抗値がアナログスイッチ１９のオン抵抗値よりも低く設定されている。 (Fifth embodiment)
As shown in FIG. 10, in the in-vehicle device control apparatus 11B of the fifth embodiment, the configuration of the signal output circuit 12B is slightly different from that of the third embodiment. On the output side of the first output buffer 14 and the second output buffer 15, analog switches 18 and 19 are arranged in place of the resistance elements R1 and R2, respectively. These analog switches 18 and 19 are set so that the gate level of each FET is always turned on, and the on-resistance value of the analog switch 18 is set lower than the on-resistance value of the analog switch 19.

したがって、信号出力回路１２Ｂの出力端子Ｓ＿ＯＵＴ１及びＳ＿ＯＵＴ２間に短絡が発生すれば、第３実施形態と同様に出力端子Ｓ＿ＯＵＴ２側が出力端子Ｓ＿ＯＵＴ１側と同様にドライブされてハイレベルを維持する信号に変化する。したがって、第３実施形態と同様に短絡を検出できる。   Therefore, if a short circuit occurs between the output terminals S_OUT1 and S_OUT2 of the signal output circuit 12B, the output terminal S_OUT2 side is driven in the same manner as the output terminal S_OUT1 side as in the third embodiment, and changes to a signal that maintains a high level. . Therefore, a short circuit can be detected as in the third embodiment.

（第６実施形態）
図１１に示すように、第６実施形態の車載機器制御装置２１は、マイコン２２と信号出力回路２３とで構成されている。マイコン２２は、出力端子ＣＰＵ＿ＯＵＴと入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２とを備え、信号出力回路２３は、入力端子Ｓ＿ＩＮ（テスト信号入力端子）と出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２とを備えている。出力端子ＣＰＵ＿ＯＵＴは入力端子Ｓ＿ＩＮに接続されており、入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２は出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２にそれぞれ接続されている。 (Sixth embodiment)
As shown in FIG. 11, the in-vehicle device control device 21 according to the sixth embodiment includes a microcomputer 22 and a signal output circuit 23. The microcomputer 22 includes an output terminal CPU_OUT and input terminals CPU_IN1 and CPU_IN2, and the signal output circuit 23 includes an input terminal S_IN (test signal input terminal) and output terminals S_OUT1 and S_OUT2. The output terminal CPU_OUT is connected to the input terminal S_IN, and the input terminals CPU_IN1 and CPU_IN2 are connected to the output terminals S_OUT1 and S_OUT2, respectively.

信号出力回路２３は、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２に対応して第１ドライバ部２４，第２ドライバ部２５を備えており、第１ドライバ部２４はＯＲゲート２６及び正転バッファ２７で構成され、第２ドライバ部２５はＯＲゲート２８及び反転バッファ２９（ＮＯＴゲート，ロジック部）で構成されている。尚、正転バッファ２７の信号駆動能力は、反転バッファ２９の信号駆動能力よりも大きくなるように設定されている。
そして、信号出力回路２３は、内部の制御回路より与えられる信号を、第１ドライバ部２４のＯＲゲート２６，第２ドライバ部２５のＯＲゲート２８で受けてマイコン２２に出力するが、双方の信号レベルが同じ場合、マイコン２２に出力される信号のレベルは互いに反転したものになる。 The signal output circuit 23 includes a first driver unit 24 and a second driver unit 25 corresponding to the output terminals S_OUT1 and S_OUT2, and the first driver unit 24 includes an OR gate 26 and a normal rotation buffer 27. The two-driver unit 25 includes an OR gate 28 and an inverting buffer 29 (NOT gate, logic unit). The signal driving capability of the normal rotation buffer 27 is set to be larger than the signal driving capability of the inversion buffer 29.
The signal output circuit 23 receives the signals given from the internal control circuit by the OR gate 26 of the first driver unit 24 and the OR gate 28 of the second driver unit 25 and outputs them to the microcomputer 22. When the levels are the same, the levels of the signals output to the microcomputer 22 are inverted from each other.

マイコン２２が出力端子ＣＰＵ＿ＯＵＴより出力したテスト信号は、信号出力回路２３内の入力バッファ３０を介して、ＯＲゲート２６，２８の他方の入力端子に与えられている。したがって、マイコン２２は、上記テスト信号を出力することで出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２より出力される信号のレベルを制御できる。   The test signal output from the output terminal CPU_OUT by the microcomputer 22 is given to the other input terminals of the OR gates 26 and 28 via the input buffer 30 in the signal output circuit 23. Therefore, the microcomputer 22 can control the level of the signal output from the output terminals S_OUT1 and S_OUT2 by outputting the test signal.

次に、第６実施形態の作用について説明する。図１３（ａ）に示すように、マイコン２２は入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２を介して入力される信号を読み込み、信号出力回路２３の信号出力状態を監視している（Ｓ３１）。この時、出力端子ＣＰＵ＿ＯＵＴより出力するテスト信号はローレベル（インアクティブ）にする。その後に「セルフチェック」を実行する（Ｓ３２）。   Next, the operation of the sixth embodiment will be described. As shown in FIG. 13A, the microcomputer 22 reads signals input via the input terminals CPU_IN1 and CPU_IN2, and monitors the signal output state of the signal output circuit 23 (S31). At this time, the test signal output from the output terminal CPU_OUT is set to a low level (inactive). Thereafter, “self-check” is executed (S32).

「セルフチェック」では、図１３（ｂ）に示すように、マイコン２２が出力端子ＣＰＵ＿ＯＵＴより出力するテスト信号をハイレベル（アクティブ）にする（Ｓ３３）。この時、正常であれば、信号出力回路２３の出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２より出力される信号のレベルは、それぞれハイ，ローになる（図１２（ａ）参照）。そこで、続くステップＳ３４，Ｓ３５において、マイコン２２は、入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２に入力される信号のレベルがそれぞれ所期通りであるか否かを判断し、それぞれ所期通りであれば（Ｓ３５：ＹＥＳ）「セルフチェック」を終了する（Ｓ３６）。   In “self-check”, as shown in FIG. 13B, the test signal output from the output terminal CPU_OUT by the microcomputer 22 is set to high level (active) (S33). At this time, if normal, the levels of the signals output from the output terminals S_OUT1 and S_OUT2 of the signal output circuit 23 become high and low, respectively (see FIG. 12A). Therefore, in subsequent steps S34 and S35, the microcomputer 22 determines whether or not the levels of the signals input to the input terminals CPU_IN1 and CPU_IN2 are as expected, and if they are as expected (S35: YES). ) The “self-check” is terminated (S36).

一方、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間が短絡していると、出力端子Ｓ＿ＯＵＴ２側が出力端子Ｓ＿ＯＵＴ１側と同様にドライブされてハイレベルに変化する（図１２（ｂ）参照）。この場合はステップＳ３５で「ＮＯ」と判断し、「出力異常（短絡検出）」となる（Ｓ３８）。また、テスト信号がハイレベルであるにもかかわらず、入力端子ＣＰＵ＿ＩＮ１の信号レベルがローであれば（Ｓ３４：ＮＯ）、例えば地絡や第１ドライバ部２４の故障など、短絡以外の異常が発生していると想定される。したがって、この場合も「出力異常」とする（Ｓ３７）。   On the other hand, when the output terminals S_OUT1 and S_OUT2 are short-circuited, the output terminal S_OUT2 side is driven in the same manner as the output terminal S_OUT1 side and changes to the high level (see FIG. 12B). In this case, “NO” is determined in step S35, and “output abnormality (short circuit detection)” is determined (S38). If the signal level of the input terminal CPU_IN1 is low even though the test signal is high (S34: NO), an abnormality other than a short-circuit occurs, such as a ground fault or a failure of the first driver unit 24. It is assumed that Therefore, also in this case, “output abnormality” is set (S37).

以上のように第６実施形態によれば、信号出力回路２３の第１ドライバ部２４は、入力端子Ｓ＿ＩＮを介して入力される信号レベルをそのまま出力し、第２ドライバ部２５は、前記信号レベルを反転して出力する反転バッファ２９を有し、且つ、正転バッファ２７の信号駆動能力は、反転バッファ２９の信号駆動能力よりも大きくなるように設定する。そして、マイコン２２は、信号出力回路２３にハイレベルのテスト信号を出力した際に、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２より出力される信号のレベルが同じになると両出力端子間の短絡を検出する。したがって、マイコン２２が任意のタイミングで、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２が短絡しているか否かをチェックすることができる。   As described above, according to the sixth embodiment, the first driver unit 24 of the signal output circuit 23 outputs the signal level input via the input terminal S_IN as it is, and the second driver unit 25 outputs the signal level. And the signal driving capability of the normal buffer 27 is set to be larger than the signal driving capability of the inverting buffer 29. When the microcomputer 22 outputs a high-level test signal to the signal output circuit 23, the microcomputer 22 detects a short circuit between the two output terminals when the levels of the signals output from the output terminals S_OUT1 and S_OUT2 become the same. Therefore, the microcomputer 22 can check whether the output terminals S_OUT1 and S_OUT2 are short-circuited at an arbitrary timing.

（第７実施形態）
図１４に示すように、第７実施形態の車載機器制御装置３１は、マイコン３２と信号出力回路３３とで構成されている。マイコン３２は入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２とを備え、信号出力回路３３は出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２とを備えている。入力端子ＣＰＵ＿ＩＮ１，ＣＰＵ＿ＩＮ２は出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２にそれぞれ接続されている。 (Seventh embodiment)
As shown in FIG. 14, the in-vehicle device control device 31 of the seventh embodiment includes a microcomputer 32 and a signal output circuit 33. The microcomputer 32 includes input terminals CPU_IN1 and CPU_IN2, and the signal output circuit 33 includes output terminals S_OUT1 and S_OUT2. Input terminals CPU_IN1 and CPU_IN2 are connected to output terminals S_OUT1 and S_OUT2, respectively.

信号出力回路３３は、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２に対応して第１ドライバ部３４，第２ドライバ部３５を備えており、第１ドライバ部３４はコンパレータで構成され、第２ドライバ部３５はアンプで構成されている。そして、前者のコンパレータの信号駆動能力は、後者のアンプの信号駆動能力よりも大きくなるように設定されている。   The signal output circuit 33 includes a first driver unit 34 and a second driver unit 35 corresponding to the output terminals S_OUT1 and S_OUT2. The first driver unit 34 includes a comparator, and the second driver unit 35 includes an amplifier. It is configured. The signal driving capability of the former comparator is set to be larger than the signal driving capability of the latter amplifier.

信号出力回路３３は、内部の制御回路より与えられる信号を、それぞれ第１ドライバ部３４，第２ドライバ部３５を介してマイコン３２に出力する。第１ドライバ部３４を介して出力される信号はハイ，ローの二値レベル信号（デジタル信号）であり、第２ドライバ部３５を介して出力される信号は、例えば電源電圧が５Ｖの場合に、１Ｖ以上で且つ４Ｖ以下の範囲で変化するアナログ信号である。   The signal output circuit 33 outputs signals supplied from the internal control circuit to the microcomputer 32 via the first driver unit 34 and the second driver unit 35, respectively. The signal output via the first driver unit 34 is a high / low binary level signal (digital signal), and the signal output via the second driver unit 35 is, for example, when the power supply voltage is 5V. It is an analog signal that changes in the range of 1V or more and 4V or less.

次に、第７実施形態の作用について説明する。正常時であれば、図１５（ａ）に示すように、信号出力回路３３の出力端子Ｓ＿ＯＵＴ１より出力される信号は所定周期のパルス信号のような二値レベル信号であり、出力端子Ｓ＿ＯＵＴ２より出力される信号は、レベルが連続的に変化するアナログ信号であり、信号の形態が異なっている。そして、図１４中に破線で示すように、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間に短絡が発生すると、図１５（ｂ）に示すように、出力端子Ｓ＿ＯＵＴ２側の出力信号は、ドライブ能力がより高い出力端子Ｓ＿ＯＵＴ１側の信号と同じ二値レベル信号となる。   Next, the operation of the seventh embodiment will be described. In the normal state, as shown in FIG. 15A, the signal output from the output terminal S_OUT1 of the signal output circuit 33 is a binary level signal such as a pulse signal having a predetermined cycle, and is output from the output terminal S_OUT2. The signal to be processed is an analog signal whose level changes continuously, and the form of the signal is different. Then, as shown by a broken line in FIG. 14, when a short circuit occurs between the output terminals S_OUT1 and S_OUT2, as shown in FIG. 15B, the output signal on the output terminal S_OUT2 side is an output terminal with higher drive capability. It becomes the same binary level signal as the signal on the S_OUT1 side.

マイコン３２は、図１６（ａ）に示すように、起動すると第２実施形態と同様に、先ず初期確認処理を行う（Ｓ４１）。初期確認処理は図１６（ｂ）に示す手順で行うが、信号出力回路３３は、電源投入時に所定期間だけ図１７に示すショート検出確認動作を行うように構成されている。すなわち、出力端子Ｓ＿ＯＵＴ１側は、ローレベルからハイレベルに変化するパターンで信号を出力し、出力端子Ｓ＿ＯＵＴ２側はローレベル（例外的に０Ｖ）を維持する信号を出力する。この時、両端子間に短絡が発生していると、出力端子Ｓ＿ＯＵＴ２側の信号は、出力端子Ｓ＿ＯＵＴ１側の信号がハイレベルに変化するタイミングで同じくハイレベルに変化する。   As shown in FIG. 16A, the microcomputer 32 first performs an initial confirmation process (S41), as in the second embodiment. The initial confirmation process is performed according to the procedure shown in FIG. 16B, but the signal output circuit 33 is configured to perform the short detection confirmation operation shown in FIG. 17 only for a predetermined period when the power is turned on. That is, the output terminal S_OUT1 side outputs a signal in a pattern that changes from a low level to a high level, and the output terminal S_OUT2 side outputs a signal that maintains a low level (exceptionally 0V). At this time, if a short circuit occurs between the two terminals, the signal on the output terminal S_OUT2 side also changes to the high level at the timing when the signal on the output terminal S_OUT1 side changes to the high level.

そこで、マイコン３２は、信号出力回路３３がショート検出確認動作を行っている期間に（Ｓ４５：ここは信号出力回路３３の動作を示す）、出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間に短絡が発生しているか否かを判断する（Ｓ４６）。上述のように、出力端子Ｓ＿ＯＵＴ１側の信号がハイレベルに変化したタイミング以降に、出力端子Ｓ＿ＯＵＴ２側の信号がハイレベルを示していれば（ＹＥＳ）「出力異常（ショート判定）」となる（Ｓ４８）。   Therefore, the microcomputer 32 determines whether or not a short circuit has occurred between the output terminals S_OUT1 and S_OUT2 during the period in which the signal output circuit 33 is performing the short detection check operation (S45: this indicates the operation of the signal output circuit 33). Is determined (S46). As described above, if the signal on the output terminal S_OUT2 side shows a high level after the timing at which the signal on the output terminal S_OUT1 side changes to a high level (YES), “output abnormality (short determination)” occurs (S48). ).

また、マイコン３２は、初期確認処理以降も、出力端子Ｓ＿ＯＵＴ２側の信号出力状態に異常がないか否かを監視している。マイコン３２は、入力端子ＣＰＵ＿ＩＮ２の信号レベルをＡ／Ｄ変換して読み込み、その電圧が１Ｖ以上で且つ４Ｖ以下の範囲内にあるか否かを判断する（Ｓ４２）。上記範囲内にあれば（ＹＥＳ）Ａ／Ｄ変換した電圧データを取り込んで制御に利用する（Ｓ４３）。一方、入力端子ＣＰＵ＿ＩＮ２の信号レベルが上記範囲を超えていれば（Ｓ４２：ＮＯ）「出力異常」と判断する（Ｓ４４）。
尚、ステップＳ４２における判断を、上限を超えた場合と下限を下回った場合とで個別に判断するようにして、前者の場合は「ショート」，後者の場合はそれ以外の「出力異常」と判断し分けても良い。 Further, the microcomputer 32 monitors whether there is any abnormality in the signal output state on the output terminal S_OUT2 side after the initial confirmation processing. The microcomputer 32 reads the signal level of the input terminal CPU_IN2 by A / D conversion, and determines whether or not the voltage is in the range of 1V or more and 4V or less (S42). If it is within the above range (YES), the A / D converted voltage data is taken in and used for control (S43). On the other hand, if the signal level of the input terminal CPU_IN2 exceeds the above range (S42: NO), it is determined that the output is abnormal (S44).
It should be noted that the determination in step S42 is determined separately for cases where the upper limit is exceeded and for cases where the lower limit is exceeded. In the former case, “short” is determined, and in the latter case, other “output abnormality” is determined. It may be divided.

以上のように第７実施形態によれば、信号出力回路３３は、マイコン３２に対してハイ，ローの二値レベル信号を出力する第１ドライバ部３４と、通常動作時には前記ローレベルよりも高く設定される下限値（１Ｖ）から前記ハイレベルよりも低く設定される上限値（４Ｖ）の範囲で変化するアナログ信号を出力する第２ドライバ部３５と有する。そして、第１ドライバ部３４の信号駆動能力を第２ドライバ部３５よりも高く設定し、マイコン３２は、出力端子Ｓ＿ＯＵＴ２を介して入力される信号が下限値を下回るか又は上限値を超えると、出力端子間Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２間の短絡を検出する。したがって、信号出力回路３３がデジタル信号とアナログ信号とを出力する場合でも、各信号に対応する出力端子間の短絡を検出できる。   As described above, according to the seventh embodiment, the signal output circuit 33 includes the first driver unit 34 that outputs high and low binary level signals to the microcomputer 32, and higher than the low level during normal operation. The second driver unit 35 outputs an analog signal that changes in a range from a set lower limit (1V) to an upper limit (4V) set lower than the high level. And the signal drive capability of the 1st driver part 34 is set higher than the 2nd driver part 35, and if the microcomputer 32 is less than a lower limit or exceeds an upper limit when the signal inputted via output terminal S_OUT2 is exceeded, A short circuit between the output terminals S_OUT1 and S_OUT2 is detected. Therefore, even when the signal output circuit 33 outputs a digital signal and an analog signal, a short circuit between the output terminals corresponding to each signal can be detected.

本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
短絡の検出対象となる２つの端子は、必ずしも信号出力回路において、互いに隣接して配置されている必要はない。
第３実施形態の確定レベルは、ローレベルであっても良い。
第６実施形態において、信号出力回路２３が出力端子Ｓ＿ＯＵＴ１，Ｓ＿ＯＵＴ２を介して出力する信号のレベルが常時反転したものである場合、マイコン２２はテスト信号を出力する必要はなく、信号出力回路２３側のＯＲゲート２６，２８や入力バッファ３０は不要となる。 The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The two terminals that are short-circuit detection targets are not necessarily arranged adjacent to each other in the signal output circuit.
The definite level of the third embodiment may be a low level.
In the sixth embodiment, when the level of the signal output from the signal output circuit 23 via the output terminals S_OUT1 and S_OUT2 is always inverted, the microcomputer 22 does not need to output a test signal, and the signal output circuit 23 side The OR gates 26 and 28 and the input buffer 30 are not necessary.

図面中、１はマイクロコンピュータ、２は信号出力回路、３はアクチュエータ（車載機器）、５は出力バッファ（ドライバ部）、６はＮＯＴゲート（反転信号出力部）、７は車載機器制御装置を示す。   In the drawings, 1 is a microcomputer, 2 is a signal output circuit, 3 is an actuator (on-vehicle device), 5 is an output buffer (driver unit), 6 is a NOT gate (inverted signal output unit), and 7 is an on-vehicle device control device. .

Claims (8)

車載機器（３）を駆動制御するためのマイクロコンピュータ（以下、マイコンと称す）と、
このマイコン（１）より入力端子を介して入力される制御信号に応じて、前記車載機器に駆動信号を出力するドライバ部（５）を有する信号出力回路（２）とを備え、
前記信号出力回路は、前記制御信号の反転信号を出力端子を介して前記マイコンに出力すると共に、前記ドライバ部の出力端子に接続され、前記制御信号を出力するマイコンのドライバ部よりも駆動能力が低く設定されている反転信号出力部（６）を備え、
前記マイコンは、前記信号出力回路より入力される信号が、前記信号出力回路に出力する制御信号と同相の信号になると、前記入力端子と前記出力端子との短絡を検出することを特徴とする車載機器制御装置。 A microcomputer (hereinafter referred to as a microcomputer) for driving and controlling the in-vehicle device (3);
A signal output circuit (2) having a driver unit (5) for outputting a drive signal to the in-vehicle device in response to a control signal input from the microcomputer (1) via an input terminal;
The signal output circuit outputs an inverted signal of the control signal to the microcomputer through an output terminal, and is connected to the output terminal of the driver unit and has a driving capability than the driver unit of the microcomputer that outputs the control signal. Inverted signal output unit (6) set low,
The microcomputer detects a short circuit between the input terminal and the output terminal when a signal input from the signal output circuit becomes a signal in phase with a control signal output to the signal output circuit. Equipment control device. 車載機器（３）を駆動制御するためのマイクロコンピュータ（以下、マイコンと称す）と、
このマイコン（１）より入力端子を介して入力される制御信号に応じて、駆動端子を介して前記車載機器に駆動信号を出力するドライバ部（５Ａ）を有する信号出力回路（２Ａ）とを備え、
前記信号出力回路は、前記制御信号の反転信号を出力端子を介して前記マイコンに出力すると共に、前記ドライバ部の出力端子に接続され、当該ドライバ部よりも駆動能力が低く設定されている反転信号出力部（６Ａ）を備え、
前記マイコンは、前記信号出力回路より入力される信号が、前記信号出力回路に出力する制御信号と同相の信号になると、前記出力端子と前記駆動端子との短絡を検出することを特徴とする車載機器制御装置。 A microcomputer (hereinafter referred to as a microcomputer) for driving and controlling the in-vehicle device (3);
A signal output circuit (2A) having a driver unit (5A) for outputting a drive signal to the in-vehicle device via the drive terminal in response to a control signal input from the microcomputer (1) via the input terminal; ,
The signal output circuit is configured to output to the microcomputer via the output terminal an inverted signal of said control signal, is connected to an output terminal of said driver portion, inverted by the driver unit remote drive capability is set low A signal output unit (6A),
The microcomputer detects a short circuit between the output terminal and the drive terminal when a signal input from the signal output circuit becomes a signal in phase with a control signal output to the signal output circuit. Equipment control device. 車載機器を制御するためのマイクロコンピュータ（以下、マイコンと称す）と、
このマイコン（１３）にそれぞれ第１出力端子及び第２出力端子が接続され、それぞれが異なるパターンの二値レベル信号を出力する第１ドライバ部（１４）及び第２ドライバ部（１５）を有する信号出力回路（１２）とを備え、
前記第１及び第２ドライバ部は、それぞれの出力端子間が短絡した際の信号レベルが、ハイ又はローの何れかに確定する（以下、確定レベルと称す）ように、それぞれの出力抵抗値が異なる値に設定されており、
前記マイコンは、前記第１及び第２出力端子を介して入力される信号が、何れも前記確定レベルになると、両出力端子の短絡を検出することを特徴とする車載機器制御装置。 A microcomputer for controlling in-vehicle devices (hereinafter referred to as a microcomputer);
A signal having a first driver section (14) and a second driver section (15), each having a first output terminal and a second output terminal connected to the microcomputer (13), each outputting a binary level signal having a different pattern. An output circuit (12),
The first and second driver units have respective output resistance values so that the signal level when the output terminals are short-circuited is determined to be either high or low (hereinafter referred to as a determined level). Are set to different values,
The microcomputer detects a short-circuit between both output terminals when both of the signals input via the first and second output terminals reach the definite level. 前記第１及び第２ドライバ部の出力段は、それぞれ２つのトランジスタ（１６Ｐ及び１６Ｎ，１７Ｐ及び１７Ｎ）がトーテムポール接続されて構成されており、各ドライバ部を構成するトランジスタのサイズが異なることで、前記出力抵抗値が異なる値に設定されていることを特徴とする請求項３記載の車載機器制御装置。   Each of the output stages of the first and second driver units is configured by two transistors (16P and 16N, 17P and 17N) connected in a totem pole, and the size of the transistors constituting each driver unit is different. 4. The in-vehicle device control apparatus according to claim 3, wherein the output resistance value is set to a different value. 車載機器を制御するためのマイクロコンピュータ（以下、マイコンと称す）と、
このマイコン（２２）にそれぞれ第１出力端子及び第２出力端子が接続され、相互に異なる二値レベル信号を出力する第１ドライバ部（２４）及び第２ドライバ部（２５）を有する信号出力回路（２３）とを備え、
前記第１及び第２ドライバ部の一方は、入力される信号レベルをそのまま出力し、他方は前記信号レベルを反転して出力するためのロジック部（２９）を有し、且つ、何れか一方が他方の駆動能力を上回るように設定されており、
前記マイコンは、前記第１及び第２出力端子を介して入力される信号が何れも同じレベルになると、両出力端子の短絡を検出することを特徴とする車載機器制御装置。 A microcomputer for controlling in-vehicle devices (hereinafter referred to as a microcomputer);
A signal output circuit having a first driver section (24) and a second driver section (25), each of which has a first output terminal and a second output terminal connected to the microcomputer (22) and outputs different binary level signals. (23)
One of the first and second driver units outputs the input signal level as it is, and the other has a logic unit (29) for inverting and outputting the signal level, and one of them is It is set to exceed the other drive capacity,
The microcomputer detects a short circuit between both output terminals when signals inputted through the first and second output terminals are both at the same level. 前記信号出力部は、前記マイコンに接続されるテスト信号入力端子（Ｓ＿ＩＮ）を有し、
前記マイコンは、前記テスト信号入力端子を介して前記信号出力回路に所定レベルのテスト信号を出力した際に、前記第１及び第２出力端子を介して入力される信号が何れも同じレベルになると、両出力端子の短絡を検出することを特徴とする請求項５記載の車載機器制御装置。 The signal output unit has a test signal input terminal (S_IN) connected to the microcomputer,
When the microcomputer outputs a test signal of a predetermined level to the signal output circuit via the test signal input terminal, the signals input via the first and second output terminals are all at the same level. 6. The in-vehicle device control device according to claim 5, wherein a short circuit between both output terminals is detected. 車載機器を制御するためのマイクロコンピュータ（以下、マイコンと称す）と、
このマイコン（３２）に第１出力端子が接続され、ハイ，ローの二値レベル信号を出力する第１ドライバ部（３４）と、前記マイコンに第２出力端子が接続され、前記ローレベルよりも高く設定される下限値から前記ハイレベルよりも低く設定される上限値の範囲で変化するアナログ信号を出力する第２ドライバ部（３５）とを有する信号出力回路（３３）とを備え、
前記第１ドライバ部は、前記第２ドライバ部よりも駆動能力が高く設定されており、
前記マイコンは、前記第２出力端子を介して入力される信号が、前記下限値を下回るか又は前記上限値を超えると、前記第１及び第２出力端子間の短絡を検出することを特徴とする車載機器制御装置。 A microcomputer for controlling in-vehicle devices (hereinafter referred to as a microcomputer);
A first output terminal is connected to the microcomputer (32) to output a high / low binary level signal, and a second output terminal is connected to the microcomputer. high and a signal output circuit (33) and a second driver section for outputting an analog signal which varies in a range of an upper limit value that is set lower than the high level from the set is the lower limit (35),
The first driver unit is set to have a higher driving capability than the second driver unit,
The microcomputer detects a short circuit between the first and second output terminals when a signal input through the second output terminal falls below the lower limit value or exceeds the upper limit value. In-vehicle device control device. 前記マイコンが短絡の検出対象とする２つの端子は、前記信号出力回路において互いに隣接して配置されていることを特徴とする請求項１から７の何れか一項に記載の車載機器制御装置。   The in-vehicle device control apparatus according to any one of claims 1 to 7, wherein the two terminals that are detected by the microcomputer as short-circuit detection targets are disposed adjacent to each other in the signal output circuit.
JP2013252025A 2013-12-05 2013-12-05 In-vehicle device controller Expired - Fee Related JP6156107B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013252025A JP6156107B2 (en) 2013-12-05 2013-12-05 In-vehicle device controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013252025A JP6156107B2 (en) 2013-12-05 2013-12-05 In-vehicle device controller

Publications (2)

Publication Number Publication Date
JP2015107757A JP2015107757A (en) 2015-06-11
JP6156107B2 true JP6156107B2 (en) 2017-07-05

Family

ID=53438490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013252025A Expired - Fee Related JP6156107B2 (en) 2013-12-05 2013-12-05 In-vehicle device controller

Country Status (1)

Country Link
JP (1) JP6156107B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156261A (en) * 2017-03-16 2018-10-04 株式会社日立産機システム Electric device control system
DE102017115511A1 (en) * 2017-07-11 2019-01-17 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Level converter and a method for converting level values in vehicle control devices
JP2022083085A (en) * 2020-11-24 2022-06-03 株式会社東芝 Semiconductor integrated circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862294A (en) * 1994-08-25 1996-03-08 Mitsubishi Electric Corp Semiconductor device and testing method for the semiconductor device
JPH09264929A (en) * 1996-03-29 1997-10-07 Nec Corp Testing method and testing circuit of logic circuit
JPH10341524A (en) * 1997-06-10 1998-12-22 Hitachi Ltd Signal transmitter for mounting on vehicle, and signal transmission method, and power supply controller for mounting on vehicle, and power method, and cable abnormality detector for mounting on vehicle
JP2000088907A (en) * 1998-09-17 2000-03-31 Nissan Motor Co Ltd Load diagnosing circuit
JP3314922B2 (en) * 1999-06-21 2002-08-19 ナルデック株式会社 Load drive system and fault detection method thereof
JP2004061272A (en) * 2002-07-29 2004-02-26 Renesas Technology Corp Test circuit

Also Published As

Publication number Publication date
JP2015107757A (en) 2015-06-11

Similar Documents

Publication Publication Date Title
US9906215B2 (en) Load-driving circuit
US8548641B2 (en) Load drive circuit
JP6156107B2 (en) In-vehicle device controller
JP2008001257A (en) Power steering device
CN102739141B (en) Motor driving device
JP2013085419A (en) Power conversion device
US9444446B2 (en) Switching control circuit for target switching element
JP2008276727A (en) Load drive system
JP5331087B2 (en) Driver circuit and inverter circuit
JP2015527033A (en) Power output stage and operation method thereof
JP5195897B2 (en) Electric load drive
RU2740149C1 (en) Voltage sensor diagnostics device and voltage sensor diagnostics method
EP2073370A1 (en) Motor control device
US20060226704A1 (en) Load drive apparatus and method
JP2016192695A (en) Inductive load drive unit
JP6267232B2 (en) Load drive circuit
JP5049817B2 (en) Power converter control device
US7449912B2 (en) Fault detection circuit
CN111769730A (en) Power module
CN113125931B (en) Circuit abnormality diagnosis device, circuit abnormality diagnosis method, and computer-readable medium
KR20200062288A (en) Polarity reversal protection device, method for operating polarity reversal protection device, and corresponding use
JP6778324B2 (en) Power converter, failure detection circuit, drive circuit
JP2005039385A (en) Control unit for vehicle
US8884661B2 (en) Driver circuit
JP2020096439A (en) Power supply controller

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R151 Written notification of patent or utility model registration

Ref document number: 6156107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees