JP6152247B2 - 三相電力源を三相負荷に与える回路および方法 - Google Patents

三相電力源を三相負荷に与える回路および方法 Download PDF

Info

Publication number
JP6152247B2
JP6152247B2 JP2012044899A JP2012044899A JP6152247B2 JP 6152247 B2 JP6152247 B2 JP 6152247B2 JP 2012044899 A JP2012044899 A JP 2012044899A JP 2012044899 A JP2012044899 A JP 2012044899A JP 6152247 B2 JP6152247 B2 JP 6152247B2
Authority
JP
Japan
Prior art keywords
phase
activated
power source
synchronization
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012044899A
Other languages
English (en)
Other versions
JP2012186993A (ja
Inventor
デイル・リー・ハブリー
ポール・ミトクセヴィッツ
ジェイアール・ベンジャミン・サミュエルス
ジュリアン・オピフィシウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2012186993A publication Critical patent/JP2012186993A/ja
Application granted granted Critical
Publication of JP6152247B2 publication Critical patent/JP6152247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/02Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
    • H02M5/04Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
    • H02M5/22Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M5/275Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/293Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Description

三相電力は電気エネルギー伝送の普通の方法である。一般に、電力の3つの相は、正弦的に変化し、同じ平均電圧および周波数を有し、かつ互いに固定した120°(2π/3ラジアン)位相関係を示す。ヒータのような実質的抵抗負荷に与えられたとき、これらの相電流は、印加電圧に対して最少の位相進みまたは遅れを示して、0.95上の力率を実現する。したがって、各相のピーク電圧、ピーク電流、および電圧および電流のゼロ交差は、検出可能な等間隔で起こる。
一般に、三相電力は、スイッチング方法によって全ての相が同時に負荷に与えられるやり方で、三相負荷に与えられる。この結果として、3つの相全てが同時に負荷に与えられるスイッチング事象中に、これらの相の少なくとも1つが、負荷回路のインダクタンスだけで制限される電流の急激な増加を起こし、電磁障害(EMI)が発生することがある。スイッチング回路の非線形のために、このEMIは、広いスペクトル範囲にわたって広がることがあり、より高次の高調波に強いエネルギー成分を持っていることがある。そのようなEMIは、無線通信システムなどの他の電子システムに干渉することがある。その上、特に、電力源の特定の相が大電流を駆動するまたは駆動している時点にスイッチングが起こると、スイッチング事象は、構成要素のスイッチデバイスがオフ状態とオン状態を切り換えるときにスイッチング回路に熱を発生させることがある。この損失は、高精度温度制御システムなどで電力が急激にかつ連続的に与えられ、また取り除かれるバーストモードまたは他の用途で特に大きくなることがある。
米国特許第4680490号公報
三相電力源を三相負荷に与える方法の一実施形態は、次のステップを含む。すなわち、電力源の第1の相に対応する第1のセンス信号、電力源の第2の相に対応する第2のセンス信号、および電力源の第3の相に対応する第3のセンス信号を受け取るステップと、第1と第2のセンス信号の相互交差を検出し、指令信号がアクティブ化されているかどうかを決定し、さらに、相互交差が検出されかつ指令信号がアクティブ化されている場合には、電力源の第1の相に対応する第1の同期信号をアクティブ化し、電力源の第2の相に対応する第2の同期信号をアクティブ化するステップと、第1および第2の同期信号がアクティブ化されているかどうか決定し、さらに、第1および第2の同期信号がアクティブ化されている場合には、電力源の第1および第2の相を負荷の第1および第2の相にそれぞれ与えるステップと、第3のセンス信号のゼロ交差を検出し、さらに、ゼロ交差が検出されかつ第1および第2の同期信号がアクティブ化されている場合には、電力源の第3の相に対応する第3の同期信号をアクティブ化するステップと、第3の同期信号がアクティブ化されているかどうかを決定し、さらに、第3の同期信号がアクティブ化されている場合には、電力源の第3の相を負荷の第3の相に与えるステップと、第1、第2、および第3の同期信号がアクティブ化されていない場合には、最初のステップに戻るステップとを含む。
本発明の一実施形態に従って三相電力源を浮動抵抗負荷に与えるための回路を示すブロック図である。 三相電力源を図1の負荷に与えるための回路に組み込まれた同期論理回路を示す回路図である。 図1に示された回路を使用して三相電力源を浮動抵抗負荷に与える方法に関連した信号を示す信号図である。 本発明の他の実施形態に従って、三相電力源を図1の負荷に与える回路に組み込まれた同期論理回路を示す回路図である。
この開示は、負荷が与えられたときにスイッチデバイスの電磁障害(EMI)および熱散逸を軽減するようなやり方で、言及された三相抵抗または浮動負荷に三相電力源を与えることに関する。特に、電力源の3つの相を、同時に与えるのではなく、代わりに、各相を与えたすぐ後で負荷を流れる電流の瞬時変化を最小限にすることができるような順序で与え、それによって、また、負荷に電力を与える責任のあるスイッチング回路でのEMIおよび熱散逸を最小限にする。
ここで図1を参照すると、三相電力源104の第1、第2、および第3の相をそれぞれ表す3つの電力相A、B、およびCを負荷160に与える回路100が開示されている。3つの相A、B、およびCは、センサ110に供給される。センサ110は、降圧変圧器を備えて3つの相A、B、およびCの電圧を下げることができる。センサ110は、また、3つの相A、B、およびCの各々に対応する降圧電圧をそれぞれ表すセンス信号A_SENSE、B_SENSE、およびC_SENSEを生成することができる。
3つのセンス信号A_SENSE、B_SENSE、およびC_SENSEは、次に、A_SENSE、B_SENSE、C_SENSE、および接地信号の各順列に対応する比較回路を備えるゼロおよび相互交差検出回路120に入力される。ゼロおよび相互交差検出回路120の出力は、ゼロおよび相互交差検出モジュールによる各順列のA_SENSE、B_SENSE、C_SENSE、および接地信号の比較を表す6つの検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETを含む。CA_DETは、A_SENSEとC_SENSEの比較の出力に対応し、ZC_DETは、接地とC_SENSEの比較の出力に対応し、BC_DETは、B_SENSEとC_SENSEの比較の出力に対応し、ZB_DETは、接地とB_SENSEの比較の出力に対応し、AB_DETは、A_SENSEとB_SENSEの比較の出力に対応し、さらにZA_DETは、接地とA_SENSEの比較の出力に対応している。
検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETは、次にワンショット回路130に入力され、ワンショット回路130は、検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETの各々に対応するパルス信号CA、ZC、BC、ZB、AB、およびZAをそれぞれ生成する。パルス信号CA、ZC、BC、ZB、AB、およびZAは、一般にローに設定されているが、センス信号A_SENSE、B_SENSE、およびC_SENSEのうちの1つの相互交差またはゼロ交差が検出される時点では異なり、この時点に、ワンショット回路130によってパルス信号CA、ZC、BC、ZB、AB、およびZA上にパルスが生成される。言い換えれば、パルス信号CA、ZC、BC、ZB、AB、およびZAは、それぞれA_SENSEがC_SENSEを横切るとき、C_SENSEが接地を横切るとき、B_SENSEがC_SENSEを横切るとき、B_SENSEが接地を横切るとき、A_SENSEがB_SENSEを横切るとき、およびA_SENSEが接地を横切るときのパルスを含むパルス列である。
また図3を見ると、パルス信号CA、ZC、BC、ZB、AB、およびZAは、電力相がアクティブで感知されるとき、同期論理140に規則正しく入力される。電力が負荷に与えられるべきとき、指令信号CMDが同期論理140に入力され、そのとき、同期論理140は、入力CA、ZC、BC、ZB、AB、ZA、およびCMDに基づいて、3つの同期信号A_SYNC、B_SYNC、およびC_SYNCを生成する。例として、CMD信号は、負荷デバイスをオンにしたいというユーザの要望を表すユーザ入力信号であってもよい。CMD信号がアクティブ化され、さらにCMD信号のアクティブ化後に相互交差パルス信号CA、BC、およびABのうちの1つに基づいてパルスが検出されたとき、同期論理140は、3つの同期信号A_SYNC、B_SYNC、およびC_SYNCのうちの2つをアクティブ化する。CMD信号がアクティブ化されていない場合には、同期信号A_SYNC、B_SYNC、およびC_SYNCのうちのどれも非アクティブ化状態からアクティブ化状態に切り換えられない。しかし、CMD信号がアクティブ化され、第1のパルスが相互相交差パルス信号CA、BC、およびABのうちの1つで検出された場合には、対応する2つの同期信号(A_SYNC、B_SYNC、およびC_SYNCのうちの2つ)がアクティブ化される。例えば、CMD信号がアクティブ化された後で、第1のパルスがBC信号上で検出された場合には、B_SYNCおよびC_SYNCがアクティブ化される。いったん同期信号のうちの2つ(A_SYNC、B_SYNC、およびC_SYNCのうちの2つ)がアクティブ化されると、同期論理140は、非アクティブ化同期信号に対応するゼロ交差パルス信号ZC、ZB、およびZA相を監視する。非アクティブ化同期信号に対応するゼロ交差パルス信号が検出されたとき、残りの非アクティブ化同期信号がアクティブ化される。この例を続けると、B_SYNCおよびC_SYNCがアクティブ化された後で、同期論理140は、信号ZAを監視し、いったんパルスが信号ZA上で検出されると、A_SYNCがアクティブ化され、それによって、全三相電力が負荷に与えられる。
CMD信号がアクティブ化されたとき、同期信号A_SYNC、B_SYNC、およびC_SYNCを非アクティブ化状態から連続してアクティブ化するほかに、同期論理140は、また、CMD信号の非アクティブ化のすぐ後で同期信号A_SYNC、B_SYNC、およびC_SYNCを連続してアクティブ化状態から非アクティブ化することができる。CMD信号がアクティブ化状態から非アクティブ化されない場合には、同期信号A_SYNC、B_SYNC、およびC_SYNCのどれもアクティブ化状態から非アクティブ化状態に切り換えられない。しかし、CMD信号がアクティブ化状態から非アクティブ化されると、同期論理140は、次のゼロ交差信号ZC、ZB、およびZAを監視し、ゼロ交差信号ZC、ZB、およびZAの1つで第1のパルスが検出されたとき、対応する同期信号A_SYNC、B_SYNC、およびC_SYNCが非アクティブ化される。例えば、CMD信号が非アクティブ化された後で第1のパルスがZC信号上で検出された場合には、C_SYNCが非アクティブ化される。いったん同期信号のうちの1つ(A_SYNC、B_SYNC、およびC_SYNCの1つ)が非アクティブ化されると、同期論理140は、2つの残りのアクティブ化同期信号(A_SYNC、B_SYNC、およびC_SYNCのうちの2つ)に対応する次の相互交差パルス信号CA、BC、およびABを監視する。監視された相互パルス信号(CA、BC、およびABのうちの1つ)上でパルスが検出されたとき、対応する2つの同期信号(A_SYNC、B_SYNC、およびC_SYNCのうちの2つ)は非アクティブ化される。この例を続けると、いったんC_SYNCが非アクティブ化されると、同期論理140は信号ABを監視し、いったんパルスが信号AB上で検出されると、A_SYNCとB_SYNCの両方が非アクティブ化される。同期論理140の回路トポロジは、図2に関連してより詳細に述べられる。
同期信号A_SYNC、B_SYNC、およびC_SYNCは、電力源A、B、およびCの相とともに駆動スイッチ150に入力される。駆動スイッチは、負荷160の各相に対応するゲート駆動152および電力スイッチ154を備えることができる。駆動スイッチ150は、A_SYNC、B_SYNC、およびC_SYNCを監視し、対応する同期信号A_SYNC、B_SYNC、およびC_SYNCがアクティブ化されているときにだけ相A、B、およびCの各々を負荷160に与える。同期信号A_SYNC、B_SYNC、およびC_SYNCがアクティブ化されていないとき、駆動スイッチ150は、対応する相A、B、およびCを負荷160に与えない。同期信号A_SYNC、B_SYNC、およびC_SYNCが非アクティブ化されているとき、駆動スイッチ150は、対応する同期信号A_SYNC、B_SYNC、およびC_SYNCが非アクティブ化されるときに負荷160から相A、B、およびCを取り除く。
図1の構成ブロック110、120、130、140、および150の各々についてここで述べられる。降圧変成器および電流計を備えるほかに、センサ110は、例えば抵抗器、コンデンサ、インダクタ、ダイオード、およびトランジスタを含めて、任意の様々な受動または能動回路要素を備えることができる。1つの代替えとして、センサ110は、回路中の高周波雑音をフィルタ除去するように低域通過フィルタを備えることがある。他の代替えとして、センサ110は、高周波と低周波の両方の雑音をフィルタ除去する帯域通過フィルタを備えることがある。この実施形態では、センサ110は、降圧変成器を使用して3つの相A、B、およびCの電圧を検出するが、センサ110は、代わりに、3つの相の電流を検出して同じ結果を達成することができる。
ゼロおよび相互交差検出回路120は、比較器を備えて、出力検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETの各々を生成することができる。これらの比較器は、ゼロ検出器を含むがこれに限定されない任意の知られた型の比較器であってもよい。ゼロ検出器は、それの入力に基づいて正または負の電圧を出力することができ、この場合には、その入力は、A_SENSE、B_SENSE、C_SENSE、および接地のうちの2つである。ゼロ検出器は、当技術分野で知られているような電圧比較器を使用して実現されることがある。ゼロ検出器の代替えとして、ゼロ交差検出器、演算増幅器などの他の型の比較器または動的ラッチ比較器が使用されることがある。
ワンショット回路130は、ゼロおよび相互交差検出回路120の出力、すなわち検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETからパルス信号CA、ZC、BC、ZB、AB、およびZAの各々を生成するために、単安定マルチバイブレータ回路としても知られている2つの回路を備えることができる。許容可能なワンショット回路の動作は、当業界ではよく知られている。ゼロおよび相互交差検出回路120で、検出信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DETが、正電圧から負電圧にまたは負電圧から正電圧に遷移するとき、ワンショット回路はこの遷移を検出して、出力がイネーブルになるようにし、それによって、検出された遷移中に短いパルスを生成する。
駆動スイッチ150は、孤立ゲート駆動および電力スイッチを備えることができる。電力スイッチは、電力用金属酸化物半導体電界効果トランジスタ(MOSFET)か絶縁ゲートバイポーラトランジスタ(IGBT)かのどちらかをさらに備えて、個々の相A、B、およびCを負荷に切り換えることができる。信号A_SYNC、B_SYNC、およびC_SYNCは、電力源104の相A、B、およびCを切り換えるための制御信号として働く。
回路100に与えられる電力源104は、「Y」(または「星形」)構成であってもよい。電力源104は、電圧および電流の任意の振幅および任意の周波数を有する3つの正弦波すなわち相A、B、およびCを供給することができ、その場合これらの3つの相は、およそ120°(2/3ラジアン)の位相間隔を有している。電力源104の非限定の例は、振動周波数400Hzの三相120V二乗平均平方根(Vrms)である。負荷160は、「Y」(星形)構成またはデルタ構成であってもよい。
構成回路110、120、130、140、および150の各々を有する回路100は、任意の適切な分割で実現されることがある。例えば、これらの構成回路の各々は、個別の集積回路(IC)であることがある。代わりに、回路100は、2つのアナログと1つのディジタルの分割として実現され、第1のアナログ分割が回路110、120、および130を備え、第2のアナログ分割が回路150を備え、ディジタル分割が回路140を備えてもよい。追加的な代替えとして、回路110、120、130、140、および150の全てが、1つの混成信号IC中に実現されてもよい。さらに追加的な代替えとして、同期論理140は、フィールドプログラマブルゲートアレイ(FPGA)または用途特定集積回路(ASIC)として実現されてもよい。相補形金属酸化物半導体(CMOS)、CMOS付きバイポーラ接合トランジスタと(BiCMOS)、トランジスタ・トランジスタ論理(TTL)、CMOSシリコンオンインシュレータ(SOI)、ヘテロ接合バイポーラトランジスタ(HBT)、疑似格子不整合高電子移動度トランジスタ(pHEMT)、およびこれらの組合せを含むこれらに限定されない任意の知られたプロセス技術を使用して、個別回路または集積回路110、120、130、140、および150を製作することができる。
ここで図2を参照すると、同期回路140のディジタル回路実現が開示されている。回路140は、2入力ANDゲートU2、U4、U6、U7、U8、U9、U10、U11、U28、U29、U30、U31、U32、U33、3入力ANDゲートU1、U3、4入力ANDゲートU22、U23、U24、U25、U26、U27、インバータU5、3入力ORゲートU12、U13、U14、U15、U16、U17、およびS/RラッチU18、U19、U20を備える。この回路中のゲート、ラッチ、およびバッファの各々の製作は、CMOSを含むがこれに限定されない任意の知られたプロセス技術を使用することができる。6つのパルス信号AB、ZA、BC、ZB、CA、およびZCは、2入力ANDゲートU6、U7、U8、U9、U10、およびU11、並びに4入力ANDゲートU22、U23、U24、U25、U26、およびU27に入力される。CMD入力は、インバータU5、並びに2入力ANDゲートU2、U28、U29、およびU30に供給される。入力AB、ZA、BC、ZB、CA、ZC、およびCMDは、回路内で中間信号を生成し、最後にS/RラッチU18、U19、およびU20の出力に同期信号A_SYNC、B_SYNC、およびC_SYNCを生成する。同期信号A_SYNC、B_SYNC、およびC_SYNCの変化を引き起こす入力AB、ZA、BC、ZB、CA、ZC、およびCMDに変化があるまで、同期信号A_SYNC、B_SYNC、およびC_SYNCの各々は、S/RラッチU18、U19、およびU20によって最後の状態にラッチされている。また、留意すべきことであるが、同期信号A_SYNC、B_SYNC、およびC_SYNC、または、同期信号の逆状態、すなわち
Figure 0006152247
は、少なくとも3入力ANDゲートU1およびU3と4入力ANDゲートU22、U23、U24、U25、U26、およびU27の入力にフィードバックされる。図2は、同期論理140の1つの可能な回路実現を示しているに過ぎない。理解されることであるが、同期論理140は、回路140の全てのブール同等物を含めて本明細書に示される回路実現の変形物で、実現することができる。
電力源104の3つの相A、B、およびCを負荷160に与えるための回路の動作方法について、例として図3に関してより詳細に述べる。プロット200は、相互およびゼロ交差パルス信号CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、およびZA_DET、ワンショットパルスCA、ZC、BC、ZB、AB、およびZA、指令信号CMD、同期信号A_SYNC、B_SYNC、およびC_SYNC、および、負荷160の第1、第2、および第3の相入力に対応する負荷A負荷、B負荷およびC負荷にそれぞれ与えられる電流およびまたは電圧とともに、3つの相A、B、およびCを示している。ゼロおよび相互交差検出回路120およびワンショット回路130の動作は、電力源の相A、B、およびCの電流および電圧が時間とともに変化するときにワンショットパルスCA、ZC、BC、ZB、AB、およびZAを観察することによって、理解することができる。時間t1にCがAを横切るとき、パルスが信号CA上に生成される。時間t2に、Cがゼロを横切るのでパルスが信号ZC上に生成される。同様に、時間t4に、BとCが交差し、その結果、結果としてのパルスがBC上にあり、時間t5にBがゼロを横切り、その結果、結果としてのパルスがZB上にある。
t3に、指令信号CMDはアクティブ化されて、論理0レベルから論理1レベルに、言い換えるとローレベルからハイレベルに立ち上がる。この例では、アクティブ化信号は2進論理レベル1として示されるが、代わりに、アクティブ化信号は、本概念から逸脱することなしに2進論理レベル0として表すことができる。指令信号CMDが時間t3にアクティブ化されるより前に、電力源の相A、B、およびCのどれも負荷160に与えられない。CMDが時間t3にアクティブ化されたとき、同期信号論理ブロック140は、相互相交差パルス信号CA、BC、およびABの1つで第1のパルスを探す。CMD信号がアクティブ化された後で、t4で、第1のパルスが相互相交差パルス信号BC上で検出される。この点で、CMDはアクティブ化されているので、相互相交差パルス信号BCに対応する2つの同期信号B_SYNCおよびC_SYNCは、同期信号論理140によってアクティブ化される。時間t4でのB_SYNCおよびC_SYNCのアクティブ化と同時に、駆動スイッチ150が電力源の対応する相BおよびCを、B負荷およびC負荷としての負荷160に与える。さらに、B_SYNCおよびC_SYNCがアクティブ化されたとき、同期論理140は、アクティブ化同期信号B_SYNCおよびC_SYNCに対応しない相である相Aの第1のゼロ交差を探す。信号ZA上にない信号CA、BC、ZB、AB、ZC上のどんなパルスに対しても作用しない。例えば、パルスがパルス信号ZBおよびAB上で観察される時間t5およびt6に、同期論理140による、同期信号A_SYNC、B_SYNC、およびC_SYNCへの変化はない。時間t7に、パルスがパルス信号ZA上で検出され、その点では、CMDは依然としてアクティブ化されているので、同期信号論理140は、同期信号A_SYNCをアクティブ化する。時間t7でのA_SYNCのアクティブ化と同時に、駆動スイッチ150は、電力源の対応する相Aを、A負荷としての負荷160に与える。
上記の議論から理解できることであるが、電力源の3つの相A、B、およびCの全てが同時に負荷160に与えられるのではない。上で説明されたシナリオでは、相のうちの2つ、この場合にはBとCが、これらの相のL−N電圧が等しいときに負荷に与えられ、結果として生じる瞬時電流はゼロであった。したがって、スイッチングから結果として生じるEMIおよび熱出力は、無視できる程度であった。相BおよびCが負荷160に与えられた後で、第3の相、相Aがしばらくして負荷160に与えられ、そのとき、相BおよびCのL−N電圧は等しいが反対であり、中点電圧はゼロに近かった。再び、相Aの瞬時電流上昇は実質的にゼロであり、その結果としてスイッチング事象中のEMIおよび発熱は最少となった。言い換えると、時間に対する電流の変化(di/dt)は、選ばれたスイッチング時間t4およびt7で小さいので、EMIおよび熱の観点から有利である。この説明の目的のために、電力源の相を負荷160に与える先の方法は、日和見的順序付けと呼ばれる。
さらに図3を参照して、電力源の3つの相A、B、およびCを負荷160から取り除く方法について、これから述べる。電力源の相A、B、およびCの全てがt7に負荷に与えられた時間から、指令信号が時間t8に非アクティブ化されるまでの間、電力供給の相A、B、およびCは、負荷160に供給され続けている。しかし、時間t8にCMDが非アクティブ化されたとき、同期信号論理140は、ゼロ交差パルス信号ZA、ZB、およびZCの1つで第1のパルスを探す。CMDを非アクティブ化した後でゼロ交差パルス信号ZA、ZB、およびZCの1つでの第1のパルスは、時間t9にZAで観察される。t9にパルスを検出すると同時に、同期信号論理140は、A_SYNCを非アクティブ化する。時間t9でのA_SYNCの非アクティブ化と同時に、駆動スイッチ150は、電力源の対応する相Aを負荷160から取り除き、A負荷はゼロに減少する。その上、A_SYNCが非アクティブ化されたとき、同期論理140は、非アクティブ化同期信号A_SYNCに対応しない相である相BとCの第1の相互交差を探す。パルス信号BC上にないパルス信号CA、ZC、ZB、AB、ZA上のどんなパルスに対しても作用しない。時間t10に、パルスがパルス信号BC上で検出され、この点では、CMDは依然として非アクティブ化されているので、同期信号論理140は同期信号B_SYNCおよびC_SYNCを非アクティブ化する。時間t10でのB_SYNCおよびC_SYNCの非アクティブ化と同時に、駆動スイッチ150は、B負荷およびC負荷がゼロのレベルまで落ちるように電力源の対応する相BおよびCを負荷160から取り除く。
電力源の相A、B、およびCの全てが、同時に負荷から取り除かれるわけではない。代わりに、相A、B、およびCは、日和見的に決定される順序で取り除かれて、駆動スイッチ150からのスイッチングEMIおよび発熱を最小限にする。
負荷A、B、およびCにどんな順番で与えるかが重要でない場合に様々なやり方で三相供給104を三相負荷160に与える方法が、上で説明された。しかし、いくつかの用途では、電力源104の相を特定の固定した順序で負荷に与えることが必要である。固定相機能と呼ばれるこの動作モードについてここで説明する。ここで図4を参照すると、固定相モードの回路実現240は、図2に関連して説明された可変相機能に似ているが、ただ異なるのは、A_SYNC、B_SYNC、およびC_SYNC信号をイネーブルにすることに対応して、回路への追加の入力A_EN、B_EN、およびC_ENがそれぞれあることである。特に、イネーブル信号A_EN、B_EN、およびC_ENは、4入力ANDゲートU46、U47、U48、U49、U50、およびU51への入力として供給される。イネーブル信号A_EN、B_EN、またはC_ENおよびCMDのうちの1つのアクティブ化と同時に、同期論理は、A_SYNC、B_SYNC、およびC_SYNCを予め決められた固定した順番または相回転でアクティブ化する。したがって、電力は、その予め決められた固定した順番または相回転で供給され、また取り除かれる。
A_ENがイネーブルされ、かつCMDがアクティブ化されているとき、同期論理240は、相AとBの交差するときに最初にA_SYNCおよびB_SYNCを同時にアクティブ化し、次に、その後相Cのゼロ交差のときにC_SYNCをアクティブ化する。引き続きA_ENがイネーブルにされた状態で、CMDが非アクティブ化されたとき、相Cの対応するゼロ相交差のときにC_SYNCが最初に非アクティブ化され、次にその後で相AとBの対応する相互相交差のときにA_SYNCおよびB_SYNCが同時に非アクティブ化される。同様に、B_ENがイネーブルにされ、かつCMDがアクティブ化されたとき、同期論理240は、相BとCの交差するときにB_SYNCおよびC_SYNCを同時にアクティブ化し、次にその後相Aのゼロ交差のときにA_SYNCをアクティブ化する。B_ENがアクティブ化された状態で、CMDの非アクティブ化のすぐ後で、相Aのゼロ交差のときにA_SYNCが最初に非アクティブ化され、次にその後で相BとCの相互交差のときにB_SYNCとC_SYNCが同時に非アクティブ化される。C_ENとCMDがアクティブ化されたとき、同期論理240は、最初に、相CとAの相互相交差のときにC_SYNCとA_SYNCを同時にアクティブ化し、次に相Bのゼロ交差と同時にB_SYNCをアクティブ化する。引き続きC_ENがアクティブ化された状態で、CMDが非アクティブ化されたとき、相Bのゼロ相交差のときにB_SYNCが最初に非アクティブ化され、次に、相AとCの対応する相互相交差のときにC_SYNCとA_SYNCが同時に非アクティブ化される。言い換えると、A_ENがアクティブ化され、かつB_ENとC_ENが非アクティブ化されている場合、CMDが起動された後で、対応するパルスが信号AB上にある最初のA相とB相の相互交差のときに、A_SYNCおよびB_SYNCはアクティブ化され、したがって電力は、相Aの負荷および相Bの負荷に与えられる。A_SYNCおよびB_SYNCアクティブ化に引き続いて、対応するパルスがZC上にある最初のC相ゼロ交差が起きたとき、C_SYNCがアクティブ化され、したがって電力をC相の負荷に与える。CMDが非アクティブ化されたとき、C_SYNCは、次のC相ゼロ交差のときに非アクティブ化され、パルス信号ZC上でパルスを検出することによって検出され、それによって相Cの負荷から電力を取り除く。次に、A_SYNCおよびB_SYNCが、次のA相とB相の相互交差のときに非アクティブ化され、それによってAおよびB相の負荷から電力を取り除く。したがって、イネーブル信号A_EN、B_EN、およびC_ENの設定は、電力供給104の相A、B、およびCを望ましい順番で負荷160に与えることを可能にする。
本明細書で説明された実施形態に関して、用語「第1の」、「第2の」、および「第3の」相は、図3に関連して説明されたように負荷に電力が必要とされる時点に関して、または図4に関連して説明されたような相の形式的な列挙に関して、相変化事象またはピーク事象の序数に適用される。図3に関連して説明されたようにそれぞれの負荷に対して相を順序付けることは、「次の利用可能な相」の原理に従って行われることがあり、「日和見的順序付け」と呼ばれ、より即時の電力利用可能性という有利点を実現する。対照的に、相は、図4に関連して説明されたように予め決められた順番に従ってそれぞれの負荷に切り換えることができる。この方法は、「決定論的順序付け」と呼ばれ、電力が、特定の予め定められた順序で与えられなければならないとき、適用される。
この書面による説明は、最良の形態を含めて例を使用して、本発明を開示し、さらに任意のデバイスまたはシステムを作ることおよび使用することおよび任意の含まれた方法を行うことを含めて、当業者が本発明を実施することができるようにする。本発明の特許可能な範囲は、特許請求の範囲で定義され、当業者の心に浮かぶ他の例を含むことができる。そのような他の例は、特許請求の範囲の文字通りの言語と違わない構造的要素を有する場合、または特許請求の範囲の文字通りの言語と非実質的な違いのある同等な構造的要素を含む場合には、特許請求の範囲内にある意図である。
100 三相電力源を負荷に与えるための回路ブロック図
104 三相電力供給
110 センサブロック
120 ゼロおよび相互交差検出ブロック
130 ワンショットブロック
140 同期信号論理ブロック
150 駆動スイッチブロック
152 ゲート駆動
154 電力スイッチ
160 負荷
U2、U4、U6、U7、U8、U9、U10、U11、U28、U29、U30、U31、U32、U33 2入力ANDゲート
U1、U3 3入力ANDゲート
U12、U13、U14、U15、U16、U17 3入力ORゲート
U22、U23、U24、U25、U26、U27 4入力ANDゲート
U18、U19、U20 S/Rラッチ
U5 インバータ
ZA、ZB、ZC ゼロ交差パルス信号
CA、BC、AB 相互交差パルス信号
A_SYNC、B_SYNC、C_SYNC 同期信号
CA_DET、ZC_DET、BC_DET、ZB_DET、AB_DET、ZA_DET 検出信号
A_EN、B_EN、C_EN イネーブル信号

Claims (8)

  1. 三相電力源(104)を三相負荷(160)に与える方法であって、
    A.前記電力源の第1の相に対応する第1のセンス信号、前記電力源の第2の相に対応する第2のセンス信号、および前記電力源の第3の相に対応する第3のセンス信号を受け取るステップと、
    B.前記第1と第2のセンス信号の相互交差を検出し、指令信号(CMD)がアクティブ化されているかどうかを決定し、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第1の相に対応する第1の同期信号をアクティブ化し、また前記電力源の前記第2の相に対応する第2の同期信号をアクティブ化するステップと、
    C.前記第1および第2の同期信号がアクティブ化されているかどうか決定し、さらに前記第1および第2の同期信号がアクティブ化されている場合には、前記電力源の前記第1および第2の相を前記負荷の前記第1および第2の相にそれぞれ与えるステップと、
    D.前記第3のセンス信号のゼロ交差を検出し、さらに前記ゼロ交差が検出され、かつ前記第1および第2の同期信号がアクティブ化されている場合には、前記電力源の前記第3の相に対応する第3の同期信号をアクティブ化するステップと、
    E.前記第3の同期信号がアクティブ化されているかどうかを決定し、さらに前記第3の同期信号がアクティブ化されている場合には、前記電力源の前記第3の相を前記負荷の前記第3の相に与えるステップと、
    F.前記第1、第2、および第3の同期信号がアクティブ化されていない場合には、ステップAに戻るステップと
    を含み、前記方法においてさらに、
    前記第1、第2、および第3の相のいずれかを選択るステップと、
    前記第1の相が選択された場合、前記ステップB〜ステップEを実行するステップと、
    前記第2の相が選択された場合、
    B2.前記第2と第3のセンス信号の相互交差を検出し、指令信号(CMD)がアクティブ化されているかどうかを決定し、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第2の相に対応する第2の同期信号をアクティブ化し、また前記電力源の前記第3の相に対応する第3の同期信号をアクティブ化するステップと、
    C2.前記第2および第3の同期信号がアクティブ化されているかどうか決定し、さらに前記第2および第3の同期信号がアクティブ化されている場合には、前記電力源の前記第2および第3の相を前記負荷の前記第2および第3の相にそれぞれ与えるステップと、
    D2.前記第1のセンス信号のゼロ交差を検出し、さらに前記ゼロ交差が検出され、かつ前記第2および第3の同期信号がアクティブ化されている場合には、前記電力源の前記第1の相に対応する第1の同期信号をアクティブ化するステップと、
    E2.前記第1の同期信号がアクティブ化されているかどうかを決定し、さらに前記第1の同期信号がアクティブ化されている場合には、前記電力源の前記第1の相を前記負荷の前記第1の相に与えるステップと、
    が実行され、
    前記第3の相が選択された場合、
    B3.前記第3と第1のセンス信号の相互交差を検出し、指令信号(CMD)がアクティブ化されているかどうかを決定し、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第3の相に対応する第3の同期信号をアクティブ化し、また前記電力源の前記第1の相に対応する第1の同期信号をアクティブ化するステップと、
    C3.前記第3および第1の同期信号がアクティブ化されているかどうか決定し、さらに前記第3および第1の同期信号がアクティブ化されている場合には、前記電力源の前記第3および第1の相を前記負荷の前記第3および第1の相にそれぞれ与えるステップと、
    D3.前記第2のセンス信号のゼロ交差を検出し、さらに前記ゼロ交差が検出され、かつ前記第3および第1の同期信号がアクティブ化されている場合には、前記電力源の前記第2の相に対応する第2の同期信号をアクティブ化するステップと、
    E3.前記第2の同期信号がアクティブ化されているかどうかを決定し、さらに前記第2の同期信号がアクティブ化されている場合には、前記電力源の前記第2の相を前記負荷の前記第2の相に与えるステップと、
    が実行される、
    方法。
  2. 前記第1、第2、および第3のセンス信号が、前記三相電力源(160)の前記第1、第2、および第3の相の電圧にそれぞれ対応している、請求項1記載の方法。
  3. 相互交差を検出する前記ステップが、前記第1および第2のセンス信号を比較回路(120)に与え、さらに、前記第1と第2のセンス信号が等しいとき、パルスを有する第1のパルス信号を出力に生成することを含む、請求項1または2記載の方法。
  4. ゼロ交差を検出する前記ステップが、前記第3のセンス信号および接地基準を比較回路(120)に与え、さらに、前記第3のセンス信号が前記接地基準に等しいとき、パルスを有する第2のパルス信号を出力に生成することを含む、請求項1乃至3のいずれかに記載の方法。
  5. G.前記指令信号(CMD)がアクティブ化されているかどうか、および前記第1、第2、および第3の同期信号がアクティブ化されているかどうかを決定するステップと、
    H.次に、前記第1、第2、および第3のセンス信号のうちの1つの連続するゼロ交差を検出し、さらに、前記第1、第2、および第3の同期信号がアクティブ化され、かつ前記指令信号(CMD)が非アクティブ化され、かつ前記連続するゼロ交差が検出される場合には、前記連続するゼロ交差が検出される前記センス信号に対応する同期信号を非アクティブ化するステップと、
    I.前記第1、第2、および第3の同期信号のうちの1つが非アクティブ化されているかどうかを決定し、さらに、前記同期信号の1つが非アクティブ化されている場合には、前記非アクティブ化同期信号と関連した、前記電力源の相を前記負荷から取り除くステップと、
    J.依然としてアクティブ化されている前記同期信号に対応する前記センス信号の連続する相互交差を検出し、さらに、前記相互交差が検出され、かつ前記同期信号の1つが非アクティブ化されている場合には、前記アクティブ化同期信号を非アクティブ化するステップと、 K.前記対応する同期信号がアクティブ化されている、前記電力源(104)の相を、前記負荷(160)から取り除くステップと、
    L.前記同期信号のどれもアクティブ化されていない場合に、ステップGに戻るステップと
    をさらに含む、請求項1乃至のいずれかに記載の方法。
  6. 三相電力源(100)を三相負荷(160)に与える回路(140)であって、
    前記三相電力源の第1、第2、および第3の相を感知し、さらに前記第1、第2、および第3の相に対応する第1、第2、および第3のセンス信号をそれぞれ生成するための感知手段(110)と、
    前記第1、第2、および第3のセンス信号のゼロ交差および相互交差を検出するための検出手段(120および130)と、
    指令信号および同期信号をアクティブ化し、また非アクティブ化し、さらに指令信号および同期信号がアクティブ化されているかどうかを決定するための同期手段(140)と、
    前記同期手段の前記決定に依存して、前記三相電力源(104)の前記第1、第2、および第3の相を前記三相負荷(160)の前記第1、第2、および第3の相に与えるためのスイッチ手段(150)と
    を備え、前記回路がさらに、
    前記第1、第2、および第3の相のいずれかを選択る手段を含み、
    前記第1の相が選択された場合、
    B1.前記第1と第2のセンス信号の相互交差が検出され、指令信号(CMD)がアクティブ化されているかどうかが決定され、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第1の相に対応する第1の同期信号がアクティブ化され、また前記電力源の前記第2の相に対応する第2の同期信号がアクティブ化され、
    C1.前記第1および第2の同期信号がアクティブ化されているかどうかが決定され、さらに前記第1および第2の同期信号がアクティブ化されている場合には、前記電力源の前記第1および第2の相を前記負荷の前記第1および第2の相にそれぞれ与えられ、
    D1.前記第3のセンス信号のゼロ交差が検出され、さらに前記ゼロ交差が検出され、かつ前記第1および第2の同期信号がアクティブ化されている場合には、前記電力源の前記第3の相に対応する第3の同期信号がアクティブ化され、
    E1.前記第3の同期信号がアクティブ化されているかどうかが決定され、さらに前記第3の同期信号がアクティブ化されている場合には、前記電力源の前記第3の相が前記負荷の前記第3の相に与えられ、
    前記第2の相が選択された場合、
    B2.前記第2と第3のセンス信号の相互交差が検出され、指令信号(CMD)がアクティブ化されているかどうかが決定され、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第2の相に対応する第2の同期信号がアクティブ化され、また前記電力源の前記第3の相に対応する第3の同期信号がアクティブ化され、
    C2.前記第2および第3の同期信号がアクティブ化されているかどうかが決定され、さらに前記第2および第3の同期信号がアクティブ化されている場合には、前記電力源の前記第2および第3の相を前記負荷の前記第2および第3の相にそれぞれ与えられ、
    D2.前記第1のセンス信号のゼロ交差が検出され、さらに前記ゼロ交差が検出され、かつ前記第2および第3の同期信号がアクティブ化されている場合には、前記電力源の前記第1の相に対応する第1の同期信号がアクティブ化され、
    E2.前記第1の同期信号がアクティブ化されているかどうかが決定され、さらに前記第1の同期信号がアクティブ化されている場合には、前記電力源の前記第1の相が前記負荷の前記第1の相に与えられ、
    前記第3の相が選択された場合、
    B3.前記第3と第1のセンス信号の相互交差が検出され、指令信号(CMD)がアクティブ化されているかどうかが決定され、さらに前記相互交差が検出され、かつ前記指令信号がアクティブ化されている場合には、前記電力源の前記第3の相に対応する第3の同期信号がアクティブ化され、また前記電力源の前記第1の相に対応する第1の同期信号がアクティブ化され、
    C3.前記第3および第1の同期信号がアクティブ化されているかどうかが決定され、さらに前記第3および第1の同期信号がアクティブ化されている場合には、前記電力源の前記第3および第1の相を前記負荷の前記第3および第1の相にそれぞれ与えられ、
    D3.前記第2のセンス信号のゼロ交差が検出され、さらに前記ゼロ交差が検出され、かつ前記第3および第1の同期信号がアクティブ化されている場合には、前記電力源の前記第2の相に対応する第2の同期信号がアクティブ化され、
    E3.前記第2の同期信号がアクティブ化されているかどうかが決定され、さらに前記第2の同期信号がアクティブ化されている場合には、前記電力源の前記第2の相が前記負荷の前記第2の相に与えられる、
    回路(140)。
  7. 前記感知手段(110)が、降圧変成器を備える、請求項6に記載の回路。
  8. 前記検出手段が、少なくとも1つの比較器(120)および少なくとも1つの単安定マルチバイブレータ(130)を備える、請求項6または7記載の回路。
JP2012044899A 2011-03-03 2012-03-01 三相電力源を三相負荷に与える回路および方法 Expired - Fee Related JP6152247B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/040,152 US8278867B2 (en) 2011-03-03 2011-03-03 Circuit and method for applying a three phase power source to a three phase load
US13/040,152 2011-03-03

Publications (2)

Publication Number Publication Date
JP2012186993A JP2012186993A (ja) 2012-09-27
JP6152247B2 true JP6152247B2 (ja) 2017-06-21

Family

ID=45851376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012044899A Expired - Fee Related JP6152247B2 (ja) 2011-03-03 2012-03-01 三相電力源を三相負荷に与える回路および方法

Country Status (4)

Country Link
US (1) US8278867B2 (ja)
EP (1) EP2495861B1 (ja)
JP (1) JP6152247B2 (ja)
CA (1) CA2769927C (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774189B2 (en) * 2011-07-18 2017-09-26 Enphase Energy, Inc. Method and apparatus for multi-phase power conversion having modified burst current
US8624532B2 (en) * 2011-08-19 2014-01-07 Texas Instruments Incorporated System and method for synchronizing sinusoidal drive to permanent magnet motor without distorting drive voltage
JP6110122B2 (ja) * 2012-12-07 2017-04-05 シナプティクス・ジャパン合同会社 集積回路装置、パネル表示装置及び表示パネルドライバ
CN103915852B (zh) * 2014-04-08 2016-05-18 中国计量学院 一种基于单相并网逆变器的柔性切换系统及其切换方法
CN108696128B (zh) * 2018-07-12 2023-11-24 深圳市中科蓝讯科技股份有限公司 一种降压式变换电路
CN112072638B (zh) * 2020-07-29 2022-07-08 上海宝冶冶金工程有限公司 一种高压分段切换方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245184A (en) 1979-03-23 1981-01-13 Westinghouse Electric Corp. AC Solid-state circuit breaker
US4356525A (en) * 1981-01-05 1982-10-26 General Electric Company Method and circuit for controlling a hybrid contactor
US4399395A (en) * 1981-09-08 1983-08-16 General Electric Company Line-to-line voltage reconstruction for synchronizing thyristor power converter
US4528494A (en) 1983-09-06 1985-07-09 General Electric Company Reverse-phase-control power switching circuit and method
EP0144454A3 (en) * 1983-12-05 1985-07-17 LICENCIA Találmányokat Ertékesitö Vállalat Method and apparatus for switching three-phase loads with an ohmic-inductive character, in particular asynchronous machines and transformers to the mains
US4567425A (en) 1983-12-14 1986-01-28 General Electric Company Method of and apparatus for half-cycle-average or R.M.S. load voltage control
JPS611530A (ja) * 1984-06-12 1986-01-07 Toyota Motor Corp 自動車用空調装置のク−ラカツト制御器
US4680490A (en) 1985-04-02 1987-07-14 Gould Inc. MOSFET AC switch
US4900900A (en) * 1987-12-24 1990-02-13 Hakko Electric Co., Ltd. Method and apparatus for controlling a-c power by means of thyristors for a resistance-type electric furnace
US5293308A (en) * 1991-03-26 1994-03-08 Auckland Uniservices Limited Inductive power distribution system
US5187419A (en) * 1991-05-06 1993-02-16 Allen-Bradley Company, Inc. Electric motor control apparatus and method
US6274851B1 (en) * 1999-08-31 2001-08-14 Inverpower Controls Ltd. Electric arc furnace controller
JP2002291230A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 三相電圧調整装置

Also Published As

Publication number Publication date
EP2495861A3 (en) 2017-07-12
CA2769927A1 (en) 2012-09-03
JP2012186993A (ja) 2012-09-27
CA2769927C (en) 2013-11-12
EP2495861B1 (en) 2018-10-24
US20120223748A1 (en) 2012-09-06
EP2495861A2 (en) 2012-09-05
US8278867B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
JP6152247B2 (ja) 三相電力源を三相負荷に与える回路および方法
Ribeiro et al. Open-circuit fault diagnosis in interleaved DC–DC converters
Kamel et al. Fault diagnoses for industrial grid-connected converters in the power distribution systems
US9030852B2 (en) System for power conversion utilizing matrix converters
Wu et al. A fast and robust diagnostic method for multiple open-circuit faults of voltage-source inverters through line voltage magnitudes analysis
Shahbazi et al. Open-circuit switch fault tolerant wind energy conversion system based on six/five-leg reconfigurable converter
Zhang et al. Open-circuit fault diagnosis for cascaded H-bridge multilevel inverter based on LS-PWM technique
Park et al. Open-circuit fault detection and tolerant operation for a parallel-connected SAB DC-DC converter
Wang et al. A comparative study of two diagnostic methods based on the switching voltage pattern for IGBT open-circuit faults in voltage-source inverters
US20190120913A1 (en) Programmable alternating current (ac) load having regenerative and dissipative modes
Sim et al. A detection method for an open-switch fault in cascaded H-bridge multilevel inverters
Anand et al. Open switch fault detection in Cascaded H-Bridge Multilevel Inverter using normalised mean voltages
Avci et al. Analysis and design of grid-connected 3-phase 3-level AT-NPC inverter for low-voltage applications
Choi et al. A novel carrier based PWM for current source converter
Lee et al. Carrier selection strategy of generalized discontinuous PWM method for current reduction in DC-link capacitors of VSI
Li et al. An IGBT open-circuit fault detection method for modular multilevel converters
Kwon et al. Detecting method for an open-switch fault of SiC MOSFET and Si IGBT in hybrid ANPC inverter system
Maqsood et al. Low-voltage Dc testbed design for a Z-source breaker based protection scheme
Subburaj et al. A Ripple Rejection Inherited RPWN for VSI Working with Fluctuating DC Link Voltage
Shahbazi et al. Fast detection of open-switch faults with reduced sensor count for a fault-tolerant three-phase converter
Tran et al. Fault tolerant strategy for inverter stage in indirect matrix converter
Lee et al. Fault-tolerant strategy to control a reverse matrix converter for open-switch faults in the rectifier stage
Satish et al. Design and implementation of single phase matrix converter for cycloconverter operation
Yingchao et al. The virtual flux oriented control of three-level neutral point clamped PWM rectifier
Xie et al. Fault detection and localization method for modular multilevel converters in offshore DC wind turbines

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6152247

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees