JP6147467B2 - フレーム伝送装置及び同期方法 - Google Patents

フレーム伝送装置及び同期方法 Download PDF

Info

Publication number
JP6147467B2
JP6147467B2 JP2011248517A JP2011248517A JP6147467B2 JP 6147467 B2 JP6147467 B2 JP 6147467B2 JP 2011248517 A JP2011248517 A JP 2011248517A JP 2011248517 A JP2011248517 A JP 2011248517A JP 6147467 B2 JP6147467 B2 JP 6147467B2
Authority
JP
Japan
Prior art keywords
time
transmission
unit
delay
delay measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011248517A
Other languages
English (en)
Other versions
JP2013104772A (ja
Inventor
宮部 正剛
正剛 宮部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011248517A priority Critical patent/JP6147467B2/ja
Priority to US13/600,990 priority patent/US8837532B2/en
Publication of JP2013104772A publication Critical patent/JP2013104772A/ja
Application granted granted Critical
Publication of JP6147467B2 publication Critical patent/JP6147467B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0682Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697Synchronisation in a packet node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/10Active monitoring, e.g. heartbeat, ping or trace-route
    • H04L43/106Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057Operations, administration and maintenance [OAM]
    • H04J2203/006Fault tolerance and recovery
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays
    • H04L43/087Jitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Cardiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

本明細書で論じられる実施態様は、伝送網にてフレームを伝送する伝送装置間の時刻同期に関する。
伝送網にてフレームを伝送する伝送装置間において時刻同期を行う方法として、例えばIEEE(The Institute of Electrical and Electronics Engineers, Inc.)1588にて定められる高精度時間プロトコル(PTP: Precision Time Protocol)がある。高精度時間プロトコルでは、伝送装置は、マスタクロックとの間でPTPメッセージと呼ばれる遅延測定フレームを交換することにより、伝送装置側の時計とマスタクロックの時計との誤差を補正する。
なお、ネットワーク同期方法として以下のような方法が知られている。同期パケットのマスタカウンタ値と、そのタイミングでのスレーブカウンタ値の差分から経路ジッタを算出する。直近のものを含めた複数個の経路ジッタを記憶する。記憶された複数個の経路ジッタのうち最小経路ジッタを抽出する。各経路ジッタと最小経路ジッタの差分から予測経路ジッタを形成する。スレーブカウンタ値に予測経路ジッタを加えて補正後スレーブカウンタ値を算出する。直近のものを含めた複数個の補正後スレーブカウンタ値を記憶する。直近のものを含めた複数個の同期パケットのマスタカウンタ値を記憶する。記憶された2つの補正後スレーブカウンタ値の差分と、それに対応し2つのマスタカウンタ値の差分との比から周波数偏差を算出してネットワーク同期を行う。
また、他のネットワーク同期に関する技術として以下のようなATM(Asynchronous Transfer Mode)網が知られている。ATM網は、複数のATMノードを含み、マスタ局が、時刻転送セルを生成するセル生成手段と、時刻転送セルを時刻補正を実施したい所定時刻に伝送路へ挿入するセル挿入手段とを備える。スレーブ局が、伝送路から取り込んだ多重化セルから時刻転送セルを抽出するセル抽出手段と、抽出した時刻転送セルの受信時刻を当該スレーブ局の基準時刻として設定する設定手段とを備える。
特開2011−23788号公報 特開平10−336182号公報
正確に時刻同期を実現するためには、マスタクロックと伝送装置の間で交換される遅延測定フレームの伝送遅延が出来るだけ正確に検出できることが望ましい。開示の装置及び方法は、遅延測定フレームを用いた時刻同期処理において、遅延測定フレームの伝送遅延の検出精度を向上することを目的とする。
装置の一観点によれば、フレーム伝送装置が与えられる。このフレーム伝送装置は、時計部と、基準時刻を測定するノード装置との間で交換される遅延測定フレームの伝送経路を、伝送網で定められた複数の経路の間で切り替える経路制御部と、複数の経路のそれぞれにおいて遅延測定フレームを交換した時刻と前記遅延測定フレームの遅延時間との関係に基づいて揺らぎ推定値を決定する揺らぎ推定部と、複数の経路から選択される揺らぎ推定値が最も小さい経路で交換される遅延測定フレームに従って時計部を基準時刻に同期させる時刻同期部を備える。
方法の一観点によれば、フレーム伝送装置の同期方法が与えられる。この同期方法では、基準時刻を測定するノード装置との間で交換される遅延測定フレームの伝送経路を、伝送網で定められた複数の経路の間で切り替え、複数の経路のそれぞれにおいて遅延測定フレームの伝送遅延の揺らぎを所定時間平均して得られる揺らぎ推定値を算出し、複数の経路から選択される揺らぎ推定値が最も小さい経路で交換される遅延測定フレームに従って、フレーム伝送装置の時計を基準時刻に同期させる。
本件開示の装置又は方法によれば、遅延測定フレームを用いた時刻同期処理において、遅延測定フレームの伝送遅延の検出精度を向上することができる。
伝送ネットワークの構成例を示す図である。 伝送装置のハードウエア構成の一例を示す図である。 伝送装置の一例の機能ブロック図である。 (A)及び(B)は、伝送ネットワーク内で設定される複数のアクティブトポロジの例の説明図である。 マスタクロック装置のハードウエア構成の一例を示す図である。 マスタクロック装置の一例の機能ブロック図である。 補正量決定処理の説明図である。 伝送装置による処理の第1例の説明図である。 遅延時間と測定時刻との関係を示すグラフである。 伝送装置による処理の第2例の説明図である。
<1.ネットワーク構成>
以下、添付する図面を参照して好ましい実施例について説明する。図1は、伝送ネットワークの構成例を示す図である。例示の伝送ネットワーク1は、フレームを伝送する複数の伝送装置2−1〜2−9と、伝送装置2−1に接続されたマスタクロック装置3を備える。図示の例では、伝送装置2−1は伝送装置2−2及び2−4と接続され、伝送装置2−2は伝送装置2−1、2−3及び2−5と接続され、伝送装置2−3は伝送装置2−2及び2−6と接続される。伝送装置2−4は伝送装置2−1、2−5及び2−7と接続され、伝送装置2−5は伝送装置2−2、2−4、2−6及び2−8と接続され、伝送装置2−6は伝送装置2−3、2−5及び2−9と接続される。伝送装置2−7は伝送装置2−4及び2−8と接続され、伝送装置2−8は伝送装置2−5、2−7及び2−9と接続され、伝送装置2−9は伝送装置2−6及び2−8と接続される。但し、伝送ネットワーク1の接続形態は図1に示すものに限定されない。以下の説明において、伝送装置2−1〜2−9を総称して「伝送装置2」と表記することがある。
伝送装置2は、任意の伝送装置2とマスタクロック装置3との間で交換される遅延測定フレームを伝送ネットワーク1内で予め指定された経路上で伝送する。遅延測定フレームを伝送する経路は、伝送ネットワーク1がL2(Layer 2)ネットワークであるとき、例えば、MSTP(Multiple Spanning Tree Protocol)におけるアクティブトポロジとして指定してよい。他の実施例では、MPLS(Multi-Protocol Label Switching)により、伝送ネットワーク1内で遅延測定フレームを伝送する経路が指定されてもよい。
以下に説明する事例では、遅延測定フレームを伝送する経路がMSTPにおけるアクティブトポロジとして指定される。しかしながら、本明細書にて開示する装置及び方法を適用できる伝送ネットワークは、この例示に限定されるものではない。本明細書にて開示する装置及び方法は、任意の伝送装置とマスタクロック装置との間で交換される遅延測定フレームの伝送経路として、複数の経路を指定できる伝送ネットワークに広く適用可能である。
<2.伝送装置>
<2.1.ハードウエア構成例>
続いて、伝送装置2の構成について説明する。図2は、伝送装置2のハードウエア構成の一例を示す図である。伝送装置2は、プロセッサ10と、補助記憶装置11と、メモリ12と、スイッチ論理回路13と、ポート14−1〜14−nと、時計15を備える。なお、図2に示すハードウエア構成は、あくまで伝送装置2を実現するハードウエア構成の1つである。本明細書において以下に記載される処理を実行するものであれば、他のどのようなハードウエア構成が採用されてもよい。
プロセッサ10は、伝送装置2の動作制御や、フレームの伝送遅延の測定処理及び以下に説明する時計15の同期処理を行う。補助記憶装置11には、プロセッサ10にこれらの処理を実行させるための制御プログラムが格納される。補助記憶装置11は、コンピュータプログラムを記憶するための不揮発性記憶装置を備える。不揮発性記憶装置は、例えば、読み出し専用メモリ(ROM: Read Only Memory)や、フラッシュメモリ、ハードディスクであってよい。メモリ12には、プロセッサ10が制御プログラムを実行する際に使用される各データ及び一時データが格納される。メモリ12は、ランダムアクセスメモリ(RAM: Random Access Memory)を含んでいてよい。
スイッチ論理回路13は、ポート14−1〜14−nにて送受信されるフレームを通信プロトコルに従ってスイッチングする処理を行う論理回路である。スイッチ論理回路13は、例えば、LSI(large scale integration)やASIC(Application Specific Integrated Circuit)、FPGA(Field-Programming Gate Array)等であってよい。
<2.2.機能構成>
続いて、上記ハードウエア構成によって実現される伝送装置2の機能について説明する。図3は、伝送装置2の一例の機能ブロック図である。なお、図3は、以下の説明に関係する機能を中心として示している。伝送装置2は、図示の構成要素以外の他の構成要素を含んでいてよい。
伝送装置2は、上述の時計部15と、ブリッジ処理部20と、PTPメッセージ取得部21−1及び21−2と、多重化部22−1及び22−2と、ブリッジプロトコルデータユニット取得部23−1及び23−2を備える。伝送装置2は、PTPメッセージ処理部24と、タイムスタンプ付加部25と、タグ付加部26と、タグ削除部27と、監視部28を備える。また、伝送装置2は、揺らぎ推定部30と、補正時刻処理部31と、選択部32を備える。なお、添付する図面及び以下の説明において、ブリッジプロトコルデータユニットをBPDU(Bridge Protocol Data Unit)と表記することがある。
ブリッジ処理部20、PTPメッセージ取得部21−1及び21−2、多重化部22−1及び22−2、並びに、BPDU取得部23−1及び23−2による処理は、図2に示すスイッチ論理回路13により実行される。また、PTPメッセージ処理部24、タイムスタンプ付加部25、タグ付加部26、タグ削除部27、及び監視部28による処理は、スイッチ論理回路13により実行される。揺らぎ推定部30、補正時刻処理部31、選択部32による処理は、プロセッサ10により実行される。
ブリッジ処理部20は、MSTPに従って、ポート14−1〜14−nにて送受信されるフレームを中継する処理を実行する。例えば、ブリッジ処理部20は、IEEE802.1Qに従うフレームを中継する処理を実行する。ブリッジ処理部20は、MSTPに従う信号処理を実行するMSTP処理部29を備える。PTPメッセージ取得部21−1は、ポート14−1から受信したフレームのうちPTPメッセージを取得して、タグ削除部27へ出力する。PTPメッセージは、伝送装置2とマスタクロック装置3との間のフレームの伝送遅延を測定するために伝送装置2とマスタクロック装置3との間で交換される遅延測定フレームである。多重化部22−1は、タグ付加部26によってVLAN(Virtual Local Area Network:仮想ローカルエリアネットワーク)タグが付加されたPTPメッセージを、ポート14−1から送信するフレームへ多重化する。BPDU取得部23−1は、ポート14−1から受信したフレームのうちBPDUを取得して、MSTP処理部29へ通知する。
同様に、PTPメッセージ取得部21−2は、ポート14−2から受信したフレームのうちPTPメッセージを取得して、タグ削除部27へ出力する。多重化部22−2は、タグ付加部26によってVLANタグが付加されたPTPメッセージを、ポート14−2から送信するフレームへ多重化する。BPDU取得部23−2は、ポート14−2から受信したフレームのうちBPDUを取得して、MSTP処理部29へ通知する。他のポート14−3〜14−nに対しても、同様のPTPメッセージ取得部、多重化部、BPDU取得部が設けられる。なお、ポート14−1〜14−n、PTPメッセージ取得部21−1及び21−2を、それぞれ総称して「ポート14」、「PTPメッセージ取得部21」と表記することがある。また、多重化部22−1及び22−2、BPDU取得部23−1及び23−2を、それぞれ総称して「多重化部22」、「BPDU取得部23」と表記することがある。
PTPメッセージ処理部24は、所定の時刻同期プロトコルに従ってマスタクロック装置3との間でPTPメッセージを交換する。例えば、時刻同期プロトコルは、IEEE1588にて定められる高精度時間プロトコル(PTP)である。
伝送ネットワーク1には、伝送装置2とマスタクロック装置3との間のPTPメッセージの伝送のために、複数の異なるアクティブトポロジが定められる。MSTP処理部29は、伝送ネットワーク1の保守者の設定に従ってMST(Multiple Spanning Tree)インスタンス毎に互いに異なるアクティブトポロジを計算する。また、MSTP処理部29は、各VLAN(Virtual Local Area Network:仮想ローカルエリアネットワーク)毎に少なくとも1つの異なるMSTインスタンスを対応付ける。
図4の(A)及び図4の(B)は、伝送ネットワーク1内で設定されるアクティブトポロジの例の説明図である。あるVLANのアクティブトポロジは、図4の(A)に示すように、伝送装置2−2と2−5の間、伝送装置2−3と2−6との間、伝送装置2−5と2−8との間、伝送装置2−6と2−9との間を接続するポートをブロックする。このようなアクティブトポロジの形状を点線100にて示す。この場合に、PTPメッセージの伝送経路は、例えば一点鎖線101で示すような経路とすることが可能である。
他のVLANのアクティブトポロジは、図4の(B)に示すように、伝送装置2−1と2−2の間、伝送装置2−2と2−3との間、伝送装置2−4と2−5との間、伝送装置2−5と2−6との間を接続するポートをブロックする。このようなアクティブトポロジの形状を点線102にて示す。この場合に、PTPメッセージの伝送経路は、例えば一点鎖線103で示すような経路とすることが可能である。このように、VLAN毎に異なるアクティブトポロジのMSTインスタンスを対応付けることによって、異なる複数の経路を経由してPTPメッセージを伝送することができる。
図3を参照する。PTPメッセージ処理部24は、PTPメッセージが経由する複数のVLAN毎に、マスタクロック装置3との間のPTPメッセージの交換処理を行う。タイムスタンプ付加部25は、マスタクロック装置3から受信したPTPメッセージにタイムスタンプを付加してPTPメッセージ処理部24へ入力する。また、タイムスタンプ付加部25は、PTPメッセージ処理部24が出力するPTPメッセージにタイムスタンプを付加してタグ付加部26へ入力する。タイムスタンプ付加部25により付加されるタイムスタンプの時刻は、時計15によって測定される時刻に基づいて決定される。
タグ付加部26は、タイムスタンプ付加部25によりタイムスタンプが付加されたPTPメッセージに、このPTPメッセージを伝送するVLANに応じたVLAN番号を含むVLANタグを付加して多重化部22へ出力する。VLAN番号によってPTPメッセージが伝送するアクティブトポロジが切り替えられるため、タグ付加部26は、PTPメッセージが経由する経路を複数の経路の間で切り替える経路制御部の一例である。
タグ削除部27は、PTPメッセージ取得部21−1が取得したPTPメッセージからVLANタグを削除してタイムスタンプ付加部25へ入力する。また、タグ削除部27は、VLANタグにおいて指定されたVLAN番号を通知することにより、PTPメッセージが経由したVLANをPTPメッセージ処理部24に知らせる。
監視部28は、伝送装置2に接続されるリンクの障害の有無を検出する。監視部28は、リンクの障害の発生及び復旧を検出すると、発生した障害及び復旧をMSTP処理部29に通知する。MSTP処理部29は、発生した障害及び復旧によるアクティブトポロジの変化と、アクティブトポロジが変化するMSTインスタンスを指定するメッセージを、他の伝送装置2へ送信する。このメッセージは、例えば、IEEE802.Qに規定されるトポロジ変化フラグ(Topology Change flag)がセットされたBPDUであってよい。各伝送装置2のMSTP処理部29は、BPDUを受信すると隣接する伝送装置2にそれぞれ伝送するので、発生した障害及び復旧によるアクティブトポロジの変化を知らせるBPDUは、伝送ネットワーク全体の伝送装置2に伝搬される。
揺らぎ推定部30は、PTPメッセージが伝送されるVLAN毎に、各VLAN上で伝送されたPTPメッセージの伝送遅延の揺らぎを推定する。補正時刻処理部31は、受信したPTPメッセージに基づいて、マスタクロック装置3の時計と時計15との間のずれを計算し、時計15の補正量を決定する。時計15の補正量の決定処理及び伝送遅延の揺らぎの推定処理については、以下の「4.補正量決定処理」及び「5.2.揺らぎ推定処理」にて説明する。
選択部32は、複数のVLANのうち伝送遅延の揺らぎが最も少ないVLANを経由したPTPメッセージに基づいて決定された補正量を選択する。選択部32は、選択された補正量で時計15の時刻を補正することにより、時計15をマスタクロック装置3の時計に同期させる。選択部32は、マスタクロック装置3が計時する基準時刻に時計部15を同期させる時刻同期部の一例である。
<3.マスタクロック装置>
<3.1.ハードウエア構成例>
続いて、マスタクロック装置3の構成について説明する。図5は、マスタクロック装置3のハードウエア構成の一例を示す図である。マスタクロック装置3は、プロセッサ40と、補助記憶装置41と、メモリ42と、ネットワークインタフェース回路43と、時計44を備える。添付する図面においてネットワークインタフェースを「NIF」と表記することがある。なお、図5に示すハードウエア構成は、あくまでマスタクロック装置3を実現するハードウエア構成の1つである。本明細書において以下に記載される処理を実行するものであれば、他のどのようなハードウエア構成が採用されてもよい。
プロセッサ40は、伝送ネットワーク1内の伝送装置2の時計15の同期処理を行う。補助記憶装置41には、プロセッサ40にこれらの処理を実行させるための同期処理プログラムが格納される。補助記憶装置41は、コンピュータプログラムを記憶するための不揮発性記憶装置を備える。不揮発性記憶装置は、例えば、読み出し専用メモリや、フラッシュメモリ、ハードディスクであってよい。メモリ42には、プロセッサ40が同期処理プログラムを実行する際に使用される各データ及び一時データが格納される。メモリ42は、ランダムアクセスメモリを含んでいてよい。
ネットワークインタフェース回路43は、伝送ネットワーク1を経由するフレームの送受信処理を実行する。時計44は、伝送ネットワーク1内の伝送装置2の時計15を同期させる基準時刻を計時する。
<3.2.機能構成>
続いて、上記ハードウエア構成によって実現されるマスタクロック装置3の機能について説明する。図6は、マスタクロック装置3の一例の機能ブロック図である。なお、図6は、以下の説明に関係する機能を中心として示している。マスタクロック装置3は、図示の構成要素以外の他の構成要素を含んでいてよい。
マスタクロック装置3は、上述の時計44の他、PTPメッセージ処理部50と、タイムスタンプ付加部51と、タグ付加部52と、タグ削除部53を備える。PTPメッセージ処理部50と、タイムスタンプ付加部51と、タグ付加部52と、タグ削除部53の処理は、図5に示すプロセッサ40により実行される。
PTPメッセージ処理部50は、PTPメッセージが経由する複数のVLAN毎に、伝送装置2の各々との間でPTPメッセージを交換する。タイムスタンプ付加部51は、伝送装置2から受信したPTPメッセージにタイムスタンプを付加してPTPメッセージ処理部50へ入力する。また、タイムスタンプ付加部51は、PTPメッセージ処理部50が出力するPTPメッセージにタイムスタンプを付加してタグ付加部52へ入力する。タイムスタンプ付加部50により付加されるタイムスタンプの時刻は、時計44によって測定される時刻に基づいて決定される。
タグ付加部52は、タイムスタンプ付加部51によりタイムスタンプが付加されたPTPメッセージに、このPTPメッセージを伝送するVLANに応じたVLAN番号を含むVLANタグを付加して送信する。タグ削除部53は、伝送装置2から受信したPTPメッセージからVLANタグを削除してタイムスタンプ付加部51へ入力する。また、タグ削除部53は、VLANタグにおいて指定されたVLAN番号を通知することにより、PTPメッセージが経由したVLANをPTPメッセージ処理部50に知らせる。
<4.補正量決定処理>
続いて、伝送装置2の補正時刻処理部31による時刻同期処理の一例を説明する。本例では、伝送装置2及びマスタクロック装置3は、PTPに従って伝送装置2の時計15を、マスタクロック装置3の時計44に同期させる。図7は、時刻同期処理の一例の説明図である。なお、以下、図8を参照して説明する一連の処理は複数の手順を含む方法と解釈してよい。この場合に「オペレーション」を「ステップ」と読み替えてもよい。図8及び図10の場合も同様である。
オペレーションAAにおいてマスタクロック装置3のPTPメッセージ処理部50は、Syncと呼ばれるPTPメッセージを伝送装置2に向けて送出し、syncメッセージの送出時刻T1を記憶する。オペレーションABにおいてマスタクロック装置3のPTPメッセージ処理部50は、このT1の値をFollowUpと呼ばれるPTPメッセージを用いて伝送装置2に通知する。
伝送装置2では、Syncメッセージが受信されると、タイムスタンプ付加部25がSyncメッセージに受信時刻T2のタイムスタンプを付加し、PTPメッセージ処理部24へ入力する。PTPメッセージ処理部24は、受信時刻T2を記憶する。またFollowUpメッセージを受信されると、PTPメッセージ処理部24はこの中からT1の値を取り出して記憶する。
オペレーションACにおいて伝送装置2のPTPメッセージ処理部24は、DelayReqと呼ばれるPTPメッセージをマスタクロック装置3に向けて送出するとともに、その送出時刻T3を記憶する。マスタクロック装置3では、DelayReqメッセージを受信が受信されると、タイムスタンプ付加部25がDelayReqメッセージに受信時刻T4のタイムスタンプを付加し、PTPメッセージ処理部50へ入力する。PTPメッセージ処理部50は、受信時刻T4を記憶する。オペレーションADにおいてPTPメッセージ処理部50は、DelayRespと呼ばれるPTPメッセージを使って伝送装置2に受信時刻T4を通知する。
マスタクロック装置3と伝送装置2は、これらのPTPメッセージの交換を周期的に行ないT1〜T4を取得する。伝送装置2の時刻補正処理部31は、時刻補正アルゴリズムを起動し、T1〜T4の値を使って時計15をマスタクロック装置3の時計44に同期させる補正量を決定する。T1〜T4によりマスタクロック装置3と伝送装置2との間の伝送遅延Dは((T4−T1)−(T3−T2))/2により定まる。時刻補正処理部31は、時計15の時刻及び時計44の時刻の差と伝送遅延Dとに基づいて、時計15の補正量を決定する。
<5.第1実施例>
<5.1.伝送装置による処理>
続いて、時刻同期における伝送装置2の処理を説明する。図8は、伝送装置2による処理の第1例の説明図である。オペレーションBAでは、伝送ネットワーク1の保守者によってPTPメッセージを交換するための複数のVLANが設定される。MSTP処理部29は、保守者の設定に従って各VLANに対応付けられるMSTインスタンス毎に互いに異なるアクティブトポロジを計算する。以下の説明において、PTPメッセージを交換するために設定される複数のVLANを、「指定VLAN」と表記する。
オペレーションBBにおいて、伝送装置2のPTPメッセージ処理部24とマスタクロック装置の3PTPメッセージ処理部50は、全ての指定VLANの各々においてPTPメッセージを複数回交換する。オペレーションBCにおいて時刻補正処理部31は、指定VLAN毎に、交換したPTPメッセージに基づいて時計15の補正量を計算する。
オペレーションBDにおいて揺らぎ推定部30は、指定VLAN毎に、各VLAN上で伝送されたPTPメッセージの伝送遅延の揺らぎ推定を決定する。オペレーションBEにおいて選択部32は、複数のVLANのうち伝送遅延の揺らぎが最も少ないVLANを経由したPTPメッセージに基づいて決定された補正量を選択する。選択部32は、選択された補正量で時計15の時刻を補正することにより、時計15をマスタクロック装置3の時計に同期させる。その後に処理は、オペレーションBAに戻る。
<5.2.揺らぎ推定処理>
次に、揺らぎ推定部30によるPTPメッセージの伝送遅延の揺らぎの推定処理を説明する。PTPメッセージは周期的に繰り返し交換されるので、第i回目のSyncメッセージの送出時刻をT1(i)、Syncメッセージの受信時刻をT2(i)と表記する。同様に、第i回目のDelayReqメッセージの送出時刻をT3(i)、DelayReqメッセージの受信時刻をT4(i)と表記する。図9は、遅延時間(T2(i)−T1(i))をY軸に示し、遅延時間の測定時刻をX軸8に示したグラフを図9に示す。測定時刻として、変数「i」やT1(i)を使用してもよい。揺らぎ推定部30は、遅延時間と測定時刻との関数を直線近似する。点線110は、遅延時間と測定時刻との間の関係の一次近似直線を示す。
揺らぎ推定部30は、一次近似直線110と実際に観測された遅延時間(T2(i)−T1(i))との近似誤差を算出する。近似誤差は、例えば一次近似直線110と遅延時間との差の絶対値や差分の二乗であってよい。揺らぎ推定部30は、所定期間における近似誤差の平均値をSyncメッセージに対する遅延揺らぎの推定値とする。揺らぎ推定部30は、DelayReqメッセージに対しても同様に遅延揺らぎの推定値を計算し、これら二つの値の平均値を揺らぎ推定部30の出力とする。
PTPメッセージの遅延時間の平均は、伝送装置2の時計15とマスタクロック装置3の時計44の周波数偏差によって変化する。このため、遅延揺らぎの測定期間に測定される遅延時間の平均値にはこの周波数偏差の成分が含まれる。上述のように一次近似直線に対する遅延時間の測定値の近似誤差に基づき遅延揺らぎを算出することで、遅延揺らぎの計算からこの周波数偏差の影響を除外できる。
<5.3.実施例の効果>
本実施例によれば、遅延揺らぎの小さい経路で交換された遅延測定フレームに基づいて伝送装置2の時計の補正量が決定されるため、より精度の高い時刻同期が実現できる。
<6.第2実施例>
続いて、他の実施例について説明する。本実施例では、伝送装置2が、アクティブトポロジが変化するMSTインスタンスを指定するメッセージを受信した場合に、MSTP処理部29は、どのVLANのアクティブトポロジが変化したのかを選択部32に通知する。選択部32は、トポロジ変化後の一定期間の間、トポロジ変化を通知されたVLANを用いて交換されたPTPメッセージを元に計算された補正量を、時計15の時刻を補正する補正量として選択しないようにする。
図10は、伝送装置2による処理の第2例の説明図である。オペレーションCA〜CDの処理は、図8に示すオペレーションBA〜BDの処理と同様である。オペレーションCEにおいて選択部32は、全ての指定VLANのうち直前の所定期間内にトポロジ変更がなかったVLANを選択する。オペレーションCFにおいて選択部32は、オペレーションCEで選択したVLANのうち伝送遅延の揺らぎが最も少ないVLANを経由したPTPメッセージに基づいて決定された補正量を選択する。選択部32は、選択された補正量で時計15の時刻を補正する。その後に処理は、オペレーションCAに戻る。
本実施例によれば、トポロジ変化のなかったVLAN上で交換された遅延測定フレームに基づいて伝送装置2の時計の補正量が決定されるため、障害にも影響されにくい時刻同期を実現し、時刻同期の精度をより向上させることができる。
1 伝送ネットワーク
2 伝送装置
3 マスタクロック装置
15 時計部
26 タグ付加部
30 揺らぎ補正部
31 時刻補正処理部
32 選択部

Claims (5)

  1. 時計部と、
    基準時刻を測定するノード装置との間で交換される遅延測定フレームの伝送経路を、伝送網で定められた複数の経路の間で切り替える経路制御部と、
    前記複数の経路のそれぞれにおいて前記遅延測定フレームを交換した時刻と前記遅延測定フレームの遅延時間との関係に基づいて揺らぎ推定値を決定する揺らぎ推定部と、
    前記複数の経路から選択される前記揺らぎ推定値が最も小さい経路で交換される遅延測定フレームに従って、前記時計部を前記基準時刻に同期させる時刻同期部と、
    を備えることを特徴とするフレーム伝送装置。
  2. 前記複数の経路のトポロジー変化を検出するトポロジー変化検出部をさらに備え、
    前記時刻同期部は、前記トポロジー変化検出部により前記複数の経路のいずれかのトポロジー変化が検出された場合に、前記トポロジー変化後の所定期間に亘ってトポロジー変化があった経路を除外して前記揺らぎ推定値が最も小さい経路を選択する、ことを特徴とする請求項1に記載のフレーム伝送装置。
  3. 前記揺らぎ推定部は、前記遅延測定フレームを交換した時刻と前記遅延測定フレームの遅延時間との関係を一次近似した近似直線と、前記遅延時間との近似誤差に応じて揺らぎ推定値を決定することを特徴とする請求項1又は2に記載のフレーム伝送装置。
  4. 前記複数の経路は、前記伝送網内に設定される複数の仮想ローカルエリアネットワークであって、
    前記経路切換部は、前記遅延測定フレームを伝送させる仮想ローカルエリアネットワークを切り替えることを特徴とする請求項1〜3のいずれか一項に記載のフレーム伝送装置。
  5. フレーム伝送装置の同期方法であって、
    基準時刻を測定するノード装置との間で交換される遅延測定フレームの伝送経路を、伝送網で定められた複数の経路の間で切り替え、
    前記複数の経路のそれぞれにおいて前記遅延測定フレームを交換した時刻と前記遅延測定フレームの遅延時間との関係に基づいて揺らぎ推定値を算出し、
    前記複数の経路から選択される前記揺らぎ推定値が最も小さい経路で交換される遅延測定フレームに従って、前記フレーム伝送装置の時計を前記基準時刻に同期させることを特徴とする同期方法。
JP2011248517A 2011-11-14 2011-11-14 フレーム伝送装置及び同期方法 Expired - Fee Related JP6147467B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011248517A JP6147467B2 (ja) 2011-11-14 2011-11-14 フレーム伝送装置及び同期方法
US13/600,990 US8837532B2 (en) 2011-11-14 2012-08-31 Frame transmission device and synchronization method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248517A JP6147467B2 (ja) 2011-11-14 2011-11-14 フレーム伝送装置及び同期方法

Publications (2)

Publication Number Publication Date
JP2013104772A JP2013104772A (ja) 2013-05-30
JP6147467B2 true JP6147467B2 (ja) 2017-06-14

Family

ID=48280608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248517A Expired - Fee Related JP6147467B2 (ja) 2011-11-14 2011-11-14 フレーム伝送装置及び同期方法

Country Status (2)

Country Link
US (1) US8837532B2 (ja)
JP (1) JP6147467B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675689B2 (en) * 2011-02-15 2014-03-18 General Electric Company Method of time synchronization of free running nodes in an avionics network
US9178846B1 (en) 2011-11-04 2015-11-03 Juniper Networks, Inc. Deterministic network address and port translation
US8954609B1 (en) * 2012-04-25 2015-02-10 Juniper Networks, Inc. Time adjustment using time-to-live values
WO2014023356A1 (en) * 2012-08-10 2014-02-13 Abb Research Ltd Latency determination in substation networks
JP5923430B2 (ja) * 2012-10-09 2016-05-24 株式会社日立製作所 通信制御装置
US10129207B1 (en) 2015-07-20 2018-11-13 Juniper Networks, Inc. Network address translation within network device having multiple service units
US10469446B1 (en) 2016-09-27 2019-11-05 Juniper Networks, Inc. Subscriber-aware network address translation
JP6805938B2 (ja) * 2017-03-31 2020-12-23 株式会社明電舎 仮想lanの時刻同期方法
CN107483138B (zh) * 2017-09-22 2019-04-16 烽火通信科技股份有限公司 集群时钟管理系统及管理方法
JP2019068190A (ja) * 2017-09-29 2019-04-25 株式会社明電舎 ネットワーク機器
JP6856563B2 (ja) * 2018-02-22 2021-04-07 日本電信電話株式会社 時刻経路選択装置及び時刻経路選択方法
WO2020183572A1 (ja) * 2019-03-11 2020-09-17 三菱電機株式会社 スレーブ機器、時刻同期プログラム、組み込みシステムおよび時刻同期方法
US11502767B2 (en) 2019-08-16 2022-11-15 Arista Networks, Inc. VLAN-aware clock synchronization
JP7314728B2 (ja) * 2019-09-09 2023-07-26 株式会社明電舎 通信経路の切替方式、通信経路の切替方法
US11070348B1 (en) * 2019-12-16 2021-07-20 Facebook, Inc. Time synchronization of a wireless network

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808586B2 (ja) 1997-05-28 2006-08-16 富士通株式会社 Atm網内時刻同期方式
WO2006106921A1 (ja) * 2005-03-31 2006-10-12 Nec Corporation 移動通信のサービスレベル管理システム
JP2007104569A (ja) * 2005-10-07 2007-04-19 Japan Radio Co Ltd データ受信装置
US20070147435A1 (en) * 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization
EP2033377B1 (en) * 2006-06-27 2011-08-03 Telefonaktiebolaget LM Ericsson (publ) Forced medium access control (MAC) learning in bridged ethernet networks
JP4668158B2 (ja) * 2006-11-01 2011-04-13 エヌ・ティ・ティ・コムウェア株式会社 遅延測定システムおよび方法
WO2009034984A1 (ja) * 2007-09-14 2009-03-19 Nec Corporation パケットネットワークにおけるクロック同期システム、その方法及びそのプログラム
JP5228714B2 (ja) * 2008-09-02 2013-07-03 富士通株式会社 時刻同期方法および中継装置
US8416812B2 (en) * 2008-09-22 2013-04-09 Codrut Radu Radulescu Network timing synchronization systems
US8275087B2 (en) * 2008-12-19 2012-09-25 Alcatel Lucent Frequency synchronization using first and second frequency error estimators
GB0908884D0 (en) * 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Time recovery over packet networks
JP2011023788A (ja) * 2009-07-13 2011-02-03 Hitachi Ulsi Systems Co Ltd ネットワーク同期方法と同期化回路
JP2011082858A (ja) * 2009-10-08 2011-04-21 Nippon Telegr & Teleph Corp <Ntt> ネットワーク制御システムおよびネットワーク制御方法
US8427963B2 (en) * 2009-11-20 2013-04-23 Symmetricom, Inc. Method and system for analyzing and qualifying routes in packet networks
JP5560706B2 (ja) * 2009-12-28 2014-07-30 富士通株式会社 ノード装置
US8582606B2 (en) * 2010-05-24 2013-11-12 Cortina Systems, Inc. Network system with synchronization and method of operation thereof
US8913632B2 (en) * 2011-08-05 2014-12-16 Khalifa University Of Science, Technology And Research Method and system for frequency synchronization
US9806835B2 (en) * 2012-02-09 2017-10-31 Marvell International Ltd. Clock synchronization using multiple network paths

Also Published As

Publication number Publication date
JP2013104772A (ja) 2013-05-30
US8837532B2 (en) 2014-09-16
US20130121351A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6147467B2 (ja) フレーム伝送装置及び同期方法
CN110505033B (zh) 执行精确定时协议通信的方法、设备和计算机可读介质
US8427963B2 (en) Method and system for analyzing and qualifying routes in packet networks
JP5495323B2 (ja) ネットワークを介した時刻同期装置
US9548833B2 (en) Method, apparatus and system for time distribution in a telecommunications network
JP5561426B2 (ja) 同期システム、同期方法、第一の同期装置、第二の同期装置及びコンピュータプログラム
US8531987B2 (en) Performing a time measurement in a communication network
US8812739B2 (en) Recalibration of precision clocks in a computer network
CN108173614A (zh) 一种车载以太网的时间同步和调度方法
CN103155488B (zh) 延迟测量系统和延迟测量方法以及延迟测量设备和延迟测量程序
JP2009065579A (ja) 時刻同期システム、時刻同期方法、ノード及びプログラム
US9094286B2 (en) Transmission device, transmission method, and computer-readable recording medium
WO2014032350A1 (zh) 基于无缝冗余环网的提高时钟精度的方法及节点
KR20130090907A (ko) 패킷-스위칭된 네트워크의 마스터 및 슬레이브 클록들을 동기화하기 위한 비-간섭적인 방법, 및 연관된 동기화 디바이스들
CN103959713A (zh) 对通信网络中的数据流的测量
JP6045950B2 (ja) 通信制御装置及び通信システム
Lévesque et al. Improving the PTP synchronization accuracy under asymmetric delay conditions
WO2014101668A1 (zh) 时间同步处理方法及装置
EP2458757B1 (en) A method for transmitting IEEE 1588V2 synchronization packets over ethernet in link-by-link mode, via network elements having a transparent clock, and associated help device
JP6231453B2 (ja) 通信制御装置
Roesler et al. Proving viability of line current differential over packet switched networks
Moreira et al. IEEE 1588 Transparent Clock architecture for FPGA-based network devices
CN103634239B (zh) 分组时钟网节点的频偏估算方法及装置
Pan et al. An Approach to Improve the Accuracy of One-Way Delay Measurements

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170517

R150 Certificate of patent or registration of utility model

Ref document number: 6147467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees