JP6146104B2 - Schottky barrier diode and electronic device using the same - Google Patents

Schottky barrier diode and electronic device using the same Download PDF

Info

Publication number
JP6146104B2
JP6146104B2 JP2013086264A JP2013086264A JP6146104B2 JP 6146104 B2 JP6146104 B2 JP 6146104B2 JP 2013086264 A JP2013086264 A JP 2013086264A JP 2013086264 A JP2013086264 A JP 2013086264A JP 6146104 B2 JP6146104 B2 JP 6146104B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
junction
sbd
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013086264A
Other languages
Japanese (ja)
Other versions
JP2014212151A (en
Inventor
大石 敏之
敏之 大石
宣卓 加茂
宣卓 加茂
大塚 浩志
浩志 大塚
山中 宏治
宏治 山中
田中 俊行
俊行 田中
津留 正臣
正臣 津留
谷口 英司
英司 谷口
英悟 桑田
英悟 桑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013086264A priority Critical patent/JP6146104B2/en
Publication of JP2014212151A publication Critical patent/JP2014212151A/en
Application granted granted Critical
Publication of JP6146104B2 publication Critical patent/JP6146104B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ショットキーバリアダイオード(Schottky Barrier Diode。以下、SBDと記載。)に関し、特には、III−V族化合物半導体を用いたSBD、およびそれを用いた電子装置に関する。   The present invention relates to a Schottky Barrier Diode (hereinafter referred to as SBD), and more particularly, to an SBD using a III-V group compound semiconductor and an electronic device using the same.

化合物半導体の中でもいわゆるIII−V族化合物半導体、例えば、窒化ガリウム(GaN)に代表される窒化物半導体は、従来のシリコン(Si)や砒化ガリウム(GaAs)に比べてバンドギャップが広いという特性を有する。   Among compound semiconductors, so-called III-V compound semiconductors, for example, nitride semiconductors typified by gallium nitride (GaN) have a characteristic that the band gap is wider than conventional silicon (Si) and gallium arsenide (GaAs). Have.

このため、従来のSiやGaAsに比べて絶縁破壊電界が大きいという優れた特長を有することから、高電力用電子デバイス(または装置)あるいは高周波用電子デバイス(装置)としての研究開発が活発に行われている。   For this reason, it has an excellent feature of having a large dielectric breakdown electric field compared to conventional Si and GaAs, and therefore, research and development as a high-power electronic device (or apparatus) or a high-frequency electronic device (apparatus) has been actively conducted. It has been broken.

例えば、III−V族窒化物半導体としてGaNを用いたSBD(以下、GaN−SBDと記載。) を用いた伝送装置が提案されている。(非特許文献1参照)   For example, a transmission device using SBD (hereinafter referred to as GaN-SBD) using GaN as a group III-V nitride semiconductor has been proposed. (See Non-Patent Document 1)

上記非特許文献1の図3に、GaN−SBDの構造断面が示されている。   FIG. 3 of Non-Patent Document 1 shows a structural cross section of GaN-SBD.

図において、炭化ケイ素(SiC)基板上にn−GaN層およびn-−GaN層が形成され、さらに、前記n-−GaN層上に金属(Ni/Au)電極が図の中央部に形成されている。ここで、nとn-はN型不純物の濃度を示し、nのほうがn-に比べて相対的に濃度が高いことを示す。 In the figure, an n + -GaN layer and an n -GaN layer are formed on a silicon carbide (SiC) substrate, and a metal (Ni / Au) electrode is formed on the n -GaN layer in the center of the figure. Has been. Here, n + and n indicate the concentration of the N-type impurity, and n + indicates that the concentration is relatively higher than n .

前記金属電極は、SBDのアノード電極となる。n−GaN層との接触部にはショットキーバリアが発生し、従ってアノード電極の金属とn−GaN層との間の接合部はショットキー接合となっている。 The metal electrode serves as an anode electrode of SBD. A Schottky barrier is generated at the contact portion with the n -GaN layer, and therefore, the junction between the metal of the anode electrode and the n −GaN layer is a Schottky junction.

なお、前記アノード電極は、ショットキー電極と呼ばれることがある。   The anode electrode is sometimes called a Schottky electrode.

一方、アノード電極の両側に、n−GaN層上に金属(Ti/Al/Ti/Au)電極が形成されている。 On the other hand, metal (Ti / Al / Ti / Au) electrodes are formed on the n + -GaN layer on both sides of the anode electrode.

この金属電極は、SBDにおけるカソード電極となる。カソード電極とGaN層との接触部の接合部はオーミック接合となっている。前記カソード電極は、オーミック電極と呼ばれることがある。   This metal electrode becomes a cathode electrode in the SBD. The junction of the contact portion between the cathode electrode and the GaN layer is an ohmic junction. The cathode electrode may be referred to as an ohmic electrode.

電子情報通信学会技術報告、WPT2011−09、2011年、「オープンリング共振器とGaN SBDを用いたマイクロ波電力伝送」IEICE Technical Report, WPT 2011-09, 2011, “Microwave power transmission using open ring resonator and GaN SBD”

ここで、GaNに代表される窒化物半導体は、SiまたはGaAsに代表される砒化物半導体に比べバンドギャップが広いため、絶縁破壊電界がより大きいという特性を有する。   Here, since a nitride semiconductor represented by GaN has a wider band gap than an arsenide semiconductor represented by Si or GaAs, it has a characteristic that a breakdown electric field is larger.

その他にも、飽和電子速度が高くデバイスの高周波動作に向くなど、優れた材料物性を有する。   In addition, it has excellent material properties such as high saturation electron velocity and high frequency operation of the device.

これらの特性の反面、より絶縁体に近い特性を有するため、SBDを作成した場合に、ダイオードに順方向電圧(以下、順バイアスと記載。)を印加した場合の電流−電圧特性におけるいわゆる立ち上り電圧(以下、単に立上電圧と記載。)が、より大きくなりやすいという傾向がある。   On the other hand, since it has characteristics closer to an insulator, the so-called rising voltage in the current-voltage characteristic when a forward voltage (hereinafter referred to as a forward bias) is applied to the diode when an SBD is produced. (Hereinafter, simply referred to as “rising voltage”) tends to be larger.

立上電圧が高いと、順方向電圧印加時において、立上電圧より低い電圧で流れる電流が小さくなり、従って負荷に送ることができる電力が小さくなる。このため立上電圧の大きさは、交流(AC)信号(あるいは高周波(RF)信号)を直流(DC)信号に変換する際の効率に影響を与える要因となっているため、立上電圧が高いと整流時の電力変換特性を表す効率が劣化するという課題がある。   When the rising voltage is high, when a forward voltage is applied, the current flowing at a voltage lower than the rising voltage is small, and therefore the power that can be sent to the load is small. For this reason, the magnitude of the rising voltage is a factor that affects the efficiency in converting an alternating current (AC) signal (or a high frequency (RF) signal) into a direct current (DC) signal. If it is high, there is a problem that the efficiency representing the power conversion characteristic during rectification deteriorates.

本発明は、上述した課題を解決するためになされたものであり、バンドギャップが大きいIII−V族化合物半導体を用いた場合においても、SBDの立上電圧が低く、AC(あるいはRF)からDCへの変換効率が高いSBDと、前記SBDを整流素子として用いた電子装置とを得ることを目的とする。   The present invention has been made to solve the above-described problems. Even when a III-V group compound semiconductor having a large band gap is used, the rising voltage of SBD is low, and AC (or RF) to DC is used. An object of the present invention is to obtain an SBD having a high conversion efficiency and an electronic device using the SBD as a rectifying element.

本発明に係るSBDは、基板の一主面上に形成されたIII−V族化合物半導体層と、III−V族化合物半導体層上に形成され、III−V族化合物半導体層との第1の接合部にショットキー接合が形成された第1の電極と、III−V族化合物半導体層上に形成され、III−V族化合物半導体層との第2の接合部に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第2のエネルギー障壁を有する非オーミック接合、が形成された第2の電極と、III−V族化合物半導体層に接続されたカソード電極と、を備え、第1の電極および第2の電極は同一のアノード電極を構成し、第1の接合部は、第2の接合部と前記カソード電極との間に形成され、
III−V族化合物半導体層は、GaN系半導体層と、GaN系半導体層上に形成されたAlGaN系半導体層とを含み、
(1)GaN系半導体層に達するAlGaN系半導体層の溝の内部において、第1の電極もしくは第2の電極がGaN系半導体層上に形成され、または、(2)基板に達するGaN系半導体層の溝の内部において、AlGaN系半導体層が溝の内面上および基板上に形成されるとともに第1の電極がAlGaN系半導体層上に形成されたことを特徴とする。
The SBD according to the present invention includes a group III-V compound semiconductor layer formed on one main surface of a substrate, a group III-V compound semiconductor layer, and a first group consisting of a group III-V compound semiconductor layer. The first electrode having a Schottky junction formed at the junction and the III-V group compound semiconductor layer is formed on the second junction with the III-V group compound semiconductor layer. A non-ohmic junction having a second energy barrier lower than the Schottky junction of the Schottky junction, and a cathode electrode connected to the III-V compound semiconductor layer And the first electrode and the second electrode constitute the same anode electrode, and the first junction is formed between the second junction and the cathode electrode,
The III-V compound semiconductor layer includes a GaN-based semiconductor layer and an AlGaN-based semiconductor layer formed on the GaN-based semiconductor layer,
(1) The first electrode or the second electrode is formed on the GaN-based semiconductor layer inside the groove of the AlGaN-based semiconductor layer reaching the GaN-based semiconductor layer, or (2) the GaN-based semiconductor layer reaching the substrate Inside the groove, an AlGaN-based semiconductor layer is formed on the inner surface of the groove and on the substrate, and a first electrode is formed on the AlGaN-based semiconductor layer .

本発明のSBDによれば、アノード電極を構成する電極として、ショットキー接合が形成された第1の電極以外に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第2の障壁を有する非オーミック接合が形成された第2の電極を形成し、さらに、第1の電極と第2の電極とが同一のアノード電極を構成しているので、ショットキー接合の立上電圧より低い順バイアスで、第2の電極とカソード電極との間で電流を流す構成とすることができる。   According to the SBD of the present invention, in addition to the first electrode in which the Schottky junction is formed as the electrode constituting the anode electrode, the height of the barrier of the ohmic junction or the junction interface is the Schottky barrier of the Schottky junction. Since the second electrode in which the non-ohmic junction having the lower second barrier is formed is formed, and the first electrode and the second electrode constitute the same anode electrode, the Schottky junction is formed. A current can be flowed between the second electrode and the cathode electrode with a forward bias lower than the rising voltage.

また、第1の電極と第2の電極とが同一の電位となるので、ショットキー接合の形成に伴って生じた空乏層の存在により、逆バイアス時およびゼロバイアス時において、第2の電極とカソード電極との間の電流を流しにくくすることができる。
従って、従来のSBDより低い順バイアス電圧で電流が立ち上がり、従って、変換効率の向上したSBDを得ることができる。
In addition, since the first electrode and the second electrode have the same potential, the presence of the depletion layer caused by the formation of the Schottky junction causes the second electrode and the second electrode to be in reverse bias and zero bias. It is possible to make it difficult for current to flow between the cathode electrode.
Therefore, the current rises with a forward bias voltage lower than that of the conventional SBD, and thus an SBD with improved conversion efficiency can be obtained.

本発明の実施の形態1における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 1 of this invention. 本発明の実施の形態1における、SBDを基板の上方から見た平面構造を示す図である。It is a figure which shows the planar structure which looked at SBD from the upper direction of the board | substrate in Embodiment 1 of this invention. 本発明の実施の形態1における、ゼロバイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of zero bias in Embodiment 1 of this invention. 本発明の実施の形態1における、順バイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of forward bias in Embodiment 1 of this invention. 本発明の実施の形態1における、逆バイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of reverse bias in Embodiment 1 of this invention. 本発明の実施の形態1との比較のために用いた、従来技術のSBDの断面構造を示す図である。It is a figure which shows the cross-sectional structure of SBD of a prior art used for the comparison with Embodiment 1 of this invention. 本発明の実施の形態1と従来技術のSBDにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。It is a figure which shows the result of having calculated the bias voltage dependence of the current characteristic in Embodiment 1 of this invention and SBD of a prior art. 本発明の実施の形態1における、SBDの断面における順バイアス時の電流密度分布を計算した結果を示す図である。It is a figure which shows the result of having calculated the current density distribution at the time of forward bias in the cross section of SBD in Embodiment 1 of this invention. 本発明の実施の形態1との比較のために用いた従来技術のSBDの断面における、順バイアス時の電流密度分布を計算した結果を示す図である。It is a figure which shows the result of having calculated the current density distribution at the time of forward bias in the cross section of SBD of the prior art used for the comparison with Embodiment 1 of this invention. 本発明の実施の形態2における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 2 of this invention. 本発明の実施の形態2における、ゼロバイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of zero bias in Embodiment 2 of this invention. 本発明の実施の形態2における、順バイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of forward bias in Embodiment 2 of this invention. 本発明の実施の形態2における、逆バイアス時における伝導帯のエネルギー順位を示す図である。It is a figure which shows the energy ranking of the conduction band at the time of reverse bias in Embodiment 2 of this invention. 本発明の実施の形態2における、SBDの計算に用いた断面構造を示す図である。It is a figure which shows the cross-sectional structure used for calculation of SBD in Embodiment 2 of this invention. 本発明の実施の形態2との比較のために用いた従来技術のSBDの、SBDの計算に用いた断面構造を示す図である。It is a figure which shows the cross-sectional structure used for calculation of SBD of SBD of the prior art used for the comparison with Embodiment 2 of this invention. 本発明の実施の形態2と従来技術のSBDにおける、バイアス電圧依存性を計算した結果を示す図である。It is a figure which shows the result of having calculated the bias voltage dependence in Embodiment 2 of this invention and SBD of a prior art. 本発明の実施の形態2における、SBDの断面における順バイアス時の電流密度分布を計算した結果を示す図である。It is a figure which shows the result of having calculated the current density distribution at the time of forward bias in the cross section of SBD in Embodiment 2 of this invention. 本発明の実施の形態2との比較のために用いた従来技術のSBDの断面における、順バイアス時の電流密度分布を計算した結果を示す図である。It is a figure which shows the result of having calculated the current density distribution at the time of a forward bias in the cross section of SBD of the prior art used for the comparison with Embodiment 2 of this invention. 本発明の実施の形態3における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 3 of this invention. 本発明の実施の形態4における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 4 of this invention. 本発明の実施の形態4における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 4 of this invention. 本発明の実施の形態5における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 5 of this invention. 本発明の実施の形態6における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 6 of this invention. 本発明の実施の形態7における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 7 of this invention. 本発明の実施の形態8における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 8 of this invention. 本発明の実施の形態9における、SBDの断面構造を示す図である。It is a figure which shows the cross-section of SBD in Embodiment 9 of this invention.

以下に、本発明の各実施の形態について説明する。   Each embodiment of the present invention will be described below.

各実施の形態の図において、同じないしは同様なものについては同じないしは同様の番号を付け、各実施の形態の説明においてその説明を一部省略する場合がある。   In the drawings of the embodiments, the same or similar components are denoted by the same or similar numerals, and the description thereof may be partially omitted in the description of the embodiments.

なお、以下の各実施の形態においては、SBDの材料となるIII−V族半導体として、代表的な窒化物半導体であるGaN系半導体を用いた場合を例に説明する。   In the following embodiments, a case where a GaN-based semiconductor, which is a typical nitride semiconductor, is used as an example of a III-V group semiconductor serving as an SBD material will be described.

また、各実施の形態で示した図は、わかりやすく説明するため、詳細な構造等を省略した図となっている。なお、図に示した構造の各部の寸法は、実際のものと異なっていてもよく、図の寸法および寸法比に限定されない。   Further, the drawings shown in the respective embodiments are diagrams in which a detailed structure or the like is omitted for easy understanding. In addition, the dimension of each part of the structure shown to the figure may differ from an actual thing, and is not limited to the dimension and dimension ratio of a figure.

また、実際のSBDにおいては、図に示したSBD構造自体のほかに、素子分離領域、各種配線、等を形成してもよいが、本発明の課題、目的、効果とは直接的には関連しないため、以下の説明においてはその説明を省略する。
実施の形態1.
In an actual SBD, in addition to the SBD structure itself shown in the figure, an element isolation region, various wirings, and the like may be formed. However, it is directly related to the problems, objects, and effects of the present invention. Therefore, the description is omitted in the following description.
Embodiment 1 FIG.

以下に、本発明の各実施の形態1について説明する。   The first embodiment of the present invention will be described below.

図1は、本発明の実施の形態1における、SBDの断面構造を示す図である。   FIG. 1 is a diagram showing a cross-sectional structure of an SBD in Embodiment 1 of the present invention.

図2は、本発明の実施の形態1における、SBDの平面構造の1例を示す図である。   FIG. 2 is a diagram showing an example of the planar structure of the SBD in the first embodiment of the present invention.

図1の断面構造は、図2中にB−B’で示した一点鎖線における断面に対応する。   The cross-sectional structure in FIG. 1 corresponds to the cross section taken along the alternate long and short dash line indicated by B-B ′ in FIG. 2.

図1及び2において、1は基板、2はGaN層、3はAlGaN層、4はカソード電極、5は電極A(第1の電極)、6は保護膜、7は電極B(第2の電極)、8はアノード電極、9はダイオードの寄生抵抗A、10はダイオードの寄生抵抗B、11は活性領域を示す。ここで、寄生抵抗Aは、カソード電極4直下と電極A直下との間の半導体層によるダイオードの寄生抵抗を、寄生抵抗Bは、アノード電極8を構成する複数の電極、本実施の形態では電極A5と電極B7、の直下の間の半導体層によるダイオードの寄生抵抗を示す。   1 and 2, 1 is a substrate, 2 is a GaN layer, 3 is an AlGaN layer, 4 is a cathode electrode, 5 is an electrode A (first electrode), 6 is a protective film, and 7 is an electrode B (second electrode). ), 8 is an anode electrode, 9 is a parasitic resistance A of the diode, 10 is a parasitic resistance B of the diode, and 11 is an active region. Here, the parasitic resistance A is the parasitic resistance of the diode formed by the semiconductor layer between the cathode electrode 4 and the electrode A, and the parasitic resistance B is a plurality of electrodes constituting the anode electrode 8, which are electrodes in this embodiment. The parasitic resistance of the diode by the semiconductor layer between A5 and the electrode B7 is shown.

図1において、基板1の一主面上に、III−V族半導体層内の第1の半導体層としてGaN層2が形成されている。   In FIG. 1, a GaN layer 2 is formed on one main surface of a substrate 1 as a first semiconductor layer in a group III-V semiconductor layer.

基板1は、材料として例えばサファイア、炭化珪素(SiC)、GaNが用いられることが多いが、基板1上にGaN層2を形成可能であればよく、本実施の形態に限定されない。   For example, sapphire, silicon carbide (SiC), or GaN is often used as the material of the substrate 1, but the substrate 1 is not limited to this embodiment as long as the GaN layer 2 can be formed on the substrate 1.

また、基板1は半絶縁性、N型、P型のいずれでもよい。一般的には、基板1として、熱伝導率が良好でGaN層2との格子整合度も比較的良好であり高周波領域でも寄生成分になりにくい半絶縁性SiC基板、または、半導体基板として安価なSi基板が用いられることが多い。   The substrate 1 may be semi-insulating, N-type, or P-type. In general, the substrate 1 is a semi-insulating SiC substrate having good thermal conductivity and relatively good lattice matching with the GaN layer 2 and less likely to become a parasitic component even in a high frequency region, or inexpensive as a semiconductor substrate. A Si substrate is often used.

なお、基板1とGaN層2の間に、基板1の材料と第1の半導体層の材料との格子不整合および/または格子歪の発生を緩和するために、いわゆるバッファ層(緩衝層あるいは緩和層と呼ばれることもある。)を設けてもよい。   In order to alleviate the generation of lattice mismatch and / or lattice distortion between the substrate 1 and the GaN layer 2 between the material of the substrate 1 and the material of the first semiconductor layer, a so-called buffer layer (buffer layer or relaxation layer) is formed. May also be referred to as a layer).

GaN層2は、真性半導体でも、不純物がドーピングされていてもよいが、本実施の形態および後述する各実施の形態においては、説明をわかりやすくするために、N型のGaNであるとして説明する。   The GaN layer 2 may be an intrinsic semiconductor or may be doped with impurities. However, in the present embodiment and each of the embodiments described later, it is assumed that the GaN layer 2 is N-type GaN for easy understanding. .

また、GaN層2は、SBDの動作周波数や動作電圧等に応じて、膜厚や不純物濃度などを変更して形成してもよい。また、不純物濃度の分布は均一でも良いが、分布をもたせても良い。例えば、エピタキシャル成長法により形成する際に添加する不純物濃度を制御することにより分布を制御することが可能である。   The GaN layer 2 may be formed by changing the film thickness, impurity concentration, etc. according to the SBD operating frequency, operating voltage, or the like. Further, the distribution of the impurity concentration may be uniform or may be distributed. For example, the distribution can be controlled by controlling the concentration of impurities added when forming by epitaxial growth.

GaN層2上には、III−V族半導体層内の第2の半導体層としてAlGaN層3が形成されている。   On the GaN layer 2, an AlGaN layer 3 is formed as a second semiconductor layer in the III-V group semiconductor layer.

AlGaN層3とGaN層2との接合は、ヘテロ接合を形成し、SBDを動作させない状態およびゼロバイアス時において、接合界面付近に電子(いわゆる2次元電子ガス)を生じさせることができる。   The junction between the AlGaN layer 3 and the GaN layer 2 forms a heterojunction, and can generate electrons (so-called two-dimensional electron gas) near the junction interface in a state where the SBD is not operated and at zero bias.

図1の中央部上部に、金属などの導電性材料からなるアノード電極8が形成されている。   An anode electrode 8 made of a conductive material such as a metal is formed at the upper center of FIG.

アノード電極8は、電極A5(第1の電極)および電極B7(第2の電極)に直接電気的に接続されているので、電極A5(第1の電極)および電極B7(第2の電極)は広義の意味で同一のアノード電極を構成する。従って、電極A5(第1の電極)および電極B7(第2の電極)はSBDの動作時に同一の電位を有する。   Since the anode electrode 8 is directly electrically connected to the electrode A5 (first electrode) and the electrode B7 (second electrode), the electrode A5 (first electrode) and the electrode B7 (second electrode) Constitutes the same anode electrode in a broad sense. Therefore, the electrode A5 (first electrode) and the electrode B7 (second electrode) have the same potential during the SBD operation.

また、図において、電極A5と電極B7とが同じ半導体層(AlGaN層3)に接触している。   In the figure, the electrode A5 and the electrode B7 are in contact with the same semiconductor layer (AlGaN layer 3).

電極A5とAlGaN層3との接合部は、ショットキー接合を形成している。   The junction between the electrode A5 and the AlGaN layer 3 forms a Schottky junction.

電極A5とAlGaN層3との接合部にショットキー接合を形成するためには、例えば接合部の電極A5の電極材料の仕事関数が、電極A5のIII−V族半導体層の電子親和力より大きくなるように、材料・膜厚・不純物濃度などの条件を設定してSBDを形成する。   In order to form a Schottky junction at the junction between the electrode A5 and the AlGaN layer 3, for example, the work function of the electrode material of the electrode A5 at the junction is greater than the electron affinity of the III-V group semiconductor layer of the electrode A5. In this way, the SBD is formed by setting conditions such as material, film thickness, and impurity concentration.

SBDが単独で存在する場合あるいはゼロバイアス状態において、電極A5の下方に、ショットキー接合の形成に伴って空乏層(図示しない。)領域が存在しており、そこでは電子が枯渇している。   When SBD is present alone or in a zero bias state, a depletion layer (not shown) region is present under the electrode A5 as the Schottky junction is formed, and electrons are depleted there.

電極A5の下のAlGaN層3の膜厚全体に空乏層を生じさせるためには、例えば電極A5の下のAlGaN層3の膜厚を薄く形成する。AlGaN層3のAl組成にも依存するが、例えば10nm以下の膜厚にすることにより空乏層化できる。   In order to generate a depletion layer in the entire film thickness of the AlGaN layer 3 under the electrode A5, for example, the film thickness of the AlGaN layer 3 under the electrode A5 is formed thin. Although depending on the Al composition of the AlGaN layer 3, for example, a depletion layer can be formed by setting the film thickness to 10 nm or less.

また、このとき、空乏層はGaN層2まで達して、電極A5の下方においてヘテロ接合界面の2次元電子ガスも枯渇させ、電子ガスの不連続な領域が発生している。   At this time, the depletion layer reaches the GaN layer 2 and the two-dimensional electron gas at the heterojunction interface is also depleted below the electrode A5, and a discontinuous region of the electron gas is generated.

電極B7は、AlGaN層3とオーミック接合を形成する。また、電極A5の接合部は、電極B7とカソード電極4との間に形成されている。   The electrode B7 forms an ohmic junction with the AlGaN layer 3. Further, the joint portion of the electrode A5 is formed between the electrode B7 and the cathode electrode 4.

なお、電極A5と電極B7の電極材料は同じでも異なっていてもよく、各電極の接合部のAlGaN層3の形成条件との関係で、ショットキー接合とオーミック接合が接合部に生成されていればよい。   Note that the electrode materials of the electrode A5 and the electrode B7 may be the same or different, and a Schottky junction and an ohmic junction are generated at the junction due to the formation conditions of the AlGaN layer 3 at the junction of each electrode. That's fine.

電極B7とAlGaN層3との接合部にオーミック接合を形成するためには、例えば接合部の電極B7の電極材料の仕事関数が、接合部のIII−V族半導体層の電子親和力より小さくなるように、材料・膜厚・不純物濃度などの条件を設定してSBDを形成する。あるいは例えば、トンネル現象が生じる程度の高濃度不純物領域を接合部直下のIII−V族半導体層に形成する。   In order to form an ohmic junction at the junction between the electrode B7 and the AlGaN layer 3, for example, the work function of the electrode material of the electrode B7 at the junction is made smaller than the electron affinity of the III-V group semiconductor layer at the junction. In addition, the SBD is formed by setting conditions such as material, film thickness, and impurity concentration. Alternatively, for example, a high-concentration impurity region that causes a tunnel phenomenon is formed in the III-V group semiconductor layer immediately below the junction.

一方、アノード電極8の両側には、金属などの導電性材料からなるカソード電極4が形成されている。   On the other hand, cathode electrodes 4 made of a conductive material such as metal are formed on both sides of the anode electrode 8.

カソード電極4は、AlGaN層3とオーミック接合を形成する。   The cathode electrode 4 forms an ohmic junction with the AlGaN layer 3.

なお、カソード電極4の材料は、AlGaN層3との接触部においてオーミック接合が形成可能な材料であればよい。   The material of the cathode electrode 4 may be any material that can form an ohmic junction at the contact portion with the AlGaN layer 3.

また、電極A5、電極B7、アノード電極8、カソード電極4は、単一組成や単一膜構造である必要はなく、多層膜などの他の組成や構造であっても良い。   Further, the electrode A5, the electrode B7, the anode electrode 8, and the cathode electrode 4 do not have to have a single composition or a single film structure, but may have other compositions or structures such as a multilayer film.

図において、電極A5、電極B7およびカソード電極4以外の、AlGaN層3上の領域には、保護膜6として絶縁膜が形成されている。絶縁膜には、例えばSiN、SiO、SiONといった各種絶縁用材料を用いることができる。   In the figure, an insulating film is formed as a protective film 6 in a region on the AlGaN layer 3 other than the electrode A5, the electrode B7, and the cathode electrode 4. For the insulating film, various insulating materials such as SiN, SiO, and SiON can be used.

なお、図ではAlGaN層3が平坦な場合を示しているが、電極A5と電極B7が異なる接合部において接触していて、電極A5下の半導体層に空乏層が広がっていればよく、図の形状に限定されない。   Although the figure shows a case where the AlGaN layer 3 is flat, it is sufficient that the electrode A5 and the electrode B7 are in contact at different joints, and a depletion layer extends in the semiconductor layer under the electrode A5. The shape is not limited.

また、図1に示した構造を基本単位として平面的に複数並列に形成しても良い。   Further, a plurality of the structures shown in FIG.

図2は、図1の構造を平面的に4つ並べた、いわゆる櫛型電極構造またはマルチフィンガー型構造となっている。   FIG. 2 shows a so-called comb electrode structure or multi-finger structure in which the structure of FIG.

図2では、SBDの活性領域11上にアノード電極8とカソード電極4が交互に配置されている。なお、図2では、電極A5と電極B7はアノード電極8の下にあり隠れているため、図示していない。   In FIG. 2, anode electrodes 8 and cathode electrodes 4 are alternately arranged on the active region 11 of the SBD. In FIG. 2, the electrode A5 and the electrode B7 are not shown because they are hidden under the anode electrode 8.

次に、SBDに印加するバイアス電圧を変えた場合の動作原理について説明する。   Next, the operation principle when the bias voltage applied to the SBD is changed will be described.

図3、図4、図5は、本発明の実施の形態1における、ゼロバイアス時、順バイアス時、逆バイアス時における、伝導帯のエネルギー準位を示す図(いわゆるバンド図)である。   3, 4, and 5 are diagrams (so-called band diagrams) showing the energy levels of the conduction band at the time of zero bias, forward bias, and reverse bias in the first embodiment of the present invention.

なお、本発明の原理をわかりやすく説明するため、図においてはGaN/AlGaNヘテロ接合などバンド構造、および伝導帯とフェルミ準位の関係など、詳細なバンド構造については省略し、主に電極と伝導帯の底の準位の関係を示している。   For easy understanding of the principle of the present invention, detailed band structures such as a band structure such as a GaN / AlGaN heterojunction and a relationship between a conduction band and a Fermi level are omitted in the figure, and mainly an electrode and a conductive layer. It shows the relationship of the bottom level.

各図には、図1中の一点鎖線で示したA−A’に沿った径路、すなわちカソード電極4から電極A5の下部の半導体層を通り、電極B7に至る径路における伝導体の底のエネルギー準位を示している。   In each figure, the energy at the bottom of the conductor in the path along AA ′ indicated by the alternate long and short dash line in FIG. 1, that is, the path from the cathode electrode 4 through the semiconductor layer below the electrode A5 to the electrode B7. The level is shown.

各図において、中央の細実線が伝導体の底のエネルギー準位、12、15、18がアノード電圧(例えば図3の12では、0V。)、13がカソード電極4の電位(すなわち電極のフェルミ準位)から半導体層2/3をみた場合の電子の移動に対するエネルギー障壁A、14がアノード電極8の電位(フェルミ準位)から半導体層2/3をみた場合の電子の移動に対するエネルギー障壁B、16が電子、17が電子の流れを示す矢印を示す。   In each figure, the thin solid line at the center is the energy level at the bottom of the conductor, 12, 15 and 18 are anode voltages (for example, 0 V in 12 of FIG. 3), and 13 is the potential of the cathode electrode 4 (that is, the Fermi of the electrode). Energy barrier A for electron movement when the semiconductor layer 2/3 is viewed from the level), and energy barrier B for electron movement when the semiconductor layer 2/3 is viewed from the potential of the anode electrode 8 (Fermi level) 14 , 16 are electrons, and 17 is an arrow indicating the flow of electrons.

なお、各図では、カソード電位を接地し基準(=0V)として示しているので、アノード電極電位=アノード電圧=バイアス電圧となっている。   In each figure, the cathode potential is grounded and shown as a reference (= 0 V), so that anode electrode potential = anode voltage = bias voltage.

図3に示すゼロバイアスの場合、電極A5の接合部の下方には、ショットキー接合の形成に伴って生じた空乏層が存在するので、半導体層の伝導帯の底の準位はカソード電極4およびアノード電極B7のエネルギー準位に対して上部に位置する。   In the case of the zero bias shown in FIG. 3, a depletion layer generated along with the formation of the Schottky junction exists below the junction of the electrode A5, so that the bottom level of the conduction band of the semiconductor layer is the cathode electrode 4. And located above the energy level of the anode electrode B7.

このため、カソード電極4から半導体層への電子の移動に対しては障壁A13が、電極B7から半導体層への電子の移動に対しては障壁B14が生じている。従って、カソード電極4および電極B7は双方ともオーミック接合の電極であるにもかかわらず、電子はカソード電極4から電極B7に移動することが難しい。また、カソード電極4から電極A5へは、ショットキー接合の障壁があるため、同様に電子は移動することが難しい。   Therefore, a barrier A13 is generated against the movement of electrons from the cathode electrode 4 to the semiconductor layer, and a barrier B14 is generated against the movement of electrons from the electrode B7 to the semiconductor layer. Therefore, although the cathode electrode 4 and the electrode B7 are both ohmic junction electrodes, it is difficult for electrons to move from the cathode electrode 4 to the electrode B7. Further, since there is a Schottky junction barrier from the cathode electrode 4 to the electrode A5, it is similarly difficult for electrons to move.

従って、ゼロバイアス時には、SBD全体としては電流が流れにくい状態となっている。   Therefore, at the time of zero bias, the current of the SBD as a whole is difficult to flow.

次に、図4に示すように、順バイアスとしてアノード電極8に正のアノード電圧15を印加すると、電極B7の準位が下方に移動する。これに伴い、カソード電極4側の障壁の高さが減少し、電子16は、カソード電極4から電子の流れ17に沿って電極B7まで移動することが可能となる。従って、順バイアス時にSBDの電流が流れるようになる。   Next, as shown in FIG. 4, when a positive anode voltage 15 is applied to the anode electrode 8 as a forward bias, the level of the electrode B7 moves downward. Accordingly, the height of the barrier on the cathode electrode 4 side is reduced, and the electrons 16 can move from the cathode electrode 4 along the electron flow 17 to the electrode B7. Accordingly, an SBD current flows during forward bias.

この場合、アノード電圧(正)15がショットキー接合の立上電圧以下では、電子16はカソード電極4から電極Aには移動できないが、電極B7へは移動することができ、従って、ショットキー接合の立上電圧以下であってもSBDに電流が流れる。   In this case, when the anode voltage (positive) 15 is equal to or lower than the rising voltage of the Schottky junction, the electrons 16 cannot move from the cathode electrode 4 to the electrode A, but can move to the electrode B7. Current flows through the SBD even if it is below the rising voltage of.

アノード電圧(正)15がショットキー接合の立上電圧以上の場合、電子16はカソード電極4から電極B7に流れるとともに、電極A5にも流れることができる。従って、電極A5、電極B7の両方の電極に電子16が流れるため、従来構造のSBDより大きな電流を流すことができる。   When the anode voltage (positive) 15 is equal to or higher than the rising voltage of the Schottky junction, the electrons 16 can flow from the cathode electrode 4 to the electrode B7 and also to the electrode A5. Accordingly, since the electrons 16 flow through both the electrodes A5 and B7, it is possible to pass a larger current than the SBD having the conventional structure.

これにより、従来構造のSBDより立上電圧が低いSBD特性となる。   As a result, the SBD characteristic has a lower start-up voltage than the SBD having the conventional structure.

次に、図5に示すように、逆バイアス、すなわちアノード電極8に負のアノード電圧18を印加すると、電極B7の準位が上方に移動する。   Next, as shown in FIG. 5, when a reverse bias, that is, a negative anode voltage 18 is applied to the anode electrode 8, the level of the electrode B7 moves upward.

ここで、電極B7と電極A5はアノード電極8により同電位となっており、また、電極B7と電極A5とからカソード電極4至る半導体層内の電子の移動径路は電極A5の下方で合流してそこで同電位となるため、障壁B14の大きさはアノード電圧(負)18に依存しなくなる。このため、電子16は、電極B7から障壁B14を越えてカソード電極4側へ移動することが困難なままとなるので、電流は流れにくい。   Here, the electrode B7 and the electrode A5 are at the same potential by the anode electrode 8, and the movement path of electrons in the semiconductor layer from the electrode B7 and the electrode A5 to the cathode electrode 4 merges below the electrode A5. Therefore, since the potential is the same, the size of the barrier B 14 does not depend on the anode voltage (negative) 18. For this reason, it is difficult for the electrons 16 to move from the electrode B7 to the cathode electrode 4 side over the barrier B14, so that current does not flow easily.

また、電極A5はショットキー接合に逆バイアスが印加されているため、電極Aからカソード電極4へも電流は流れにくい。   In addition, since a reverse bias is applied to the Schottky junction in the electrode A5, a current hardly flows from the electrode A to the cathode electrode 4.

従って、逆バイアス時は、SBD全体として電流が非常に流れにくい状態となる。   Therefore, at the time of reverse bias, the current becomes very difficult to flow as a whole SBD.

このように、アノード電極8にオーミック接合を形成する電極B7が存在しても、SBD全体として、バイアス電圧に対して非対称な電圧−電流特性、すなわちダイオード特性、を保持したまま、立上電圧を低くすることができる。   As described above, even when the electrode B7 that forms an ohmic junction exists in the anode electrode 8, the rising voltage is maintained while maintaining the voltage-current characteristic that is asymmetric with respect to the bias voltage, that is, the diode characteristic, as the whole SBD. Can be lowered.

さらに、空乏層の領域に含まれていないヘテロ接合形成領域では、ヘテロ接合の2次元電子ガスがSBDの寄生抵抗を低減するため、順バイアス時の電流をさらに増加させることができる。   Furthermore, in the heterojunction formation region that is not included in the depletion layer region, the two-dimensional electron gas of the heterojunction reduces the parasitic resistance of the SBD, and therefore the current at the time of forward bias can be further increased.

図6は、後述する図7に示す計算において、本発明の実施の形態1との比較にために用いた、従来技術のSBDの断面構造を示す図である。   FIG. 6 is a diagram showing a cross-sectional structure of a conventional SBD used for comparison with the first embodiment of the present invention in the calculation shown in FIG. 7 described later.

図7は、本発明の実施の形態1と従来技術のSBDにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。図において、横軸がSBDのバイアス電圧、縦軸がSBDの電流を示す。   FIG. 7 is a diagram showing the result of calculating the bias voltage dependence of the current characteristics in the first embodiment of the present invention and the SBD of the prior art. In the figure, the horizontal axis indicates the SBD bias voltage, and the vertical axis indicates the SBD current.

計算条件は、基板1は厚さ100μmの半絶縁性SiC基板、GaN層2は厚さ1.2μmでN型不純物濃度1E15cm−3、AlGaN層3は厚さ20nm、Al組成0.23のN型不純物濃度1E15cm−3、電極A5の接合部の長さは1μm、電極B7の接合部の長さは5μm、カソード電極4の接合部の長さは5μmである。 The calculation conditions are as follows: substrate 1 is a semi-insulating SiC substrate having a thickness of 100 μm, GaN layer 2 is 1.2 μm in thickness, N-type impurity concentration is 1E15 cm −3 , AlGaN layer 3 is 20 nm in thickness, and Al composition is 0.23 N The type impurity concentration is 1E15 cm −3 , the length of the junction of electrode A5 is 1 μm, the length of the junction of electrode B7 is 5 μm, and the length of the junction of cathode electrode 4 is 5 μm.

なお、計算では、電極A5の下の空乏層領域をGaN層2まで延ばすため、電極A5下のAlGaN層のみ5nmとした、溝(リセス)構造を形成した場合について計算している。すなわち、AlGaN層3の上部に、開口を有する溝が形成され、電極の一部が溝の内部に形成されている。このような溝は、例えば電極形成用に保護膜6に開口を形成するエッチング処理の際に、保護膜6材料とAlGaN層3材料とのエッチング比により自動的に形成されても、あるいは、所定の深さの溝を形成するようにしてもよい。   In the calculation, in order to extend the depletion layer region under the electrode A5 to the GaN layer 2, the calculation is performed for the case where a groove (recess) structure is formed in which only the AlGaN layer under the electrode A5 is 5 nm. That is, a groove having an opening is formed above the AlGaN layer 3, and a part of the electrode is formed inside the groove. Such a groove may be automatically formed depending on the etching ratio between the protective film 6 material and the AlGaN layer 3 material, for example, during an etching process for forming an opening in the protective film 6 for electrode formation, You may make it form the groove | channel of the depth.

一方、従来のSBDは、長さ1μmのショットキー接合を持つ電極をアノード電極とした以外は基本的に本発明の構造(図1参照)と同じ構造としている。   On the other hand, the conventional SBD has basically the same structure as that of the present invention (see FIG. 1) except that an electrode having a Schottky junction having a length of 1 μm is used as an anode electrode.

但し、図6においてカソード電極4間の間隔が図1と同じとなっているが、寄生抵抗A19を同じ条件にするため、カソード電極4と電極A5との間の間隔を同じにしている。   However, although the interval between the cathode electrodes 4 in FIG. 6 is the same as that in FIG. 1, the interval between the cathode electrode 4 and the electrode A5 is the same in order to make the parasitic resistance A19 the same condition.

図7から、従来構造のSBDでは、順バイアスにおいて、ショットキー接合の立上電圧(図では約1V)までは電流がほとんど流れていないことがわかる。   As can be seen from FIG. 7, in the SBD having the conventional structure, almost no current flows up to the rising voltage of the Schottky junction (about 1 V in the figure) in the forward bias.

一方、本発明のSBDでは、順バイアス電圧が低い領域から電流が流れており、立上電圧が従来構造より低減できていることがわかる。さらに立上電圧以上の領域においても、従来構造より大きな電流が得られていることがわかる。   On the other hand, in the SBD of the present invention, it can be seen that the current flows from the region where the forward bias voltage is low, and the rising voltage can be reduced compared to the conventional structure. Further, it can be seen that a larger current is obtained than in the conventional structure even in a region where the rising voltage is exceeded.

また、逆バイアス時においては、本発明のSBDでは従来と同様、電流はほとんど流れていないことがわかる。   In addition, at the time of reverse bias, it can be seen that almost no current flows in the SBD of the present invention as in the conventional case.

図8は、本発明の実施の形態1における、SBDの断面(図1)における順バイアス時(1V)の電流密度分布を計算した結果を示す図である。   FIG. 8 is a diagram showing the result of calculating the current density distribution at the time of forward bias (1 V) in the cross section of the SBD (FIG. 1) in the first embodiment of the present invention.

図9は、比較のために用いた従来技術のSBDの断面(図6)における、順バイアス時(1V)の電流密度分布を計算した結果を示す図である。   FIG. 9 is a diagram illustrating a result of calculating a current density distribution at the time of forward bias (1 V) in a cross section (FIG. 6) of the conventional SBD used for comparison.

なお、図8および図9では、ショットキー接合を形成した電極A5付近のみを示している。   8 and 9, only the vicinity of the electrode A5 in which the Schottky junction is formed is shown.

各図の右側に、電流密度別の色分け及び電流密度の大きさを示し、色が薄くなるに従って電流密度が大きくなっている。なお、電流密度の値は、10のべき乗における指数を表し、例えば、図中の7.81に対応する電流密度は107.81A/cmである。 The right side of each figure shows the color coding for each current density and the magnitude of the current density, and the current density increases as the color becomes lighter. The value of current density represents an index in power of 10, for example, current density corresponding to 7.81 in the figure is 10 7.81 A / cm 2.

図8から、本発明のSBDでは、電極A5の下方では灰色が濃い領域、即ち電流密度が少ない領域が多く、白い領域、即ち電流密度の多い領域はAlGaN層3とGaN層2とのヘテロ接合界面付近に存在することがわかる。これは、SBDの電流は電極A5を流れず、ヘテロ接合界面の2次元電子ガス形成領域に沿って電極B7からカソード電極4に向かって流れていることを示す。   From FIG. 8, in the SBD of the present invention, there are many gray regions below the electrode A5, that is, regions with low current density, and white regions, ie regions with high current density, are heterojunctions between the AlGaN layer 3 and the GaN layer 2. It can be seen that it exists near the interface. This indicates that the SBD current does not flow through the electrode A5 but flows from the electrode B7 toward the cathode electrode 4 along the two-dimensional electron gas formation region of the heterojunction interface.

一方、従来構造のSBDでは、電流密度の多い白い領域は電極A(広義のアノード電極)5の下方とヘテロ接合界面付近の双方に存在する。これは、ショットキー接合の電流がアノード電極8からヘテロ接合界面へ流れ、その後カソード電極4に流れていることを示す。   On the other hand, in the SBD having the conventional structure, a white region having a large current density exists both below the electrode A (broadly defined anode electrode) 5 and in the vicinity of the heterojunction interface. This indicates that a Schottky junction current flows from the anode electrode 8 to the heterojunction interface and then to the cathode electrode 4.

以上のように、本発明の実施の形態のSBDでは、逆方向電圧では電流が従来のSBDと同様に流れにくく、順バイアスではほぼ0Vから立上る特性を示すことがわかる。   As described above, it can be seen that the SBD according to the embodiment of the present invention exhibits a characteristic that the current hardly flows at the reverse voltage as in the conventional SBD, and rises from about 0 V in the forward bias.

なお、本発明の効果は、上記計算した条件に限られるものではなく、例えばGaN層3の膜厚は0.01から10μm、N型不純物濃度は1E19cm−3程度以下、AlGaN層3の膜厚は1から50nm、電極A5下の厚さは0から20nm、N型不純物濃度は1E19cm−3程度以下、Al組成は0.1から1、電極A5の長さは0.1から10μm、電極B7の長さは0.1から10μm程度であれば得られると考える。ただし、それぞれの項目の値について最適な組合せが考えられる。 The effect of the present invention is not limited to the above-calculated conditions. For example, the film thickness of the GaN layer 3 is 0.01 to 10 μm, the N-type impurity concentration is about 1E19 cm −3 or less, and the film thickness of the AlGaN layer 3. 1 to 50 nm, the thickness under the electrode A5 is 0 to 20 nm, the N-type impurity concentration is about 1E19 cm −3 or less, the Al composition is 0.1 to 1, the length of the electrode A5 is 0.1 to 10 μm, and the electrode B7 The length of is considered to be obtained if it is about 0.1 to 10 μm. However, an optimal combination is conceivable for the value of each item.

なお、本発明の実施の形態においては、カソード電極4と電極A5との間など、空乏層が広がらない領域では、バイアス条件に関わらず2次元電子ガスが存在している領域が形成される。   In the embodiment of the present invention, a region where the two-dimensional electron gas exists is formed in a region where the depletion layer does not spread, such as between the cathode electrode 4 and the electrode A5.

SBDに順バイアス電圧が印加された場合、電子16がカソード電極3から2次元電子ガス領域を通してアノード電極4の下まで到達し、アノード電極(ショットキー電極)4からSBDの外に流れるので、抵抗の低い2次元電子ガスによりSBDの寄生抵抗が低減されるので、同じ電圧で電流が増加し、立上電圧がより低減できる。   When a forward bias voltage is applied to the SBD, the electrons 16 reach the bottom of the anode electrode 4 from the cathode electrode 3 through the two-dimensional electron gas region, and flow out of the SBD from the anode electrode (Schottky electrode) 4. Since the parasitic resistance of the SBD is reduced by the low two-dimensional electron gas, the current increases at the same voltage, and the rising voltage can be further reduced.

実施の形態2.
以下に、本発明の実施の形態2について説明する。
Embodiment 2. FIG.
The second embodiment of the present invention will be described below.

図10は、本発明の実施の形態2における、SBDの断面構造を示す図である。   FIG. 10 is a diagram showing a cross-sectional structure of the SBD in the second embodiment of the present invention.

図の見かた、電極C19以外の構成要素、膜厚、不純物濃度など、および、基板1の上方から見た平面図は、上記実施の形態1の図2と同様である。   How to read the figure, components other than the electrode C19, film thickness, impurity concentration, etc., and a plan view seen from above the substrate 1 are the same as those in FIG. 2 of the first embodiment.

図において、19は非オーミック性の接合特性を持つ電極Cを示す。   In the figure, 19 indicates an electrode C having non-ohmic junction characteristics.

図11、図12、図13は、本発明の実施の形態2における、ゼロバイアス時、順バイアス時、逆バイアス時における、伝導帯のエネルギー準位を示す図である。   11, 12, and 13 are diagrams showing energy levels of the conduction band at the time of zero bias, forward bias, and reverse bias in the second embodiment of the present invention.

なお、上記実施の形態1と同様に、本発明の原理をわかりやすく説明するため、図においてはGaN/AlGaN接合などバンド構造およびフェルミ準位などの詳細については図示していない。   As in the first embodiment, details of the band structure such as a GaN / AlGaN junction and the Fermi level are not shown in the figure for easy understanding of the principle of the present invention.

各図は、図10中の一点鎖線で示したC−C’に沿った径路、すなわちカソード電極4から電極A5の下部の半導体層を通り、電極B7に至る径路における伝導体の底のエネルギー準位を示す図となっている。   Each figure shows the energy level at the bottom of the conductor in the path along CC ′ indicated by the alternate long and short dash line in FIG. 10, that is, the path from the cathode electrode 4 through the semiconductor layer below the electrode A5 to the electrode B7. It is a figure showing the rank.

上記実施の形態1との違いは、電極C19が非オーミック性の電極であることから、電極C19とAlGaN層3との接合界面に、ゼロバイアス時において、電子の移動に対する障壁C20がさらに存在することである。   The difference from the first embodiment is that since the electrode C19 is a non-ohmic electrode, a barrier C20 against electron movement is further present at the junction interface between the electrode C19 and the AlGaN layer 3 at zero bias. That is.

障壁C20の高さは、ゼロバイアス時の第3の障壁A13および障壁D21より小さい。従って、障壁C20の高さは電極A5の接合のショットキー障壁よりも小さい。   The height of the barrier C20 is smaller than the third barrier A13 and the barrier D21 at zero bias. Therefore, the height of the barrier C20 is smaller than the Schottky barrier at the junction of the electrode A5.

障壁C20は、例えば、電極C19の仕事関数より、接合部のAlGaN層3の電子親和力が低くなるようにして形成する。   The barrier C20 is formed, for example, such that the electron affinity of the AlGaN layer 3 at the junction is lower than the work function of the electrode C19.

図11に示すゼロバイアスの場合、上記実施の形態1の図3と同様に、電極A5の接合部の下方には、ショットキー接合の形成に伴って生じた空乏層領域が広がっているので、半導体層の伝導帯の底はカソード電極4およびアノード電極C19のエネルギー準位に対して上部に位置する。   In the case of the zero bias shown in FIG. 11, the depletion layer region generated with the formation of the Schottky junction is spread below the junction of the electrode A5, as in FIG. 3 of the first embodiment. The bottom of the conduction band of the semiconductor layer is located above the energy levels of the cathode electrode 4 and the anode electrode C19.

このため、カソード電極4から半導体層への電子の移動に対しては障壁A13、電極B7から半導体層への電子の移動に対しては障壁C20および障壁D21が存在する。   Therefore, a barrier A13 exists for the movement of electrons from the cathode electrode 4 to the semiconductor layer, and a barrier C20 and a barrier D21 exist for the movement of electrons from the electrode B7 to the semiconductor layer.

従って、電子はカソード電極4から電極C19に移動することが難しい。また、カソード電極4から電極A5へも、ショットキー接合のショットキー障壁障壁があるために、電子は移動することが難しい。   Therefore, it is difficult for electrons to move from the cathode electrode 4 to the electrode C19. In addition, it is difficult for electrons to move from the cathode electrode 4 to the electrode A5 because of the Schottky barrier barrier of the Schottky junction.

従って、ゼロバイアス時には、SBD全体としては電流が流れにくい。   Therefore, at the time of zero bias, current does not flow easily as the whole SBD.

次に、図12に示すように、順バイアスとして、アノード電極8に正のアノード電圧15を印加すると、障壁A13が低くなるため電子16はこれを乗り越えて移動するが、障壁C20により電子の流れ17が阻害される。   Next, as shown in FIG. 12, when a positive anode voltage 15 is applied to the anode electrode 8 as a forward bias, the barrier A13 is lowered, so that the electrons 16 move over this, but the electrons flow through the barrier C20. 17 is inhibited.

しかし、障壁C20の高さが低いため、従来構造の立上電圧より低い順バイアス電圧で電流が流れる。   However, since the height of the barrier C20 is low, a current flows with a forward bias voltage lower than the rising voltage of the conventional structure.

次に、図13に示すように、逆バイアスとして、アノード電極8に負のアノード電圧18を印加すると、電極C19の伝導帯が上方に移動する。   Next, as shown in FIG. 13, when a negative anode voltage 18 is applied to the anode electrode 8 as a reverse bias, the conduction band of the electrode C19 moves upward.

この場合、電子16は、障壁C20を越え、さらに障壁D21を越えなければ流れない。電子16は、実施例1の構造と比べて障壁C20を余分に越える必要があるため、逆方向電流はより流れにくくなる。   In this case, the electrons 16 do not flow unless they exceed the barrier C20 and further exceed the barrier D21. Since the electrons 16 need to exceed the barrier C20 as compared with the structure of the first embodiment, the reverse current is less likely to flow.

従って、本実施の形態では、上記実施の形態1に比べ、逆バイアス時のリーク電流を低減できる。   Therefore, in the present embodiment, the leakage current at the time of reverse bias can be reduced as compared with the first embodiment.

図14は、後述する図16に示す計算において、本発明の実施の形態の計算に用いたSBDの構造、図15は、比較にために用いた従来技術のSBDの断面構造を示す図である。   FIG. 14 shows the structure of the SBD used in the calculation of the embodiment of the present invention in the calculation shown in FIG. 16 to be described later, and FIG. 15 shows the cross-sectional structure of the conventional SBD used for comparison. .

なお、実施の形態1において用いた構造と異なり、カソード電極4が1つの場合となっている。このため、電極A5も1つのみとなっている。電極数が少ないことは、本発明の効果に対し特に深い意味はない。   Unlike the structure used in the first embodiment, the number of the cathode electrodes 4 is one. For this reason, there is only one electrode A5. The small number of electrodes does not have a particularly deep meaning for the effect of the present invention.

図16は、本発明の実施の形態1と従来技術のSBDにおける、電流特性のバイアス電圧依存性を計算した結果を示す図である。   FIG. 16 is a diagram showing the result of calculating the bias voltage dependence of the current characteristics in the first embodiment of the present invention and the SBD of the prior art.

計算条件は、基板1は厚さ100μmの半絶縁性SiC基板、GaN層2は厚さ0.1μmでN型不純物濃度1E15cm−3、AlGaN層3は厚さ20nm、Al組成0.23でN型不純物濃度1E15cm−3、電極A5の接合部の長さは0.1μm、電極B7の接合部の長さは5μm、カソード電極4の長さは5μmである。 The calculation conditions are as follows: the substrate 1 is a semi-insulating SiC substrate with a thickness of 100 μm, the GaN layer 2 is 0.1 μm in thickness with an N-type impurity concentration of 1E15 cm −3 , the AlGaN layer 3 is 20 nm in thickness, an Al composition is 0.23 and N The type impurity concentration is 1E15 cm −3 , the length of the junction of the electrode A5 is 0.1 μm, the length of the junction of the electrode B7 is 5 μm, and the length of the cathode electrode 4 is 5 μm.

実施の形態1の計算と同様に、電極A5の下のAlGaN層3まで空乏層を延ばすため、電極A5下のAlGaN層は5nmと薄くし溝(リセス)構造としている。   Similar to the calculation in the first embodiment, in order to extend the depletion layer to the AlGaN layer 3 under the electrode A5, the AlGaN layer under the electrode A5 is made as thin as 5 nm to have a groove (recess) structure.

比較に用いた従来構造は、長さ0.1μmのショットキー接合を持つ電極A5をアノード電極とした以外は本発明と同様である。   The conventional structure used for comparison is the same as that of the present invention except that the electrode A5 having a Schottky junction having a length of 0.1 μm is used as the anode electrode.

図16から、本発明のSBDでは、実施の形態1の場合(図7)と比べ、順バイアス時の電流は流れにくくなっているものの、逆バイアス時の電流も少なくなっていることがわかる。   From FIG. 16, it can be seen that in the SBD of the present invention, compared to the case of the first embodiment (FIG. 7), the current at the forward bias is less likely to flow, but the current at the reverse bias is also reduced.

また、本発明のSBDは、従来技術のSBDと比べ立上電圧が低減され、また順バイアス時の電流が大きく、本発明の効果が得られている。   Further, the SBD of the present invention has a reduced rising voltage and a large current at the time of forward bias compared with the SBD of the prior art, and the effects of the present invention are obtained.

図17は、本発明の実施の形態2における、SBDの断面(図14)における順バイアス時(1V)の電流密度分布を計算した結果を示す図である。   FIG. 17 is a diagram showing a result of calculating a current density distribution at the time of forward bias (1 V) in the cross section of the SBD (FIG. 14) in the second embodiment of the present invention.

図18は、比較のために用いた従来技術のSBDの断面(図15)における、順バイアス時(1V)の電流密度分布を計算した結果を示す図である。   FIG. 18 is a diagram illustrating a result of calculating a current density distribution at the time of forward bias (1 V) in a cross section (FIG. 15) of the conventional SBD used for comparison.

なお、図17および図18では、実施の形態1の図8および図9と同様に、ショットキー接合を形成した電極A5付近のみを示している。   In FIGS. 17 and 18, only the vicinity of the electrode A5 in which the Schottky junction is formed is shown as in FIGS. 8 and 9 of the first embodiment.

図17および図18から、実施の形態1と同様に、従来構造のSBDではアノード電極8からカソード電極4に電流が流れるが、本発明のSBDでは電流は電極A5を通らず、電極C19からカソード電極4へ流れていることがわかる。   17 and 18, as in the first embodiment, in the SBD of the conventional structure, a current flows from the anode electrode 8 to the cathode electrode 4, but in the SBD of the present invention, the current does not pass through the electrode A5 but from the electrode C19 to the cathode. It can be seen that it flows to the electrode 4.

実施の形態3.
以下に、本発明の実施の形態3について説明する。
Embodiment 3 FIG.
The third embodiment of the present invention will be described below.

図19は、本発明の実施の形態3における、SBDの断面構造を示す図である。   FIG. 19 is a diagram showing a cross-sectional structure of the SBD in the third embodiment of the present invention.

実施の形態1と異なる点は、電極A5と電極B7(または電極C19)とが直接接触するよう平面的に形成されている点である。   The difference from the first embodiment is that the electrode A5 and the electrode B7 (or the electrode C19) are formed in a plane so as to be in direct contact with each other.

上記実施の形態では、電極A5と電極B7(または電極C19)とが直接接触しておらず、この間の領域の半導体層部分に寄生抵抗が生じていた(図1の寄生抵抗B参照)。   In the above embodiment, the electrode A5 and the electrode B7 (or the electrode C19) are not in direct contact, and a parasitic resistance is generated in the semiconductor layer portion in the region between them (see the parasitic resistance B in FIG. 1).

図1の場合には、カソード電極4とアノード電極8の電流経路に、寄生抵抗A9と寄生抵抗B10が存在する。   In the case of FIG. 1, a parasitic resistance A9 and a parasitic resistance B10 exist in the current path of the cathode electrode 4 and the anode electrode 8.

逆バイアス時のSBDの耐圧を確保するためには、カソード電極4と電極A5の距離が例えば0.1〜100μm程度必要であるため、寄生抵抗Aは有限の値Raを持つ。   In order to ensure the breakdown voltage of the SBD at the time of reverse bias, the distance between the cathode electrode 4 and the electrode A5 is required to be about 0.1 to 100 μm, for example, and therefore the parasitic resistance A has a finite value Ra.

寄生抵抗B10の値をRb、本発明のSBDの立上電圧をVth、立上電圧以上のバイアス電圧V0での電流が従来構造のSBDのK倍であるとすると、
If the value of the parasitic resistance B10 is Rb, the rising voltage of the SBD of the present invention is Vth, and the current at the bias voltage V0 equal to or higher than the rising voltage is K times that of the SBD of the conventional structure,

であれば、その動作電圧において従来構造より大きな電流が得られることになる。   If so, a current larger than that of the conventional structure can be obtained at the operating voltage.

実施例1から3においては上式の範囲で決まるように寄生抵抗B10の値を選ぶ必要がある。   In the first to third embodiments, it is necessary to select the value of the parasitic resistance B10 as determined by the range of the above equation.

抵抗値Rbは、AlGaN層3の高Al組成化、厚膜化、および、電極A5と電極B7(または電極C19)との間の短距離化により、低減可能である。   The resistance value Rb can be reduced by increasing the Al composition of the AlGaN layer 3, increasing the film thickness, and shortening the distance between the electrode A5 and the electrode B7 (or electrode C19).

この中で、電極A5と電極B7(電極C19)との間の短距離化は、立上電圧といったSBDの基本特性に変更を与えずに寄生抵抗B10を低減できるので、図19のように電極A5と電極B7(電極C19)を直接接触させることで、寄生抵抗B10を低減でき、従って順バイアス時の特性の良いSBDを得ることが可能である。   Among these, the shortening of the distance between the electrode A5 and the electrode B7 (electrode C19) can reduce the parasitic resistance B10 without changing the basic characteristics of the SBD such as the rising voltage. Therefore, as shown in FIG. By directly contacting A5 and the electrode B7 (electrode C19), the parasitic resistance B10 can be reduced, and therefore, an SBD with good characteristics at the time of forward bias can be obtained.

また、本実施の形態の構造は、電極B7(電極C19)が直接接触しているため、アノード電極8を別途作成しなくてもよく、製造コストおよび製造時の消費エネルギーを低減することができる。また、SBD構造の段差を減らすことができるので、SBD自体または配線などの製造歩留まりが向上する。   Further, in the structure of the present embodiment, since the electrode B7 (electrode C19) is in direct contact, the anode electrode 8 does not need to be separately prepared, and the manufacturing cost and the energy consumption during the manufacturing can be reduced. . Further, since the step of the SBD structure can be reduced, the manufacturing yield of SBD itself or wiring is improved.

実施の形態4.
以下、本発明の実施例の形態4について説明する。
Embodiment 4 FIG.
Embodiment 4 of the present invention will be described below.

図20は、本発明の実施の形態4における、SBDの断面構造を示す図である。   FIG. 20 is a diagram showing a cross-sectional structure of the SBD in the fourth embodiment of the present invention.

上記実施の形態と異なる点は、電極B7(または電極C19)が電極A5の上部に乗り上げるよう形成されている点である。   The difference from the above embodiment is that the electrode B7 (or electrode C19) is formed so as to run over the electrode A5.

上記実施の形態3では、電極A5と電極B7(または電極C19)の側壁が直接接触しているが、このような形状の場合、製造過程における電極の形成位置の制御が難しい。   In the third embodiment, the side walls of the electrode A5 and the electrode B7 (or the electrode C19) are in direct contact with each other. However, in such a shape, it is difficult to control the position where the electrode is formed in the manufacturing process.

図20の場合、電極A5を形成し、次に、電極A5に被い被せるように電極B7(または電極C19)を形成する。電極B7(電極C19)は電極A5に少しでも被さっていれば電気的に直接接続されるので、位置精度を精密の制御することなく製造することが可能である。また、アノード電極8を形成する工程が省略できる。   In the case of FIG. 20, the electrode A5 is formed, and then the electrode B7 (or electrode C19) is formed so as to cover the electrode A5. Since the electrode B7 (electrode C19) is electrically directly connected as long as it covers the electrode A5, it can be manufactured without precise control of the position accuracy. Further, the step of forming the anode electrode 8 can be omitted.

図21は、本実施の形態の変形例である。図では、図20とは逆に、電極B7(電極C19)を先に形成し、その一部にかかるように電極A5を形成している。   FIG. 21 is a modification of the present embodiment. In the figure, contrary to FIG. 20, the electrode B7 (electrode C19) is formed first, and the electrode A5 is formed so as to cover a part thereof.

実施の形態5.
以下、本発明の実施例の形態5について説明する。
Embodiment 5. FIG.
Embodiment 5 of the present invention will be described below.

図22は、本発明の実施の形態5における、SBDの断面構造を示す図である。   FIG. 22 is a diagram showing a cross-sectional structure of the SBD in the fifth embodiment of the present invention.

上記実施の形態1と異なる点は、電極B7(または電極C19)もAlGaN層3の溝(リセス)構造に形成され、さらに電極B7(または電極C19)の接合形成位置が電極A5より深く形成されている点である。   The difference from the first embodiment is that the electrode B7 (or electrode C19) is also formed in the groove (recess) structure of the AlGaN layer 3, and the junction formation position of the electrode B7 (or electrode C19) is formed deeper than the electrode A5. It is a point.

また、電極Aが、実施の形態1および2の計算(図8参照。)のように、AlGaN層3の溝(リセス)内に形成されている。   Further, the electrode A is formed in the groove (recess) of the AlGaN layer 3 as in the calculations of the first and second embodiments (see FIG. 8).

図22のSBDでは、電極B7(または電極C19)の接合界面からヘテロ接合界面までの距離が短くできるので、AlGaN層3内で発生する、図の垂直方向の電流径路部分の寄生抵抗を低減でき、同じ順バイアス電圧で流れる電流が大きくなるので、立上電圧がより小さくできる。   In the SBD of FIG. 22, since the distance from the junction interface of the electrode B7 (or the electrode C19) to the heterojunction interface can be shortened, the parasitic resistance of the current path portion in the vertical direction in the figure generated in the AlGaN layer 3 can be reduced. Since the current flowing with the same forward bias voltage increases, the rising voltage can be further reduced.

また、電極B7(または電極C19)がGaN層2に達しているので、その領域に2次元電子ガスの生成はなされないが、電極B7(または電極C19)の最下端の両側で直接2次元電子ガスの生成領域と接するので、2次元電子ガスの生成がない領域による寄生抵抗増加などはない。   Further, since the electrode B7 (or electrode C19) reaches the GaN layer 2, no two-dimensional electron gas is generated in the region, but two-dimensional electrons are directly generated on both sides of the lowermost end of the electrode B7 (or electrode C19). Since it is in contact with the gas generation region, there is no increase in parasitic resistance due to the region where the two-dimensional electron gas is not generated.

なお、図22では、電極B7(または電極C19)がGaN層2に達しているが、電極B7(または電極C19)の接合形成位置が電極A5より深く形成されていれば寄生抵抗は低減されるので、図の構造に限定されない。   In FIG. 22, the electrode B7 (or electrode C19) reaches the GaN layer 2, but if the junction formation position of the electrode B7 (or electrode C19) is formed deeper than the electrode A5, the parasitic resistance is reduced. Therefore, it is not limited to the structure of the figure.

実施の形態6.
以下、本発明の実施例の形態6について説明する。
Embodiment 6 FIG.
Embodiment 6 of the present invention will be described below.

図23は、本発明の実施の形態5における、SBDの断面構造を示す図である。   FIG. 23 is a diagram showing a cross-sectional structure of the SBD in the fifth embodiment of the present invention.

上記実施の形態1と異なる点は、AlGaN層がP型のAlGaN層3aであり、電極B7(電極C19)の下部およびカソード電極4の下部にN型領域が形成されている点である。   The difference from the first embodiment is that the AlGaN layer is a P-type AlGaN layer 3a, and an N-type region is formed below the electrode B7 (electrode C19) and below the cathode electrode 4.

このような構造は、例えば、まずP型AlGaN層3aをAlGaN層全体に形成し、その後、N型不純物を導入することによって形成する。   Such a structure is formed, for example, by first forming the P-type AlGaN layer 3a over the entire AlGaN layer and then introducing N-type impurities.

電極A5及びP型AlGaN層3aは、電子16に対するショットキー障壁が形成される条件で形成される。   The electrode A5 and the P-type AlGaN layer 3a are formed under the condition that a Schottky barrier for the electrons 16 is formed.

なお、図23においては、N−AlGaN層23を形成しているが、上記各実施の形態のように、形成しなくてもよい。 Although the N + -AlGaN layer 23 is formed in FIG. 23, it may not be formed as in the above embodiments.

実施の形態7.
以下、本発明の実施例の形態7について説明する。
Embodiment 7 FIG.
Hereinafter, a seventh embodiment of the present invention will be described.

図24は、本発明の実施の形態7における、SBDの断面構造を示す図である。   FIG. 24 shows a cross-sectional structure of the SBD in the seventh embodiment of the present invention.

上記実施の形態6と異なる点は、GaN層2の溝(リセス)構造内に電極A5とAlGaN層3とが形成されている点、基板が導電性基板22となっている点、およびカソード電極4が基板22の図の下側に形成されている点である。   The difference from the sixth embodiment is that the electrode A5 and the AlGaN layer 3 are formed in the groove (recess) structure of the GaN layer 2, the substrate is the conductive substrate 22, and the cathode electrode. Reference numeral 4 denotes a point formed on the lower side of the substrate 22 in the figure.

SBDの基本的な動作原理は、電極B7(電極C19)からカソード電極4に至る電流径路が実施の形態1と異なり図の縦方向となる点が異なるだけで、実施の形態1と同様である。   The basic operation principle of the SBD is the same as that of the first embodiment except that the current path from the electrode B7 (electrode C19) to the cathode electrode 4 is different from that of the first embodiment and is in the vertical direction of the drawing. .

本実施の形態においては、基板を導電性基板22とすることで、カソード電極4を基板の裏面側に形成できるため、SBDの平面的なサイズが上記各実施の形態より小さくできる。   In the present embodiment, since the cathode electrode 4 can be formed on the back side of the substrate by using the conductive substrate 22 as the substrate, the planar size of the SBD can be made smaller than those in the above embodiments.

なお、図のように、AlGaN層3が電極B7(電極C19)の底部とGaN層2の間にあっても本発明の目的が得られる。この場合、B7(電極C19)の直下にN−GaN層(図示しない)を形成してもよい。 As shown in the figure, the object of the present invention can be obtained even when the AlGaN layer 3 is between the bottom of the electrode B7 (electrode C19) and the GaN layer 2. In this case, an N + -GaN layer (not shown) may be formed immediately below B7 (electrode C19).

実施の形態8.
以下、本発明の実施例の形態8について説明する。
Embodiment 8 FIG.
Hereinafter, an eighth embodiment of the present invention will be described.

図25は、本発明の実施の形態8における、SBDの断面構造を示す図である。   FIG. 25 shows a cross-sectional structure of the SBD in the eighth embodiment of the present invention.

上記実施の形態4と異なる点は、電極A5がGaN層2に接している点である。本実施の形態においては、GaN層2はN型もしくはP型のどちらでもよい。   The difference from the fourth embodiment is that the electrode A5 is in contact with the GaN layer 2. In the present embodiment, the GaN layer 2 may be either N-type or P-type.

本実施の形態の場合、電極A5の下方にAlGaN層3がないため、障壁A13(図3または図11参照。)を高くでき、逆バイアス時の電流(リーク電流)の少ないSBD特性が得られる。   In the case of the present embodiment, since there is no AlGaN layer 3 below the electrode A5, the barrier A13 (see FIG. 3 or FIG. 11) can be increased, and an SBD characteristic with little current (leakage current) at the time of reverse bias can be obtained. .

また、電極A5がヘテロ接合界面と接しているが、GaN層とのショットキー接合および空乏層の存在とによりヘテロ接合界面の電子ガスは枯渇しているので、ショットキー接合の立上電圧より低い順バイアス電圧時に電極A5に電流は流れにくいままとなる。   In addition, although the electrode A5 is in contact with the heterojunction interface, the electron gas at the heterojunction interface is depleted due to the presence of the Schottky junction with the GaN layer and the depletion layer, so that it is lower than the rising voltage of the Schottky junction. When the forward bias voltage is applied, the current hardly flows through the electrode A5.

なお、電極B7(電極C19)とGaN層2との間に、SiO、SiNまたはAlNなどの絶縁膜が、例えば1〜50nm程度存在してもよく、図の構造に限定されない。   An insulating film such as SiO, SiN, or AlN may be present between the electrode B7 (electrode C19) and the GaN layer 2, for example, and is not limited to the illustrated structure.

また、図では上記実施の形態4において電極A5が電極B7(電極C19)に接するように形成した場合を示しているが、他の実施の形態に対して適用してもよい。   Moreover, although the figure shows the case where the electrode A5 is formed so as to be in contact with the electrode B7 (electrode C19) in the fourth embodiment, the present invention may be applied to other embodiments.

実施の形態9.
以下、本発明の実施例の形態9について説明する。
Embodiment 9 FIG.
The ninth embodiment of the present invention will be described below.

図26は、本発明の実施の形態7における、SBDの断面構造を示す図である。   FIG. 26 is a diagram showing a cross-sectional structure of the SBD in the seventh embodiment of the present invention.

図において、24はGaN層、23はN−GaN層である。 In the figure, 24 is a GaN layer, and 23 is an N + -GaN layer.

実施の形態1と異なる点は、AlGaN層3がなく、カソード電極4の下に高濃度なN型不純物をドーピングしたN+GaN層23があることである。   The difference from the first embodiment is that there is no AlGaN layer 3 and there is an N + GaN layer 23 doped with a high concentration N-type impurity under the cathode electrode 4.

この構造では、ヘテロ接合界面の電子ガスを枯渇させる必要がないので電極A5の下方に空乏層が広がりやすく、従って、逆バイアス時における電流、即ちリーク電流、をより低減できる。   In this structure, since it is not necessary to deplete the electron gas at the heterojunction interface, the depletion layer tends to spread below the electrode A5, and therefore the current at the time of reverse bias, that is, the leakage current can be further reduced.

なお、電極B7または電極C19の下にもN型不純物濃度の異なる領域を形成して、オーミック性の改善や障壁C20の高さを調整することも可能である。   Note that regions having different N-type impurity concentrations can also be formed under the electrode B7 or the electrode C19 to improve ohmic properties and adjust the height of the barrier C20.

実施の形態10.
以下、本発明の実施例の形態10について説明する。
Embodiment 10 FIG.
Hereinafter, a tenth embodiment of the present invention will be described.

本実施の形態においては、上記実施の形態1のSBD(図1および図2参照)と同様な構造を用いる。   In the present embodiment, a structure similar to that of the SBD of the first embodiment (see FIGS. 1 and 2) is used.

但し、本実施の形態では、逆バイアスおよびゼロバイアス時において、空乏層の存在により、ヘテロ接合界面の一部の領域で2次元電子ガスが消失して不連続な2次元電子ガス領域が形成される。また、ショットキー接合の立上電圧より低い順バイアス電圧(この場合できるだけゼロバイアスに近い電圧が望ましい。)において、上記一部領域の空乏層が後退することで接合界面に2次元電子ガスを発生させ連続(ないしは連結)した2次元電子ガス領域が形成される。すなわち、バイアス電圧の正/負で、電子ガスの存在する領域が連続/不連続となるように、電極および半導体層の形成条件(材料、不純物濃度、膜厚など)が設定される。   However, in the present embodiment, at the time of reverse bias and zero bias, due to the presence of the depletion layer, the two-dimensional electron gas disappears in a partial region of the heterojunction interface and a discontinuous two-dimensional electron gas region is formed. The In addition, at a forward bias voltage lower than the rise voltage of the Schottky junction (in this case, a voltage as close to zero bias as possible is desirable), the depletion layer in the partial region recedes to generate two-dimensional electron gas at the junction interface. A continuous (or connected) two-dimensional electron gas region is formed. That is, the formation conditions (material, impurity concentration, film thickness, etc.) of the electrode and the semiconductor layer are set so that the region where the electron gas exists is continuous / discontinuous with positive / negative bias voltage.

例えば、逆バイアスおよびゼロバイアス時には、ヘテロ接合界面に空乏層が達し電子を枯渇させSBDの電流径路の抵抗を大きくし、ゼロバイアスに近い順バイアス時においては、空乏層がヘテロ接合界面に達しないようにしSBDの抵抗を小さくするよう形成する。さらに、半導体層の不純物濃度を低くし、2次元電子ガスがない場合のヘテロ接合界面付近の抵抗率を2次元電子ガスがある場合に比べ大きくする。   For example, at the time of reverse bias and zero bias, the depletion layer reaches the heterojunction interface, depletes electrons and increases the resistance of the current path of the SBD, and at the time of forward bias close to zero bias, the depletion layer does not reach the heterojunction interface In this way, the resistance of the SBD is reduced. Furthermore, the impurity concentration of the semiconductor layer is lowered, and the resistivity near the heterojunction interface when there is no two-dimensional electron gas is increased as compared with the case where there is a two-dimensional electron gas.

このように形成したSBDでは、逆バイアスおよび低いゼロバイアス時には、2次元電子ガスのない領域により、カソード電極からアノード電極に至る電流径路が高抵抗となるので、電流が少ない。   In the SBD formed in this way, at the time of reverse bias and low zero bias, the current path from the cathode electrode to the anode electrode becomes high resistance due to the region where there is no two-dimensional electron gas, so that the current is small.

また、逆バイアス電圧が大きくなるに従い、空乏層の領域が拡大しそれに応じて2次元電子ガス領域が減少するので、高抵抗領域が拡大し、電流がさらに流れにくくなる。   Further, as the reverse bias voltage increases, the depletion layer region expands and the two-dimensional electron gas region decreases accordingly, so that the high resistance region expands and current does not flow easily.

一方、順バイアス時には、電流径路の2次元電子ガス領域が連結し低抵抗となるので、ショットキー接合の立上電圧より低い電圧から、逆バイアス時に比べて大きな電流が流れる。ショットキー接合の立上電圧より高い電圧では、実施の形態1と同様に電極A5(ショットキー接合)を介しても電流が流れる。   On the other hand, at the time of forward bias, since the two-dimensional electron gas region of the current path is connected and becomes low resistance, a large current flows from a voltage lower than the rising voltage of the Schottky junction as compared with the reverse bias. At a voltage higher than the rising voltage of the Schottky junction, a current flows through the electrode A5 (Schottky junction) as in the first embodiment.

以上のように、SBD動作のバイアス電圧依存性に非線形性が生じ、ダイオードとしての特性が得られる。また、立上電圧が従来よりも低いSBDが得られる。   As described above, nonlinearity occurs in the bias voltage dependency of the SBD operation, and the characteristics as a diode can be obtained. In addition, an SBD with a rising voltage lower than that of the prior art can be obtained.

実施の形態11.
上記各実施の形態では、本発明のSBD単体の構造および動作について説明したが、1つ以上の本発明のSBDに、周辺回路の要素として、例えば信号入出力用のインピーダンス整合回路、抵抗、容量、インダクタ、高調波信号の波形を制御するためのマイクロストリップ線路の一部または全部を組み合わせて整流回路を構成してもよく、高周波信号を整流する場合の効率がさらに向上する。その場合、上記周辺回路の要素を本発明のSBD基板1上に集積し、ICモジュールを構成するといった、実装形態について各種の変形が可能である。
Embodiment 11 FIG.
In each of the above embodiments, the structure and operation of the single SBD of the present invention have been described. One or more SBDs of the present invention include, for example, an impedance matching circuit, a resistor, and a capacitor for signal input / output as elements of peripheral circuits. The rectifier circuit may be configured by combining some or all of the inductor and the microstrip line for controlling the waveform of the harmonic signal, and the efficiency in rectifying the high-frequency signal is further improved. In that case, various modifications can be made to the mounting form such that the components of the peripheral circuit are integrated on the SBD substrate 1 of the present invention to constitute an IC module.

また、上記各実施の形態に関わるSBD、IC、ICモジュールのいずれか1つまたは複数を、整流素子としてダイオードを使用する整流回路を備えた各種電子装置、例えばスイッチングレギュレータなどの電源装置、非接触型充電器内蔵携帯機器、上記非特許文献1に記載の信号伝送装置RF−DCコンバータなど、のダイオードまたは整流回路に用いることが可能である。   In addition, any one or more of the SBD, IC, and IC module related to each of the above embodiments, various electronic devices including a rectifier circuit that uses a diode as a rectifier, for example, a power supply device such as a switching regulator, a non-contact It can be used for a diode or a rectifier circuit such as a portable device with a built-in charger and the signal transmission device RF-DC converter described in Non-Patent Document 1 above.

これにより、上記各種電子装置の電力消費を低減することができる。   Thereby, the power consumption of the various electronic devices can be reduced.

なお、上記整流回路の回路構成および上記各種電子装置の構成としては、上記非特許文献1のような従来から知られた構成でもあっても、あるいは新規な構成であってもよく、上記例示に限定されない。   Note that the circuit configuration of the rectifier circuit and the configurations of the various electronic devices may be a conventionally known configuration such as Non-Patent Document 1 or a new configuration, and are exemplified in the above examples. It is not limited.

なお、上記各実施の形態では、カソード電極4と電極B7(または電極C19)との間に電極Aが1つ形成されているが、各々を複数個まとめて形成してもよく、上記実施の形態に限定されない。   In each of the above embodiments, one electrode A is formed between the cathode electrode 4 and the electrode B7 (or electrode C19), but a plurality of each may be formed together. The form is not limited.

例えば、図1に示した電極A、Bの配置をABAと表現した場合、ABB・・BA、ABABA、ABAAABAなどの構成が可能である。   For example, when the arrangement of the electrodes A and B shown in FIG. 1 is expressed as ABA, a configuration such as ABB ·· BA, ABABA, ABAAABA, or the like is possible.

複数個形成すると、図3の障壁A13と障壁B14が実効的に高くなり、SBDのオン抵抗は高くなるが耐圧は向上するという、トレードオフの関係を有するので、SBDの各種適用条件・装置に応じて要求される障壁高さを調整し、最適なSBDを使用することができる。   When a plurality of the barriers are formed, the barrier A13 and the barrier B14 in FIG. 3 are effectively increased, and the on-resistance of the SBD is increased, but the breakdown voltage is improved. Accordingly, the required barrier height can be adjusted, and an optimum SBD can be used.

なお、上記障壁の高さは、アノード電極の金属の選択で調整可能であるが限界があるため、障壁の高さを調整するために電極の数を調整してもよい。   Although the height of the barrier can be adjusted by selecting the metal of the anode electrode, there is a limit. Therefore, the number of electrodes may be adjusted to adjust the height of the barrier.

また、各実施の形態の差異点については、他の実施の形態に適用可能であり、実施の形態の構造に限定されない。   In addition, the difference between each embodiment can be applied to other embodiments, and is not limited to the structure of the embodiment.

例えば、実施の形態1ないし4に示した電極構造の差異点と、実施の形態5以降に示した半導体層構造(基板構造含む)の差異点とを組合せることが可能である。   For example, the difference between the electrode structures shown in the first to fourth embodiments and the difference between the semiconductor layer structures (including the substrate structure) shown in the fifth and subsequent embodiments can be combined.

1 基板、2 GaN層(III−V族半導体層)、3 AlGaN層(III−V族半導体層)、4 カソード電極、5 電極A(ショットキー電極)、6 保護膜(絶縁膜)、7 電極B(オーミック電極)、8 アノード電極、9 寄生抵抗A、10 寄生抵抗B、11 活性領域、12 アノード電圧(0V)、13 障壁A、14 障壁B、15 アノード電圧(正)、16 電子、17 電子の流れ、18 アノード電圧(負)、19 電極C(非オーミック)、20 障壁C、21 障壁D、22 導電性基板、23 N+GaN層、24 GaN層   1 substrate, 2 GaN layer (III-V semiconductor layer), 3 AlGaN layer (III-V semiconductor layer), 4 cathode electrode, 5 electrode A (Schottky electrode), 6 protective film (insulating film), 7 electrode B (ohmic electrode), 8 anode electrode, 9 parasitic resistance A, 10 parasitic resistance B, 11 active region, 12 anode voltage (0V), 13 barrier A, 14 barrier B, 15 anode voltage (positive), 16 electrons, 17 Electron flow, 18 anode voltage (negative), 19 electrode C (non-ohmic), 20 barrier C, 21 barrier D, 22 conductive substrate, 23 N + GaN layer, 24 GaN layer

Claims (10)

基板と、
前記基板の一主面上に形成されたIII−V族化合物半導体層と、
前記III−V族化合物半導体層上に形成され、前記III−V族化合物半導体層との第1の接合部にショットキー接合が形成された第1の電極と、
前記III−V族化合物半導体層上に形成され、前記III−V族化合物半導体層との第2の接合部に、オーミック接合、または接合界面の障壁の高さが前記ショットキー接合のショットキー障壁より低い第2のエネルギー障壁を有する非オーミック接合、が形成された第2の電極と、
前記III−V族化合物半導体層に接続されたカソード電極と、
を備え、
前記第1の電極および前記第2の電極は、同一のアノード電極を構成し、
前記第1の接合部は、前記第2の接合部と前記カソード電極との間に形成され
前記III−V族化合物半導体層は、GaN系半導体層と、前記GaN系半導体層上に形成されたAlGaN系半導体層とを含み、
(1)前記GaN系半導体層に達する前記AlGaN系半導体層の溝の内部において、前記第1の電極もしくは前記第2の電極が前記GaN系半導体層上に形成され、または、(2)前記基板に達する前記GaN系半導体層の溝の内部において、前記AlGaN系半導体層が前記溝の内面上および前記基板上に形成されるとともに前記第1の電極が前記AlGaN系半導体層上に形成された
ことを特徴とするショットキーバリアダイオード。
A substrate,
A III-V group compound semiconductor layer formed on one main surface of the substrate;
A first electrode formed on the III-V compound semiconductor layer and having a Schottky junction formed at a first junction with the III-V compound semiconductor layer;
A Schottky barrier of the Schottky junction is formed on the III-V compound semiconductor layer, and the second junction with the III-V compound semiconductor layer has an ohmic junction or a barrier height at the junction interface. A second electrode formed with a non-ohmic junction having a lower second energy barrier;
A cathode electrode connected to the III-V compound semiconductor layer;
With
The first electrode and the second electrode constitute the same anode electrode,
The first joint is formed between the second joint and the cathode electrode ,
The III-V compound semiconductor layer includes a GaN-based semiconductor layer and an AlGaN-based semiconductor layer formed on the GaN-based semiconductor layer,
(1) The first electrode or the second electrode is formed on the GaN-based semiconductor layer inside the groove of the AlGaN-based semiconductor layer reaching the GaN-based semiconductor layer, or (2) the substrate The AlGaN-based semiconductor layer is formed on the inner surface of the groove and the substrate, and the first electrode is formed on the AlGaN-based semiconductor layer. A Schottky barrier diode characterized by
前記第1の接合部の形成に伴って前記III−V族化合物半導体層に生じた空乏層により、前記III−V族化合物半導体層中の電子の前記カソード電極側から前記アノード電極側への移動に対する第3のエネルギー障壁と、前記アノード電極側から前記カソード電極側への電子の移動に対する第4のエネルギー障壁とが生じる
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
Due to the depletion layer generated in the group III-V compound semiconductor layer with the formation of the first junction, electrons in the group III-V compound semiconductor layer move from the cathode electrode side to the anode electrode side. 2. A Schottky barrier diode according to claim 1, wherein a third energy barrier with respect to and a fourth energy barrier against movement of electrons from the anode electrode side to the cathode electrode side are generated.
前記第1の接合部の形成に伴って前記III−V族化合物半導体層に生じた空乏層により、前記第1の接合部と前記第2の接合部との間の領域の前記III−V族化合物半導体層の伝導帯の底のエネルギー準位が、前記カソード電極および前記アノード電極のフェルミ準位より上にある領域を生じる
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
The III-V group in a region between the first junction and the second junction due to a depletion layer generated in the III-V compound semiconductor layer with the formation of the first junction. 2. The Schottky barrier diode according to claim 1, wherein a region in which an energy level at a bottom of a conduction band of the compound semiconductor layer is above a Fermi level of the cathode electrode and the anode electrode is generated.
前記第1の接合部の形成に伴って前記III−V族化合物半導体層に生じた空乏層により、逆バイアス時およびゼロバイアス時における前記カソード電極と前記アノード電極との間の前記III−V族化合物半導体層の電流径路の抵抗が、順バイアス時より大きい
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
The III-V group between the cathode electrode and the anode electrode at the time of reverse bias and zero bias is caused by a depletion layer generated in the III-V compound semiconductor layer with the formation of the first junction. The Schottky barrier diode according to claim 1, wherein the resistance of the current path of the compound semiconductor layer is larger than that in forward bias.
少なくとも逆バイアス時およびゼロバイアス時において、前記第1の接合部の形成に伴って前記III−V族化合物半導体層に生じた空乏層により、前記GaN系半導体層と前記AlGaN系半導体層とのヘテロ接合界面の一部で2次元電子ガスの発生が抑圧される
ことを特徴とする請求項に記載のショットキーバリアダイオード。
Both during reverse bias and at zero bias less, by the first depletion layer with the formation of the joint occurring in the Group III-V compound semiconductor layer, and the GaN-based semiconductor layer and the AlGaN based semiconductor layer 2. The Schottky barrier diode according to claim 1 , wherein generation of a two-dimensional electron gas is suppressed at a part of the heterojunction interface.
前記第2のエネルギー障壁は、ゼロバイアス時の前記第3および前記第4のエネルギー障壁より障壁の高さが小さい
ことを特徴とする、請求項に記載のショットキーバリアダイオード。
The Schottky barrier diode according to claim 2 , wherein the second energy barrier has a smaller barrier height than the third and fourth energy barriers at zero bias.
前記第1の電極と前記第2の電極とが直接接触している
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
The Schottky barrier diode according to claim 1, wherein the first electrode and the second electrode are in direct contact.
前記第2の電極の一部は、前記第1の電極の上部に乗り上げている
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
2. The Schottky barrier diode according to claim 1, wherein a part of the second electrode rides on an upper portion of the first electrode.
前記第1の電極の一部は、前記第2の電極の上部に乗り上げている
ことを特徴とする請求項1に記載のショットキーバリアダイオード。
2. The Schottky barrier diode according to claim 1, wherein a part of the first electrode rides on an upper part of the second electrode.
請求項1ないし請求項のいずれかに記載のショットキーバリアダイオードを整流素子として用いた整流回路を備えた
ことを特徴とする電子装置。
Electronic device characterized by comprising a rectifying circuit using a schottky barrier diode according as the rectifying element to any one of claims 1 to 9.
JP2013086264A 2013-04-17 2013-04-17 Schottky barrier diode and electronic device using the same Active JP6146104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013086264A JP6146104B2 (en) 2013-04-17 2013-04-17 Schottky barrier diode and electronic device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013086264A JP6146104B2 (en) 2013-04-17 2013-04-17 Schottky barrier diode and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2014212151A JP2014212151A (en) 2014-11-13
JP6146104B2 true JP6146104B2 (en) 2017-06-14

Family

ID=51931707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013086264A Active JP6146104B2 (en) 2013-04-17 2013-04-17 Schottky barrier diode and electronic device using the same

Country Status (1)

Country Link
JP (1) JP6146104B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236406A1 (en) * 2017-06-24 2018-12-27 Intel Corporation Group iii-nitride heterostructure diodes
US11373995B2 (en) 2017-09-29 2022-06-28 Intel Corporation Group III-nitride antenna diode
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4398780B2 (en) * 2004-04-30 2010-01-13 古河電気工業株式会社 GaN-based semiconductor device
JP2008108870A (en) * 2006-10-25 2008-05-08 Sharp Corp Rectifier
JP2008172055A (en) * 2007-01-12 2008-07-24 Sharp Corp Nitride semiconductor device and power conversion device using it
JP5209018B2 (en) * 2010-09-30 2013-06-12 株式会社東芝 Nitride semiconductor device

Also Published As

Publication number Publication date
JP2014212151A (en) 2014-11-13

Similar Documents

Publication Publication Date Title
JP6685476B2 (en) Oxide semiconductor device and method for manufacturing oxide semiconductor device
US7786511B2 (en) Semiconductor device with Schottky and ohmic electrodes in contact with a heterojunction
JP6371986B2 (en) Nitride semiconductor structure
JP5175872B2 (en) Semiconductor rectifier
KR100573720B1 (en) Power semiconductor device
JP6522102B2 (en) Field effect diode and method of manufacturing the same
JP6665157B2 (en) Nitride semiconductor device
JP5037594B2 (en) Field effect transistor
TW201806165A (en) III-Nitride devices including a graded depleting layer
JP2008108870A (en) Rectifier
JP2009054685A (en) Nitride semiconductor device and power converter including the same
JPWO2017138505A1 (en) Semiconductor device
JP2009200096A (en) Nitride semiconductor device and power conversion apparatus including the same
JP2007048866A (en) Nitride semiconductor element
CN104347698A (en) Semiconductor device
JP2007180143A (en) Nitride semiconductor element
JP2014078570A (en) Rectifier circuit and semiconductor device
TW201806164A (en) A high power semiconductor device
CN104916679A (en) Semiconductor device
JP4873448B2 (en) Rectifier diode
JP6146104B2 (en) Schottky barrier diode and electronic device using the same
JP2013232578A (en) Schottky barrier diode
JP5720000B2 (en) Nitride semiconductor device
JP2016018939A (en) Schottky barrier diode formed on nitride semiconductor substrate
CN108831932B (en) Transverse MIS-Schottky mixed anode diode of gallium nitride

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R151 Written notification of patent or utility model registration

Ref document number: 6146104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250