JP6142510B2 - 情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム - Google Patents
情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム Download PDFInfo
- Publication number
- JP6142510B2 JP6142510B2 JP2012251059A JP2012251059A JP6142510B2 JP 6142510 B2 JP6142510 B2 JP 6142510B2 JP 2012251059 A JP2012251059 A JP 2012251059A JP 2012251059 A JP2012251059 A JP 2012251059A JP 6142510 B2 JP6142510 B2 JP 6142510B2
- Authority
- JP
- Japan
- Prior art keywords
- setting information
- storage
- information
- unit
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Stored Programmes (AREA)
Description
自装置に関する設定情報である原始設定情報を記憶する第1記憶部以外の第2記憶部及び第3記憶部の空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がある場合は、当該何れかの記憶部における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶部を含む前記記憶部へ関連付けて格納し、
何れかの前記記憶部が交換された際に、交換されなかった記憶部における前記設定情報を基に、交換された記憶部に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶部に格納する
ことを特徴とする。
自装置に関する設定情報である原始設定情報を記憶する第1記憶手以外の第2記憶手段及び第3記憶手段における空き容量を情報格納制御手段によって、
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がある場合は、当該何れかの記憶手段における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶手段を含む前記記憶手段へ関連付けて格納し、
何れかの前記記憶手段が交換された際に、交換されなかった記憶手段における前記設定情報を基に、交換された記憶手段に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶手段に格納することを特徴とする。
本発明の第1の実施形態の構成について説明する。図1は、本発明の第1の実施形態に係る情報格納制御装置1における機能を概念的に表すブロック図である。
次に、第1の実施形態を基本とする第2の実施形態について図3乃至図7を参照して説明する。
(以下同様)。
上述した第2の実施形態において、保守交換されたモジュールを特定する別の方法として、全てのモジュール内に自モジュールを除く他モジュールのモジュール特定情報を表す識別子(Identifire:以下、「ID」と略称する)を保持しておく方法がある。
次に、第1及び第2の実施形態を基本とする、第3の実施形態について図8を参照して説明する。図8は、本実施形態に係る情報格納制御装置100(図5)において分割して格納された設定情報SIを復元する処理を行なうプログラム(図2及び図6)が動作する情報処理装置400の構成を例示する図である。
(付記1)
自装置に関する設定情報である原始設定情報を記憶する第1記憶部以外の第2記憶部及び第3記憶部の空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がある場合は、当該何れかの記憶部における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶部を含む前記記憶部へ関連付けて格納し、
何れかの前記記憶部が交換された際に、交換されなかった記憶部における前記設定情報を基に、交換された記憶部に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶部に格納する
ことを特徴とする情報格納制御装置。
(付記2)
前記原始設定情報を、所定の記憶容量の単位である単位設定情報毎に分割した前記分割設定情報を、分割した状態で、前記第1記憶部を含む記憶部のうちの少なくとも2つの記憶部に関連付けてそれぞれ格納し、当該2つの記憶部に格納された前記分割設定情報における単位設定情報同士で排他的論理和の演算を行い、該演算により求められた、前記原始設定情報に対して冗長なデータである冗長設定情報を前記2つの記憶部とは別の記憶部における対応する単位設定情報毎に格納することを特徴とする付記1に記載の情報格納制御装置。
(付記3)
前記何れかの記憶部が交換された際に、前記交換された記憶部が前記分割設定情報を格納する場合は、前記交換されなかった分割設定情報と前記冗長設定情報との対応する単位設定情報毎に排他的論理和の逆演算を行なって前記復元された設定情報を生成し、生成された当該復元された設定情報を、前記交換された分割設定情報を格納する記憶部における対応する単位設定情報毎に格納し、前記交換された記憶部が前記冗長設定情報を格納する場合は、前記交換されなかった分割設定情報同士での対応する単位設定情報毎に排他的論理和の演算を行なって前記復元された設定情報を生成し、生成された当該復元された設定情報を、前記交換された冗長設定情報を格納する記憶部における対応する単位設定情報毎に格納することを特徴とする付記1若しくは付記2に記載の情報格納制御装置。
(付記4)
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する記憶部がある場合は、当該記憶部における空き容量のある記憶領域へ前記原始設定情報を複写し、何れかの前記記憶部が交換された際に、交換されなかった記憶部における前記原始設定情報を、交換された記憶部に格納することを特徴とする付記1に記載の情報格納制御装置。
(付記5)
前記原始設定情報が有する記憶容量より大きい前記空き容量を有する記憶部がない場合は、前記原始設定情報を分割した前記分割設定情報と該分割設定情報を基に生成した前記冗長設定情報とから成る前記設定情報を分割した状態で前記第1記憶部を含む前記記憶部へ関連付けて格納する際の記憶部の数は、少なくとも3つであることを特徴とする付記1乃至付記3の何れか1つに記載の情報格納制御装置。
(付記6)
故障した前記記憶部が複数ある場合に、交換対象の記憶部を交換する度に前記復元された設定情報を格納することを複数回分繰り返すことを特徴とする付記1乃至付記5の何れか1つに記載情報格納制御装置。
(付記7)
前記記憶部は、個々の機能を有する機能部品に搭載された書き換え可能なメモリであって、当該機能部品を識別する識別名及びその機能部品を構成する基板に関する版数情報を記録するレビジョンメモリにおける残りの空き容量が成す記憶領域に前記設定情報が格納されることを特徴とする付記1乃至付記6の何れか1つに記載の情報格納制御装置。
(付記8)
前記記憶部への前記設定情報の格納が完了したか否かを表す設定情報識別子を用いて判断ることを特徴とする付記1乃至付記7の何れか1つに記載の情報格納制御装置。
(付記9)
全ての記憶部に自記憶部を除く他記憶部を特定する特定情報を付加して保持し、何れかの前記記憶部が交換された際に、前記自記憶部が有する特定情報と前記他記憶部が有する特定情報の異同に応じて前記自記憶部が交換されたか否かを識別することを特徴とする付記1若しくは付記3若しくは付記4の何れか1つに記載の情報格納制御装置。
(付記10)
前記情報格納制御装置は、通電中若しくは無通電中に依らずに、前記記憶部が交換されたことを当該記憶部の在否を表す在否信号を基に判断することを特徴とする付記1乃至付記9の何れか1つに記載の情報格納制御装置。
(付記11)
自装置に関する設定情報である原始設定情報を記憶する第1記憶手以外の第2記憶手段及び第3記憶手段における空き容量を情報格納制御手段によって、
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がある場合は、当該何れかの記憶手段における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶手段を含む前記記憶手段へ関連付けて格納し、
何れかの前記記憶手段が交換された際に、交換されなかった記憶手段における前記設定情報を基に、交換された記憶手段に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶手段に格納することを特徴とする情報格納制御装置の制御方法。
(付記12)
自装置に関する設定情報である原始設定情報を記憶する第1記憶手段以外の第2記憶手段及び第3記憶手段における空き容量を情報格納制御手段によって調べて、何れかの記憶手段に設定情報を格納する制御を行なうコンピュータ・プログラムであって、そのコンピュータ・プログラムによって、
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がある場合は、当該何れかの記憶手段における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶手段を含む前記記憶手段へ関連付けて格納し、
何れかの前記記憶手段が交換された際に、交換されなかった記憶手段における前記設定情報を基に、交換された記憶手段に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該該設定情報を交換された記憶手段に格納する処理を、
コンピュータに実現させるコンピュータ・プログラム。
2 情報格納制御部
3 第1記憶部
4 第2記憶部
5 第3記憶部
100 情報格納制御装置
110 マネジメントモジュール
111 BMCコントローラ
112 記憶部(NvRAM)
113 記憶部(RevROM)
114 記憶部(空き領域)
115 セーブデータ
116 リストアデータ
117 記録媒体
120 ベースモジュール
121 記憶部(RevROM)
122 記憶部(空き領域)
130 ファンモジュール
131 記憶部(RevROM)
132 記憶部(空き領域)
140 プロセッサメモリモジュール
141 記憶部(RevROM)
142 記憶部(空き領域)
210 マネジメントモジュール
211 BMCコントローラ
212 記憶部(NvRAM)
213 記憶部(RevROM)
214 記憶部(空き領域)
215 設定情報識別子
216 設定情報
220 ベースモジュール
221 記憶部(RevROM)
222 記憶部(空き領域)
223 設定情報識別子
224 設定情報
230 ファンモジュール
231 記憶部(RevROM)
232 記憶部(空き領域)
233 設定情報識別子
234 設定情報
240 プロセッサメモリモジュール
241 記憶部(RevROM)
242 記憶部(空き領域)
243 設定情報識別子
244 設定情報
310 マネジメントモジュール
311 BMCコントローラ
312 記憶部(NvRAM)
313 記憶部(RevROM)
314 記憶部(空き領域)
315 設定情報識別子
316 設定情報
320 ベースモジュール
321 記憶部(RevROM)
322 記憶部(設定領域)
323 設定情報識別子
324 設定情報
330 ファンモジュール
331 記憶部(RevROM)
332 記憶部(設定領域)
333 設定情報識別子
334 設定情報
340 プロセッサメモリモジュール
341 記憶部(RevROM)
342 記憶部(設定領域)
343 設定情報識別子
344 設定情報
400 情報処理装置
401 SVP
402 メモリ
403 設定情報処理プログラム
404 不揮発性記憶装置
405 記憶媒体リーダライタ
406 データバス
407 通信インタフェース
408 入出力コントローラ
409 ディスプレー
410 記憶媒体
411 設定情報分割処理
412 設定情報復元処理
413 KB/マウス
414 マネジメントモジュール
415 ベースモジュール
416 ファンモジュール
417 プロセッサメモリモジュール
418 サブデータバス
419 サブ通信インタフェース
420 設定情報記憶部
421 I2Cバス
501 CPU
502 メインメモリ
Claims (9)
- 自装置に関する設定情報である原始設定情報を記憶する第1記憶部以外の第2記憶部及び第3記憶部の空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がある場合は、当該何れかの記憶部における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶部がない場合は、
前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶部を含む前記記憶部へ関連付けて格納する際に、
前記原始設定情報を、所定の記憶容量の単位である単位設定情報毎に分割した前記分割設定情報を、分割した状態で、前記第1記憶部を含む記憶部のうちの少なくとも2つの記憶部に関連付けてそれぞれ格納し、当該2つの記憶部に格納された前記分割設定情報における単位設定情報同士で排他的論理和の演算を行い、該演算により求められた、前記冗長設定情報を前記2つの記憶部とは別の記憶部における対応する単位設定情報毎に格納し、
何れかの前記記憶部が交換された際に、交換されなかった記憶部における前記設定情報を基に、交換された記憶部に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶部に格納する情報格納制御部
を備える情報格納制御装置。 - 前記情報格納制御部は、
前記何れかの記憶部が交換された際に、前記交換された記憶部が前記分割設定情報を格納する場合は、前記交換されなかった分割設定情報と前記冗長設定情報との対応する単位設定情報毎に排他的論理和の逆演算を行なって前記復元された設定情報を生成し、生成された当該復元された設定情報を、前記交換された分割設定情報を格納する記憶部における対応する単位設定情報毎に格納し、前記交換された記憶部が前記冗長設定情報を格納する場合は、前記交換されなかった分割設定情報同士での対応する単位設定情報毎に排他的論理和の演算を行なって前記復元された設定情報を生成し、生成された当該復元された設定情報を、前記交換された冗長設定情報を格納する記憶部における対応する単位設定情報毎に格納する請求項1に記載の情報格納制御装置。 - 前記情報格納制御部は、
前記原始設定情報が有する記憶容量より大きい前記空き容量を有する記憶部がない場合は、前記原始設定情報を分割した前記分割設定情報と該分割設定情報を基に生成した前記冗長設定情報とから成る前記設定情報を分割した状態で前記第1記憶部を含む前記記憶部へ関連付けて格納する際の記憶部の数は、少なくとも3つである請求項1または請求項2に記載の情報格納制御装置。 - 前記情報格納制御部は、
故障した前記記憶部が複数ある場合に、交換対象の記憶部を交換する度に前記復元された設定情報を格納することを複数回分繰り返す請求項1乃至請求項3の何れか1項に記載の情報格納制御装置。 - 前記情報格納制御部は、
前記記憶部は、個々の機能を有する機能部品に搭載された書き換え可能なメモリであって、当該機能部品を識別する識別名及びその機能部品を構成する基板に関する版数情報を記録するレビジョンメモリにおける残りの空き容量が成す記憶領域に前記設定情報を格納する請求項1乃至請求項4の何れか1項に記載の情報格納制御装置。 - 前記情報格納制御部は、
前記記憶部への前記設定情報の格納が完了したか否かを表す設定情報識別子を用いて判断する請求項1乃至請求項5の何れか1項に記載の情報格納制御装置。 - 前記情報格納制御部は、
通電中若しくは無通電中に依らずに、前記記憶部が交換されたことを当該記憶部の在否を表す在否信号を基に判断する請求項1乃至請求項6の何れか1項に記載の情報格納制御装置。 - 自装置に関する設定情報である原始設定情報を記憶する第1記憶手段以外の第2記憶手段及び第3記憶手段における空き容量を情報格納制御手段によって、
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がある場合は、当該何れかの記憶手段における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記情報格納制御手段によって、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶手段を含む前記記憶手段へ関連付けて格納する際に前記原始設定情報を、所定の記憶容量の単位である単位設定情報毎に分割した前記分割設定情報を、分割した状態で、前記第1記憶手段を含む記憶手段のうちの少なくとも2つの記憶手段に関連付けてそれぞれ格納し、当該2つの記憶手段に格納された前記分割設定情報における単位設定情報同士で排他的論理和の演算を行い、該演算により求められた、前記原始設定情報に対して冗長なデータである冗長設定情報を前記2つの記憶手段とは別の記憶手段における対応する単位設定情報毎に格納し、
前記情報格納制御手段によって、何れかの前記記憶手段が交換された際に、交換されなかった記憶手段における前記設定情報を基に、交換された記憶手段に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該設定情報を交換された記憶手段に格納する情報格納制御装置の制御方法。 - 自装置に関する設定情報である原始設定情報を記憶する第1記憶手段以外の第2記憶手段及び第3記憶手段における空き容量を情報格納制御手段によって調べて、何れかの記憶手段に設定情報を格納する制御を行なうコンピュータのコンピュータ・プログラムであって、
前記空き容量を調べた結果に基づいて、前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がある場合は、当該何れかの記憶手段における空き容量のある記憶領域へ前記原始設定情報を複写し、
前記原始設定情報が占める記憶容量より大きい前記空き容量を有する前記記憶手段がない場合は、前記原始設定情報を分割した分割設定情報と該分割設定情報を基に生成した冗長設定情報とから成る設定情報を、分割した状態で前記第1記憶手段を含む前記記憶手段へ関連付けて格納する際に前記原始設定情報を、所定の記憶容量の単位である単位設定情報毎に分割した前記分割設定情報を、分割した状態で、前記第1記憶手段を含む記憶手段のうちの少なくとも2つの記憶手段に関連付けてそれぞれ格納し、当該2つの記憶手段に格納された前記分割設定情報における単位設定情報同士で排他的論理和の演算を行い、該演算により求められた、前記冗長設定情報を前記2つの記憶手段とは別の記憶手段における対応する単位設定情報毎に格納し、
何れかの前記記憶手段が交換された際に、交換されなかった記憶手段における前記設定情報を基に、交換された記憶手段に関連付けられた少なくとも何れかの前記分割設定情報若しくは前記冗長設定情報を復元し、復元された当該該設定情報を交換された記憶手段に格納する処理を、
前記コンピュータに実行させるコンピュータ・プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012251059A JP6142510B2 (ja) | 2012-11-15 | 2012-11-15 | 情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012251059A JP6142510B2 (ja) | 2012-11-15 | 2012-11-15 | 情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014099085A JP2014099085A (ja) | 2014-05-29 |
JP6142510B2 true JP6142510B2 (ja) | 2017-06-07 |
Family
ID=50941035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012251059A Active JP6142510B2 (ja) | 2012-11-15 | 2012-11-15 | 情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6142510B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041110A (ja) * | 2015-08-20 | 2017-02-23 | 富士通株式会社 | マルチコンピュータシステム,管理装置および管理プログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3358687B2 (ja) * | 1995-03-13 | 2002-12-24 | 株式会社日立製作所 | ディスクアレイ装置 |
JP4516993B2 (ja) * | 2008-07-30 | 2010-08-04 | 富士通株式会社 | 仮想テープシステム |
JP2010198314A (ja) * | 2009-02-25 | 2010-09-09 | Fujitsu Ltd | 情報管理装置 |
JP2011107983A (ja) * | 2009-11-17 | 2011-06-02 | Nec Corp | 情報記憶システム,情報記憶方法及びプログラム |
-
2012
- 2012-11-15 JP JP2012251059A patent/JP6142510B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014099085A (ja) | 2014-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10977124B2 (en) | Distributed storage system, data storage method, and software program | |
US9507585B2 (en) | Firmware update apparatus and storage control apparatus | |
JP6064608B2 (ja) | ストレージ装置、バックアッププログラム、およびバックアップ方法 | |
US10778762B2 (en) | Cloud computing service architecture | |
JP2016530637A (ja) | Raidパリティストライプ再構成 | |
JP5063152B2 (ja) | 代替ページのプールを使用してdma書込みページ障害をコンピュータにより管理するための方法、装置、及びコンピュータ・プログラム | |
JP6288275B2 (ja) | 仮想化基盤管理装置、仮想化基盤管理システム、仮想化基盤管理方法、及び、仮想化基盤管理プログラム | |
JPWO2008099786A1 (ja) | メモリ障害復旧方法、情報処理装置およびプログラム | |
JP6540334B2 (ja) | システム、情報処理装置、および情報処理方法 | |
JP2007323657A (ja) | 過渡状態情報を格納するための方法、システムおよびコンピュータ・プログラム | |
JP6515462B2 (ja) | 情報処理装置、情報処理装置の設定方法及び設定プログラム | |
US20230384947A1 (en) | Dynamic repartition of memory physical address mapping | |
JP6142510B2 (ja) | 情報格納制御装置及びその制御方法、並びにコンピュータ・プログラム | |
JPWO2012131868A1 (ja) | 計算機システムの管理方法及び管理装置 | |
JP5660557B2 (ja) | ネットワークブートシステム | |
JP5279981B2 (ja) | 更新制御プログラム、更新制御方法および更新制御装置 | |
JP2010009553A (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2012014574A (ja) | ストレージ装置、構成情報保存方法および構成情報保存プログラム | |
WO2016139774A1 (ja) | 情報処理装置、情報処理システム | |
JP2017174250A (ja) | 制御装置、ストレージ装置、制御方法及びプログラム | |
JP2011008583A (ja) | ディスクアレイ制御装置及びディスクアレイ装置 | |
JP2008217202A (ja) | ディスクアレイ装置及びファームウェア更新方法 | |
JP4641528B2 (ja) | データ書き込みプログラム及びデータ書き込み方法 | |
JP6221702B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2008217533A (ja) | ソフトウェア管理装置およびソフトウェア管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6142510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |