JP6132050B1 - Power balance control device and power balance control method in power conversion system for resonant load - Google Patents

Power balance control device and power balance control method in power conversion system for resonant load Download PDF

Info

Publication number
JP6132050B1
JP6132050B1 JP2016094207A JP2016094207A JP6132050B1 JP 6132050 B1 JP6132050 B1 JP 6132050B1 JP 2016094207 A JP2016094207 A JP 2016094207A JP 2016094207 A JP2016094207 A JP 2016094207A JP 6132050 B1 JP6132050 B1 JP 6132050B1
Authority
JP
Japan
Prior art keywords
period
triangular wave
command signal
switching elements
gate command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016094207A
Other languages
Japanese (ja)
Other versions
JP2017204909A (en
Inventor
泰裕 近藤
泰裕 近藤
一徳 森田
一徳 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2016094207A priority Critical patent/JP6132050B1/en
Priority to PCT/JP2017/006525 priority patent/WO2017179305A1/en
Application granted granted Critical
Publication of JP6132050B1 publication Critical patent/JP6132050B1/en
Publication of JP2017204909A publication Critical patent/JP2017204909A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0043—Converters switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせる。【解決手段】前記複数の共振負荷用電力変換装置の平均電力と制御対象の前記装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の単相インバータの電圧補正値を出力するバランス制御部６０-1と、周波数指令を１／２Ｎに分周した周波数を有する三角波信号を生成する三角波生成部１１２と、その三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器１１３…と、（２Ｎ＋１）／４Ｎの値から前記バランス制御部６０-1で出力された電圧補正値を減算器７０にて差し引いた基準値と、前記各三角波信号とを各々比較して前記単相インバータのゲート指令信号を出力する４Ｎ個の比較器１１５…と、を備えた。【選択図】 図４The present invention balances power among single-phase inverters of a plurality of power converters for a resonant load that are connected in parallel or series-multiplexed to a resonant load and are time-division operated. A correction amount to be balanced with respect to the average power is obtained by taking a deviation between an average power of the plurality of resonance load power converters and a power of the device to be controlled, and set to the correction amount A balance control unit 60-1 that adds the energization width command value and outputs a voltage correction value of the single-phase inverter to be controlled, and a triangular wave that generates a triangular wave signal having a frequency divided by 1 / 2N The generator 112, the 4N-1 delay units 113 for sequentially delaying the triangular wave signal by 1 / 4N period, and the voltage correction output from the balance controller 60-1 from the value of (2N + 1) / 4N 4N comparators 115 for comparing the reference value obtained by subtracting the value with the subtractor 70 and each of the triangular wave signals and outputting the gate command signal of the single-phase inverter. [Selection] Figure 4

Description

本発明は、例えば誘導加熱回路などの共振負荷に並列又は直列に接続された複数台の交直変換装置のバランス制御に関する。   The present invention relates to balance control of a plurality of AC / DC converters connected in parallel or in series to a resonant load such as an induction heating circuit.

図８は、共振負荷に接続された共振負荷用電力変換装置（交直変換装置）の回路構成を示している。図８において、交直変換装置１０は、入力側が直流電圧源１１に接続され、出力側が誘導加熱回路などの共振負荷１２に接続された単相インバータを備えている。この単相インバータの各スイッチング素子をＯＮ，ＯＦＦ制御することにより、共振周波数で矩形波電圧を共振負荷１２に出力する。   FIG. 8 shows a circuit configuration of a resonant load power converter (AC / DC converter) connected to the resonant load. In FIG. 8, the AC / DC converter 10 includes a single-phase inverter whose input side is connected to a DC voltage source 11 and whose output side is connected to a resonant load 12 such as an induction heating circuit. A rectangular wave voltage is output to the resonant load 12 at the resonant frequency by ON / OFF control of each switching element of the single-phase inverter.

この交直変換装置１０は、共振負荷１２が誘導加熱回路である場合は、誘導加熱用負荷共振交直変換装置（誘導加熱用共振型インバータ）として構成される。   When the resonant load 12 is an induction heating circuit, this AC / DC converter 10 is configured as an induction heating load resonant AC / DC converter (inductive heating resonant inverter).

この誘導加熱用負荷共振交直変換装置は、単相インバータの各スイッチング素子をＯＮ、ＯＦＦ制御して生成した交流を、コイルとキャパシタによるＬＣ共振回路に流し、それによって生成される交番磁界を被加熱体（電気伝導体）に与えて渦電流を流し、これによって発生するジュール熱によって内部から加熱させる方式となっている。   In this induction heating load resonance AC / DC converter, alternating current generated by ON / OFF control of each switching element of a single-phase inverter is passed through an LC resonance circuit composed of a coil and a capacitor, and the alternating magnetic field generated thereby is heated. An eddy current is applied to a body (electric conductor) and heated from the inside by Joule heat generated thereby.

前記交直変換装置１０およびその入力側の直流電圧源１１を、複数並列に、又は直列多重化して共振負荷１２接続することにより、共振負荷用電力変換システムが構成される。   A resonant load power conversion system is configured by connecting the AC / DC converter 10 and the DC voltage source 11 on the input side thereof in parallel or in series to a resonant load 12.

尚、先行技術として、例えば特許文献１には、図８の交直変換装置１０の単相インバータの各スイッチング素子を時分割でスイッチング制御することが記載されている。また、誘導加熱に関する先行技術は、例えば特許文献２、３に記載のものが提案されている。   As a prior art, for example, Patent Literature 1 describes switching control of each switching element of the single-phase inverter of the AC / DC converter 10 of FIG. 8 in a time-sharing manner. Moreover, the prior art regarding induction heating has been proposed, for example, in Patent Documents 2 and 3.

国際公開ＷＯ２０１５／１９４５８５号公報International Publication WO2015 / 194585 特開２０１４−５６１１４号公報JP 2014-56114 A 特開２０１３−１９６９９０号公報JP 2013-196990 A

前記図８の交直変換装置１０を複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムでは、各単相インバータ間のインピーダンスの差、スイッチングタイミングのバラツキなどによって、出力電圧、出力電圧位相に差異が生じ、各インバータ間の出力電力にアンバランスが生じ、インバータ毎の責務のバラツキが問題となる。また、時分割運転機能を有した複数のインバータのバランス制御方法は従来、提案されていない。   In the resonant load power conversion system in which a plurality of AC / DC converters 10 in FIG. 8 are connected in parallel or in series and connected to the resonant load, the output voltage varies depending on the impedance difference between the single-phase inverters, the variation in switching timing, and the like. As a result, a difference occurs in the output voltage phase, and an imbalance occurs in the output power between the inverters. Further, a balance control method for a plurality of inverters having a time-sharing operation function has not been proposed conventionally.

本発明は、上記課題を解決するものであり、その目的は、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる、共振負荷用電力変換システムにおける電力バランス制御装置を提供することにある。   The present invention solves the above-mentioned problem, and its object is to connect between single-phase inverters of a plurality of power converters for a resonant load that are connected in parallel or series-multiplexed to a resonant load and are time-division operated. An object of the present invention is to provide a power balance control device in a resonance load power conversion system that can balance the power of the power.

上記課題を解決するための請求項１に記載の共振負荷用電力変換システムにおける電力バランス制御装置は、
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御装置であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部は、
前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するバランス制御部と、
周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部と、
前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器と、
（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力する４Ｎ個の比較器と、
を各々備えていることを特徴とする。 The power balance control device in the power conversion system for a resonant load according to claim 1 for solving the above-mentioned problem,
Resonant load power converters equipped with a single-phase inverter that outputs a rectangular wave voltage at the resonant frequency, with the DC input side connected to the DC voltage source and the output side connected to the resonant load side, respectively, in parallel or in series. A power balance control device in a power conversion system for a resonant load connected to a resonant load,
Each of the single-phase inverters of each of the resonance load power converters is connected to one of the upper, lower and upper and lower arms of the single phase inverter, and is connected in series with two switching elements (N is 2). (Integer above) switch group circuit configured in parallel,
Provided in each of the plurality of resonant load power converters, and performs switching control of each switching element of the switch group circuit of the single-phase inverter in a time-sharing manner while performing power balance control of each resonant load power converter. A control unit,
Each of the control units is
Taking a deviation between the average power of the plurality of resonant load power converters and the power of the resonance load power converter to be controlled, a correction amount to be balanced with respect to the average power is obtained and set to the correction amount. A balance control unit that adds a current-carrying width command value and outputs a voltage correction value of a single-phase inverter of the resonance load power converter to be controlled;
A triangular wave generator having a frequency obtained by dividing the frequency command into a predetermined fraction, and generating a triangular wave signal formed by a linear waveform in which the positive slope and the negative slope are the same slope between amplitude values 0 and 1;
4N-1 delay units for sequentially delaying the triangular wave signal generated by the triangular wave generation unit by 1 / 4N period;
A reference value obtained by subtracting the voltage correction value output from the balance control unit from the value of (2N + 1) / 4N, a triangular wave signal generated by the triangular wave generation unit, and a triangular wave delayed by the 4N-1 delay units 4N comparators that respectively compare the signal and output a gate ON signal when the triangular wave signal is smaller than a reference value, and output a gate OFF signal when the triangular wave signal is larger than a reference value;
Are provided.

また、請求項２に記載の共振負荷用電力変換システムにおける電力バランス制御装置は、請求項１において、
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器は、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力し、
前記第２の比較器は、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力し、
前記第３の比較器は、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力し、
前記第４の比較器は、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力し、
前記第５の比較器は、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力し、
前記第６の比較器は、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力し、
前記第７の比較器は、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力し、
前記第８の比較器は、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力することを特徴としている。 Further, the power balance control device in the resonance load power conversion system according to claim 2,
The parallel number N of the serial bodies of the switching elements is 2,
The switch group circuit of the upper arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements U11 and U12 and a series body of switching elements U21 and U22 in parallel.
The switch group circuit of the lower arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements X11 and X12 and a series body of switching elements X21 and X22 in parallel.
The switch group circuit of the upper arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements V11 and V12 and a series body of switching elements V21 and V22 in parallel.
The switch group circuit of the lower arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22 in parallel.
The 4N-1 delay units include first to seventh delay units sequentially provided in series with the triangular wave generation unit, and the 4N comparators include first to eighth comparators. Consists of
The first comparator compares the triangular wave signal generated by the triangular wave generation unit with the reference value, and becomes a gate ON signal for a period of (2N + 1) / 4N of one period of the triangular wave signal, and (2N−1) Outputs a gate command signal for the switching elements U11 and Y11, which becomes a gate OFF signal for a period of / 4N,
The second comparator compares the triangular wave signal delayed by the first delay device with the reference value, and delays the gate command signal for U11, Y11 by ¼ N period, and the gate command signal Output a gate command signal for the switching elements X11 and V11 having the same ON period and OFF period as the ON period and OFF period of
The third comparator compares the triangular wave signal delayed by the second delay device with the reference value, and delays the gate command signal for X11, V11 by ¼ N period, and the gate command signal Output a gate command signal for the switching elements U21 and Y21 having the same ON period and OFF period as the ON period and OFF period of
The fourth comparator compares the triangular wave signal delayed by the third delay device with the reference value, and delays the gate command signal for U21, Y21 by ¼ N period, and the gate command signal Output the gate command signal for the switching elements X21 and V21 having the same ON period and OFF period as the ON period and OFF period of
The fifth comparator compares the triangular wave signal delayed by the fourth delay device with the reference value, and delays the gate command signal for X21, V21 by ¼ N period, and the gate command signal Outputs a gate command signal for the switching elements U12, Y12 having the same ON period and OFF period as the ON period and OFF period of
The sixth comparator compares the triangular wave signal delayed by the fifth delay device with the reference value and delays the gate command signal for U12, Y12 by ¼ N period, and the gate command signal Output a gate command signal for the switching element X12, V12 having the same ON period and OFF period as the ON period and OFF period of
The seventh comparator compares the triangular wave signal delayed by the sixth delay device with the reference value, and delays the gate command signal for X12, V12 by ¼ N period, and the gate command signal Outputs a gate command signal for the switching elements U22, Y22 having the same ON period and OFF period as the ON period and OFF period of
The eighth comparator compares the triangular wave signal delayed by the seventh delay device with the reference value, delays by 1 / 4N cycle with respect to the gate command signal for U22, Y22, and the gate command signal The gate command signals for the switching elements X22 and V22 having the same ON period and OFF period as the ON period and OFF period are output.

また、請求項３に記載の共振負荷用電力変換システムにおける電力バランス制御方法は、
直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御方法であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部のバランス制御部が、前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するステップと、
前記各制御部の三角波生成部が、周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成するステップと、
前記各制御部の４Ｎ−１個の遅延器が、前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させるステップと、
前記各制御部の４Ｎ個の比較器が、（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力するステップと、
を各々備えていることを特徴とする。 The power balance control method in the resonance load power conversion system according to claim 3 is:
Resonant load power converters equipped with a single-phase inverter that outputs a rectangular wave voltage at the resonant frequency, with the DC input side connected to the DC voltage source and the output side connected to the resonant load side, respectively, in parallel or in series. A power balance control method for a resonant load power conversion system connected to a resonant load, comprising:
Each of the single-phase inverters of each of the resonance load power converters is connected to one of the upper, lower and upper and lower arms of the single phase inverter, and is connected in series with two switching elements (N is 2). (Integer above) switch group circuit configured in parallel,
Provided in each of the plurality of resonant load power converters, and performs switching control of each switching element of the switch group circuit of the single-phase inverter in a time-sharing manner while performing power balance control of each resonant load power converter. A control unit,
The amount of correction that the balance control unit of each control unit takes a deviation between the average power of the plurality of resonant load power converters and the power of the resonance load power converter to be controlled and balances the average power Adding a set energization width command value to the correction amount, and outputting a voltage correction value of the single-phase inverter of the resonance load power converter to be controlled;
The triangular wave generating unit of each control unit has a frequency obtained by dividing the frequency command into a predetermined fraction, and a triangular wave formed by a linear waveform having the same inclination between the positive slope and the negative slope between the amplitude values 0 to 1 Generating a signal;
4N-1 delay units of each control unit sequentially delay the triangular wave signal generated by the triangular wave generation unit by 1 / 4N period;
4N comparators of each control unit include a reference value obtained by subtracting the voltage correction value output from the balance control unit from a value of (2N + 1) / 4N, the triangular wave signal generated by the triangular wave generation unit, and the The triangular wave signals delayed by 4N-1 delay devices are respectively compared, and when the triangular wave signal is smaller than the reference value, the gate ON signal is output, and when the triangular wave signal is larger than the reference value, the gate OFF signal is output. Steps,
Are provided.

また、請求項４に記載の共振負荷用電力変換システムにおける電力バランス制御方法は、請求項３において、
前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器が、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力するステップと、
前記第２の比較器が、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力するステップと、
前記第３の比較器が、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力するステップと、
前記第４の比較器が、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力するステップと、
前記第５の比較器が、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力するステップと、
前記第６の比較器が、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力するステップと、
前記第７の比較器が、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力するステップと、
前記第８の比較器が、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力するステップと、を備えたことを特徴としている。 A power balance control method in the power conversion system for a resonant load according to claim 4 is the method of claim 3,
The parallel number N of the serial bodies of the switching elements is 2,
The switch group circuit of the upper arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements U11 and U12 and a series body of switching elements U21 and U22 in parallel.
The switch group circuit of the lower arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements X11 and X12 and a series body of switching elements X21 and X22 in parallel.
The switch group circuit of the upper arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements V11 and V12 and a series body of switching elements V21 and V22 in parallel.
The switch group circuit of the lower arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22 in parallel.
The 4N-1 delay units include first to seventh delay units sequentially provided in series with the triangular wave generation unit, and the 4N comparators include first to eighth comparators. Consists of
The first comparator compares the triangular wave signal generated by the triangular wave generator with the reference value, and becomes a gate ON signal for a period of (2N + 1) / 4N of one period of the triangular wave signal, and (2N−1) A step of outputting a gate command signal for the switching elements U11 and Y11 that becomes a gate OFF signal for a period of / 4N;
The second comparator compares the triangular wave signal delayed by the first delay device with the reference value, and delays the gate command signal for U11, Y11 by ¼N period, and the gate command signal Outputting a gate command signal for switching elements X11 and V11 having the same ON period and OFF period as the ON period and OFF period of
The third comparator compares the triangular wave signal delayed by the second delay device with the reference value, and delays the gate command signal for X11, V11 by ¼N period, and the gate command signal Outputting a gate command signal for switching elements U21, Y21 having the same ON period and OFF period as the ON period and OFF period of
The fourth comparator compares the triangular wave signal delayed by the third delay device with the reference value, and delays the gate command signal for U21, Y21 by ¼N period, and the gate command signal Outputting a gate command signal for the switching elements X21, V21 having the same ON period and OFF period as the ON period and OFF period of
The fifth comparator compares the triangular wave signal delayed by the fourth delay device with the reference value, and delays the gate command signal for X21, V21 by ¼N period, and the gate command signal Outputting a gate command signal for the switching elements U12, Y12 having the same ON period and OFF period as the ON period and OFF period of
The sixth comparator compares the triangular wave signal delayed by the fifth delay device with the reference value, and delays the gate command signal for U12, Y12 by ¼N period, and the gate command signal Outputting a gate command signal for switching element X12, V12 having the same ON period and OFF period as the ON period and OFF period of
The seventh comparator compares the triangular wave signal delayed by the sixth delay device with the reference value, and delays the gate command signal for X12, V12 by ¼ N period, and the gate command signal Outputting a gate command signal for switching elements U22 and Y22 having the same ON period and OFF period as the ON period and OFF period of
The eighth comparator compares the triangular wave signal delayed by the seventh delay device with the reference value, and delays the gate command signal for U22, Y22 by ¼N period, and the gate command signal And a step of outputting a gate command signal for the switching element X22 and V22 having the same ON period and OFF period as the ON period and OFF period.

上記構成によれば、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる。   According to the above configuration, it is possible to balance the power among the single-phase inverters of a plurality of power converters for a resonant load that are connected in parallel or series-multiplexed to the resonant load and are time-division operated.

また、請求項１、３の構成によれば、各共振負荷用電力変換装置において、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。   According to the configuration of claims 1 and 3, in each resonance load power converter, the switching frequency per switching element of the single-phase inverter having 2N switching elements per arm can be lowered. it can.

また、各共振負荷用電力変換装置の制御部によって、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても時分割運転が可能なスイッチングパターンを生成することができる。   In addition, the control unit of each resonance load power converter can generate a switching pattern capable of time-division operation regardless of the value N of the parallel number N of the switching elements in series. .

また、請求項２、４の構成によれば、各共振負荷用電力変換装置において、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。   According to the second and fourth aspects of the present invention, in each resonance load power converter, the switching frequency per switching element of the single-phase inverter having four switching elements per arm can be lowered. it can.

（１）請求項１〜４に記載の発明によれば、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の共振負荷用電力変換装置の単相インバータ間の電力をバランスさせることができる。
（２）請求項１、３に記載の発明によれば、各共振負荷用電力変換装置において、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。 (1) According to the inventions described in claims 1 to 4, between the single-phase inverters of a plurality of power converters for a resonant load that are connected in parallel or series-multiplexed to the resonant load and are time-division operated. Power can be balanced.
(2) According to the first and third aspects of the present invention, the switching frequency per switching element of the single-phase inverter having 2N switching elements per arm in each resonance load power converter is obtained. Can be lowered.

また、各共振負荷用電力変換装置の制御部によって、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても時分割運転が可能なスイッチングパターンを生成することができる。
（３）請求項２、４に記載の発明によれば、各共振負荷用電力変換装置において、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。 In addition, the control unit of each resonance load power converter can generate a switching pattern capable of time-division operation regardless of the value N of the parallel number N of the switching elements in series. .
(3) According to the invention described in claims 2 and 4, in each resonance load power converter, the switching frequency per switching element of the single-phase inverter having four switching elements per arm is obtained. Can be lowered.

本発明の実施形態例の主回路構成図。The main circuit block diagram of the embodiment of this invention. 本発明の実施形態例による交直変換装置の構成図。The block diagram of the AC / DC converter by the example of embodiment of this invention. 本発明の実施形態例によるバランス制御ブロックのブロック図。The block diagram of the balance control block by the example embodiment of this invention. 本発明の実施形態例によるゲート信号制御ブロックの回路図。FIG. 3 is a circuit diagram of a gate signal control block according to an example embodiment of the present invention. 本発明の実施例１による交直変換装置の構成図。The block diagram of the AC / DC converter by Example 1 of this invention. 本発明の実施例１によるゲート信号制御ブロックの回路図。1 is a circuit diagram of a gate signal control block according to Embodiment 1 of the present invention. 本発明の実施例１におけるバランス制御動作時のゲート信号パターンと出力電圧の様子を示す波形図。The wave form diagram which shows the mode of the gate signal pattern at the time of balance control operation | movement in Example 1 of this invention, and an output voltage. 共振負荷用電力変換装置の構成図。The block diagram of the power converter device for resonance loads.

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the following embodiments.

図１は、単相インバータを備えた交直変換装置（共振負荷用電力変換装置）を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムの全体構成を示している。   FIG. 1 shows an overall configuration of a resonant load power conversion system in which a plurality of AC / DC converters (resonant load power converters) including a single-phase inverter are connected in parallel or in series to a resonant load. .

図１において、１系の交直変換装置１０-1は、入力側が１系の直流電圧源１１-1に接続され、出力側が誘導加熱回路などの共振負荷に接続される単相インバータを備えている。 In FIG. 1, the 1-system AC / DC converter 10 -1 includes a single-phase inverter whose input side is connected to a 1-system DC voltage source 11 -1 and whose output side is connected to a resonant load such as an induction heating circuit. .

２系の交直変換装置１０-2〜ｎ系の交直変換装置１０-nも、前記同様に入力側が２系〜ｎ系の直流電圧源１１-2〜１１-nに接続され、出力側が共振負荷に接続される単相インバータを備えている。 Similarly, the 2-system AC / DC converter 10 -2 to n-system AC / DC converter 10 -n are connected to the 2-system to n-system DC voltage sources 11 -2 to 11 -n and the output side is a resonant load. A single-phase inverter connected to the

これら単相インバータを備えた交直変換装置１０-1〜１０-nは、並列接続又は直列多重化されて共振負荷に接続されており、図１では負荷側装置１２０として図示している。 The AC / DC converters 10 -1 to 10 -n including these single-phase inverters are connected in parallel or in series and connected to a resonant load, and are illustrated as a load-side device 120 in FIG.

尚、前記並列接続の場合は、各単相インバータと共振負荷の間には図示省略のインピーダンス回路が接続されるものとする。   In the case of the parallel connection, an impedance circuit (not shown) is connected between each single-phase inverter and the resonant load.

また、負荷側装置１２０内の共振負荷は、例えばＬＣの直列又は並列の共振回路を含んでいる。   The resonance load in the load side device 120 includes, for example, an LC series or parallel resonance circuit.

図中のＩｄｃ-1〜Ｉｄｃ-nは、１系〜ｎ系の直流電圧源１１-1〜１１-nの各出力電流を検出した直流電流検出値を示し、Ｖｄｃ-1〜Ｖｄｃ-nは、１系〜ｎ系の直流電圧源１１-1〜１１-nの各出力電圧を検出した直流電圧検出値を示している。 In the figure, Idc -1 to Idc -n indicate DC current detection values obtained by detecting the output currents of the 1-system to n-system DC voltage sources 11 -1 to 11 -n , and Vdc -1 to Vdc -n are DC voltage detection values obtained by detecting output voltages of 1-system to n-system DC voltage sources 11 -1 to 11 -n are shown.

交直変換装置１０-1〜１０-nの各単相インバータは、後述するバランス制御指令および通電幅指令に基づいて生成された１系〜ｎ系のゲート信号により各々制御される。 Each single-phase inverter of AC / DC converters 10 -1 to 10 -n is controlled by a 1-system to n-system gate signal generated based on a balance control command and an energization width command described later.

交直変換装置１０-1〜１０-n（単相インバータ）の構成を図２に示す。 FIG. 2 shows the configuration of the AC / DC converters 10 −1 to 10 −n (single-phase inverters).

図２の単相インバータの直流入力部は直流リンク電圧入力部Ｖｄｃに接続され、各アームには、２直列Ｎ並列（Ｎ＝２以上の整数）のスイッチング素子（例えばＩＧＢＴ）を備えたスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙが各々接続され、スイッチ群回路１００Ｕおよび１００Ｘの共通接続点とスイッチ群回路１００Ｖおよび１００Ｙの共通接続点の間には、矩形波の出力電圧Ｖｏｕｔが出力されるように構成されている。   The DC input unit of the single-phase inverter of FIG. 2 is connected to the DC link voltage input unit Vdc, and each arm includes a switch group (for example, an IGBT) having two series N parallel (N = 2 or more integer) switching elements. The circuits 100U, 100V, 100X, and 100Y are connected to each other, and a rectangular wave output voltage Vout is output between the common connection point of the switch group circuits 100U and 100X and the common connection point of the switch group circuits 100V and 100Y. It is configured.

単相インバータの一方の相の上アームのスイッチ群回路１００Ｕは、スイッチング素子Ｕ１１，Ｕ１２の直列体と、スイッチング素子Ｕ２１，Ｕ２２の直列体と、…スイッチング素子ＵＮ１，ＵＮ２の直列体とが並列に接続されている。   The switch group circuit 100U of the upper arm of one phase of the single-phase inverter has a series body of switching elements U11 and U12, a series body of switching elements U21 and U22, and a series body of switching elements UN1 and UN2 in parallel. It is connected.

単相インバータの一方の相の下アームのスイッチ群回路１００Ｘは、スイッチング素子Ｘ１１，Ｘ１２の直列体と、スイッチング素子Ｘ２１，Ｘ２２の直列体と、…スイッチング素子ＸＮ１，ＸＮ２の直列体とが並列に接続されている。   The switch group circuit 100X of the lower arm of one phase of the single-phase inverter includes a series body of switching elements X11 and X12, a series body of switching elements X21 and X22, and a series body of switching elements XN1 and XN2. It is connected.

単相インバータの他方の相の上アームのスイッチ群回路１００Ｖは、スイッチング素子Ｖ１１，Ｖ１２の直列体と、スイッチング素子Ｖ２１，Ｖ２２の直列体と、…スイッチング素子ＶＮ１，ＶＮ２の直列体とが並列に接続されている。   The switch group circuit 100V of the upper arm of the other phase of the single-phase inverter includes a series body of switching elements V11 and V12, a series body of switching elements V21 and V22, and a series body of switching elements VN1 and VN2. It is connected.

単相インバータの他方の相の下アームのスイッチ群回路１００Ｙは、スイッチング素子Ｙ１１，Ｙ１２の直列体と、スイッチング素子Ｙ２１，Ｙ２２の直列体と、…スイッチング素子ＹＮ１，ＹＮ２の直列体とが並列に接続されている。   The switch group circuit 100Y of the lower arm of the other phase of the single-phase inverter includes a series body of switching elements Y11 and Y12, a series body of switching elements Y21 and Y22, and a series body of switching elements YN1 and YN2. It is connected.

１系〜ｎ系の交直変換装置１０-1〜１０-nの電力バランス制御を行うバランス制御ブロックの一例を図３に示す。 An example of a balance control block that performs power balance control of the 1-system to n-system AC / DC converters 10 -1 to 10 -n is shown in FIG.

図３において、５０は平均電力演算回路、６０-1〜６０-nは交直変換装置１０-1〜１０-n用に各々設けられた１系〜ｎ系の電力バランス制御部である。前記電力バランス制御部６０-1〜６０-n内の６１-1〜６１-nは、図１で述べた１系〜ｎ系の直流電圧検出値Ｖｄｃ-1〜Ｖｄｃ-nと直流電流検出値Ｉｄｃ-1〜Ｉｄｃ-nを各々乗算して１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-nを出力する乗算器である。 In FIG. 3, reference numeral 50 denotes an average power calculation circuit, and 60 −1 to 60 −n denote 1-system to n-system power balance control units respectively provided for the AC / DC converters 10 −1 to 10 −n . 61 -1 to 61 -n of the power balance control unit 60 -1 to 60 in -n, the DC voltage detection value Vdc -1 to VDC -n and the DC current detection value of the 1-system ~n system described in FIG. 1 and each multiplying Idc -1 ~Idc -n is a multiplier that outputs the input power Pdc -1 ~Pdc -n 1 system ~n system.

平均電力演算回路５０の５１は、前記乗算器６１-1〜６１-nで算出された１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-nを合計する加算器である。 51 of the average power calculation circuit 50, an adder for summing the respective input power Pdc -1 ~Pdc -n 1 system ~n system calculated by the multiplier 61 -1 to 61 -n.

５２は、加算器５１の入力電力合計値を交直変換装置１０-1〜１０-nの台数ｎで除して平均入力電力Ｐｄｃ-aveを算出する除算器である。 A divider 52 calculates the average input power Pdc -ave by dividing the total input power value of the adder 51 by the number n of AC / DC converters 10 -1 to 10 -n .

６２-1〜６２-nは、乗算器６１-1〜６１-nの出力（１系〜ｎ系の各入力電力Ｐｄｃ-1〜Ｐｄｃ-n（検出値））から除算器５２の出力（平均入力電力Ｐｄｃ-ave（指令値））を各々差し引いて偏差を出力する減算器である。 62 -1 to 62 -n are output from the outputs of the multipliers 61 -1 to 61 -n (each of the 1-system to n-system input powers Pdc -1 to Pdc -n (detected values)) (average). It is a subtractor that outputs a deviation by subtracting each of input power Pdc -ave (command value)).

６３-1〜６３-nは、減算器６２-1〜６２-nの偏差出力に対してＰＩ動作を行って、平均電力（Ｐｄｃ-ave）に対してバランスさせる補正量を、バランス制御指令値として求める１系〜ｎ系の電力バランス制御器である。 63 −1 to 63 −n perform a PI operation on the deviation output of the subtractors 62 −1 to 62 −n to set a balance control command value for a correction amount for balancing with respect to the average power (Pdc −ave ). 1 to n system power balance controller.

１系〜ｎ系の電力バランス制御部６０-1〜６０-nは、電力バランス制御器６３-1〜６３-nで求められた各バランス制御指令値に、設定した図示省略の通電幅指令値（後述の図７の通電幅α）を各々加算して、当該交直変換装置１０-1〜１０-nの単相インバータの電圧補正値を各々出力する。１系〜ｎ系の電力バランス制御部６０-1〜６０-nで求められた電圧補正値は、後述の図４のゲート信号制御回路において、三角波信号と比較する基準値を生成するために用いられる。 The 1-system to n-system power balance control units 60 -1 to 60 -n are set to respective balance control command values obtained by the power balance controllers 63 -1 to 63 -n and are set to the energization width command values (not shown). (The energization width α in FIG. 7 described later) is added, and the voltage correction values of the single-phase inverters of the AC / DC converters 10 -1 to 10 -n are output. The voltage correction value obtained by the 1-system to n-system power balance control units 60 -1 to 60 -n is used to generate a reference value to be compared with the triangular wave signal in the gate signal control circuit of FIG. It is done.

図４は、１系の交直変換装置１０-1に対応して設けられた、図２のスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙの各スイッチング素子を時分割でスイッチング制御するゲート信号制御回路の構成を示している。図４の回路は、２系〜ｎ系の交直変換装置１０-2〜１０-nについても同様に各々対応して設けられる。 FIG. 4 shows a gate signal control circuit provided in correspondence with the 1-system AC / DC converter 10 -1 for switching control of the switching elements of the switch group circuits 100U, 100V, 100X, and 100Y of FIG. The configuration is shown. The circuit shown in FIG. 4 is also provided corresponding to each of the 2 to n system AC / DC converters 10 -2 to 10 -n .

図４において、１１１は、周波数指令信号の周波数を１／２Ｎに分周する分周器である。１１２は、分周器１１１で分周された周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部である。   In FIG. 4, reference numeral 111 denotes a frequency divider that divides the frequency of the frequency command signal by 1 / 2N. Reference numeral 112 denotes a triangular wave generator that generates a triangular wave signal having a frequency divided by the frequency divider 111 and having a linear waveform having a positive slope and a negative slope having the same slope between amplitude values 0 and 1. It is.

１１３…は、三角波生成部１１２で生成された三角波信号を、Ｔ／４Ｎずつ順次遅らせる（三角波１周期をＴとしているため、１／４Ｎ周期ずつ遅らせる）４Ｎ−１個の遅延器である。   113... Are 4N−1 delay units that sequentially delay the triangular wave signal generated by the triangular wave generation unit 112 by T / 4N (delays every 1 / 4N period because one period of the triangular wave is T).

１１４は、設定値（２Ｎ＋１）／４Ｎを生成（設定）する基準値生成部である。   Reference numeral 114 denotes a reference value generation unit that generates (sets) the set value (2N + 1) / 4N.

７０は、基準値生成部１１４の設定値（２Ｎ＋１）／４Ｎから、電力バランス制御部６０-1の出力信号、すなわち電圧補正値（バランス制御指令値に通電幅指令値を加算したもの）を差し引く減算器であり、この減算器７０の偏差出力が三角波信号と比較するための基準値となる。 70 deducts the set value of the reference value generator 114 from (2N + 1) / 4N, the output signal of the power balance control unit 60 -1, that is, a voltage correction value (obtained by adding the conducting width command value to balance control command value) It is a subtractor, and the deviation output of the subtractor 70 becomes a reference value for comparison with the triangular wave signal.

１１５…は、基準値生成部１１４の設定値（２Ｎ＋１）／４Ｎから電力バランス制御部６０-1の電圧補正値を差し引いた基準値と、三角波生成部１１２で生成された三角波信号および４Ｎ−１個の遅延器１１３…により順次遅延された三角波信号とを各々比較し、三角波信号が前記基準値より小のときゲートＯＮ信号となり、三角波信号が基準値より大のときゲートＯＦＦ信号となる、図２の各スイッチング素子のゲート指令信号を各々出力する４Ｎ個の比較器である。 115 ... is the set value of the reference value generator 114 (2N + 1) / the reference value obtained by subtracting the voltage correction value of the power balance control unit 60 -1 4N, the triangular wave signal and 4N-1 generated by the triangular wave generator 112 Each of the triangular wave signals sequentially delayed by the delay devices 113 is compared, and when the triangular wave signal is smaller than the reference value, the gate ON signal is obtained, and when the triangular wave signal is larger than the reference value, the gate OFF signal is obtained. 4N comparators that respectively output gate command signals of the two switching elements.

上記構成によれば、比較器１１５…は、減算器７０の偏差出力である基準値と、０〜１の間の値を推移する、三角波生成部１１２の三角波信号およびそれを順次１／４Ｎ周期ずつ遅延させた三角波信号とを比較しているので、三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるゲート指令信号を各々出力する。   According to the above configuration, the comparators 115... Change the reference value that is the deviation output of the subtractor 70 and the triangular wave signal of the triangular wave generation unit 112 that changes between 0 and 1, and sequentially the 1 / 4N period. Since the triangular wave signal delayed by each is compared, a gate command signal that becomes a gate ON signal for a period of (2N + 1) / 4N in one period of the triangular wave signal and a gate OFF signal for a period of (2N-1) / 4N is obtained. Output each.

ここで、例えば１系の交直変換装置１０-1の入力電力Ｐｄｃ-1が平均入力電力Ｐｄｃ-aveよりも小さい場合は、図３の１系の電力バランス制御器６３-1はバランス制御指令を小さくする方向に制御し、バランス制御指令値と通電幅指令値を加算した１系の電力バランス制御部６０-1から出力される電圧補正値は小さくなる。このため、図４の減算器７０の偏差出力である基準値が大となって、１周期のうちゲートＯＮ信号の期間が増えて１系の交直変換装置１０-1の出力電力を増やす方向に制御する。 Here, for example, when the input power Pdc -1 of the 1-system AC / DC converter 10 -1 is smaller than the average input power Pdc -ave , the 1-system power balance controller 63 -1 in FIG. controlled in a direction to reduce the voltage correction value outputted from the 1-system power balance control unit 60 -1 obtained by adding the balance control command value energization width command value is small. Therefore, the reference value which is a deviation output of the subtractor 70 in FIG. 4 becomes large in a direction to increase the output power of the AC-DC converter 10 -1 1 system increasing the period of the gate ON signal in one cycle Control.

また逆に、前記入力電力Ｐｄｃ-1が平均入力電力Ｐｄｃ-aveよりも大きい場合は、図３の１系の電力バランス制御器６３-1はバランス制御指令を大きくする方向に制御し、前記１系の電力バランス制御部６０-1から出力される電圧補正値は大きくなる。このため、図４の減算器７０の偏差出力である基準値が小となって、１周期のうちゲートＯＮ信号の期間が減って１系の交直変換装置１０-1の出力電力を減らす方向に制御する。 Conversely, when the input power Pdc −1 is larger than the average input power Pdc −ave , the 1-system power balance controller 63 −1 in FIG. 3 controls to increase the balance control command, and the 1 voltage correction value outputted from the power balance control unit 60 -1 of the system increases. Therefore, the reference value which is a deviation output of the subtractor 70 in FIG. 4 becomes smaller, in a direction to reduce the output power of the AC-DC converter 10 -1 1 system decreases the period of the gate ON signal in one cycle Control.

上記動作は、２系〜ｎ系の交直変換装置１０-2〜１０-nについても同様である。 The above operation is the same for the 2-system to n-system AC / DC converters 10 -2 to 10 -n .

これによって、共振負荷に対して並列接続、又は直列多重化され、時分割運転がなされる複数の交直変換装置１０-1〜１０-nの単相インバータ間の電力をバランスさせることができる。 As a result, it is possible to balance the power between the single-phase inverters of the plurality of AC / DC converters 10 -1 to 10 -n that are connected in parallel or series-multiplexed to the resonant load and are time-division operated.

前記４Ｎ個の比較器１１５…から出力される各ゲート指令信号は、各々同一のＯＮ期間、ＯＦＦ期間を有し、且つ三角波信号の１／４Ｎ周期ずつ各々遅延したゲート指令信号となるため、図２のスイッチ群回路１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙの各スイッチング素子が時分割でスイッチング制御される。   Each gate command signal output from the 4N comparators 115 has the same ON period and OFF period, and becomes a gate command signal delayed by 1 / 4N period of the triangular wave signal. The switching elements of the two switch group circuits 100U, 100V, 100X, and 100Y are subjected to switching control in a time division manner.

これによって、１アーム毎に２Ｎ個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。   As a result, the switching frequency per switching element of the single-phase inverter having 2N switching elements per arm can be lowered.

また、スイッチング素子の直列体の並列数Ｎが、２以上のどのような値であっても、時分割運転が可能なスイッチングパターンを生成することができる。   In addition, a switching pattern capable of time-division operation can be generated regardless of the parallel number N of the switching elements in series.

図５は、図２の単相インバータの各アームのスイッチ群回路のスイッチング素子の直列体の並列数Ｎ＝２としたときのインバータユニットの構成を示している。図５において、単相インバータの一方の相の上アームのスイッチ群回路２００Ｕは、スイッチング素子Ｕ１１，Ｕ１２の直列体と、スイッチング素子Ｕ２１，Ｕ２２の直列体とが並列に接続されている。   FIG. 5 shows the configuration of the inverter unit when the parallel number N = 2 of the series bodies of the switching elements of the switch group circuit of each arm of the single-phase inverter of FIG. In FIG. 5, in the switch group circuit 200U of the upper arm of one phase of the single-phase inverter, a series body of switching elements U11 and U12 and a series body of switching elements U21 and U22 are connected in parallel.

単相インバータの一方の相の下アームのスイッチ群回路２００Ｘは、スイッチング素子Ｘ１１，Ｘ１２の直列体と、スイッチング素子Ｘ２１，Ｘ２２の直列体とが並列に接続されている。   In the switch group circuit 200X of the lower arm of one phase of the single-phase inverter, a series body of switching elements X11 and X12 and a series body of switching elements X21 and X22 are connected in parallel.

単相インバータの他方の相の上アームのスイッチ群回路２００Ｖは、スイッチング素子Ｖ１１，Ｖ１２の直列体と、スイッチング素子Ｖ２１，Ｖ２２の直列体とが並列に接続されている。   In the switch group circuit 200V of the upper arm of the other phase of the single-phase inverter, a series body of switching elements V11 and V12 and a series body of switching elements V21 and V22 are connected in parallel.

単相インバータの他方の相の下アームのスイッチ群回路２００Ｙは、スイッチング素子Ｙ１１，Ｙ１２の直列体と、スイッチング素子Ｙ２１，Ｙ２２の直列体とが並列に接続されている。   In the switch group circuit 200Y of the lower arm of the other phase of the single-phase inverter, a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22 are connected in parallel.

図５の単相インバータでは、スイッチング素子Ｕ１１，Ｕ１２，Ｕ２１，Ｕ２２のＵ集団（Ｙ集団とリンク）は出力電圧としてプラス（上側）の電圧を生成し、スイッチング素子Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２のＶ集団（Ｘ集団とリンク）は出力電圧としてマイナス（下側）の電圧を生成するものである。   In the single-phase inverter of FIG. 5, the U group (link with the Y group) of the switching elements U11, U12, U21, and U22 generates a positive (upper) voltage as the output voltage, and the switching elements V11, V12, V21, and V22 The V group (link with the X group) generates a negative (lower) voltage as an output voltage.

図６は、図５のスイッチ群回路２００Ｕ，２００Ｖ，２００Ｘ，２００Ｙの各スイッチング素子を時分割でスイッチング制御するゲート信号制御回路の構成を示しており、図４と同一部分は同一符号をもって示している。   FIG. 6 shows a configuration of a gate signal control circuit that controls the switching elements of the switch group circuits 200U, 200V, 200X, and 200Y of FIG. 5 in a time-sharing manner, and the same parts as those in FIG. Yes.

図６において図４と異なる点は、分周器１１１は周波数指令を１／４に分周し、基準値生成部１１４は設定値５／８を生成し、４Ｎ−１個の遅延器を、三角波生成部１１２に対して順次直列に設けた第１〜第７の遅延器１１３-1〜１１３-7で構成し、４Ｎ個の比較器を、第１〜第８の比較器１１５-1〜１１５-8で構成した点にあり、その他の部分は図４と同一に構成されている。 6 differs from FIG. 4 in that the frequency divider 111 divides the frequency command by 1/4, the reference value generation unit 114 generates the set value 5/8, and 4N−1 delay units are The first to seventh delay devices 113 -1 to 113 -7 are sequentially provided in series with the triangular wave generator 112, and 4N comparators are connected to the first to eighth comparators 115 −1 to 115 −1 . 115 located in that configured at -8, other parts are configured in the same manner as FIG.

図６の回路によるゲート信号パターンと出力電圧の関係を図７に示す。図７の上段は、振幅値が０〜１の間で推移する、三角波生成部１１２の三角波信号および各遅延器で１／４Ｎ（＝１／８）周期ずつ遅延された三角波信号と、減算器７０の偏差出力である基準値（すなわち（５／８）−（バランス制御指令値＋通電幅指令値））を示している。   FIG. 7 shows the relationship between the gate signal pattern and the output voltage by the circuit of FIG. The upper part of FIG. 7 shows a triangular wave signal of which the amplitude value changes between 0 and 1, a triangular wave signal delayed by ¼N (= 1/8) period at each delay unit, and a subtractor. 70 shows a reference value (ie, (5/8) − (balance control command value + energization width command value)) which is a deviation output of 70.

図７の中段は、比較器１１５-1〜１１５-8から各々出力されるゲート指令信号を示し、図７の下段は出力電圧を示している。 The middle part of FIG. 7 shows the gate command signals output from the comparators 115 -1 to 115 -8, and the lower part of FIG. 7 shows the output voltage.

本実施例１では、単相インバータの各アームのスイッチング素子が、２直列２並列であるので、出力電圧（Ｖｏｕｔ）の周波数に比べ、１素子当たりのスイッチング周波数が出力周波数の１／４である信号で動作させることになる。図５の時刻ｔ０〜ｔ８の区間が１素子の動作周期である。スイッチング素子Ｕ１１とＹ１１は同時にオン・オフのスイッチングをする。同様にスイッチング素子Ｕ１２とＹ１２、スイッチング素子Ｕ２１とＹ２１、スイッチング素子Ｕ２２とＹ２２、スイッチング素子Ｖ１１とＸ１１、スイッチング素子Ｖ１２とＸ１２、スイッチング素子Ｖ２１とＸ２１、スイッチング素子Ｖ２２とＸ２２は同時にオン・オフのスイッチングをする。   In the first embodiment, since the switching elements of each arm of the single-phase inverter are two in series and two in parallel, the switching frequency per element is 1/4 of the output frequency compared to the frequency of the output voltage (Vout). It will be operated by the signal. The interval from time t0 to t8 in FIG. 5 is the operation cycle of one element. The switching elements U11 and Y11 are switched on / off simultaneously. Similarly, switching elements U12 and Y12, switching elements U21 and Y21, switching elements U22 and Y22, switching elements V11 and X11, switching elements V12 and X12, switching elements V21 and X21, and switching elements V22 and X22 are simultaneously switched on / off. do.

各スイッチング素子のスイッチング周波数は出力周波数の１／４であるので、図７の最下段に示すように１周期で４回のオン（上側）と４回のオフ（下側）があることになる。このため１周期を８分割した１／８周期毎にスイッチングをする必要がある。   Since the switching frequency of each switching element is 1/4 of the output frequency, there are four times of on (upper side) and four times of off (lower side) in one cycle as shown in the lowermost stage of FIG. . For this reason, it is necessary to perform switching every 1/8 period obtained by dividing one period into eight.

図７中段のゲート指令信号（１）Ｕ１１／Ｙ１１，（２）Ｘ１１／Ｖ１１，（３）Ｕ２１／Ｙ２１，（４）Ｘ２１／Ｖ２１，（５）Ｕ１２／Ｙ１２，（６）Ｘ１２／Ｖ１２，（７）Ｕ２２／Ｙ２２，（８）Ｘ２２／Ｖ２２を生成するため、図７上段の（１），（２），（３），（４），（５），（６），（７），（８）の三角波を用意している。これは上述したように１／８周期毎にスイッチングをする必要があるためである。   The middle gate command signals (1) U11 / Y11, (2) X11 / V11, (3) U21 / Y21, (4) X21 / V21, (5) U12 / Y12, (6) X12 / V12, ( 7) In order to generate U22 / Y22, (8) X22 / V22, (1), (2), (3), (4), (5), (6), (7), ( 8) The triangular wave is prepared. This is because it is necessary to perform switching every 1/8 cycle as described above.

そして、１周期の間で５／８（＝（２Ｎ＋１）／４Ｎ）周期が連続してオン、残り３／８（＝（２Ｎ−１）／４Ｎ）周期がオフである信号を生成するために、図６の回路のように、三角波と、５／８をベースとした基準値（５／８−（バランス制御指令値＋通電幅指令値））とを比較し、基準値より低い値をオンとするように構成しており、これによって５／８周期のオン期間が得られる。   In order to generate a signal in which 5/8 (= (2N + 1) / 4N) cycles are continuously turned on during one cycle and the remaining 3/8 (= (2N-1) / 4N) cycles are turned off. As shown in the circuit of FIG. 6, the triangular wave is compared with a reference value (5 / 8− (balance control command value + energization width command value)) based on 5/8, and a value lower than the reference value is turned on. As a result, an ON period of 5/8 cycles is obtained.

ゲート指令信号（１）Ｕ１１／Ｙ１１の波形の時間幅のみ考えれば、５／８のオン期間が得られるためには、三角波の下端の頂点が時刻ｔ２−ｔ３の中間にある必要がある。これは、他のゲート指令信号（２）Ｘ１１／Ｖ１１，（３）Ｕ２１／Ｙ２１，（４）Ｘ２１／Ｖ２１，（５）Ｕ１２／Ｙ１２，（６）Ｘ１２／Ｖ１２，（７）Ｕ２２／Ｙ２２，（８）Ｘ２２／Ｖ２２も同様である。   Considering only the time width of the waveform of the gate command signal (1) U11 / Y11, in order to obtain an on period of 5/8, the vertex of the lower end of the triangular wave needs to be in the middle of the time t2-t3. This is because other gate command signals (2) X11 / V11, (3) U21 / Y21, (4) X21 / V21, (5) U12 / Y12, (6) X12 / V12, (7) U22 / Y22, (8) The same applies to X22 / V22.

尚、本発明では、三角波信号と比較するための基準値を生成する際、通電幅指令値を考慮しているため、プラスの出力電圧を生成するＵ（Ｙ）集団とマイナスの出力電圧を生成するＶ（Ｘ）集団の各スイッチング素子が同時刻にオンからオフ、又はオフからオンに切り換わることがない。   In the present invention, since the energization width command value is taken into consideration when generating the reference value for comparison with the triangular wave signal, a U (Y) group for generating a positive output voltage and a negative output voltage are generated. Each switching element of the V (X) group to be switched does not switch from on to off or from off to on at the same time.

すなわち、例えばプラスの出力電圧を生成するゲート指令信号（５）Ｕ１２／Ｙ１２がオンからオフに切り換わるタイミングと、マイナスの出力電圧を生成するゲート指令信号（２）Ｘ１１／Ｖ１１がオフからオンに切り換わるタイミングは、時刻ｔ１の前後にわたって通電幅αの間隔があいている。   That is, for example, the timing at which the gate command signal (5) U12 / Y12 that generates a positive output voltage is switched from ON to OFF, and the gate command signal (2) X11 / V11 that generates a negative output voltage is switched from OFF to ON. The switching timing has an interval of energization width α before and after time t1.

また時刻ｔ２では、マイナスの出力電圧を生成するゲート指令信号（６）Ｘ１２／Ｖ１２がオンからオフに切り換わるタイミングと、プラスの出力電圧を生成するゲート指令信号（３）Ｕ２１／Ｙ２１がオフからオンに切り換わるタイミングは、通電幅αの間隔があいている。   At time t2, the gate command signal (6) X12 / V12 that generates a negative output voltage is switched from on to off, and the gate command signal (3) U21 / Y21 that generates a positive output voltage is switched off. The turn-on timing is spaced by the energization width α.

これは、時刻ｔ３〜ｔ８においても同様である。   The same applies to times t3 to t8.

前記ゲート指令信号（１）Ｕ１１／Ｙ１１は、図６の比較器１１５-1において、三角波生成部１１２で生成された三角波信号（図７上段の（１））と減算器７０の出力を比較した結果、三角波の１周期の５／８の期間ゲートＯＮとなり３／８の期間ゲートＯＦＦとなる信号として出力される。 The gate command signal (1) U11 / Y11 is the comparator 115 -1 of Figure 6, compared triangular wave signal generated by the triangular wave generator 112 (Fig. 7 upper (1)) and the output of the subtractor 70 As a result, the signal is output as a signal that turns on the gate for 5/8 of one period of the triangular wave and turns off the gate for 3/8.

前記ゲート指令信号（２）Ｘ１１／Ｖ１１は、比較器１１５-2において、遅延器１１３-1で遅延された三角波信号（図７上段の（２））と減算器７０の出力を比較した結果、前記ゲート指令信号（１）Ｕ１１／Ｙ１１に対して１／８（＝１／４Ｎ）周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（１）と同一の信号として出力される。 The gate command signal (2) X11 / V11 is in a comparator 115 -2, the delay unit 113 delayed triangular wave signal by -1 (FIG. 7 upper (2)) and the results of comparing the output of the subtractor 70, The gate command signal (1) U11 / Y11 is delayed by 1/8 (= 1 / 4N) cycle, and the ON period and the OFF period are output as the same signal as the gate command signal (1).

前記ゲート指令信号（３）Ｕ２１／Ｙ２１は、比較器１１５-3において、遅延器１１３-2で遅延された三角波信号（図７上段の（３））と減算器７０の出力を比較した結果、前記ゲート指令信号（２）Ｘ１１／Ｖ１１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（２）と同一の信号として出力される。 The gate command signal (3) U21 / Y21 is in a comparator 115 -3, delay unit 113 delays the triangular wave signal by 2 (Fig. 7 upper (3)) the result of comparing the output of the subtractor 70, The gate command signal (2) is delayed by 1/8 cycle with respect to X11 / V11, and the ON period and the OFF period are output as the same signal as the gate command signal (2).

前記ゲート指令信号（４）Ｘ２１／Ｖ２１は、比較器１１５-4において、遅延器１１３-3で遅延された三角波信号（図７上段の（４））と減算器７０の出力を比較した結果、前記ゲート指令信号（３）Ｕ２１／Ｙ２１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（３）と同一の信号として出力される。 The gate command signal (4) X21 / V21 is in a comparator 115 -4, delay unit 113 delayed triangular wave signal 3 (Fig. 7 upper (4)) and the results of comparing the output of the subtractor 70, The gate command signal (3) is delayed by 1/8 cycle with respect to U21 / Y21, and the ON period and OFF period are output as the same signal as the gate command signal (3).

前記ゲート指令信号（５）Ｕ１２／Ｙ１２は、比較器１１５-5において、遅延器１１３-4で遅延された三角波信号（図７上段の（５））と減算器７０の出力を比較した結果、前記ゲート指令信号（４）Ｘ２１／Ｖ２１に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（４）と同一の信号として出力される。 The gate command signal (5) U12 / Y12 is in a comparator 115 -5, delay unit 113 delays the triangular wave signal at -4 (FIG upper (5)) and the results of comparing the output of the subtractor 70, The gate command signal (4) is delayed by 1/8 cycle with respect to X21 / V21, and the ON period and the OFF period are output as the same signal as the gate command signal (4).

前記ゲート指令信号（６）Ｘ１２／Ｖ１２は、比較器１１５-6において、遅延器１１３-5で遅延された三角波信号（図７上段の（６））と減算器７０の出力を比較した結果、前記ゲート指令信号（５）Ｕ１２／Ｙ１２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（５）と同一の信号として出力される。 The gate command signals (6) X12 / V12 is in a comparator 115 -6, delayed triangular wave signal by the delaying unit 113 -5 (Figure 7 the upper (6)) with the results of comparing the output of the subtractor 70, The gate command signal (5) U12 / Y12 is delayed by 1/8 cycle, and the ON period and the OFF period are output as the same signal as the gate command signal (5).

前記ゲート指令信号（７）Ｕ２２／Ｙ２２は、比較器１１５-7において、遅延器１１３-6で遅延された三角波信号（図７上段の（７））と前記減算器７０の出力を比較した結果、前記ゲート指令信号（６）Ｘ１２／Ｖ１２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（６）と同一の信号として出力される。 The gate command signal (7) U22 / Y22 is in a comparator 115 -7, delayer 113 -6 delayed triangular wave signal (Fig. 7 upper (7)) and the results of comparison of the output of the subtractor 70 The gate command signal (6) is delayed by 1/8 cycle with respect to X12 / V12, and the ON period and the OFF period are output as the same signal as the gate command signal (6).

前記ゲート指令信号（８）Ｘ２２／Ｖ２２は、比較器１１５-8において、遅延器１１３-7で遅延された三角波信号（図７上段の（８））と減算器７０の出力を比較した結果、前記ゲート指令信号（７）Ｕ２２／Ｙ２２に対して１／８周期遅延し、ＯＮ期間、ＯＦＦ期間がゲート指令信号（７）と同一の信号として出力される。 The gate command signals (8) X22 / V22 is in a comparator 115 -8, delayed triangular wave signal by the delaying unit 113 -7 (FIG. 7 upper (8)) and the results of comparing the output of the subtractor 70, The gate command signal (7) is delayed by 1/8 cycle with respect to U22 / Y22, and the ON period and the OFF period are output as the same signal as the gate command signal (7).

以上のように本実施例によれば、１アーム毎に４個のスイッチング素子を有した単相インバータを備えた交直変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおいて、複数の単相インバータ間の電力をバランスさせることができる。   As described above, according to the present embodiment, a plurality of AC / DC converters including a single-phase inverter having four switching elements per arm are connected in parallel or in series to a resonant load. In the power conversion system for electric power, it is possible to balance the power between the plurality of single-phase inverters.

また、１アーム毎に４個のスイッチング素子を有した単相インバータの、１スイッチング素子あたりのスイッチング周波数を下げることができる。   In addition, the switching frequency per switching element of the single-phase inverter having four switching elements per arm can be lowered.

また、他の実施例として、単相インバータの各アームにおける２直列のスイッチング素子の並列数ＮをＮ＝４以上とした場合も前記同様に複数の単相インバータ間の電力をバランスさせることができ、また時分割運転が可能なスイッチングパターンを生成することができる。   As another example, even when the parallel number N of two series switching elements in each arm of the single-phase inverter is set to N = 4 or more, the power between the plurality of single-phase inverters can be balanced as described above. In addition, a switching pattern capable of time-sharing operation can be generated.

１０，１０-1〜１０-n…交直変換装置
１１，１１-1〜１１-n…直流電圧源
５０…平均電力演算回路
５１…加算器
５２…除算器
６０-1〜６０-n…電力バランス制御部
６１-1〜６１-n…乗算器
６２-1〜６２-n，７０…減算器
６３-1〜６３-n…電力バランス制御器
１００Ｕ，１００Ｖ，１００Ｘ，１００Ｙ，２００Ｕ，２００Ｖ，２００Ｘ，２００Ｙ…スイッチ群回路
１１１…分周器
１１２…三角波生成部
１１３，１１３-1〜１１３-7…遅延器
１１４…基準値生成部
１１５，１１５-1〜１１５-8…比較器
Ｕ１１〜ＵＮ１，Ｕ１２〜ＵＮ２，Ｖ１１〜ＶＮ１，Ｖ１２〜ＶＮ２，Ｘ１１〜ＸＮ１，Ｘ１２〜ＸＮ２，Ｙ１１〜ＹＮ１，Ｙ１２〜ＹＮ２…スイッチング素子
１２０…負荷側装置 10, 10 -1 to 10 -n ... AC-DC converter 11, 11 -1 to 11 -n ... DC voltage source 50 ... average power calculating circuit 51 ... adder 52 ... divider 60 -1 to 60 -n ... power balance Control unit 61 -1 to 61 -n ... Multipliers 62 -1 to 62 -n , 70 ... Subtractors 63 -1 to 63 -n ... Power balance controllers 100U, 100V, 100X, 100Y, 200U, 200V, 200X, 200Y ... switch group circuit 111 ... frequency divider 112 ... triangular wave generator 113, 113 -1 to 113 -7 ... delayer 114 ... reference value generator 115, 115 -1 to 115 -8 ... comparator U11~UN1, U12 -UN2, V11-VN1, V12-VN2, X11-XN1, X12-XN2, Y11-YN1, Y12-YN2 ... Switching element 120 ... Load side device

Claims (4)

直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御装置であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部は、
前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するバランス制御部と、
周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成する三角波生成部と、
前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させる４Ｎ−１個の遅延器と、
（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力する４Ｎ個の比較器と、
を各々備えている共振負荷用電力変換システムにおける電力バランス制御装置。 Resonant load power converters equipped with a single-phase inverter that outputs a rectangular wave voltage at the resonant frequency, with the DC input side connected to the DC voltage source and the output side connected to the resonant load side, respectively, in parallel or in series. A power balance control device in a power conversion system for a resonant load connected to a resonant load,
Each of the single-phase inverters of each of the resonance load power converters is connected to one of the upper, lower and upper and lower arms of the single phase inverter, and is connected in series with two switching elements (N is 2). (Integer above) switch group circuit configured in parallel,
Provided in each of the plurality of resonant load power converters, and performs switching control of each switching element of the switch group circuit of the single-phase inverter in a time-sharing manner while performing power balance control of each resonant load power converter. A control unit,
Each of the control units is
Taking a deviation between the average power of the plurality of resonant load power converters and the power of the resonance load power converter to be controlled, a correction amount to be balanced with respect to the average power is obtained and set to the correction amount. A balance control unit that adds a current-carrying width command value and outputs a voltage correction value of a single-phase inverter of the resonance load power converter to be controlled;
A triangular wave generator having a frequency obtained by dividing the frequency command into a predetermined fraction, and generating a triangular wave signal formed by a linear waveform in which the positive slope and the negative slope are the same slope between amplitude values 0 and 1;
4N-1 delay units for sequentially delaying the triangular wave signal generated by the triangular wave generation unit by 1 / 4N period;
A reference value obtained by subtracting the voltage correction value output from the balance control unit from the value of (2N + 1) / 4N, a triangular wave signal generated by the triangular wave generation unit, and a triangular wave delayed by the 4N-1 delay units 4N comparators that respectively compare the signal and output a gate ON signal when the triangular wave signal is smaller than a reference value, and output a gate OFF signal when the triangular wave signal is larger than a reference value;
A power balance control device in a resonance load power conversion system. 前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器は、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力し、
前記第２の比較器は、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力し、
前記第３の比較器は、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力し、
前記第４の比較器は、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力し、
前記第５の比較器は、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力し、
前記第６の比較器は、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力し、
前記第７の比較器は、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力し、
前記第８の比較器は、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力する請求項１に記載の共振負荷用電力変換システムにおける電力バランス制御装置。 The parallel number N of the serial bodies of the switching elements is 2,
The switch group circuit of the upper arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements U11 and U12 and a series body of switching elements U21 and U22 in parallel.
The switch group circuit of the lower arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements X11 and X12 and a series body of switching elements X21 and X22 in parallel.
The switch group circuit of the upper arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements V11 and V12 and a series body of switching elements V21 and V22 in parallel.
The switch group circuit of the lower arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22 in parallel.
The 4N-1 delay units include first to seventh delay units sequentially provided in series with the triangular wave generation unit, and the 4N comparators include first to eighth comparators. Consists of
The first comparator compares the triangular wave signal generated by the triangular wave generation unit with the reference value, and becomes a gate ON signal for a period of (2N + 1) / 4N of one period of the triangular wave signal, and (2N−1) Outputs a gate command signal for the switching elements U11 and Y11, which becomes a gate OFF signal for a period of / 4N,
The second comparator compares the triangular wave signal delayed by the first delay device with the reference value, and delays the gate command signal for U11, Y11 by ¼ N period, and the gate command signal Output a gate command signal for the switching elements X11 and V11 having the same ON period and OFF period as the ON period and OFF period of
The third comparator compares the triangular wave signal delayed by the second delay device with the reference value, and delays the gate command signal for X11, V11 by ¼ N period, and the gate command signal Output a gate command signal for the switching elements U21 and Y21 having the same ON period and OFF period as the ON period and OFF period of
The fourth comparator compares the triangular wave signal delayed by the third delay device with the reference value, and delays the gate command signal for U21, Y21 by ¼ N period, and the gate command signal Output the gate command signal for the switching elements X21 and V21 having the same ON period and OFF period as the ON period and OFF period of
The fifth comparator compares the triangular wave signal delayed by the fourth delay device with the reference value, and delays the gate command signal for X21, V21 by ¼ N period, and the gate command signal Outputs a gate command signal for the switching elements U12, Y12 having the same ON period and OFF period as the ON period and OFF period of
The sixth comparator compares the triangular wave signal delayed by the fifth delay device with the reference value and delays the gate command signal for U12, Y12 by ¼ N period, and the gate command signal Output a gate command signal for the switching element X12, V12 having the same ON period and OFF period as the ON period and OFF period of
The seventh comparator compares the triangular wave signal delayed by the sixth delay device with the reference value, and delays the gate command signal for X12, V12 by ¼ N period, and the gate command signal Outputs a gate command signal for the switching elements U22, Y22 having the same ON period and OFF period as the ON period and OFF period of
The eighth comparator compares the triangular wave signal delayed by the seventh delay device with the reference value, delays by 1 / 4N cycle with respect to the gate command signal for U22, Y22, and the gate command signal The power balance control apparatus in the power conversion system for resonant loads according to claim 1, wherein the switching element X22 and the gate command signal for V22 having the same ON period and OFF period as the ON period and the OFF period are output. 直流入力側が直流電圧源に、出力側が共振負荷側に各々接続され、共振周波数で矩形波電圧を出力する単相インバータを備えた共振負荷用電力変換装置を、複数並列に、又は直列多重化して共振負荷に接続した共振負荷用電力変換システムにおける電力バランス制御方法であって、
前記各共振負荷用電力変換装置の単相インバータの一方の相の上、下アームおよび他方の相の上、下アームに各々接続され、２個のスイッチング素子の直列体をＮ個（Ｎは２以上の整数）並列に接続して構成されたスイッチ群回路と、
前記複数の共振負荷用電力変換装置各々に設けられ、各共振負荷用電力変換装置の電力のバランス制御を行いつつ、前記単相インバータの前記スイッチ群回路の各スイッチング素子を時分割でスイッチング制御する制御部とを備え、
前記各制御部のバランス制御部が、前記複数の共振負荷用電力変換装置の平均電力と制御対象の共振負荷用電力変換装置の電力との偏差をとって、平均電力に対してバランスさせる補正量を求め、該補正量に、設定した通電幅指令値を加算して、当該制御対象の共振負荷用電力変換装置の単相インバータの電圧補正値を出力するステップと、
前記各制御部の三角波生成部が、周波数指令を所定分数に分周した周波数を有し、振幅値０〜１の間に、プラス傾斜とマイナス傾斜が同一傾斜である直線波形により形成された三角波信号を生成するステップと、
前記各制御部の４Ｎ−１個の遅延器が、前記三角波生成部で生成された三角波信号を、１／４Ｎ周期ずつ順次遅延させるステップと、
前記各制御部の４Ｎ個の比較器が、（２Ｎ＋１）／４Ｎの値から前記バランス制御部で出力された電圧補正値を差し引いた基準値と、前記三角波生成部で生成された三角波信号および前記４Ｎ−１個の遅延器により遅延された三角波信号とを各々比較し、前記三角波信号が基準値より小のときゲートＯＮ信号を、三角波信号が基準値より大のときゲートＯＦＦ信号を各々出力するステップと、
を各々備えている共振負荷用電力変換システムにおける電力バランス制御方法。 Resonant load power converters equipped with a single-phase inverter that outputs a rectangular wave voltage at the resonant frequency, with the DC input side connected to the DC voltage source and the output side connected to the resonant load side, respectively, in parallel or in series. A power balance control method for a resonant load power conversion system connected to a resonant load, comprising:
Each of the single-phase inverters of each of the resonance load power converters is connected to one of the upper, lower and upper and lower arms of the single phase inverter, and is connected in series with two switching elements (N is 2). (Integer above) switch group circuit configured in parallel,
Provided in each of the plurality of resonant load power converters, and performs switching control of each switching element of the switch group circuit of the single-phase inverter in a time-sharing manner while performing power balance control of each resonant load power converter. A control unit,
The amount of correction that the balance control unit of each control unit takes a deviation between the average power of the plurality of resonant load power converters and the power of the resonance load power converter to be controlled and balances the average power Adding a set energization width command value to the correction amount, and outputting a voltage correction value of the single-phase inverter of the resonance load power converter to be controlled;
The triangular wave generating unit of each control unit has a frequency obtained by dividing the frequency command into a predetermined fraction, and a triangular wave formed by a linear waveform having the same inclination between the positive slope and the negative slope between the amplitude values 0 to 1 Generating a signal;
4N-1 delay units of each control unit sequentially delay the triangular wave signal generated by the triangular wave generation unit by 1 / 4N period;
4N comparators of each control unit include a reference value obtained by subtracting the voltage correction value output from the balance control unit from a value of (2N + 1) / 4N, the triangular wave signal generated by the triangular wave generation unit, and the The triangular wave signals delayed by 4N-1 delay devices are respectively compared, and when the triangular wave signal is smaller than the reference value, the gate ON signal is output, and when the triangular wave signal is larger than the reference value, the gate OFF signal is output. Steps,
A power balance control method in a resonant load power conversion system. 前記スイッチング素子の直列体の並列個数Ｎは２であり、
前記単相インバータの一方の相の上アームのスイッチ群回路は、スイッチング素子Ｕ１１，Ｕ１２の直列体とスイッチング素子Ｕ２１，Ｕ２２の直列体とを並列に接続して構成され、
前記単相インバータの一方の相の下アームのスイッチ群回路は、スイッチング素子Ｘ１１，Ｘ１２の直列体とスイッチング素子Ｘ２１，Ｘ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の上アームのスイッチ群回路は、スイッチング素子Ｖ１１，Ｖ１２の直列体とスイッチング素子Ｖ２１，Ｖ２２の直列体とを並列に接続して構成され、
前記単相インバータの他方の相の下アームのスイッチ群回路は、スイッチング素子Ｙ１１，Ｙ１２の直列体とスイッチング素子Ｙ２１，Ｙ２２の直列体とを並列に接続して構成され、
前記４Ｎ−１個の遅延器は、前記三角波生成部に対して順次直列に設けた第１〜第７の遅延器で構成され、前記４Ｎ個の比較器は、第１〜第８の比較器で構成され、
前記第１の比較器が、前記三角波生成部で生成された三角波信号と前記基準値を比較し、前記三角波信号の１周期の（２Ｎ＋１）／４Ｎの期間ゲートＯＮ信号となり、（２Ｎ−１）／４Ｎの期間ゲートＯＦＦ信号となるスイッチング素子Ｕ１１、Ｙ１１用ゲート指令信号を出力するステップと、
前記第２の比較器が、前記第１の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１１、Ｙ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１１、Ｖ１１用ゲート指令信号を出力するステップと、
前記第３の比較器が、前記第２の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１１、Ｖ１１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２１、Ｙ２１用ゲート指令信号を出力するステップと、
前記第４の比較器が、前記第３の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２１、Ｙ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２１、Ｖ２１用ゲート指令信号を出力するステップと、
前記第５の比較器が、前記第４の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ２１、Ｖ２１用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ１２、Ｙ１２用ゲート指令信号を出力するステップと、
前記第６の比較器が、前記第５の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ１２、Ｙ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ１２、Ｖ１２用ゲート指令信号を出力するステップと、
前記第７の比較器が、前記第６の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｘ１２、Ｖ１２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｕ２２、Ｙ２２用ゲート指令信号を出力するステップと、
前記第８の比較器が、前記第７の遅延器により遅延された三角波信号と前記基準値を比較し、前記Ｕ２２、Ｙ２２用ゲート指令信号に対して１／４Ｎ周期遅延し、当該ゲート指令信号のＯＮ期間およびＯＦＦ期間と同一のＯＮ期間およびＯＦＦ期間を有するスイッチング素子Ｘ２２、Ｖ２２用ゲート指令信号を出力するステップと、
を備えた請求項３に記載の共振負荷用電力変換システムにおける電力バランス制御方法。 The parallel number N of the serial bodies of the switching elements is 2,
The switch group circuit of the upper arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements U11 and U12 and a series body of switching elements U21 and U22 in parallel.
The switch group circuit of the lower arm of one phase of the single-phase inverter is configured by connecting a series body of switching elements X11 and X12 and a series body of switching elements X21 and X22 in parallel.
The switch group circuit of the upper arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements V11 and V12 and a series body of switching elements V21 and V22 in parallel.
The switch group circuit of the lower arm of the other phase of the single-phase inverter is configured by connecting a series body of switching elements Y11 and Y12 and a series body of switching elements Y21 and Y22 in parallel.
The 4N-1 delay units include first to seventh delay units sequentially provided in series with the triangular wave generation unit, and the 4N comparators include first to eighth comparators. Consists of
The first comparator compares the triangular wave signal generated by the triangular wave generator with the reference value, and becomes a gate ON signal for a period of (2N + 1) / 4N of one period of the triangular wave signal, and (2N−1) A step of outputting a gate command signal for the switching elements U11 and Y11 that becomes a gate OFF signal for a period of / 4N;
The second comparator compares the triangular wave signal delayed by the first delay device with the reference value, and delays the gate command signal for U11, Y11 by ¼N period, and the gate command signal Outputting a gate command signal for switching elements X11 and V11 having the same ON period and OFF period as the ON period and OFF period of
The third comparator compares the triangular wave signal delayed by the second delay device with the reference value, and delays the gate command signal for X11, V11 by ¼N period, and the gate command signal Outputting a gate command signal for switching elements U21, Y21 having the same ON period and OFF period as the ON period and OFF period of
The fourth comparator compares the triangular wave signal delayed by the third delay device with the reference value, and delays the gate command signal for U21, Y21 by ¼N period, and the gate command signal Outputting a gate command signal for the switching elements X21, V21 having the same ON period and OFF period as the ON period and OFF period of
The fifth comparator compares the triangular wave signal delayed by the fourth delay device with the reference value, and delays the gate command signal for X21, V21 by ¼N period, and the gate command signal Outputting a gate command signal for the switching elements U12, Y12 having the same ON period and OFF period as the ON period and OFF period of
The sixth comparator compares the triangular wave signal delayed by the fifth delay device with the reference value, and delays the gate command signal for U12, Y12 by ¼N period, and the gate command signal Outputting a gate command signal for switching element X12, V12 having the same ON period and OFF period as the ON period and OFF period of
The seventh comparator compares the triangular wave signal delayed by the sixth delay device with the reference value, and delays the gate command signal for X12, V12 by ¼ N period, and the gate command signal Outputting a gate command signal for switching elements U22 and Y22 having the same ON period and OFF period as the ON period and OFF period of
The eighth comparator compares the triangular wave signal delayed by the seventh delay device with the reference value, and delays the gate command signal for U22, Y22 by ¼N period, and the gate command signal Outputting a gate command signal for the switching elements X22, V22 having the same ON period and OFF period as the ON period and OFF period of
The power balance control method in the power conversion system for resonant loads of Claim 3 provided with these.
JP2016094207A 2016-04-15 2016-05-10 Power balance control device and power balance control method in power conversion system for resonant load Active JP6132050B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016094207A JP6132050B1 (en) 2016-05-10 2016-05-10 Power balance control device and power balance control method in power conversion system for resonant load
PCT/JP2017/006525 WO2017179305A1 (en) 2016-04-15 2017-02-22 Resonant load power conversion device, power-balancing control device in resonant load power conversion system, time-sharing operation method for resonant load power conversion device, and power-balancing control method in resonant load power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016094207A JP6132050B1 (en) 2016-05-10 2016-05-10 Power balance control device and power balance control method in power conversion system for resonant load

Publications (2)

Publication Number Publication Date
JP6132050B1 true JP6132050B1 (en) 2017-05-24
JP2017204909A JP2017204909A (en) 2017-11-16

Family

ID=58745771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016094207A Active JP6132050B1 (en) 2016-04-15 2016-05-10 Power balance control device and power balance control method in power conversion system for resonant load

Country Status (1)

Country Link
JP (1) JP6132050B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7088050B2 (en) * 2019-01-31 2022-06-21 株式会社明電舎 Power converter for resonant load

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510400A (en) * 2000-09-29 2004-04-02 エフド　インダクション　エイ．エス． High output high frequency resonant load inverter
JP2015043660A (en) * 2013-08-26 2015-03-05 三菱電機株式会社 Power conversion apparatus
WO2015194585A1 (en) * 2014-06-17 2015-12-23 株式会社明電舎 Resonant load power conversion device and time division operation method for resonant load power conversion device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004510400A (en) * 2000-09-29 2004-04-02 エフド　インダクション　エイ．エス． High output high frequency resonant load inverter
JP2015043660A (en) * 2013-08-26 2015-03-05 三菱電機株式会社 Power conversion apparatus
WO2015194585A1 (en) * 2014-06-17 2015-12-23 株式会社明電舎 Resonant load power conversion device and time division operation method for resonant load power conversion device

Also Published As

Publication number Publication date
JP2017204909A (en) 2017-11-16

Similar Documents

Publication Publication Date Title
Charumit et al. Discontinuous SVPWM techniques of three-leg VSI-fed balanced two-phase loads for reduced switching losses and current ripple
CN102301579B (en) Power Conversion Device
Stala et al. Results of investigation of multicell converters with balancing circuit—Part II
CN101447762B (en) Phase current sampling and regulating apparatus and methods, and electric motor drive systems
Dabour et al. Analysis and implementation of space-vector-modulated three-phase matrix converter
WO2018061433A1 (en) Inverter control method, control device, and inverter
Attaianese et al. High performance digital hysteresis control for single source cascaded inverters
Heydari et al. Three-phase dual-output six-switch inverter
US11784583B2 (en) Cascaded pulse width modulation converter control
Gulbudak et al. Model predictive control of dual-output nine-switch inverter with output filter
Balamurugan et al. Comparative analysis of various z-source based five level cascaded H-bridge multilevel inverter
RU2683639C1 (en) Power with resonant load conversion device and such device operation method with separation by time
JP6132050B1 (en) Power balance control device and power balance control method in power conversion system for resonant load
Rani et al. Multilevel shunt active filter based on sinusoidal subtraction methods under different load conditions
WO2017179305A1 (en) Resonant load power conversion device, power-balancing control device in resonant load power conversion system, time-sharing operation method for resonant load power conversion device, and power-balancing control method in resonant load power conversion system
Gopalakrishnan et al. Space vector based modulation scheme for reducing capacitor RMS current in three-level diode-clamped inverter
Kim et al. Current reconstruction method with single DC-link current sensor based on the PWM inverter and AC motor
Higure et al. Inductor current control of three-phase interleaved DC-DC converter using single DC-link current sensor
CN108476011A (en) The control device and drive system of motor
JP6132048B1 (en) Resonant load power converter and time-sharing operation method for resonant load power converter
Oliveira et al. Load-sharing between two paralleled UPS systems using Model Predictive Control
Venkadesan et al. Cascaded H-Bridge multilevel inverter for induction motor drives
JP2020124070A (en) Resonant load power conversion device and time division operation method for resonant load power conversion device
JP2021100295A (en) Insulation type dc/dc converter and control method of insulation type dc/dc converter
Beckemeier et al. Novel current balancing method for HF interleaved converters with reduced control effort

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170301

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170310

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6132050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150