JP6116052B2 - 組込みシステムのテスト方法 - Google Patents
組込みシステムのテスト方法 Download PDFInfo
- Publication number
- JP6116052B2 JP6116052B2 JP2013123447A JP2013123447A JP6116052B2 JP 6116052 B2 JP6116052 B2 JP 6116052B2 JP 2013123447 A JP2013123447 A JP 2013123447A JP 2013123447 A JP2013123447 A JP 2013123447A JP 6116052 B2 JP6116052 B2 JP 6116052B2
- Authority
- JP
- Japan
- Prior art keywords
- embedded system
- test
- risk
- functions
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Description
本発明は、組込みシステムのテスト方法にし、特にテスト項目を効率よく決定することができる組込みシステムのテスト方法に関する。
近年の組込みシステム開発において、ハードウェア、ファームウェア、ソフトウェア(以下、それぞれ下位レイヤ、中位レイヤ、上位レイヤと称する)の設計業務は分業制になっている。そして、組込みシステムは各レイヤにおいて、ユニット化、コンポーネント化やモジュール化が進んでおり、それぞれの特性を生かし、高機能化やコストダウンが行われている。 組込みシステムのテスト方法は、それぞれのレイヤの単体テストが行われた後、全てのレイヤの結合テストが行われ、組込みシステム開発の仕様書の機能及び特性値に基づいて合否判定が行われる。
本発明は、組込みシステムの開発において、組込みシステムの機能と特性値に基づき、ハードウェア(下位レイヤ)とファームウェア(中位レイヤ)とソフトウェア(上位レイヤ)の各レイヤと各レイヤ間のテスト項目を効率よく且つ品質を維持することができように抽出することができる組込みシステムのテスト方法を提供することを課題とする。
(1)ハードウェア、ファームウェア、及びソフトウェアの各々において、組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素を抽出する工程と、
(2)抽出する工程において抽出された機能、電子部品、及び要素がハードウェア、ファームウェア、及びソフトウェアに対して引き起こす組込みシステムの機能及び特性値のリスクを抽出し、組込みシステムの機能及び特性値の重要度と、機能及び特性値の障害発生確率とを判定する工程と、
(3)ハードウェア、ファームウェア、及びソフトウェアに対して、判定された重要度と障害発生確率を縦横にとり、重要度と障害発生確率の組み合わせに対応するリスクの高低を数値化してマトリクスを各々作成する工程と、
(4)作成された各マトリクスにおける重要度と障害発生確率の組み合わせに対応するリスクの数値を加算する工程と、
(5)該工程において加算された数値に基づいて、機能及び特性値のリスクの高さを判定する工程と、
(6)該判定されたリスクに基づいて、機能及び特性値に対するテスト項目の優先度を決定し、テストを行う工程と、を備える。
図3に示すリスク抽出表では、電源ブロックとインターフェースブロックとFPGAブロックが抽出され、これらブロックの機能1〜機能9における電子部品の変更内容が能動部品と受動部品とに整理されて抽出されている。そして、機能1〜機能9における下位レイヤに対するリスクが全て「リスクあり」と判定されている。
テスト実施判定部13は、結合されたマトリクスから数値が高い順に、機能及び特性値に対するテスト項目の優先度を決定し、テストを実施するか否かを判定する(図4の工程S105)。例えば、リスクが「1」とされる機能は、テスト工数を考慮して、テストを実施しないと判定してもよい。そして、図3のリスク抽出表の「テスト実施/未実施」の欄に「実施」又は「未実施」が入力される。
また、ソフトウェア、ファームウェア、ハードウェアをまたがるテストにより、製品の不要なデバイスを発見できるので、不要な部品を減らすことができる。つまり、設計者が必要な部品と考えていても、実は、テスト段階で不要な部品であることを発見することがある。この場合、不要な部品となり、この部品を組み込まなくても良いことになり、最終製品の部品点数を減らすことになり、工数・費用の大幅な削減に貢献する。
また、上記の実施形態では、リスク抽出表を作成したが、これに限定されず、抽出、判定、判断された項目を保存できれば様々なフォーマットを使用することができる。
更にまた、上記の実施形態では、追加変更された組込みシステムについて説明したが、新規に設計された組込みシステムにも適用することができる。
10 電子部品・要素抽出部
11 リスク判定部
12 マトリクス作成部
13 テスト実施判定部
14 データベース
15 リスク抽出表記憶部
16 マトリクス記憶部
17 入力部
18 出力部
Claims (3)
- 新規設計又は追加変更が行われた組込みシステムに対するハードウェア、ファームウェア、及びソフトウェアのテストを含むテスト方法において、
前記ハードウェア、ファームウェア、及びソフトウェアの各々において、前記組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素を抽出する工程と、
前記抽出する工程において抽出された機能、電子部品、及び要素が前記ハードウェア、ファームウェア、及びソフトウェアに対して引き起こす前記組込みシステムの機能及び特性値のリスクを抽出し、前記組込みシステムの機能及び特性値の重要度と、前記機能及び特性値の障害発生確率とを判定する工程と、
前記ハードウェア、ファームウェア、及びソフトウェアに対して、判定された前記重要度と前記障害発生確率を縦横にとり、前記重要度と前記障害発生確率の組み合わせに対応するリスクの高低を数値化してマトリクスを各々作成する工程と、
作成された各マトリクスにおける前記重要度と前記障害発生確率の組み合わせに対応するリスクの数値を加算する工程と、
該工程において加算された数値に基づいて、前記機能及び特性値のリスクの高さを判定する工程と、
該判定されたリスクに基づいて、前記機能及び特性値に対するテスト項目の優先度を決定し、テストを行う工程と、
を備えることを特徴とする組込みシステムのテスト方法。 - 抽出された前記組込みシステムの新規設計又は追加変更された機能、電子部品、及び要素と、抽出されたリスクと、判定された前記組込みシステムの機能及び特性値の重要度と、該機能及び特性値の障害発生確率と、決定されたテスト項目の優先度の一部又は全てをリスク抽出表として、記憶部に保存することを特徴とする請求項1記載の組込みシステムのテスト方法。
- 前記テストを行う工程は、前記テスト項目の優先度を決定し、前記テスト項目の実施又は不実施を決定することを特徴とする請求項1又は請求項2記載の組込みシステムのテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123447A JP6116052B2 (ja) | 2013-06-12 | 2013-06-12 | 組込みシステムのテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013123447A JP6116052B2 (ja) | 2013-06-12 | 2013-06-12 | 組込みシステムのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014241066A JP2014241066A (ja) | 2014-12-25 |
JP6116052B2 true JP6116052B2 (ja) | 2017-04-19 |
Family
ID=52140276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013123447A Active JP6116052B2 (ja) | 2013-06-12 | 2013-06-12 | 組込みシステムのテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6116052B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9767291B2 (en) * | 2015-10-06 | 2017-09-19 | Netflix, Inc. | Systems and methods for security and risk assessment and testing of applications |
JP7227893B2 (ja) * | 2019-12-20 | 2023-02-22 | 株式会社日立製作所 | 品質評価装置および品質評価方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009134460A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | リスク抽出支援装置 |
-
2013
- 2013-06-12 JP JP2013123447A patent/JP6116052B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014241066A (ja) | 2014-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
JP5200970B2 (ja) | 品質管理システムおよび品質管理装置および品質管理プログラム | |
JP2017111657A (ja) | 設計支援装置及び設計支援方法及び設計支援プログラム | |
US9443041B2 (en) | Simulation system and method for testing a simulation of a device against one or more violation rules | |
He et al. | Modelling infant failure rate of electromechanical products with multilayered quality variations from manufacturing process | |
CN113448787A (zh) | 晶圆异常分析的方法、装置、电子设备及可读存储介质 | |
US7231626B2 (en) | Method of implementing an engineering change order in an integrated circuit design by windows | |
CN107291600B (zh) | 一种日志的记录方法和装置 | |
US20090228845A1 (en) | Method, design program and design system for semiconductor device | |
JP6116052B2 (ja) | 組込みシステムのテスト方法 | |
US20140130001A1 (en) | Method of Reducing Parasitic Mismatch | |
KR20080001624A (ko) | 설계 검증 장치, 설계 검증 방법 및 cad 시스템 | |
CN106339372B (zh) | 搜索引擎优化的方法和装置 | |
US20120310849A1 (en) | System and method for validating design of an electronic product | |
US9245088B1 (en) | System and method for data mining safe operating area violations | |
US8510693B2 (en) | Changing abstraction level of portion of circuit design during verification | |
US20120316803A1 (en) | Semiconductor test data analysis system | |
CN112668259A (zh) | 一种后仿真网表的系统验证方法 | |
JP2018055392A (ja) | 制御盤設計支援システム及び方法 | |
JP5789672B2 (ja) | Ft図作成支援装置及びft図作成支援方法 | |
TWI819239B (zh) | 產品物質檢查系統及產品物質檢查方法 | |
WO2023100545A1 (ja) | 更新内容検証システム及び更新内容検証方法 | |
JP2017004407A (ja) | 多次元データ分析支援装置 | |
CN102004688A (zh) | Web应用软件的边界值测试方法 | |
JP5557310B2 (ja) | 被疑箇所指摘装置、被疑箇所指摘方法、デザインルール生成装置及びデザインルール生成プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6116052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |